DE102020111651A1 - Speichervorrichtung - Google Patents

Speichervorrichtung Download PDF

Info

Publication number
DE102020111651A1
DE102020111651A1 DE102020111651.9A DE102020111651A DE102020111651A1 DE 102020111651 A1 DE102020111651 A1 DE 102020111651A1 DE 102020111651 A DE102020111651 A DE 102020111651A DE 102020111651 A1 DE102020111651 A1 DE 102020111651A1
Authority
DE
Germany
Prior art keywords
horizontal direction
discontinuous
cutouts
cell region
stacked structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020111651.9A
Other languages
English (en)
Other versions
DE102020111651A9 (de
DE102020111651B4 (de
Inventor
Seungmin Song
Beyounghyun Koh
Yongjin KWON
Kangmin Kim
Jaehoon Shin
JoongShik SHIN
Sungsoo Ahn
Seunghwan Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020111651A1 publication Critical patent/DE102020111651A1/de
Publication of DE102020111651A9 publication Critical patent/DE102020111651A9/de
Application granted granted Critical
Publication of DE102020111651B4 publication Critical patent/DE102020111651B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Eine Speichervorrichtung umfasst ein Substrat; eine gestapelte Struktur, die eine Mehrzahl von Gate-Schichten und eine Mehrzahl von Zwischenisolierschichten umfasst, welche abwechselnd auf dem Substrat in einer vertikalen Richtung gestapelt sind, wobei die gestapelte Struktur eine Reihe an Ausschnitten umfasst, wobei sich jeder der Ausschnitte in einer ersten horizontalen Richtung erstreckt und derart eingerichtet ist, dass er die Mehrzahl von Gate-Schichten schneidet, wobei die Ausschnitte voneinander beabstandet und in einer Zellregion der gestapelten Struktur in der ersten horizontalen Richtung angeordnet sind; und eine Reihe von Kanalstrukturen, wobei die Kanalstrukturen in der Zellregion in der ersten horizontalen Richtung angeordnet sind, wobei sich jede der Kanalstrukturen derart in der vertikalen Richtung erstreckt, dass sie in die Mehrzahl von Gate-Schichten eindringt.

Description

  • Querverweis auf verwandte Anmeldung
  • Die koreanischen Patentanmeldung KR 10-2019-0125694 mit dem Titel „Speichervorrichtung“, eingereicht am 10. Oktober 2019 beim koreanischen Patentamt, wird durch Verweis vollinhaltlich mitaufgenommen.
  • Hintergrund
  • Gebiet
  • Ausführungsformen betreffen eine Halbleiterspeichervorrichtung.
  • Beschreibung des Stands der Technik
  • Elektronische Vorrichtungen werden so entwickelt, dass sie kleiner sind, fähig sind, größere Datenvolumen zu verarbeiten und weniger kosten. Zum Beispiel können Speichervorrichtungen mit einem höheren Integrationsgrad ausgebildet werden.
  • Kurzfassung
  • Ausführungsformen betreffen eine Speichervorrichtung umfassend ein Substrat; eine gestapelte Struktur, die eine Mehrzahl von Gate-Schichten und eine Mehrzahl von Zwischenisolierschichten umfasst, welche abwechselnd auf dem Substrat in einer vertikalen Richtung gestapelt sind, wobei die gestapelte Struktur eine Reihe an Ausschnitten umfasst, wobei sich jeder der Ausschnitte in einer ersten horizontalen Richtung erstreckt und derart eingerichtet ist, dass er die Mehrzahl von Gate-Schichten schneidet, wobei die Ausschnitte voneinander beabstandet und in einer Zellregion der gestapelten Struktur in der ersten horizontalen Richtung angeordnet sind; und eine Reihe von Kanalstrukturen, wobei die Kanalstrukturen in der Zellregion in der ersten horizontalen Richtung angeordnet sind, wobei sich jede der Kanalstrukturen in der vertikalen Richtung erstreckt, sodass sie in die Mehrzahl von Gate-Schichten eindringt.
  • Ausführungsformen betreffen eine Speichervorrichtung umfassend ein Substrat; eine gestapelte Struktur, die eine Mehrzahl von Gate-Schichten und eine Mehrzahl von Zwischenisolierschichten umfasst, die abwechselnd auf dem Substrat in einer vertikalen Richtung gestapelt sind; und Kanalstrukturen, die in einer Zellregion der gestapelten Region in einer ersten Reihe, einer zweiten Reihe und einer dritten Reihe angeordnet sind, die sich in einer ersten horizontalen Richtung erstrecken, wobei sich die Kanalstrukturen jeweils in der vertikalen Richtung erstrecken, um in die Mehrzahl von Gate-Schichten einzudringen. Die gestapelte Struktur kann eine erste Reihe an diskontinuierlichen Ausschnitten umfassen, die diskontinuierlich die Mehrzahl von Gate-Schichten in der ersten horizontalen Richtung zwischen der ersten Reihe an Kanalstrukturen und der zweiten Reihe der Kanalstrukturen in der Zellregion schneidet; und kontinuierliche Ausschnitte, die kontinuierlich die Mehrzahl von Gate-Schichten in der ersten horizontalen Richtung in der Zellregion schneiden. Die zweite und dritte Reihe der Kanalstrukturen können zwischen der ersten Reihe an diskontinuierlichen Ausschnitten und den kontinuierlichen Ausschnitten liegen.
  • Ausführungsformen betreffen eine Speichervorrichtung umfassend ein Substrat; eine gestapelte Struktur, die eine Mehrzahl von Gate-Schichten und eine Mehrzahl von Zwischenisolierschichten umfasst, die abwechselnd auf dem Substrat in einer vertikalen Richtung gestapelt sind; und eine Mehrzahl von Kanalstrukturen in einer Zellregion der gestapelten Struktur, wobei sich die Kanalstrukturen in der vertikalen Richtung erstrecken, um in die Mehrzahl von Gate-Schichten einzudringen. Die gestapelte Struktur kann eine Reihe an Zellregionsausschnitten umfassen, wobei sich jeder der Zellregionsausschnitte in einer ersten horizontalen Richtung erstreckt und die Mehrzahl von Gate-Schichten schneidet, die Zellregionsausschnitte können voneinander beabstandet und in der ersten horizontalen Richtung in der Zellregion angeordnet sein, die gestapelte Struktur kann eine Reihe an Verbindungsregionsausschnitten umfassen, wobei sich jeder der Verbindungsregionsausschnitte in der ersten horizontalen Richtung erstreckt und die Mehrzahl von Gate-Schichten schneidet, und die Verbindungsregionsausschnitte können voneinander beabstandet und in der ersten horizontalen Richtung in einer Verbindungsregion angeordnet sein.
  • Figurenliste
  • Merkmale werden für den Fachmann durch eine detaillierte Beschreibung von beispielhaften Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich, in denen:
    • 1 ein Schaltbild ist, das eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform darstellt;
    • 2 ein Schaltbild ist, das schematisch einen der Speicherblöcke darstellt, welche eine Speicherzellenanordnung bilden, die in einer Speichervorrichtung umfasst ist, gemäß einer beispielhaften Ausführungsform;
    • 3 eine Draufsicht ist, die schematisch eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform darstellt;
    • 4A eine Draufsicht ist, die schematisch einen ersten Bereich A1 darstellt, der in 3 dargestellt ist;
    • 4B eine Querschnittsansicht ist, die entlang einer in 4A dargestellten Linie B4-B4' vorgenommen worden ist;
    • 4C eine Querschnittsansicht ist, die entlang einer in 4A dargestellten Linie C4-C4' vorgenommen worden ist;
    • 4D eine Querschnittsansicht ist, die entlang einer in 4A dargestellten Linie D4-D4' vorgenommen worden ist;
    • 5 eine Querschnittsansicht ist, die schematisch einen diskontinuierliche Zellregionsausschnitt und eine Reihe an Kanalstrukturen auf einer ersten Höhe, dargestellt in 4B, gemäß einer beispielhaften Ausführungsform darstellt;
    • 6 eine Querschnittsansicht ist, die schematisch einen diskontinuierliche Zellregionsausschnitt auf einer zweiten Höhe, die niedriger ist als die erste Höhe, dargestellt in 4B, gemäß einer beispielhaften Ausführungsform darstellt;
    • 7 eine Querschnittsansicht ist, die schematisch einen diskontinuierliche Zellregionsausschnitt auf einer zweiten Höhe, die niedriger ist als die erste Höhe, dargestellt in 4B, gemäß einer beispielhaften Ausführungsform darstellt;
    • 8A eine Draufsicht ist, die schematisch einen zweiten Bereich A2 darstellt, der in 3 dargestellt ist;
    • 8B eine Querschnittsansicht ist, die entlang einer in 8A dargestellten Linie B8-B8' vorgenommen worden ist;
    • 8C eine Querschnittsansicht ist, die entlang einer in 8A dargestellten Linie C8-C8' vorgenommen worden ist;
    • 9 eine Querschnittsansicht ist, die schematisch einen diskontinuierlichen Verbindungsregionsausschnitt auf einer ersten Höhe, dargestellt in 8B, gemäß einer beispielhaften Ausführungsform darstellt;
    • 10 eine Querschnittsansicht ist, die schematisch einen diskontinuierlichen Verbindungsregionsausschnitt auf einer zweiten Höhe, die niedriger ist als die erste Höhe, dargestellt in 8B, gemäß einer beispielhaften Ausführungsform darstellt;
    • 11 eine Querschnittsansicht ist, die schematisch einen diskontinuierlichen Verbindungsregionsausschnitt auf der zweiten Höhe, die niedriger ist als die erste Höhe, dargestellt in 8B, gemäß einer beispielhaften Ausführungsform darstellt;
    • 12 eine Querschnittsansicht ist, die schematisch eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform darstellt;
    • 13 eine Querschnittsansicht ist, die schematisch eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform darstellt; und
    • 14A bis 14K Querschnittsansichten sind, die ein Verfahren zur Herstellung einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform darstellen.
  • Detaillierte Beschreibung
  • 1 ist ein Schaltbild, das eine Speichervorrichtung 10 gemäß einer beispielhaften Ausführungsform darstellt.
  • Bezugnehmend auf 1 kann die Speichervorrichtung 10 eine Speicherzellenanordnung 11 und eine Peripherieschaltung PC umfassen. Die Peripherieschaltung PC kann einen Reihen-Decoder 12, eine Eingabe-/Ausgabe(I/O)-Schaltung 13 und eine Steuerlogik 14 umfassen.
  • Die Speicherzellenanordnung 11 kann erste bis z-te Speicherblöcke BLK1 bis BLKz umfassen (wobei z eine ganze Zahl von 2 oder mehr ist). Jeder der ersten bis z-ten Speicherblöcke BLK1 bis BLKz kann eine Mehrzahl von Speicherzellen umfassen, die fähig sind, Daten zu speichern. Die Mehrzahl von Speicherzellen, die in der Speicherzellenanordnung 11 umfasst sind, können nichtflüchtige Speicherzellen sein, die Daten bewahren, die darin gespeichert sind, selbst wenn eine zugeführte Leistung unterbrochen wird. Zum Beispiel kann die Speicherzellenanordnung 11 einen elektrisch löschbaren, programmierbaren Nur-Lese-Speicher (RAM) (EEPROM), einen Flash-Speicher, einen Phasenänderungs-RAM (PRAM), einen resistiven RAM (RRAM) und einen magnetischen RAM (MRAM) oder ferroelektrischen RAM (FRAM) umfassen. Nachfolgend werden beispielhafte Ausführungsformen für den Fall beschrieben, in dem die Mehrzahl von Speicherzellen NAND-Flash-Speicherzellen umfassen.
  • Der Reihen-Decoder 12 kann mit der Speicherzellenanordnung 11 über eine Mehrzahl von Stringauswahlleitungen SSL, eine Mehrzahl von Wortleitungen WL und eine Mehrzahl von Masseauswahlleitungen GSL verbunden sein. Der Reihen-Decoder 12 kann mindestens einen der ersten bis z-ten Speicherblöcke BLK1 bis BLKz der Speicherzellenanordnung 11 ansprechend auf eine Adresse ADDR, die von einem Speicher-Controller (nicht dargestellt) bereitgestellt wird, auswählen. Der Reihen-Decoder 12 kann mindestens eine der Wortleitungen WL, der Stringauswahlleitungen SSL und der Masseauswahlleitungen GSL eines Speicherblocks auswählen, der ansprechend auf die Adresse ADDR, die von einem (nicht dargestellten) Speicher-Controller bereitgestellt wird, ausgewählt wird.
  • Die I/O-Schaltung 13 kann mit der Speicherzellenanordnung 11 über eine Mehrzahl von Bit-Leitungen BL verbunden sein. Die I/O-Schaltung 13 kann mindestens eine der Mehrzahl von Bit-Leitungen BL auswählen. Die I/O-Schaltung 13 kann von dem Speicher-Controller empfangene Daten DATA in der Speicherzellenanordnung 11 speichem. Zudem kann die I/O-Schaltung 13 von der Speicherzellenanordnung 11 ausgelesene Daten DATA an den Speicher-Controller ausgeben.
  • Die Steuerlogik 14 kann einen Gesamtbetrieb der Speichervorrichtung 10 steuern. Die Steuerlogik 14 kann Betriebsvorgänge des Reihen-Decoders 12 und der I/O-Schaltung 13 steuern. Zum Beispiel kann die Speichervorrichtung 10 derart gesteuert werden, dass sie einen Speichervorgang durchführt, der einem Befehl CMD entspricht, welcher von dem Speicher-Controller bereitgestellt wird. Zudem kann die Steuerlogik 14 verschiedene, interne Steuersignale, die in der Speichervorrichtung 10 verwendet werden, ansprechend auf ein Steuersignal CTRL, das von dem Speicher-Controller bereitgestellt wird, erzeugen.
  • 2 ist ein Schaltbild, das schematisch den ersten Block BLK1 darstellt, der einer der Speicherblöcke ist, die die Speicherzellenanordnung 11 bilden (siehe 1), welche in der Speichervorrichtung 10 umfasst ist (siehe 1), gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 2 kann der erste Speicherblock BLK1 eine Mehrzahl von NAND-Strings (NS11 bis NS33) umfassen. In 2 ist ein Speicherblock (BLK1) derart dargestellt, dass er neun NAND-Strings (NS11 bis NS33) umfasst, aber die Anzahl an NAND-Strings, die in einem Speicherblock (BLK1) umfasst ist, kann variieren. Jeder der NAND-Strings (NS11 bis NS33) kann mindestens einen Stringauswahltransistor SST, eine Mehrzahl von Speicherzellen (MC1 bis MC8) und mindestens einen Masseauswahltransistor GST umfassen, die in Reihe geschaltet sind. In 2 ist jeder der NAND-Strings (NS11 bis NS33) derart dargestellt, dass er einen Stringauswahltransistor SST, acht Speicherzellen (MC1 bis MC8) und einen Masseauswahltransistor GST umfasst, aber die Anzahl an Stringauswahltransistoren SST, Speicherzellen und Masseauswahltransistoren GST, die in jedem der NAND-Strings (NS11 bis NS33) umfasst ist, kann variieren.
  • Die NAND-Strings (NS11 bis NS33) können zwischen Bit-Leitungen (BL1 bis BL3) und einer gemeinsamen Source-Leitung CSL verbunden sein. Gates der Stringauswahltransistoren SST können mit den Stringauswahlleitungen (SSL1 bis SSL3) verbunden sein, Gates der Speicherzellen (MC1 bis MC8) können mit den Wortleitungen (WL1 bis WL8) verbunden sein und Gates der Masseauswahltransistoren GST können mit den Masseauswahlleitungen (GSL1 bis GSL3) verbunden sein. Die gemeinsame Source-Leitung CSL kann häufig mit der Mehrzahl von NAND-Strings (NS11 bis NS33) verbunden sein. Zudem können die Wortleitungen (WL1 bis WL8) häufig mit der Mehrzahl von NAND-Strings (NS11 bis NS33) verbunden sein.
  • 3 ist eine Draufsicht, die schematisch eine Speichervorrichtung 100 gemäß einer beispielhaften Ausführungsform darstellt.
  • Bezugnehmend auf 3 kann die Speichervorrichtung 100 ein Substrat 110, die Speicherzellenanordnung 11 und die Peripherieschaltung PC umfassen, welche nebeneinander auf dem Substrat 110 angeordnet sein. Die Speicherzellenanordnung 11 kann eine gestapelte Struktur SS auf dem Substrat 110 umfassen. Die gestapelte Struktur SS kann eine Zellregion CELL und eine Verbindungsregion EXT umfassen. Die Verbindungsregion EXT kann sich auf einer Seite der Zellregion CELL befinden. Die Verbindungsregion EXT kann gemeinsam mit der Zellregion CELL in einer ersten horizontalen Richtung (X-Richtung) angeordnet sein. In einer beispielhaften Ausführungsform kann die gestapelte Struktur SS eine andere Verbindungsregion EXT aufweisen. Zum Beispiel können sich zwei Verbindungsregionen EXT jeweils auf gegenüberliegenden Seiten der Zellregion CELL befinden. Die zwei Verbindungsregionen EXT und die Zellregion CELL können in der ersten horizontalen Richtung (X-Richtung) angeordnet sein. Die zwei Verbindungsregionen EXT können in der ersten horizontalen Richtung (X-Richtung) voneinander beabstandet sein und die Zellregion CELL kann sich zwischen den zwei Verbindungsregionen EXT befinden. In einer beispielhaften Ausführungsform kann die gestapelte Struktur SS vier Verbindungsregionen EXT umfassen, die sich jeweils auf vier Seiten der Zellregion CELL befinden.
  • 4A ist eine Draufsicht, die schematisch einen ersten Bereich A1 darstellt, der in 3 dargestellt ist. 4B ist eine Querschnittsansicht, die entlang einer in 4A dargestellten Linie B4-B4' vorgenommen worden ist. 4C ist eine Querschnittsansicht, die entlang einer in 4A dargestellten Linie C4-C4' vorgenommen worden ist. 4D ist eine Querschnittsansicht, die entlang einer in 4A dargestellten Linie D4-D4' vorgenommen worden ist. 8A ist eine Draufsicht, die schematisch einen zweiten Bereich A2 darstellt, der in 3 dargestellt ist. 8B ist eine Querschnittsansicht, die entlang einer in 8A dargestellten Linie B8-B8' vorgenommen worden ist. 8C ist eine Querschnittsansicht, die entlang einer in 8A dargestellten Linie C8-C8' vorgenommen worden ist.
  • Bezugnehmend auf 4A bis 4D und 8A bis 8C Bezug kann die Speichervorrichtung 100 das Substrat 110, die gestapelte Struktur SS auf dem Substrat 110, eine Mehrzahl von Kanalstrukturen CH, welche in die Zellregion CELL der gestapelten Struktur SS eindringen, und eine Mehrzahl von Dummy-Kanalstrukturen DCH, welche in die Verbindungsregion EXT der gestapelten Struktur SS eindringen, umfassen.
  • Das Substrat 110 kann ein Halbleitermaterial wie beispielsweise ein Halbleitermaterial der Gruppe IV, ein Halbleitermaterial der Gruppe III-V, ein Halbleitermaterial der Gruppe II-VI oder eine Kombination aus denselben umfassen. Das Halbleitermaterial der Gruppe IV kann zum Beispiel Silicium (Si), Germanium (Ge), Si-Ge oder eine Kombination aus denselben umfassen. Das Halbleitermaterial der Gruppe III-V kann zum Beispiel Galliumarsenid (GaAs), Indiumphosphid (InP), Galliumphosphid (GaP), Indiumarsenid (InAs), Indiumantimonid (InSb), Indiumgalliumarsenid (InGaAs) oder eine Kombination aus denselben umfassen. Das Halbleitermaterial der Gruppe II-VI kann zum Beispiel Zinktellurid (ZnTe), Cadmiumsulfid (CdS) oder eine Kombination aus denselben umfassen.
  • Die gestapelte Struktur SS kann eine Mehrzahl von Gate-Schichten (150a bis 150c) und eine Mehrzahl von Zwischenisolierschichten 140 umfassen, die abwechselnd auf dem Substrat 110 gestapelt sind. Zwei benachbarte Gate-Schichten der Mehrzahl von Gate-Schichten (150a bis 150c) können durch eine Zwischenisolierschicht 140 voneinander beabstandet sein. Die Mehrzahl von Gate-Schichten (150a bis 150c) kann mindestens eine unterste Gate-Schicht 150a, eine Mehrzahl von Zwischen-Gate-Schichten 150b auf der mindestens einen untersten Gate-Schicht 150a und mindestens eine oberste Gate-Schicht 150c auf der Mehrzahl von Zwischen-Gate-Schichten 150b umfassen. Jede der Gate-Schichten (150abis 150c) kann ein leitfähiges Material wie beispielsweise Wolfram (W), Kupfer (Cu), Silber (Ag), Gold (Au), Aluminium (Al) oder eine Kombination aus denselben umfassen. Jede Zwischenisolierschicht 140 kann ein Isoliermaterial wie beispielsweise Siliciumoxid, Siliciumnitrid oder eine Kombination aus denselben umfassen.
  • Wie in 4B und 4C dargestellt, kann die Zellregion CELL der gestapelten Struktur SS flach sein, während, wie in 8C dargestellt, die Verbindungsregion EXT der gestapelten Struktur SS eine gestufte bzw. treppenartige Form aufweisen kann. So kann eine Länge in einer zweiten horizontalen Richtung (Y-Richtung) einer Gate-Schicht, die sich auf einer niedrigeren Höhe der Mehrzahl von Gate-Schichten (150a bis 150c) befindet, größer sein als eine Länge in einer zweiten horizontalen Richtung (Y-Richtung) einer Gate-Schicht, die sich auf einer größeren Höhe der Mehrzahl von Gate-Schichten (150a bis 150c) befindet. Auf ähnliche Art und Weisen kann eine Länge in der zweiten horizontalen Richtung (Y-Richtung) einer Zwischenisolierschicht 140, die sich auf einer niedrigeren Höhe befindet, größer sein als eine Länge in einer zweiten horizontalen Richtung (Y-Richtung) einer Zwischenisolierschicht 140, die sich auf einer größeren Höhe befindet.
  • Die Kanalstruktur CH kann sich in einer Richtung im Wesentlichen parallel zu einer vertikalen Richtung (Z-Richtung) erstrecken und kann in die Zellregion CELL der gestapelten Struktur SS eindringen. Die Dummy-Kanalstruktur DCH kann sich in einer Richtung im Wesentlichen parallel zu der vertikalen Richtung (Z-Richtung) erstrecken und kann in die Verbindungsregion EXT der gestapelten Struktur SS eindringen. Die Richtungen, in denen sich die Kanalstruktur CH und/oder die Dummy-Kanalstruktur DCH erstrecken, sind möglicherweise nicht genau parallel zu der vertikalen Richtung (Z-Richtung), zum Beispiel aufgrund von interner Spannung oder Deformation (zum Beispiel Ausdehnung, Kontraktion oder Verzerrung) von Materialien, die während eines Prozesses erzeugt werden. Eine Beschreibung, dass eine Richtung, in der sich die Kanalstruktur CH und/oder die Dummy-Kanalstruktur DCH erstreckt, im Wesentlichen zu der vertikalen Richtung (Z-Richtung) parallel ist, kann bedeuten, dass ein Winkel zwischen den Richtungen, in denen sich die Kanalstruktur CH und/oder die Dummy-Kanalstruktur DCH erstrecken, und der vertikalen Richtung (Z-Richtung) etwa 0° bis etwa 10°, zum Beispiel etwa 0° bis etwa 5° oder etwa 0° bis etwa 2° beträgt.
  • Die Mehrzahl von Kanalstrukturen CH kann zweidimensional in der Zellregion CELL der gestapelten Struktur SS angeordnet sein, und die Mehrzahl von Dummy-Kanalstrukturen DCH kann zweidimensional in der Verbindungsregion EXT der gestapelten Struktur SS angeordnet sein. Die Mehrzahl von Kanalstrukturen CH, die in der ersten horizontalen Richtung (X-Richtung) angeordnet sind, kann als eine Reihe der Kanalstrukturen CH bezeichnet werden. Zum Beispiel kann die Speichervorrichtung 100 erste bis dritte Reihen CH1 bis CH3 der Kanalstrukturen umfassen. Die erste bis dritte Reihe CH1 bis CH3 der Kanalstrukturen können voneinander in der zweiten horizontalen Richtung (Y-Richtung) beabstandet sein.
  • Jede Kanalstruktur CH und jede Dummy-Kanalstruktur DCH kann ein Kanalmuster 162, ein vergrabenes Isoliermuster 161, ein Pad-Muster 164 und ein Gate-Isolier-Muster 163 umfassen. Das Kanalmuster 162 kann in die Mehrzahl von Gate-Schichten (150a bis 150c) und die Mehrzahl von Zwischenisolierschichten 140 eindringen. Das Kanalmuster 162 kann ein Halbleitermaterial umfassen. In einer beispielhaften Ausführungsform kann das Kanalmuster 162 eine Becherform (oder eine Zylinderform mit einem geschlossenen Boden und einem Hohlraum) aufweisen. So kann sich das Kanalmuster 162 entlang einer Seitenfläche und einer untersten Fläche der Kanalstruktur CH erstrecken. Der Hohlraum, der durch das Kanalmuster 162 definiert wird, kann von dem vergrabenen Isoliermuster 161 ausgefüllt sein. Das vergrabene Isoliermuster 161 kann ein Isoliermaterial umfassen. Anders als in 4B und 4C dargestellt, kann das Kanalmuster 162 in manchen Ausführungsformen eine zylindrische oder kreisförmige Säulenform aufweisen und das vergrabene Isoliermuster 161 kann ausgelassen werden. Das Pad-Muster 164 kann auf einer oberen Fläche der Kanalstruktur CH sein. Das Pad-Muster 164 kann ein Halbleitermaterial umfassen.
  • Das Gate-Isolier-Muster 163 kann zwischen dem Kanalmuster 162 und der gestapelten Struktur SS sein. Das Gate-Isolier-Muster 163 kann sich entlang der Seitenfläche und der untersten Fläche der Kanalstruktur CH erstrecken. In einer beispielhaften Ausführungsform ist, anders als in 4B, 4C und 8B dargestellt, mindestens ein Abschnitt des Gate-Isolier-Musters 163 möglicherweise nicht in der Kanalstruktur CH oder der Dummy-Kanalstruktur DCH umfasst und kann sich auch zwischen der Zwischenisolierschicht 140 und der Mehrzahl von Gate-Schichten (150a bis 150c) befinden. Das Gate-Isolier-Muster 163 kann eine Blockierisolierschicht, eine Tunnelisolierschicht und eine Ladungsspeicherschicht zwischen der Blockierisolierschicht und der Tunnelisolierschicht umfassen. Die Blockierisolierschicht kann ein Isoliermaterial wie beispielsweise Siliciumoxid, Hafniumoxid, Lanthanoxid, Zirkonoxid, Tantaloxid oder eine Kombination aus denselben umfassen. Die Ladungsspeicherschicht kann ein Isoliermaterial wie beispielsweise Siliciumoxid, Siliciumnitrid oder eine Kombination aus denselben umfassen. Die Ladungsspeicherschicht kann ein Trap-Typ sein. Zum Beispiel kann die Ladungsspeicherschicht ferner Quantenpunkte oder Nanokristalle umfassen. Vorliegend kann der Quantenpunkt oder der Nanokristall feine Partikel eines leitfähigen Materials umfassen. Die Tunnelisolierschicht kann ein Isoliermaterial wie beispielsweise Siliciumoxid, Hafniumoxid, Lanthanoxid, Zirkonoxid, Tantaloxid oder eine Kombination aus denselben umfassen. In einer beispielhaften Ausführungsform können die Blockierisolierschicht und die Tunnelisolierschicht ein Oxid umfassen und die Ladungsspeicherschicht kann ein Nitrid umfassen.
  • Die gestapelte Struktur SS kann eine Mehrzahl von Ausschnitten umfassen, beispielsweise die Ausschnitte HWC, FW, HS, FS, HGC, HWE, DWE und HGE. Die Ausschnitte (HWC, FW, HS, FS, HGC, HWE, DWE und HGE) der gestapelten Struktur SS können Öffnungen oder Ausschnitte sein, die in der gestapelten Struktur SS ausgebildet sind.
  • Die gestapelte Struktur SS kann einen diskontinuierlichen Zellregionsausschnitt HWC umfassen. Zum Beispiel kann die gestapelte Struktur SS eine erste Reihe HWC1 und eine zweite Reihe HWC2 von diskontinuierlichen Zellregionsausschnitten HWC umfassen. Sowohl die erste Reihe HWC1 als auch die zweite Reihe HWC2 kann eine Mehrzahl von diskontinuierlichen Zellregionsausschnitten HWC umfassen.
  • Der diskontinuierliche Zellregionsausschnitt HWC kann auch als diskontinuierlicher Ausschnitt, Zellregionsausschnitt oder Ausschnitt bezeichnet werden.
  • Jede Reihe (HWC1 und HWC2) des diskontinuierlichen Zellregionsausschnitts HWC kann voneinander beabstandet sein und kann derart angeordnet sein, dass sie sich in der Zellregion CELL der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) erstreckt. Der diskontinuierliche Zellregionsausschnitt HWC der gestapelten Struktur SS kann sich in der ersten horizontalen Richtung (X-Richtung) erstrecken und kann die Mehrzahl von Gate-Schichten (150a bis 150c) der gestapelten Struktur SS schneiden. So kann jede Reihe (HWC1 und HWC2) des diskontinuierlichen Zellregionsausschnitts HWC diskontinuierlich die Mehrzahl von Gate-Schichten (150a bis 150c) in der Zellregion CELL der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) schneiden.
  • In einer beispielhaften Ausführungsform kann, wie in 4D dargestellt, eine unterste Fläche mindestens einer der diskontinuierlichen Zellregionsausschnitte HWC nach oben konvex sein, sodass eine Tiefe D1 (in der vertikalen Richtung (Z-Richtung)) eines Endes des mindestens einen diskontinuierlichen Zellregionsausschnitts HWC größer ist als eine Tiefe D2 (in der vertikalen Richtung (Z-Richtung)) eines Zentrums von dem mindestens einen diskontinuierlichen Zellregionsausschnitt HWC. In einer anderen beispielhaften Ausführungsform, anders als in 4D dargestellt, kann die unterste Fläche des mindestens einen diskontinuierlichen Zellregionsausschnitts HWC nach unten konvex oder flach sein.
  • In einer beispielhaften Ausführungsform kann der diskontinuierliche Zellregionsausschnitt HWC, wie in 5 dargestellt, einen Endabschnitt PaC und einen Zentralausschnitt PbC aufweisen. Wie in 5 dargestellt, kann, sowie eine maximale Ausdehnung Wa1 des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf einer ersten Höhe H1 größer wird als eine maximale Ausdehnung Wb1 eines Zentralausschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf einer ersten Höhe H1, die unterste Fläche des mindestens einen diskontinuierlichen Zellregionsausschnitts HWC tendenziell nach oben konvex sein.
  • Zum Beispiel kann, wie in 5 dargestellt, auf einer ersten Höhe H1 in der Z-Richtung (siehe 4B) eine maximale Ausdehnung Wa1 (in der zweiten horizontalen Richtung (Y-Richtung)) des Endabschnitts PaC größer sein als eine maximale Ausdehnung Wb1 (in der zweiten horizontalen Richtung (Y-Richtung)) des Zentralausschnitts PbC.
  • Bezugnehmend wieder auf 4A können die erste Reihe HWC1 und die zweite Reihe HWC2 der diskontinuierlichen Zellregionsausschnitte HWC voneinander in der zweiten horizontalen Richtung (Y-Richtung) beabstandet sein. Die erste Reihe HWC 1 der diskontinuierlichen Zellregionsausschnitte HWC kann zwischen der ersten Reihe CH1 und der zweiten Reihe CH2 der Kanalstrukturen CH sein. Die zweite Reihe HWC2 der diskontinuierlichen Zellregionsausschnitte HWC kann zwischen der zweiten Reihe CH2 und der dritten Reihe CH3 der Kanalstrukturen CH sein.
  • Zwei benachbarte diskontinuierliche Zellregionsausschnitte HWC in der ersten Reihe HWC1 können einen Spalt G1 dazwischen aufweisen. Zwei benachbarte diskontinuierliche Zellregionsausschnitte HWC in der zweiten Reihe HWC2 können einen Spalt G2 dazwischen aufweisen. In einer beispielhaften Ausführungsform fluchten der Spalt G1 in der ersten Reihe HWC1 und der Spalt G2 in der zweiten Reihe HWC2 möglicherweise nicht entlang einer gleichen Linie in der zweiten horizontalen Richtung (Y-Richtung). Das heißt, die Spalte G1 und G2 können in der X-Richtung versetzt sein. Diese Anordnung kann Vorgänge zur Entfernung einer Mehrzahl von Opferschichten (180a bis 180c) und das darauffolgende Füllen der Mehrzahl von Gate-Schichten (150a bis 150c), wie in 14I bis 14K beschrieben erleichtern. Zudem kann diese Anordnung ein Neigen der gestapelten Struktur SS aufgrund von interner Spannung und Belastung (zum Beispiel Deformation, Ausdehnung und Kontraktion) von Materialien verringern, welche während Herstellungsvorgängen auftreten können.
  • In einer beispielhaften Ausführungsform kann der diskontinuierliche Zellregionsausschnitt HWC mit einem Isoliermaterial IM ausgefüllt sein. In einer beispielhaften Ausführungsform, wie in 4C dargestellt, kann mindestens ein diskontinuierlicher Zellregionsausschnitt HWC einen Leerraum VD in dem Isoliermaterial IM umfassen. Ferner kann in einer ähnlichen Struktur wie jener, die oben im Detail unter Bezugnahme auf 5 beschrieben wurde, der Leerraum VD tendenziell an dem Endabschnitt PaC des diskontinuierlichen Zellregionsausschnitts HWC ausgebildet sein, da die maximale Ausdehnung des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten Richtung (Y-Richtung) auf der ersten Höhe H1 größer wird als die maximale Ausdehnung Wb1 des Zentralausschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1.
  • In einer anderen beispielhaften Ausführungsform kann der diskontinuierliche Zellregionsausschnitt HWC von einer gemeinsamen Source-Leitung (nicht dargestellt) ausgefüllt sein, die sich in der vertikalen Richtung (Z-Richtung) in dem diskontinuierlichen Zellregionsausschnitts HWC erstreckt, und einem isolierenden Abstandhalter (nicht dargestellt), der sich auf den Seitenflächen des diskontinuierlichen Zellregionsausschnitts HWC befindet und die gemeinsame Source-Leitung umgibt.
  • Gemäß einer beispielhaften Ausführungsform kann ein ungeschnittener Abschnitt in der Zellregion CELL der gestapelten Struktur SS zwischen zwei benachbarten diskontinuierlichen Zellregionsausschnitten HWC in jeder der Reihen (HWC1 und HWC2) der diskontinuierlichen Zellregionsausschnitte HWC das Neigen der gestapelten Struktur SS aufgrund der internen Spannungen und Deformationen (zum Beispiel Ausdehnung, Kontraktion oder Verzerrung) von Materialien, welche aufgrund des Herstellungsprozesses auftreten können, verringern. Entsprechend können Schwierigkeiten bei Prozessen, die aufgrund des Neigens der gestapelten Struktur verursacht werden können, selbst dann verringert werden, wenn die Speichervorrichtung 100, die eine gestapelte Struktur SS umfasst, derart hergestellt wird, dass sie eine größere Anzahl an Gate-Schichten (150a bis 150c) und die Zwischenisolierschichten 140 aufweist. Entsprechend kann die Speichervorrichtung 100 mit einem höheren Integrationsgrad ausgebildet werden.
  • In einer beispielhaften Ausführungsform kann sich ein kontinuierlicher Ausschnitt FW über die Zellregion CELL und die Verbindungsregion EXT der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) erstrecken, und kann die Mehrzahl von Gate-Schichten (150a bis 150b) der gestapelten Struktur SS schneiden. So kann der kontinuierliche Ausschnitt FW kontinuierlich die Mehrzahl von Gate-Schichten (150a bis 150b) in der Zellregion CELL und der Verbindungsregion EXT der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) schneiden. Der kontinuierliche Ausschnitt FW kann mit einem Isoliermaterial ausgefüllt sein.
  • Die zweite Reihe CH2 und eine dritte Reihe CH3 der Kanalstrukturen CH kann zwischen dem kontinuierlichen Ausschnitt FW und der ersten Reihe HWC1 der diskontinuierlichen Zellregionsausschnitte HWC sein. Die dritte Reihe CH3 der Kanalstruktur CH kann zwischen dem kontinuierlichen Ausschnitt FW und der zweiten Reihe HWC2 der diskontinuierlichen Zellregionsausschnitte HWC sein. Die zweite Reihe CH2 der Kanalstrukturen CH kann zwischen der ersten Reihe HWC1 und der zweiten Reihe HWC2 der diskontinuierlichen Zellregionsausschnitte HWC sein.
  • In einer beispielhaften Ausführungsform, wie in 4B dargestellt, kann die maximale Ausdehnung Wb1 (in der zweiten horizontalen Richtung (Y-Richtung)) des Zentralabschnitts des diskontinuierlichen Zellregionsausschnitts HWC auf der ersten Höhe H1 aufgrund der internen Spannung und Belastung (zum Beispiel Deformation, Ausdehnung oder Kontraktion), die während des Herstellungsprozesses auftreten können, kleiner sein als eine maximale Ausdehnung W5 (in der zweiten horizontalen Richtung (Y-Richtung)) des kontinuierlichen Ausschnitts FW auf der ersten Höhe H1. Die maximale Ausdehnung Wb1 (in der zweiten horizontalen Richtung (Y-Richtung)) des Zentralabschnitts des diskontinuierlichen Zellregionsausschnitts HWC kann in dem Maße sinken, in dem die Höhe zunimmt, während die maximale Ausdehnung W5 (in der zweiten horizontalen Richtung (Y-Richtung)) des kontinuierlichen Ausschnitts FW in dem Maße steigen kann, in dem die Höhe abnimmt.
  • Der diskontinuierliche obere Ausschnitt HS kann auch als oberer Ausschnitt bezeichnet werden. Der diskontinuierliche obere Ausschnitt HS kann mit einem Isoliermaterial ausgefüllt sein.
  • Der diskontinuierliche obere Ausschnitt HS kann in einer ersten Reihe HS1 und einer zweiten Reihe HS2 angeordnet sein. Die erste Reihe HS1 und die zweite Reihe HS2 der diskontinuierlichen obersten Ausschnitte HS können voneinander in der zweiten horizontalen Richtung (Y-Richtung) beabstandet sein. Die Reihen (HS 1 und HS2) der diskontinuierlichen oberen Ausschnitte HS können derart angeordnet sein, dass sie sich in der Zellregion CELL der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) erstrecken. Der diskontinuierliche obere Ausschnitt HS kann sich derart in der ersten horizontalen Richtung (X-Richtung) erstrecken, dass er mindestens eine oberste Gate-Schicht 150c schneidet, aber schneidet möglicherweise nicht die Mehrzahl von Zwischen-Gate-Schichten 150b und mindestens eine unterste Gate-Schicht 150a. So kann jede Reihe (HS1 und HS2) des diskontinuierlichen obersten Ausschnitts HS nur die oberste(n) Gate-Schicht(en) 150c in der Zellregion CELL der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) diskontinuierlich schneiden.
  • Der diskontinuierliche oberste Ausschnitt HS in der ersten Reihe HS1 der diskontinuierlichen obersten Ausschnitte HS kann zwischen zwei benachbarten diskontinuierlichen Zellregionsausschnitten HWC in der ersten Reihe HWC1 der diskontinuierlichen Zellregionsausschnitte HWC sein. Der diskontinuierliche oberste Ausschnitt HS in der zweiten Reihe HS2 der diskontinuierlichen obersten Ausschnitte HS kann sich zwischen zwei benachbarten diskontinuierlichen Zellregionsausschnitten HWC in der zweiten Reihe HWC2 der diskontinuierlichen Zellregionsausschnitte HWC erstrecken.
  • In einer beispielhaften Ausführungsform fluchten die diskontinuierlichen obersten Ausschnitte HS in der ersten Reihe HS 1 der diskontinuierlichen obersten Ausschnitte HS möglicherweise nicht entlang einer gleichen Linie in der zweiten horizontalen Richtung (Y-Richtung) mit dem diskontinuierlichen obersten Ausschnitt HS in der zweiten Reihe HS2 des diskontinuierlichen obersten Ausschnitts HS.
  • Jeder der kontinuierlichen obersten Ausschnitte (FS1 bis FS3) kann sich derart in der ersten horizontalen Richtung (X-Richtung) erstrecken, dass er mindestens eine oberste Gate-Schicht 150c schneidet, aber schneidet möglicherweise nicht die Mehrzahl von Zwischen-Gate-Schichten 150b und mindestens eine unterste Gate-Schicht 150a. So kann jede der kontinuierlichen obersten Ausschnitte (FS1 und FS3) kontinuierlich nur die oberste(n) Gate-Schicht(en) 150c in der Zellregion CELL der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) schneiden.
  • Die kontinuierlichen obersten Ausschnitte (FS 1 bis FS3) können voneinander in der zweiten horizontalen Richtung (Y-Richtung) beabstandet sein. Der zweite kontinuierliche oberste Ausschnitt FS2 kann zwischen der ersten Reihe HWC 1 und der zweiten Reihe HWC2 der diskontinuierlichen Zellregionsausschnitte HWC sein, und der dritte kontinuierliche oberste Ausschnitt FS3 kann zwischen der zweiten Reihe HWC2 der diskontinuierlichen Zellregionsausschnitte HWC und dem kontinuierlichen Ausschnitt FW sein. Die erste Reihe HWC1 der diskontinuierlichen Zellregionsausschnitte HWC kann zwischen dem ersten kontinuierlichen obersten Ausschnitt FS1 und dem zweiten kontinuierlichen obersten Ausschnitt FS2 sein, und die zweite Reihe HWC2 der diskontinuierlichen Zellregionsausschnitte HWC kann zwischen dem zweiten kontinuierlichen obersten Ausschnitt FS2 und dem dritten kontinuierlichen obersten Ausschnitt FS3 sein. Die kontinuierlichen obersten Ausschnitte (FS1 bis FS3) können mit einem Isoliermaterial ausgefüllt sein.
  • Ein diskontinuierlicher unterster Zellregionsausschnitt HGC kann auch als unterster Zellregionsausschnitt oder unterster Ausschnitt bezeichnet werden. Jede Reihe (HGC 1 und HGC2) des diskontinuierlichen untersten Zellregionsausschnitts HGC kann voneinander beabstandet sein und kann derart in der Zellregion CELL der gestapelten Struktur SS angeordnet sein, dass sie sich in der ersten horizontalen Richtung (X-Richtung) erstreckt. Der diskontinuierliche unterste Zellregionsausschnitt HGC kann sich derart in der ersten horizontalen Richtung (X-Richtung) erstrecken, dass er mindestens eine unterste Gate-Schicht 150a schneidet, aber schneidet möglicherweise nicht die Mehrzahl von Zwischen-Gate-Schichten 150b und mindestens eine oberste Gate-Schicht 150c. So kann jede Reihe (HGC1 und HGC2) des diskontinuierlichen untersten Zellregionsausschnitts HGC nur die unterste(n) Gate-Schicht(en) 150a in der Zellregion CELL der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) diskontinuierlich schneiden.
  • Der diskontinuierliche unterste Zellregionsausschnitt HGC in der ersten Zeile HGC1 der diskontinuierlichen untersten Zellregionsausschnitte HGC kann zwischen zwei benachbarten diskontinuierlichen Zellregionsausschnitten HWC in der ersten Zeile HWC1 der diskontinuierlichen Zellregionsausschnitte HWC sein, und der diskontinuierliche unterste Zellregionsausschnitt HGC in der zweiten Reihe HGC2 der diskontinuierlichen untersten Zellregionsausschnitte HGC kann sich zwischen zwei benachbarten diskontinuierlichen Zellregionsausschnitten HWC in der zweiten Reihe HWC2 der diskontinuierlichen Zellregionsausschnitte HWC erstrecken.
  • Die erste Reihe HGC1 und die zweite Reihe HGC2 der diskontinuierlichen untersten Zellregionsausschnitte HGC können voneinander in der zweiten horizontalen Richtung (Y-Richtung) beabstandet sein. In einer beispielhaften Ausführungsform fluchtet der diskontinuierliche unterste Zellregionsausschnitt HGC in der ersten Reihe HGC 1 der diskontinuierlichen untersten Zellregionsausschnitte HGC möglicherweise nicht entlang einer gleichen Linie in der zweiten horizontalen Richtung (Y-Richtung) mit dem diskontinuierlichen untersten Zellregionsausschnitt HGC in der zweiten Reihe HGC2 der diskontinuierlichen untersten Zellregionsausschnitte HGC. Der diskontinuierliche unterste Zellregionsausschnitt HGC kann mit einem Isoliermaterial ausgefüllt sein. In einer beispielhaften Ausführungsform können die diskontinuierlichen untersten Zellregionsausschnitte HGC mit den diskontinuierlichen obersten Ausschnitten HS in der vertikalen Richtung (Z-Richtung) überlappen.
  • Der diskontinuierliche Verbindungsregionsausschnitt HWE kann auch als Verbindungsregionsausschnitt bezeichnet werden.
  • Wie in, zum Beispiel, 8A gezeigt, können alle Reihen (HWE1 und HWE2) des diskontinuierlichen Verbindungsregionsausschnitts HWE voneinander beabstandet sein und können derart in der Verbindungsregion EXT der gestapelten Struktur SS angeordnet sein, dass sie sich in der ersten horizontalen Richtung (X-Richtung) erstrecken. Der diskontinuierliche Verbindungsregionsausschnitt HWE kann sich derart in der ersten horizontalen Richtung (X-Richtung) erstrecken, dass er die Mehrzahl von Gate-Schichten (150a bis 150c) der gestapelten Struktur SS schneidet. So kann jede Reihe (HWE1 und HWE2) des diskontinuierlichen Verbindungsregionsausschnitts HWE diskontinuierlich die Mehrzahl von Gate-Schichten (150a bis 150c) in der Verbindungsregion EXT der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) schneiden.
  • In einer beispielhaften Ausführungsform kann ein Spalt G3 zwischen zwei benachbarten diskontinuierlichen Verbindungsregionsausschnitten HWE in der ersten Reihe HWE1 der diskontinuierlichen Verbindungsregionsausschnitte HWE entlang einer gleichen Linie in der zweiten horizontalen Richtung (Y-Richtung) mit einem Spalt G4 zwischen zwei benachbarten diskontinuierlichen Verbindungsregionsausschnitten HWE in der zweiten Reihe HWE2 der diskontinuierlichen Verbindungsregionsausschnitte HWE beabstandet sein. Allerdings fluchtet in anderen Ausführungsformen, anders als in 8A dargestellt, der Spalt G3 zwischen zwei benachbarten diskontinuierlichen Verbindungsregionsausschnitten HWE in der ersten Reihe HWE1 der diskontinuierlichen Verbindungsregionsausschnitte HWE möglicherweise nicht mit dem Spalt G4 zwischen den zwei benachbarten diskontinuierlichen Verbindungsregionsausschnitten HWE in der zweiten Reihe HWE2 der diskontinuierlichen Verbindungsregionsausschnitte HWE in der zweiten horizontalen Richtung (Y-Richtung).
  • Die erste Reihe HWE1 und die zweite Reihe HWE2 der diskontinuierlichen Verbindungsregionsausschnitte HWE können voneinander in der zweiten horizontalen Richtung (Y-Richtung) beabstandet sein. In einer beispielhaften Ausführungsform kann die erste Reihe HWE1 der diskontinuierlichen Verbindungsregionsausschnitte HWE mit der ersten Reihe HWC1 der diskontinuierlichen Zellregionsausschnitte HWC in der ersten horizontalen Richtung (X-Richtung) fluchten, und die zweite Reihe HWE2 der diskontinuierlichen Verbindungsregionsausschnitte HWE kann mit der ersten Reihe HWC1 der diskontinuierlichen Zellregionsausschnitte HWE in der ersten horizontalen Richtung (X-Richtung) fluchten.
  • In einer beispielhaften Ausführungsform kann der diskontinuierliche Verbindungsregionsausschnitt HWE mit einem Isoliermaterial ausgefüllt sein. In einer beispielhaften Ausführungsform können die mindestens einen diskontinuierlichen Verbindungsregionsausschnitte HWE einen Leerraum (nicht dargestellt) in dem Isoliermaterial umfassen.
  • In einer wie in 9 dargestellten, beispielhaften Ausführungsform kann der Leerraum (nicht dargestellt) tendenziell an dem Endabschnitt des diskontinuierlichen Verbindungsregionsausschnitts HWE ausgebildet sein, wenn eine maximale Ausdehnung Wa3 (in der zweiten horizontalen Richtung (Y-Richtung)) des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE auf der ersten Höhe H1 größer wird als eine maximale Ausdehnung Wb4 (in der zweiten horizontalen Richtung (Y-Richtung)) eines Zentralabschnitts PbE des diskontinuierlichen Verbindungsregionsausschnitts HWE auf der ersten Höhe H1.
  • In einer anderen beispielhaften Ausführungsform kann der diskontinuierliche Zellregionsausschnitt HWE von einer gemeinsamen Source-Leitung (nicht dargestellt) ausgefüllt sein, die sich in der vertikalen Richtung (Z-Richtung) in dem diskontinuierlichen Verbindungsregionsausschnitts HWE erstreckt, und einem isolierenden Abstandhalter (nicht dargestellt), der sich auf den Seitenflächen des diskontinuierlichen Verbindungsregionsausschnitts HWE befindet und die gemeinsame Source-Leitung (nicht dargestellt) umgibt.
  • Bezugnehmend wieder auf 8A kann ein ungeschnittener Abschnitt der Verbindungsregion EXT der gestapelten Struktur SS zwischen zwei benachbarten diskontinuierlichen Verbindungsregionsausschnitten HWE in jeder der Reihen (HWE1 und HWE2) der diskontinuierlichen Verbindungsregionsausschnitte HWE das Neigen der gestapelten Struktur SS aufgrund von interner Spannung und Belastung (zum Beispiel Ausdehnung, Kontraktion oder Verzerrung) von Materialien, welche während des Herstellungsprozesses auftreten können, verringern. Entsprechend können Schwierigkeiten bei Prozessen, die aufgrund des Neigens der gestapelten Struktur SS verursacht werden können, selbst dann verringert werden, wenn die Speichervorrichtung 100, die eine gestapelte Struktur SS umfasst, mit einer größeren Anzahl an Gate-Schichten (150a bis 150c) und den Zwischenisolierschichten 140 hergestellt wird. Entsprechend kann die Speichervorrichtung 100 mit einem höheren Integrationsgrad ausgebildet werden.
  • Alle Reihen (DWE1 und DWE2) des diskontinuierlichen Dummy-Ausschnitts DWE können voneinander beabstandet sein und derart in der Verbindungsregion EXT der gestapelten Struktur SS angeordnet sein, dass sie sich in der ersten horizontalen Richtung (X-Richtung) erstrecken. Der diskontinuierliche Dummy-Ausschnitt DWE kann sich derart in der ersten horizontalen Richtung (X-Richtung) erstrecken, dass er die Mehrzahl von Gate-Schichten (150a bis 150c) der gestapelten Struktur SS schneidet. So kann jede Reihe (DWE1 und DWE2) des diskontinuierlichen Dummy-Ausschnitts DWE diskontinuierlich die Mehrzahl von Gate-Schichten (150a bis 150c) in der Verbindungsregion EXT der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) schneiden.
  • Die zweite Reihe DWE2 der diskontinuierlichen Dummy-Ausschnitte DWE kann zwischen der ersten Reihe HWE1 und der zweiten Riehe HWE2 der diskontinuierlichen Verbindungsregionsausschnitte HWE positioniert sein, und die dritte Reihe DWE3 der diskontinuierlichen Dummy-Ausschnitte DWE kann zwischen der zweiten Reihe HWE2 der diskontinuierlichen Verbindungsregionsausschnitte HWE und dem kontinuierlichen Ausschnitt FW sein. Die erste Reihe HWE1 der diskontinuierlichen Verbindungsregionsausschnitte HWE kann zwischen der ersten Reihe DWE1 und der zweiten Reihe DWE2 der diskontinuierlichen Dummy-Ausschnitte DWE sein, und die zweite Reihe HWE2 der diskontinuierlichen Verbindungsregionsausschnitte HWE kann zwischen der zweiten Reihe DWE2 und der dritten Reihe DWE3 der diskontinuierlichen Dummy-Ausschnitte DWE sein.
  • Die erste Reihe DWE1 und die zweite Reihe DWE2 der diskontinuierlichen Dummy-Ausschnitte DWE können voneinander in der zweiten horizontalen Richtung (Y-Richtung) beabstandet sein. In einer beispielhaften Ausführungsform kann die erste Reihe DWE1 der diskontinuierlichen Dummy-Ausschnitt DWE mit einem ersten kontinuierlichen obersten Ausschnitt FS1 in der ersten horizontalen Richtung X fluchten, und die zweite Reihe DWE2 der diskontinuierlichen Dummy-Ausschnitte DWE kann mit einem zweiten kontinuierlichen obersten Ausschnitt FS2 in der ersten horizontalen Richtung X fluchten, und die dritte Reihe DWE3 der diskontinuierlichen Dummy-Ausschnitte DWE kann mit einem dritten kontinuierlichen obersten Ausschnitt FS3 in der ersten horizontalen Richtung X fluchten.
  • In einer beispielhaften Ausführungsform kann der diskontinuierliche Dummy-Ausschnitt DWE mit einem Isoliermaterial ausgefüllt sein. In einer beispielhaften Ausführungsform können der mindestens eine diskontinuierliche Dummy-Ausschnitt DWE einen Leerraum (nicht dargestellt) in dem Isoliermaterial umfassen. Insbesondere kann, sowie eine maximale Ausdehnung in der zweiten horizontalen Richtung (Y-Richtung) eines Endabschnitts des diskontinuierlichen Dummy-Ausschnitts DWE größer wird als eine maximale Ausdehnung in der zweiten horizontalen Richtung (Y-Richtung) des Zentralabschnitts des diskontinuierlichen Dummy-Ausschnitts DWE, tendenziell ein Leerraum (nicht dargestellt) an dem Endabschnitt des diskontinuierlichen Dummy-Ausschnitts HWE ausgebildet werden.
  • Die diskontinuierliche unterste Verbindungsregionsausschnitt HGE kann auch als unterster Verbindungsregionsausschnitt bezeichnet werden. In einer beispielhaften Ausführungsform kann der diskontinuierliche unterste Verbindungsregionsausschnitt HGE mit einem Isoliermaterial ausgefüllt sein.
  • Alle Reihen (HGE1 und HGE2) der diskontinuierlichen untersten Verbindungsregionsausschnitte HGE können voneinander beabstandet sein und können derart in der Zellregion CELL der gestapelten Struktur SS angeordnet sein, dass sie sich in der ersten horizontalen Richtung (X-Richtung) erstrecken. Der diskontinuierliche unterste Verbindungsregionsausschnitt HGE kann sich derart in der ersten horizontalen Richtung (X-Richtung) erstrecken, dass er die mindestens eine unterste Gate-Schicht 150a schneidet, aber schneidet möglicherweise nicht die Mehrzahl von Zwischen-Gate-Schichten 150b und mindestens eine oberste Gate-Schicht 150c. So kann jede Reihe (HGE1 und HGE2) des diskontinuierlichen untersten Verbindungsregionsausschnitts HGE nur die unterste(n) Gate-Schicht(en) 150a in der Verbindungsregion EXT der gestapelten Struktur SS in der ersten horizontalen Richtung (X-Richtung) diskontinuierlich schneiden.
  • Der diskontinuierliche unterste Verbindungsregionsausschnitt HGE in der ersten Reihe HGC1 der diskontinuierlichen untersten Verbindungsregionsausschnitte HGE kann zwischen zwei benachbarten diskontinuierlichen Verbindungsregionsausschnitten HWE in der ersten Reihe HWE1 der diskontinuierlichen Verbindungsregionsausschnitte HWE sein, und der diskontinuierliche unterste Verbindungsregionsausschnitt HGE in der zweiten Reihe HGE2 der diskontinuierlichen untersten Verbindungsregionsausschnitte HGE kann sich zwischen zwei benachbarten diskontinuierlichen Verbindungsregionsausschnitten HWE in der zweiten Reihe HWE2 der diskontinuierlichen Verbindungsregionsausschnitte HWE erstrecken.
  • Die erste Reihe HGE1 und die zweite Reihe HGE2 der diskontinuierlichen untersten Verbindungsregionsausschnitte HGE können voneinander in der zweiten horizontalen Richtung (Y-Richtung) beabstandet sein. In einer beispielhaften Ausführungsform kann der diskontinuierliche unterste Zellregionsausschnitt HGC in der ersten Reihe HGC1 der diskontinuierlichen untersten Zellregionsausschnitte HGC mit dem diskontinuierlichen untersten Zellregionsausschnitt HGC in der zweiten Reihe HGC2 der diskontinuierlichen untersten Zellregionsausschnitte HGC in der zweiten horizontalen Richtung (Y-Richtung) fluchten.
  • In einer anderen beispielhaften Ausführungsform fluchtet, anders als in 8A dargestellt, der diskontinuierliche untere Zellregionsausschnitt HGC in der ersten Reihe HGC1 der diskontinuierlichen unteren Zellregionsausschnitte HGC möglicherweise nicht mit dem diskontinuierlichen untersten Zellregionsausschnitt HGC in der zweiten Reihe HGC2 der diskdiskontinuierlichen unteren Zellregionsausschnitte HGC in der zweiten horizontalen Richtung (Y-Richtung).
  • Wie zum Beispiel in 4B gezeigt, kann in einer beispielhaften Ausführungsform die Speichervorrichtung 100 ferner eine erste Halbleiterschicht 132, eine Ätzstoppschicht 133 und eine Mehrzahl von Stützmustern SP zwischen dem Substrat 110 und der gestapelten Struktur SS umfassen. Das Gate-Isolier-Muster 163 von jeweils der Kanalstruktur CH und der Dummy-Kanalstruktur DCH kann einen untersten Abschnitt des Kanalmusters 162 freilegen und die erste Halbleiterschicht 132 kann mit einem freiliegenden Abschnitt des Kanalmusters 162 von jeweils der Kanalstruktur CH und der Dummy-Kanalstruktur DCH in Kontakt sein. Die Ätzstoppschicht 133 kann zwischen der ersten Halbleiterschicht 132 und der gestapelten Struktur SS sein. Die Ätzstoppschicht 133 kann ein Halbleitermaterial umfassen. Die Ätzstoppschicht 133 kann ein Ätzen der ersten Zwischenisolierschicht 140a verhindern, wenn ein erster Spalt 181G zwischen dem Substrat 110 und der ersten Zwischenisolierschicht 140a ausgebildet wird, indem eine Opferschicht 181, dargestellt in 14G und 14H, entfernt wird.
  • Die Mehrzahl von Stützmustern SP kann in einer Draufsicht von der ersten Halbleiterschicht 132 umgeben sein. Das Stützmuster SP kann ein Halbleitermaterial umfassen. Die Mehrzahl von Stützmustern SP kann zweidimensional auf dem Substrat 110 angeordnet sein. In einer beispielhaften Ausführungsform können die Ätzstoppschicht 133 und die Mehrzahl von Stützmustern SP integral ausgebildet werden. So können die Ätzstoppschicht 133 und die Mehrzahl von Stützmustern SP gleichzeitig aus dem gleichen Material ausgebildet werden.
  • Wie zum Beispiel in 4B gezeigt, kann das Stützmuster SP in einer beispielhaften Ausführungsform den diskontinuierlichen Zellregionsausschnitt HWC in der vertikalen Richtung (Z-Richtung) überlappen. Auf diese Weise kann verhindert werden, dass der diskontinuierliche Zellregionsausschnitt HWC derart ausgebildet wird, dass er in die Opferschicht 181 eindringt (siehe, beispielsweise, den in 14G dargestellten Vorgang), während das Entfernen der Opferschicht 181 ermöglicht wird (siehe, zum Beispiel, die in 14G und 14H dargestellten Vorgänge).
  • In einer beispielhaften Ausführungsform kann das Stützmuster SP zwischen zwei benachbarten diskontinuierlichen Zellregionsausschnitten HWC in allen Reihen (HWC1 und HWC2) der diskontinuierlichen Zellregionsausschnitte HWC sein, und mindestens eines der Mehrzahl von Stützmustern SP kann mit den zwei benachbarten diskontinuierlichen Zellregionsausschnitten HWC in jeder Reihe (HWC1 und HWC2) der diskontinuierlichen Zellregionsausschnitte HWC in der vertikalen Richtung (Z-Richtung) überlappen. Wenn die unterste Fläche des mindestens einen diskontinuierlichen Zellregionsausschnitts HWC nach oben konvex ausgebildet ist, kann so verhindert werden, dass der diskontinuierliche Zellregionsausschnitt HWC derart ausgebildet wird, dass er in die Opferschicht 181 eindringt (siehe, beispielsweise, den in 14G dargestellten Vorgang), während das Entfernen der Opferschicht 181 ermöglicht wird (siehe, zum Beispiel, die in 14G und 14H dargestellten Vorgänge).
  • Die Speichervorrichtung 100 kann ferner eine Zwischenisolierschicht 140 auf der gestapelten Struktur SS umfassen. Die Speichervorrichtung 100 kann ferner eine Mehrzahl von Kontaktstopfen CP auf der Verbindungsregion EXT der gestapelten Struktur SS umfassen, die sich in der vertikalen Richtung (Z-Richtung) erstreckt. Die Mehrzahl von Kontaktstopfen CP kann jeweils elektrisch mit der Mehrzahl von Gate-Schichten (150a bis 150c) verbunden sein. Der Kontaktstopfen CP kann ein leitfähiges Material umfassen.
  • 5 ist eine schematische Querschnittsansicht des diskontinuierlichen Zellregionsausschnitts HWC und die Reihe CH1 der Kanalstrukturen CH auf der ersten Höhe H1, dargestellt in 4B, gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 5 kann der diskontinuierliche Zellregionsausschnitt HWC den Endabschnitt PaC und den Zentralabschnitt PbC umfassen, die in der ersten horizontalen Richtung (X-Richtung) angeordnet sind. Der diskontinuierliche Zellregionsausschnitt HWC kann zwei Endabschnitte PaC, die voneinander in der ersten horizontalen Richtung (X-Richtung) beabstandet sind, und den Zentralabschnitt PbC zwischen den zwei Endabschnitten PaC umfassen.
  • In einer beispielhaften Ausführungsform kann der diskontinuierliche Zellregionsausschnitt HWC einen hantelförmigen Querschnitt auf der ersten Höhe H1 aufweisen. Während eine Ausdehnung des Zentralabschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 ungeachtet einer Position in der X-Richtung im Wesentlichen konstant sein kann, kann daher die Ausdehnung des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 zunehmen und dann abnehmen, während sich die Position in der X-Richtung von dem Zentralabschnitt PbC entfernt. Die maximale Ausdehnung Wa1 des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC auf der ersten Höhe H1 in der zweiten horizontalen Richtung (Y-Richtung) kann größer sein als die maximale Ausdehnung Wb1 des Zentralabschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1. So kann ein Abstand Da1 von dem Endabschnitt PaC des diskontinuierlichen Zellregionsausschnitts HWC zu der Reihe CH1 der Kanalstrukturen CH in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 geringer sein als ein Abstand Db1 von dem Zentralabschnitt PbC des diskontinuierlichen Zellregionsausschnitts HWC zu der Reihe CH1 der Kanalstrukturen CH in der zweiten horizontalen Richtung (Y-Richtung). Indem die maximale Ausdehnung Wa1 des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten Richtung (Y-Richtung) größer ausgebildet wird als die maximale Ausdehnung Wb1 des Zentralabschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC auf der ersten Höhe H1, kann der Vorgang zur Ausbildung des diskontinuierlichen Zellregionsausschnitts HWC und der Vorgang zur Ausbildung der Gate-Schichten (150a und 150c) einfach durchgeführt werden.
  • 6 ist eine schematische Querschnittsansicht des diskontinuierlichen Zellregionsausschnitts HWC gemäß einer beispielhaften Ausführungsform auf einer zweiten Höhe H2, die niedriger ist (zum Beispiel näher an dem Substrat 110) als die ersten Höhe H1, die in 4B dargestellt ist.
  • Bezugnehmend auf 6 kann der diskontinuierliche Zellregionsausschnitt HWC einen hantelförmigen Querschnitt auf der zweiten Höhe H2 haben. Während eine Ausdehnung des Zentralabschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 ungeachtet einer Position in der X-Richtung im Wesentlichen konstant sein kann, kann daher die Ausdehnung des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 zunehmen und dann abnehmen, während sich die Position in der X-Richtung von dem Zentralabschnitt PbC entfernt. Eine maximale Ausdehnung Wa2 des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen (Y-Richtung) auf der zweiten Höhe H2 kann größer sein als die maximale Ausdehnung Wb2 des Zentralabschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2.
  • In einem Vergleich von 5 und 6 kann die maximale Ausdehnung Wa2 des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 geringer sein als die maximale Ausdehnung Wa1 des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1. Die maximale Ausdehnung Wb2 des Zentralabschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 kann kleiner gleich der maximalen Ausdehnung Wb1 des Zentralabschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 sein.
  • 7 ist eine schematische Querschnittsansicht des diskontinuierlichen Zellregionsausschnitts HWC gemäß einer beispielhaften Ausführungsform auf der zweiten Höhe H2, die niedriger ist als die erste Höhe H1, die in 4B dargestellt ist.
  • Bezugnehmend auf 7 kann in einer beispielhaften Ausführungsform, während eine Ausdehnung des Zentralabschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 ungeachtet einer Position in der X-Richtung im Wesentlichen konstant sein kann, die Ausdehnung des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 abnehmen, wenn sich die Position in der X-Richtung von dem Zentralabschnitt PbC entfernt. Die maximale Ausdehnung Wa2 des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 kann kleiner gleich der maximalen Ausdehnung Wb2 des Zentralabschnitts PbC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 sein.
  • 9 ist eine schematische Querschnittsansicht des diskontinuierlichen Verbindungsregionsausschnitts HWE gemäß einer beispielhaften Ausführungsform auf der ersten Höhe H1, die in 8B dargestellt ist.
  • Bezug nehmend auf 9 kann der diskontinuierliche Verbindungsregionsausschnitt HWE den Endabschnitt PaE und den Zentralabschnitt PbE umfassen, die in der ersten horizontalen Richtung (X-Richtung) angeordnet sind. Der diskontinuierliche Verbindungsregionsausschnitt HWE kann zwei Endabschnitte PaE, die voneinander in der ersten horizontalen Richtung (X-Richtung) beabstandet sind, und den Zentralabschnitt PbE zwischen den zwei Endabschnitten PaE umfassen.
  • In einer beispielhaften Ausführungsform kann der diskontinuierliche Verbindungsregionsausschnitt HWE einen hantelförmigen Querschnitt auf der ersten Höhe H1 aufweisen. Während eine Ausdehnung des Zentralabschnitts PbE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 ungeachtet einer Position in der X-Richtung im Wesentlichen konstant sein kann, kann daher die Ausdehnung des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 zunehmen und dann abnehmen, während sich die Position in der X-Richtung von dem Zentralabschnitt PbE entfernt. Die maximale Ausdehnung Wa3 des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 kann größer sein als die maximale Ausdehnung Wb3 des Zentralabschnitts PbE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1.
  • In einem Vergleich von 5 und 9 kann in einigen Ausführungsformen die maximale Ausdehnung Wa1 des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 geringer sein als die maximale Ausdehnung Wa3 des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1.
  • 10 ist eine schematische Querschnittsansicht des diskontinuierlichen Verbindungsregionsausschnitts HWE gemäß einer beispielhaften Ausführungsform auf der zweiten Höhe H2, die niedriger ist (zum Beispiel näher an dem Substrat 110) als die ersten Höhe H1, die in 8B dargestellt ist.
  • Bezugnehmend auf 10 Bezug kann in einer beispielhaften Ausführungsform der diskontinuierliche Verbindungsregionsausschnitt HWE einen hantelförmigen Querschnitt auf der zweiten Höhe H2 aufweisen. Während eine Ausdehnung des Zentralabschnitts PbE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 ungeachtet einer Position in der X-Richtung im Wesentlichen konstant sein kann, kann daher die Ausdehnung des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 zunehmen und dann abnehmen, während sich die Position in der X-Richtung von dem Zentralabschnitt PbE entfernt. In einer beispielhaften Ausführungsform kann eine maximale Ausdehnung Wa4 des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 größer sein als eine maximale Ausdehnung Wb4 des Zentralabschnitts PbE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2.
  • In einem Vergleich von 9 und 10 kann die maximale Ausdehnung Wa4 des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 geringer sein als die maximale Ausdehnung Wa3 des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1. Die maximale Ausdehnung Wb4 des Zentralabschnitts PbE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 kann kleiner gleich der maximalen Ausdehnung Wb3 des Zentralabschnitts PbE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 sein.
  • In einem Vergleich von 6 und 10 kann in einigen Ausführungsformen die maximale Ausdehnung Wa2 des Endabschnitts PaC des diskontinuierlichen Zellregionsausschnitts HWC in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 größer sein als die maximale Ausdehnung Wa4 des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2.
  • 11 ist eine schematische Querschnittsansicht des diskontinuierlichen Verbindungsregionsausschnitts HWE gemäß einer beispielhaften Ausführungsform auf der zweiten Höhe H2, die niedriger ist (zum Beispiel näher an dem Substrat 110) als die ersten Höhe H1, die in 8B dargestellt ist.
  • Bezugnehmend auf 11 Bezug genommen kann in einer beispielhaften Ausführungsform, während eine Ausdehnung des Zentralabschnitts PbE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 ungeachtet einer Position in der X-Richtung im Wesentlichen konstant sein kann, die Ausdehnung des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 abnehmen, während sich die Position in der X-Richtung von dem Zentralabschnitt PbE entfernt. Die maximale Ausdehnung Wa4 des Endabschnitts PaE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 kann kleiner gleich der maximalen Ausdehnung Wb4 des Zentralabschnitts PbE des diskontinuierlichen Verbindungsregionsausschnitts HWE in der zweiten horizontalen Richtung (Y-Richtung) auf der zweiten Höhe H2 sein.
  • 12 ist eine schematische Querschnittsansicht einer Speichervorrichtung 100a gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 12 kann die Speichervorrichtung 100a eine Cell-on-Peri(COP)-Struktur haben. So kann die Peripherieschaltung PC zwischen dem Substrat 110 und der gestapelten Struktur SS sein. Die Speichervorrichtung 100a kann ferner eine Zwischenisolierschicht 120, welche die obere Fläche des Substrats 110 und die Peripherieschaltung PC bedeckt, umfassen sowie eine zweite Halbleiterschicht 131 zwischen der Zwischenisolierschicht 120 und der ersten Halbleiterschicht 132.
  • 13 ist eine schematische Querschnittsansicht einer Speichervorrichtung 100b gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 13 kann die Speichervorrichtung 100b eine mehrfach gestapelte Struktur haben. Die Speichervorrichtung 100b kann das Substrat 110, eine erste gestapelte Struktur SS1 auf dem Substrat 110, eine zweite gestapelte Struktur SS2 auf der ersten gestapelten Struktur SS1 umfassen. Die Mehrzahl erster Kanalstrukturen CH1 kann in die erste gestapelte Struktur SS1 eindringen, und die Mehrzahl zweiter Kanalstrukturen CH2 kann in die Mehrzahl zweiter Stapelstrukturen SS2 eindringen und die ersten Kanalstrukturen CH1 in der vertikalen Richtung (Z-Richtung) überlappen.
  • Die erste gestapelte Struktur SS1 kann den diskontinuierlichen untersten Zellregionsausschnitt HGC2 umfassen, der nur mindestens eine unterste Gate-Schicht 150a schneidet, und die zweite gestapelte Struktur SS2 kann die kontinuierlichen obersten Ausschnitte (FS1 bis FS3) und den diskontinuierlichen obersten Ausschnitt HS2 umfassen, welche nur mindestens eine oberste Gate-Schicht 150c schneiden. Der diskontinuierliche Zellregionsausschnitt HWC1 und der kontinuierliche Ausschnitt FW können die Gate-Schichten (150a und 150b) der ersten gestapelten Struktur SS1 und die Gate-Schichten (150b und 150c) der zweiten gestapelten Struktur SS2 schneiden. Die erste Zwischenisolierschicht 170 kann zwischen der ersten gestapelten Struktur SS1 und der zweiten gestapelten Struktur SS2 sein und die zweite Zwischenisolierschicht 171 kann auf der zweiten gestapelten Struktur SS2 sein.
  • 14A bis 14K sind Querschnittsansichten, die Herstellungsverfahren für eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform darstellen. Linien B4-B4' in 14A bis 14K entsprechen Linien B4-B4' in 4A.
  • Bezugnehmend auf 14A können die Opferschicht 181, die Mehrzahl von Stützmustern SP, die von der Opferschicht 181 umgeben ist, und die Ätzstoppschicht 133 auf der Opferschicht 181 auf dem Substrat 110 ausgebildet sein. Die Opferschicht 181 kann ein Material mit einer hohen Ätzselektivität bezüglich der Ätzstoppschicht 133 umfassen. Die Opferschicht 181 kann zum Beispiel Siliciumnitrid umfassen. In einer beispielhaften Ausführungsform können die Mehrzahl von Stützmustern SP und die Ätzstoppschicht 133 integral gleichzeitig ausgebildet werden.
  • Bezugnehmend auf 14B können die erste Zwischenisolierschicht 140a und die erste Opferschicht 180a auf der Ätzstoppschicht 133 ausgebildet sein. Die erste Opferschicht 180a kann ein Material mit einer hohen Ätzselektivität bezüglich der ersten Zwischenisolierschicht 140a, zum Beispiel Siliciumnitrid, umfassen. Als nächstes können die diskontinuierlichen untersten Zellregionsausschnitte (HGC1 und HGC2, siehe 4A bis 4C) und die diskontinuierlichen untersten Verbindungsregionsausschnitte (HGE1 und HGE2, siehe 8A und 8B), welche die erste Opferschicht 180a schneiden, ausgebildet werden. Als nächstes können die diskontinuierlichen untersten Zellregionsausschnitte (HGC1 und HGC2, siehe 4A bis 4C) und die diskontinuierlichen untersten Verbindungsregionsausschnitte (HGE1 und HGE2, siehe 8A und 8B) mit einem Isoliermaterial ausgefüllt werden.
  • Bezugnehmend auf 14C können die Mehrzahl von Zwischenisolierschichten 140 und die Mehrzahl von Opferschichten (180b und 180c) abwechselnd auf der ersten Opferschicht 180a ausgebildet werden. Die Mehrzahl von Zwischenisolierschichten 140 und die Mehrzahl von Opferschichten (180b und 180c) können stufenförmig, wie in 8C dargestellt, strukturiert werden. Dann kann die Zwischenisolierschicht 170 auf der obersten Opferschicht 180c ausgebildet werden.
  • Bezugnehmend auf 14D kann eine Mehrzahl von Kanallöchern CHO und eine Mehrzahl von Dummy-Kanallöchern (nicht dargestellt), die in die Mehrzahl von Opferschichten (180a bis 180c und 181) eindringen, die Mehrzahl von Zwischenisolierschichten (140, 140a und 170) sowie die Ätzstoppschicht 133 ausgebildet werden.
  • Bezugnehmend auf 14E kann die Mehrzahl von Kanalstrukturen CH in der Mehrzahl von Kanallöchern CHO ausgebildet werden und die Mehrzahl von Dummy-Kanalstrukturen DCH (siehe 8A und 8B) kann in der Mehrzahl von Dummy-Kanallöchern (nicht dargestellt) ausgebildet werden. Zum Beispiel kann eine Gate-Isolierschicht, eine Kanalschicht und eine vergrabene Isolierschicht auf der Mehrzahl von Kanallöchem CHO und der Mehrzahl von Dummy-Kanallöchern (nicht dargestellt) ausgebildet werden. Als nächstes können das Gate-Isolier-Muster 163, das Kanalmuster 162 und das vergrabene Isoliermuster 161 ausgebildet werden, indem die Gate-Isolierschicht, die Kanalschicht und die vergrabene Isolierschicht planarisiert werden, um die Zwischenisolierschicht 170 freizulegen. Als nächstes kann eine Aussparung gebildet werden, indem obere Abschnitte des Gate-Isoliermusters 163, des Kanalmusters 162 und des vergrabenen Isoliermusters 161 entfernt werden, eine Pad-Schicht kann auf der Aussparung ausgebildet werden und das Pad-Muster 164 kann ausgebildet werden, indem die Pad-Schicht planarisiert wird.
  • Bezugnehmend auf 14F können die kontinuierlichen obersten Ausschnitte (FS1 bis FS3) und die diskontinuierlichen obersten Ausschnitte (HS1 und HS2) (siehe 4A und 4B), die mindestens eine oberste Opferschicht 180c schneiden, ausgebildet werden, und die kontinuierlichen obersten Ausschnitte (FS1 bis FS3) und die diskontinuierlichen obersten Ausschnitte (HS 1 und HS2) können mit einem Isoliermaterial ausgefüllt werden.
  • Bezugnehmend auf 14G können die diskontinuierlichen Zellregionsausschnitte (HWC1 und HWC2, siehe 4A bis 4C), die diskontinuierlichen Verbindungsregionsausschnitte (HWE, siehe 8A und 8B), der diskontinuierliche Dummy-Ausschnitt (DWE, siehe 8A und 8B) und der kontinuierliche Ausschnitt FW, welche die Mehrzahl von Opferschichten (180a bis 180c) schneiden, ausgebildet werden. In einer beispielhaften Ausführungsform kann eine maximale Ausdehnung Wb1g des Zentralabschnitts des diskontinuierlichen Zellregionsausschnitts HWC1 in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1 derart ausgebildet sein, dass sie im Wesentlichen die gleiche ist wie eine maximale Ausdehnung W5g des kontinuierlichen Ausschnitts FW in der zweiten horizontalen Richtung (Y-Richtung) auf der ersten Höhe H1.
  • Obwohl in 14G nicht dargestellt, können Bezugnehmend auf 4D die diskontinuierlichen Zellregionsausschnitte (HWC1 und HWC2, siehe 4A bis 4C), die diskontinuierlichen Verbindungsregionsausschnitte (HWE, siehe 8A und 8B), der diskontinuierliche Dummy-Ausschnitt (DWE, siehe 8A und 8B) und der kontinuierliche Ausschnitt FW, einen Abschnitt der Opferschicht 181 freilegen.
  • Als nächstes kann eine Deckschicht 190 auf den Seitenwänden der diskontinuierlichen Zellregionsausschnitte (HWC1 und HWC2, siehe 4A bis 4C), dem diskontinuierlichen Verbindungsregionsausschnitt (HWE, siehe 8A und 8B), dem diskontinuierlichen Dummy-Ausschnitt (DWE, siehe 8A und 8B) und dem kontinuierlichen Ausschnitt FW ausgebildet werden. Die Deckschicht 190 bedeckt möglicherweise nicht Unterseiten der diskontinuierlichen Zellregionsausschnitte (HWC1 und HWC2, siehe 4A bis 4C), des diskontinuierlichen Verbindungsregionsausschnitts (HWE, siehe 8A und 8B), des diskontinuierlichen Dummy-Ausschnitts (DWE, siehe 8A und 8B) und des kontinuierlichen Ausschnitts FW. Entsprechend, obwohl nicht in 14G dargestellt, kann die Deckschicht 190, wobei auf 4D Bezug genommen wird, einen Abschnitt der Opferschicht 181 freilegen. Die Deckschicht 190 kann ein Material mit einer hohen Selektivität bezüglich der Opferschicht 181, zum Beispiel ein Halbleitermaterial, umfassen.
  • Bezugnehmend auf 14G und 14H kann der erste Spalt 181G zwischen dem Substrat 110 und der Ätzstoppschicht 133 ausgebildet werden, indem die Opferschicht 181 entfernt wird, indem Nassätzen oder Trockenätzen durch die diskontinuierlichen Zellregionsausschnitte (HWC1 und HWC2, siehe 4A bis 4C), den diskontinuierlichen Verbindungsregionsausschnitt (HWE, siehe 8A und 8B), den diskontinuierlichen Dummy-Ausschnitt (DWE, siehe 8A und 8B) und den kontinuierlichen Ausschnitt FW verwendet wird. Ein Abschnitt von Seitenwänden des Gate-Isolier-Musters 163 der Kanalstruktur CH und der Dummy-Kanalstruktur DCH (siehe 8B) kann durch den ersten Spalt 181G freigelegt werden. Selbst wenn der erste Spalt 181G ausgebildet ist, können die Ätzstoppschicht 133, die Mehrzahl von Zwischenisolierschichten 140 und die Mehrzahl von Opferschichten (180a bis 180c) durch die Mehrzahl von Kanalstrukturen CH, die Mehrzahl von Dummy-Kanalstrukturen DCH und die Mehrzahl von Stützmustern SP gestützt werden und ein Zusammenfallen der Mehrzahl von Zwischenisolierschichten 140 und der Mehrzahl von Opferschichten (180a bis 180c) kann verhindert werden.
  • Als nächstes kann ein Abschnitt des Gate-Isolier-Musters 163 der Kanalstruktur CH und der Dummy-Kanalstruktur DCH (siehe 8B), die durch den ersten Spalt 181G freigelegt werden, entfernt werden, und entsprechend kann ein Abschnitt des Kanalmusters 162 der Kanalstruktur CH und der Dummy-Kanalstruktur DCH (siehe 8B) zu dem ersten Spalt 181G freigelegt werden.
  • Bezugnehmend auf 14H und 14I kann der erste Spalt 181G mit der ersten Halbleiterschicht 132 ausgefüllt sein.
  • Bezugnehmend auf 14I und 14J kann eine Mehrzahl von zweiten Spalten 180G zwischen der Mehrzahl von Zwischenisolierschichten 140 ausgebildet werden, indem die Deckschicht 190 und die Mehrzahl von Opferschichten (180a bis 180c) entfernt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020190125694 [0001]

Claims (20)

  1. Speichervorrichtung aufweisend: ein Substrat; eine gestapelte Struktur, die eine Mehrzahl von Gate-Schichten und eine Mehrzahl von Zwischenisolierschichten umfasst, welche abwechselnd auf dem Substrat in einer vertikalen Richtung gestapelt sind, wobei die gestapelte Struktur eine Reihe an Ausschnitten umfasst, wobei sich jeder der Ausschnitte in einer ersten horizontalen Richtung erstreckt und derart eingerichtet ist, dass er die Mehrzahl von Gate-Schichten schneidet, wobei die Ausschnitte voneinander beabstandet und in einer Zellregion der gestapelten Struktur in der ersten horizontalen Richtung angeordnet sind; und eine Reihe von Kanalstrukturen, wobei die Kanalstrukturen in der Zellregion in der ersten horizontalen Richtung angeordnet sind, wobei sich jede der Kanalstrukturen in der vertikalen Richtung erstreckt, sodass sie in die Mehrzahl von Gate-Schichten eindringt.
  2. Speichervorrichtung nach Anspruch 1, wobei, auf einer ersten Höhe relativ zu dem Substrat eine maximale Ausdehnung eines Endabschnitts von mindestens einem Ausschnitt der Reihe an Ausschnitten größer ist als eine maximale Ausdehnung eines Zentralabschnitts des mindestens einen Ausschnitts, wobei die maximale Ausdehnung in einer zweiten horizontalen Richtung bestimmt wird, die zu der ersten horizontalen Richtung rechtwinklig ist.
  3. Speichervorrichtung nach Anspruch 2, wobei, auf der ersten Höhe eine Entfernung in der zweiten horizontalen Richtung von dem Endabschnitt bis zu der Reihe an Kanalstrukturen geringer ist als eine Entfernung in der zweiten horizontalen Richtung von dem Zentralabschnitt bis zu der Reihe an Kanalstrukturen.
  4. Speichervorrichtung nach Anspruch 2, wobei eine maximale Ausdehnung des Endabschnitts auf einer zweiten Höhe geringer ist als die maximale Ausdehnung des Endabschnitts auf der ersten Höhe, wobei die zweite Höhe bezüglich des Substrats niedriger ist als die erste Höhe, wobei die maximalen Ausdehnungen in der zweiten horizontalen Richtung bestimmt werden.
  5. Speichervorrichtung nach Anspruch 2, wobei auf einer zweiten Höhe, die bezüglich des Substrats niedriger ist als die erste Höhe, eine maximale Ausdehnung des Endabschnitts kleiner gleich der maximalen Ausdehnung des Zentralabschnitts ist, wobei die maximalen Ausdehnungen in der zweiten horizontalen Richtung bestimmt werden.
  6. Speichervorrichtung nach Anspruch 1, wobei: die Mehrzahl von Gate-Schichten mindestens eine unterste Gate-Schicht, eine Mehrzahl von Zwischen-Gate-Schichten auf der mindestens einen untersten Gate-Schicht und mindestens eine oberste Gate-Schicht auf der Mehrzahl von Zwischen-Gate-Schichten umfasst, und die gestapelte Struktur ferner eine Reihe an obersten Ausschnitten umfasst, die voneinander beabstandet und in der ersten horizontalen Richtung in der Zellregion angeordnet sind, wobei sich jeder der obersten Ausschnitte in der ersten horizontalen Richtung zwischen zwei benachbarten Ausschnitten in der Reihe an Ausschnitten erstreckt, während er mindestens die eine oberste Gate-Schicht schneidet aber nicht die Mehrzahl von Zwischen-Gate-Schichten und die mindestens eine unterste Gate-Schicht schneidet.
  7. Speichervorrichtung nach Anspruch 1, wobei: die Mehrzahl von Gate-Schichten mindestens eine unterste Gate-Schicht, eine Mehrzahl von Zwischen-Gate-Schichten auf der mindestens einen untersten Gate-Schicht und mindestens eine oberste Gate-Schicht auf der Mehrzahl von Zwischen-Gate-Schichten umfasst, und die gestapelte Struktur ferner eine Reihe an untersten Ausschnitten umfasst, die voneinander beabstandet und in der ersten horizontalen Richtung in der Zellregion angeordnet sind, wobei sich jeder der untersten Ausschnitte in der ersten horizontalen Richtung zwischen zwei benachbarten Ausschnitten in der Reihe an Ausschnitten erstreckt, während er mindestens die eine untersten Gate-Schicht schneidet aber nicht die Mehrzahl von Zwischen-Gate-Schichten und die mindestens eine oberste Gate-Schicht schneidet.
  8. Speichervorrichtung nach Anspruch 1, ferner aufweisend eine Halbleiterschicht zwischen dem Substrat und der gestapelten Struktur, und eine Mehrzahl von Stützmustern, die jeweils von der Halbleiterschicht umgeben sind, wobei mindestens eines der Mehrzahl von Stützmustern mit mindestens einem der Reihen an Ausschnitten in der vertikalen Richtung überlappt.
  9. Speichervorrichtung nach Anspruch 8, wobei das mindestens eine der Mehrzahl von Stützmustern mit zwei benachbarten Endabschnitten in der Reihe an Ausschnitten in der vertikalen Richtung überlappt.
  10. Speichervorrichtung nach Anspruch 9, wobei eine unterste Fläche des mindestens einen der zwei benachbarten Endabschnitte bezüglich des Substrats nach oben konvex ist.
  11. Speichervorrichtung aufweisend: ein Substrat; eine gestapelte Struktur, die eine Mehrzahl von Gate-Schichten und eine Mehrzahl von Zwischenisolierschichten umfasst, die abwechselnd auf dem Substrat in einer vertikalen Richtung gestapelt sind; und Kanalstrukturen, die in einer Zellregion der gestapelten Region in einer ersten Reihe, einer zweiten Reihe und einer dritten Reihe angeordnet sind, die sich in einer ersten horizontalen Richtung erstrecken, wobei sich die Kanalstrukturen jeweils in der vertikalen Richtung erstrecken, um in die Mehrzahl von Gate-Schichten einzudringen, wobei: die gestapelte Struktur umfasst: eine erste Reihe an diskontinuierlichen Ausschnitten, die diskontinuierlich die Mehrzahl von Gate-Schichten in der ersten horizontalen Richtung zwischen der ersten Reihe an Kanalstrukturen und der zweiten Reihe der Kanalstrukturen in der Zellregion schneidet; und kontinuierliche Ausschnitte, die kontinuierlich die Mehrzahl von Gate-Schichten in der ersten horizontalen Richtung in der Zellregion schneiden, und wobei die zweite und dritte Reihe der Kanalstrukturen zwischen der ersten Reihe an diskontinuierlichen Ausschnitten und den kontinuierlichen Ausschnitten liegen.
  12. Speichervorrichtung nach Anspruch 11, wobei, auf einer ersten Höhe relativ zu dem Substrat eine maximale Ausdehnung eines Zentralabschnitts von mindestens einem diskontinuierlichen Ausschnitt kleiner ist als eine maximale Ausdehnung der kontinuierlichen Ausschnitte, wobei die maximalen Ausdehnungen in einer zweiten horizontalen Richtung bestimmt werden, die zu der ersten horizontalen Richtung rechtwinklig ist.
  13. Speichervorrichtung nach Anspruch 11, wobei die kontinuierlichen Ausschnitte kontinuierlich die Mehrzahl von Gate-Schichten in einer Verbindungsregion der gestapelten Struktur in der ersten horizontalen Richtung schneiden.
  14. Speichervorrichtung nach Anspruch 11, wobei die gestapelte Struktur ferner eine zweite Reihe an diskontinuierlichen Ausschnitten umfasst, die diskontinuierlich die Mehrzahl von Gate-Schichten in der ersten horizontalen Richtung zwischen der zweiten Reihe an Kanalstrukturen und der dritten Reihe an Kanalstrukturen in der Zellregion schneiden.
  15. Speichervorrichtung nach Anspruch 14, wobei: ein Spalt zwischen zwei benachbarten Ausschnitten in der ersten Reihe diskontinuierlicher Ausschnitte vorhanden ist, ein Spalt zwischen zwei benachbarten diskontinuierlichen Ausschnitten in der zweiten Reihe diskontinuierlicher Ausschnitte vorhanden ist, und der Spalt zwischen den zwei benachbarten Ausschnitten in der ersten Reihe diskontinuierlicher Ausschnitte nicht mit dem Spalt zwischen den zwei benachbarten diskontinuierlichen Ausschnitten in der zweiten Reihe diskontinuierlicher Ausschnitte in einer zweiten horizontalen Richtung fluchtet, wobei die zweite horizontale Richtung rechtwinklig zu der ersten horizontalen Richtung ist.
  16. Speichervorrichtung nach Anspruch 11, wobei: die Mehrzahl von Gate-Schichten mindestens eine unterste Gate-Schicht, eine Mehrzahl von Zwischen-Gate-Schichten auf der mindestens einen untersten Gate-Schicht und mindestens eine oberste Gate-Schicht auf der Mehrzahl von Zwischen-Gate-Schichten umfasst, die gestapelte Struktur ferner eine Reihe an diskontinuierlichen obersten Ausschnitten umfasst, die diskontinuierlich die mindestens eine oberste Gate-Schicht in der ersten horizontalen Richtung schneidet und nicht eine Mehrzahl leitfähiger Zwischensichten und die mindestens eine unterste Gate-Schicht schneidet, und sich jeder der diskontinuierlichen obersten Ausschnitte zwischen zwei benachbarten diskontinuierlichen Ausschnitten in einer ersten Reihe diskontinuierlicher Ausschnitte erstreckt.
  17. Speichervorrichtung aufweisend: ein Substrat; eine gestapelte Struktur, die eine Mehrzahl von Gate-Schichten und eine Mehrzahl von Zwischenisolierschichten umfasst, die abwechselnd auf dem Substrat in einer vertikalen Richtung gestapelt sind; und eine Mehrzahl von Kanalstrukturen in einer Zellregion der gestapelten Struktur, wobei sich die Kanalstrukturen in der vertikalen Richtung erstrecken, um in die Mehrzahl von Gate-Schichten einzudringen, wobei: die gestapelte Struktur eine Reihe an Zellregionsausschnitten umfasst, wobei sich jeder der Zellregionsausschnitte in einer ersten horizontalen Richtung erstreckt und die Mehrzahl von Gate-Schichten schneidet, die Zellregionsausschnitte voneinander beabstandet und in der ersten horizontalen Richtung in der Zellregion angeordnet sind, die gestapelte Struktur eine Reihe an Verbindungsregionsausschnitten umfasst, wobei sich jeder der Verbindungsregionsausschnitte in der ersten horizontalen Richtung erstreckt und die Mehrzahl von Gate-Schichten schneidet, und die Verbindungsregionsausschnitte voneinander beabstandet und in der ersten horizontalen Richtung in einer Verbindungsregion angeordnet sind.
  18. Speichervorrichtung nach Anspruch 17, wobei: auf einer ersten Höhe bezüglich des Substrats eine maximale Ausdehnung eines Endabschnitts von mindestens einem Zellregionsausschnitt von der Reihe an Zellregionsausschnitten größer ist als eine maximale Ausdehnung eines Zentralabschnitts des mindestens einen Zellregionsausschnitts, und auf einer ersten Höhe eine maximale Ausdehnung eines Endabschnitts von mindestens einem Verbindungsregionsausschnitt größer ist als eine maximale Ausdehnung eines Zentralabschnitts des mindestens einen Verbindungsregionsausschnitts, wobei die maximalen Ausdehnungen in einer ersten horizontalen Richtung bestimmt werden, die zu der ersten horizontalen Richtung rechtwinklig ist.
  19. Speichervorrichtung nach Anspruch 18, wobei auf der ersten Höhe die maximale Ausdehnung des Endabschnitts des mindestens einen Zellregionsausschnitts geringer ist als die maximale Ausdehnung des Endabschnitts des mindestens einen Verbindungsregionsausschnitts.
  20. Speichervorrichtung nach Anspruch 17, wobei, auf einer zweiten Höhe relativ zu dem Substrat eine maximale Ausdehnung eines Endabschnitts von mindestens einem Zellregionsausschnitt von der Reihe an Zellregionsausschnitten größer ist als eine maximale Ausdehnung eines Endabschnitts von der Reihe der Verbindungsregionsausschnitte, wobei die maximalen Ausdehnungen in einer zweiten horizontalen Richtung bestimmt werden, die zu der ersten horizontalen Richtung rechtwinklig ist.
DE102020111651.9A 2019-10-10 2020-04-29 Speichervorrichtung Active DE102020111651B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190125694A KR20210042759A (ko) 2019-10-10 2019-10-10 메모리 장치
KR10-2019-0125694 2019-10-10

Publications (3)

Publication Number Publication Date
DE102020111651A1 true DE102020111651A1 (de) 2021-04-15
DE102020111651A9 DE102020111651A9 (de) 2021-06-10
DE102020111651B4 DE102020111651B4 (de) 2024-10-17

Family

ID=75155992

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020111651.9A Active DE102020111651B4 (de) 2019-10-10 2020-04-29 Speichervorrichtung

Country Status (6)

Country Link
US (2) US11430808B2 (de)
JP (1) JP2021064778A (de)
KR (1) KR20210042759A (de)
CN (1) CN112652628A (de)
DE (1) DE102020111651B4 (de)
SG (1) SG10202006118SA (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI844824B (zh) * 2022-02-23 2024-06-11 旺宏電子股份有限公司 半導體結構與其製作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102002802B1 (ko) 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치
KR102161814B1 (ko) * 2013-11-19 2020-10-06 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US10202910B2 (en) 2014-07-07 2019-02-12 Ford Global Technologies, Llc System and method for selective cylinder deactivation
KR20160080365A (ko) 2014-12-29 2016-07-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20170011394A (ko) 2015-07-22 2017-02-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US20170104000A1 (en) 2015-10-13 2017-04-13 Joo-Hee PARK Vertical memory devices
KR20170119158A (ko) 2016-04-18 2017-10-26 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
KR102630954B1 (ko) 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20180106727A (ko) 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10685914B2 (en) 2017-08-31 2020-06-16 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102521282B1 (ko) 2017-10-12 2023-04-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102484394B1 (ko) 2017-12-06 2023-01-03 삼성전자주식회사 반도체 장치
US11342351B2 (en) 2018-01-10 2022-05-24 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device

Also Published As

Publication number Publication date
CN112652628A (zh) 2021-04-13
DE102020111651A9 (de) 2021-06-10
SG10202006118SA (en) 2021-05-28
DE102020111651B4 (de) 2024-10-17
KR20210042759A (ko) 2021-04-20
JP2021064778A (ja) 2021-04-22
US20220367513A1 (en) 2022-11-17
US11430808B2 (en) 2022-08-30
US20210111188A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
DE102018129451B4 (de) Nichtflüchtige Speichereinrichtung mit vertikaler Struktur
DE102016119704B4 (de) Dreidimensionale Halbleitervorrichtung
DE60219666T2 (de) Nichtflüchtige integrierte Mehrzustandsspeichersysteme, die dielektrische Speicherelemente verwenden
DE102005045863B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE102018125126A1 (de) Nichtflüchtige Speichervorrichtung mit einem Zeilendecodierer
DE102008018744A1 (de) SONOS-Stapelspeicher
DE102016114578A1 (de) Dreidimensionale Halbleitervorrichtung
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102011088306A1 (de) Vertikales Speicherbauelement
DE102008021396B4 (de) Speicherzelle, Speicherzellenarray und Verfahren zum Herstellen einer Speicherzelle
DE112019000157T5 (de) Speichervorrichtung mit von nand-ketten getrennten bitleitungen zur schnellen programmierung
DE112016003568B4 (de) Intelligente Überprüfung bzw. Verifizierung zur Programmierung nicht-flüchtiger Speicher
DE112016002610T5 (de) Speichervorrichtung und Speichersystem
DE10316892A1 (de) Zwei-Bit programmierbare nichtflüchtige Speichervorrichtungen und Verfahren zum Betrieb und zur Herstellung derselben
DE102020108092A1 (de) Halbleitervorrichtungen
DE102021201252A1 (de) Halbleiterspeichervorrichtung und Löschverfahren der Halbleiterspeichervorrichtung
DE102021106907A1 (de) Lochvorladeschema mit gate-induzierter drain-leckstromerzeugung
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE102020111651B4 (de) Speichervorrichtung
DE102021107268A1 (de) Programmierung von speicherzellen unter verwendung von kodiertem tlc-fine
EP1635395A2 (de) Charge-trapping-Halbleiterspeicherbauelement mit Ladungshaftstellen-Speicherzellen
DE102020109687A1 (de) Halbleiterspeicherbauelement
DE112023000257T5 (de) Zeit-tagging von lesepegeln mehrerer wortleitungen für die aufbewahrung von daten in offenen blöcken
DE112018000825B4 (de) Flash-Speicheranordnung und Verfahren zu deren Herstellung
DE102021106910A1 (de) Schleifenabhängiges umschalten zwischen techniken zur programmverifizierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H10B0069000000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H10B0069000000

Ipc: H10B0043200000