CN112652628A - 存储装置 - Google Patents
存储装置 Download PDFInfo
- Publication number
- CN112652628A CN112652628A CN202010802422.6A CN202010802422A CN112652628A CN 112652628 A CN112652628 A CN 112652628A CN 202010802422 A CN202010802422 A CN 202010802422A CN 112652628 A CN112652628 A CN 112652628A
- Authority
- CN
- China
- Prior art keywords
- horizontal direction
- row
- discontinuous
- maximum width
- cutouts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 217
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000005192 partition Methods 0.000 claims description 11
- 238000000638 solvent extraction Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 description 21
- 239000011810 insulating material Substances 0.000 description 18
- 208000031749 hot water 1 epilepsy Diseases 0.000 description 10
- 101100070611 Candida albicans (strain SC5314 / ATCC MYA-2876) HGC1 gene Proteins 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008602 contraction Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- SKJCKYVIQGBWTN-UHFFFAOYSA-N (4-hydroxyphenyl) methanesulfonate Chemical compound CS(=O)(=O)OC1=CC=C(O)C=C1 SKJCKYVIQGBWTN-UHFFFAOYSA-N 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011796 hollow space material Substances 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 1
- 101000878595 Arabidopsis thaliana Squalene synthase 1 Proteins 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 101100482995 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) gsl-3 gene Proteins 0.000 description 1
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 101150064834 ssl1 gene Proteins 0.000 description 1
- 101150062870 ssl3 gene Proteins 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
提供了一种存储装置。所述存储装置包括:衬底;堆叠结构,所述堆叠结构包括沿垂直方向在所述衬底上交替堆叠的多个栅极层和多个层间绝缘层,所述堆叠结构包括成行的切口,每个所述切口沿第一水平方向延伸并且被配置为分割所述多个栅极层,所述切口彼此分开并且在所述堆叠结构的单元区域中沿所述第一水平方向布置;以及成行的沟道结构,所述沟道结构在所述单元区域中沿所述第一水平方向布置,每个所述沟道结构在所述垂直方向上延伸以穿透所述多个栅极层。
Description
相关申请的交叉引用
通过引用将于2019年10月10日在韩国知识产权局提交的、题为“Memory Device(存储装置)”的韩国专利申请No.10-2019-0125694的全部内容合并于此。
技术领域
实施例涉及半导体存储装置。
背景技术
正在开发具有更小尺寸、处理更大数据量以及具有更低成本的电子器件。例如,可以形成具有更高集成度的存储装置。
发明内容
实施例涉及一种存储装置,包括:衬底;堆叠结构,所述堆叠结构包括沿垂直方向在所述衬底上交替堆叠的多个栅极层和多个层间绝缘层,所述堆叠结构包括成行的切口,每个所述切口沿第一水平方向延伸并且被配置为分割所述多个栅极层,所述切口彼此分开并且在所述堆叠结构的单元区域中沿所述第一水平方向布置;以及成行的沟道结构,所述沟道结构在所述单元区域中沿所述第一水平方向布置,每个所述沟道结构在所述垂直方向上延伸以穿透所述多个栅极层。
实施例涉及一种存储装置,包括:衬底;堆叠结构,所述堆叠结构包括沿垂直方向在所述衬底上交替堆叠的多个栅极层和多个层间绝缘层;以及沟道结构,所述沟道结构在所述堆叠结构的单元区域中布置为第一行沟道结构、第二行沟道结构和第三行沟道结构,所述行沿第一水平方向延伸,所述沟道结构均沿所述垂直方向延伸以穿透所述多个栅极层。所述堆叠结构可以包括:第一行不连续切口,所述第一行不连续切口在所述单元区域中在所述第一行沟道结构与所述第二行沟道结构之间沿所述第一水平方向不连续地分割所述多个栅极层;以及连续切口,所述连续切口在所述单元区域中沿所述第一水平方向连续地分割所述多个栅极层。所述第二行沟道结构和所述第三行沟道结构可以位于所述第一行不连续切口与所述连续切口之间。
实施例涉及一种存储装置,包括:衬底;堆叠结构,所述堆叠结构包括沿垂直方向在所述衬底上交替堆叠的多个栅极层和多个层间绝缘层;以及多个沟道结构,所述多个沟道结构位于所述堆叠结构的单元区域,并且沿所述垂直方向延伸以穿透所述多个栅极层。所述堆叠结构可以包括成行的单元区域切口,每个所述单元区域切口沿第一水平方向延伸并且分割所述多个栅极层,所述单元区域切口可以彼此间隔开并且在所述单元区域中沿所述第一水平方向布置,所述堆叠结构可以包括成行的连接区域切口,每个所述连接区域切口沿所述第一水平方向延伸并且分割所述多个栅极层,并且所述连接区域切口可以彼此间隔开并且在所述堆叠结构的连接区域中沿所述第一水平方向布置。
附图说明
通过参照附图详细描述示例实施例,对于本领域技术人员而言,特征将变得明显,在附图中:
图1是示出根据示例实施例的存储装置的电路图;
图2是示意性地示出根据示例实施例的构成包括在存储装置中的存储单元阵列的存储块之一的电路图;
图3是示意性地示出根据示例实施例的存储装置的俯视图;
图4A是示意性示出图3中所示的第一区域A1的俯视图;
图4B是沿着图4A中所示的线B4-B4'截取的截面图;
图4C是沿着图4A中所示的线C4-C4'截取的截面图;
图4D是沿着图4A中所示的线D4-D4'截取的截面图;
图5是示意性地示出根据示例实施例的图4B中所示的在第一高度处的单元区域不连续切口和一行沟道结构的截面图;
图6是示意性地示出根据示例实施例的图4B中所示的在小于第一高度的第二高度处的单元区域不连续切口的截面图;
图7是示意性地示出根据示例实施例的图4B中所示的在小于第一高度的第二高度处的单元区域不连续切口的截面图;
图8A是示意性地示出图3中所示的第二区域A2的俯视图;
图8B是沿着图8A中所示的线B8-B8'截取的截面图;
图8C是沿着图8A中所示的线C8-C8'截取的截面图;
图9是示意性地示出根据示例实施例的图8B中所示的在第一高度处的连接区域不连续切口的截面图;
图10是示意性地示出根据示例实施例的图8B中所示的在小于第一高度的第二高度处的连接区域不连续切口的截面图;
图11是示意性地示出根据示例实施例的图8B中所示的在小于第一高度的第二高度处的连接区域不连续切口的截面图;
图12是示意性地示出根据示例实施例的存储装置的截面图;
图13是示意性地示出根据示例实施例的存储装置的截面图;以及
图14A至图14K是示出根据示例实施例的制造存储装置的方法的截面图。
具体实施方式
图1是示出根据示例实施例的存储装置10的电路图。
参照图1,存储装置10可以包括存储单元阵列11和外围电路PC。外围电路PC可以包括行译码器12、输入/输出(I/O)电路13和控制逻辑14。
存储单元阵列11可以包括第一至第z存储块BLK1至BLKz(z是大于或等于2的整数)。第一至第z存储块BLK1至BLKz均可以包括能够存储数据的多个存储单元。包括在存储单元阵列11中的多个存储单元可以是即使在断电时也保持存储在其中的数据的非易失性存储单元。例如,存储单元阵列11可以包括电可擦除可编程只读存储器(RAM)(EEPROM)、闪存、相变RAM(PRAM)、电阻RAM(RRAM)和磁性RAM(MRAM)、或铁电RAM(FRAM)。下面,针对多个存储单元包括NAND闪存单元的情况来描述示例实施例。
行译码器12可以经由多条串选择线SSL、多条字线WL和多条接地选择线GSL连接到存储单元阵列11。行译码器12可以响应于从存储控制器(未示出)提供的地址ADDR来选择存储单元阵列11的第一至第z存储块BLK1至BLKz中的至少一个存储块。行译码器12可以选择响应于从存储控制器(未示出)提供的地址ADDR而选择的存储块的字线WL、串选择线SSL和接地选择线GSL中的至少一者。
I/O电路13可以经由多条位线BL连接到存储单元阵列11。I/O电路13可以选择多条位线BL中的至少一条位线。I/O电路13可以将从存储控制器接收到的数据DATA存储在存储单元阵列11中。另外,I/O电路13可以将从存储单元阵列11读取的数据DATA输出到存储控制器。
控制逻辑14可以控制存储装置10的整体操作。控制逻辑14可以控制行译码器12和I/O电路13的操作。例如,存储装置10可以被控制为执行与从存储控制器提供的命令CMD相对应的存储操作。另外,控制逻辑14可以响应于从存储控制器提供的控制信号CTRL,生成用于存储装置10的各种内部控制信号。
图2是示意性地示出根据示例实施例的第一存储块BLK1的电路图,该第一存储块BLK1是构成包括在存储装置10(参照图1)中的存储单元阵列11(参照图1)的存储块之一。
参照图2,第一存储块BLK1可以包括多个NAND串(NS11至NS33)。在图2中,示出了一个存储块(BLK1)包括九个NAND串(NS11至NS33),但是包括在一个存储块(BLK1)中的NAND串的数目可以改变。每个NAND串(NS11至NS33)可以包括串联连接的至少一个串选择晶体管SST、多个存储单元(MC1至MC8)和至少一个接地选择晶体管GST。在图2中,示出了每个NAND串(NS11至NS33)包括一个串选择晶体管SST、八个存储单元(MC1至MC8)和一个接地选择晶体管GST,但是包括在每个NAND串(NS11至NS33)中的串选择晶体管SST、存储单元和接地选择晶体管GST的数目可以改变。
NAND串(NS11至NS33)可以连接在位线(BL1至BL3)与公共源极线CSL之间。串选择晶体管SST的栅极可以连接到串选择线(SSL1至SSL3),存储单元(MC1至MC8)的栅极可以连接到字线(WL1至WL8),并且接地选择晶体管GST的栅极可以连接到接地选择线(GSL1至GSL3)。公共源极线CSL可以公共地连接到多个NAND串(NS11至NS33)。另外,字线(WL1至WL8)可以公共地连接到多个NAND串(NS11至NS33)。
图3是示意性示出根据示例实施例的存储装置100的俯视图。
参照图3,存储装置100可以包括衬底110、并排布置在衬底110上的存储单元阵列11和外围电路PC。存储单元阵列11可以包括位于衬底110上的堆叠结构SS。堆叠结构SS可以包括单元区域CELL和连接区域EXT。连接区域EXT可以位于单元区域CELL的一侧。连接区域EXT可以与单元区域CELL一起沿第一水平方向(X方向)来布置。在示例实施例中,堆叠结构SS可以具有另一个连接区域EXT。例如,两个连接区域EXT可以分别位于单元区域CELL的相对侧。两个连接区域EXT和单元区域CELL可以沿第一水平方向(X方向)布置。两个连接区域EXT可以在第一水平方向(X方向)上彼此间隔开,并且单元区域CELL可以位于两个连接区域EXT之间。在示例实施例中,堆叠结构SS可以包括分别位于单元区域CELL的四个侧面上的四个连接区域EXT。
图4A是示意性示出图3中所示的第一区域A1的俯视图。图4B是沿着图4A中所示的线B4-B4'截取的截面图。图4C是沿着图4A中所示的线C4-C4'截取的截面图。图4D是沿着图4A中所示的线D4-D4'截取的截面图。图8A是示意性示出图3中所示的第二区域A2的俯视图。图8B是沿着图8A中所示的线B8-B8'截取的截面图。图8C是沿着图8A中所示的线C8-C8'截取的截面图。
参照图4A至图4D以及图8A至图8C,存储装置100可以包括衬底110、位于衬底110上的堆叠结构SS、穿透堆叠结构SS的单元区域CELL的多个沟道结构CH、以及穿透堆叠结构SS的连接区域EXT的多个虚设沟道结构DCH。
衬底110可以包含诸如IV族半导体材料、III-V族半导体材料、II-VI族半导体材料或它们的组合的半导体材料。IV族半导体材料可以包括例如硅(Si)、锗(Ge)、Si-Ge或它们的组合。III-V族半导体材料可以包括例如砷化镓(GaAs)、磷化铟(InP)、磷化镓(GaP)、砷化铟(InAs)、锑化铟(InSb)、砷化铟镓(InGaAs)、或它们的组合。II-VI族半导体材料可以包括例如碲化锌(ZnTe)、硫化镉(CdS)或它们的组合。
堆叠结构SS可以包括交替堆叠在衬底110上的多个栅极层(150a至150c)和多个层间绝缘层140。多个栅极层(150a至150c)中的两个相邻的栅极层可以通过一个层间绝缘层140彼此间隔开。多个栅极层(150a至150c)可以包括至少一个底部栅极层150a、位于至少一个底部栅极层150a上的多个中间栅极层150b、以及位于多个中间栅极层150b上的至少一个顶部栅极层150c。每个栅极层(150a至150c)可以包含诸如钨(W)、铜(Cu)、银(Ag)、金(Au)、铝(Al)或它们的组合的导电材料。每个层间绝缘层140可以包含诸如氧化硅、氮化硅或它们的组合的绝缘材料。
如图4B和图4C所示,堆叠结构SS的单元区域CELL可以是平坦的,而如图8C所示,堆叠结构SS的连接区域EXT可以具有阶梯形状。因此,多个栅极层(150a至150c)中的位于较低高度的栅极层在第二水平方向(Y方向)上的长度可以大于多个栅极层(150a至150c)中的位于较高高度的栅极层在第二水平方向(Y方向)上的长度。类似地,位于较低高度的层间绝缘层140在第二水平方向(Y方向)上的长度可以大于位于较高高度的层间绝缘层140在第二水平方向(Y方向)上的长度。
沟道结构CH可以在基本上平行于垂直方向(Z方向)的方向上延伸,并且可以穿透堆叠结构SS的单元区域CELL。虚设沟道结构DCH可以在基本上平行于垂直方向(Z方向)的方向上延伸并且可以穿透堆叠结构SS的连接区域EXT。例如,沟道结构CH和/或虚设沟道结构DCH延伸的方向可能由于在工艺期间产生的材料的内部应力或变形(例如,膨胀、收缩或扭曲),而不完全平行于垂直方向(Z方向)。沟道结构CH和/或虚设沟道结构DCH延伸的方向基本上平行于垂直方向(Z方向)的描述可以表示沟道结构CH和/或虚设沟道结构DCH延伸的方向与垂直方向(Z方向)之间的角度为约0°至约10°,例如,约0°至约5°,或约0°至约2°。
多个沟道结构CH可以二维地布置在堆叠结构SS的单元区域CELL中,并且多个虚设沟道结构DCH可以二维地布置在堆叠结构SS的连接区域EXT中。沿第一水平方向(X方向)布置的多个沟道结构CH可以被称为一行沟道结构CH。例如,存储装置100可以包括第一至第三行沟道结构CH1至CH3。第一至第三行沟道结构CH1至CH3可以在第二水平方向(Y方向)上彼此间隔开。
每个沟道结构CH和每个虚设沟道结构DCH可以包括沟道图案162、掩埋绝缘图案161、焊盘图案164和栅极绝缘图案163。沟道图案162可以穿透多个栅极层(150a至150c)和多个层间绝缘层140。沟道图案162可以包含半导体材料。在示例实施例中,通道图案162可以具有杯形(或具有封闭的底部和中空空间的圆柱形)。因此,沟道图案162可以沿着沟道结构CH的侧表面和底表面延伸。由沟道图案162限定的中空空间可以被掩埋绝缘图案161填充。掩埋绝缘图案161可以包含绝缘材料。与图4B和图4C所示的不同,在一些实施例中,沟道图案162可以具有柱形或圆柱形,并且可以省略掩埋绝缘图案161。焊盘图案164可以位于沟道结构CH的顶表面上。焊盘图案164可以包含半导体材料。
栅极绝缘图案163可以位于沟道图案162与堆叠结构SS之间。栅极绝缘图案163可以沿沟道结构CH的侧表面和底表面延伸。在示例实施例中,与图4B、图4C和图8B所示的不同,栅极绝缘图案163的至少一部分可以不包括在沟道结构CH或虚设沟道结构DCH中,并且也可以位于层间绝缘层140与多个栅极层(150a至150c)之间。栅极绝缘图案163可以包括阻挡绝缘层、隧道绝缘层以及位于阻挡绝缘层与隧道绝缘层之间的电荷存储层。阻挡绝缘层可以包含诸如氧化硅、氧化铪、氧化镧、氧化锆、氧化钽或它们的组合的绝缘材料。电荷存储层可以包含诸如氧化硅、氮化硅或它们的组合的绝缘材料。电荷存储层可以是俘获型。例如,电荷存储层还可以包括量子点或纳米晶体。在此,量子点或纳米晶体可以包括具有导电材料的细颗粒。隧道绝缘层可以包含诸如氧化硅、氧化铪、氧化镧、氧化锆、氧化钽或它们的组合的绝缘材料。在示例实施例中,阻挡绝缘层和隧道绝缘层可以包含氧化物,并且电荷存储层可以包含氮化物。
堆叠结构SS可以包括多个切口(cutout),例如,切口HWC、FW、HS、FS、HGC、HWE、DWE和HGE。堆叠结构SS的切口(HWC、FW、HS、FS、HGC、HWE、DWE和HGE)可以是形成在堆叠结构SS中的开口或凹陷。
堆叠结构SS可以包括单元区域不连续切口HWC。例如,堆叠结构SS可以包括单元区域不连续切口HWC的第一行HWC1和第二行HWC2。第一行HWC1和第二行HWC2均可以包括多个单元区域不连续切口HWC。
单元区域不连续切口HWC也可以被称为不连续切口、单元区域切口或切口。
单元区域不连续切口HWC的每一行(HWC1和HWC2)可以彼此隔开,并且可以布置成在堆叠结构SS的单元区域CELL中沿第一水平方向(X方向)延伸。堆叠结构SS的单元区域不连续切口HWC可以沿第一水平方向(X方向)延伸,并且可以分割堆叠结构SS的多个栅极层(150a至150c)。因此,单元区域不连续切口HWC的每一行(HWC1和HWC2)可以在堆叠结构SS的单元区域CELL中沿第一水平方向(X方向)不连续地分割多个栅极层(150a至150c)。
在示例实施例中,如图4D所示,至少一个单元区域不连续切口HWC的底表面可以向上凸,使得该至少一个单元区域不连续切口HWC的端部(在垂直方向(Z方向)上)的深度D1大于该至少一个单元区域不连续切口HWC的中心(在垂直方向(Z方向)上)的深度D2。在另一个示例实施例中,与图4D所示的不同,至少一个单元区域不连续切口HWC的底表面可以向下凸或可以是平坦的。
在示例实施例中,如图5所示,单元区域不连续切口HWC可以具有端部PaC和中部PbC。如图5所示,当在第一高度H1处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa1变得大于在第一高度H1处的单元区域不连续切口HWC的中部PbC在第二水平方向(Y方向)上的最大宽度Wb1时,至少一个单元区域不连续切口HWC的底表面可以倾向于向上凸。
例如,如图5所示,在Z方向上的第一高度H1处(参照图4B),端部PaC(在第二水平方向(Y方向))的最大宽度Wa1可以大于中部PbC(在第二水平方向(Y方向))的最大宽度Wb1。
再次参照图4A,单元区域不连续切口HWC的第一行HWC1和第二行HWC2可以在第二水平方向(Y方向)上彼此间隔开。单元区域不连续切口HWC的第一行HWC1可以位于沟道结构CH的第一行CH1与第二行CH2之间。单元区域不连续切口HWC的第二行HWC2可以位于沟道结构CH的第二行CH2与第三行CH3之间。
第一行HWC1中的两个相邻的单元区域不连续切口HWC之间可以具有间隙G1。第二行HWC2中的两个相邻的单元区域不连续切口HWC之间可以具有间隙G2。在示例实施例中,第一行HWC1中的间隙G1与第二行HWC2中的间隙G2可以不沿第二水平方向(Y方向)上的同一条线对准。即,间隙G1和G2可以在X方向上偏移。这种布置可以有助于去除多个牺牲层(180a至180c)然后填充多个栅极层(150a至150c)的操作,如图14I至图14K中所描述的。另外,该布置可以减轻由于在制造操作期间可能发生的材料的内部应力和张力(例如,变形、膨胀和收缩)而引起的堆叠结构SS的倾斜。
在示例实施例中,单元区域不连续切口HWC可以填充有绝缘材料IM。在示例实施例中,如图4C所示,至少一个单元区域不连续切口HWC可以在绝缘材料IM中包括空隙VD。此外,在与以上参照图5详细描述的结构类似的结构中,当在第一高度H1处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa1变得大于在第一高度H1处的单元区域不连续切口HWC的中部PbC在第二水平方向(Y方向)上的最大宽度Wb1时,空隙VD可以倾向于形成在单元区域不连续切口HWC的端部PaC处。
在另一示例实施例中,单元区域不连续切口HWC可以被公共源极线(未示出)和绝缘间隔物(未示出)填充,公共源极线在单元区域不连续切口HWC中沿垂直方向(Z方向)延伸,绝缘间隔物位于单元区域不连续切口HWC的侧表面上并且围绕公共源极线。
根据示例实施例,堆叠结构SS的单元区域CELL中的位于单元区域不连续切口HWC的每一行(HWC1和HWC2)中的两个相邻的单元区域不连续切口HWC之间的未分割部分可以减轻由于在制造过程中可能发生的材料的内部应力和变形(例如,膨胀、收缩或扭曲)而引起的堆叠结构SS的倾斜。因此,即使在包括堆叠结构SS的存储装置100被制造为具有更多的栅极层(150a至150c)和层间绝缘层140时,也可以减轻由于堆叠结构的倾斜而可能产生的工艺困难。因此,可以提供具有更高集成度的存储装置100。
在示例实施例中,连续切口FW可以在堆叠结构SS的单元区域CELL和连接区域EXT上方沿第一水平方向(X方向)延伸,并且可以分割堆叠结构SS的多个栅极层(150a至150b)。因此,连续切口FW可以在堆叠结构SS的单元区域CELL和连接区域EXT中沿第一水平方向(X方向)连续地分割多个栅极层(150a至150b)。连续切口FW可以填充有绝缘材料。
沟道结构CH的第二行CH2和第三行CH3可以位于连续切口FW与单元区域不连续切口HWC的第一行HWC1之间。沟道结构CH的第三行CH3可以位于连续切口FW与单元区域不连续切口HWC的第二行HWC2之间。沟道结构CH的第二行CH2可以位于单元区域不连续切口HWC的第一行HWC1与第二行HWC2之间。
在示例实施例中,如图4B所示,由于在制造过程中可能发生的内部应力和张力(例如,变形、膨胀或收缩),在第一高度H1处的单元区域不连续切口HWC的中部(在第二水平方向(Y方向)上)的最大宽度Wb1可以小于在第一高度H1处的连续切口FW(在第二水平方向(Y方向)上)的最大宽度W5。单元区域不连续切口HWC的中部(在第二水平方向(Y方向)上)的最大宽度Wb1可以随着高度的增大而减小,而连续切口FW(在第二水平方向(Y方向)上)的最大宽度W5可以随着高度的增大而增大。
不连续顶部切口HS也可以被称为顶部切口。不连续顶部切口HS可以填充有绝缘材料。
不连续顶部切口HS可以布置在第一行HS1和第二行HS2中。不连续顶部切口HS的第一行HS1和第二行HS2可以在第二水平方向(Y方向)上彼此间隔开。不连续顶部切口HS的行(HS1和HS2)可以被布置为在堆叠结构SS的单元区域CELL中沿第一水平方向(X方向)延伸。不连续顶部切口HS可以在第一水平方向(X方向)上延伸以分割至少一个顶部栅极层150c,但是可以不分割多个中间栅极层150b和至少一个底部栅极层150a。因此,不连续顶部切口HS的每一行(HS1和HS2)可以在堆叠结构SS的单元区域CELL中沿第一水平方向(X方向)仅不连续地分割(一个或多个)顶部栅极层150c。
不连续顶部切口HS的第一行HS1中的不连续顶部切口HS可以位于单元区域不连续切口HWC的第一行HWC1中的两个相邻的单元区域不连续切口HWC之间。不连续顶部切口HS的第二行HS2中的不连续顶部切口HS可以在单元区域不连续切口HWC的第二行HWC2中的两个相邻的单元区域不连续切口HWC之间延伸。
在示例实施例中,不连续顶部切口HS的第一行HS1中的不连续顶部切口HS与不连续顶部切口HS的第二行HS2中的不连续顶部切口HS可以不沿第二水平方向(Y方向)上的同一条线对准。
每个连续顶部切口(FSl至FS3)可以在第一水平方向(X方向)上延伸以分割至少一个顶部栅极层150c,但是可以不分割多个中间栅极层150b和至少一个底部栅极层150a。因此,每个连续顶部切口(FS1至FS3)可以在堆叠结构SS的单元区域CELL中沿第一水平方向(X方向)仅连续地分割(一个或多个)顶部栅极层150c。
连续顶部切口(FS1至FS3)可以在第二水平方向(Y方向)上彼此间隔开。第二连续顶部切口FS2可以位于单元区域不连续切口HWC的第一行HWC1与第二行HWC2之间,并且第三连续顶部切口FS3可以位于单元区域不连续切口HWC的第二行HWC2与连续切口FW之间。单元区域不连续切口HWC的第一行HWC1可以位于第一连续顶部切口FS1与第二连续顶部切口FS2之间,单元区域不连续切口HWC的第二行HWC2可以位于第二连续顶部切口FS2与第三连续顶部切口FS3之间。连续顶部切口(FS1至FS3)可以填充有绝缘材料。
单元区域不连续底部切口HGC也可以被称为单元区域底部切口或底部切口。单元区域不连续底部切口HGC的每一行(HGC1和HGC2)可以彼此间隔开,并且可以布置在堆叠结构SS的单元区域CELL中以沿第一水平方向(X方向)延伸。单元区域不连续底部切口HGC可以在第一水平方向(X方向)上延伸以分割至少一个底部栅极层150a,但是可以不分割多个中间栅层150b和至少一个顶部栅极层150c。因此,单元区域不连续底部切口HGC的每一行(HGC1和HGC2)在堆叠结构SS的单元区域CELL中沿第一水平方向(X方向)可以仅不连续地分割(一个或多个)底部栅极层150a。
单元区域不连续底部切口HGC的第一行HGC1中的单元区域不连续底部切口HGC可以位于单元区域不连续切口HWC的第一行HWC1中的两个相邻的单元区域不连续切口HWC之间,并且单元区域不连续底部切口HGC的第二行HGC2中的单元区域不连续底部切口HGC可以在单元区域不连续切口HWC的第二行HWC2中的两个相邻的单元区域不连续切口HWC之间延伸。
单元区域不连续底部切口HGC的第一行HGC1和第二行HGC2可以在第二水平方向(Y方向)上彼此间隔开。在示例实施例中,单元区域不连续底部切口HGC的第一行HGC1中的单元区域不连续底部切口HGC与单元区域不连续底部切口HGC的第二行HGC2中的单元区域不连续底部切口HGC可以不沿第二水平方向(Y方向)上的同一条线对准。单元区域不连续底部切口HGC可以填充有绝缘材料。在示例实施例中,单元区域不连续底部切口HGC可以在垂直方向(Z方向)上与不连续顶部切口HS交叠。
连接区域不连续切口HWE也可以被称为连接区域切口。
例如,如图8A所示,连接区域不连续切口HWE的每一行(HWE1和HWE2)可以彼此间隔开,并且可以布置在堆叠结构SS的连接区域EXT中以沿第一水平方向(X方向)延伸。连接区域不连续切口HWE可以沿第一水平方向(X方向)延伸以分割堆叠结构SS的多个栅极层(150a至150c)。因此,连接区域不连续切口HWE的每一行(HWE1和HWE2)可以在堆叠结构SS的连接区域EXT中沿第一水平方向(X方向)不连续地分割的多个栅极层(150a至150c)。
在示例实施例中,连接区域不连续切口HWE的第一行HWE1中的两个相邻的连接区域不连续切口HWE之间的间隙G3与连接区域不连续切口HWE的第二行HWE2中的两个相邻的连接区域不连续切口HWE之间的间隙G4可以沿第二水平方向(Y方向)上的同一条线对准。然而,在其他实施例中,与图8A所示的不同,连接区域不连续切口HWE的第一行HWE1中的两个相邻的连接区域不连续切口HWE之间的间隙G3与连接区域不连续切口HWE的第二行HWE2中的两个相邻的连接区域不连续切口HWE之间的间隙G4可以不在第二水平方向(Y方向)上对准。
连接区域不连续切口HWE的第一行HWE1和第二行HWE2可以在第二水平方向(Y方向)上彼此间隔开。在示例实施例中,连接区域不连续切口HWE的第一行HWE1与单元区域不连续切口HWC的第一行HWC1可以在第一水平方向(X方向)上对准,连接区域不连续切口HWE的第二行HWE2与单元区域不连续切口HWC的第一行HWC1可以在第一水平方向(X方向)上对准。
在示例实施例中,连接区域不连续切口HWE可以填充有绝缘材料。在一例实施例中,至少一个连接区域不连续切口HWE可以在绝缘材料中包括空隙(未示出)。
在示例实施例中,如图9所示,当在第一高度H1处的连接区域不连续切口HWE的端部PaE(在第二水平方向(Y方向)上)的最大宽度Wa3变得大于在第一高度H1处的连接区域不连续切口HWE的中部PbE(在第二水平方向(Y方向)上)的最大宽度Wb3时,空隙(未示出)可以倾向于形成在连接区域不连续切口HWE的端部处。
在另一示例实施例中,单元区域不连续切口HWE可以由公共源极线(未示出)和绝缘间隔物(未示出)填充,公共源极线在连接区域不连续切口HWE中沿垂直方向(Z方向)延伸,绝缘间隔物位于连接区域不连续切口HWE的侧表面上并且围绕公共源极线(未示出)。
再次参照图8A,在堆叠结构SS的连接区域EXT中的位于连接区域不连续切口HWE的每一行(HWE1和HWE2)中的两个相邻的连接区域不连续切口HWE之间的未分割部分可以减轻由于在制造过程期间可能发生的材料的内部应力和张力(例如,膨胀、收缩或扭曲)而引起的堆叠结构SS的倾斜。因此,即使在包括堆叠结构SS的存储装置100被制造为具有更多的堆叠的栅极层(150a至150c)和层间绝缘层140时,也可以减轻由于堆叠结构SS的倾斜而可能产生的工艺困难。因此,可以提供具有更高集成度的存储装置100。
虚设不连续切口DWE的每一行(DWE1至DWE3)可以彼此间隔开,并且可以布置在堆叠结构SS的连接区域EXT中以沿第一水平方向(X方向)延伸。虚设不连续切口DWE可以在第一水平方向(X方向)上延伸,以分割堆叠结构SS的多个栅极层(150a至150c)。因此,虚设不连续切口DWE的每一行(DWE1和DWE2)可以在堆叠结构SS的连接区域EXT中沿第一水平方向(X方向)不连续地分割多个栅极层(150a至150c)。
虚设不连续切口DWE的第二行DWE2可以位于连接区域不连续切口HWE的第一行HWE1与第二行HWE2之间,虚设不连续切口DWE的第三行DWE3可以位于连接区域不连续切口HWE的第二行HWE2与连续切口FW之间。连接区域不连续切口HWE的第一行HWE1可以位于虚设不连续切口DWE的第一行DWE1与第二行DWE2之间,并且连接区域不连续切口HWE的第二行HWE2可以位于虚设不连续切口DWE的第二行DWE2与第三行DWE3之间。
虚设不连续切口DWE的第一行DWE1至第三行DWE3可以在第二水平方向(Y方向)上彼此间隔开。在示例实施例中,虚设不连续切口DWE的第一行DWE1与第一连续顶部切口FS1可以在第一水平方向X上对准,虚设不连续切口DWE的第二行DWE2与第二连续顶部切口FS2可以在第一水平方向X上对准,虚设不连续切口DWE的第三行DWE3与第三连续顶部切口FS3可以在第一水平方向X上对准。
在示例实施例中,虚设不连续切口DWE可以填充有绝缘材料。在示例实施例中,至少一个虚设不连续切口DWE可以在绝缘材料中包括空隙(未示出)。特别地,当虚设不连续切口DWE的端部在第二水平方向(Y方向)上的最大宽度变得大于虚设不连续切口DWE的中部在第二水平方向(Y方向)上的最大宽度时,空隙(未示出)可以倾向于形成在虚设不连续切口DWE的端部。
连接区域不连续底部切口HGE也可以被称为连接区域底部切口。在示例实施例中,连接区域不连续底部切口HGE可以填充有绝缘材料。
连接区域不连续底部切口HGE的每一行(HGE1和HGE2)可以彼此间隔开,并且可以布置在堆叠结构SS的连接区域EXT中以沿第一水平方向(X方向)延伸。连接区域不连续底部切口HGE可以在第一水平方向(X方向)上延伸以分割至少一个底部栅极层150a,但是可以不分割多个中间栅层150b和至少一个顶部栅极层150c。因此,连接区域不连续底部切口HGE的每一行(HGE1和HGE2)可以在堆叠结构SS的连接区域EXT中沿第一水平方向(X方向)仅不连续地分割(一个或多个)底部栅极层150a。
连接区域不连续底部切口HGE的第一行HGE1中的连接区域不连续底部切口HGE可以位于连接区域不连续切口HWE的第一行HWE1中的两个相邻的连接区域不连续切口HWE之间,并且连接区域不连续底部切口HGE的第二行HGE2中的连接区域不连续底部切口HGE可以在连接区域不连续切口HWE的第二行HWE2中的两个相邻的连接区域不连续切口HWE之间延伸。
连接区域不连续底部切口HGE的第一行HGE1和第二行HGE2可以在第二水平方向(Y方向)上彼此间隔开。在示例实施例中,单元区域不连续底部切口HGC的第一行HGC1中的单元区域不连续底部切口HGC与单元区域不连续底部切口HGC的第二行HGC2中的单元区域不连续底部切口HGC可以在第二水平方向(Y方向)上对准。
在另一示例实施例中,与图8A所示的不同,单元区域不连续底部切口HGC的第一行HGC1中的单元区域不连续底部切口HGC在第二水平方向(Y方向)上可以不与单元区域不连续底部切口HGC的第二行HGC2中的单元区域不连续底部切口HGC对准。
例如,如图4B所示,在示例实施例中,存储装置100还可以包括第一半导体层132、蚀刻停止层133以及位于衬底110与堆叠结构SS之间的多个支撑图案SP。沟道结构CH和虚设沟道结构DCH中的每一个的栅极绝缘图案163可以暴露出沟道图案162的底部,并且第一半导体层132可以与沟道结构CH和虚设沟道结构DCH中的每一个的沟道图案162的暴露部分接触。蚀刻停止层133可以位于第一半导体层132与堆叠结构SS之间。蚀刻停止层133可以包含半导体材料。当通过去除如图14G和图14H所示的牺牲层181而在衬底110与第一层间绝缘层140a之间形成第一间隙181G时,蚀刻停止层133可以防止对第一层间绝缘层140a的蚀刻。
在俯视图中,多个支撑图案SP可以被第一半导体层132围绕。支撑图案SP可以包含半导体材料。多个支撑图案SP可以二维地布置在衬底110上。在示例实施例中,蚀刻停止层133和多个支撑图案SP可以一体地形成。因此,蚀刻停止层133和多个支撑图案SP可以用相同的材料同时形成。
例如,如图4B所示,在示例实施例中,支撑图案SP可以在垂直方向(Z方向)上与单元区域不连续切口HWC交叠。以这种方式可以防止单元区域不连续切口HWC被形成为穿透牺牲层181(例如,参照图14G所示的操作),同时能够去除牺牲层181(例如,参照图14G和图14H所示的操作)。
在示例实施例中,支撑图案SP可以位于单元区域不连续切口HWC的每一行(HWC1和HWC2)中的两个相邻的单元区域不连续切口HWC之间,并且多个支撑图案SP中的至少一个支撑图案SP可以在垂直方向(Z方向)上与单元区域不连续切口HWC的每一行(HWC1和HWC2)中的两个相邻的单元区域不连续切口HWC交叠。作为一个示例实施例,多个支撑图案SP中的至少一个支撑图案SP在垂直方向上与每一行(HWC1和HWC2)单元区域不连续切口HWC中的两个相邻的端部交叠。因此,当至少一个单元区域不连续切口HWC的底表面形成为向上凸(具体地,作为一个示例实施例,上述两个相邻的端部中的至少一个端部的底表面形成为向上凸)时,可以防止单元区域不连续切口HWC被形成为穿透牺牲层181(例如,参照图14G所示的操作),同时能够去除牺牲层181(例如,参照图14G和图14H所示的操作)。
存储装置100还可以包括位于堆叠结构SS上的层间绝缘层140。存储装置100还可以包括:在堆叠结构SS的连接区域EXT上沿垂直方向(Z方向)延伸的多个接触插塞CP。多个接触插塞CP可以分别电连接到多个栅极层(150a至150c)。接触插塞CP可以包含导电材料。
图5是根据示例实施例的图4B中所示的在第一高度H1处的单元区域不连续切口HWC和沟道结构CH的行CH1的示意性截面图。
参照图5,单元区域不连续切口HWC可以包括布置在第一水平方向(X方向)上的端部PaC和中部PbC。单元区域不连续切口HWC可以包括:在第一水平方向(X方向)上彼此间隔开的两个端部PaC以及位于两个端部PaC之间的中部PbC。
在示例实施例中,在第一高度H1处,单元区域不连续切口HWC可以具有哑铃形截面。因此,在第一高度H1处的单元区域不连续切口HWC的中部PbC不管在X方向上的位置如何,其在第二水平方向(Y方向)上的宽度都可以基本恒定,然而在第一高度H1处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的宽度可以随着在X方向上的位置远离中部PbC增大然后减小。在第一高度H1处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa1可以大于在第一高度H1处的单元区域不连续切口HWC的中部PbC在第二水平方向(Y方向)上的最大宽度Wb1。因此,在第一高度H1处从单元区域不连续切口HWC的端部PaC沿第二水平方向(Y方向)到沟道结构CH的行CH1的距离Da1可以小于从单元区域不连续切口HWC的中部PbC沿第二水平方向(Y方向)到沟道结构CH的行CH1的距离Db1。通过在第一高度H1处形成比单元区域不连续切口HWC的中部PbC的最大宽度Wb1大的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa1,可以容易地执行形成单元区域不连续切口HWC的操作和形成栅极层(150a至150c)的操作。
图6是根据示例实施例的图4B所示的位于比第一高度H1低的第二高度H2(例如,更靠近衬底110)处的单元区域不连续切口HWC的示意性截面图。
参照图6,在第二高度H2处,单元区域不连续切口HWC可以具有哑铃形截面。因此,在第二高度H2处的单元区域不连续切口HWC的中部PbC不管在X方向上的位置如何,其在第二水平方向(Y方向)上的宽度都可以基本恒定,然而在第二高度H2处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的宽度可以随着在X方向上的位置远离中部PbC增大然后减小。在第二高度H2处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa2可以大于在第二高度H2处的单元区域不连续切口HWC的中部PbC在第二水平方向(Y方向)上的最大宽度Wb2。
比较图5和图6,在第二高度H2处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa2可以小于在第一高度H1处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa1。在第二高度H2处的单元区域不连续切口HWC的中部PbC在第二水平方向(Y方向)上的最大宽度Wb2可以等于或小于在第一高度H1处的单元区域不连续切口HWC的中部PbC在第二水平方向(Y方向)上的最大宽度Wb1。
图7是根据示例实施例的图4B中所示的位于比第一高度H1低的第二高度H2处的单元区域不连续切口HWC的示意性截面图。
参照图7,在示例实施例中,在第二高度H2处的单元区域不连续切口HWC的中部PbC不管在X方向上的位置如何,其在第二水平方向(Y方向)上的宽度都可以基本恒定,然而在第二高度H2处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的宽度可以随着在X方向上的位置远离中部PbC减小。在第二高度H2处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa2可以等于或小于在第二高度H2处的单元区域不连续切口HWC的中部PbC在第二水平方向(Y方向)上的最大宽度Wb2。
图9是根据示例实施例的图8B中所示的位于第一高度H1处的连接区域不连续切口HWE的示意性截面图。
参照图9,连接区域不连续切口HWE可以包括布置在第一水平方向(X方向)上的端部PaE和中部PbE。连接区域不连续切口HWE可以包括:在第一水平方向(X方向)上彼此间隔开的两个端部PaE以及位于两个端部PaE之间的中部PbE。
在示例实施例中,在第一高度H1处的连接区域不连续切口HWE可以具有哑铃形截面。因此,在第一高度H1处的连接区域不连续切口HWE的中部PbE不管在X方向上的位置如何,其在第二水平方向(Y方向)上的宽度都可以基本恒定,然而在第一高度H1处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的宽度可以随着在X方向上的位置远离中部PbE增大然后减小。在第一高度H1处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的最大宽度Wa3可以大于在第一高度H1处的连接区域不连续切口HWE的中部PbE在第二水平方向(Y方向)上的最大宽度Wb3。
比较图5和图9,在一些实施例中,在第一高度H1处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa1可以小于在第一高度H1处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的最大宽度Wa3。
图10是根据示例实施例的图8B中所示的位于比第一高度H1低的第二高度H2(例如,更靠近衬底110)处的连接区域不连续切口HWE的示意性截面图。
参照图10,在示例实施例中,在第二高度H2处的连接区域不连续切口HWE可以具有哑铃形截面。因此,在第二高度H2处的连接区域不连续切口HWE的中部PbE不管在X方向上的位置如何,其在第二水平方向(Y方向)上的宽度都可以基本恒定,然而在第二高度H2处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的宽度可以随着在X方向上的位置远离中部PbE增大然后减小。在示例实施例中,在第二高度H2处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的最大宽度Wa4可以大于在第二高度H2处的连接区域不连续切口HWE的中部PbE在第二水平方向(Y方向)上的最大宽度Wb4。
比较图9和图10,在第二高度H2处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的最大宽度Wa4可以小于在第一高度H1处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的最大宽度Wa3。在第二高度H2处的连接区域不连续切口HWE的中部PbE在第二水平方向(Y方向)上的最大宽度Wb4可以等于或小于在第一高度H1处的连接区域不连续切口HWE的中部PbE在第二水平方向(Y方向)上的最大宽度Wb3。
比较图6和图10,在一些实施例中,在第二高度H2处的单元区域不连续切口HWC的端部PaC在第二水平方向(Y方向)上的最大宽度Wa2可以大于在第二高度H2处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的最大宽度Wa4。
图11是根据示例实施例的图8B中所示的位于比第一高度H1低的第二高度H2(例如,更靠近衬底110)处的连接区域不连续切口HWE的示意性截面图。
参照图11,在示例实施例中,在第二高度H2处的连接区域不连续切口HWE的中部PbE不管在X方向上的位置如何,其在第二水平方向(Y方向)上的宽度都可以基本恒定,然而在第二高度H2处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的宽度可以随着在X方向上的位置远离中部PbE减小。在第二高度H2处的连接区域不连续切口HWE的端部PaE在第二水平方向(Y方向)上的最大宽度Wa4可以等于或小于在第二高度H2处的连接区域不连续切口HWE的中部PbE在第二水平方向(Y方向)上的最大宽度Wb4。
图12是根据示例实施例的存储装置100a的示意性截面图。
参照图12,存储装置100a可以具有外围上单元(cell-on-peri,COP)结构。因此,外围电路PC可以位于衬底110与堆叠结构SS之间。存储装置100a还可以包括:覆盖衬底110的顶表面和外围电路PC的层间绝缘层120、以及位于层间绝缘层120与第一半导体层132之间的第二半导体层131。
图13是根据示例实施例的存储装置100b的示意性截面图。
参照图13,存储装置100b可以具有多堆叠结构。存储装置100b可以包括衬底110、位于衬底110上的第一堆叠结构SS1、位于第一堆叠结构SS1上的第二堆叠结构SS2。多个第一沟道结构CH1可以穿透第一堆叠结构SS1,多个第二沟道结构CH2可以穿透多个第二堆叠结构SS2并且在垂直方向(Z方向)上与第一沟道结构CH1交叠。
第一堆叠结构SS1可以包括仅分割至少一个底部栅极层150a的单元区域不连续底部切口HGC2,并且第二堆叠结构SS2可以包括仅分割至少一个顶部栅极层150c的连续顶部切口(FS1至FS3)和不连续顶部切口HS2。单元区域不连续切口HWC1和连续切口FW可以分割第一堆叠结构SS1的栅极层(150a和150b)以及第二堆叠结构SS2的栅极层(150b和150c)。第一层间绝缘层170可以位于第一堆叠结构SS1与第二堆叠结构SS2之间,第二层间绝缘层171可以位于第二堆叠结构SS2上。
图14A至图14K是示出根据示例实施例的存储装置的制造方法的截面图。图14A至图14K中的线B4-B4'对应于图4A中的线B4-B4'。
参照图14A,可以在衬底110上形成牺牲层181、由牺牲层181围绕的多个支撑图案SP、以及位于牺牲层181上的蚀刻停止层133。牺牲层181可以包含相对于蚀刻停止层133具有高蚀刻选择性的材料。牺牲层181可以包含例如氮化硅。在示例实施例中,多个支撑图案SP和蚀刻停止层133可以同时一体地形成。
参照图14B,可以在蚀刻停止层133上形成第一层间绝缘层140a和第一牺牲层180a。例如,第一牺牲层180a可以包含相对于第一层间绝缘层140a具有高蚀刻选择性的材料,例如,氮化硅。接下来,可以形成分割第一牺牲层180a的单元区域不连续底部切口(HGC1和HGC2,参照图4A至图4C)和连接区域不连续底部切口(HGE1和HGE2,参照图8A和图8B)。接下来,可以用绝缘材料填充单元区域不连续底部切口(HGC1和HGC2,参照图4A至图4C)和连接区域不连续底部切口(HGE1和HGE2,参照图8A和图8B)。
参照图14C,可以在第一牺牲层180a上交替地形成多个层间绝缘层140和多个牺牲层(180b和180c)。可以将多个层间绝缘层140和多个牺牲层(180b和180c)图案化为如图8C所示的阶梯形状。然后,可以在顶部牺牲层180c上形成层间绝缘层170。
参照图14D,可以形成穿透多个牺牲层(180a至180c和181)、多个层间绝缘层(140、140a和170)和蚀刻停止层133的多个沟道孔CHO和多个虚设沟道孔(未示出)。
参照图14E,可以在多个沟道孔CHO中形成多个沟道结构CH,并且可以在多个虚设沟道孔(未示出)中形成多个虚设沟道结构DCH(参照图8A和图8B)。例如,可以在多个沟道孔CHO和多个虚设沟道孔(未示出)上形成栅极绝缘层、沟道层和掩埋绝缘层。接下来,可以通过将栅极绝缘层、沟道层和掩埋绝缘层平坦化以暴露层间绝缘层170来形成栅极绝缘图案163、沟道图案162和掩埋绝缘图案161。接下来,可以通过去除栅极绝缘图案163的顶部、沟道图案162的顶部和掩埋绝缘图案161的顶部来形成凹部,可以在凹部上形成焊盘层,并且可以通过平坦化焊盘层来形成焊盘图案164。
参照图14F,可以形成分割至少一个顶部牺牲层180c的连续顶部切口(FS1至FS3)和不连续顶部切口(HS1和HS2)(参照图4A和图4B),并且可以用绝缘材料填充连续顶部切口(FS1至FS3)和不连续顶部切口(HS1和HS2)。
参照图14G,可以形成分割多个牺牲层(180a至180c)的单元区域不连续切口(HWC1和HWC2,参照图4A至图4C)、连接区域不连续切口(HWE,参照图8A和图8B)、虚设不连续切口(DWE,参照图8A和图8B)以及连续切口FW。在示例实施例中,在第一高度H1处的单元区域不连续切口HWC1的中部在第二水平方向(Y方向)上的最大宽度Wb1g可以形成为与在第一高度H1处的连续切口FW在第二水平方向(Y方向)上的最大宽度W5g基本相同。
尽管未在图14G中示出,但是参照图4D,单元区域不连续切口(HWC1和HWC2,参照图4A至图4C)、连接区域不连续切口(HWE,参照图8A和图8B)、虚设不连续切口(DWE,参照8A和图8B)以及连续切口FW可以暴露牺牲层181的一部分。
接下来,可以在单元区域不连续切口(HWC1和HWC2,参照图4A至图4C)的侧壁、连接区域不连续切口(HWE,参照图8A和图8B)的侧壁、虚设不连续切口(DWE,参照8A和图8B)的侧壁以及连续切口FW的侧壁上形成覆盖层190。覆盖层190可以不覆盖单元区域不连续切口(HWC1和HWC2,参照图4A至图4C)的底部、连接区域不连续切口(HWE,参照图8A和图8B)的底部、虚设不连续切口(DWE,参照8A和图8B)的底部以及连续切口FW的底部。因此,尽管未在图14G中示出,但是参照图4D,覆盖层190可以暴露牺牲层181的一部分。覆盖层190可以包含相对于牺牲层181具有高蚀刻选择性的材料,例如,半导体材料。
参照图14G和图14H,可以通过单元区域不连续切口(HWC1和HWC2,参照图4A至图4C)、连接区域不连续切口(HWE,参照图8A和图8B)、虚设不连续切口(DWE,参照8A和图8B)以及连续切口FW,使用湿法蚀刻或干法蚀刻去除牺牲层181,来在衬底110与蚀刻停止层133之间形成第一间隙181G。可以通过第一间隙181G暴露沟道结构CH和虚设沟道结构DCH(参照图8B)的栅极绝缘图案163的侧壁的一部分。即使在形成了第一间隙181G时,蚀刻停止层133、多个层间绝缘层140和多个牺牲层(180a至180c)也可以由多个沟道结构CH、多个虚设沟道结构DCH和多个支撑图案SP支撑,可以防止多个层间绝缘层140和多个牺牲层(180a至180c)的塌陷。
接下来,可以去除由第一间隙181G暴露的沟道结构CH和虚设沟道结构DCH(参照图8B)的栅极绝缘图案163的一部分,因此,沟道结构CH和虚设沟道结构DCH(参照图8B)的沟道图案162的一部分可以暴露于第一间隙181G。
参照图14H和图14I,可以用第一半导体层132填充第一间隙181G。
参照图14I和图14J,可以通过去除覆盖层190和多个牺牲层(180a至180c),在多个层间绝缘层140之间形成多个第二间隙180G。在去除多个牺牲层(180a至180c)时,单元区域不连续切口HWC1的侧壁和连续切口FW的侧壁可能由于多个层间绝缘层140的膨胀而变得倾斜。例如,在第一高度H1处的单元区域不连续切口HWC1的中部在第二水平方向(Y方向)上的最大宽度Wb1j可以变得大于在图14G所示的操作中已经形成了单元区域不连续切口HWC1的时间点单元区域不连续切口HWC1的中部在第二水平方向(Y方向)上的最大宽度Wb1g。在第一高度H1处的连续切口FW在第二水平方向(Y方向)上的最大宽度W5j可以小于在图14G所示的操作中已经形成了连续切口FW的时间点连续切口FW在第二水平方向(Y方向)上的最大宽度W5g。因此,在第一高度H1处的单元区域不连续切口HWC1的中部在第二水平方向(Y方向)上的最大宽度Wb1j可以变得大于在第一高度H1处的连续切口FW在第二水平方向(Y方向)上的最大宽度W5j。
参照图14J和图14K,可以分别由多个栅极层(150a至150c)填充多个第二间隙180G。在形成多个栅极层(150a至150c)时,单元区域不连续切口HWC1的侧壁和连续切口FW的侧壁可能由于材料的收缩而变得倾斜。例如,在第一高度H1处的单元区域不连续切口HWC1的中部在第二水平方向(Y方向)上的最大宽度Wb1k可以变得小于在图14G所示的操作中已经形成了单元区域不连续切口HWC1的时间点单元区域不连续切口HWC1的中部在第二水平方向(Y方向)上的最大宽度Wb1g。然而,在第一高度H1处的连续切口FW在第二水平方向(Y方向)上的最大宽度W5k可以变得大于在图14G所示的操作中已经形成了连续切口FW的时间点连续切口FW在第二水平方向(Y方向)上的最大宽度W5g。因此,在第一高度H1处的单元区域不连续切口HWC1的中部在第二水平方向(Y方向)上的最大宽度Wb1k可以小于在第一高度H1处的连续切口FW在第二水平方向(Y方向)上的最大宽度W5k。
参照图4A至图4D和图8A至图8C,单元区域不连续切口HWC、连接区域不连续切口HWE、虚设不连续切口DWE和连续切口FW可以填充有绝缘材料IM。另外,可以形成分别与多个栅极层(150a至150c)接触的多个接触插塞CP。因而可以制造存储装置100。
通过总结和回顾,作为提高半导体存储装置的集成度的方法,可以形成存储单元堆叠在垂直方向上的三维(3D)半导体存储装置。当增加堆叠在垂直方向上的存储单元的数目来提高3D半导体存储装置的集成度时,可能会给存储装置的制造带来挑战。
如上所述,实施例涉及三维半导体存储装置。
本文已经公开了示例实施例,并且尽管采用了特定术语,但是仅在一般和描述性意义上使用和解释它们,而不是出于限制的目的。在某些情况下,在提交本申请时,对于本领域普通技术人员来说明显的是,除非另外特别指出,否则结合特定实施例描述的特征、特性和/或元件可以单独使用,或者与结合其他实施例描述的特征、特性和/或元件组合使用。因此,本领域技术人员将理解,在不脱离如所附权利要求书中阐述的本发明的精神和范围的情况下,可以在形式和细节上进行各种改变。
Claims (20)
1.一种存储装置,包括:
衬底;
堆叠结构,所述堆叠结构包括沿垂直方向在所述衬底上交替堆叠的多个栅极层和多个层间绝缘层,所述堆叠结构包括成行的切口,每个所述切口沿第一水平方向延伸并且被配置为分割所述多个栅极层,所述切口彼此分开并且在所述堆叠结构的单元区域中沿所述第一水平方向布置;以及
成行的沟道结构,所述沟道结构在所述单元区域中沿所述第一水平方向布置,每个所述沟道结构在所述垂直方向上延伸以穿透所述多个栅极层。
2.根据权利要求1所述的存储装置,其中,在相对于所述衬底的第一高度处,所述成行的切口中的至少一个切口的端部的最大宽度大于所述至少一个切口的中部的最大宽度,所述最大宽度是在与所述第一水平方向垂直的第二水平方向上确定的。
3.根据权利要求2所述的存储装置,其中,在所述第一高度处,从所述端部沿所述第二水平方向到所述成行的沟道结构的距离小于从所述中部沿所述第二水平方向到所述成行的沟道结构的距离。
4.根据权利要求2所述的存储装置,其中,在第二高度处的所述端部的最大宽度小于在所述第一高度处的所述端部的所述最大宽度,所述第二高度相对于所述衬底小于所述第一高度,所述最大宽度是在所述第二水平方向上确定的。
5.根据权利要求2所述的存储装置,其中,在相对于所述衬底小于所述第一高度的第二高度处,所述端部的最大宽度等于或小于所述中部的最大宽度,所述最大宽度是在所述第二水平方向上确定的。
6.根据权利要求1所述的存储装置,其中,
所述多个栅极层包括至少一个底部栅极层、位于所述至少一个底部栅极层上的多个中间栅极层和位于所述多个中间栅极层上的至少一个顶部栅极层,并且
所述堆叠结构还包括成行的顶部切口,所述顶部切口彼此间隔开并且在所述单元区域中沿所述第一水平方向布置,每个所述顶部切口在所述成行的切口中的两个相邻的切口之间沿所述第一水平方向延伸,同时分割所述至少一个顶部栅极层,但是不分割所述多个中间栅极层和所述至少一个底部栅极层。
7.根据权利要求1所述的存储装置,其中,
所述多个栅极层包括至少一个底部栅极层、位于所述至少一个底部栅极层上的多个中间栅极层和位于所述多个中间栅极层上的至少一个顶部栅极层,并且
所述堆叠结构还包括成行的底部切口,所述底部切口彼此间隔开并且在所述单元区域中沿所述第一水平方向布置,每个所述底部切口在所述成行的切口中的两个相邻的切口之间沿所述第一水平方向延伸,同时分割所述至少一个底部栅极层,但是不分割所述多个中间栅极层和所述至少一个顶部栅极层。
8.根据权利要求1所述的存储装置,所述存储装置还包括位于所述衬底与所述堆叠结构之间的半导体层以及均被所述半导体层围绕的多个支撑图案,所述多个支撑图案中的至少一个支撑图案在所述垂直方向上与所述成行的切口中的至少一个切口交叠。
9.根据权利要求8所述的存储装置,其中,所述多个支撑图案中的所述至少一个支撑图案在所述垂直方向上与所述成行的切口中的两个相邻的端部交叠。
10.根据权利要求9所述的存储装置,其中,所述两个相邻的端部中的至少一个端部的底表面相对于所述衬底向上凸。
11.一种存储装置,包括:
衬底;
堆叠结构,所述堆叠结构包括沿垂直方向在所述衬底上交替堆叠的多个栅极层和多个层间绝缘层;以及
沟道结构,所述沟道结构在所述堆叠结构的单元区域中布置为第一行沟道结构、第二行沟道结构和第三行沟道结构,所述行沿第一水平方向延伸,所述沟道结构均沿所述垂直方向延伸以穿透所述多个栅极层,
其中,
所述堆叠结构包括:
第一行不连续切口,所述第一行不连续切口在所述单元区域中在所述第一行沟道结构与所述第二行沟道结构之间沿所述第一水平方向不连续地分割所述多个栅极层;以及
连续切口,所述连续切口在所述单元区域中沿所述第一水平方向连续地分割所述多个栅极层,并且
所述第二行沟道结构和所述第三行沟道结构位于所述第一行不连续切口与所述连续切口之间。
12.根据权利要求11所述的存储装置,其中,在相对于所述衬底的第一高度处,至少一个不连续切口的中部的最大宽度小于所述连续切口的最大宽度,所述最大宽度是在与所述第一水平方向垂直的第二水平方向上确定的。
13.根据权利要求11所述的存储装置,其中,所述连续切口在所述堆叠结构的连接区域中沿所述第一水平方向连续地分割所述多个栅极层。
14.根据权利要求11所述的存储装置,其中,所述堆叠结构还包括第二行不连续切口,所述第二行不连续切口在所述单元区域中在所述第二行沟道结构与所述第三行沟道结构之间沿所述第一水平方向不连续地分割所述多个栅极层。
15.根据权利要求14所述的存储装置,其中,
在所述第一行不连续切口中的两个相邻的不连续切口之间存在第一间隙,
在所述第二行不连续切口中的两个相邻的不连续切口之间存在第二间隙,并且
所述第一间隙在第二水平方向上不与所述第二间隙对准,所述第二水平方向垂直于所述第一水平方向。
16.根据权利要求11所述的存储装置,其中,
所述多个栅极层包括至少一个底部栅极层、位于所述至少一个底部栅极层上的多个中间栅极层和位于所述多个中间栅极层上的至少一个顶部栅极层,并且
所述堆叠结构还包括不连续顶部切口,所述不连续顶部切口沿所述第一水平方向不连续地分割所述至少一个顶部栅极层而不分割所述多个中间栅极层和所述至少一个底部栅极层,并且
每个所述不连续顶部切口在所述第一行不连续切口中的两个相邻的不连续切口之间延伸。
17.一种存储装置,包括:
衬底;
堆叠结构,所述堆叠结构包括沿垂直方向在所述衬底上交替堆叠的多个栅极层和多个层间绝缘层;以及
多个沟道结构,所述多个沟道结构位于所述堆叠结构的单元区域中,并且沿所述垂直方向延伸以穿透所述多个栅极层,
其中,
所述堆叠结构包括成行的单元区域切口,每个所述单元区域切口沿第一水平方向延伸并且分割所述多个栅极层,
所述单元区域切口彼此间隔开并且在所述单元区域中沿所述第一水平方向布置,
所述堆叠结构包括成行的连接区域切口,每个所述连接区域切口沿所述第一水平方向延伸并且分割所述多个栅极层,并且
所述连接区域切口彼此间隔开并且在所述堆叠结构的连接区域中沿所述第一水平方向布置。
18.根据权利要求17所述的存储装置,其中,
在相对于所述衬底的第一高度处,所述成行的单元区域切口中的至少一个单元区域切口的端部的最大宽度大于所述至少一个单元区域切口的中部的最大宽度,并且
在所述第一高度处,所述成行的连接区域切口中的至少一个连接区域切口的端部的最大宽度大于所述至少一个连接区域切口的中部的最大宽度,
所述最大宽度是在与所述第一水平方向垂直的第二水平方向上确定的。
19.根据权利要求18所述的存储装置,其中,在所述第一高度处,所述至少一个单元区域切口的所述端部的所述最大宽度小于所述至少一个连接区域切口的所述端部的所述最大宽度。
20.根据权利要求17所述的存储装置,其中,在相对于所述衬底的第二高度处,所述成行的单元区域切口中的至少一个单元区域切口的端部的最大宽度大于所述成行的连接区域切口中的至少一个连接区域切口的端部的最大宽度,所述最大宽度是在与所述第一水平方向垂直的第二水平方向上确定的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0125694 | 2019-10-10 | ||
KR1020190125694A KR20210042759A (ko) | 2019-10-10 | 2019-10-10 | 메모리 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112652628A true CN112652628A (zh) | 2021-04-13 |
Family
ID=75155992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010802422.6A Pending CN112652628A (zh) | 2019-10-10 | 2020-08-11 | 存储装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US11430808B2 (zh) |
JP (1) | JP2021064778A (zh) |
KR (1) | KR20210042759A (zh) |
CN (1) | CN112652628A (zh) |
DE (1) | DE102020111651A1 (zh) |
SG (1) | SG10202006118SA (zh) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102002802B1 (ko) | 2012-09-05 | 2019-07-23 | 삼성전자주식회사 | 반도체 장치 |
KR102161814B1 (ko) * | 2013-11-19 | 2020-10-06 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
US10202910B2 (en) | 2014-07-07 | 2019-02-12 | Ford Global Technologies, Llc | System and method for selective cylinder deactivation |
KR20160080365A (ko) | 2014-12-29 | 2016-07-08 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
KR20170011394A (ko) | 2015-07-22 | 2017-02-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US20170104000A1 (en) | 2015-10-13 | 2017-04-13 | Joo-Hee PARK | Vertical memory devices |
KR20170119158A (ko) | 2016-04-18 | 2017-10-26 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 장치 |
KR102630954B1 (ko) | 2016-11-08 | 2024-01-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR20180106727A (ko) | 2017-03-21 | 2018-10-01 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US10685914B2 (en) | 2017-08-31 | 2020-06-16 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
KR102521282B1 (ko) | 2017-10-12 | 2023-04-14 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102484394B1 (ko) | 2017-12-06 | 2023-01-03 | 삼성전자주식회사 | 반도체 장치 |
US11342351B2 (en) | 2018-01-10 | 2022-05-24 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device |
-
2019
- 2019-10-10 KR KR1020190125694A patent/KR20210042759A/ko not_active Application Discontinuation
-
2020
- 2020-04-29 DE DE102020111651.9A patent/DE102020111651A1/de active Granted
- 2020-06-08 US US16/895,364 patent/US11430808B2/en active Active
- 2020-06-25 SG SG10202006118SA patent/SG10202006118SA/en unknown
- 2020-08-11 CN CN202010802422.6A patent/CN112652628A/zh active Pending
- 2020-08-27 JP JP2020143873A patent/JP2021064778A/ja active Pending
-
2022
- 2022-08-01 US US17/878,304 patent/US20220367513A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11430808B2 (en) | 2022-08-30 |
US20210111188A1 (en) | 2021-04-15 |
SG10202006118SA (en) | 2021-05-28 |
DE102020111651A9 (de) | 2021-06-10 |
US20220367513A1 (en) | 2022-11-17 |
DE102020111651A1 (de) | 2021-04-15 |
KR20210042759A (ko) | 2021-04-20 |
JP2021064778A (ja) | 2021-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11296104B2 (en) | Three dimensional semiconductor device and method of forming the same | |
KR102640174B1 (ko) | 3차원 반도체 소자 | |
US10229914B2 (en) | Three-dimensional (3D) semiconductor memory devices | |
CN109103200B (zh) | 半导体器件 | |
US20190139978A1 (en) | Nonvolatile memory device | |
US9640545B2 (en) | Non-volatile memory devices including vertical NAND channels and methods of forming the same | |
US11398491B2 (en) | Three-dimensional semiconductor device | |
US11264401B2 (en) | Vertical memory device | |
KR20200145919A (ko) | 반도체 장치 | |
US20230422497A1 (en) | Semiconductor devices | |
CN112420713A (zh) | 半导体装置 | |
CN112652628A (zh) | 存储装置 | |
CN110504272B (zh) | 半导体装置 | |
CN113948527A (zh) | 三维半导体存储器件 | |
KR20210083806A (ko) | 반도체 장치 | |
US20220352204A1 (en) | Nonvolatile memory device | |
KR20200085683A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |