DE102018203378A1 - Injektionssynchronisiertes Oszillatorsystem und Prozesse - Google Patents

Injektionssynchronisiertes Oszillatorsystem und Prozesse Download PDF

Info

Publication number
DE102018203378A1
DE102018203378A1 DE102018203378.1A DE102018203378A DE102018203378A1 DE 102018203378 A1 DE102018203378 A1 DE 102018203378A1 DE 102018203378 A DE102018203378 A DE 102018203378A DE 102018203378 A1 DE102018203378 A1 DE 102018203378A1
Authority
DE
Germany
Prior art keywords
ilo
frequency
calibration
injection
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018203378.1A
Other languages
English (en)
Inventor
Stephen Allott
Julian Jenkins
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Asia Pte Ltd
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102018203378A1 publication Critical patent/DE102018203378A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0802Details of the phase-locked loop the loop being adapted for reducing power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/24Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Die vorliegende Erfindung betrifft ein injektionssychronisiertes Oszillatorsystem und Prozesse und insbesondere Strukturen und Prozesse zur Erzeugung einer induktivitätslosen Frequenzvervielfachung unter Verwendung einer Injektionssynchronisierung und Histogrammkalibrierung mit einem Substratgateprozess. Die Struktur umfasst ein injektionssynchronisiertes Oszillator (ILO)-System, das strukturiert ist, um eine lokale Oszillator (LO)-Frequenz und eine digital gesteuerte Oszillator (DCO) -Frequenz oder spannungsgesteuerte Oszillator (VCO) -Frequenz bereitzustellen, die mit einem ganzzahligen Vielfachen einer Ausgangsfrequenz nicht harmonisch in Beziehung steht.

Description

  • GEBIET DER ERFINDUNG
  • Die folgende Erfindung betrifft ein injektionssynchronisiertes Oszillatorsystem und Prozesse und insbesondere Strukturen und Prozesse zur Erzeugung eines induktivitätslosen Frequenzvervielfachers unter Verwendung der Injektionssynchronisierungs- und Histogrammkalibrierung mit einem Substratgateprozess.
  • ZUSAMMENFASSUNG
  • In einem Aspekt umfasst eine Struktur ein injektionsynchronisiertes Oszillator (ILO)-System, das strukturiert ist, um eine lokale Oszillator (LO)-Frequenz und eine digital gesteuerte Oszillator (DCO) -Frequenz oder eine spannungsgesteuerte Oszillator (VCO) -Frequenz bereitzustellen, die nicht mit einem ganzen Vielfachen einer Ausgangsfrequenz harmonisch in Bezug steht.
  • In einem Aspekt der Erfindung umfasst ein Verfahren ein Kalibrieren einer Freilauffrequenz eines ILO unter Verwendung eines Kalibrierungszählers, um eine Frequenz des ILO mit einer gewünschten Frequenzausgabe eines Frequenzsteuerungswortes (FCW) zu vergleichen.
  • Figurenliste
  • Die vorliegende Erfindung wird in der folgenden detaillierten Beschreibung mit Bezug auf die Figuren anhand von nicht beschränkenden Beispielen der beispielhaften Ausführungsformen der vorliegenden Erfindung beschrieben.
    • 1 zeigt eine Blockansicht eines Mischers mit einem injektionssynchronisierten (ILO) -System und dessen Verbindung mit einem PLL DCO über einen programmierbaren Eingangsteiler gemäß Aspekten der vorliegenden Erfindung.
    • 2 zeigt einen Graphen, der unterschiedliche Betriebsmoden gemäß Aspekten der vorliegenden Erfindung darstellt.
    • 3 zeigt eine Blockansicht mit dem ILO, das zur Startkalibrierung gemäß Aspekten der vorliegenden Erfindung ausgebildet ist.
    • 4 zeigt eine bildliche Darstellung einer Zustandsmaschine, die innerhalb einer Hintergrundkalibrierung verwendet wird, und die Effekte der Freilauffrequenz des ILO zur Beurteilung einer Richtung zur Kalibrierung des ILO gemäß Aspekten der vorliegenden Erfindung.
    • 5 zeigt eine schematisch freie Hintergrundkalibrierung gemäß Aspekten der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung betrifft ein injektionssynchronisiertes Oszillatorsystem und Prozesse und insbesondere Strukturen und Prozesse zur Erzeugung eines induktivitätslosen Frequenzvervielfachers (nicht-ganzzahliger Frequenzvervielfacher) unter Verwendung einer Injektionssynchronisierungs- und Histogrammkalibrierung mit einem Substratgateprozess. Genauer stellt die vorliegende Erfindung ein Niederenergiesystem bereit, das eine lokale Oszillator (LO)-Frequenz und eine digital gesteuerte Oszillator (DCO) -Frequenz oder spannungsgesteuerte Oszillator (VCO) -Frequenz bereitstellen kann, die nicht mit einem rationalen Vielfachen harmonisch in Beziehung steht. Die Verwendung von DCO oder VCO ist in dieser Beschreibung austauschbar. Die hierin beschriebenen Strukturen und Prozesse können für Designs mit sehr niedriger Energie mit integrierten Leistungsverstärkern verwendet werden, die in der vollständig verarmten Silizium-auf-Isolator (FDSOI) -Technologie umgesetzt werden können. Vorteilhafterweise umfassen die hierin beschriebenen Strukturen gemäß Ausführungsformen keine Induktivitäten in Gegenwart eines Leistungsverstärkers und eines DCO auf dem Chip.
  • Die Gegenwart eines Leistungsverstärkers auf dem Chip (PA) erfordert, dass eine gebrochene, vorzugsweise nicht-ganzzahlige Frequenzvervielfachung eines DCO durchgeführt wird, um die lokale Oszillator (LO) -Frequenz von der DCO-Mittelpunktfrequenz wegzubewegen und demzufolge eine Beeinträchtigung der Phasengenauigkeit bei Übertragungsbedingungen zu vermeiden. In einer Umsetzung bieten Technologien mit einer guten elektrischen Isolierung (z.B. FDSOI) eine exzellente Plattform zur Integrierung von Hochleistungsverstärkerschaltungen auf dem gleichen Silizium wie empfindliche Strukturen, z.B. DCOs. Es sind jedoch Maßnahmen zur Isolierung erforderlich, wie z.B. ein Veranlassen, dass die DCO-Frequenz und Ausgangsfrequenz des Leistungsverstärkers nicht-ganzzahlig harmonisch in Beziehung stehen. Gemäß der Beschreibung kann dies durch Multiplizieren der DCO-Frequenz mit einem Verhältnis aus rationalen Zahlen (nicht ganzen Zahlen) unter Verwendung der hierin beschriebenen Strukturen und Prozesse erreicht werden.
  • Herkömmliche Systeme benutzen Bandpassfilter zur Multiplikation der DCO-Frequenz. Die vorliegende Erfindung vermeidet jedoch die Verwendung von Bandpassfiltern und demzufolge von Induktivitäten. Stattdessen wird eine Zustandsmaschine (hierin beschriebene Strukturen) verwendet, um einen breiten Einstellungsbereich bereitzustellen, der die Frequenzantwort wenig oder gar nicht beeinflusst. Zum Beispiel kann gemäß Ausführungsformen ein injektionssynchronisierter Teiler eine Substratgatespannung in FDSOI-Prozessen verwenden, um die hierin beschriebenen Vorteile zu erreichen. Die Verwendung von digitalen Strukturen ist an sich gut auf die FDSOI-Technologien anwendbar, da jede notwendige Kalibrierung das Substratgatepotential verwenden kann.
  • 1 zeigt eine Blockansicht eines Mischers mit einem injektionssynchronisierten Oszillator (ILO) -System 16 und dessen Verbindung zu einem PLL DCO 12 mittels eines programmierbaren Eingangsteilers 14. In Ausführungsformen kann das ILO-System 16 mehrmals dupliziert sein (n+1). Das ILO-System 16 kann in zwei Teile geteilt sein: (i) den Eingangsteiler 14 und (ii) die verbleibenden Komponenten innerhalb des mit dem Bezugszeichen 16 bezeichneten Blocks, z.B. ILO 18, ILO-Kalibrierung 28, Nachteiler (post divider) 20 Quadraturerzeugung 22 usw. Dadurch kann das System 16 einen Taktungsverteilungsstrom minimieren. Zum Beispiel kann die kleineste Frequenztaktung des Systems 16 am Ausgang des Eingangsteilers 14 verteilt werden und die Taktung mit höherer Geschwindigkeit kann am Ausgang des ILO 18 lokal erzeugt werden (innerhalb des ILO-Systems 16). Dies minimiert Fehler in den Quadraturtaktungen 22 aufgrund einer Fehlübereinstimmung in der Taktung. Es ist auch für die Niedergeschwindigkeitstaktung des Eingangsteilers 14 möglich, dass dieser zu den TX und RX verteilt werden kann, an denen individuelle Taktungen der korrekten Frequenz erzeugt werden.
  • In Ausführungsformen versorgt das PLL DCO 12 (außerhalb des ILO-Systems 16) ein Eingangstaktsignal für den Eingangsteiler 14. Der Eingangsteiler 14 (der Teil des ILO-Systems 16 sein kann) teilt die PLL-Ausgangstaktung, um die Eingangstaktung am ILO-System 16 zu erzeugen. In spezielleren Ausführungsformen nimmt der Eingangsteiler 14 eine Differenzialtaktung des PLL DCO 12 auf und teilt sie durch eine Zahl zwischen beispielsweise zwei und sechs und erzeugt eine Differenzialausgangstaktung zur Injektion in das ILO-System 16, z.B. ILO 18. Die Divisionsverhältnisse, die Vielfache von drei sind, sollten vermieden werden, so dass das Gesamtsystem nicht-ganzzahlige Verhältnisse erzeugen kann, nachdem das ILO 18 den Eingang mit 3x multipliziert. Der Eingangsteiler 14 wird durch die ILO-Kalibrierung 28 freigegeben oder nicht freigegeben und sein Teilungsverhältnis kann durch eine N_PRE_DIV-Eingabe festgelegt werden.
  • Das ILO 18 ist ein dreistufiger Ringoszillator, der Ausgangsfrequenzen von 2GHz bis 6GHz gemäß anschaulicher Beispiele unter der Steuerung von seiner Spannung und Substratgatespannungen erzeugen kann. Der ILO 18 kann ein Ausgangssignal von dreimal (3x) der Frequenz seines Eingangssignals erzeugen. Wenn dem Eingangsteiler 14 keine Injektionstaktung zugeführt wird, läuft der ILO 18 frei, um eine Startkalibrierung zur Festlegung einer Anfangsfrequenz zu ermöglichen, wie mit Bezug auf 4 beschrieben wird. Wenn dem Eingangsteiler 14 eine Taktung zugeführt wird, die innerhalb des Sperrbereiches (für diese Freilauffrequenz) liegt, sperrt der ILO 18, um eine Frequenz von dreimal der Eingangsfrequenz zu erzeugen, wie hierin weiterhin beschrieben ist. Die Vdd- und Substratgatespannungen des ILO 18 werden durch die ILO-Kalibrierung 28 bestimmt, wie unten beschrieben ist.
  • Ein Nachteiler (post divider) 20 teilt den Ausgang des ILO 18 durch eine ganze Zahl, z.B. 2, 3, 8, 16 oder 32, um eine Quadraturausgangstaktung mit vier (4) Phasen zu erzeugen, die um ungefähr 90 Grad getrennt sind. Die Ausgangsphasen werden durch die ansteigenden und abfallenden Kanten in der ILO-Ausgangstaktung bestimmt. Ein Quadraturerzeuger 22 (der Teil des Nachteilers 20 sein kann) erzeugt vier Phasen einer Quadraturtaktung.
  • Eine Phasenkorrektur 24 stellt die Ausgangsphasen des Quadraturerzeugers 22 ein, so dass sie innerhalb von einem Grad ihrer Zielwerte liegen. Genauer wird die Phasenkorrektur 24 verwendet, um die Ausgabe des Quadraturerzeugers 22 einzustellen, so dass sie eine optimale Beziehung zwischen der Eingangsphase und den Quadraturtaktungen aufweist. Diese Phasenkorrektur 24 kann den Eingangsphasenunterschied durch bis zu beispielsweise ±5 ps in ∼ 250 fs-Schritten einstellen. Der Bereich kann ansteigen, falls erforderlich. Die Phasenschritte sind garantiert monoton, weisen jedoch bedeutende Unterschiede zwischen den Schritten auf. Der Ausgang der Phasenkorrekturschaltung 24 stellt eine 1,5x-Frequenzmultiplizierung an dem Eingang zu dem ILO-System 16 bereit und tut dies in der I/Q-Domäne.
  • In Ausführungsformen wird die Phasenänderung durch ein PH_ADJUST-Signal gesteuert. Ein Erhöhen des Wertes des PH_ADJUST-Signals führt dazu, dass die Quadraturphase später erfolgt. Diese Eingabe soll durch die Phasenkorrektur 24 erzeugt werden, die die Quadraturtaktung empfängt, die interne Messungen verwenden kann, um diese Phasenbeziehung zu optimieren. Dieser Phasenkorrekturbereich reicht aus, um einen internen Fehlabgleich zu korrigieren, zusätzlich dazu, dass ein Verdrahtungsfehlerabgleich innerhalb der Zielschaltung zulässig ist.
  • In Ausführungsformen stellt die ILO-Kalibrierung 28 die ILO-Frequenz durch Einstellen der Codierungen (Signale), die einen ILO-Regulator 38 und ein ILO-Substratgate 40 steuern, basierend auf Eingaben von der ILO-Zeit zu einem Digitalkonverter (TDC) 30 und einem Kalibrierungszähler 34 ein, wie hierin beschrieben ist. Zum Beispiel legt die ILO-Kalibrierung 28 die Freilauffrequenz des ILO 18 fest, um eine Modulation durch die eingehende Taktung zu minimieren und die Jitter-Übertragungs-Bandbreite zu maximieren. In genaueren Implementierungen misst der ILO TDC 30 die Modulation der ILO-Taktung durch die Eingangs-Taktung, um die ILO-Kalibrierung 28 zur Einstellung der Freilauffrequenz des ILO 18 zu ermöglichen, wodurch die Modulation minimiert wird. Der ILO TDC 30 sollte Taktungssignale von dem ILO 18 bis zu 6 GHz akzeptieren. Ein ILO GRO 32 legt eine Niedergeschwindigkeitstaktung an, die zu dem ILO-Ausgang oder der Bezugstaktungseingabe nicht synchronisiert ist, die wiederum durch den ILO TDC 30 verwendet wird.
  • Ein Kali(brierungs)-Zähler 34 (z.B. Dreizustandszähler) zählt die drei ILO-Taktungszyklen pro Injektionstakt und ein Sampler 36 tastet diese Zählung unter Verwendung der Taktung von dem ILO GRO 32 ab, um eine Abtastung zu erreichen, die zu der ILO-Taktung nicht synchron ist. Eine nicht-synchrone Abtastung bedeutet, dass die Wahrscheinlichkeit, dass eine Probe aufgenommen wird, proportional zu der Wahrscheinlichkeit ist, dass sie in diesem Zustand ist. Demzufolge kann die ILO-Kalibrierung 28 den Unterschied in einem Zeitabschnitt bestimmen, der durch den ILO 18 mittels des Injektionspulses bewirkt wird und dazu dient, diesen Zeitabschnittsunterschied durch Einstellen der Freilauffrequenz des ILO, dass sie mit seinem gesperrten Wert übereinstimmt, zu minimieren. In Ausführungsformen können der Zähler 34 und der Sampler 36 in ein einzelnes Modul kombiniert werden. Der Zähler 34 und der Sampler 36 können auch die gleichen sein, die in dem PLL-Rückkopplungszähler verwendet werden.
  • Hinsichtlich einer spezielleren Erläuterung werden der Zähler 34 und der Sampler 36 verwendet, um das Verhältnis der Bezugstaktungsfrequenz zu der ILO-Frequenz zu messen, so dass die ILO-Kalibrierung 28 die Freilauffrequenz so genau wie möglich festlegen kann, bevor der ILO 18 gesperrt wird. Im Startmodus wird z.B. der Zähler 34 durch die ILO-Kalibrierung 28 verwendet, um das Verhältnis zwischen den Frequenzen der ILO-Taktung und der Bezugstaktung zu bestimmen, um zu ermöglichen, dass die ILO-Taktung als ein gewünschtes Vielfaches festgelegt wird. Der Zähler 34 sollte dabei für Eingangsfrequenzen zwischen 2 und 6 GHz gemäß anschaulichen Beispielen betriebsfähig sein. Der Zähler 34 erhöht anschaulich einen Zähler bei jeder eingehenden Taktung der ILO 18 und präsentiert einen Wert, der (durch den Sampler 36) zuverlässig abgetastet wird, sogar nahe dem Zeitpunkt, an dem sich die Ausgabe ändert. Dies kann erfordern, dass unterschiedliche Abtastungen oder Steuerungen des Zeitpunkts der Abtastung genommen werden. Der Sampler 36 nimmt diesen Wert an der ansteigenden Kante der Bezugstaktung auf.
  • Der ILO-Regler 38 wird durch die ILO-Kalibrierung 28 gesteuert, um die ILO-Ausgangsfrequenz durch Steuern ihrer Vdd grob festzulegen. Insbesondere legt der ILO-Regler 38 die Vdd für den ILO 18 unter der Steuerung der ILO-Kalibrierung 28 an, die für eine grobe Einstellung der ILO-Frequenz während des Starts verwendet wird. Der ILO-Regler 38 sollte einen Einstellungsschritt aufweisen, der entlang aller PVT kleiner ist als 10 mV. Zum Beispiel sollte sein Bereich um 200 mV bis 600 mV überspannen. Der ILO-Regler 38 sollte auch 300 µA an den ILO 18 anlegen. In Ausführungsformen beträgt die Eingangsspannung 800 mV ± 5 % und die Versorgungsspannungen liegen bei 800 mV. Die Eingangsbezugsspannung von dieser Bandlücke liegen bei 200 mV. Letztlich kann die Ausgangsstufe einen NFET oder PFET darstellen.
  • Das ILO-Substratgate 40 wird durch die ILO-Kalibrierung 28 gesteuert, um die Freilauffrequenz des ILO genauer festzulegen, um z.B. die ILO-Frequenz während des Starts und der Hintergrundkalibrierung fein einzustellen. Anhand eines Beispiels legt das ILO-Substratgate 40 die Substratgatespannungen (für NFETs und PFETs in FDSOI) für den ILO 18 unter der Steuerung der ILO-Kalibrierung 28 an. Das ILO-Substratgate 40 sollte einen Einstellungsschritt aufweisen, der entlang aller PVT kleiner ist als 2 mV, wobei ein Bereich von wenigstens ± 1 V überspannt wird. Eine Bandlücke 42 stellt für den ILO-Regler 38 und das ILO-Substratgate 40 einen Bezug bereit.
  • 2 zeigt einen Graphen, der unterschiedliche Betriebsmoden gemäß Aspekt in der vorliegenden Erfindung darstellt. Genauer zeigt 2 einen Freilaufmodus (bezeichnet als Freilauf), der während des Starts berechnet wird, einen Injektionssperrmodus, in dem FERR ungefähr gleich ΔFL ist, und einen Injektionssperrmodus, in dem FERR ungefähr gleich „0“ ist. FERR stellt den Drift in der Ausgangsfrequenz ohne Kalibrierung dar. Four stellt die Frequenzausgabe aufgrund der Injektion von dem PLL/DCO dar. Gemäß der Darstellung in 2 tritt ein Unterschied im Injektionszyklus als eine Spur bei der Injektionsfrequenz auf (400 MHz - 1 GHz). Die Kalibrierung der Freilauffrequenz des ILO 18 minimiert die Spur. Auch ist das kalibrierte ILO-Ausgangsspektrum dem Injektionssignalspektrum am ähnlichsten und verringert das Phasenrauschen am Ausgang.
  • 3 zeigt eine Blockansicht mit dem ILO, der zur Startkalibrierung ausgebildet ist. In diesem Modus ist der Ausgang des PLL/DCO 12 in einen Freilaufmodus durch Isolierung des ILO 18, beispielsweise durch Nichtfreigeben der Injektion, festgelegt. Die Isolation des ILO 18 wird durch Nichtfreigeben des Vorteilers (pre-divider) 14 bereitgestellt, was durch den geöffneten Schalter 15 angezeigt wird.
  • In Ausführungsformen kann die Freilauffrequenz des ILO 18 unter Verwendung des Kalibrierungszählers 34 und des Samplers 36 (nicht dargestellt) kalibriert werden, um die ILO-Frequenz mit einer gewünschten Frequenzausgabe des Frequenzsteuerworts (FCW) 51 zu vergleichen (das für eine gegebene Ausgangsfrequenz konstant ist). In dieser Weise kann die Ausgabe des Zählers 34 verwendet werden, um zu bestimmen, ob der ILO 18 schnell oder langsam läuft. Die Kanten der Frequenzen, z.B. unterschiedliche Zustände, werden bei Bezugszeichen 53 angesammelt. Die binäre Suche 43 führt dann binäre Suchen auf der groben (Vdd) und feinen (Substratgate) Steuerungen durch, um die optimale Frequenz festzulegen. Insbesondere kann die binäre Suche 43 digitale Codierungen erzeugen, die verwendet werden, um die Vdd und Substratgatespannung zu steuern, z.B. VDD DACs 40 (z.B. ILO-Regler und ILO-Substratgate, die in 1 dargestellt sind). In Ausführungsformen kann die binäre Suche 43 einen Kalibrierungsalgorithmus darstellen, der den ILO 18 kalibriert, so dass er die korrekte Vdd und Substratgatespannungen mit einer optimalen Freilaufoszillationsfrequenz und demzufolge kleinstem Phasenrauschen bei Sperrung aufweist. Dies kann von dem PLUDCO unabhängig sein, während der PLL/DCO gesperrt ist.
  • In einem Hintergrundkalibrierungsmodus ist die Injektion des Eingangssignals des PLL/DCO durch den Eingangsteiler 14 freigegeben (vgl. z.B. 5). Der Zähler 34 (der auch den Sampler 36 aus 1 umfasst) tastet dann die Ausgabe des ILO 18 periodisch ab und erzeugt ein Histogramm davon, wieviel Zeit im Injektionszyklus oder in den Freilaufzyklen verbracht wird, wie in 4 dargestellt ist.
  • 4 zeigt eine bildliche Darstellung eines Histogramms zur Beurteilung einer Richtung, in die der ILO 18 zu kalibrieren ist. Ohne Injektion des PLL/DCO 12 stellen die Zyklen die normale Oszillationsfrequenz des ILO 18 dar, wobei die Anzahl von Taktungszyklen in jedem Zustand als ungefähr gleich gezählt wird (z.B. Zustand 0, 1, 2 sind gleich). In diesem Fall, in dem PLL/DCO freigegeben ist, kann jedoch die Frequenz der Oszillation nicht korrekt sein.
  • Gemäß hierin beschriebenen Aspekten kann die Injektion eines Signals bei 1/3 der ILO-Frequenz verwendet werden, um die Zeit eines Zustands (z.B. Zustand 0) zu verlängern oder zu verkürzen, um die Durchschnittsfrequenz zu korrigieren, wie in 4 dargestellt ist. Der Zustand 0 kann z.B. verkürzt werden, wenn der Freilauf langsam ist; wohingegen der Zustand 0 verlängert werden kann, wenn der Freilauf schnell ist. Die gewünschte Frequenz ist bekannt und wird durch das Frequenzsteuerungswort (FCW) dargestellt, wie in der ersten Reihe des Histogramms gezeigt ist, das mit Kalibrierung bezeichnet ist. Dadurch, dass die Einstellung an den Kanten des Zustands erfolgt, wie in den nächsten zwei Reihen dargestellt ist, weist der Anfang des Zustands 0 bis zum Ende des Zustands 2 immer die gleiche Zeit auf (wie die gewünschte Frequenz), um wiederum die korrekte Frequenz zu erhalten. Je mehr Abtastungen durchgeführt werden, desto genauer ist das Endresultat. Basierend auf den Histogrammdaten dieser Zustände besteht die Aufgabe in der Steuerung der Frequenz des ILO 18, um sicherzustellen, dass die Zeit in allen Zuständen gleich ist. Dies führt zu einem Unterschied zwischen der injizierten Zyklusperiode und den Freilaufperioden, wenn der ILO 18 nicht vollständig kalibriert ist.
  • 5 zeigt eine schematische freigegebene Hintergrundkalibrierung gemäß Aspekten der vorliegenden Erfindung. In diesem Modus wird die Injektion von dem PLL/DCO 12 durch den Eingangsteiler 14 freigegeben. Zusätzlich sind in diesem Modus der Nachteiler, die Quadraturerzeugung und die Phasenkorrektur, die in 1 dargestellt sind, aktiv, jedoch nicht in der in 5 dargestellten Schleife. Auch verbleibt der ILO-Reglerausgang fest bei dem Startwert.
  • Gemäß der Darstellung in 5 wird die Ausgabe des PLL/DCO für den Teiler 14 bereitgestellt, der dann als eine Eingabe für den ILO 18 injiziert wird. Die ILO-Ausgabe ist 3x so groß wie ihre Eingangsfrequenz, die verwendet wird, um den TDC 3-Zustands-Zähler 30 (z.B. ILO TDC aus 1) zu takten. Der ILO TDC 30 tastet die Ausgabe periodisch ab und erzeugt ein Histogramm (wie in 4 dargestellt) davon, wieviel Zeit in dem Injektionszyklus oder Freilaufzyklen verbracht wird. Zum Beispiel wird die Ausgabe des Zählers 30 gemäß Ausführungsformen durch die Ausgabe des gegateten Ringsoszillators (GRO) 32 (z.B. ILO GRO in 1) abgetastet und diese abgetastete Ausgabe wird verarbeitet, um das Histogramm 47 bereitzustellen, das der Kalibrierungslogik 49 zugeführt wird, die die geeigneten Änderungen zu den Substratgatespannungen bestimmt, um den ILO 10 in seinem optimalen Zustand zu halten. In Ausführungsformen ist die ILO-TDC-Abtastungstaktung nicht mit der ILO-Taktung korreliert (Rauschen unterstützt eine zufällige Anordnung von TDC-Proben) unter Verwendung des internen GRO 45. Die Abtastungsanzahl in jedem Zustand ist durch Einstellen der feinen Steuerung (Substratgate) 40 die gleiche (z.B. ILO-Substratgate in 1).
  • Anhand eines spezielleren Beispiels und mit Bezug auf Tabelle 1 unten, beginnend mit einer DCO-Frequenz von 7 GHz bei einer Toleranz von 12 %, zeigt Reihe 7 die Eingangsfrequenz von 6,160 GHz bis 7,84 GHz. Dies wird in eine Teilung durch 8 geführt, die zu einer Ausgangsfrequenz von 0,770 GHz bis 0,980 GHz führt. Dies wird dann dem ILO zugeführt, der eine X3-Ausgabe erzeugt, wobei die Frequenz von 2,310 GHz bis 2,940 GHz übernommen wird, die dann durch eine Teilung durch 1 zu dem Ausgang gefolgt wird. Die sich ergebende Teilung der DCO-Frequenz von 7,840 GHz bis 2,940 GHz z.B. ist eine Zahl von 2,6666.
    Figure DE102018203378A1_0001
  • Die Beschreibung der verschiedenen Ausführungsformen der Erfindung dient der Veranschaulichung und soll nicht vollständig auf die beschriebenen Ausführungsformen beschränkt sein. Dem Fachmann sind viele Modifizierungen und Variationen ersichtlich, ohne vom Wesen und Rahmen der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde ausgewählt, um Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber Technologien am besten zu beschreiben, die auf dem Markt gefunden werden, oder um dem Laien ein Verständnis der hierin beschriebenen Ausführungsformen zu ermöglichen.

Claims (20)

  1. Struktur, umfassend ein injektionssynchronisiertes Oszillator (ILO) -System, das strukturiert ist, um eine lokale Oszillator (LO)- Frequenz und eine digital gesteuerte Oszillator (DCO) - Frequenz oder spannungsgesteuerte Oszillator (VCO) -Frequenz bereitzustellen, die nicht mit einem ganzzahligen Vielfachen einer Ausgangsfrequenz harmonisch in Beziehung steht.
  2. Struktur nach Anspruch 1, wobei das ILO-System die DCO-Frequenz mit einer nichtganzzahligen Zahl multipliziert.
  3. Struktur nach Anspruch 2, wobei das ILO-System einen injektionssynchronisierten Teiler umfasst, der eine Substratgatespannung in vollständig verarmten Silizium-auf-Isolator (FDSOI) -Technologien verwendet.
  4. Struktur nach Anspruch 1, wobei das ILO-System zwei Teilsysteme umfasst, die (i) einen Eingangsteiler und (ii) eine ILO-Kalibrierung umfassen, die eine Frequenz eines ILO durch Steuern eines ILO-Reglers und eines ILO-Substratgates basierend auf Eingaben von einem ILO-Zeit-zu-Digital-Konverters (TDC) und einem Kalibrierungszähler einstellt.
  5. System nach Anspruch 4, wobei eine Taktung mit niedrigster Frequenz an einem Ausgang des Eingangsteilers verteilt wird und Taktungen mit höherer Geschwindigkeit an einem Ausgang des ILO lokal an dem ILO erzeugt werden, um Fehler aufgrund einer Fehlabgleichung in der Taktung zu minimieren.
  6. System nach Anspruch 4, wobei der Eingangsteiler eine Differenzialtaktungseingabe zur Erzeugung einer Differenzialausgangstaktung zur Injektion in den ILO teilt.
  7. System nach Anspruch 4, wobei: der ILO frei läuft, um eine Startkalibrierung zur Festlegung einer Eingangsfrequenz zu ermöglichen, wenn keine Injektionstaktung von dem Eingangsteiler bereitgestellt wird, und der ILO sperrt, um eine Frequenz von dreimal einer Eingangsfrequenz zu erzeugen, wenn eine Taktung von dem Eingangsteiler bereitgestellt wird, der innerhalb eines Sperrbereichs für die Freilauffrequenz liegt.
  8. System nach Anspruch 7, wobei das ILO TDC eine Modulation misst, um die ILO-Kalibrierung zur Einstellung der Freilauffrequenz des ILO zu messen, wodurch eine Modulation minimiert wird
  9. System nach Anspruch 4, wobei der Kalibrierungszähler drei ILO-Taktungszyklen pro Injektionstaktung zählt und ein Sampler diese Zählung unter Verwendung der Taktung von einem ILO GRO zum Erhalten einer Probe abtastet, die bezüglich der Taktung des ILO nicht synchronisiert ist.
  10. System nach Anspruch 4, wobei die ILO-Kalibrierung einen Unterschied in der Periode bestimmt. die durch ILO mittels eines Injektionspulses bewirkt wird, und zur Minimierung des Periodenunterschiedes durch Einstellen einer Freilauffrequenz des ILO fungiert, um mit einem gesperrten Wert des ILO übereinzustimmen.
  11. System nach Anspruch 10, wobei der Kalibrierungszähler und Sampler ein Verhältnis aus einer Bezugstaktungsfrequenz zu der ILO-Frequenz misst, um zu ermöglichen, dass die ILO-Kalibrierung die Freilauffrequenz so genau wie möglich festlegt, bevor der ILO gesperrt wird.
  12. System nach Anspruch 4, wobei der Kalibrierungszähler durch die ILO-Kalibrierung im Startmodus verwendet wird, um ein Verhältnis zwischen Taktungsfrequenzen des ILO und einer Bezugstaktung zu bestimmen, um zu ermöglichen, dass die ILO-Taktung als ein gewünschtes Vielfaches festgelegt wird.
  13. System nach Anspruch 4, wobei der ILO-Regler durch die ILO-Kalibrierung gesteuert wird, um eine Ausgangsfrequenz des ILO durch Steuern seiner Vdd grob festzulegen und das ILO-Substratgate durch die ILO-Kalibrierung gesteuert wird, um die Freilauffrequenz des ILO genauer einzustellen.
  14. System nach Anspruch 1, wobei die rationale Zahl ein positives ganzzahliges Vielfaches ist.
  15. Verfahren, umfassend ein Kalibrieren einer Freilauffrequenz eines ILO unter Verwendung eines Kalibrierungszählers, um eine Frequenz des ILO mit einer gewünschten Frequenzausgabe eines Frequenzsteuerungsworts (FCW) zu vergleichen.
  16. Verfahren nach Anspruch 15, wobei eine Ausgabe des Kalibrierungszählers bestimmt, ob der ILO langsam oder schnell läuft.
  17. Verfahren nach Anspruch 16, wobei Kanten der Frequenzen des ILO akkumuliert werden und binäres Suchen auf einer groben (Vdd) und feinen (Substratgate) Steuerung durchgeführt werden, um eine optimalen Frequenz festzulegen.
  18. Verfahren nach Anspruch 15, wobei in einem Hintergrundkalibrierungsmodus: eine Injektion eines Eingangssignals durch einen Eingangsteiler freigegeben wird und der Kalibrierungszähler die Ausgabe des ILO periodisch abtastet, um ein Histogramm davon zu erzeugen, wieviel Zeit in einem Injektionszyklus oder Freilaufzyklus verbracht wird; oder eine Taktungsinjektion in den ILO mittels des Eingangsteilers freigegeben wird und eine Ausgabe periodisch abgetastet wird, um das Histogramm davon zu erzeugen, wieviel Zeit in dem Injektionszyklus oder Freilaufzyklen verbracht wird.
  19. Verfahren nach Anspruch 18, wobei die Zyklen eine natürliche Oszillationsfrequenz des ILO ohne Injektion darstellen, wobei eine Anzahl von Taktungszyklen in jedem Zustand als ungefähr gleich gezählt wird.
  20. Verfahren nach Anspruch 18, wobei eine Information des Histogramms zu einer Kalibrierungslogik weitergegeben wird, die eine geeignete Änderung der Substratgatespannungen zur Aufrechterhaltung des ILO in einem optimalen Zustand bestimmt wird, wobei eine ILO TDC Abtasttaktung nicht mit der Taktung des ILO korreliert ist.
DE102018203378.1A 2017-05-30 2018-03-07 Injektionssynchronisiertes Oszillatorsystem und Prozesse Withdrawn DE102018203378A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762512391P 2017-05-30 2017-05-30
US62/512,391 2017-05-30
US15/801,735 US10439623B2 (en) 2017-05-30 2017-11-02 Injection locked oscillator system and processes
US15/801,735 2017-11-02

Publications (1)

Publication Number Publication Date
DE102018203378A1 true DE102018203378A1 (de) 2018-12-06

Family

ID=64279463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018203378.1A Withdrawn DE102018203378A1 (de) 2017-05-30 2018-03-07 Injektionssynchronisiertes Oszillatorsystem und Prozesse

Country Status (4)

Country Link
US (1) US10439623B2 (de)
CN (1) CN108988855B (de)
DE (1) DE102018203378A1 (de)
TW (1) TWI653832B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110209625B (zh) * 2019-04-11 2020-08-11 浙江大学 一种基于低频参考信号的片上同步自修复系统
CN110635801B (zh) * 2019-10-26 2023-02-10 复旦大学 一种抑制参考杂散的注入锁定时钟倍频器
CN110784178B (zh) * 2019-10-28 2021-05-11 东南大学 宽带注入锁定倍频器
US10797683B1 (en) * 2020-03-06 2020-10-06 Faraday Technology Corp. Calibration circuit and associated calibrating method capable of precisely adjusting clocks with distorted duty cycles and phases
US20220035889A1 (en) * 2020-07-29 2022-02-03 Sync Computing Corp. Optimization processing unit utilizing digital oscillators
CN112600554A (zh) * 2020-12-22 2021-04-02 南京英锐创电子科技有限公司 分频电路、锁相环电路以及分频电路的控制方法
CN112688685B (zh) * 2020-12-24 2022-03-15 深圳市中承科技有限公司 压控振荡器频率校准装置、方法及存储介质
US11967966B2 (en) * 2021-10-14 2024-04-23 Zhejiang University Circuit and method for expanding lock range of injection-locked oscillators

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003274B1 (en) 2003-03-05 2006-02-21 Cisco Systems Wireless Networking (Australia) Pty Limited Frequency synthesizer and synthesis method for generating a multiband local oscillator signal
EP1692765B1 (de) 2003-12-10 2007-06-06 Telefonaktiebolaget LM Ericsson (publ) Frequenzvervielfacher
ATE357081T1 (de) * 2004-01-21 2007-04-15 Ericsson Telefon Ab L M Frequenzgenerator mit mehreren spannungsgesteuerten oszillatoren
CN101640533B (zh) * 2009-08-14 2011-10-05 东南大学 一种全数字锁相环的快速锁定方法
US8704603B2 (en) * 2011-04-13 2014-04-22 Qualcomm Incorporated Low power wideband LO using tuned injection locked oscillator
CN102299709A (zh) * 2011-04-27 2011-12-28 广州润芯信息技术有限公司 一种基于时间数字转换的高精度脉宽比较装置
US8384485B2 (en) 2011-04-29 2013-02-26 Smsc Holdings S.A.R.L. Reducing spurs in injection-locked oscillators
US8836394B2 (en) * 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling
US9432178B2 (en) * 2014-03-24 2016-08-30 Mediatek Inc. Clock and data recovery circuit using an injection locked oscillator
EP3202031B1 (de) * 2014-10-03 2022-12-28 Short Circuit Technologies LLC Schaltstromquellenhochfrequenzoszillator
US9362928B1 (en) * 2015-07-08 2016-06-07 Integrated Device Technology, Inc. Low-spurious fractional N-frequency divider and method of use

Also Published As

Publication number Publication date
TWI653832B (zh) 2019-03-11
TW201902128A (zh) 2019-01-01
CN108988855B (zh) 2022-09-09
CN108988855A (zh) 2018-12-11
US10439623B2 (en) 2019-10-08
US20180351563A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
DE102018203378A1 (de) Injektionssynchronisiertes Oszillatorsystem und Prozesse
DE69415090T2 (de) Taktgeneratorsystem mit Mehrfachfrequenz am Ausgang
DE102014103092B4 (de) Bipolarer Zeit-Digital-Wandler
DE10084500B3 (de) Frequenzvervielfachende Delay Locked Loop
DE69926320T2 (de) Durch digitale wörter abgestimmte frequenzsyntheseschaltung
DE102018131578A1 (de) Verwenden einer rückführenden verzögerungsleitung mit einem zeit-digital-wandler
DE69002170T2 (de) Phasenregelschleife mit genauem Frequenz- und Phasenabgleich zweier Signale.
DE60217164T2 (de) Kaskadierte verzögerungs-regelkreis-schaltung
DE60025937T2 (de) Jitterarmer phasenregelkreis mit steuerung des tastverhältnisses
DE69633539T2 (de) Taktverteilungsschaltung
DE60031688T2 (de) Stabile phasenregelschleife mit einem getrennten pol
EP1554803B1 (de) Verfahren und vorrichtung zum erzeugen eines taktsignals mit vorbestimmten taktsignaleigenschaften
DE102014118977B4 (de) Oszillatorvorrichtungen und Verfahren
DE112014006322T5 (de) Ladungspumpen-Kalibrierung für eine Zweiwege-Phasenregelungsschleife
DE112005001645T5 (de) Präzise Zeitmessvorrichtung und Verfahren dafür
DE102014112852B4 (de) Verriegelungsdetektor für Phasenregelkreis
DE102007021619A1 (de) Taktsynchronisierungsverfahren und -vorrichtung
DE212017000244U1 (de) Systeme und Techniken zur Phasensynchronisation von lokalen Oszillatorpfaden in oszillatorbetriebenen Schaltungen
DE102008006986B4 (de) Detektionsanordnung, Zählereinheit, Phasenregelschleife, Detektionsverfahren und Verfahren zum Erzeugen eines Oszillatorsignals
DE4125387A1 (de) Verfahren und generatorschaltung zur analogen zeitsteuerung
DE102017122870B4 (de) Anpassen einer Phase einer Phasenregelschleife
DE19934226A1 (de) Analog-Digital-Hybrid-DLL
DE69426975T2 (de) Nachgetriggerter oszillator für zitterfreie frequenzsynthese mit einem phasenregelkreis
DE69520960T2 (de) Zeitgeber für ein automatisches testsystem mit hohen datenraten
DE112019002417T5 (de) Tastverhältniskorrektursystem und auf einem low-dropout (ldo)-regler basierende verzögerungsregelschleife (dll)

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: MARVELL INTERNATIONAL LTD., BM

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: MARVELL ASIA PTE, LTD., SG

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R081 Change of applicant/patentee

Owner name: MARVELL ASIA PTE, LTD., SG

Free format text: FORMER OWNER: MARVELL INTERNATIONAL LTD., HAMILTON, BM

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee