DE102018131959B4 - Signalpfadlinearisierung - Google Patents

Abstract

Integrierter Schaltkreis (200) mit einer chipinternen Signalpfadlinearisierung, wobei der integrierte Schaltkreis (200) aufweist:einen Digital-Analog-Wandler (206) zum Erzeugen von Testsignalen;eine Steuerung (208) zum Bereitstellen eines digitalen Eingangssignals in den Digital-Analog-Wandler;einen Analog-Digital-Wandler (102) zum Empfangen der einem Signalpfad bereitgestellten Testsignale und Umwandeln der Testsignale in ein digitales Ausgangssignal; undeinen Prozessor (210) zum Abschätzen von Koeffizienten (220, 230, 240), die Abweichungen vom Idealzustand des Signalpfads entsprechen, auf Grundlage des digitalen Ausgangssignals, das sich aus den Testsignalen ergibt;wobei die Testsignale tonale Eingaben mit jeweiligen Frequenzen aufweisen, die eine oder mehrere Nyquist-Zonen des Analog-Digital-Wandlers (102) durchlaufen;wobei das digitale Ausgangssignal eine Anzahl von Datensätzen aufweist, die aus einem Einspeisen von Tönen in den Signalpfad erzeugt wurden; undder Prozessor (210) die Koeffizienten (220, 230, 240) durch In-Beziehung-Setzen einer Grundschwingung und einer nichtlinearen Komponente in jedem der Datensätze abschätzt.

Description

• GEBIET DER OFFENBARUNG
• Die vorliegende Erfindung betrifft das Feld von integrierten Schaltkreisen, genauer Techniken zum Linearisieren von Signalpfaden.
• STAND DER TECHNIK
• In vielen Elektronikanwendungen wird ein analoges Eingangssignal in ein digitales Ausgangssignal umgewandelt (z. B. zur weiteren digitalen Signalverarbeitung). In Präzisionsmesssystemen ist Elektronik zum Beispiel mit einem oder mehreren Sensoren ausgestattet, um Messungen vorzunehmen, und diese Sensoren können ein Analogsignal erzeugen. Das Analogsignal würde dann einem Analog-Digital-Wandler (ADC) als eine Eingabe bereitgestellt, um ein digitales Ausgangssignal zur weiteren Verarbeitung zu erzeugen. In einem anderen Fall erzeugt eine Antenne ein Analogsignal auf Grundlage der elektromagnetischen Wellen, die in der Luft Informationen/Signale tragen. Das von der Antenne erzeugte Analogsignal wird dann einem ADC als Eingabe geliefert, um ein digitales Ausgangssignal zur weiteren Verarbeitung zu erzeugen.
• ADCs wandeln eine kontinuierliche physische Menge, die auch als Analogsignal bekannt ist, in ein Digitalsignal um, dessen Werte die Amplitude der Menge darstellen (oder in ein Digitalsignal, das diese digitale Ziffer trägt). Ein ADC besteht üblicherweise aus vielen Vorrichtungen, die einen integrierten Schaltkreis oder einen Chip bilden. Ein ADC kann durch die folgenden beispielhaften Anwendungsanforderungen definiert sein: seinen Leistungsverbrauch, seine Bandbreite (der Bereich der Frequenzen von Analogsignalen, die der ADC richtig in ein Digitalsignal umwandeln kann), seine Auflösung (die Anzahl der diskreten Pegel im maximalen Analogsignal, in die das Digitalsignal aufgeteilt werden kann und durch die das Digitalsignal repräsentiert werden kann) und sein Signal-Rausch-Verhältnis (wie genau der ADC das Signal relativ zum Rauschen messen kann, das der ADC einführt). ADCs können viele verschiedene Konstruktionen aufweisen, die auf Grundlage der Anwendungsanforderungen gewählt werden können. In vielen Fällen ist es nicht trivial, einen ADC zu konstruieren, der die Anwendungsanforderungen erfüllt und gleichzeitig eine angemessene Leistung erbringt. Eine wesentliche Einschränkung der Leistung eines ADC ist die Linearität des Gesamtsystems oder die Linearität des Signalpfads des ADCs. Linearität kann zum Beispiel das Signal-Rausch-und-Verzerrungs-Verhältnis (SINAD) und den störungsfreien dynamischen Bereich (SFDR) des ADC beeinflussen. In einigen Fällen erzielen Schaltkreisdesigner eine bessere Linearität auf Kosten einer Implementierung komplexerer Schaltkreisdesigns und/oder Schaltkreisdesigns mit höherem Energieverbrauch. In einigen Fällen ist eine Nichtlinearität in bestimmten Schaltkreisdesigns unvermeidlich, zum Beispiel aufgrund von Fehlanpassungen oder inhärenten Eigenschaften der Schaltkreiskomponenten.
• Aus der US 7,330,141 B2 sind eine Kompensationsschaltung und ein Kompensationsverfahren zur Kompensation von nichtlinearen Verzerrungen eines Analog-Digital-Wandlers bekannt.
• US 8,427,175 B2 ist eine weitere Druckschrift, welche sich mit der Korrektur von Nichtlinearitäten in Analog-Digital-Wandlern befasst.
• Die Druckschrift US 2015/0032788 A1 beschreibt einen Linearisierer im Kontext von Analog-Digital-Wandlern.
• Die Veröffentlichung Tsimbinos et al., „Improved state-space and phase-plane error table compensation of analogue-to-digital converters using pseudo-random calibration signals“, IEEE Second International Conference on Advanced A-D and D-A Conversion Techniques and their Applications, Seiten 130-135, Cambridge, 1994 befasst sich mit der Korrektur von Fehlern in Analog-Digital-Wandlern mittels pseudo-zufälliger Kalibrierungssignale.
• Die Veröffentlichung Dunn et al., „Wideband Digital Predistortion of Solid-State Radar Amplifiers“, IEEE Transactions on Aerospace and Electronic Systems, Vol. 52, No. 5, Seiten 2452-2466, 2016 befasst sich mit der breitbandigen digitalen Vorverzerrung von Festkörper-Radarverstärkern.
• Ferner beschreibt Razavi, „Principles of Data Conversion System Design“, IEEE Press, Seiten 81-82, 1995 die Prinzipien des Entwurfs von Datenkonvertierungssystemen.
• Figurenliste
• Um ein vollständigeres Verständnis der vorliegenden Offenbarung und ihrer Merkmale und Vorteile zu vermitteln, wird auf die folgende Beschreibung in Verbindung mit den beigefügten Figuren Bezug genommen, wobei gleiche Bezugszeichen gleiche Teile bezeichnen, in denen:
• 1 Nichtlinearitäten eines Signalpfads veranschaulicht, nach einigen Ausführungsformen der Offenbarung;
• 2 einen beispielhaften integrierten Schaltkreis zeigt, der eine chipinterne Signalpfadlinearisierung aufweist, nach einigen Ausführungsformen der Offenbarung;
• 3 ein beispielhaftes Korrekturschema veranschaulicht, nach einigen Ausführungsformen der Offenbarung;
• 4 eine tonale Kalibrierung veranschaulicht, nach einigen Ausführungsformen der Offenbarung;
• 5 ein Energiespektrum über der Frequenz einer ADC-Ausgabe veranschaulicht, nach einigen Ausführungsformen der Offenbarung;
• 6 Frequenzverhalten in verschiedenen Signalpfaden für eine tonale chipinterne Kalibrierung nach einigen Ausführungsformen der Offenbarung veranschaulicht;
• 7 eine Aufhebung der Auswirkung des Frequenzverhaltens im Digital-Analog-Wandlersignalpfad für eine tonale chipinterne Kalibrierung nach einigen Ausführungsformen der Offenbarung veranschaulicht;
• 8 einen weiteren beispielhaften integrierten Schaltkreis veranschaulicht, der eine chipinterne Signalpfadlinearisierung aufweist, nach einigen Ausführungsformen der Offenbarung;
• 9 ein Korrekturschema veranschaulicht, das Interpolation involviert, nach einigen Ausführungsformen der Offenbarung;
• 10 ein zeitverzögertes verschachteltes Taktschema für den ADC und den Digital-Analog-Wandler veranschaulicht, um interpolierte Daten zu erzeugen, nach einigen Ausführungsformen der Offenbarung; und
• 11 einen beispielhaften Datenpfad zur Kalibrierung unter Verwendung der vom Taktschema von 10 erzeugten Daten nach einigen Ausführungsformen der Offenbarung veranschaulicht;
• 12 ein beispielhaftes Modell der Nichtlinearitäten eines Signalpfads veranschaulicht, nach einigen Ausführungsformen der Offenbarung; und
• 13 ein Ablaufdiagramm ist, das ein Verfahren zur Linearisierung veranschaulicht, nach einigen Ausführungsformen der Offenbarung.
• AUSFÜHRLICHE BESCHREIBUNG
• Zusammenfassung der Offenbarung
• Der beanspruchte Gegenstand ist in den beigefügten Ansprüchen definiert. Weitere Ausführungsbeispiele sind in den abhängigen Ansprüchen beschrieben.
• Um eine Nichtlinearität zu beheben, wird ein chipinternes Linearisierungsschema zusammen mit einem Analog-Digital-Wandler (ADC) implementiert, um Nichtlinearitäten und/oder andere Abweichungen vom Idealzustand des Signalpfads mit dem ADC zu korrigieren/abzugleichen. Das chipinterne Linearisierungsschema involviert ein Erzeugen eines oder mehrerer Testsignale unter Verwendung eines chipinternen Digital-Analog-Wandlers (DAC) und ein Bereitstellen des einen oder der mehreren Testsignale als Eingabe in den zu linearisierenden Signalpfaden und Abschätzen der Nichtlinearität auf Grundlage des einen oder der mehreren Testsignale und der Ausgabe des ADC. Testsignale können Einzeltonsignale, Mehrtonsignale und Breitbandsignale enthalten, die über einen Bereich von Frequenzen ausgebreitet sind. Ein zeitverzögertes verschachteltes Taktschema kann verwendet werden, um eine höhere Datenrate zur Koeffizientenabschätzung zu erzielen, ohne die Abtastrate des ADC erhöhen zu müssen.
• Fehler und Artefakte von Signalketten mit ADCs
• Obwohl Schaltkreisdesigner darauf abzielen, die perfekte Signalkette zu konstruieren und zu fertigen, ist die Verschaltung in der Signalkette aufgrund von Einschränkungen bei der Fertigung oder inhärenten Eigenschaften der Verschaltung oft nicht perfekt oder arbeitet möglicherweise nicht exakt wie beabsichtigt. Das Verhalten der Verschaltung kann zum Beispiel aufgrund von Änderungen in Betriebsbedingungen wie Temperatur und Altern des Substrats von einem beabsichtigten oder gewünschten Verhalten abweichen. Diese Abweichungen und Abweichungen vom Idealzustand können oft dazu führen, dass Signalketten unerwünschte Fehler und Artefakte an ihren Ausgängen aufweisen.
• Hierin werden „Signalkette“ und „Signalpfad“ austauschbar verwendet. Die Fehler und Artefakte können durch Nichtlinearitäten der Verschaltung in der Signalkette oder allgemeiner Abweichungen vom Idealzustand der Verschaltung in der Signalkette verursacht sein. Hierin werden „Nichtlinearitäten“ und „Abweichungen vom Idealzustand“ austauschbar verwendet. Fehler, die sich aus den Nichtlinearitäten ergeben, können von Eingangssignalfrequenz, Taktfrequenz, Temperatur, Spannungsversorgung usw. abhängen. „Linearisierung“ und „Kalibrierung“ werden ebenfalls austauschbar verwendet (wobei Letzteres ein breiterer Begriff ist, der andere Abweichungen vom Idealzustand korrigieren/abgleichen kann). Die Ausführungsformen hierin können sowohl eine Linearisierung als auch eine Kalibrierung durchführen.
• Für eine Signalkette, die einen Datenwandler wie einen ADC aufweist, würde die Signalkette eine fortlaufende Kette von Funktionsblöcken aufweisen (wobei der ADC einer der Funktionsblöcke ist). Im Beispiel einer Signalkette mit einem ADC können mehrere Funktionsblöcke dem ADC vorangehen oder diesem vorgeschaltet sein, einschließlich Funktionsblöcke wie ein Ansteuerungsverstärker, ein Eingabepuffer, ein Abtastnetz, ein Filter usw. Während Schemata verfügbar sind, um ein Testsignal (oder einen Impuls) direkt an oder in den ADC einzuspeisen, um den ADC zu linearisieren, sind nicht viele Schemata wirksam implementiert wurden, um die gesamte Signalkette, einschließlich des ADC und der Funktionsblöcke, die dem ADC vorangehen oder diesem vorgeschaltet sind, zu linearisieren. Ein Linearisieren der Gesamtsignalkette kann Abweichungen vom Idealzustand der Funktionsblöcke beheben, die dem ADC vorangehen, und etwaige Abweichungen vom Idealzustand des ADC, die nicht von Linearisierungsschemata im ADC selbst korrigierbar wären.
• Um die Gesamtsignalkette zu linearisieren, können ein oder mehrere Testsignale vor einem Funktionsblock eingespeist werden, der dem ADC vorangeht. Das eine oder die mehreren Testsignale stimulieren die Signalkette und Messungen können an einem Ausgang des ADC vorgenommen werden, um die Abweichungen vom Idealzustand in der Signalkette abzuschätzen. Die Abweichungen vom Idealzustand des Signals können digital am Ausgang korrigiert werden. Die Abweichungen vom Idealzustand können durch Abgleichen der Analogverschaltung herauskalibriert werden. Das eine oder die mehreren Testsignale können vor einem Eingangspuffer eingespeist werden, der dem ADC vorangeht. Ein Prozessor (z. B. ein Mikrocontroller) kann verwendet werden, um die Abweichungen vom Idealzustand auf Grundlage des einen oder der mehreren Testsignale und einer Ausgabe der Signalkette (z. B. der Digitalausgabe des ADC) abzuschätzen. In einigen Fällen kann dedizierte/spezialisierte digitale Hardware als der Prozessor verwendet werden, oder um einige der Funktionen des Prozessors zu implementieren. Abhängig vom bestimmten Linearisierungsschema können das eine oder die mehreren Testsignale im Vordergrund (während die Signalkette deaktiviert ist) oder im Hintergrund eingespeist werden.
• Ein Bereitstellen eines angemessenen Linearisierungsschemas für die Signalkette ist nicht trivial, da das angemessene Linearisierungsschema eine Modellierung des Systems, Designprobleme in Bezug auf das Erzeugen der Testsignale und ein Erhalten von Messwerten zur Koeffizientenabschätzung und Formulieren von Gleichungen zum richtigen Extrahieren von Koeffizienten zum Korrigieren oder Abgleichen der Signalkette berücksichtigen muss.
• Modellieren von Nichtlinearitäten
• Um die Nichtlinearitäten zu beheben, wird ein Modell verwendet, um die Nichtlinearitäten der Funktionsblöcke zu kennzeichnen, die dem ADC vorangehen. Zur Veranschaulichung werden Beispiele beschrieben, in denen angenommen wird, dass der ADC hauptsächlich linear ist. Genauer konzentrieren sich die Beispiele auf die Nichtlinearitäten in den Funktionsblöcken, die dem ADC vorangehen, wie einen Eingabepuffer und ein Abtastnetzwerk. Ein Eingabepuffer ist beispielsweise oft implementiert, um die Eingabe und die Abtastverschaltung zum Verarbeiten der Eingabe zu isolieren. Der Eingabepuffer kann ein Sourcefolger sein, der eine Idealverstärkung von 1 bereitstellt. Die Abtastverschaltung kann in einigen Fällen Abtast- und Halteverschaltung oder eine Gleis- und Halteverschaltung enthalten, die einem oder mehreren ADCs ermöglicht, eine Abtastung des analogen Eingangssignals zur Umwandlung zu halten. Wenn das Abtastnetzwerk die Eingabe abtastet, könnte das Abtastnetzwerk möglicherweise eine Ladung zurück in den Eingang einspeisen, falls kein Eingabepuffer implementiert ist. Die Ladung kann Überschwingen verursachen und das Abtastnetzwerk verzerren. Der Eingabepuffer kann einen Puffer bereitstellen, um die Ladung zu schlucken, um einen Rückstoß zu verhindern. Üblicherweise ist der Eingabepuffer nicht linear und kann Rauschen zur Signalkette hinzufügen. Um in diesen Funktionsblöcken eine größere Linearität zu erzielen, erfordert dies üblicherweise größeren Aufwand beim Konstruieren der Verschaltung und/oder eine Verschaltung, die mehr Energie verbrauchen würde. Es wäre vorteilhaft, ein Signalpfadlinearisierungsschema bereitzustellen, um Funktionsblöcke zu berücksichtigen, die nicht linear sind, sodass einfachere Verschaltung mit niedrigerem Energieverbrauch verwendet werden kann.
• Um die Funktionsblöcke zu modellieren, und wie eine Nichtlinearität das vom Signalpfad verarbeitete analoge Eingangssignal beeinflusst, kann ein Hammerstein-Modell verwendet werden. Es versteht sich, dass andere Modelle verwendet werden können und dass das Hammerstein-Modell nur ein Beispiel ist. 1 veranschaulicht Nichtlinearitäten eines Signalpfads nach einigen Ausführungsformen der Offenbarung. Insbesondere zeigt 1 einen Signalpfad, der ein analoges Eingangssignal x(t) empfängt, das von einem nichtlinearen Teil 104 (z. B. Funktionsblöcken, die dem ADC 102 vorgeschaltet sind) verarbeitet wird und nachfolgend von einem ADC 102 in ein digitales Ausgangssignal y[n] umgewandelt wird. T_S bezeichnet einen Abtasttaktgeber, der den Abtastmechanismus des ADC 102 steuert (der mit einer Abtastfrequenz von f_s abtastet). Wenn man den nichtlinearen Teil 104 genauer betrachtet, erkennt man, dass die Nichtlinearitäten durch ein verallgemeinertes Hammerstein-Modell modelliert werden kann, das mehrere Parallelzweige aufweist. Es kann N Parallelzweige geben (Zweig₁, Zweig₂, Zweig₃, ... Zweig_N) und in diesem Beispiel werden drei Parallelzweige gezeigt. Jeder Zweig enthält einen statischen nichtlinearen Teil gefolgt von einem linearen dynamischen (Arbeitsspeicher-)Teil. Der statische nicht lineare Teil kann durch eine statische nichtlineare Potenzfunktion der n-ten Ordnung repräsentiert werden, als (▪)² in Block 110 gezeigt und (▪)³ in Block 112. Der lineare dynamische Teil kann durch einen linearen Filter repräsentiert werden, als h₁(t) in Block 114, h₂(t) in Block 116 und h₃(t) in Block 118 gezeigt. Das Modell kann eine Nichtlinearität repräsentieren, die an verschiedenen Punkten residiert, wie dem nichtlinearen Teil 104.
• Die technische Aufgabe besteht darin, h₂(t) und h₃(t) des Modells auf Grundlage des digitalen Ausgangssignals y[n] abzuschätzen, sodass die Nichtlinearitäten im digitalen Ausgangssignal y[n] korrigiert werden können oder in der Analogverschaltung durch Abgleich entfernt werden können. Eine Abschätzung von h₂(t) und h₃(t) kann ermöglichen, dass Koeffizienten ermittelt werden, wobei die Koeffizienten zur digitalen Korrektur oder zur Analogabgleichung verwendet werden können. Nichtlineare Koeffizienten sind aufgrund der linearen dynamischen (Arbeitsspeicher-)Teile über die Frequenz nicht konstant.
• Chipinterne Testsignalerzeugung und Abschätzung von Koeffizienten
• Um h₂(t) und h₃(t) abzuschätzen, kann ein Linearisierungsschema ein oder mehrere Testsignale in den Signalpfad einspeisen, vor dem nichtlinearen Teil 104. Anstatt ein Linearisierungsschema in einem Labor oder einer simulierten Situation oder während der Prüfung eines integrierten Schaltkreises während der Fertigung durchzuführen, kann ein verbessertes Linearisierungssystem die Signalkette im integrierten Schaltkreis linearisieren, nachdem der integrierte Schaltkreis auf einer Leiterplatte einer elektronischen Einrichtung montiert wurde, entweder im Vordergrund oder im Hintergrund. Das verbesserte Linearisierungssystem ist deshalb eine chipinterne Lösung, die die Signalkette linearisieren kann, ohne zu erfordern, dass Sondereingaben erzeugt und dem integrierten Schaltkreis bereitgestellt werden oder dass externe Komponenten die Nichtlinearität abschätzen und diese korrigieren und/oder abgleichen. Anders ausgedrückt kann der integrierte Schaltkreis sich selbst linearisieren und kann bei Bedarf ein Linearisierungsschema anwenden, um Nichtlinearitäten zu berücksichtigen, die sich mit der Zeit ändern können.
• 2 zeigt einen beispielhaften integrierten Schaltkreis, der eine chipinterne Signalpfadlinearisierung aufweist, nach einigen Ausführungsformen der Offenbarung. Der integrierte Schaltkreis 200 enthält den in 1 gezeigten Signalpfad, der ein analoges Eingangssignal x(t) empfängt. Das analoge Eingangssignal x(t) wird vom nichtlinearen Teil 104 verzerrt und wird nachfolgend vom ADC 102 in ein digitales Ausgangssignal y[n] umgewandelt. Um die chipinterne Signalpfadlinearisierungslösung bereitzustellen, enthält der integrierte Schaltkreis 200 einen Digital-Analog-Wandler (DAC) 206, eine Steuerung 208 und einen Prozessor 210 (z. B. einen Mikroprozessor). Der chipinterne DAC 206 kann ein oder mehrere Testsignale erzeugen. Die Steuerung 208 kann dem DAC 206 ein digitales Eingangssignal bereitstellen, sodass der DAC 206 das eine oder die mehreren Testsignale erzeugen kann. Anders ausgedrückt empfängt der DAC 206 ein digitales Eingangssignal, z. B. eine Sequenz, von der Steuerung 208 und erzeugt das eine oder die mehreren Testsignale in einer analogen Form auf Grundlage des digitalen Eingangssignals von der Steuerung 208. Vorteilhafterweise, da der DAC 206 mit dem ADC 106 chipintern ist, kann der Takt, der den DAC 206 ansteuert, vom gleichen Taktgeber kommen, der den ADC 102 ansteuert (dem ADC-Abtasttaktgeber). Der ADC 102 kann das eine oder die mehreren Testsignale, die dem Signalpfad bereitgestellt wurden bzw. in diesen eingespeist wurden, empfangen und das eine oder die mehreren Testsignale in eine digitale Ausgabe, d. h. y[n] umwandeln. Der Prozessor 210 kann Koeffizienten, die Nichtlinearitäten des Signalpfads entsprechen, auf Grundlage des digitalen Ausgangssignals y[n] oder y_c[n] abschätzen.
• Für Kalibrierungsschemata im Vordergrund kann der integrierte Schaltkreis 200 ferner einen ersten Schalter (z. B. den Schalter S₁) zum Trennen des Signalpfads vom Empfang einer externen Analogeingabe x(t) während einer Kalibrierphase und einen zweiten Schalter (z. B. den Schalter S₂) zum Koppeln eines Analogausgangs des DAC 206 während der Kalibrierphase an den Signalpfad enthalten. Effektiv nehmen der erste und der zweite Schalter den Signalpfad offline, um der chipinternen Lösung zu ermöglichen, ein oder mehrere Testsignale einzuspeisen und Koeffizienten zum Korrigieren/Abgleichen zu ermitteln. Es ist nicht notwendig, dass Schalter verwendet werden, um die Testsignale einzuspeisen. Ein Summierungsknoten kann dem Zweck dienen, Testsignalen zu ermöglichen, in den Signalpfad eingespeist zu werden.
• Die chipinterne Signalpfadlinearisierungslösung erfordert nicht, dass der ADC 102 eine bestimmte Architektur aufweist. Der ADC 102 kann zum Beispiel ein Pipeline-ADC oder ein zeitlich verschachtelter ADC mit mehreren ADCs sein.
• Der chipinterne DAC 206 ist vorzugsweise linearer als die Ziel-Linearität des Signalpfads nach der Linearisierung. Ferner ist der chipinterne DAC 206 vorzugsweise fähig, ein oder mehrere Testsignale zu erzeugen, die zur Linearisierung angemessen sind.
• Die Steuerung 208 kann vorgesehen sein, den DAC 206 zu steuern, um das eine oder die mehreren Testsignale beispielsweise durch Takten des DAC 206 und Bereitstellen eines geeigneten digitalen Eingangssignals (z. B. einer Sequenz von digitalen Werten) an den DAC 206 zu erzeugen.
• Der Prozessor 210 kann ein Mikroprozessor sein, der ausgelegt ist, Anweisungen auszuführen, die in einem nichtflüchtigen computerlesbaren Arbeitsspeicher gespeichert sind, um Berechnungen durchzuführen, um Koeffizienten für die Linearisierungslösung zu ermitteln. Die Koeffizienten werden üblicherweise ermittelt, um die Auswirkungen der Nichtlinearitäten auf den Signalpfad umzukehren oder zu kompensieren. In einigen Fällen werden Anfangskoeffizienten für die Linearisierungslösung offline an der Testeinrichtung ermittelt (und in einem nichtflüchtigen computerlesbaren, mit dem Mikroprozessor chipinternen Medium gespeichert) und die hierin beschriebenen Berechnungen können verwendet werden, um die Anfangskoeffizienten zu aktualisieren.
• Der integrierte Schaltkreis kann ferner einen Puffer 212 enthalten, um Werte des digitalen Ausgangssignals zu erfassen (z. B. zu speichern). Der Puffer kann einen nichtflüchtigen computerlesbaren Arbeitsspeicher enthalten, um Werte des digitalen Ausgangssignals zu speichern. Das digitale Ausgangssignal repräsentiert das eine oder die mehreren Testsignale, die in den Signalpfad eingespeist werden und eine oder mehrere Komponenten, die mit etwaigen (durch das eine oder die mehreren Testsignale stimulierten) Nichtlinearitäten im Signalpfad assoziiert sind. Dementsprechend kann der Prozessor 210 die eine oder die mehreren Komponenten, die mit den Nichtlinearitäten vom digitalen Ausgangssignal assoziiert sind, um Koeffizienten zum Linearisieren des Signalpfads abzuschätzen. Das digitale Ausgangssignal kann ein geeignetes digitales Ausgangssignal des Signalpfads sein, wie das digitale Ausgangssignal y[n] des ADC 102 oder eine Ableitung von y[n]. Der Prozessor 210 kann auf den Puffer 212 zugreifen, um Werte des digitalen Ausgangssignals (d. h. Daten) zum Abschätzen der Koeffizienten zu erhalten, die Nichtlinearitäten des Signalpfads entsprechen. In einigen Fällen erfasst der Puffer Werte des digitalen Ausgangssignals y[n]. In einigen Fällen erfasst der Puffer Werte des korrigierten digitalen Ausgangssignals y_c[n], um ein Adaptierungsschema zu implementieren, das die Koeffizienten aktualisiert, während das digitale Ausgangssignal y[n] korrigiert wird, um das korrigierte digitale Ausgangssignal y_c[n] zu erzeugen. In einigen Fällen führt der Puffer eine digitale Verarbeitung am digitalen Ausgangssignal y_c[n] durch, um Messdaten abzuleiten oder zu bilden, aus denen der Prozessor 210 Koeffizienten ermitteln kann.
• Ein oder mehrere Mechanismen können implementiert werden, um den Signalpfad zu linearisieren. Die Linearisierung kann durch ein Abgleichen von Verschaltung im Signalpfad, um Nichtlinearitäten des Signalpfads zu kalibrieren, und/oder Filtern des digitalen Ausgangssignals y_c[n] stattfinden, um Nichtlinearitäten zu korrigieren. Der Prozessor 210 ist ausgelegt, angemessene Koeffizienten richtig zu berechnen, um den Signalpfad zu linearisieren. Ein erstes Beispiel ist durch Abschätzen von Koeffizienten 220, die verwendet werden können, um die Verschaltung im nichtlinearen Teil 104 abzugleichen. Ein weiteres Beispiel ist durch Abschätzen von Koeffizienten 230, die verwendet werden können, um die Verschaltung im ADC 102 abzugleichen. Die Verschaltung im Signalpfad (d. h. Verschaltung im nichtlinearen Teil 104 und die Verschaltung im ADC 102) kann digitale Steuerelemente enthalten, die durch Koeffizienten steuerbar sind, um Schaltkreisparameter wie einen Vorstrom, eine Vorspannung, abgleichbare Transistoren und abgleichbare Kapazitäten anzupassen. Noch ein weiteres Beispiel ist durch Implementieren eines Korrekturfilters 214, um das digitale Ausgangssignal y[n] des ADC 102 zu filtern, um ein korrigiertes digitales Ausgangssignal y_c[n] zu erzeugen, um die Nichtlinearitäten zu korrigieren. Der Prozessor 210 kann die Koeffizienten 240 in digitale Filter im Korrekturfilter 214 schreiben und der Korrekturfilter 214 kann das digitale Ausgangssignal y[n] filtern, um das korrigierte digitale Ausgangssignal y_c[n] zu erzeugen.
• 3 veranschaulicht ein beispielhaftes Korrekturschema auf Grundlage von digitaler Filterung nach einigen Ausführungsformen der Offenbarung. Korrekturschemata können abhängig von der Modellierung der Nichtlinearitäten variieren, d. h. Korrekturfilter und die von den Korrekturfiltern gebildete Struktur kann abhängig von den „Termen“, die zum Korrigieren der Nichtlinearitäten verwendet werden, und der bestimmten digitalen Konstruktion für den Korrekturfilter 214 variieren. Diese „Terme“ können sich auf Terme in einer mathematischen Formulierung beziehen, die y[n] mit y_c[n] in Beziehung setzt (z. B. y_c[n] = f(y[n])). Die „Terme“ können zum Beispiel additive Terme sein, die kombiniert werden, um y_c[n] auf Grundlage von y[n] zu bilden. Um eine digitale Korrektur durchzuführen, werden „Terme“ aus dem digitalen Ausgangssignal y[n] erzeugt und verschiedene Koeffizienten werden auf die entsprechenden „Terme“ angewandt und die Ergebnisse werden summiert, um das korrigierte digitale Ausgangssignal y_c[n] zu bilden. Der Prozessor 210 kann diese Koeffizienten auf Grundlage von geschätzten Nichtlinearitäten des Signalpfads berechnen, um den Korrekturfilter 214 angemessen zu programmieren.
• In diesem Beispiel in 3 können digitale Filter, die im Korrekturfilter 214 gezeigt sind, verwendet werden, um Nichtlinearitäten digital zu korrigieren. Der Prozessor 210 kann die Koeffizienten für die Digitalfilter h_1c[n] 314, h_2c[n] 316 und h_3c[n] 318 berechnen. Das digitale Ausgangssignal y[n] kann durch Parallelzweige verarbeitet werden, die nachfolgend aufsummiert werden, um das korrigierte digitale Ausgangssignal y_c[n] zu bilden. In einem bestimmten Zweig wird ein „Term“ durch Anwenden einer Funktion auf das Signal y[n] erzeugt, wie Funktionen [▪]² 324 und Funktion [▪]³ 326. Jeder Term, der durch die Zweige gebildet wird, wird dann durch Digitalfilter h_1c[n] 314, h_2c[n] 316 und h_3c[n] 318 gefiltert, die Filter mit endlicher Impulsantwort (FIR-Filter) sein können. Die vom Prozessor 210 berechneten Koeffizienten würden den Anzapfungen der FIR-Filter entsprechen. Ein derartiges in 3 gezeigtes Beispiel kann zum Korrigieren von Nichtlinearitäten wirksam sein.
• Allgemein gesagt würde die Filterstruktur für den Korrekturfilter 214 vom Modell abhängen, das verwendet wird, um die Nichtlinearitäten zu modellieren. Genauer kann der Korrekturfilter 214 das Modell widerspiegeln. In einigen Modellen können einige Terme verzögert sein, um dynamische (Arbeitsspeicher-)Nichtlinearitäten wirksamer zu modellieren. In diesen Fällen können Verzögerungsblöcke innerhalb einer anderen Filterstruktur im Korrekturfilter 214 verwendet werden, um dynamische (Arbeitsspeicher-)Nichtlinearitäten zu korrigieren. In einigen Fällen können „Kreuzterme“ aus unterschiedlichen verzögerten Versionen des digitalen Ausgangssignals y[n] erzeugt werden.
• Tonale Kalibrierung
• Ein Weg, um h₂(t) und h₃(t) abzuschätzen, ist, tonale Eingaben in den Signalpfad, z. B. vor dem nichlinearen Teil 104 einzuspeisen, z. B. ein oder mehrere Einzelton- und/oder Mehrtontestsignale. 4 veranschaulicht eine tonale Kalibrierung nach einigen Ausführungsformen der Offenbarung. Ein Ton kann die folgende Form annehmen: $$cos\left({\omega }_{k}t\right)$$

  
• Der Ton oder die tonale Eingabe ist deshalb eine Cosinuswelle mit einer Frequenz von ω_k. In einigen Fällen kann die tonale Eingabe mehrere Töne aufweisen, was cos(ω₁t) + cos(ω₂t) + ... bedeutet, oder anders ausgedrückt kann die tonale Eingabe als eine Summe mehrerer Cosinus bei unterschiedlichen Frequenzen repräsentiert werden. Um den Signalpfad zu stimulieren, um frequenzabhängige Nichtlinearitäten zu extrahieren, können tonale Eingaben mit Eingangsfrequenzen, die eine oder mehrere Nyquist-Zonen des ADC im Signalpfad durchlaufen, als Testsignale auf den Signalpfad angelegt werden und digitale Ausgaben des Signalpfads, die den tonalen Eingaben mit unterschiedlichen Frequenzen entsprechen, werden zur Verarbeitung und Analyse durch den Prozessor oder eine andere geeignete Verschaltung am integrierten Schaltkreis erfasst. Die tonalen Eingaben können beispielsweise Eingangsfrequenzen aufweisen, die einen geeigneten Bereich von Frequenzen des ADC durchlaufen. Der geeignete Bereich von Frequenzen kann eine einzelne Nyquist-Zone des ADC sein, z. B. die erste Nyquist-Zone des ADC, oder die zweite Nyquist-Zone des ADC usw.
• Der chipinterne DAC kann die tonalen Eingaben erzeugen. Die Steuerung kann zum Beispiel den DAC steuern, um Einzeltonsignale als das eine oder die mehreren Testsignale zu erzeugen. In einigen Ausführungsformen kann die Steuerung den Digital-Analog-Wandler steuern, um Mehrtonsignale als das eine oder die mehreren Testsignale zu erzeugen. Das eine oder die mehreren Testsignale können Töne enthalten, die jeweilige Frequenzen über die erste Nyquist-Zone des ADC hinweg aufweisen (von Gleichstrom oder einer Frequenz von null auf f_s/2, wobei f_s die Abtastfrequenz des ADC ist). Ein Puffer kann Werte des digitalen Ausgangssignals des ADC erfassen. Der Prozessor kann die erfassten Werte verarbeiten, um Koeffizienten zum Linearisieren des Signalpfads abzuschätzen.
• Wenn eine bestimmte tonale Eingabe in den Signalpfad eingespeist wird, bewirken Nichtlinearitäten des Signalpfads, dass Oberschwingungen (oder allgemeiner ausgedrückt, nichtlineare Komponenten) am Ausgang des Signalpfads erscheinen. Einer der Zweige von 1, der Zweig zweiter Ordnung, wird in 4 gezeigt, um die Auswirkung der Nichtlinearitäten zu zeigen, die als eine zweite Oberschwingung (HD2) am Ausgang erscheinen. Wenn ein Ton cos(ω₁t) mit einer Frequenz ω₁ als ein Testsignal angelegt wird, wird cos(ω₁t) zu cos(2ω₁t) + ..., nachdem eine statische nichtlineare Potenzfunktion zweiter Ordnung angewandt wird, als (▪)² in Block 110 gezeigt.
  cos(2ω₁t) + ... wird nach Durchlaufen eines linearen Filters zu h₂(t) * cos(2ω₁t) + ..., als h₂(t) in Block 116 gezeigt. Es ist anzumerken, dass: $$h_2\left(t\right)\ast cos\left(2{\omega }_{1}t\right)=\left|H_2\left(j2{\omega }_1\right)\right|cos\left(2{\omega }_{1}t+\angle H_2\left(j2{\omega }_1\right)\right)$$

  
• |H₂(j2ω₁)| ist die Betragskomponente von h₂(t) und ∠H₂(j2ω₁) ist die Phasenkomponente von h₂(t). Auf Grundlage der obigen Formel ist es möglich, durch Untersuchen von Ergebnissen aus einer diskreten Fourier-Transformation (DFT) (z. B. einer schnellen Fourier-Transformation (FFT)) an den digitalen Ausgangssignalen des Signalpfads Informationen über h₂(t) zu extrahieren. Genauer können der Betrag und die Phaseninformationen bei Frequenz 2ω₁ (d. h., an der sich die Oberschwingung befindet) Informationen über h₂(t) bereitstellen. Die Ergebnisse der DFT können ein Leistungsspektrum über der Frequenz einer ADC-Ausgabe, wie in 5 gezeigt, enthalten, wobei die FIGUR einen Grundton („Grundschwingung“) und einen zweiten harmonischen Oberschwingungston („HD2“) zeigt. Die Ergebnisse der FFT können ein Phasenspektrum über der Frequenz einer ADC-Ausgabe enthalten (in den FIGUREN nicht gezeigt).
• In der Praxis ist die tonale Eingabe nicht rein cos(ω₁t), kann jedoch besser als Acos (ω₁t + ϕ) repräsentiert werden. Anders ausgedrückt weist die tonale Eingabe eine Amplitude A und eine Phase ϕ auf, die mit der tonalen Eingabe assoziiert ist. Wenn Acos(ω₁t + ϕ) die Signalkette durchläuft, ist das Ergebnis durch den Zweig zweiter Ordnung Folgendes: $$h_2\left(t\right)\ast \frac{A^2}{2}\text{cos}\left(2{\omega }_{1}t+2\varphi \right)=\frac{A^2}{2}\left|H_2\left(j2{\omega }_1\right)\right|\text{cos}\left(2{\omega }_{1}t+2\varphi +\angle H_2\left(j2{\omega }_1\right)\right)$$

  
• Eine Analyse der FFT muss möglicherweise den Betrag und die Phase (der Amplitude A und der Phase ϕ der tonalen Eingabe entsprechend) der Grundschwingung bei Frequenz ω₁ sowie den Betrag und die Phaseninformationen der Oberschwingung bei Frequenz 2ω₁ berücksichtigen, um Informationen über h₂(t) zu erhalten. Ähnliche Formeln können angewandt werden, um Nichtlinearitäten zu ermitteln, die als eine dritte Oberschwingung (HD3) am Ausgang erscheinen, um Informationen zu ermitteln, die mit h₃(t) assoziiert sind.
• Im Allgemeinen wird ein Frequenzbereich ermittelt, und eine Anzahl von K gleichmäßig beabstandeten Tönen, die den Frequenzbereich durchlaufen, werden jeweils einzeln in den ADC eingespeist. Ausgabedaten, die den K Tönen entsprechen, d. h. K Datensätze, könne am Ausgang des ADC zur weiteren Analyse erfasst werden. Durch Einspeisen von tonalen Eingaben mit unterschiedlichen Frequenzen ist es möglich, mit Filtern assoziierte Informationen, wie h₂(t) und h₃(t) bei unterschiedlichen Frequenzen auf Grundlage der K Datensätze zu extrahieren. Jeder Datensatz kann Informationen über einen oder mehrere interessierende Filter bei einer bestimmten Frequenz bereitstellen. Die extrahierten Informationen aus den K Datensätzen über mehrere Frequenzen können verwendet werden, um einen interessierenden Filter zu rekonstruieren, z. B. h₂(t), h₃(t), (was h₂[n], h₃[n] im Korrekturfilter entspricht). Für jeden Datensatz ist es beispielsweise möglich, ein Paar aus Betrags- und Phaseninformationen zu extrahieren, das mit dem interessierenden Filter assoziiert ist, indem die Grundschwingung (bestimmte Betrags- und Phaseninformationen, die mit der Grundschwingung verbunden sind) und eine nichtlineare Komponente in der Ausgabe des ADC in Beziehung zu setzen (d. h. durch Untersuchen der FFT der vom Einspeisen eines bestimmten Tons gesammelten Ausgabedaten). Ein weiteres Paar aus Betrags- und Phaseninformationen kann aus einem bestimmten Datensatz für einen anderen interessierenden Filter extrahiert werden. Details, wie die Grundschwingung und eine nichtlineare Komponente in der FFT in Beziehung gesetzt werden, um Betrags- und Phaseninformationen für einen interessierenden Filter zu extrahieren, sind durch hierin beschriebene Beispiele erläutert.
• Dementsprechend können die extrahierten Informationen vom Einspeisen von K Tönen in den ADC K Paare aus Betrags- und Phaseninformationen für einen bestimmten interessierenden Filter enthalten, die mit unterschiedlichen Frequenzen assoziiert sind. (Ein anderer Satz von Paaren aus Betrags- und Phaseninformationen kann für eine andere nichtlineare Komponente aus dem gleichen oder einem anderen Datensatz von einer vorangehenden Analyse extrahiert werden.) Die K Paare aus Betrags- und Phaseninformationen bilden (in einigen Fällen eine grobe) Frequenzbereichsdarstellung des gegebenen Filters. Ein digitaler Filter im Korrekturfilter kann auf Grundlage der K Paare aus Betrags- und Phaseninformationen ermittelt werden. Abhängig von der gewünschten digitalen Korrektur können unterschiedliche Verarbeitungsschemata auf die K Paare aus Betrags- und Phaseninformationen oder eine Teilmenge der K Paare aus Betrags- und Phaseninformationen angewandt werden, um den Digitalfilter zu ermitteln. Eine Umkehrtransformation (z. B. von Frequenzbereichsinformationen in Zeitbereichsinformationen) an den K Paaren aus Betrags- und Phaseninformationen (oder einer Ableitung davon) kann zum Beispiel Koeffizienten für einen Digitalfilter ergeben, z. B. h₂[n] und h₃[n]. Die Anzahl der Anzapfungen, die für die Digitalfilter verwendet werden, kann abhängig von der Implementierung variieren. In einigen Fällen kann das Ergebnis der Umkehrtransformation abgeschnitten werden, um das Ergebnis auf Koeffizienten einer geeigneten Anzahl von Anzapfungen für den Digitalfilter abzubilden. Die Zeitbereichsdarstellung des Filters auf Grundlage der K Paare aus Betrags- und Phaseninformationen kann durch andere Verfahren als der Umkehrtransformation ermittelt werden.
• In einigen Ausführungsformen kann das Testsignal ein Mehrtonsignal sein. Ein Einspeisen eines Mehrtonsignals kann der Kalibrierung ermöglichen, die Koeffizienten abzuschätzen, was Zweitonverzerrungen (Intermodulation oder IMD). Für IMD-Terme liegt die Herausforderung darin, herauszufinden, wie unterschiedlich beabstandete Töne (in der Frequenz) mit den IMDs verbunden sind, die die Töne erzeugen. Für eine IMD-Abschätzung der zweiten Ordnung und der dritten Ordnung kann ein Mehrtonsignal mit Tönen bei f₁, f₂ Töne bei f₁ ± f₂, 2f₁±f₂, 2f₂±f₁ erzeugen. Durch Beobachten der FFT des digitalen Ausgangssignals, das aus dem Einspeisen von Mehrton-Testsignalen erzeugt wurde, können IMD-Terme abgeschätzt werden.
• Überlegungen in Verbindung mit der Verwendung eines chipinternen DAC zur tonalen Kalibrierung
• Mehrere Überlegungen werden berücksichtigt, um sicherzustellen, dass das tonale Kalibrierschema richtig und gut funktioniert. Wie oben bei 2 erwähnt, ist der chipinterne DAC vorzugsweise linearer als die Ziel-Linearität des Signalpfads nach der Linearisierung. Andernfalls kann es weniger wahrscheinlich sein, dass das Kalibrierschema die Linearität der Gesamtsignalkette verbessert, falls der erzeugte und eingespeiste Ton sehr nichtlinear ist. Außerdem kann der chipinterne DAC abgesehen vom gewünschten Ton Spiegelungen erzeugen. Die durch den chipinternen DAC erzeugten Spiegelungen könnten problematisch sein, wenn die Frequenz des Tons nahe der Hälfte der Abtastfrequenz des ADC ist (z. B. f_s/2). Genauer machen es die Spiegelungen schwierig, Informationen, die mit h₂(t) und h₃(t) verbunden sind, für Hochfrequenzeingaben nahe bei f_s/2 abzuschätzen (wenn f_in nahe bei f_s/2 liegt). Um diesem Problem entgegenzuwirken, können abgeschätzte Frequenzantworten für h₂(t) und h₃(t) nahe bei f_s/2 künstlich auf einen vorbestimmten Wert, wie zum Beispiel null, gesetzt werden. In einigen Fällen können die Frequenzantworten künstlich auf null abfallen, wenn sich die Antwort f_s/2 annähert. Dies stellt sicher, dass die aus den Frequenzantworten ermittelten Koeffizienten die Leistung (d. h. Linearität) für Eingaben nahe bei f_s/2 verschlechtern würden. Ein Erhöhen der Rate des DAC kann das Problem mindern, aber auf Kosten größerer Komplexität.
• Bei Verwendung eines chipinternen DAC muss das tonale Kalibrierungsschema möglicherweise berücksichtigen, ob eine Diskrepanz zwischen dem chipinternen DAC-Einspeisungspfad und dem Eingangssignalpfad den Abschätzungsprozess beeinflussen würde. 6 veranschaulicht Frequenzverhalten in verschiedenen Signalpfaden für eine tonale chipinterne Kalibrierung nach einigen Ausführungsformen der Offenbarung. Wie gezeigt wird der Eingangssignalpfad von x(t) zum nichtlinearen Teil 104 durch zwei Frequenzantworten modelliert, w₂(t) 602 und w₃(t) 603 (durch einen Knoten 610 getrennt, der den Ausgang des DAC 206 mit dem Signalpfad verbindet). Der DAC-Einspeisungspfad wird durch eine Frequenzantwort w₁(t) 601 und w₃(t) 603 modelliert. Abhängig davon, wie die Nichtlinearitäten extrahiert werden, ist es möglich, dass die Diskrepanzen oder Fehlanpassungen zwischen diesen Frequenzantworten als eine „falsche“ Nichtlinearität erscheinen würden und verursachen würden, dass das Korrektur-/Abgleichsschema fälschlich Fehler korrigieren würde, die nicht mit den tatsächlichen Nichtlinearitäten des Signalpfads assoziiert sind. Eine Überlegung gilt für alle Fehlanpassungen zwischen w₁(t) 601 und w₂(t) 602. Vorteilhafterweise ist das tonale Kalibrierungsschema eingerichtet, die Antwort (z. B. h₁(t), h₂(t) und h₃(t)) im nichtlinearen Teil 104 zu modellieren und zu extrahieren, Fehlanpassungen zwischen w₁(t) 601 und w₂(t) 602 wären unwichtig. Eine weitere Überlegung gilt für alle Fehlanpassungen zwischen w₁(t) 601 und w₃(t) 603. Vorteilhafterweise ist das tonale Kalibrierungsschema so eingerichtet, dass die Auswirkung von w₁(t) 601 und w₃(t) 603 in den Abschätzungsberechnungen nicht erscheint. Genauer vergleicht das tonale Kalibrierungsschema die Grundschwingung relativ zur Oberschwingung (z. B. HD2 und HD3), um h₂(t) und h₃(t) abzuschätzen, und findet die Beziehung zwischen der Grundschwingung und der Oberschwingung. Die relative Messung ermöglicht, dass sich die Auswirkung von w₁(t) 601 und w₃(t) 603 in den Berechnungen aufhebt. Um das Abschätzungsschema zu implementieren, kann der chipinterne Prozessor die Koeffizienten zum Linearisieren des Signalpfads durch Vergleichen einer Grundschwingung und einer Oberschwingung im digitalen Ausgangssignal abschätzen. Insbesondere kann der chipinterne Prozessor die Betrags- und Phaseninformationen der Grundschwingung und die Betrags- und Phaseninformationen der Oberschwingung vergleichen, um Informationen über die Nichtlinearitäten zu extrahieren. Aus den Informationen können Koeffizienten zum Linearisieren des Signalpfads abgeschätzt oder ermittelt werden. Der Vergleich führt dazu, dass w₁(t) 601 und w₃(t) 603 keinen Faktor in der Abschätzungsberechnung darstellen. Anders ausgedrückt kürzen sich die Transferfunktionen (oder Reaktionen) im DAC-Einspeisungspfad heraus, wenn die Nichtlinearitäten charakterisiert werden. Das Prinzip liegt darin, dass die Grundschwingung und die Oberschwingung beide die gleichen Transferfunktionen w₁(t) 601 und w₃(t) 603 erfahren. Der Vergleich dient als eine „differenzielle“ Messung und die Transferfunktionen w₁(t) 601 und w₃(t) 603 würden aus den Abschätzungsberechnungen herausgenommen werden.
• 7 veranschaulicht eine Aufhebung der Auswirkung des Frequenzverhaltens im Digital-Analog-Wandlersignalpfad für eine tonale chipinterne Kalibrierung nach einigen Ausführungsformen der Offenbarung. 7 veranschaulicht auch die Abschätzungsberechnungen, die die Grundschwingung und die zweite Oberschwingung vergleichen, um Informationen über h₂(t) zu extrahieren. Während der Vergleich zwischen der Grundschwingung und anderen Oberschwingungen (z. B. HD3) nicht gezeigt sind, versteht sich, dass ähnliche Prinzipien ebenfalls für andere Vergleiche gelten (um die gleiche vorteilhafte Wirkung zu erzielen). Während einer Kalibrierphase wird ein Schalter geschlossen, um den DAC-Einspeisungspfad zu bilden, und ein anderer Schalter wird geöffnet, um den ADC 102 zur Kalibrierung vom normalen Eingang offline zu nehmen. Transferfunktion (oder Reaktion) h_DAC(t) 702 repräsentiert die Wirkung von w₁(t) 601 und w₃(t) 603. h_LIN(t) 704 repräsentiert die Transferfunktion des Zweigs erster Ordnung und h₂(t) 706 repräsentiert die Transferfunktion im Zweig zweiter Ordnung, die die Funktion (▪)² 708 enthält. Die Zweige erster und zweiter Ordnung sind ein Teil des Modells für den nichtlinearen Teil der Signalkette, die dem ADC vorangeht (wie vorher durch 1 veranschaulicht).
• Während der Kalibrierphase erzeugt der chipinterne DAC 206 bei ω_c einen Ton. Am Ausgang von h_DAC(t) 702, durch X 711 bezeichnet, würde das Signal die folgende Form aufweisen: $$\left|H_{DAC}\left(j{\omega }_c\right)\right|\text{cos}\left({\omega }_{c}t+\angle H_{DAC}\left(j{\omega }_c\right)\right)$$

  
• Nach Durchlaufen der Transferfunktion h_LIN(t) im Zweig erster Ordnung würde das Signal am Ausgang von h_LIN(t), mit A 712 bezeichnet, die folgende Form aufweisen: $$\left|H_{DAC}\left(j{\omega }_c\right)\right|\left|H_{LIN}\left(j{\omega }_c\right)\right|\text{cos}\left({\omega }_{c}t+\angle H_{DAC}\left(j{\omega }_c\right)+H_{LIN}\left(j{\omega }_c\right)\right)$$

  
• Nach Durchlaufen der Funktion (▪)² 708 im Zweig zweiter Ordnung würde das Signal am Ausgang von Funktion (▪)² 708, mit B 713 bezeichnet, die folgende Form aufweisen: $${\left|H_{DAC}\left(j{\omega }_c\right)\right|}^2\cdot \frac{1}{2}\text{cos}\left(2{\omega }_{c}t+2\angle H_{DAC}\left(j{\omega }_c\right)\right)+\frac{1}{2}{\left|H_{DAC}\left(j{\omega }_c\right)\right|}^2$$

  
• Die für die obigen Formeln verwendete trigonometrische Identität lautet: $${\left(\text{a}\cdot \text{cos}\left({\omega }_{c}t\right)\right)}^2=a^2\left(\frac{1+\text{cos}\left(2{\omega }_{c}t\right)}{2}\right)$$

  
• Nachdem das Signal bei B 713 die Transferfunktion h₂(t) 706 im Zweig zweiter Ordnung durchläuft, würde das Signal am Ausgang von h₂(t) 706, mit C 714 bezeichnet, die folgende Form aufweisen: $${\left|H_{DAC}\left(j{\omega }_c\right)\right|}^2\left|H_2\left(j2{\omega }_c\right)\right|\cdot \frac{1}{2}\text{cos}\left(2{\omega }_{c}t+2\angle H_{DAC}\left(j{\omega }_c\right)+\angle H_2\left(j2{\omega }_c\right)\right)+\left\{\text{DC term}\right\}$$

  
• Gleichung 8 weist den {Gleichstromterm} auf, $\frac{1}{2}{\left|H_{DAC}\left(j{\omega }_c\right)\right|}^2,$

  

  aber der {Gleichstromterm} wird der Einfachheit halber ignoriert, da er die Betrags- und Phasenberechnungen nicht beeinflusst.
• Um h₂(t) abzuschätzen, werden das Signal bei A 712 (die Grundschwingung) und das Signal bei C 714 (die zweite Oberschwingung HD2) miteinander verglichen. Genauer wird das Signal bei A 712 (durch Gleichung 5 repräsentiert) quadriert, um ein „korrigierendes Signal“ zu bilden und mit Signal bei C 714 verglichen (durch Gleichung 7 repräsentiert). Die Betrags- und Phaseninformationen des quadrierten Signals bei A 712 („das korrigierende Signal“) wird mit den Betrags- und Phaseninformationen des Signals bei C 714 verglichen. Die Betrags- und Phasendifferenz, die sich aus dem Vergleich ergibt, kann zur Betragsreaktion und Phasenreaktion eines Korrekturfilters werden, der die Nichtlinearitäten korrigieren kann.
• Quadrieren des Signals bei A 712, durch Gleichung 5 repräsentiert, ergibt: $$\begin{array}{l}{\left|H_{DAC}\left(j{\omega }_c\right)\right|}^2{\left|H_{LIN}\left(j{\omega }_c\right)\right|}^2\text{cos}\left(2{\omega }_{c}t+2\angle H_{DAC}\left(j{\omega }_c\right)+2\angle H_{LIN}\left(j{\omega }_c\right)\right)\hfill \\ +\left\{\text{Ignorien des Gleichstromterms}\right\}\hfill \end{array}$$

  
• Aus Gleichung 9 weist das quadrierte Signal bei A 712 („ein korrigierendes Signal“) einen Betrag auf von: $${\left|H_{DAC}\left(j{\omega }_c\right)\right|}^2{\left|H_{LIN}\left(j{\omega }_c\right)\right|}^2$$

  
• Aus Gleichung 8 weist das Signal bei C 714 einen Betrag auf von: $${\left|H_{DAC}\left(j{\omega }_c\right)\right|}^2\left|H_2\left(j2{\omega }_c\right)\right|$$

  
• Es ist anzumerken, dass die Betragsinformationen des quadrierten Signals bei A 712 und des Signals bei C 714 den Beträgen der Grundschwingung und der Oberschwingung entsprechen, die aus der DFT (z. B. FFT) des digitalen Ausgangssignals ersichtlich sind. Beim Vergleichen des Betrags des quadrierten Signals bei A 712 („das korrigierende Signal“) und des Betrags des Signals bei C 714 wird Gleichung 10 durch Gleichung 11 dividiert: $$\frac{{\left|H_{DAC}\left(j{\omega }_c\right)\right|}^2{\left|H_{LIN}\left(j{\omega }_c\right)\right|}^2}{{\left|H_{DAC}\left(j{\omega }_c\right)\right|}^2\left|H_2\left(j2{\omega }_c\right)\right|}=\frac{{\left|H_{LIN}\left(j{\omega }_c\right)\right|}^2}{\left|H_2\left(j2{\omega }_c\right)\right|}$$

  
• In Gleichung 12 ist ersichtlich, dass der Term |H_DAC(jω_c)| durch die Division herausgekürzt wird. Dementsprechend hängt die Schätzung nicht von h_DAC(t) 702 ab. Der Betrag des Korrekturfilters bei 2ω_c kann auf den Ausdruck in Gleichung 12 gesetzt werden.
• Aus Gleichung 9 weist das quadrierte Signal bei A 712 eine Phase auf von: $$2\angle H_{DAC}\left(j{\omega }_c\right)+2\angle H_{LIN}\left(j{\omega }_c\right)$$

  
• Aus Gleichung 8 weist das Signal bei C 714 eine Phase auf von: $$2\angle H_{DAC}\left(j{\omega }_c\right)+\angle H_2\left(j2{\omega }_c\right)$$

  
• Es ist anzumerken, dass die Phaseninformationen des quadrierten Signals bei A 712 und des Signals bei C 714 den Phasen der Grundschwingung und der Oberschwingung entsprechen, die aus der DFT (z. B. FFT) des digitalen Ausgangssignals ersichtlich sind. Beim Vergleichen der Phase des quadrierten Signals bei A 712 und der Phase des Signals bei C 714 wird Gleichung 13 von Gleichung 14 subtrahiert: $$2\angle H_{DAC}\left(j{\omega }_c\right)+2\angle H_{LIN}\left(j{\omega }_c\right)-\left(2\angle H_{DAC}\left(j{\omega }_c\right)+\angle H_2\left(j2{\omega }_c\right)\right)=2\angle H_{LIN}\left(j{\omega }_c\right)-\angle H_2\left(j2{\omega }_c\right)$$

  
• In Gleichung 15 ist ersichtlich, dass der Term ∠H_DAC(jω_c) durch die Subtraktion wegfällt. Dementsprechend hängt die Schätzung nicht von h_DAC(t) 702 ab. Die Phase des Korrekturfilters bei 2ω_c kann auf den Ausdruck in Gleichung 15 gesetzt werden.
• Verwendung eines Breitbandsignals als ein Testsignal
• Breitbandsignale können als ein Testsignal eingespeist werden, um die Signalkette anzuregen und ihre Nichtlinearitäten zu messen. 8 veranschaulicht einen weiteren beispielhaften integrierten Schaltkreis, der eine chipinterne Signalpfadlinearisierung aufweist, nach einigen Ausführungsformen der Offenbarung. Die Steuerung 208 ist ein Pseudozufallszahlengenerator und steuert den Digital-Analog-Wandler 206, um ein Breitbandsignal zu erzeugen, das über einen Bereich von Frequenzen verteilt ist. Genauer kann die Steuerung 208 eine Pseudozufallszahlensequenz u[n] erzeugen und u[n] dem DAC 206 als Eingabe bereitstellen. u[n] kann eine digitale Ziffernsequenz mit einer einheitlichen, weißen Frequenzantwort über z. B. eine erste Nyquist-Zone sein. Der DAC 206 würde dann die Pseudozufallszahlensequenz in Analogform als das Testsignal ausgeben, das in den Signalpfad eingespeist wird. Vorteilhafterweise, da der DAC 206 mit dem ADC 102 chipintern ist, kann der DAC-Takt 880 vom gleichen Taktgeber kommen, der den ADC 106 ansteuert (dem ADC-Abtasttaktgeber). Der Signalpfad erzeugt das digitale Ausgangssignal y[n] auf Grundlage des Testsignals. Das Fehlersignal e[n] wird auf Grundlage von y[n] oder für ein adaptives Schema vom korrigierten digitalen Ausgangssignal y_c[n] gebildet. Beispielsweise, e[n]=u[n]-y_c[n]. Nichtlinearitäten des nichtlinearen Teils 104 können aus dem Fehlersignal e[n] extrahiert werden. Um e[n] zu generieren, kann der Puffer 212 u[n] und y_c[n] empfangen und subtrahiert u[n] von y_c[n], um e[n] zu erhalten. Der Prozessor 210 kann die Nichtlinearitäten auf Grundlage von e[n] und y[n], z. B. durch Korrelationen zwischen e[n] und y[n] abschätzen. Es ist möglich, alternativ eine Korrektur auf u[n] anzuwenden um u_c[n] zu bilden, und das Fehlersignal e[n] kann durch Subtrahieren von u_c[n] von y[n] erhalten werden (d. h., e[n]=y[n]-u_c[n]). Der Prozessor 210 kann die Nichtlinearitäten auf Grundlage von u[n] und e[n], z. B. durch Korrelationen zwischen e[n] und u[n] abschätzen. Koeffizienten zum Korrigieren der Nichtlinearitäten zweiter Ordnung und dritter Ordnung (die Koeffizienten HD2 und HD3) können beispielsweise durch Korrelationen vom Typ der kleinsten Quadrate (KQ) oder Least-Mean-Squares (LMS) abgeschätzt werden. Zur Robustheit können orthogonale Polynome oder andere Verfahren verwendet werden. HD2-Koeffizienten können zum Beispiel aus dem beispielhaften Satz von M linearen Gleichungen unten abgeschätzt werden, die aus Datensätzen der Länge N gebildet sind: $$\left[\begin{array}{c}\widehat{h_{P2}}\left[0\right]\\ \widehat{h_{P2}}\left[1\right]\\ \cdots \\ \widehat{h_{P2}}\left[M-1\right]\end{array}\right]=\left[\begin{array}{cccc}{u}^2\left[0\right]& u^2\left[1\right]& \dots & u^2\left[N-1\right]\\ u^2\left[1\right]& u^2\left[2\right]& \dots & u^2\left[N\right]\\ \dots & \dots & \dots & \dots \\ u^2\left[M-1\right]& \dots & \dots & u^2\left[N+M-1\right]\end{array}\right]\left[\begin{array}{c}e\left[0\right]\\ e\left[1\right]\\ \dots \\ e\left[N-1\right]\end{array}\right]$$

  

  $$\begin{array}{l}\left[\begin{array}{c}\widehat{h_{P2}}\left[0\right]\\ \widehat{h_{P2}}\left[1\right]\\ \cdots \\ \widehat{h_{P2}}\left[M-1\right]\end{array}\right]=\\ \left[\begin{array}{cccc}\frac{1}{2}\left(3u^2\left[0\right]-1\right)& \frac{1}{2}\left(3u^2\left[1\right]-1\right)& \dots & \frac{1}{2}\left(3u^2\left[N-1\right]-1\right)\\ \frac{1}{2}\left(3u^2\left[1\right]-1\right)& \frac{1}{2}\left(3u^2\left[2\right]-1\right)& \dots & \frac{1}{2}\left(3u^2\left[N\right]-1\right)\\ \dots & \dots & \dots & \cdots \\ \frac{1}{2}\left(3u^2\left[M-1\right]-1\right)& \dots & \dots & \frac{1}{2}\left(3u^2\left[N+M-1\right]-1\right)\end{array}\right]\left[\begin{array}{c}e\left[0\right]\\ e\left[1\right]\\ \dots \\ e\left[N-1\right]\end{array}\right]\end{array}$$

  

  $$\begin{array}{l}\left[\begin{array}{c}\widehat{h_{P2}}\left[0\right]\\ \widehat{h_{P2}}\left[1\right]\\ \cdots \\ \widehat{h_{P2}}\left[M-1\right]\end{array}\right]=\\ \left[\begin{array}{cccc}{u}_0\left[0\right]u_1\left[0\right]& u_0\left[1\right]u_1\left[1\right]& \dots & u_0\left[N-1\right]u_1\left[N-1\right]\\ u_0\left[1\right]u_1\left[0\right]& u_0\left[2\right]u_1\left[2\right]& \dots & u_0\left[N\right]u_1\left[N\right]\\ \dots & \dots & \dots & \cdots \\ u_0\left[M-1\right]u_1\left[M-1\right]& \dots & \dots & u_0\left[N+M-1\right]u_1\left[N+M-1\right]\end{array}\right]\left[\begin{array}{c}e\left[0\right]\\ e\left[1\right]\\ \dots \\ e\left[N-1\right]\end{array}\right]\end{array}$$

  
• Gleichung 16 ist ein Beispiel von linearen Gleichungen auf Grundlage von Korrelationen vom KQ- oder LMS-Typ. Gleichung 17 ist ein Beispiel von linearen Gleichungen auf Grundlage von orthogonalen Polynomen. Gleichung 18 ist ein Beispiel von linearen Gleichungen auf Grundlage von Produkten von Bits. Wie in den Gleichungen 16-18 veranschaulicht, werden die Korrelationen zwischen e[n] und u[n] hergestellt. Falls die Korrelationen zwischen e[n] und y[n] hergestellt werden, kann der gleiche Satz linearer Gleichungen verwendet werden, nachdem u[n] durch y[n] ersetzt wurde.
• Zeitverzögertes Verschachteln
• Eine Überlegung beim Verwenden eines Breitbandsignals als Testsignal ist, dass die Oberschwingung zweiter Ordnung HD2 das bis zu Zweifache (2x) und die Oberschwingung dritter Ordnung HD3 das bis zu Dreifache (3x) der Bandbreite des ADC 106 aufweisen, unter der Annahme, dass der DAC 206 mit der gleichen Rate wie der ADC 106 läuft. Beim Abschätzen der HD2- und HD3-Korrekturkoeffizienten mit der ADC-Abtastrate (1x) unter Verwendung adaptiver Filterverfahren (z. B. KQ oder LMS) konvergieren die Koeffizienten, sodass sie das gefaltete Spektrum am besten korrigieren, nachdem HD2 und HD3 Aliasing unterzogen wurden. Dies ist nicht ideal, falls HD2 und HD3 mit der Frequenz und über verschiedene Nyquist-Zonen variieren. Um HD2 und HD3 richtig zu korrigieren, kann die ADC-Ausgabe zuerst auf z. B. 4x die Rate interpoliert werden, der HD2- und HD3-Korrekturfilter angewandt werden und die Daten danach zurück auf die 1x-Rate (ohne Filtern) heruntergetaktet werden. Da der Korrekturfilter mit der 4x-Rate arbeitet, wird die adaptive Filterung idealerweise ebenfalls mit der 4x-Rate durchgeführt. Anders ausgedrückt können die digitalen ADC-Ausgangsdaten mit der höheren Rate (z. B. der 4x-Rate) erzeugt werden und die Korrektur kann ebenfalls mit der gleichen höheren Rate (z. B. der 4x-Rate) erfolgen. Allgemein gesagt sollte die höhere Rate gleich oder höher als das 3x der ADC-Rate sein, falls das Linearisierungsschema darauf abzielt, zumindest die zweite und die dritte Oberschwingung zu berücksichtigen.
• Um eine Korrektur mit der höheren Rate durchzuführen, kann eine Hinauftaktung, Heruntertaktung und Verwendung von Koeffizienten durchgeführt werden, die mit der höheren Rate erzeugt werden. 9 veranschaulicht ein Korrekturschema, das Interpolation involviert, nach einigen Ausführungsformen der Offenbarung. Zur Veranschaulichung führt der Korrekturfilter 212 wie gezeigt eine nichtlineare Kalibrierung durch (ähnlich dem in 3 gezeigten Beispiel). Andere geeignete Filterschemata oder -strukturen sind von der Offenbarung vorgesehen. Der Korrekturfilter 212 weist drei Parallelzweige auf: den Zweig erster Ordnung, den Zweig zweiter Ordnung und den Zweig dritter Ordnung. Vor dem Filtern durch Funktionsblöcke 922 und 924 und die Filter 932 und 934 wird das digitale Ausgangssignal y[n] durch eine Interpolationseinheit 910 auf das 4x hinaufgetaktet/interpoliert. Die Ausgaben des Zweigs zweiter Ordnung und des Zweigs dritter Ordnung werden durch einen Summierungsknoten 915 aufsummiert/kombiniert. Die kombinierte Ausgabe des Zweigs zweiter Ordnung und des Zweigs dritter Ordnung wird durch die Heruntertaktungseinheit 920 um das 4x heruntergetaktet. Der Zweig erster Ordnung und die heruntergetaktete kombinierte Ausgabe der Zweige zweiter Ordnung und dritter Ordnung werden vom Summierungsknoten 930 aufsummiert, um y_c[n] zu bilden. Der resultierende Korrekturfilter 214 kann unter Verwendung von mit der 4x-Rate erzeugten Koeffizienten eine Korrektur mit der 4x-Rate durchführen.
• Ein Abschätzen von Koeffizienten für den Korrekturfilter mit der 4x-Rate ist nicht trivial. Idealerweise könnte der ADC z. B. mit der 4x-Rate zum Training der Koeffizienten laufen gelassen werden und dann könnten die Koeffizienten auf den ADC angewandt werden, der mit der normalen 1x-Rate läuft (nach Interpolieren um das 4x). Um zu vermeiden, dass der ADC z. B. mit der 4x-Rate laufen gelassen wird, ist ein möglicher Ansatz, dem ADC zu ermöglichen, durch zeitverzögertes Verschachteln mit einer effektiven 4x-Rate abzutasten. Durch Nutzen einer Kalibrierumgebung im Vordergrund und eines geschlossenen Systems mit dem DAC 206 chipintern zur Signalkette ist es möglich, digitale Ausgangsdaten der Signalkette mit der höheren Rate (z. B. 4x) zu erzeugen, ohne den chipinternen DAC mit dem 4x der ADC-Rate laufen lassen zu müssen. Zeitverzögertes Verschachteln für das Kalibrierungsschema bedeutet, dass das Kalibrierungsschema (1) die gleiche Testsignalsequenz u[n] durch den chipinternen DAC laufen lassen kann, (2) das gleiche Testsignal vom chipinternen DAC mehrmals (z. B. viermal) durch den ADC einspeisen kann, mit mehreren gleichmäßig beabstandeten Taktphasen (z. B. vier 90 Grad phasenverschobene Takte in Bezug auf den ADC-Takt), (3) die digitalen Ausgabedaten verschachteln kann, die aus dem Laufenlassen des gleichen Testsignals mit der höheren (z. B. 4x) Rate im Puffer erzeugt wurden, und (4) eine Koeffizientenabschätzung unter Verwendung der zeitverzögerten verschachtelten Daten im Puffer durchführen kann. Während einige der Beispiele von zeitverzögertem Verschachteln hierin digitale Ausgabedaten mit der 4x-Rate erhalten, versteht sich, dass andere digitale Ausgabedaten mit einer anderen höheren Rate auf eine ähnliche Weise erhalten werden können.
• Dementsprechend kann das Verfahren zum Linearisieren des Signalpfads ein Wiederholen, durch einen Signalgenerator (z. B. eine chipinterne Steuerung, die einen chipinternen DAC ansteuert), einer Testsequenz enthalten, die über mehrere Zeiträume in den Signalpfad eingespeist wird. Für jeden Zeitraum wird der Signalgenerator unter Verwendung von Taktsignalen getaktet, die um unterschiedliche Beträge verschoben sind (z. B. Taktsignale, deren Phasen gleichmäßig über 360 Grad beabstandet sind). 10 veranschaulicht ein zeitverzögertes verschachteltes Taktschema für den ADC und den DAC, um interpolierte Daten zu erzeugen, nach einigen Ausführungsformen der Offenbarung. Mit dem gegebenen ADC-Takt als „T_s“ gezeigt, zeigt das Beispiel vier verschiedene Taktsignale, z. B. DAC „0“, DAC „1“, DAC „2“ und DAC „3“, die um 90 Grad phasenverschoben sind. Das Ausmaß der Phasenverschiebung kann vom Verschachtelungsmultiplikator des zeitverzögerten Verschachtelungsschemas abhängen (z. B. sind die Grade der Phasenverschiebung im Allgemeinen gleich 360 Grad dividiert durch den Verschachtelungsmultiplikator). Die aus dem Signalpfad aus den mehreren Zeiträumen erfassten Daten werden in einem Puffer verschachtelt. Ein Fehler des Signalpfads (z. B. e[n]) kann aus den im Puffer verschachtelten Daten ermittelt werden.
• Verschachteln von Daten im Puffer bedeutet, dass die Daten an verschachtelten Arbeitsspeicherpositionen im Puffer gespeichert werden können. Für eine erste Sequenz von Daten können die Datenpunkte an jeder 4. Arbeitsspeicherposition (z. B. Arbeitsspeicherpositionen 0, 4, 8) gespeichert werden. Für eine nachfolgende Sequenz von Daten, die aus dem nächsten phasenverschobenen Takt erzeugt wurden, können die Datenpunkte an jeder 4. Position gespeichert werden, die um eine Position von den zum Speichern der vorangehenden Sequenz von Daten verwendeten Positionen verschoben sind (z. B. Arbeitsspeicherpositionen 1, 5, 9, ...). Zeitverzögertes Verschachteln bildet die 4x-Daten effektiv, ohne den chipinternen DAC mit dem 4x der ADC-Rate laufen lassen zu müssen. Durch zeitverzögertes Verschachteln läuft der chipinterne DAC mit einer effektiven Rate des 4x der ADC-Rate unter Verwendung der phasenverschobenen Takte (ohne tatsächlich den chipinternen DAC mit der 4x-Rate laufen zu lassen/zu takten).
• Nehmen wir in einem Beispiel eine (einheitliche, weiße) Breitband-DAC-Eingangssequenz u[n] der Länge N. Wieder auf 8 Bezug nehmend, stellt die Steuerung 208 ein gleiches digitales Eingangssignal während eines ersten Zeitraums und eines zweiten Zeitraums bereit. Die Steuerung 208 erzeugt während des ersten Zeitraums ein erstes Taktsignal (z. B. DAC „0“ von 10) für den DAC 206, der mit einem Taktsignal phasengleich ist, das den ADC 102 ansteuert (z. B. „T_s“ von 10). Während des zweiten Zeitraums erzeugt die Steuerung 208 ein zweites Taktsignal (z. B. DAC „1“ von 10) für den Digital-Analog-Wandler, der zum Taktsignal phasenverschoben ist, das den ADC 102 ansteuert (z. B. „T_s“ von 10). Während des ersten Zeitraums werden Werte des digitalen Ausgangssignals (z. B. y[n]) erfasst, während der DAC-Takt 880 am ADC-Takt ausgerichtet ist. Während des zweiten Zeitraums werden für die gleiche Sequenz u[n] Werte des digitalen Ausgangssignals (z. B. y[n]) erfasst, während der DAC-Takt 880 um 90 Grad phasenverschoben ist. Das Gleiche kann für DAC-Taktverschiebungen von 180 und 270 Grad (z. B. DAC „0“ und DAC „1“ von 10) während eines dritten bzw. eines vierten Zeitraums wiederholt werden. Der Puffer 212 kann Werte des während des ersten Zeitraums erfassten digitalen Ausgangssignals, die Werte des während des zweiten Zeitraums erfassten digitalen Ausgangssignals, die Werte des während des dritten Zeitraums erfassten digitalen Ausgangssignals und die Werte des während des vierten Zeitraums erfassten digitalen Ausgangssignals verschachteln.
• Das Verschachtelungsschema und der ADC 102 erfassen das DAC-Signal u[n] effektiv mit der 4x-Rate und bilden verschachtelte Daten y_4x[n]. Die Koeffizientenabschätzung kann dann mit der 4-fachen Rate stattfinden. 11 veranschaulicht einen beispielhaften Datenpfad zur Kalibrierung unter Verwendung der vom Taktschema von 10 erzeugten Daten nach einigen Ausführungsformen der Offenbarung. Der Puffer kann die während vier Zeiträume erfassten Daten verschachteln, um y_4x[n] zu bilden. Wenn S3 in den Kalibriermodus geschaltet wird, werden verschachtelte Daten y_4x[n] vom Puffer in den Korrekturfilter 214 in die Zweige im Korrekturfilter eingespeist. Der Korrekturfilter erzeugt ein korrigiertes digitales Ausgangssignal y_c4x[n]. Angenommen, dass u[n] ein Halteverhalten der nullten Ordnung aufweist, wird u[n] interpoliert, um u_ZOH[n] zu erzeugen. Fehlerblock 1102 (der ein Teil des Puffers 212 von 8 sein kann) kann dann die interpolierte DAC-Eingangssequenz u_ZOH[n] während der verschiedenen Zeiträume erfasste verschachtelte Werte y_4x[n] verwenden, um die Fehlerdaten e_4x[n] zu ermitteln.
• Durch Modifizieren einer Koeffizientenabschätzung mit der 4x-Rate und unter der Annahme eines Halteverhaltens der nullten Ordnung, wobei $u_{ZOH}^2\left[0\right]=u_{ZOH}^2\left[1\right]=u_{ZOH}^2\left[2\right]=u_{ZOH}^2\left[3\right]$

  

  kann ein beispielhafter Gleichungssatz zum Ermitteln der HD2-Koeffizienten die folgende Formulierung aufweisen: $$\left[\begin{array}{c}\widehat{h_{P2}}\left[0\right]\\ \widehat{h_{P2}}\left[1\right]\\ \cdots \\ \widehat{h_{P2}}\left[M-1\right]\end{array}\right]=\left[\begin{array}{cccc}{u}_{ZOH}^2\left[0\right]& u_{ZOH}^2\left[1\right]& \dots & u_{ZOH}^2\left[N-1\right]\\ u_{ZOH\left[1\right]}^2& u_{ZOH}^2\left[2\right]& \dots & u_{ZOH}^2\left[N\right]\\ \dots & \dots & \dots & \cdots \\ u_{ZOH\left[M-1\right]}^2& \dots & \dots & u_{ZOH}^2\left[N+M-1\right]\end{array}\right]\left[\begin{array}{c}{e}_{4x}\left[0\right]\\ e_{4x}\left[1\right]\\ \dots \\ e_{4x}\left[N-1\right]\end{array}\right]$$

  
• Alternative Modelle für Nichtlinearitäten
• Abgesehen vom in 1 und 6 gezeigten Beispiel können andere Modelle verwendet werden, um die Nichtlinearitäten zu modellieren, einschließlich einiger Modelle, die möglicherweise dynamische (Arbeitsspeicher-)Nichtlinearitäten effizienter modellieren können. Während die Beispiele in den 1 und 6 sowohl statische (arbeitsspeicherlose) und dynamische Nichtlinearitäten korrigieren können, können die Korrekturfilter viele Anzapfungen aufweisen. Durch unterschiedliches Modellieren der Nichtlinearitäten, z. B. mit einem anderen Satz von Zweigen (oder Termen), ist es möglich, Korrekturfilter zu konstruieren, die mit weniger Anzapfungen implementiert werden können (was den Korrekturmechanismus effizienter gestalten kann). 12 veranschaulicht ein beispielhaftes Modell der Nichtlinearitäten eines Signalpfads nach einigen Ausführungsformen der Offenbarung. Fachleute auf dem Gebiet verstehen, dass dieses Modell nur als ein Beispiel gezeigt ist. Das beispielhafte Modell weist komplexere Zweige auf, die durch Summierknoten aufsummiert/kombiniert werden, und die Zweige ergeben andere HD2 und HD3 im Vergleich zum in den 1 und 6 gezeigten Modell. Der Zweig erster Ordnung weist h₁(t) in Block 1202 auf. Das Modell für HD2 kann zwei Ausdrücke enthalten. Der erste Term wird durch eine statische nichtlineare Potenzfunktion der 2. Ordnung, als (▪)² in Block 1204 gezeigt, und einen linearen Filter h₂(t) in Block 1206 erzeugt. Der zweite Term (Kreuzterm) wird durch Multiplizieren (durch den Multiplikator 1210) der Eingabe und einer verzögerten Version der Eingabe (durch Verzögerungselement 1208) und Filtern des Produkts mit dem linearen Filter h_2b(t) in Block 1212 erzeugt. Das Modell für HD3 kann drei Ausdrücke enthalten. Der erste Term wird durch die statische nichtlineare Potenzfunktion der 3. Ordnung, als (▪)³ in Block 1214 gezeigt, und einen linearen Filter h₃(t) in Block 1206 erzeugt. Der zweite Term (Kreuzterm) wird durch Multiplizieren (durch den Multiplikator 1222) der Eingabe durch eine statische nichtlineare Potenzfunktion der 2. Ordnung, als (▪)² in Block 1218 gezeigt, und einer verzögerten Version der Eingabe (durch Verzögerungselement 1220) und Filtern des Produkts mit dem linearen Filter h_3b(t) in Block 1224 erzeugt. Der dritte Term (Kreuzterm) wird durch Verzögern (durch das Verzögerungselement 1226) der Eingabe, Leiten der verzögerten Eingabe durch eine statische nichtlineare Potenzfunktion der 2. Ordnung, als (▪)² in Block 1228 gezeigt, Multiplizieren (durch den Multiplikator 1230) der Eingabe und des Ergebnisses aus Block 1228 und Filtern des Produkts mit dem linearen Filter h_3c(t) in Block 1232 erzeugt. Fachleuten wird klar sein, dass Variationen am gezeigten Modell verwendet werden können. Die Verzögerungen in den Verzögerungselementen 1208, 1220 und 1226 müssen nicht notwendigerweise den gleichen Verzögerungsbetrag aufweisen.
• Die technische Aufgabe ist es, die Beziehung der beobachteten Grundschwingung und HD2 in der Ausgabe-FFT zu verstehen und die Koeffizienten für HD2 passend aus der beobachteten Grundschwingung und HD2 auf Grundlage des Modells abzuleiten (d. h. durch angemessenes In-Beziehung-Setzen/Vergleichen der beobachteten Grundschwingung und HD2). Ein weiterer Teil der Aufgabe ist es, die Grundschwingung und die HD2 in der Ausgabe-FFT zur richtigen Analyse aufzufinden. Aufgrund der Verzögerungselemente 1208, 1220 und 1226 des Modells, würde die Analyse an der Ausgabe-FFT alle Phasen berücksichtigen müssen, die durch die Verzögerungselemente 1208, 1220 und 1226 eingeführt wurden und in der Ausgabe-FFT erscheinen. Abgesehen von Koeffizienten für Filter, die HD2 korrigieren, können Koeffizienten, die mit anderen Filtern verbunden sind, die andere nichtlineare Komponenten korrigieren, ebenfalls auf eine ähnliche Weise ermittelt werden. Betrachten wir den Pfad mit h₁(t) in Block 1202 und den Pfad mit h_2b(t) in Block 1212 im Modell. Um Koeffizienten für h_2b(t) (Teil von HD2) abzuleiten, würde der Vergleich zwischen dem Signal am Ausgang des Multiplikators 1210 („korrigierendes Signal“) und dem Signal am Ausgang von h_2b(t) in Block 1212 erfolgen. Das „korrigierende Signal“ ist das Produkt der beobachteten Grundschwingung und der beobachteten, um Δ verzögerten Grundschwingung. Genauer würde der Vergleich ein Ermitteln der Betrags- und Phaseninformationen des korrigierenden Signals und des Signals am Ausgang von h_2b(t) in Block 1212 von einer Ausgabe-FFT und ein Vergleichen der Betrags- und Phaseninformationen des korrigierenden Signals und des Signals am Ausgang von h_2b(t) in Block 1212 involvieren, um die Betragsantwort und die Phasenantwort eines Korrekturfilters für HD2 zu erhalten (z. B. h_2b[n]).
• Eine Eingabe A cos(ω₁t + ϕ), die den Pfad durchläuft und in Block 1202 h₁(t) aufweist, würde in Folgendem resultieren: $$A\left|H_1\left({\omega }_1\right)\right|cos\left({\omega }_{1}t+\varphi +\angle H_1\left({\omega }_1\right)\right)$$

  
• Das aus Gleichung 20 ersichtliche Signal würde in der FFT als die Grundschwingung beobachtbar sein. Die Eingabe A cos(ω₁t + ϕ), die den Pfad durchläuft und in Block 1212 h_2b(t) aufweist, würde A cos(ω₁t + ϕ) · A cos(ω₁t + ϕ + ϕ₂) involvieren, wobei ϕ₂ = ω₁ * Δ, durch h_2b(t) in Block 1212 gehend. A cos(ω₁t + ϕ) ist die tonale Eingabe und A cos(ω₁t + ϕ + ϕ₂) ist die verzögerte tonale Eingabe der Verzögerung Δ. $\mathrm{\Delta =}\frac{T_4}{4}$

  

  falls die Korrekturhinauftaktrate 4x beträgt. Δ repräsentiert die Zeitskala, mit der Nichtlinearitäten beobachtet werden können. Falls die Korrekturhinauftaktrate anders ist, würde sich Δ ändern. Das Ergebnis des Pfads mit h_2b(t) in Block 1212 ist deshalb: $$\frac{1}{2}{A}^2\left|H_2\left({\omega }_1\right)\right|cos\left(2{\omega }_{1}t+2\varphi +{\varphi }_2+\angle H_{2b}\left({\omega }_1\right)\right)$$

  
• Der Korrekturfilter spiegelt wider, was in 12 gezeigt wird, und ein digitalisiertes HD2 würde mit einem Produkt der digitalisierten Version des Ergebnisses in Gleichung 20 A|H₁(ω₁)| cos(ω₁t + ϕ + ∠H₁(ω₁)) und einer verzögerten Version des Ergebnisses in Gleichung 20 A|H₁(ω₁)| cos(ω₁t + ϕ + ϕ₂ + ∠H₁(ω₁)) korrigiert werden. Eine Korrektur wird am Produkt (d. h. hierin als das korrigierende Signal bezeichnet) durch einen Digitalfilter h_2b[n] durchgeführt. Der Digitalfilter h_2b[n] kann aus den unter Verwendung des unten beschriebenen Verfahrens erhalten werden, das ein Vergleichen der beobachtbaren HD2 und des korrigierenden Signals involviert.
• Der Einfachheit halber werden die folgenden Korrekturgleichungen in fortlaufender Zeit gehalten, sodass sie mit den obigen Formulierungen zusammenpassen, aber es ist klar, dass die Korrektur im diskreten (digitalen) Zeitbereich erfolgt und die Gleichungen in diskreter Zeit repräsentiert würden. Das Produkt wäre: $$A\left|H_1\left({\omega }_1\right)\right|cos\left({\omega }_{1}t+\varphi +\angle H_1\left({\omega }_1\right)\right)\cdot A\left|H_1\left({\omega }_1\right)\right|cos\left({\omega }_{1}t+\varphi +{\varphi }_2+\angle H_1\left({\omega }_1\right)\right)=$$

  

  $$\frac{1}{2}{A}^2{\left|H_1\left({\omega }_1\right)\right|}^{2}cos\left(2{\omega }_{1}t+2\varphi +{\varphi }_2+2\angle H_1\left({\omega }_1\right)\right)$$

  
• Beim Untersuchen der FFT der ADC-Ausgabe kann man ein FFT-Intervall mit einer Grundschwingung beobachten (Gleichung 20 entsprechend): A|H₁(ω₁)| cos(ω₁t + ϕ + ∠H₁(ω₁)). Man kann auch ein HD2-Intervall mit (Gleichung 21 entsprechend) Folgendem beobachten: $\frac{1}{2}{A}^2\left|H_2\left({\omega }_2\right)\right|cos\left(2{\omega }_{1}t+2\varphi +{\varphi }_2+2\angle H_{2b}\left({\omega }_2\right)\right)$

  

  HD2 kann mit dem korrigierenden Signal (Gleichung 22 entsprechend) korrigiert werden: $\frac{1}{2}{A}^2{\left|H_1\left({\omega }_1\right)\right|}^{2}cos\left(2{\omega }_{1}t+2\varphi +{\varphi }_2+2\angle H_1\left({\omega }_1\right)\right)$

  

  Ein Verstehen der Beziehung zwischen Gleichung 21 (beobachtbare HD2) und Gleichung 22 (das korrigierende Signal) würde Informationen über h_2b(t) ergeben, d. h. Koeffizienten, die mit HD2 assoziiert sind.
• Da die Verzögerung in ϕ₂ aufgrund von $\frac{T_s}{4}$

  

  erfolgt, ist es möglich, ${\varphi }_2\left({\varphi }_2={\omega }_1\ast \frac{T_s}{4}\right)$

  

  zu berechnen und zu ermitteln, da ω₁ bekannt ist. Die Phase der Grundschwingung kann verdoppelt werden, um 2ϕ + 2∠H₁(ω₁) zu erhalten. Es ist möglich, zu dieser berechneten Phase 2ϕ + 2∠H₁(ω₁) die berechnete ϕ₂ zu addieren. Das Ergebnis ist das korrigierende Signal, das zum Korrigieren von HD2 (das sich bei 2ϕ + ϕ₂ + 2∠H₁(ω₁) oder äquivalent 2ϕ + 2∠H₁(ω₁) + ϕ₂ aus Gleichung 22 befindet) verwendet werden. Sobald die Phase des korrigierenden Signals bei 2ϕ + ϕ₂ + 2∠H₁(ω₁) (auf Grundlage von Gleichung 22) ermittelt ist, ist es möglich, mit h_2b(t) assoziierte Informationen durch In-Beziehung-Setzen von Gleichung 22 (das korrigierte Signal mit der Grundschwingung und die verzögerte Grundschwingung) und Gleichung 21 (die beobachtbare HD2) zu ermitteln, d. h. auf eine ähnliche Weise wie das in 6 beschriebene Schema). Dementsprechend würde die Beziehung von Gleichung 22 und Gleichung 21 Koeffizienten für den Korrekturfilter h_2b[n] ergeben, die mit HD2 assoziiert sind. Vorteilhafterweise kann der Filter h_2b[n], um h_2b(t) zu korrigieren, ein Filter mit einer kleinen Anzahl von Anzapfungen sein. Ein derartiges Kalibrierschema kann dynamische (Arbeitsspeicher-)Nichtlinearitäten besser charakterisieren und derartige Nichtlinearitäten wirksame oder effizienter als das in 1 gezeigte Modell korrigieren.
• Das oben beschriebene Schema fährt fort, die Grundschwingung mit den in der Ausgabe vorhandenen nichtlinearen Komponenten zu vergleichen oder diese in Beziehung zu setzen. Abhängig vom Modell und der zu extrahierenden nichtlinearen Komponente würde sich das „korrigierende Signal“, das für den Vergleich oder die Beziehung verwendet wird, oder die Art und Weise des Bildens des „korrigierenden Signals“ unterscheiden. Beispielsweise würde das „korrigierende Signal“, das zum Ableiten von h_3b(t) in Block 1224 verwendet würde, unterschiedlich gebildet werden.
• Beispiele
• Beispiel 1 ist ein integrierter Schaltkreis mit einer chipinternen Signalpfadlinearisierung, wobei der integrierte Schaltkreis aufweist: einen Digital-Analog-Wandler zum Erzeugen eines oder mehrerer Testsignale; eine Steuerung zum Bereitstellen eines digitalen Eingangssignals in den Digital-Analog-Wandler; einen Analog-Digital-Wandler zum Empfangen des einen oder der mehreren einem Signalpfad bereitgestellten Testsignale und Umwandeln des einen oder der mehreren Testsignale in ein digitales Ausgangssignal; und einen Prozessor zum Abschätzen von Koeffizienten, die Nichtlinearitäten des Signalpfads entsprechen, auf Grundlage des digitalen Ausgangssignals.
• In Beispiel 2 kann der integrierte Schaltkreis von Beispiel 1 ferner enthalten: einen ersten Schalter zum Trennen des Signalpfads vom Empfangen einer externen Analogeingabe während einer Kalibrierphase; und einen zweiten Schalter zum Koppeln einer analogen Ausgabe des Digital-Analog-Wandlers an den Signalpfad während der Kalibrierphase.
• In Beispiel 3 kann der integrierte Schaltkreis von Beispiel 1 oder 2 ferner enthalten: Steuern des Digital-Analog-Wandlers durch die Steuerung, um Einzeltonsignale als das eine oder die mehreren Testsignale zu erzeugen.
• In Beispiel 4 kann der integrierte Schaltkreis eines der Beispiele 1-3 ferner enthalten: Steuern des Digital-Analog-Wandlers durch die Steuerung, um Mehrtonsignale als das eine oder die mehreren Testsignale zu erzeugen.
• In Beispiel 5 kann der integrierte Schaltkreis eines der Beispiele 1-4 ferner enthalten: dass das eine oder die mehreren Testsignale Töne aufweisen, die jeweilige Frequenzen über eine Nyquist-Zone des Analog-Digital-Wandlers aufweisen.
• In Beispiel 6 kann der integrierte Schaltkreis eines der Beispiele 1-5 ferner enthalten: Abschätzen der Koeffizienten durch In-Beziehung-Setzen einer Grundschwingung und einer nichtlinearen Komponente im digitalen Ausgangssignal durch den Prozessor.
• In Beispiel 7 kann der integrierte Schaltkreis eines der Beispiele 1-6 ferner enthalten: dass die Steuerung ein Pseudozufallszahlengenerator ist und den Digital-Analog-Wandler steuert, um ein Breitbandsignal zu erzeugen, das über einen Bereich von Frequenzen verteilt ist.
• In Beispiel 8 kann der integrierte Schaltkreis eines der Beispiele 1-7 ferner enthalten: einen Puffer zum Erfassen von Werten des digitalen Ausgangssignals und/oder von Werten eines korrigierten digitalen Ausgangssignals.
• In Beispiel 9 kann der integrierte Schaltkreis eines der Beispiele 1-8 ferner enthalten: Bereitstellen eines gleichen digitalen Eingangssignals während eines ersten Zeitraums und eines zweiten Zeitraums durch die Steuerung; und Erzeugen eines ersten Taktsignals für den Digital-Analog-Wandler, das mit einem Taktsignal in Phase ist, das den Analog-Digital-Wandler ansteuert, während des ersten Zeitraums durch die Steuerung, und Erzeugen eines zweiten Taktsignals für den Digital-Analog-Wandler, das zum Taktsignal, das den Analog-Digital-Wandler ansteuert, phasenverschoben ist, während des zweiten Zeitraums.
• In Beispiel 10 kann der integrierte Schaltkreis eines der Beispiele 1-9 ferner enthalten: Verschachteln von während des ersten Zeitraums erfassten digitalen Ausgangssignalwerten und von während des zweiten Zeitraums erfassten digitalen Ausgangssignalwerten durch den Puffer.
• Beispiel 11 ist ein Verfahren zum Linearisieren eines Signalpfads mit einem Analog-Digital-Wandler, wobei das Verfahren aufweist: Erzeugen, durch einen zum Analog-Digital-Wandler chipinternen Digital-Analog-Wandler, eines oder mehrerer Testsignale zum Einspeisen in den Signalpfad; Ermitteln von mit Nichtlinearitäten des Signalpfads assoziierten Koeffizienten auf Grundlage von Werten eines digitalen Ausgangssignals des Signalpfads, wobei das digitale Ausgangssignal auf einer vom Analog-Digital-Wandler aus dem einen oder den mehreren Testsignalen erzeugten Ausgabe beruht; und Korrigieren der Nichtlinearitäten des Signalpfads unter Verwendung der Koeffizienten.
• In Beispiel 12 kann das Verfahren von Beispiel 11 ferner enthalten: dass das Erzeugen des einen oder der mehreren Testsignale ein Erzeugen von einem oder mehreren von Folgendem aufweist: Einzeltonsignal, Mehrtonsignal und pseudozufälliges Signal.
• In Beispiel 13 kann das Verfahren von Beispiel 11 oder 12 ferner enthalten: Erfassen von Werten des digitalen Ausgangssignals des Signalpfads und/oder von Werten eines korrigierten digitalen Ausgangssignals in einem Puffer, wobei das digitale Ausgangssignal aus dem einen oder den mehreren Testsignalen erzeugt wurde.
• In Beispiel 14 kann das Verfahren eines der Beispiele 11-13 ferner enthalten: dass das Ermitteln von Koeffizienten ein In-Beziehung-Setzen von Betrag und Phase einer Grundschwingung im digitalen Ausgangssignal und von Betrag und Phase einer nichtlinearen Komponente im digitalen Ausgangssignal aufweist.
• In Beispiel 15 kann das Verfahren eines der Beispiele 11-14 ferner enthalten: Bereitstellen einer gleichen Testsequenz als Eingabe in den Digital-Analog-Wandler, um ein gleiches Testsignal während eines ersten Zeitraums und eines zweiten Zeitraums in den Signalpfad einzuspeisen; und Takten des Digital-Analog-Wandlers unter Verwendung eines ersten Taktsignals während des ersten Zeitraums und eines zweiten Taktsignals mit unterschiedlichen Phasen in Bezug auf ein Taktsignal, das den Analog-Digital-Wandler mit dem ersten Taktsignal ansteuert.
• In Beispiel 16 kann das Verfahren eines der Beispiele 11-15 ferner enthalten: Speichern von Werten des digitalen Ausgangssignals oder von Daten, die aus den Werten des digitalen Ausgangssignals abgeleitet wurden, das während einer ersten Phase erfasst wurde, und von Werten des digitalen Ausgangssignals oder von Daten, die aus den Werten des digitalen Ausgangssignals abgeleitet wurden, das während einer zweiten Phase erfasst wurde, auf eine verschachtelte Weise in einem Puffer.
• In Beispiel 17 kann das Verfahren eines der Beispiele 11-16 ferner enthalten: Trennen des Signalpfads vom Empfangen einer externen Analogeingabe während einer Kalibrierphase; und Koppeln einer analogen Ausgabe des Digital-Analog-Wandlers an den Signalpfad während der Kalibrierphase.
• In Beispiel 18 kann das Verfahren eines der Beispiele 11-17ferner enthalten, dass das Korrigieren der Nichtlinearitäten aufweist: Schreiben von Koeffizienten in digitale Filter; und Filtern, durch die digitalen Filter, des digitalen Ausgangssignals des Analog-Digital-Wandlers.
• In Beispiel 19 kann das Verfahren eines der Beispiele 11-18 ferner enthalten, dass das Korrigieren der Nichtlinearitäten aufweist: Abgleichen von Verschaltung im Signalpfad auf Grundlage der Koeffizienten.
• Beispiel 20 ist ein Verfahren zum Linearisieren eines Signalpfads, wobei das Verfahren aufweist: Wiederholen einer Testsequenz durch einen Signalgenerator, die in den Signalpfad über mehrere Zeiträume eingespeist wird; Takten des Signalgenerators unter Verwendung von für jeden Zeitraum um ein unterschiedliches Ausmaß verschobenen Taktsignalen; Verschachteln von aus dem Signalpfad aus den mehreren Zeiträumen erfassten Daten in einem Puffer; und Ermitteln eines Fehlers des Signalpfads aus den verschachtelten Daten.
• Beispiel 21 ist eine Vorrichtung zum Durchführen eines der Verfahren in den Beispielen 11-20.
• Um eine Nichtlinearität zu beheben, kann ein chipinternes Linearisierungsschema zusammen mit einem Analog-Digital-Wandler (ADC) implementiert werden, um Nichtlinearitäten und/oder andere Abweichungen vom Idealzustand des Signalpfads mit dem ADC zu korrigieren/abzugleichen. Das chipinterne Linearisierungsschema kann ein Erzeugen eines oder mehrerer Testsignale unter Verwendung eines chipinternen Digital-Analog-Wandlers (DAC) und ein Bereitstellen des einen oder der mehreren Testsignale als Eingabe in den zu linearisierenden Signalpfaden und Abschätzen der Nichtlinearität auf Grundlage des einen oder der mehreren Testsignale und der Ausgabe des ADC involvieren. Testsignale können Einzeltonsignale, Mehrtonsignale und Breitbandsignale enthalten, die über einen Bereich von Frequenzen ausgebreitet sind. Ein zeitverzögertes verschachteltes Taktschema kann verwendet werden, um eine höhere Datenrate zur Koeffizientenabschätzung zu erzielen, ohne die Abtastrate des ADC erhöhen zu müssen.
• Variationen und Implementierungen
• Weitere Beispiele der vorliegenden Offenbarung sind in den folgenden Klauseln oder Beispielen beschrieben:
• Klausel 1. Ein integrierter Schaltkreis mit einer chipinternen Signalpfadlinearisierung, wobei der integrierte Schaltkreis aufweist:
  • einen Digital-Analog-Wandler zum Erzeugen eines oder mehrerer Testsignale;
  • eine Steuerung zum Bereitstellen eines digitalen Eingangssignals in den Digital-Analog-Wandler;
  • einen Analog-Digital-Wandler zum Empfangen des einen oder der mehreren einem Signalpfad bereitgestellten Testsignale und Umwandeln des einen oder der mehreren Testsignale in ein digitales Ausgangssignal; und
  • einen Prozessor zum Abschätzen von Koeffizienten, die Abweichungen vom Idealzustand (z. B. Nichtlinearitäten) des Signalpfads entsprechen, auf Grundlage des digitalen Ausgangssignals.
• Klausel 2. Der integrierte Schaltkreis von Klausel 1, ferner aufweisend:
  • einen ersten Schalter zum Trennen des Signalpfads vom Empfangen einer externen Analogeingabe während einer Kalibrierphase; und
  • einen zweiten Schalter zum Koppeln einer analogen Ausgabe des Digital-Analog-Wandlers an den Signalpfad während der Kalibrierphase.
• Klausel 3. Der integrierte Schaltkreis von Klausel 1 oder 2, wobei die Steuerung den Digital-Analog-Wandler steuert, um Einzeltonsignale als das eine oder die mehreren Testsignale zu erzeugen.
• Klausel 4. Der integrierte Schaltkreis von Klausel 1 oder 2, wobei die Steuerung den Digital-Analog-Wandler steuert, um Mehrtonsignale als das eine oder die mehreren Testsignale zu erzeugen.
• Klausel 5. Der integrierte Schaltkreis von einem der von einem der vorangehenden Klauseln, wobei das eine oder die mehreren Testsignale Töne aufweisen, die jeweilige Frequenzen über eine Nyquist-Zone des Analog-Digital-Wandlers aufweisen.
• Klausel 6. Der integrierte Schaltkreis von einem der von einem der vorangehenden Klauseln, wobei der Prozessor die Koeffizienten durch In-Beziehung-Setzen einer fundamentalen und einer nichtlinearen Komponente im digitalen Ausgangssignal abschätzt.
• Klausel 7. Der integrierte Schaltkreis von einem der von einem der vorangehenden Klauseln, wobei die Steuerung ein Pseudozufallszahlengenerator ist und den Digital-Analog-Wandler steuert, um ein Breitbandsignal zu erzeugen, das über einen Bereich von Frequenzen verteilt ist.
• Klausel 8. Der integrierte Schaltkreis von einem der vorangehenden Klauseln, ferner aufweisend:
  • einen Puffer zum Erfassen von Werten des digitalen Ausgangssignals und/oder von Werten eines korrigierten digitalen Ausgangssignals.
• Klausel 9. Der integrierte Schaltkreis von einem der vorangehenden Klauseln, wobei:
  • die Steuerung ein gleiches digitales Eingangssignal während eines ersten Zeitraums und eines zweiten Zeitraums bereitstellt; und
  • die Steuerung während des ersten Zeitraums ein erstes Taktsignal für den Digital-Analog-Wandler erzeugt, das mit einem Taktsignal in Phase ist, das den Analog-Digital-Wandler ansteuert, und während des zweiten Zeitraums ein zweites Taktsignal für den Digital-Analog-Wandler erzeugt, das zum Taktsignal phasenverschoben ist, das den Analog-Digital-Wandler ansteuert.
• Klausel 10. Der integrierte Schaltkreis von Klausel 8, ferner aufweisend:
  • dass der Puffer während des ersten Zeitraums erfasste digitale Ausgangssignalwerte und während des zweiten Zeitraums erfasste digitale Ausgangssignalwerte verschachtelt.
• Klausel 11. Ein Verfahren zum Linearisieren eines Signalpfads mit einem Analog-Digital-Wandler, wobei das Verfahren aufweist:
  • Erzeugen, durch einen zum Analog-Digital-Wandler chipinternen Digital-Analog-Wandler, eines oder mehrerer Testsignale zum Einspeisen in den Signalpfad;
  • Ermitteln von mit Abweichungen vom Idealzustand (z. B. Nichtlinearitäten) des Signalpfads assoziierten Koeffizienten auf Grundlage von Werten eines digitalen Ausgangssignals des Signalpfads, wobei das digitale Ausgangssignal auf einer vom Analog-Digital-Wandler aus dem einen oder den mehreren Testsignalen erzeugten Ausgabe beruht; und
  • Korrigieren der Abweichungen vom Idealzustand (z. B. Nichtlinearitäten) des Signalpfads unter Verwendung der Koeffizienten.
• Klausel 12. Das Verfahren von Klausel 11, wobei das Erzeugen des einen oder der mehreren Testsignale ein Erzeugen von einem oder mehreren von Folgendem aufweist:
  • Einzeltonsignal, Mehrtonsignal und pseudozufälliges Signal.
• Klausel 13. Das Verfahren von Klausel 11 oder 12, ferner aufweisend:
  • Erfassen von Werten des digitalen Ausgangssignals des Signalpfads und/oder von Werten eines korrigierten digitalen Ausgangssignals in einem Puffer, wobei das digitale Ausgangssignal aus dem einen oder den mehreren Testsignalen erzeugt wurde.
• Klausel 14. Das Verfahren von einer der Klauseln 11 bis 13, wobei das Ermitteln von Koeffizienten ein In-Beziehung-Setzen von Betrag und Phase einer Grundschwingung im digitalen Ausgangssignal und von Betrag und Phase einer nichtlinearen Komponente im digitalen Ausgangssignal aufweist.
• Klausel 15. Das Verfahren von einer der Klauseln 11 bis 14, ferner aufweisend:
  • Bereitstellen einer gleichen Testsequenz als Eingabe in den Digital-Analog-Wandler, um ein gleiches Testsignal während eines ersten Zeitraums und eines zweiten Zeitraums in den Signalpfad einzuspeisen; und
  • Takten des Digital-Analog-Wandlers unter Verwendung eines ersten Taktsignals während des ersten Zeitraums und eines zweiten Taktsignals mit unterschiedlichen Phasen in Bezug auf ein Taktsignal, das den Analog-Digital-Wandler mit dem ersten Taktsignal ansteuert.
• Klausel 16. Das Verfahren von einer der Klauseln 11 bis 15, ferner aufweisend:
  • Speichern von Werten des digitalen Ausgangssignals oder von Daten, die aus den Werten des digitalen Ausgangssignals abgeleitet wurden, das während einer ersten Phase erfasst wurde, und von Werten des digitalen Ausgangssignals oder von Daten, die aus den Werten des digitalen Ausgangssignals abgeleitet wurden, das während einer zweiten Phase erfasst wurde, auf eine verschachtelte Weise in einem Puffer.
• Klausel 17. Das Verfahren von einer der Klauseln 11 bis 16, ferner aufweisend:
  • Trennen des Signalpfads vom Empfangen einer externen Analogeingabe während einer Kalibrierphase; und
  • Koppeln einer analogen Ausgabe des Digital-Analog-Wandlers an den Signalpfad während der Kalibrierphase.
• Klausel 18. Das Verfahren von einem der Klauseln 11 bis 17, wobei das Korrigieren der Abweichungen vom Idealzustand (z. B. Nichtlinearitäten) aufweist:
  • Schreiben von Koeffizienten in digitale Filter; und
  • Filtern, durch die digitalen Filter, des digitalen Ausgangssignals des Analog-Digital-Wandlers.
• Klausel 19. Das Verfahren von einem der Klauseln 11 bis 18, wobei das Korrigieren der Abweichungen vom Idealzustand (z. B. Nichtlinearitäten) aufweist:
  • Abgleichen von Verschaltung im Signalpfad auf Grundlage der Koeffizienten.
• Klausel 20. Ein Verfahren zum Linearisieren eines Signalpfads, wobei das Verfahren aufweist:
  • Wiederholen einer Testsequenz durch einen Signalgenerator, die in den Signalpfad über mehrere Zeiträume eingespeist wird;
  • Takten des Signalgenerators unter Verwendung von für jeden Zeitraum um ein unterschiedliches Ausmaß verschobenen Taktsignalen;
  • Verschachteln von aus dem Signalpfad aus den mehreren Zeiträumen erfassten Daten in einem Puffer; und
  • Ermitteln eines Fehlers des Signalpfads aus den verschachtelten Daten.
• Die hierin beschriebenen Ausführungsformen können digitalen Vorverzerrungsschemata ähnlich scheinen, um eine Linearität einer Signalkette zu erzielen, aber die hierin beschriebenen Ausführungsformen zur Linearisierung sind von derartigen Schemata unterscheidbar. Digitale Vorverzerrungsschemata verzerren digitale Daten vorab, die verwendet werden, um eine Signalkette anzusteuern, um Linearität zu erzielen. Diese Schemata würden typischerweise die Eingabedaten in die Signalkette (d. h. digitale Daten als Eingabe in die Signalkette) kennen und diese auf Grundlage einer Umkehrfunktion von nichtlinearen Funktionen der Signalkette verzerren, um Linearität zu erzielen. Im Gegensatz dazu nehmen die hierin beschriebenen Ausführungsformen nicht an, dass es eine Kenntnis des Eingangssignals gibt (z. B. üblicherweise ein unbekanntes Analogeingangssignal, das als Eingabe in die Signalkette eingespeist wird). Darüber hinaus bieten die hierin beschriebenen Ausführungsformen eine digitale Korrektur oder einen analogen Abgleich, um die Nichtlinearitäten der Signalkette zu korrigieren und zu beheben, was nicht dasselbe wie ein Vorverzerren eines digitalen Signals ist.
• ADCs können an vielen Stellen wie Breitbandkommunikationssysteme, Audiosysteme, Empfangssysteme usw. vorgefunden werden. ADCs können analoge elektrische Signale übersetzen, die reale Phänomene, z. B. Licht, Schall, Temperatur oder Druck für Datenverarbeitungszwecke repräsentieren. Das Konstruieren eines ADC ist keine triviale Aufgabe, da jede Anwendung unterschiedliche Anforderungen in Bezug auf Leistung, Energie, Kosten und Größe aufweisen kann. ADCs werden in einem breiten Bereich von Anwendungen verwendet, einschließlich Kommunikationen, Energie, Gesundheitswesen, Instrumentierung und Messung, Motor- und Energiesteuerung, industrielle Automatisierung und Luft- und Raumfahrt/Rüstungswesen.
• Die vorliegende Offenbarung beschreibt viele Ausführungsformen, die mit einem Bereitstellen von Verschaltung verbunden sind, die zum ADC chipintern sind. Chipintern kann bedeuten, dass sich die Verschaltung und der ADC auf dem gleichen Halbleitersubstrat befinden. In einigen Fällen sind die Verschaltung und der ADC vertikal miteinander integriert, wobei unterschiedliche Teile des integrierten Schaltkreises auf unterschiedlichen Seiten oder auf unterschiedlichen Schichten eines vertikal integrierten Schaltkreises vorgesehen sind, wobei eine Silizium-Durchkontaktierung (TSV) die verschiedenen Teile verbindet. In einigen Ausführungsformen ist die Verschaltung mit dem gleichen Paket wie der ADC, aber nicht notwendigerweise auf dem gleichen Halbleitersubstrat vorgesehen. Es ist zu beachten, dass bestimmte Ausführungsformen der vorliegenden Offenbarung leicht in einem Ein-Chip-System(SOC)-Paket enthalten sein können, entweder teilweise oder als Ganzes. Ein SOC repräsentiert einen IC, der Komponenten eines Computers oder anderen elektronischen Systems in einen einzigen Chip integriert. Es kann digitale, analoge, Gemischtsignal- und Umwandlungsfunktionen (oder andere erwünschte Funktionen) beinhalten: Davon können alle auf einem einzigen Chipsubstrat bereitgestellt werden. Andere Ausführungsformen können ein Multi-Chip-Modul (MCM) enthalten, mit einer Vielzahl von separaten ICs, die innerhalb eines einzigen Elektronikpakets angeordnet und konfiguriert sind, eng miteinander durch das Elektronikpaket zu interagieren. In einigen Ausführungsformen ist der Prozessor chipextern.
• Während viele Beispiele eine Verwendung eines chipinternen DAC beschreiben, um ein oder mehrere Testsignale zu erzeugen, versteht sich, dass in einigen Fällen ein chipinterner Signalgenerator verwendet werden kann, um derartige Testsignale zu erzeugen. Ein chipinterner Oszillator kann zum Beispiel verwendet werden, um Töne zu erzeugen.
• Der Chip kann mit vorbestimmten Koeffizienten für die digitalen Filter zum Linearisieren der Signalkette programmiert werden, wobei die vorbestimmten Koeffizienten mit einer Testeinrichtung ermittelt werden. Nachdem der Chip ausgeliefert wurde, kann das Linearisierungsschema laufen, um die vorbestimmten Koeffizienten zu aktualisieren.
• In bestimmten Kontexten können die hierin besprochenen Merkmale auf Wandler anwendbar sein, die in vielen verschiedenen Anwendungen verwendet werden. Die hierin beschriebenen Merkmale sind besonders auf Systeme anwendbar, in denen Linearität wichtig ist. Verschiedene beispielhafte Anwendungen enthalten medizinische Systeme, wissenschaftliche Instrumentierung, Transportsysteme, Luft- und Raumfahrtsysteme, drahtlose und verdrahtete Kommunikationen, Radar, industrielle Prozesssteuerung, Audio- und Videoausrüstung, Endgeräte für Konsumenten und andere wandlerbasierte Systeme.
• In den Diskussionen der obigen Ausführungsformen können die Kondensatoren, Taktgeber, DFFs, Teiler, Induktoren, Widerstände, Verstärker, Schalter, Digitalkerne, Transistoren und/oder andere Komponenten leicht ersetzt, ausgetauscht oder anderweitig modifiziert werden, um bestimmte Verschaltungsanforderungen zu berücksichtigen. Darüber hinaus sollte angemerkt werden, dass die Verwendung von komplementären elektronischen Einrichtungen, Hardware, Software usw. eine gleichermaßen praktikable Option zum Implementieren der Lehren der vorliegenden Offenbarung darstellt.
• Teile verschiedener Vorrichtungen zur Linearisierung können eine elektronische Verschaltung enthalten, um die hierin beschriebenen Funktionen auszuführen. In einigen Fällen können ein oder mehrere Teile der Vorrichtung durch einen chipinternen Prozessor oder eine chipinterne Steuerung bereitgestellt werden, der bzw. die eigens ausgelegt ist, die hierin beschriebenen Funktionen auszuführen. Der chipinterne Prozessor oder die chipinterne Steuerung kann eine oder mehrere anwendungsspezifische Komponenten enthalten oder kann programmierbare Logikgatter enthalten, die ausgelegt sind, die hierin beschriebenen Funktionen auszuführen. Die Verschaltung kann im Analogbereich, Digitalbereich oder in einem Bereich mit gemischten Signalen (aber vorzugsweise im Digitalbereich) arbeiten. In einigen Fällen kann der Prozessor oder die Steuerung ausgelegt sein, die hierin beschriebenen Funktionen durch Ausführen einer oder mehrerer Anweisungen durchzuführen, die auf einem nichtflüchtigen Computermedium gespeichert sind, auf das der chipinterne Prozessor oder die chipinterne Steuerung zugreifen kann.
• In einem Ausführungsbeispiel kann der Chip (oder integrierte Schaltkreis), der den Wandler und den chipinternen Prozessor bereitstellt, auf einer Platine einer zugehörigen elektronischen Einrichtung vorgesehen sein. Die Platine kann eine allgemeine Schaltplatine sein, die verschiedene Komponenten des internen Elektroniksystems der elektronischen Vorrichtung halten kann und ferner Anschlüsse für andere Peripheriegeräte bereitstellen kann. Der Chip mit dem Wandler und dem chipinternen Prozessor kann zum Beispiel mit den Komponenten der zugehörigen elektronischen Einrichtung (z. B. Signalgeneratoren, Prozessoren, Arbeitsspeicher, Sender, Empfänger usw.) kommunizieren. Genauer kann die Platine die elektrischen Verbindungen bereitstellen, durch die die anderen Komponenten des Systems elektrisch kommunizieren können. Beliebige geeignete Prozessoren (einschließlich digitaler Signalprozessoren, Mikroprozessoren, unterstützender Chipsätze usw.), computerlesbare nichtflüchtige Arbeitsspeicherelemente usw. können geeignet auf Grundlage bestimmter Konfigurationsbedürfnisse, Verarbeitungsanforderungen, Computerkonstruktionen usw. an die Platine gekoppelt sein. Andere Komponenten wie externer Speicher, zusätzliche Sensoren, Steuerungen für Audio-/Videoanzeige und Peripherieeinrichtungen können an die Platine als Einsteckkarten oder über Kabel angebracht oder in die Platine selbst integriert werden.
• Es muss auch angemerkt werden, dass alle der hierin umrissenen Spezifikationen, Abmessungen und Beziehungen (z. B. die Anzahl der Prozessoren, Logikoperationen usw.) nur zu Zwecken des Beispiels und der Lehre geboten wurden. Derartige Informationen können wesentlich variiert werden, ohne vom Gedanken der vorliegenden Offenbarung oder vom Geltungsbereich der Beispiele und angefügten Ansprüche abzuweichen. Die Beschreibungen gelten nur für ein nicht einschränkendes Beispiel und sollten dementsprechend als solches ausgelegt werden. In der vorangegangenen Beschreibung wurden Ausführungsbeispiele in Bezug auf bestimmte Prozessor- und/oder Komponentenanordnungen beschrieben. Verschiedene Modifikationen und Änderungen können an diesen Ausführungsformen durchgeführt werden, ohne vom Geltungsbereich der Beispiele und angefügten Ansprüche abzuweichen. Die Beschreibung und Zeichnungen sollen dementsprechend in einem illustrierenden Sinn statt in einem einschränkenden Sinn betrachtet werden.
• Es ist zu beachten, dass mit den vielen hierin gebotenen Beispielen eine Interaktion in Form von zwei, drei, vier oder mehr elektrischen Komponenten beschrieben werden kann. Dies wurde jedoch nur zu Zwecken von Klarheit und Beispiel gemacht. Es sollte klar sein, dass das System auf beliebige geeignete Weise vereinigt werden kann. Neben ähnlichen Konstruktionsalternativen können beliebige der illustrierten Komponenten, Module und Elemente der FIGUREN in verschiedenen möglichen Konfigurationen kombiniert werden, von denen alle klar im breiten Umfang dieser Beschreibung liegen. In bestimmten Fällen kann es einfacher sein, eine oder mehrere der Funktionalitäten eines bestimmten Satzes von Abläufen nur durch Bezugnahme auf eine begrenzte Anzahl von elektrischen Komponenten zu beschreiben. Es sollte klar sein, dass die elektrischen Komponenten der FIGUREN und ihre Lehren leicht skalierbar sind und eine große Anzahl von Komponenten sowie kompliziertere/verfeinerte Anordnungen und Konfigurationen aufnehmen können. Dementsprechend sollten die gebotenen Beispiele den Geltungsbereich nicht einschränken oder die breiten Lehren der elektrischen Schaltkreise nicht behindern, wie möglicherweise auf eine Unzahl von anderen Architekturen angewandt.
• Es ist ferner anzumerken, dass in dieser Beschreibung Bezüge auf verschiedene Merkmale (z. B. Elemente, Strukturen, Module, Komponenten, Schritte, Operationen, Eigenschaften usw.), die in „einer Ausführungsform“, „einem Ausführungsbeispiel“, „einer anderen Ausführungsform“, „manchen Ausführungsformen“, „verschiedenen Ausführungsformen“, „sonstigen Ausführungsformen“, „einer alternativen Ausführungsform“ und Ähnlichem enthalten sind, bedeuten sollen, dass beliebige solcher Merkmale in einer oder mehreren Ausführungsformen der vorliegenden Offenbarung enthalten sind, aber in den gleichen Ausführungsformen kombiniert sein können oder auch nicht notwendigerweise.
• Es ist auch wichtig anzumerken, dass die Linearisierungsfunktionen nur einige der möglichen Funktionen veranschaulichen, die von oder innerhalb von in den FIGUREN dargestellten Systemen ausgeführt werden können. Einige dieser Vorgänge können beseitigt oder entfernt werden, wo angemessen, oder diese Vorgänge können wesentlich modifiziert oder geändert werden, ohne vom Geltungsbereich der vorliegenden Offenbarung abzuweichen. Darüber hinaus kann der Zeitablauf dieser Vorgänge erheblich geändert werden. Die vorangegangenen Operationsabläufe wurden für Zwecke des Beispiels und der Diskussion geboten. Wesentliche Flexibilität wird von hierin beschriebenen Ausführungsformen dahingehend bereitgestellt, dass beliebige geeignete Anordnungen, Zeitabläufe, Konfigurationen und Zeitabstimmmechanismen bereitgestellt werden können, ohne von den Lehren der vorliegenden Offenbarung abzuweichen.
• Viele andere Änderungen, Substitutionen, Variationen, Veränderungen und Modifikationen können von Fachleuten ermittelt werden, und es ist beabsichtigt, dass die vorliegende Offenbarung alle solchen Änderungen, Substitutionen, Variationen, Veränderungen und Modifikationen als in den Geltungsbereich der Beispiele und angefügten Ansprüche fallend aufweist. Es ist anzumerken, dass alle optionalen Merkmale der oben beschriebenen Vorrichtung auch in Bezug auf das hierin beschriebene Verfahren oder den hierin beschriebenen Prozess implementiert werden können und die Besonderheiten in den Beispielen irgendwo in einer oder mehreren Ausführungsformen verwendet werden können.

Claims (27)

1. Integrierter Schaltkreis (200) mit einer chipinternen Signalpfadlinearisierung, wobei der integrierte Schaltkreis (200) aufweist: einen Digital-Analog-Wandler (206) zum Erzeugen von Testsignalen; eine Steuerung (208) zum Bereitstellen eines digitalen Eingangssignals in den Digital-Analog-Wandler; einen Analog-Digital-Wandler (102) zum Empfangen der einem Signalpfad bereitgestellten Testsignale und Umwandeln der Testsignale in ein digitales Ausgangssignal; und einen Prozessor (210) zum Abschätzen von Koeffizienten (220, 230, 240), die Abweichungen vom Idealzustand des Signalpfads entsprechen, auf Grundlage des digitalen Ausgangssignals, das sich aus den Testsignalen ergibt; wobei die Testsignale tonale Eingaben mit jeweiligen Frequenzen aufweisen, die eine oder mehrere Nyquist-Zonen des Analog-Digital-Wandlers (102) durchlaufen; wobei das digitale Ausgangssignal eine Anzahl von Datensätzen aufweist, die aus einem Einspeisen von Tönen in den Signalpfad erzeugt wurden; und der Prozessor (210) die Koeffizienten (220, 230, 240) durch In-Beziehung-Setzen einer Grundschwingung und einer nichtlinearen Komponente in jedem der Datensätze abschätzt.
2. Integrierter Schaltkreis (200) nach Anspruch 1, ferner aufweisend: einen ersten Schalter zum Trennen des Signalpfads vom Empfangen einer externen Analogeingabe während einer Kalibrierphase; und einen zweiten Schalter zum Koppeln einer analogen Ausgabe des Digital-Analog-Wandlers (206) an den Signalpfad während der Kalibrierphase.
3. Integrierter Schaltkreis (200) nach Anspruch 1 oder 2, wobei die Steuerung (208) den Digital-Analog-Wandler (206) steuert, um Einzeltonsignale als die Testsignale zu erzeugen.
4. Integrierter Schaltkreis (200) nach einem der vorangehenden Ansprüche, wobei die Steuerung (208) den Digital-Analog-Wandler (206) steuert, um Mehrtonsignale als die Testsignale zu erzeugen.
5. Integrierter Schaltkreis (200) nach einem der vorangehenden Ansprüche, wobei: die jeweiligen Frequenzen gleichmäßig über die eine oder mehreren Nyquist-Zonen beabstandet sind.
6. Integrierter Schaltkreis (200) nach einem der vorangehenden Ansprüche, wobei: die tonalen Eingaben eine Anzahl von gleichmäßig beabstandeten Tönen aufweisen; das digitale Ausgangssignal eine Anzahl von Datensätzen aufweist, die aus einem Bereitstellen der gleichmäßig beabstandeten Töne an den Signalpfad erzeugt wurden; und der Prozessor (210) die Koeffizienten (220, 230, 240) durch In-Beziehung-Setzen einer Grundschwingung und einer nichtlinearen Komponente in jedem der Datensätze und Rekonstruieren einer den Abweichungen vom Idealzustand entsprechenden Antwort auf Grundlage der Beziehungen zwischen der Grundschwingung und der nichtlinearen Komponente in jedem Datensatz abschätzt.
7. Integrierter Schaltkreis (200) nach einem der vorangehenden Ansprüche, wobei der Prozessor (210) digitale Hardware aufweist, um einige Funktionen des Prozessors zu implementieren.
8. Integrierter Schaltkreis (200) nach einem der vorangehenden Ansprüche, ferner aufweisend: ein Summierungsknoten, um Testsignalen zu ermöglichen, in den Signalpfad eingespeist zu werden.
9. Integrierter Schaltkreis (200) nach einem der vorangehenden Ansprüche, wobei der Digital-Analog-Wandler (206) in einem gleichen Package wie der Analog-Digital-Wandler (102) vorgesehen ist, aber nicht auf einem gleichen Halbleitersubstrat wie der Analog-Digital-Wandler.
10. Integrierter Schaltkreis (200) mit einer chipinternen Signalpfadlinearisierung, wobei der integrierte Schaltkreis (200) aufweist: einen Digital-Analog-Wandler (206); eine Steuerung (208) zum Bereitstellen eines digitalen Eingangssignals in den Digital-Analog-Wandler (206), wobei: die Steuerung (208) einen Pseudozufallszahlengenerator aufweist, um das digitale Eingangssignal zu erzeugen; und die Steuerung (208) den Digital-Analog-Wandler (206) steuert, um Testsignale zu erzeugen, die ein Breitbandsignal mit einer einheitlichen, weißen Frequenzreaktion über einen Bereich von Frequenzen aufweisen; einen Analog-Digital-Wandler (102) zum Empfangen der einem Signalpfad bereitgestellten Testsignale und Umwandeln der Testsignale in ein digitales Ausgangssignal; und einen Prozessor (210) zum Abschätzen von Koeffizienten (220, 230, 240), die Abweichungen vom Idealzustand des Signalpfads entsprechen, auf Grundlage des digitalen Ausgangssignals, das sich aus den Testsignalen ergibt; wobei die Steuerung (208) das gleiche digitale Eingangssignal während eines ersten Zeitraums und eines zweiten Zeitraums bereitstellt; und die Steuerung (208) während des ersten Zeitraums ein erstes Taktsignal für den Digital-Analog-Wandler (206) erzeugt, das mit einem Taktsignal in Phase ist, das den Analog-Digital-Wandler (102) ansteuert, und während des zweiten Zeitraums ein zweites Taktsignal für den Digital-Analog-Wandler erzeugt, das zum Taktsignal phasenverschoben ist, das den Analog-Digital-Wandler (102) ansteuert.
11. Integrierter Schaltkreis (200) nach Anspruch 10, ferner aufweisend: einen Puffer zum Erfassen von Werten des digitalen Ausgangssignals und/oder von Werten eines korrigierten digitalen Ausgangssignals.
12. Integrierter Schaltkreis (200) nach Anspruch 10 oder 11, ferner aufweisend: einen Puffer, um Werte des digitalen Ausgangssignals, die auf Grundlage des digitalen Eingangssignals erzeugt wurden, das während des ersten Zeitraums eingespeist wurde, und Werte des digitalen Ausgangssignals, die auf Grundlage des gleichen digitalen Eingangssignals erzeugt wurden, das während des zweiten Zeitraums eingespeist wurde, in Arbeitsspeicherpositionen des Puffers zu verschachteln, wobei der Prozessor (210) die Koeffizienten (220, 230, 240) auf Grundlage der im Puffer gespeicherten Werte abschätzt.
13. Integrierter Schaltkreis (200) nach einem der Ansprüche 10 bis 12, wobei der Prozessor (210) digitale Hardware aufweist, um einige Funktionen des Prozessors zu implementieren.
14. Integrierter Schaltkreis (200) nach einem der Ansprüche 10 bis 13, wobei der Digital-Analog-Wandler (206) in einem gleichen Elektronikpackage wie der Analog-Digital-Wandler (102) vorgesehen ist, aber nicht auf einem gleichen Halbleitersubstrat wie der Analog-Digital-Wandler (102).
15. Verfahren zum Linearisieren eines Signalpfads mit einem Analog-Digital-Wandler (102), wobei das Verfahren aufweist: Erzeugen, durch einen zum Analog-Digital-Wandler (102) chipinternen Digital-Analog-Wandler (206), einer Anzahl von tonalen Eingaben mit Eingangsfrequenzen über einen Bereich von Frequenzen zum Einspeisen in den Signalpfad; Erfassen der gleichen Anzahl von Datensätzen mit Werten eines auf Grundlage der tonalen Eingaben erzeugten digitalen Ausgangssignals des Signalpfads; Ermitteln von mit Abweichungen vom Idealzustand des Signalpfads assoziierten Koeffizienten (220, 230, 240) auf Grundlage der Datensätze; und Korrigieren der Abweichungen vom Idealzustand des Signalpfads unter Verwendung der Koeffizienten wobei das Ermitteln der Koeffizienten (220, 230, 240) aufweist: In-Beziehung-Setzen von Betrag und Phase einer Grundschwingung und von Betrag und Phase einer nichtlinearen Komponente in jedem Datensatz; und Extrahieren der Abweichungen vom Idealzustand des Signalpfads auf Grundlage von aus jedem Datensatz ermittelten Beziehungen zwischen der Grundschwingung und der nichtlinearen Komponente.
16. Verfahren nach Anspruch 15, wobei das Erzeugen der tonalen Eingaben ein Erzeugen eines oder mehrerer von Folgendem aufweist: Einzeltonsignal und Mehrtonsignal.
17. Verfahren nach Anspruch 15 oder 16, ferner aufweisend: Erfassen von Werten des digitalen Ausgangssignals des Signalpfads und/oder von Werten eines korrigierten digitalen Ausgangssignals in einem Puffer als die Datensätze.
18. Verfahren nach einem der Ansprüche 15 bis 17, ferner aufweisend: Trennen des Signalpfads vom Empfangen einer externen Analogeingabe während einer Kalibrierphase; und Koppeln einer analogen Ausgabe des Digital-Analog-Wandlers (206) an den Signalpfad während der Kalibrierphase.
19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Korrigieren der Abweichungen vom Idealzustand aufweist: Schreiben von Koeffizienten (220, 230, 240) in digitale Filter; und Filtern, durch die digitalen Filter, des digitalen Ausgangssignals des Analog-Digital-Wandlers (102).
20. Verfahren nach einem der Ansprüche 15 bis 19, wobei das Korrigieren der Abweichungen vom Idealzustand aufweist: Abgleichen von Analogverschaltung im Signalpfad auf Grundlage der Koeffizienten (220, 230, 240).
21. Verfahren nach einem der Ansprüche 15 bis 20, wobei das Ermitteln der Koeffizienten (220, 230, 240) aufweist: Ermitteln eines Korrekturfilters auf Grundlage von aus jedem der Datensätze extrahierten Betrags- und Phaseninformationen.
22. Verfahren nach einem der Ansprüche 15 bis 20, wobei das Ermitteln der Koeffizienten (220, 230, 240) aufweist: Anwenden einer Umkehrtransformation auf aus den Datensätzen extrahierte Paare von Betrags- und Phaseninformationen, um einen digitalen Filter zum Korrigieren der Abweichungen vom Idealzustand zu ermitteln.
23. Verfahren mit zeitverzögertem Verschachteln zum Linearisieren eines Signalpfads mit einem Analog-Digital-Wandler (102), wobei das Verfahren aufweist: Erzeugen, durch einen zum Analog-Digital-Wandler (102) chipinternen Digital-Analog-Wandler (206), von Testsignalen auf Grundlage einer Testsequenz zum Einspeisen in den Signalpfad; Bereitstellen der gleichen Testsequenz als Eingabe in den Digital-Analog-Wandler (206), um ein gleiches Testsignal während eines ersten Zeitraums und eines zweiten Zeitraums in den Signalpfad einzuspeisen; Takten des Digital-Analog-Wandlers (206) unter Verwendung eines ersten Taktsignals während des ersten Zeitraums und Takten des Digital-Analog-Wandlers unter Verwendung eines zweiten Taktsignals während des zweiten Zeitraums, wobei das erste Taktsignal und das zweite Taktsignal unterschiedliche Phasen in Bezug auf ein Taktsignal aufweisen, das den Analog-Digital-Wandler (102) ansteuert; Erfassen von Werten eines digitalen Ausgangssignals des Signalpfads in einem Puffer, das auf Grundlage des gleichen Testsignals erzeugt wurde, das während des ersten Zeitraums und des zweiten Zeitraums eingespeist wurde; und Abschätzen von Abweichungen vom Idealzustand des Signalpfads auf Grundlage der erfassten Werte im Puffer.
24. Verfahren nach Anspruch 23, wobei das Erfassen der Werte des digitalen Ausgangssignals aufweist: Verschachteln, an Arbeitsspeicherpositionen des Puffers, der Werte des digitalen Ausgangssignals oder von Daten, die aus den Werten des digitalen Ausgangssignals abgeleitet wurden, das auf Grundlage des gleichen Testsignals erzeugt wurde, das in den Signalpfad während des ersten Zeitraums eingespeist wurde, und von Werten des digitalen Ausgangssignals oder von Daten, die aus den Werten des digitalen Ausgangssignals abgeleitet wurden, das auf Grundlage des gleichen Testsignals erzeugt wurde, das in den Signalpfad während des zweiten Zeitraums eingespeist wurde.
25. Verfahren nach Anspruch 23 oder 24, wobei das Erfassen der Werte des digitalen Ausgangssignals ein Speichern von Werten aus dem ersten Zeitraum und dem zweiten Zeitraum an verschachtelten Arbeitsspeicherpositionen im Puffer aufweist.
26. Verfahren zum Linearisieren eines Signalpfads, wobei das Verfahren aufweist: Wiederholen einer Testsequenz durch einen Signalgenerator, die in den Signalpfad über mehrere Zeiträume eingespeist wird; Takten des Signalgenerators unter Verwendung von für jeden Zeitraum um ein unterschiedliches Ausmaß verschobenen Taktsignalen; Verschachteln von aus dem Signalpfad aus den mehreren Zeiträumen erfassten Daten in einem Puffer; und Ermitteln eines Fehlers des Signalpfads aus den verschachtelten Daten.
27. Verfahren nach Anspruch 26, wobei die Testsequenz ein Breitbandsignal ist.

Images