DE102015101197A1

DE102015101197A1 - Adaptiv geregelte digitale Vorverzerrung in einem integrierten Signalanalysator mit verbesserter Analog-Digitalwandlung und diese verwendender HF-Leistungsverstärker

Info

Publication number: DE102015101197A1
Application number: DE102015101197.2A
Authority: DE
Inventors: Qian Yu; Yan Wang; Rajeev Krishnamoorthy
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 2014-01-28
Filing date: 2015-01-28
Publication date: 2015-07-30
Also published as: CN104811149A; US20150214987A1; US9628120B2; US9209841B2; US20160087657A1

Abstract

Eine Vorverzerrungsschaltung für einen Leistungsverstärker kann enthalten: (a) eine digitale Schnittstelle zum Empfangen eines komplexwertigen digitalen Basisbandsignals; (b) eine Mischsignal-Vorverzerrungsschaltung, adaptiv durch eine Menge von Parameterwerten geregelt, die das komplexwertige digitale Basisbandsignal empfängt, um ein vorverzerrtes Signal zum Eingeben in den Leistungsverstärker vorzusehen, wobei die Mischsignal-Vorverzerrungsschaltung enthalten kann: (i) eine digitale Vorverzerrungsschaltung, die das komplexwertige digitale Basisbandsignal in ein vorverzerrtes komplexwertiges digitales Basisbandsignal umwandelt, indem sie auf das komplexwertige digitale Basisbandsignal eine speicherlose nichtlineare Verstärkung und eine Polynomfunktion auf Grundlage des komplexwertigen digitalen Basisbandsignals und einer oder mehrerer verzögerter Kopien des komplexwertigen digitalen Basisbandsignals anwendet; und (ii) einen Aufwärtswandler, der das vorverzerrte komplexwertige digitale Basisbandsignal in das vorverzerrte Signal umwandelt; und (c) einen Signalanalysator, der ein Ausgangssignal von dem Leistungsverstärker empfängt, um von Zeit zu Zeit die Parameterwerte zur Mischsignal-Vorverzerrungsschaltung vorzusehen.

Description

Querverweis auf verwandte Anmeldungen
Die vorliegende Anmeldung bezieht sich auf die gleichzeitig anhängige US-Patentanmeldung („gleichzeitig anhängige Anmeldung”) Serien-Nr. 13/897,119 mit dem Titel „Scheitelfaktorreduktion für bandbegrenzte Mehrträgersignale”, eingereicht am 17. Mai 2013. Die Offenbarung der gleichzeitig anhängigen Anmeldung ist hierdurch in ihrer Gesamtheit durch Verweis aufgenommen.
Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft Signal-Vorverzerrungstechniken in Leistungsverstärkern. Insbesondere betrifft die vorliegende Erfindung Signal-Vorverzerrungstechniken, die in Verbindung mit einem integrierten Signalanalysator verwendet werden.
2. Beschreibung des Stands der Technik
Adaptive digitale Vorverzerrung (DPD) ist eine verbreitet in den Makrozellen-Basisstationen der drahtlosen Kommunikationssysteme der „dritten Generation” (3G) verwendete Technik. In einer 3G-Makrozellen-Basisstation weist ein Leistungsverstärker typischerweise 42~48 dBm Ausgangsleistung auf. Dagegen werden in drahtlosen Kommunikationssystemen der „vierten Generation” (4G) und darüber hinaus oft Kleinzellen-Basisstationen erwartet, in denen ein typischer Leistungsverstärker 27~35 dBm Ausgangsleistung aufweist. Weil die Ausgangsleistung von Verstärkern in einer solchen Kleinzellen-Basisstation 10~20 dB geringer ist als die von Makrozellen-Basisstationen einer 3G-Basisstation, ist es wünschenswert, die Leistungsaufnahme einer Vorverzerrungsschaltung in einer 4G-Kleinzellen-Basisstation um 10~20 dB zu reduzieren, um den Gesamt-Wirkungsgrad beizubehalten. Außerdem ist es auch wünschenswert, die Kosten der Vorverzerrungsschaltung um 10% zu reduzieren, was ungefähr 1% der Kosten in einem typischen Budget für eine Makrozellen-Basisstation ausmacht.
Nach dem Stand der Technik verwenden adaptive digitale Vorverzerrungstechniken teure schnelle und hochpräzise Analog-Digital-Umsetzer (ADUs), um genaue Wellenformen der Ausgangssignale eines Leistungsverstärkers zu erfassen. Da die Nichtlinearität eines Leistungsverstärkers die Ausgangsbandbreite eines Leistungsverstärkers erhöht, und da eine Zwischenfrequenz-Abwärtswandlung erforderlich ist, um I/Q-Ungleichgewicht zu beseitigen, beträgt die Abtastrate des ADUs in einer solchen adaptiven digitalen Vorverzerrungsanwendung typischerweise das Zehnfache oder mehr der ursprünglichen HF-Bandbreite, typischerweise zwischen 200 bis 1000 Megasample (MS) pro Sekunde für HF-Signale mit 20~100 MHz Bandbreite (z. B. 240 MS/s bei einem 4-Träger-WCDMA-Signal). Außerdem benötigt der ADU zum Erfassen einer Nebenband-Aussendung von bis hinunter zu –60 dBc eine effektive Bitanzahl (ENOB) von ungefähr 11. Als Ergebnis verwendet der Stand der Technik spezielle, eigenständige integrierte ADU-Schaltkreise mit einer ENOB von mehr als 10 bei 200~1000 MS/s. Jedoch sind solche hochpräzisen und schnellen integrierten ADU-Schaltkreise teuer und leistungshungrig.
Zusätzlich zu den schnellen und hochpräzisen speziellen integrierten ADU-Schaltkreisen mit hohen Leistungsanforderungen sind die Signalverarbeitungs-Algorithmen, die in Verbindung mit dem ADU ausgeführt werden, auch sehr rechenkomplex und -intensiv. Folglich sind schnelle, leistungshungrige digitale Signalprozessoren (DSP) erforderlich. Solche digitalen Vorverzerrungs-Schaltkreise sind zu kostspielig und erfordern zuviel Leistung, um für die Verwendung in einer Kleinzellen-Basisstation geeignet zu sein.
Analoge HF-Vorverzerrungsverfahren nach dem Stand der Technik können leistungssparend und kostengünstig sein. Jedoch sind bestehende HF-Vorverzerrungsschaltungen aus zwei Gründen nicht leicht für die Verwendung in Kleinzellen-Basisstations-Anwendungen anpassbar. Erstens ist die Leistungsfähigkeit beim Nachbarkanal-Leckverhältnis (ACLR) durch analoge Signalverarbeitung eingeschränkt. Zweitens kann bei Kleinzellen-Basisstations-Anwendungen die Aufgabe Integrieren eines analogen Vorverzerrungsschaltkreises, der typischerweise für einen älteren CMOS-Prozess (z. B. 0,18-μm-CMOS) ausgelegt ist, auf einen integrierten Transceiver-Schaltkreis erfordern, der typischerweise für einen neueren CMOS-Prozess (z. B. 65-nm-CMOS) ausgelegt ist.
Zusammenfassung
Die vorliegende Erfindung zeigt eine leistungsarme, kostengünstige adaptive digitale Vorverzerrung (DPD) zum Linearisieren von Leistungsverstärkern in Kleinzellen-Basisstationen. Die vorliegende Erfindung erfordert nicht die Verwendung von schnellen und hochpräzisen ADUs.
Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Vorverzerrungsschaltung für einen Leistungsverstärker enthalten:

(a) eine digitale Schnittstelle zum Empfangen eines komplexwertigen digitalen Basisbandsignals;
(b) eine Mischsignal-Vorverzerrungsschaltung, adaptiv durch eine Menge von Parameterwerten geregelt, die das komplexwertige digitale Basisbandsignal empfängt, um ein vorverzerrtes Signal zum Eingeben in den Leistungsverstärker bereitzustellen, wobei die Mischsignal-Vorverzerrungsschaltung enthalten kann:
(i) eine digitale Vorverzerrungsschaltung, die das komplexwertige digitale Basisbandsignal in ein vorverzerrtes komplexwertiges digitales Basisbandsignal umwandelt, indem sie auf das komplexwertige digitale Basisbandsignal eine speicherlose nichtlineare Verstärkung und eine Polynomfunktion auf Grundlage des komplexwertigen digitalen Basisbandsignals und einer oder mehrerer verzögerter Kopien des komplexwertigen digitalen Basisbandsignals anwendet; und
(ii) einen Aufwärtswandler, der das vorverzerrte komplexwertige digitale Basisbandsignal in das vorverzerrte Signal umwandelt; und
(c) einen Signalanalysator, der ein Ausgangssignal von dem Leistungsverstärker empfängt, um von Zeit zu Zeit die Parameterwerte für die Mischsignal-Vorverzerrungsschaltung bereitzustellen.

In einer Ausführungsform kann die Polynomfunktion aus einer oder mehreren Potenzen der Moduln des komplexwertigen digitalen Basisbandsignals und einer oder mehreren Potenzen der Moduln der verzögerten Kopien des komplexwertigen digitalen Basisbandsignals bestehen, und die speicherlose nichtlineare Verstärkung wird nach einer Einheitsverzögerung auf das komplexwertige digitale Basisbandsignal angewendet. Außerdem kann die speicherlose nichtlineare Verstärkung eine Polynomfunktion des komplexwertigen digitalen Basisbandsignals sein.
In einer Ausführungsform verwendet die digitale Vorverzerrungsschaltung Nachschlagetabellen, um entweder eins oder beide aus der speicherlosen nichtlinearen Verstärkung und der Polynomfunktion zu berechnen.
Die digitale Vorverzerrungsschaltung kann einen Überabtaster enthalten, der die Datenrate im komplexwertigen digitalen Basisbandsignal um mindestens einen Faktor 2 erhöht.
Der Signalanalysator kann enthalten: (a) einen Quadratur-Abwärtswandler, der das Ausgangssignal vom Leistungsverstärker in ein komplexwertiges Rückkopplungssignal umwandelt, das beim Basisband oder einer Zwischenfrequenz nahe dem Basisband liegt; (b) einen Analog-Digital-Umsetzer, der das komplexwertige Rückkopplungssignal in ein erstes digitales komplexwertiges Rückkopplungssignal umwandelt; und (c) eine digitale Signalanalyseschaltung, die das digitale komplexwertige Rückkopplungssignal empfängt, um die Parameterwerte bereitzustellen. Der Aufwärtswandler und der Quadratur-Abwärtswandler arbeiten von einem gemeinsamen Zeitsignal. Die digitale Vorverzerrungsschaltung und der Signalanalysator können unter Verwendung eines oder mehrerer digitaler Signalprozessoren ausgeführt sein. Die speicherlose nichtlineare Verstärkung wird auf Grundlage einer Größe des ersten digitalen komplexwertigen Rückkopplungssignals berechnet.
Gemäß einer Ausführungsform der vorliegenden Erfindung kann der Signalanalysator zusätzlich zum vorverzerrten Signal empfangen. In dieser Ausführungsform kann der Signalanalysator weiter enthalten: (a) einen zweiten Quadratur-Abwärtswandler, der das vorverzerrtes Signal in ein zweites komplexwertiges Rückkopplungssignal umwandelt, das beim Basisband oder der Zwischenfrequenz nahe dem Basisband liegt; und (b) einen Analog-Digital-Umsetzer, der das zweite komplexwertige Rückkopplungssignal in ein zweites digitales komplexwertiges Rückkopplungssignal umwandelt. Die digitale Signalanalyseschaltung in diesem Fall sieht die Parameterwerte auf Grundlage sowohl des ersten digitalen komplexwertigen Rückkopplungssignals als auch des zweiten digitalen komplexwertigen Rückkopplungssignals vor. Die digitale Signalanalyseschaltung kann eine oder mehrere aus Gleichspannungs-Offsetkorrektur, I/Q-Ungleichgewichtskorrektur und Verzögerungsangleichung an einem oder beiden aus dem ersten digitalen komplexwertigen Rückkopplungssignal und dem zweiten digitalen komplexwertigen Rückkopplungssignal durchführen. Die digitale Signalanalyse kann auch lineare Verzerrungskorrektur am ersten komplexwertigen Rückkopplungssignal durchführen. Die digitale Signalanalyseschaltung kann die Parameterwerte auf Grundlage des Minimierens einer Differenz zwischen dem ersten komplexwertigen Rückkopplungssignal und dem zweiten komplexwertigen Rückkopplungssignal berechnen.
Gemäß einer Ausführungsform der vorliegenden Erfindung kann die Vorverzerrungsschaltung auch eine Scheitelfaktorreduktionsschaltung enthalten, die einen Scheitelfaktor im komplexwertigen digitalen Basisbandsignal reduziert, das für die Mischsignal-Vorverzerrungsschaltung bereitgestellt ist. Der Signalanalysator kann auch ein komplexwertiges Vorwärtssteuerungssignal empfangen, das das komplexwertige digitale Basisbandsignal darstellt und das Scheitelfaktor-reduzierte komplexwertige digitale Basisbandsignal sein kann. In einer dieser Ausführungsformen kann der Signalanalysator enthalten: (a) einen Quadratur-Abwärtswandler, der das Ausgangssignal vom Leistungsverstärker in ein komplexwertiges Rückkopplungssignal umwandelt, das beim Basisband oder einer Zwischenfrequenz nahe dem Basisband liegt; (b) einen Analog-Digital-Umsetzer, der das komplexwertige Rückkopplungssignal in ein erstes digitales komplexwertiges Rückkopplungssignal umwandelt; und (c) eine digitale Signalanalyseschaltung, die das digitale komplexwertige Rückkopplungssignal empfängt, um die Parameterwerte bereitzustellen. Der Aufwärtswandler und der Quadratur-Abwärtswandler arbeiten von einem gemeinsamen Zeitsignal. Die digitale Signalanalyseschaltung kann die Parameterwerte auf Grundlage sowohl des ersten digitalen komplexwertigen Rückkopplungssignals als auch des komplexwertigen Vorwärtssteuerungssignals bereitstellen. Die digitale Signalanalyseschaltung kann eins oder mehrere aus I/Q-Gleichgewichtskorrektur, Verzögerungsangleichung, komplexen Verstärkungsjustierungen, Frequenz-Offsetkorrektur und Gleichspannungs-Offsetkorrektur am komplexwertigen Vorwärtssteuerungssignal ausführen. Die digitale Signalanalyseschaltung kann die Parameterwerte auf Grundlage des Minimierens einer Differenz zwischen dem ersten komplexwertigen Rückkopplungssignal und dem komplexwertigen Vorwärtssteuerungssignal berechnen. Die digitale Signalanalyse kann Frequenz-Offsetkorrektur am komplexwertigen Vorwärtssteuerungssignal durchführen.
Gemäß einer Ausführungsform der vorliegenden Erfindung kann die Vorverzerrungsschaltung eine Analog-Digital-Umsetzer-Verbesserungsschaltung enthalten, die von der digitalen Signalanalyseschaltung ein Datensignal empfängt, das eine oder mehrere Taktperioden des komplexwertigen Vorwärtssteuerungssignals darstellt. Die Analog-Digital-Umsetzer-Verbesserungsschaltung kann eine Stromsteuerungs-Digital-Analog-Technik anwenden. Die Analog-Digital-Umsetzer-Verbesserungsschaltung kann enthalten: (a) eine Digital-Analog-Schaltung, die das Datensignal in einen komplexen Datenstrom umwandelt; und (b) eine Stromkombinationsschaltung, die einen Ausgangsstrom bereitstellt, der eine Differenz zwischen dem komplexen Datenstrom und dem komplexwertigen Rückkopplungssignal darstellt. Die Analog-Digital-Umsetzer-Verbesserungsschaltung kann weiter ein Widerstandselement enthalten, das den Ausgangsstrom in eine Ausgangsspannung umwandelt. Die Analog-Digital-Umsetzer-Verbesserungsschaltung kann weiter eine zweite Stufe enthalten, die die Ausgangsspannung und ein zweites Datensignal von der digitalen Signalanalyseschaltung empfängt, wobei die zweite Stufe eine Ladungsumverteilungstechnik anwendet. Die zweite Stufe kann enthalten: (a) kaskadierte erste und zweite Abtast- und Halteschaltungen, die durch komplementäre Taktsignale betrieben werden, um ein gehaltenes Spannungssignal bereitzustellen; (b) einen Digital-Analog-Umsetzer, der in ein zweites Datensignal umwandelt, um ein Spannungs-Datensignal bereitzustellen; und (c) einen Spannungsaddierer, der ein Ausgangssignal der zweiten Stufe bereitstellt, das eine Spannungsdifferenz zwischen dem gehaltenen Spannungssignal und dem Spannungs-Datensignal darstellt.
Gemäß einer Ausführungsform der vorliegenden Erfindung kann die Mischsignal-Vorverzerrungsschaltung in der Vorverzerrungsschaltung in einen integrierten Transceiverschaltkreis integriert sein, während die Signalanalysatorschaltung in einen vom integrierten Transceiverschaltkreis getrennten integrierten Schaltkreis integriert ist. Alternativ können die digitale Vorverzerrungsschaltung und die digitale Signalanalyseschaltung in einen integrierten Mischsignalschaltkreis integriert sein, während der Aufwärtswandler in einen vom integrierten Mischsignalschaltkreis getrennten integrierten Schaltkreis integriert ist.
Gemäß einer Ausführungsform der vorliegenden Erfindung kann ein Signalanalysator vorgesehen sein, der einen Frequenzsynthesizer, einen Quadratur-Abwärtswandler, ADUs und andere digitale Schaltungen integriert auf einem integrierten CMOS-Schaltkreis aufweist, der nach einem Standard-Mischsignal-CMOS-Prozess gefertigt werden kann. Folglich reduziert die vorliegende Erfindung weitgehend die Anforderungen an die Geschwindigkeit und Genauigkeit der Analog-Digital-Umwandlung in den ADUs des Signalanalysators und umgeht dadurch eine Notwendigkeit kostspieliger, eigenständiger integrierter ADU-Schaltkreise. In Verbindung mit dem Signalanalysator sieht die vorliegende Erfindung Vorverzerrung und Adaptationsalgorithmen vor, die einen Betrieb mit niedriger Leistungsaufnahme verwirklichen.
Die vorliegende Erfindung wird besser verstanden bei Betrachtung der nachstehenden Beschreibung in Verbindung mit den begleitenden Zeichnungen.
Kurze Beschreibung der Zeichnungen
1 ist ein Blockschaltbild des Systems 100 gemäß einer Ausführungsform der vorliegenden Erfindung.
2 ist ein Blockschaltbild 200, das ein Modell der im digitalen Vorverzerrungs-Prozessor 106 ausgeführten Operationen gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
3 zeigt die arithmetisch-logische Schaltung 300 in einer Ausführungsform des digitalen Vorverzerrungs-Prozessors 106 gemäß dem Modell 200 geringer Komplexität von 2.
4 ist ein Blockschaltbild des Systems 400 gemäß einer Ausführungsform der vorliegenden Erfindung.
5 ist ein Blockschaltbild der digitalen Wellenform-Angleichungsschaltung 500, die ein Verfahren zum Messen relativer Wellenformverzerrung anwendet, gemäß einer Ausführungsform der vorliegenden Erfindung.
6 ist ein Blockschaltbild des Systems 600 gemäß einer Ausführungsform der vorliegenden Erfindung.
7 zeigt eine Wellenform-Angleichungsschaltung 700, die Gleichspannungs-Offsetkorrektur, I/Q-Ungleichgewichtskorrektur, Frequenz-Offsetkorrektur, lineare Verzerrungskorrektur, Verzögerungsangleichung und komplexe Verstärkungsangleichung gemäß einer Ausführungsform der vorliegenden Erfindung durchführt.
8 zeigt ein System 800, in dem Scheitelfaktorreduktions-Prozessor 104, digitaler Vorverzerrungs-Prozessor 106 und Signalanalysator 612, Quadratur-Abwärtswandler 110 in einem einzigen integrierten Schaltkreis integriert sind, gemäß einer Ausführungsform der vorliegenden Erfindung.
9 ist ein Blockschaltbild eines Systems 900, das einen verbesserten ADU 911 enthält, gemäß einer Ausführungsform der vorliegenden Erfindung.
10 ist ein Blockschaltbild, das verbesserte ADUs 1011a und 1011b für die abwärtsgewandelten analogen gleichphasigen und Quadratursignale zeigt, die jeweils vom HF-Rückkopplungssignal 115 abgeleitet werden, gemäß einer Ausführungsform der vorliegenden Erfindung.
11 zeigt eine Wellenform-Umwandlungsschaltung 1100, die das komplexwertige digitale Signal D_I + jD_Q bereitstellt, gemäß einer Ausführungsform der vorliegenden Erfindung.
12 ist ein Blockschaltbild, das eine zweistufige ADU-Verbesserungsschaltung 1200 zeigt, gemäß einer Ausführungsform der vorliegenden Erfindung.
Um die nachstehende genaue Beschreibung zu vereinfachen, und Querbezug unter den Figuren zu ermöglichen, sind ähnlichen Elementen ähnliche Bezugszahlen zugeordnet.
Genaue Beschreibung der bevorzugten Ausführungsformen
1 ist ein Blockschaltbild des Systems 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Das System 100 integriert Scheitelfaktorreduktions-(CFR-) und digitale Vorverzerrungs-(DPD-)Operationen auf einem integrierten Transceiver-Schaltkreis, der durch den Schaltkreisblock 101 von 1 dargestellt ist. Der Transceiver-Schaltkreis kann unter Verwendung eines Mischsignal-CMOS-Prozesses (z. B. diesmal 65-nm-CMOS) umgesetzt sein. Wie in 1 gezeigt, stellt die Basisband-Datenquelle 103 ein komplexes zu sendendes Basisbandsignal bereit (z. B. ein 4-Träger-WCDMA- oder 20-MHz-LTE-Signal). Der Schaltungsblock 101, der die Basisbandsignaldaten und Signalparameter 118 (nicht gezeigt; über den SPI-Bus 113 vorgesehen) von einer Signalanalysatorschaltung 102 empfängt, enthält einen Scheitelfaktorreduktionsprozessor 104, einen Doppelabtaster 105, einen digitalen Vorverzerrungsprozessor 106 und einen Digital-zu-HF-Aufwärtswandler 107. Der Scheitelfaktorreduktionsprozessor 104 reduziert das Spitzen-zu-Mittelwert-Leistungsverhältnis (PAR) des komplexen Eingangs-Basisbandsignals. Das Ausgangssignal des Scheitelfaktorreduktionsprozessors 104 kann eine Abtastrate vom 34-Fachen der Bandbreite des komplexen Basisbandsignals aufweisen (z. B. 61,44 MS/s für ein 4-Träger-WCDMA- oder 20-MHz-LTE-Signal). Die Abtastrate wird durch den Doppelabtaster 105 auf das 68-Fache der Signalbandbreite des komplexen Basisbandsignals verdoppelt (z. B. 122,88 MS/s für ein 20-MHz-LTE-System), bevor es zum digitalen Vorverzerrungsprozessor 106 vorgesehen ist. Das Ausgangssignal vom Digital-zu-HF-Wandler 107 ist das zu sendende Analogsignal, das auf einen oder mehrere HF-Trägersignale moduliert und für Linearität im Leistungsverstärker 108 vorverzerrt wird. Der Scheitelfaktorreduktionsprozessor 104 kann eine beliebige aus einer Anzahl von Scheitelfaktorreduktionstechniken ausführen, z. B. die Scheitelfaktorreduktionstechniken, die in der gleichzeitig anhängigen US-Patentanmeldung („gleichzeitig anhängige Anmeldung”) Serien-Nr. 13/897,119 mit dem Titel „Scheitelfaktorreduktion für bandbegrenzte Mehrträgersignale”, eingereicht am 17. Mai 2013, offenbart sind. Die Offenbarung der gleichzeitig anhängigen Anmeldung ist hierdurch in ihrer Gesamtheit durch Verweis aufgenommen.
Das Ausgangssignal 115 des Leistungsverstärkers 108 wird im System 100 durch einen weiteren integrierten CMOS-Schaltkreis rückgekoppelt, dargestellt durch den Schaltungsblock 102. Der Schaltungsblock 102 stellt einen integrierten Signalanalysatorschaltkreis dar, der für die adaptive Regelung von digitalen Vorverzerrungsoperationen des Systems 100 verwendet wird. Wie in 1 gezeigt, enthält der Schaltungsblock 102 einen Quadratur-Abwärtswandler 110, der das Rückkopplungssignal 115 abwärtswandelt. Das abwärtsgewandelte analoge Signal wird unter Verwendung der ADUs 111 in eine digitale Darstellung (d. h. das digitale Signal 117) umgewandelt. Die digitale Schaltung 112 analysiert das digitale Signal 117, um Signalparameter 118 vorzusehen. Anders als der Schaltungsblock 101 kann der Schaltungsblock 102 unter Verwendung eines weniger teuren CMOS-Prozesses ausgeführt sein und kann auch andere Schaltungsblöcke enthalten (z. B. eine Schaltung zum Steuern der Vorspannungen des Leistungsverstärkers 108).
Die Kommunikation zwischen den Schaltungen der Schaltungsblöcke 101 und 102 kann auch über ein Industriestandard-Datenkommunikationsprotokoll ablaufen, wie etwa dem in einem Industriestandard-SPI-Bus umgesetzten (dargestellt durch den SPI-Bus 113 in 1).
2 ist ein Blockschaltbild 200, das ein Modell der im digitalen Vorverzerrungs-Prozessor 106 ausgeführten Operationen gemäß einer Ausführungsform der vorliegenden Erfindung darstellt. Wie in 2 gezeigt, empfängt der digitale Vorverzerrungsprozessor 106 eine Folge komplexer Abtastungen {x_k} und gibt eine komplexe Folge {y_k} aus. Die zeitdiskrete Eingangs-Ausgangs-Beziehung des digitalen Vorverzerrungsprozessors 106 kann dargestellt sein durch: y_k = x_k-lG(|x_k-l|; v₁) + P(x_k, x_k-1, ..., x_k-N; v₂) (1) wobei xG(|x|; v₁) eine speicherlose Nichtlinearität ist, wobei der Vektorparameter v₁ durch den Block 201 in 2 dargestellt ist. Die speicherlose Nichtlinearität von Block 201 wird auf eine Kopie des im Verzögerungselement 202 um £ Abtastungen verzögerten Eingangssignals angewendet, N ist die Speicherspanne des digitalen Vorverzerrungsprozessors (e::; N), und P ist eine nichtlineare Funktion (mit dem Vektorparameter v₂) von N + 1 komplexen Variablen, was durch den Block 203 in 2 dargestellt ist. Die Vektorparameter v₁ und v₂ können beispielsweise einige der vom Signalanalysator des Schaltungsblocks 102 von 1 empfangenen Signalparameter 118 sein. Die speicherlose Nichtlinearität von Block 201 kann als komplexe Verstärkung gesehen werden, die nur von der momentanen Amplitude des Eingangssignals abhängt.
Die nichtlineare Funktion P(x_k, x_k-1, ..., x_k-N; v₂) von Block 203, auch als „Speicherkernel” bezeichnet, mildert Speichereffekte im Leistungsverstärker 108, die eine grundsätzliche Begrenzung der Leistungsfähigkeit des digitalen Vorverzerrungsprozessors 106 setzen können, da solche Speichereffekte schwierig vollständig zu kompensieren sind. Der Speicherkernel kann unter Verwendung vieler möglicher Algorithmen umgesetzt werden, wie etwa als Speicherpolynome, zeitdiskrete Volterra-Reihen und künstliche neuronale Netzwerke. Digitale Vorverzerrungsprozessoren nach dem Stand der Technik sind komplizierte Datenpfadprozessoren wegen der Komplexität der umgesetzten Algorithmen (z. B. zeitdiskrete Volterra-Reihen mit einer großen Anzahl von Termen und Adaptationsalgorithmen mit extrem hoher Rechenkomplexität). Zu komplexen Adaptationsalgorithmen gehören beispielsweise Parameterschätzungen komplizierter Verhaltensmodelle. Die Erfinder entdeckten, dass die Rechenkomplexität sowohl des digitalen Vorverzerrungsprozessors 106 als auch der Adaptationsalgorithmen verringert werden kann. Gemäß einer Ausführungsform der Erfindung kann der digitale Vorverzerrungsprozessor 106 die folgende Eingangs-Ausgangs-Beziehung ausführen: y_k = x_k-1G(|x_k-1|; v₁) + jc₀(x_k – x_k-2) + x_k-1(c₁|x_k| + c₂|x_k|² + c₃|x_k|⁴ + c₄|x_k-2| + c₅|x_k-2|² + c₆|x_k-2|⁴ + x_k(c₁|x_k| + c₈|x_k|² + c₉|x_k|⁴ + x_k-2(c₁₀|x_k-2| + c₁₁|x_k-2|² + c₁₂|x_k-2|⁴) (2) wobei j =√–1 , c₀ eine reelle Zahl ist, und die Koeffizienten von c,,, 1 ≤ n ≤ N, komplexe Werte sind. Laborexperimente zeigen, dass die Gleichung (2) mit geringer Komplexität geradlinig umgesetzt werden kann, um eine überraschend hohe Leistungsfähigkeit über einen breiten Bereich von Leistungsverstärkern zu liefern, einschließlich derjenigen Leistungsverstärker, die auf LDMOS, GaN, SiGe-HBT, GaAs und anderen Arten von Transistoren beruhen.
3 zeigt die arithmetisch-logische Schaltung 300 in einer Ausführungsform des digitalen Vorverzerrungsprozessors 106 gemäß dem Modell 200 geringer Komplexität von 2. In der Tat kann die arithmetisch-logische Schaltung 300, wie in 3 gezeigt, verwendet werden, um die obige Gleichung (2) auszuführen. Die arithmetisch-logische Schaltung 300 enthält einen Amplitudendetektor 319, der den Absolutwert jedes eingehenden digitalen Abtastwerts vorsieht, der vom Eingangsanschluss 301 empfangen wird. Die Absolutwerte digitaler Abtastwerte bei verschiedenen Verzögerungen werden beispielsweise in der nichtlinearen Verstärkung und den polynomialen Termen von Gleichung (2) benutzt.
Jeder digitale Abtastwert kann beispielsweise durch eine komplexe Festkommazahl in rechtwinkliger Koordinatenform dargestellt sein. Da einige komplexe Zahlenberechnungen einfacher sein können, wenn sie in Polarkoordinatenform ausgeführt werden, kann der Amplitudendetektor 319 den CORDIC-Algorithmus verwenden, um eine komplexe Zahl von rechtwinkliger Koordinatenform in Polarkoordinatenform umzuwandeln. Wenn er in rechtwinkliger Koordinatenform rechnet, kann der Amplitudendetektor 319 ausgeführt sein, indem er Multiplizierer und einen Festkomma-Radizieralgorithmus verwendet, wobei sich der Absolutwert von x = x_I + jx_Q ergibt mit
Eine Weise, die Quadratwurzel zu berechnen, nutzt die Tatsache, dass eine positive Festkommazahl n in der Form n = 2'''(1 + α) dargestellt wird, wobei m eine ganze Zahl ist und α eine Festkommazahl ist, die erfüllt: 0 ≤ α < 1. Man kann log₂n annähern durch die Funktion qlog2(n) = m + α. Der Logarithmus (Basis 2) der Quadratwurzel aus n kann ausgedrückt werden als 1 / 2log2(n) = 1 / 2m + α). Die Quadratwurzel kann angenähert werden durch 2^m/2(1 + 1 / 2α) für ein gerades m oder 2^(m-1)/2 × 1,414(1 + 1 / 2α) für ein ungerades m. Die digitale Schaltung für die Funktion qlog2() kann sehr einfach umgesetzt werden. Alternativ kann eine Polynomialanpassung verwendet werden, um √1 + α zu berechnen (z. B. 1,0013 + 0,4821α – 0,0702α²). Die Quadratwurzel für n unter Verwendung der Polynomialanpassung lautet 2'''/2(1,0013 + 0,4821α – 0,0702α2) für ein gerades m oder 2^(m-1)/2 × 1,414(1,0013 + 0,4821α – 0,0702α2) für ein ungerades m.
Zurück zur arithmetisch-logischen Schaltung 300 von 3, so führen die Verzögerungselemente 314 und 316, der Multiplizierer 305 und das nichtlineare Verstärkungselement 311 zusammen den nichtlinearen Verstärkungsterm x_k-1G(|x_k-1|; ν₁) aus. Das nichtlineare Verstärkungselement 311 kann durch eine Kombination aus Nachschlagetabellen zusammen mit eindimensionaler linearer Interpolation zwischen benachbarten Tabellenelementen ausgeführt sein. Bei diesem Ansatz schlägt die Nachschlagetabelle eine vorgegebene Anzahl der höchstwertigen Bits ihres Eingabewerts nach und addiert dann dazu den Wert der übrigen Bits, der durch lineare Interpolation erhalten wird. Somit sieht eine solche Nachschlagetabellen-Schaltung die stückweise lineare Näherung glatter nichtlinearer Funktionen vor. Wie in 3 gezeigt, führen der Multiplizierer 318 und das polynomische Element 317 den polynomischen Term x_kP₃(|x_k|) aus. Die Verzögerungselemente 313, 314, 315 und 316, der Multiplizierer 307 und das polynomische Element 309 führen den polynomischen Term x_k-2P₄(|x_k-2|) aus. Die Verzögerungselemente 315 und 316, der Multiplizierer 305, der Addierer 308 und die polynomischen Elemente 310 und 312 führen den polynomischen Term x_k-1(P₁(|x_k|) + P₂(|x_k-2|)) aus. Die polynomischen Elemente 309, 310, 312, 317 können jeweils beispielsweise eine Polynomfunktion 4. Grades ausführen, wie etwa c1r + c2r2 + c3r4. Jedes polynomische Element kann beispielsweise durch Addierer, Multiplizierer oder Nachschlagetabellen-Schaltungen oder eine beliebige Kombination einiger oder aller dieser Elemente ausgeführt werden.
Wie oben erwähnt, beruht, wie in 1 gezeigt, die adaptive Regelung des digitalen Vorverzerrungsprozessors 106 auf dem HF-Rückkopplungssignal 115, das vom 30-dB-Koppler 109 am Ausgangsanschluss des Leistungsverstärkers 108 erhalten wird. Das HF-Rückkopplungssignal 115 kann gedämpft werden, bevor für den integrierten Signalanalysator-Schaltkreis 102 bereitgestellt wird. Das HF-Rückkopplungssignal 115 ist das Ausgangssignal des Leistungsverstärkers 108 zusammen mit irgendeiner möglichen Störung. In einem Mehreingangs-Mehrausgangssystem (MIMO-System) können sich solche Störungen beispielsweise aus Mehrantennenkopplung ergeben. Die Störung am Ausgangsanschluss des Kopplers 109 ist eine Antennenstörung, gedämpft um die Entkopplung (> 30 dB) des Kopplers 109. Typischerweise ist der Störabstand im Rückkopplungspfad des HF-Rückkopplungssignals 115 besser als 40 dB.
Das HF-Rückkopplungssignal 115 wird durch den Quadratur-Abwärtswandler 110 im integrierten Signalanalysator-Schaltkreis 102 in analoge gleichphasige und Quadratursignale umgewandelt. Das lokale Oszillatorsignal (LO-Signal) 114 für den Abwärtswandler 110 kann durch einen abstimmbaren Frequenzsynthesizer auf PLL-Basis bereitgestellt sein, der eine Frequenzauflösung von ~0,1 MHz aufweist. Der Abwärtswandler-Synthesizer wird auf ungefähr die Mittelfrequenz des Basisband-HF-Signals von der Basisband-Datenquelle 103 abgestimmt. Die Ausgangs-I/Q-Signale des Quadratur-Abwärtswandlers 110 werden durch ADUs 111 in digitale Signale umgewandelt, die herkömmliche ADUs in Fließbandtechnik mit 12 Bit Auflösung und einer effektiven Anzahl an Bits von –10,5 Bit sein können. Die Taktrate der ADUs 111 kann variabel und auf grob das 4,5-fache der Signalbandbreite eingestellt sein, z. B. 80100 MS/s für 20-MHz-LTE.
Der digitale Signalanalysator 112 kann schnelle Fourier-Transformation (FFT) und den Welch-Algorithmus verwenden, um die spektrale Leistungsdichte (PSD) des HF-Rückkopplungssignals 115 zu messen. Im integrierten Signalanalysator-Schaltkreis 102 kann der digitale Schaltungsblock 112 eine Schaltung zum Berechnen einer 256-Punkte-FFT enthalten. Aus einer PSD-Analyse erhält der integrierte Signalanalysator-Schaltkreis 102 eine Abschätzung der Nebenband-Aussendeleistung des HF-Rückkopplungssignals 115. Der digitale Schaltungsblock 112 kann auch einen Mikrocontroller enthalten, auf dem ein stochastischer Optimierungsalgorithmus läuft (siehe z. B. die Offenbarung des US-Patents 8,136,081 ). Ein solcher Optimierungsschritt justiert die Steuerparameter des digitalen Vorverzerrungsprozessors 106 und minimiert die Nebenband-Aussendeleistung. Der Serial Peripheral Interface-Bus (SPI-Bus) 113 tauscht Informationen zwischen dem integrierten Signalanalysator-Schaltkreis 102 und dem integrierten Transceiver-Schaltkreis aus.
In einer Ausführungsform ist der Koeffizient c0 in obiger Gleichung (2) nicht aus dem Minimieren der Nebenband-Aussendeleistung des HF-Rückkopplungssignals 115 eingestellt. Der Koeffizient c0 steuert einen linearen Filtereffekt, der nicht-flache Verstärkung über die Bandbreite des Eingangs-HF-Signals kompensieren kann.
Die Nachschlagetabellenschaltung im nichtlinearen Verstärkungselement 311 kann als stückweise lineare Näherung des Polynoms G(r) = Σ 10 / „=1α„r” eingerichtet sein, wobei α„ komplexwertige Koeffizienten sind. Bei vielen Leistungsverstärkern kann die Funktion G(r) weiter vereinfacht werden zu: G(r) = α₁r + α₂r² + α₄r⁴ + α₆r⁶ + α₈r⁸
Eine solche polynomische Darstellung reduziert den Freiheitsgrad der Steuerparameter für die digitale Vorverzerrungsadaptation. Dieses Adaptationsverfahren beruht auf dem Suchen nach der Parameterwertemenge, die die Nebenband-Aussendeleistung minimiert, die sich aus der nichtlinearen Verzerrung im HF-Rückkopplungssignal 115 ergibt. Die Nebenband-Aussendung ist unempfindlich gegenüber I/Q-Ungleichgewicht im Quadratur-Abwärtswandler 110 und anderen Quellen von Störungen, wie etwa der Störung aufgrund von Mehrantennenkopplung in einem MIMO-System.
4 ist ein Blockschaltbild des Systems 400 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Wie in 4 gezeigt, empfängt der integrierte Signalanalysator-Schaltkreis 402 neben dem HF-Rückkopplungssignal 115 (RFFB) das Leistungsverstärker-Eingangssignal 411 (RFIN). Komplexe digitale Basisbandsignale werden aus dem HF-Rückkopplungssignal 115 und dem Leistungsverstärker-Eingangssignal 411 unter Verwendung der Quadratur-Abwärtswandler 412a und 412b erhalten. Für die Quadratur-Abwärtswandler 412a und 412b kann dasselbe Signal des örtlichen Oszillators 114 vorgesehen sein. Die abwärtsgewandelten Rückkopplungssignale werden in den ADUs 111 in den digitalen Bereich umgewandelt; die ADUs 111 sind in 4 als ADUs 413a und 413b gezeigt. Der integrierte Signalanalysator-Schaltkreis 402 misst nicht nur die spektrale Leistungsdichte (PSD) jedes Eingangssignals, sondern auch die relative Wellenformverzerrung zwischen HF-Rückkopplungssignal 115 und Leistungsverstärker-Rückkopplungssignal 410. Die Verwendung eines Signalanalysators, der ein Ausgangssignal eines Leistungsverstärkers bearbeitet, um die Linearität des Leistungsverstärkers zu regeln, ist beispielsweise im US-Patent 8,145,150 gelehrt.
Relative Wellenformverzerrung kann im integrierten Signalanalysator-Schaltkreis 402 unter Verwendung eines digitalen Wellenformangleichungs-Untersystems gemessen werden, wie etwa der durch ein Blockschaltbild in 5 dargestellten Wellenformangleichungsschaltung 500. (Obwohl die Wellenformangleichungsschaltung 500 hier als Schaltung beschrieben ist, können die in der Wellenformangleichungsschaltung 500 ausgeführten Operationen auch, zur Gänze oder teilweise, in Software umgesetzt werden, die auf einem Mikroprozessor ausführbar ist.) Die Wellenformangleichungsschaltung 500 korrigiert Gleichspannungs-Offset, I/Q-Ungleichgewicht und lineare Verzerrung sowohl im HF-Rückkopplungssignal 115 als auch im Leistungsverstärkereingangs-Rückkopplungssignal 410. Wie in 5 gezeigt, sieht die Wellenformangleichungsschaltung 500 in den Gleichspannungs-Offsetkorrekturschaltungen 501a bzw. 501b Gleichspannungs-Offsetkorrektur am HF-Rückkopplungssignal 115 und am Leistungsverstärker-Rückkopplungssignal 410 vor. Die Gleichspannungsoffset-korrigierten Signale werden dann in den I/Q-Ungleichgewichtskorrekturschaltungen 502a bzw. 502b auf I/Q-Ungleichgewicht korrigiert. Das folgende Verfahren kann zum Korrigieren von I/Q-Ungleichgewichten verwendet werden:

(a) Verstimmen der Frequenz des örtlichen Oszillators eines Quadratur-Abwärtswandlers (z. B. des Abwärtswandlers 412a oder 412b) gegenüber der Mittelfrequenz des HF-Signals (z. B. des HF-Rückkopplungssignals 115 oder des Leistungsverstärkereingangs-Rückkopplungssignals 114) um einen Betrag gleich oder etwas höher als die Hälfte der HF-Signal-Bandbreite;
(b) Messen der PSD, die die Spiegel-Leckleistung aufgrund von I/O-Ungleichgewicht zeigt; und
(c) Einstellen der I/Q-Ungleichgewicht-Parameter der Wellenformangleichungsschaltung (z. B. der I/Q-Ungleichgewichtskorrekturschaltung 502a oder 502b), um die Spiegel-Leckleistung zu minimieren.

5 zeigt auch komplexe Verstärkungs- und Verzögerungsangleichung durch ein Filter mit endlicher Impulsantwort (FIR-Filter) 503a und eine ganzzahlige Verzögerungsschaltung 503b in den Signalpfaden des HF-Rückkopplungssignals 115 bzw. des Leistungsverstärkereingangs-Rückkopplungssignals 410. Das FIR-Filter 503a enthält ein FIR-Filter mit komplexem Koeffizienten, das nicht nur Verzögerungsangleichung, sondern auch lineare Verzerrungskorrektur vorsieht. Die komplexe Verstärkungs- und Verzögerungsangleichung kann beispielsweise unter Verwendung der im US-Patent 8,295,394 offenbarten Techniken erreicht werden. Die Wellenformangleichungsschaltung 500 sieht angeglichene komplexe Signale (A_k und B_k) vor, bei denen B_k das in komplexer Verstärkung und Verzögerung angeglichene Ausgangssignal des FIR-Filters 503a ist, gewichtet um eine Korrelation zwischen dem Ausgangssignal des FIR-Filters 503a und dem Ausgangssignal A_k der Verzögerungsschaltung 503b. Das Fehlersignal A_k – B_k wird durch den Addierer 505 bereitgestellt. Eine optimale Angleichung wird erreicht durch Minimieren des beim Detektor 507 für mittleren quadratischen Fehler des Fehlersignals A_k – B_k erfassten mittleren quadratischen Fehlers (d. h. der mittleren Potenz |A_k – B_k|²) Aus statistischen Abtastwerten von A_k/B_k misst der Signalanalysator 414 die bedingten Erwartungswerte: ξ_m = E{(A_k/B_k)|r_m < |B_k| < r_m + Δr}, for r_m = (m – 0.5)Δr, m = 1, 2, ... (3) wobei die gewählte Schrittgröße Δr ein Bruchteil (z. B. 1/32) der Spitze der Umhüllenden sein kann. Unter Verwendung der berechneten bedingten Erwartungswerte wird die Nachschlagetabellenschaltung des nichtlinearen Verstärkungselements 311 im digitalen Vorverzerrungsprozessor 106 programmiert, dass er enthält: G(mΔr) = ξ_m (4)
Die gespeicherten Werte in den Nachschlagetabellenschaltungen werden überwacht und von Zeit zu Zeit aktualisiert. Die Speicherkernel-Koeffizienten (außer c0) werden so geregelt, dass sie die Nebenband-Aussendung im HF-Rückkopplungssignal 115 minimieren.
Gemäß einer Ausführungsform der vorliegenden Erfindung kann der integrierte Signalanalysator-Schaltkreis 102 beispielsweise durch das Produkt RFPAL von der Firma Scintera, Santa Clara, Kalifornien, in Verbindung mit einem Mikrocontroller (z. B. Intel 8051) ausgeführt sein. Der integrierte Signalanalysator-Schaltkreis 102 führt die folgenden Grundfunktionen aus:

(a) Überwachen der mittleren Leistung und des Leistungsspektrums des HF-Rückkopplungssignals 115 (RFFB) und des Leistungsverstärker-Eingangssignals 410 (RFIN);
(b) Wellenformangleichung zwischen den Signalen RFIN und RFFB;
(c) Überwachen der Leckage des örtlichen Oszillators des Senders, die eine Spektrallinie im Leistungsspektrum verursacht;
(d) Überwachen des Sender-I/Q-Ungleichgewichts aus der gegenseitigen Korrelation und dem Ungleichgewicht der mittleren Leistung der I/Q-Komponenten; und
(e) Überwachen des Leistungsverstärkerstatus, wie etwa Vorspannungen und Umgebungstemperaturen.

6 ist ein Blockschaltbild des Systems 600 gemäß einer Ausführungsform der vorliegenden Erfindung. Im System 600 empfängt der integrierte Signalanalysator-Schaltkreis 602, außer dass er das HF-Rückkopplungssignal 115 empfängt und allgemein Daten und Steuersignale über den SPI-Bus 113 austauscht, auch vom Transceiver-Schaltungsblock 101 das Ausgangsdatensignal 618 des Scheitelfaktorreduktionsprozessors 104 und das Referenzzeitsignal 614 des örtlichen Oszillators (LO). Auf- und Abwärtswandler im System 600, d. h. der Aufwärtswandler im Digital-zu-HF-Aufwärtswandler 107 und der Quadratur-Abwärtswandler 110, können durch das gemeinsame Referenzzeitsignal 614 des örtlichen Oszillators gesteuert werden. Das Referenzzeitsignal 614 des örtlichen Oszillators kann beispielsweise aus einem Quarzoszillator vom Synthesizer des Aufwärtswandlers im Digital-zu-HF-Aufwärtswandler 107 erhalten werden. Gemeinsame Nutzung des Referenzzeitsignals 614 zwischen dem Digital-zu-HF-Aufwärtswandler 107 und dem Quadratur-Abwärtswandler 110 ermöglicht Phasensynchronisierung zwischen den Frequenzsynthesizern. Der Quadratur-Abwärtswandler 110 weist einen Synthesizer auf, der normalerweise auf die Nenn-Mittelfrequenz des HF-Rückkopplungssignals 115 zuzüglich eines kleinen Frequenzoffsets eingestellt ist. Der Frequenzoffset rührt von einer gröberen Frequenzauflösung im Synthesizer des Quadratur-Abwärtswandlers 110 im Vergleich zur Frequenzauflösung im Synthesizer des Aufwärtswandlers im Digital-zu-HF-Aufwärtswandler 107 her. Das Ausgangs-Datensignal 618 des Scheitelfaktorreduktionsprozessors 104 nutzt ebenfalls ein Zeitsignal gemeinsam mit den ADUs 111.
Der digitale Signalanalysator 612 von 6 empfängt sowohl das digitale Datensignal 618, das das scheitelfaktorreduzierte komplexe Basisband-Eingangssignal von der Datenquelle 103 ist, und das digitale Signal 117, das die digitale Darstellung von den ADUs 111 des herabgewandelten HF-Rückkopplungssignals 115 ist. Außer der PSD-Messung sieht der digitale Signalanalysator 612 Wellenformangleichung zwischen dem digitalen Datensignal 618 und dem digitalen Datensignal 117 vor. 7 zeigt die Wellenformangleichungsschaltung 700, die Gleichspannungs-Offsetkorrektur am digitalen Signal 117 (Block 701), I/Q-Ungleichgewichtskorrektur sowohl am digitalen Datensignal 618 als auch am digitalen Signal 117 (Blöcke 702a bzw. 702b), Frequenz-Offsetkorrektur, lineare Verzerrungskorrektur, Verzögerungsangleichung und komplexe Verstärkungsangleichung (FIR-Filterblock 703 und Frequenzkorrekturblock 704) gemäß einer Ausführungsform der vorliegenden Erfindung durchführt. (Obwohl die Wellenformangleichungsschaltung 700 hier als Schaltung beschrieben ist, können die Funktionen der Wellenformangleichungsschaltung 700 auch, in Gänze oder teilweise, durch Software durchgeführt werden, die in einem Mikroprozessor oder digitalen Signalprozessor ausführbar ist.) Die Wellenformangleichungsschaltung 700 erzeugt angeglichene Signale D_k und B_k, die jeweils das Ausgangssignal des Frequenzkorrekturblocks 704 und das Ausgangssignal des I/Q-Kompensations-Korrekturblocks 702a sind, gewichtet durch eine Korrelation zwischen dem Signal DK und dem Ausgangssignal des I/A-Ungleichgewichts-Korrekturblocks 704. Eine Differenz zwischen den beiden angeglichenen Signalen wird am Addierer 505 entnommen. Eine optimale Angleichung wird erreicht durch Minimieren des mittleren quadratischen Fehlers (d. h. der mittleren Potenz |D_k – B_k|²).
Aus statistischen Abtastwerten von D_k/B_k misst der Signalanalysator 612 die bedingten Erwartungswerte: ζ_m = E{(D_k/B_k)|r_m < |B_k| < r_m + Δr}, for r_m = (m – 0.5)Δr, m = 1, 2, ... (5)
Die Tabellendaten der Nachschlagetabellenschaltungen für das nichtlineare Verstärkungsmodell 311 des digitalen Vorverzerrungsprozessors 106 werden aktualisiert zu G^(new)(mΔr) = ζ_m·G^(old)(mΔr) (6)
Die Speicherkernel-Koeffizienten (außer c0) im digitalen Vorverzerrungsprozessor 106 werden so geregelt, dass sie die Nebenband-Aussendung des Rückkopplungssignals minimieren.
Ein Vorteil der Adaptationsverfahren der vorliegenden Erfindung ermöglicht, dass die Abtastrate des HF-Rückkopplungssignals 115 auf nur das 34-Fache der Signalbandbreite reduziert wird (z. B. 61,44 MS/s für 20-MHz-LTE). Daher kann der integrierte Transceiver-Schaltkreis 101 das digitale Datensignal 618 anstatt des doppelt abgetasteten Signals (d. h. des Eingangssignals zum digitalen Vorverzerrungsprozessor 106) an den digitalen Signalanalysator 612 senden. Dagegen müssen herkömmliche digitale Vorverzerrungsmodelle für die Leistungsverstärker das doppelt abgetastete Signal zur Parameterschätzung verwenden. Weil die Verfahren eine niedrigere ADU-Rate nutzen können, kann der Signalanalysator 612 wesentlich einfacher sein als herkömmliche Signalanalysatoren für digitale Vorverzerrungs-Anwendungen.
8 zeigt das System 800, in dem Scheitelfaktorreduktions-Prozessor 104, digitaler Vorverzerrungs-Prozessor 106 und Signalanalysator 612, Quadratur-Abwärtswandler 110 in einem einzigen integrierten Schaltkreis integriert sind, gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in 8 gezeigt, kann der Digital-zu-HF-Aufwärtswandler 107 in einen integrierten Transceiver-Schaltkreis (z. B. den integrierten Transceiver-Schaltkreis 802) integriert sein, der unter Verwendung einer gängigen CMOS-Schaltkreis-Fertigungstechnik hergestellt werden kann (z. B. 65-nm- oder 45-nm-CMOS im Jahre 2013). Gleichzeitig können die digitalen Schaltungen, wie etwa der Scheitelfaktorreduktionsprozessor 104, der digitale Vorverzerrungsprozessor 106 und der Signalanalysator 612, der Quadratur-Abwärtswandler 110 unter Verwendung eines älteren CMOS-Prozesses (z. B. 0,13-μm-CMOS) hergestellt werden, um den Kompromiss zwischen Entwicklungskosten und Leistungsaufnahme zu nutzen, da auf die vorliegende Erfindung anwendbare Scheitelfaktorreduktions- und digitale Vorverzerrungs-Algorithmen niedrige Komplexität und hohe Leistungsfähigkeit aufweisen.
9 ist ein Blockschaltbild des Systems 900, das einen verbesserten ADU 911 enthält, gemäß einer Ausführungsform der vorliegenden Erfindung. Der verbesserte ADU 911 sieht eine höhere Analog-Digital-Umwandlungsrate und Genauigkeit bei niedrigerer Leistung vor als herkömmliche ADUs in Fließbandtechnik. Wie in 9 gezeigt, ist das System 900 ähnlich dem System 600 von 6, wobei der verbesserte ADU 911 digitale Signale 913 vom digitalen Signalanalysator 912 empfängt. Die digitalen Signale 913 umfassen die digitalen Signale D_k,I und D_k,Q, die für verbesserte Umwandlungsrate und Genauigkeit bei der Analog-Digital-Wandlung für die aus dem HF-Rückkopplungssignal 115 abgeleiteten herunterkonvertierten Quadratursignale verwendet werden.
10 ist ein Blockschaltbild, das verbesserte ADUs 1011a und 1011b für die abwärtsgewandelten analogen gleichphasigen und Quadratursignale zeigt, die jeweils vom HF-Rückkopplungssignal 115 abgeleitet werden. Die abwärtsgewandelten analogen gleichphasigen und Quadratursignale, die vom HF-Rückkopplungssignal 115 abgeleitet werden, sind in 10 als analoge Signale 1014a und 1014b gezeigt. Die verbesserten ADUs 1011a und 1011b enthalten jeweils eine ADU-Verbesserungsschaltung, in 10 als ADU-Verbesserungsschaltungen 1011a bzw. 1011b gezeigt. Die ADU-Verbesserungsschaltungen 1011a und 101b empfangen die Signale D_k,I und D_k,Q und die analogen Signale 1014a und 1014b, um Ausgangssignale 1015a und 1015b zu herkömmlichen ADUs 111a bzw. 111b vorzusehen. (Herkömmliche ADUs 111a und 111b können unter Verwendung derselben Schaltungen im ADU 111 von 1, 4 und 6 ausgeführt werden.) Typischerweise sieht der Quadratur-Abwärtswandler 110 einen Strommodus-Ausgang für die analogen Signale 1014a und 1014b vor. Die ADU-Verbesserungsschaltungen 1012a und 1012b verwenden eine stromsteuernde Digital-Analog-Umsetzer-Technik (DAU-Technik). Aus dem analogen Strom-Eingangssignal V(t) (d. h. den analogen Signalen 1014a oder 1014b) und dem digitalen Signal D_k (d. h. D_k,I oder D_k,Q) erzeugt die ADU-Verbesserungsschaltung 1012a oder 1012b über die Stromsumme ein analoges Signal V(t) – D(t). In 10 ist der Strom D(t) = Σ_kD_ku(t – kT) der Ausgangsstrom des DAUs 1016a oder 1016b, wobei u(t) ein Rechteckimpuls mit der Dauer einer Taktperiode ist. Der Strom V(t) – D(t) wird durch die Lastimpedanz 1017a oder 1017b in eine analoge Spannung umgewandelt, gefolgt von Verstärkung im Spannungsverstärker 1018a oder 1018b. Die Signale in den ADU-Verbesserungsschaltungen 1012a und 1012b sind vorzugsweise als differentielle Signale umgesetzt.
Eine Front-End-Schaltung im ADU 111a oder 111b ist eine Schaltkondensator-Track-and-Hold-Schaltung (T/H-Schaltung), angesteuert durch den Signaltakt CLK. Die Taktrate („Unter-ADU-Abtastrate”) kann ein Vielfaches der Datenrate des digitalen Signals D_k sein. Um die folgende Beschreibung zu vereinfachen, ist die Unter-ADU-Abtastrate als dieselbe wie die Datenrate des digitalen Signals D_k vorgesehen. Die ADUs 111a und 111b sehen digitale Signale S_k,I and S_k,Q vor. S_k (d. h. S_k,I oder S_k,Q) ist gegeben durch: S_k+τ = A·[V(t_k) – D_k + δ] + q_k (7) wobei τ eine ganzzahlige Verzögerung ist, A die Verstärkung des ADU-Verbesserungsschaltung 1012a oder 1012b ist, δ ein Gleichspannungs-Offset ist und q_k ein Restfehler ist, dominiert durch den Quantisierungsfehler des ADUs 111a oder 111. Die Parameter (A, δ) der ADU-Verbesserungsschaltungen 1012a oder 1012 können durch eine Kalibrierung durch Abschalten des analogen Eingangsstroms V(t) genau festgestellt werden.
Das komplexwertige digitale Signal D_I + jD_Q wird von der in 11 gezeigten Wellenform-Umwandlungsschaltung 1100 erzeugt. Die Wellenform-Umwandlungsschaltung 1100 empfängt eine Kopie des digitalen Datensignals 618 vom Scheitelfaktorreduktionsprozessor 104. Das digitale Datensignal 618 kann als der Wert C_I + jC_Q dargestellt werden. Die Wellenform-Umwandlungsschaltung 1100 führt zuerst eine I/Q-Ungleichgewichtskorrektur (Block 1101). FIR-Filterung (Block 1102, zur Verzögerungsangleichung und linearen Verzerrungskorrektur), komplexe Verstärkungsjustierung (Mischer 1103), Frequenz-Offsetkorrektur (Mischer 1104) und Gleichspannungs-Offsetkorrektur durch (Addierer 1105). Um Frequenz-Offsetkorrektur vorzusehen, wird das Verstärkungs-justierte komplexwertige Signal mit e^{–j2π(Δf)k} multipliziert. Für Abwärtswandlung mit ZF nahezu null mit einem kleinen Frequenz-Offset, gleicht die Datenrate des D_I + jD_Q der Datenrate des digitalen Signals C_I + jC_Q, was das 34-Fache der ursprünglichen HF-Bandbreite ist (z. B. 61,44 MS/s für 20-MHz-LTE).
Die analogen Verstärker in den ADU-Verbesserungsschaltungen 1011a und 1011b können durch offene Verstärker ohne genaue Verstärkungsregelung vorgesehen sein und können ausgelegt sein, wählbare Modi mit niedriger, mittlerer und hoher Verstärkung aufzuweisen. Beispielsweise beträgt die Verbesserungsverstärkung 0, 15 und 30 dB. Die verbesserten ADUs beginnen den Betrieb mit folgendem Verfahren:

(a) Schalten der ADU-Verbesserungsschaltungen 1011a oder 1011b in einen Modus niedriger Verstärkung.
(b) Verwenden eines stochastischen Optimierungsalgorithmus (z. B. jedes geeigneten der im US-Patent 8,136,081 offenbarten Algorithmen) zum Justieren der Steuerparameter der Wellenform-Umwandlungsschaltung 1100 und zum Minimieren der mittleren Leistung des Ausgangssignals S_I + jS_Q des ADUs 111a oder 111b;
(c) Schalten der ADU-Verbesserungsschaltungen 1011a und 1011b in einen Modus mittlerer Verstärkung;
(d) Wiederholen der Wellenformangleichung (d. h. Justieren der Steuerparameter der Wellenform-Umwandlungsschaltung 1100), um die mittlere Leistung von S_I + jS_Q zu minimieren;
(e) Rekonstruieren des Signals V_I + jV_Q zu: V_k,I = D_k,I – δ_I + S_k+τ,I/A_I and V_k,Q = D_k,Q – δ_Q + S_k+τ,Q/A_Q (8) und;
(f) Schalten der ADU-Verbesserungsschaltungen 1011a und 1011b in einen Modus hoher Verstärkung und periodisches Wiederholen der Schritte (d) und (e).

Die Genauigkeits- oder ENOB-Verbesserung des durch Gleichung (8) rekonstruierten Signals beträgt ungefähr (20log₁₀A)/6 bit, wobei (20log₁₀A) die Verbesserungsverstärkung in dB ist. Die verbesserten ADUs (z. B. die verbesserten ADUs 911) erzeugen direkt zwei komplexwertige digitale Signale, ausgedrückt als Y ~_k+τ = (D_k,I +jD_k,Q) – (δ_I + jδ_Q) (9) B ~_k = Y ~_k + (S_k,I/A_I + jS_k,Q/A_Q) (10) wobei Y ~_k eine verzögerte Kopie des Frequenzoffset-korrigierten Ausgangs in 11 ist (z. B. der Ausgangswert des ganzzahligen Verzögerungsblocks 1106), und B ~k den Quadratur-Abwärtswandler-Ausgangs genau digitalisiert. Y ~_k und B ~k sind ein Paar angeglichener Signale. Nach Entfernen des I/Q-Ungleichgewichts und der Gleichspannungsoffsets des Quadratur-Abwärtswandlers 110 werden korrigierte Signale Y_k und B_k erhalten. Aus statistischen Abtastwerten von Y_k/B_k kann der Signalanalysator die bedingten Erwartungswerte messen ζ_m = E{(Y_k/B_k)|r_m < |B_k| < r_m + Δr}, for r_m = (m – 0.5)Δr, m = 1, 2, ... (11) die verwendet werden können, um die Werte in den Nachschlagetabellenschaltungen im digitalen Vorverzerrungsprozessor 106 zum Kompensieren der speicherlosen Nichtlinearität im Leistungsverstärker 108 zu aktualisieren. Bezüglich der nichtlinearen Speichereffekte minimiert der digitale Vorverzerrungsprozessor 106 die Nebenband-Aussendung des HF-Rückkopplungssignals 115.
Wie oben beschrieben, befinden sich anfänglich die ADU-Verbesserungsschaltungen 1011a und 1011b in einem Modus niedriger Verstärkung. In diesem Anfangszustand können digitale Vorverzerrungstechniken den Leistungsverstärker 108 aufgrund der groben Genauigkeit der ADUs 111a und 111b nur bis zu einem Punkt mit relativ schlechter Linearität linearisieren. Im nächsten Schritt werden die ADU-Verbesserungsschaltungen 1011a und 1011b in einen Modus mittlerer Verstärkung geschaltet, und die verbesserte Genauigkeit der ADUs 111a und 111b verbessert die Vorverzerrung. Dann werden die Verbesserungsschaltungen 1011a und 1011b in einen Modus hoher Verstärkung geschaltet, und das Ausgangssignal des Leistungsverstärkers 108 kann weiter eine höhere Linearität erreichen. Die maximal erlaubte ADU-Verbesserungsschaltungs-Verstärkung ist durch restliche nichtlineare Verzerrungen beschränkt, die durch digitale Vorverzerrungstechniken nicht entfernt werden können. Laborversuche zeigten, dass für eine große Vielfalt von Leistungsverstärkern die digitalen Vorverzerrungsverfahren der vorliegenden Erfindung eine Verstärkung der ADU-Verbesserungsschaltung von 30 dB oder mehr ermöglichen. Daher kann die ADU-Verbesserungsschaltung der vorliegenden Erfindung eine ENOB-Verbesserung von 5 Bit oder mehr vorsehen.
Die ADU-Verbesserungsschaltungen der vorliegenden Erfindung senken die Anforderungen an ADUs. Als Ergebnis können leistungseffiziente 6-Bit-ADUs mit einem ENOB von ~5,5 Bit gewählt werden. Beispielsweise können ADUs mit zeitverschachtelter sukzessiver Approximation oder faltende Flash-ADUs verwendet werden. Solche ADUs können bei einer Abtastrate von 1000 MS/s in 65-nm-CMOS arbeiten. Verbesserte ADUs der vorliegenden Erfindung können eine ENOB von 10,5 Bit oder höher bei bedeutend niedrigerer Leistung als herkömmliche Pipeline-Umsetzer vorsehen.
Das abwärtsgewandelte HF-Rückkopplungssignal vom Leistungsverstärker 108 enthält eine große bekannte Signalkomponente. Die vorliegende Erfindung sieht ein Mischsignal-Verarbeitungsverfahren vor (die ADU-Verbesserungsschaltung), die das bekannte Signal von der restlichen Verzerrung und dem Rauschen trennen kann. Die Analog-Digitalwandlung (A/D-Wandlung) der Verzerrung plus Rauschen ist viel leichter als direkte A/D-Wandlung des HF-Rückkopplungssignals 115. Die unerwünschte Verzerrung kann durch digitale Vorverzerrungstechniken unterdrückt werden. Die vorliegende Erfindung sieht auch ein neuartiges digitales Vorverzerrungsverfahren vor, das in Verbindung mit der ADU-Verbesserungstechnik gute Leistung bietet.
12 ist ein Blockschaltbild, das eine zweistufige ADU-Verbesserungsschaltung 1200 enthält, gemäß einer Ausführungsform der vorliegenden Erfindung. Die ADU-Verbesserungsschaltung 1200 kann in jedem aus dem I- und dem Q-Kanal verwendet werden. Die erste Stufe 1201 der ADU-Verbesserungsschaltung 1200 wendet die oben in Verbindung mit 10 beschriebene stromsteuernde Technik an Kaskadierte T/H-Schaltungen 1214 und 1215, angesteuert durch komplementäre Taktsignale, dienen als Master-Slave-Abtast- und Haltblock, das für jede Taktperiode analoge Abtastwerte hält. Die zweite Stufe 1202 der ADU-Verbesserungsschaltung 1200 verwendet eine Ladungsumverteilungstechnik, um jeden analogen Spannungs-Abtastwert zu erfassen, der dann von einer Spannung von einem DAU 1216 mit Spannungsausgang subtrahiert wird. Das Differenzsignal wird im Verstärker 1218 verstärkt und dann für einen ADU vorgesehen, wie etwa den oben beschriebenen herkömmlichen ADU 111. Somit sieht ein verbesserter ADU der vorliegenden Erfindung, der eine ADU-Verbesserungsschaltung 1200 enthält, mit dem analogen Eingangssignal V(t) und dem digitalen Eingangssignal D_k vor: S_k+τ = A₂A₁[V(t_k) – D (1) / k] – A₂D (2) / k+1 + A₂A₁δ + q_k (12) wobei D (1) / k und D (2) / k (d. h. 1221 und 1222) die Eingangssignale von der digitalen Bearbeitungsschaltung 1220 zur ersten und zweiten Stufe 1201 bzw. 1202 sind; und A₁ und A₂ die Verstärkungen der Verstärker 1213 und 1218 sind. Die Parameter (A₁, A₂, δ) können aus Kalibrierungen genau bestimmt werden. In einer Ausführungsform ist das Signal D_k vorgesehen als: D (1) / k = A₁·gerundet(D_k/A₁), D (2) / k = A₁(D_k-1 – D (1) / k-1) (13) sodass: S_k+τ = A₂A₁[V(t_k) – D_k + δ] + q_k (8) was identisch mit dem aus der Gleichung (7) erhaltenen Wert von S_k+r ist, wenn die Verstärkung der ADU-Verbesserungsschaltung A = A₁A₂.
Die verbesserten ADUs der vorliegenden Erfindung können mit einer Abtastrate von 1000 MS/s oder höher arbeiten. Somit kann der Signalanalysator 902 eine Abwärtswandlung bei Zwischenfrequenz ungleich null für HF-Signale mit einer ursprünglichen Bandbreite bis zu 100 MHz unterstützen. In einer Ausführungsform wird nur ein ADU für die Signalanalyse verwendet, der entweder mit der gleichphasigen oder der Quadraturkomponente verknüpft ist. Ein Aufwärts-Abtaster mit doppelter oder vierfacher Abtastrate kann vorzugsweise zum Beispiel zwischen dem Multiplizierer 1103 für komplexe Verstärkung und den Frequenz-Offset-Multiplizierer 1104 von 11 eingesetzt werden, da die Zwischenfrequenz typischerweise das –2,5-Fache der Bandbreite des ursprünglichen HF-Signals beträgt. Wenn ein Aufwärts-Abtaster mit vierfacher Abtastrate vorgesehen ist, ist die ADU-Taktrate ebenfalls vorzugsweise die vierfache Rate.
Die obige genaue Beschreibung ist vorgesehen, um die besonderen Ausführungsformen der vorliegenden Erfindung zu erläutern, und soll nicht einschränkend sein. Zahlreiche Abänderungen und Abwandlungen innerhalb des Geltungsbereichs der vorliegenden Erfindung sind möglich. Die vorliegende Erfindung ist in den begleitenden Ansprüchen dargelegt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 8136081 [0043, 0063]
US 8145150 [0047]
US 8295394 [0049]

Claims

Vorverzerrungsschaltung für einen Leistungsverstärker, umfassend: eine digitale Schnittstelle zum Empfangen eines komplexwertigen digitalen Basisbandsignals; eine Mischsignal-Vorverzerrungsschaltung, adaptiv durch eine Menge von Parameterwerten geregelt, die das komplexwertige digitale Basisbandsignal empfängt, um ein vorverzerrtes Signal zum Eingeben in den Leistungsverstärker vorzusehen, wobei die Mischsignal-Vorverzerrungsschaltung enthält: eine digitale Vorverzerrungsschaltung, die das komplexwertige digitale Basisbandsignal in ein vorverzerrtes komplexwertiges digitales Basisbandsignal umwandelt, indem sie auf das komplexwertige digitale Basisbandsignal eine speicherlose nichtlineare Verstärkung und eine Polynomfunktion auf Grundlage des komplexwertigen digitalen Basisbandsignals und einer oder mehrerer verzögerter Kopien des komplexwertigen digitalen Basisbandsignals anwendet; und einen Aufwärtswandler, der das vorverzerrte komplexwertige digitale Basisbandsignal in das vorverzerrte Signal umwandelt; und einen Signalanalysator, der ein Ausgangssignal von dem Leistungsverstärker empfängt, um von Zeit zu Zeit die Parameterwerte zur Mischsignal-Vorverzerrungsschaltung vorzusehen.
Vorverzerrungsschaltung nach Anspruch 1, wobei die Polynomfunktion eine oder mehrere Potenzen der Moduln des komplexwertigen digitalen Basisbandsignals und eine oder mehrere Potenzen der Moduln der verzögerten Kopien des komplexwertigen digitalen Basisbandsignals umfasst.
Vorverzerrungsschaltung nach Anspruch 2, wobei die speicherlose nichtlineare Verstärkung nach einer Einheitsverzögerung auf das komplexwertige digitale Basisbandsignal angewendet wird.
Vorverzerrungsschaltung nach Anspruch 1, wobei die speicherlose nichtlineare Verstärkung eine Polynomfunktion des komplexwertigen digitalen Basisbandsignals ist.
Vorverzerrungsschaltung nach Anspruch 1, wobei die digitale Vorverzerrungsschaltung Nachschlagetabellen verwendet, um entweder eins oder beide aus der speicherlosen nichtlinearen Verstärkung und der Polynomfunktion zu berechnen.
Vorverzerrungsschaltung nach Anspruch 1, wobei die digitale Vorverzerrungsschaltung weiter einen Überabtaster umfasst, der die Datenrate im komplexwertigen digitalen Basisbandsignal um mindestens einen Faktor 2 erhöht.
Vorverzerrungsschaltung nach Anspruch 1, wobei die digitale Vorverzerrungsschaltung einen digitalen Signalprozessor umfasst.
Vorverzerrungsschaltung nach Anspruch 1, wobei der Signalanalysator umfasst: einen Quadratur-Abwärtswandler, der das Ausgangssignal vom Leistungsverstärker in ein komplexwertiges Rückkopplungssignal umwandelt, das beim Basisband oder einer Zwischenfrequenz nahe dem Basisband liegt; einen Analog-Digital-Umsetzer, der das komplexwertige Rückkopplungssignal in ein erstes digitales komplexwertiges Rückkopplungssignal umwandelt; und eine digitale Signalanalyseschaltung, die das digitale komplexwertige Rückkopplungssignal empfängt, um die Parameterwerte bereitzustellen.
Vorverzerrungsschaltung nach Anspruch 8, wobei der Aufwärtswandler und der Quadratur-Abwärtswandler von einem gemeinsamen Zeitsignal arbeiten.
Vorverzerrungsschaltung nach Anspruch 8, wobei der Signalanalysator zusätzlich ein vorverzerrtes Signal empfängt, wobei der Signalanalysator weiter umfasst: einen zweiten Quadratur-Abwärtswandler, der das vorverzerrte Signal in ein zweites komplexwertiges Rückkopplungssignal umwandelt, das beim Basisband oder der Zwischenfrequenz nahe dem Basisband liegt; und einen Analog-Digital-Umsetzer, der das zweite komplexwertige Rückkopplungssignal in ein zweites digitales komplexwertiges Rückkopplungssignal umwandelt; und wobei die digitale Signalanalyseschaltung die Parameterwerte auf Grundlage sowohl des ersten digitalen komplexwertigen Rückkopplungssignals als auch des zweiten digitalen komplexwertigen Rückkopplungssignals vorsieht.
Vorverzerrungsschaltung nach Anspruch 10, wobei die digitale Signalanalyseschaltung eine oder mehrere aus Gleichspannungs-Offsetkorrektur, I/Q-Ungleichgewichtskorrektur und Verzögerungsangleichung an einem oder beiden aus dem ersten digitalen komplexwertigen Rückkopplungssignal und dem zweiten digitalen komplexwertigen Rückkopplungssignal durchführt.
Vorverzerrungsschaltung nach Anspruch 10, wobei die digitale Signalanalyse lineare Verzerrungskorrektur am ersten komplexwertigen Rückkopplungssignal durchführt.
Vorverzerrungsschaltung nach Anspruch 10, wobei die digitale Signalanalyseschaltung die Parameterwerte auf Grundlage des Minimierens einer Differenz zwischen dem ersten komplexwertigen Rückkopplungssignal und dem zweiten komplexwertigen Rückkopplungssignal berechnet.
Vorverzerrungsschaltung nach Anspruch 8, wobei die speicherlose nichtlineare Verstärkung auf Grundlage einer Größe des ersten digitalen komplexwertigen Rückkopplungssignals berechnet wird.
Vorverzerrungsschaltung nach Anspruch 8, wobei die Signalanalyseschaltung einen digitalen Signalprozessor umfasst.
Vorverzerrungsschaltung nach Anspruch 1, weiter umfassend eine Scheitelfaktorreduktionsschaltung, die einen Scheitelfaktor im komplexwertigen digitalen Basisbandsignal reduziert, das zur Mischsignal-Vorverzerrungsschaltung vorgesehen ist.
Vorverzerrungsschaltung nach Anspruch 1, wobei der Signalanalysator auch ein komplexwertiges Vorwärtssteuerungssignal empfängt, das das komplexwertige digitale Basisbandsignal darstellt.
Vorverzerrungsschaltung nach Anspruch 17, weiter umfassend eine Scheitelfaktorreduktionsschaltung, die einen Scheitelfaktor im komplexwertigen digitalen Basisbandsignal reduziert, wobei die Scheitelfaktorreduktionsschaltung das komplexwertige Vorwärtssteuerungssignal vorsieht.
Vorverzerrungsschaltung nach Anspruch 17, wobei der Signalanalysator umfasst: einen Quadratur-Abwärtswandler, der das Ausgangssignal vom Leistungsverstärker in ein komplexwertiges Rückkopplungssignal umwandelt, das beim Basisband oder einer Zwischenfrequenz nahe dem Basisband liegt; einen Analog-Digital-Umsetzer, der das komplexwertige Rückkopplungssignal in ein erstes digitales komplexwertiges Rückkopplungssignal umwandelt; und eine digitale Signalanalyseschaltung, die das digitale komplexwertige Rückkopplungssignal empfängt, um die Parameterwerte vorzusehen.
Vorverzerrungsschaltung nach Anspruch 19, wobei der Aufwärtswandler und der Quadratur-Abwärtswandler von einem gemeinsamen Zeitsignal arbeiten.
Vorverzerrungsschaltung nach Anspruch 19, wobei die digitale Signalanalyseschaltung die Parameterwerte auf Grundlage sowohl des ersten digitalen komplexwertigen Rückkopplungssignals als auch des komplexwertigen Vorwärtssteuerungssignals vorsieht.
Vorverzerrungsschaltung nach Anspruch 19, wobei die digitale Signalanalyseschaltung eine oder mehrere aus Gleichspannungs-Offsetkorrektur, I/Q-Ungleichgewichtskorrektur und Verzögerungsangleichung am ersten digitalen komplexwertigen Rückkopplungssignal und am komplexwertigen Vorwärtssteuerungssignal durchführt.
Vorverzerrungsschaltung nach Anspruch 19, wobei die digitale Signalanalyseschaltung eins oder mehrere aus I/Q-Gleichgewichtskorrektur, Verzögerungsangleichung, komplexen Verstärkungsjustierungen, Frequenz-Offsetkorrektur und Gleichspannungs-Offsetkorrektur am komplexwertigen Vorwärtssteuerungssignal ausführt.
Vorverzerrungsschaltung nach Anspruch 19, wobei die digitale Signalanalyseschaltung die Parameterwerte auf Grundlage des Minimierens einer Differenz zwischen dem ersten komplexwertigen Rückkopplungssignal und dem komplexwertigen Vorwärtssteuerungssignal berechnet.
Vorverzerrungsschaltung nach Anspruch 19, wobei die digitale Signalanalyse Frequenz-Offsetkorrektur am komplexwertigen Vorwärtssteuerungssignal durchführt.
Vorverzerrungsschaltung nach Anspruch 19, weiter umfassend eine Analog-Digital-Umsetzer-Verbesserungsschaltung, die von der digitalen Signalanalyseschaltung ein Datensignal empfängt, das eine oder mehrere Taktperioden des komplexwertigen Vorwärtssteuerungssignals darstellt.
Vorverzerrungsschaltung nach Anspruch 26, wobei die Analog-Digital-Umsetzer-Verbesserungsschaltung eine Stromsteuerungs-Digital-Analog-Technik anwendet.
Vorverzerrungsschaltung nach Anspruch 27, wobei die Analog-Digital-Umsetzer-Verbesserungsschaltung umfasst: eine Digital-Analog-Schaltung, die das Datensignal in einen komplexen Datenstrom umwandelt; und eine Stromkombinationsschaltung, die einen Ausgangsstrom vorsieht, der eine Differenz zwischen dem komplexen Datenstrom und dem komplexwertigen Rückkopplungssignal darstellt.
Vorverzerrungsschaltung nach Anspruch 28, wobei die Analog-Digital-Umsetzer-Verbesserungsschaltung weiter ein Widerstandselement umfasst, das den Ausgangsstrom in eine Ausgangsspannung umwandelt.
Vorverzerrungsschaltung nach Anspruch 29, wobei die Analog-Digital-Umsetzer-Verbesserungsschaltung weiter eine zweite Stufe enthält, die die Ausgangsspannung und ein zweites Datensignal von der digitalen Signalanalyseschaltung empfängt, wobei die zweite Stufe eine Ladungsumverteilungstechnik anwendet.
Vorverzerrungsschaltung nach Anspruch 30, wobei die zweite Stufe umfasst: kaskadierte erste und zweite Abtast- und Halteschaltungen, die durch komplementäre Taktsignale betrieben werden, um ein gehaltenes Spannungssignal vorzusehen; einen Digital-Analog-Umsetzer, der in ein zweites Datensignal umwandelt, um ein Spannungs-Datensignal vorzusehen; und einen Spannungsaddierer, der ein Ausgangssignal der zweiten Stufe vorsieht, das eine Spannungsdifferenz zwischen dem gehaltenen Spannungssignal und dem Spannungs-Datensignal darstellt.
Vorverzerrungsschaltung nach Anspruch 1, wobei die Mischsignal-Vorverzerrungsschaltung in einen integrierten Transceiver-Schaltkreis integriert ist.
Vorverzerrungsschaltung nach Anspruch 32, wobei die Signalanalysatorschaltung in einen vom integrierten Transceiverschaltkreis getrennten integrierten Schaltkreis integriert ist.
Vorverzerrungsschaltung nach Anspruch 1, wobei die digitale Vorverzerrungsschaltung und die digitale Signalanalyseschaltung in einen integrierten Mischsignalschaltkreis integriert sind.
Vorverzerrungsschaltung nach Anspruch 34, wobei der Aufwärtswandler in einen vom integrierten Mischsignalschaltkreis getrennten integrierten Schaltkreis integriert ist.