DE102008045570B4

DE102008045570B4 - Digitaler LINC- (linear amplification with non-linear components) Transmitter

Info

Publication number: DE102008045570B4
Application number: DE102008045570.9A
Authority: DE
Inventors: Sangjin Byun; Kwanwoo Kim; Kyutae Lim; Chang-Ho Lee; Haksun Kim; Joy Laskar
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2007-09-06
Filing date: 2008-09-03
Publication date: 2016-10-06
Anticipated expiration: 2028-09-04
Also published as: CN101383641B; FI20085820A; GB2452631B; CN101383641A; FI20085820A0; DE102008045570A1; FI125224B; US20090067541A1; KR20090026097A; GB0816357D0; KR101004946B1; FR2920925A1; GB2452631A; US7889811B2

Abstract

Digitaler LINC-Transmitter, welcher aufweist: einen Signalkomponentenseparator, der ein nicht-konstantes Hüllkurvensignal in ein erstes Phasendatensignal und ein zweites Phasendatensignal trennt; einen Frequenzsynthesizer, der eine Mehrzahl an Taktsignalen erzeugt, wobei das erste Datenphasendatensignal ein erstes Paar an Taktsignalen spezifiziert und wobei das zweite Datensignal ein zweites Paar an Taktsignalen spezifiziert; wenigstens einen digitalen Verzögerungsmodulator, der ein erstes Komponentensignal mit einer ersten konstanten Hüllkurve und ein zweites Komponentensignal mit einer zweiten konstanten Hüllkurve erzeugt, wobei das erste Komponentensignal durch Teilen und digitales Verzögern des ersten Paars an Taktsignalen basierend auf dem ersten Phasendatensignal erzeugt wird, und wobei das zweite Komponentensignal durch Teilen und digitales Verzögern des zweiten Paars an Taktsignalen basierend auf dem zweiten Phasendatensignal erzeugt wird; wenigstens einen nicht-linearen Leistungsverstärker, der das erste Komponentensignal und das zweite Komponentensignal verstärkt, um ein verstärktes erstes Komponentensignal und ein verstärktes zweites Komponentensignal zu erzeugen; einen Leistungskombinierer, der das erste verstärkte Komponentensignal mit dem zweiten verstärkten Komponentensignal kombiniert, um ein Ausgangssignal mit einer nicht-konstanten Hüllkurve zu erzeugen; und einen Fehlanpassungskompensator, der das Ausgangssignal überwacht, um wenigstens einen Versatzwert auszuwählen, wobei der wenigstens eine ausgewählte Versatzwert dem Signalkomponentenseparator zur Phasenanpassung oder dem nicht-linearen Leistungsverstärker zur Verstärkungsanpassung bereitgestellt wird.

Description

HINTERGRUND DER ERFINDUNG
I. GEBIET DER ERFINDUNG
Ausführungsformen der Erfindung betreffen im Allgemeinen digitale LINC-(linear amplification with non-linear components; lineare Verstärkung mit nicht-linearen Komponenten)Transmitter, und insbesondere digitale LINC-Transmitter, die eine Phasen- und Amplitudenfehlanpassung zwischen zwei Signalwegen kompensieren.
II. STAND DER TECHNIK
Bei modernen Kommunikationssystemen führt das Erfordernis nach einer effizienten Nutzung des Frequenzspektrums zur Verwendung von Modulationsverfahren, wie beispielsweise der Quadraturamplitudenmodulation (QAM), bei welcher Daten nicht nur in der Phase, sondern auch in der Amplitude des Trägersignals moduliert werden und folglich ein Signal erzeugt wird, das eine nicht-konstante Hüllkurve aufweist. Um ein Signal mit einer nicht-konstanten Hüllkurve zu senden, werden in dem System üblicherweise lineare Leistungsverstärker verwendet. Jedoch sind lineare Leistungsverstärker hinsichtlich Stromverbrauch ineffizient. Alternativen zu linearen Leistungsverstärkern umfassen nicht-lineare Leistungsverstärker, die hinsichtlich Stromverbrauch effizienter sind. Jedoch sind für die Verwendung nicht-linearer Leistungsverstärker für nicht-konstante Hüllkurvensignale im Allgemeinen Linearisierungstechniken erforderlich, wie beispielsweise Back-off, Vorverzerrung, Vorwärtskopplung, Rückkopplung, Hüllkurveneliminierung und -wiederherstellung (EER = envelope elimination and restoration), lineare Verstärkung mit nicht-linearen Komponenten (LINC = linear amplification with non-linear components) und so weiter. Bezüglich LINC hatten frühere LINC-Systeme große Schwierigkeiten mit dem Handhaben von Amplituden- und/oder Phasenkompensation aufgrund des Erfordernisses der engen Anpassung zwischen zwei Signalwegen für alle verfügbaren Kanäle, und somit wurde die Verwendung von LINC-Transmittern vermieden.
US 6 889 034 B1 beschreibt einen Sender und ein Sendeverfahren, wobei von einer Antenne auf einer Vielzahl von Funkfrequenzen eine Vielzahl von Funkkanal-Frequenzsignalen gesendet werden können, die mit einer jeweiligen Informationsmodulation moduliert sind. Hierzu werden mehrere Modulatoren eingesetzt, von denen jeder Modulator zumindest ein phasenmoduliertes Treibersignal konstanter Amplitude erzeugt. Zudem wird zumindest ein gesättigter Leistungsverstärker für jedes der phasenmodulierten Treibersignale verwendet. Die gesättigten Leistungsverstärker umfassen bilaterale Verstärker.
US 2004/02 66 365 A1 beschreibt einen Sender mit einem ersten und einem zweiten Fractional-N Synthesizer zum Erzeugen von phasenverschobenen modulierten Signalen, wobei ein erster und ein zweiter Sigma-Delta-Wandler die Modulation des ersten und des zweiten Fractional-N Frequenzgenerator steuern können.
ZUSAMMENFASSUNG DER ERFINDUNG
Der Erfindung liegt die Aufgabe zugrunde, einen digitalen LINC-(linear amplification with non-linear components; lineare Verstärkung mit nicht-linearen Komponenten)Transmitter zu schaffen. Ein digitaler LINC-Transmitter gemäß der Erfindung kann eines oder mehrere der nachstehenden Merkmale aufweisen: (i) Splitten eines nicht-konstanten Hüllkurvensignals in zwei Komponentensignale mit einer konstanten Hüllkurve, (ii) Verstärken jedes Komponentensignals durch einen nicht-linearen Verstärker, (iii) Kombinieren der beiden verstärkten Komponentensignale, um ein verstärktes, nicht-konstantes Hüllkurvensignal zu erzeugen, und (iv) Übermitteln des nicht-konstanten Hüllkurvensignals. Gleichermaßen kann gemäß einer Ausführungsform der Erfindung ebenfalls Amplituden- und Phasenfehlanpassung auf zwei Signalwegen kompensiert werden.
Zur Lösung dieser Aufgabe ist ein digitaler LINC-Transmitter vorgesehen, der einen Signalkomponentenseparator aufweist; der ein nicht-konstantes Hüllkurvensignal in ein erstes Phasendatensignal und ein zweites Phasendatensignal trennt, einen Frequenzsynthesizer, der eine Mehrzahl an Taktsignalen erzeugt, wobei das erste Phasendatensignal ein erstes Paar an Taktsignalen spezifiziert und wobei das zweite Datensignal ein zweites Paar an Taktsignalen spezifiziert, und wenigstens einen digitalen Verzögerungsmodulator, der ein erstes Komponentensignal mit einer ersten konstanten Hüllkurve und ein zweites Komponentensignal mit einer zweiten konstanten Hüllkurve erzeugt, wobei das erste Komponentensignal durch Anpassen einer ersten Phase zwischen dem ersten Paar an Taktsignalen basierend auf dem ersten Phasendatensignal erzeugt wird und wobei das zweite Komponentensignal durch Anpassen einer zweiten Phase zwischen dem zweiten Paar an Taktsignalen basierend auf dem zweiten Phasendatensignal erzeugt wird. Der digitale LINC-Transmitter kann ebenfalls wenigstens einen nicht-linearen Leistungsverstärker aufweisen, der das erste Komponentensignal und das zweite Komponentensignal verstärkt, um ein verstärktes erstes Komponentensignal und ein verstärktes zweites Komponentensignal zu erzeugen, einen Leistungskombinierer, der das erste verstärkte Komponentensignal mit dem zweiten verstärkten Komponentensignal kombiniert, um ein Ausgangssignal mit einer nicht-konstanten Hüllkurve zu erzeugen, und einen Fehlanpassungskompensator, der das Ausgangssignal überwacht, um wenigstens einen Versatzwert auszuwählen, wobei der wenigstens eine ausgewählte Versatzwert dem Signalkomponentenseparator zur Phasenanpassung und/oder dem nicht-linearen Leistungsverstärker zur Verstärkungsanpassung bereitgestellt wird.
Daneben betrifft die Erfindung ein Verfahren für einen digitalen LINC-Transmitter. Das Verfahren kann Trennen eines nicht-konstanten Hüllkurvensignals durch einen Signalkomponentenseparator in ein erstes Phasendatensignal und zweites Phasendatensignal und das Erzeugen, mittels wenigstens eines digitalen Verzögerungsmodulators, eines ersten Komponentensignals mit einer ersten konstanten Hüllkurve und eines zweiten Komponentensignals mit einer zweiten konstanten Hüllkurve umfassen, wobei das erste Komponentensignal und das zweite Komponentensignal wenigstens teilweise basierend auf dem ersten Datensignal und dem zweiten Phasendatensignal erzeugt werden. Das Verfahren kann ebenfalls das Verstärken des ersten Komponentensignals und des zweiten Komponentensignals mittels wenigstens eines nicht-linearen Verstärkers umfassen, um ein verstärktes erstes Komponentensignal und ein verstärktes zweites Komponentensignal zu erhalten, Kombinieren des ersten verstärkten Komponentensignals mit dem zweiten verstärkten Komponentensignal, um ein Ausgangssignal mit einer nicht-konstanten Hüllkurve zu erzeugen, und das Überwachen des Ausgangssignals, um einen Phasenversatzwert und einen Amplitudenversatzwert zu wählen, wobei der wenigstens eine gewählte Versatzwert dem Signalkomponentenseparator zur Phasenanpassung und/oder dem nicht-linearen Leistungsverstärker zur Verstärkungsanpassung bereitgestellt wird.
Daneben betrifft die Erfindung ein System. Das System weist einen Signalkomponentenseparator auf, der ein nicht-konstantes Hüllkurvensignal in ein erstes Phasendatensignal und ein zweites Phasendatensignal trennt, und wenigstens einen digitalen Verzögerungsmodulator, der ein erstes Komponentensignal mit einer ersten konstanten Hüllkurve und ein zweites Komponentensignal mit einer zweiten konstanten Hüllkurve erzeugt, wobei das erste Komponentensignal und das zweite Komponentensignal wenigstens teilweise basierend auf dem ersten Datensignal und dem zweiten Phasendatensignal erzeugt werden. Das System kann weiter wenigstens einen nicht-linearen Leistungsverstärker aufweisen, der das erste Komponentensignal und das zweite Komponentensignal verstärkt, um ein verstärktes erstes Komponentensignal und ein verstärktes zweites Komponentensignal zu erzeugen. Das System kann weiter Mittel zum Kombinieren des ersten verstärkten Komponentensignals mit dem zweiten verstärkten Komponentensignal aufweisen, um ein Ausgangssignal mit einer nicht-konstanten Hüllkurve zu erzeugen, sowie Mittel zum Auswählen eines Phasenversatzwerts und eines Amplitudenversatzwerts wenigstens teilweise basierend auf dem Ausgangssignal, wobei der wenigstens eine gewählte Versatzwert dem Signalkomponentenseparator zur Phasenanpassung und/oder dem nicht-linearen Leistungsverstärker zur Verstärkungsanpassung bereitgestellt wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Nachdem die Erfindung auf allgemeine Weise beschrieben wurde, wird nun auf die beigefügten Zeichnungen Bezug genommen, die nicht notwendigerweise maßstabsgetreu sind, und in denen:
1 ein beispielhaftes Blockdiagramm eines digitalen LINC-Transmitters mit digitalen Verzögerungsmodulatoren gemäß einer beispielhaften Ausführungsform der Erfindung darstellt;
2 ein beispielhaftes Blockdiagramm eines digitalen Verzögerungsmodulators gemäß einer beispielhaften Ausführungsform der Erfindung darstellt;
3 ein beispielhaftes Taktdiagramm des Betriebs des digitalen Verzögerungsmodulators aus 2 gemäß einer beispielhaften Ausführungsform der Erfindung darstellt;
4 ein alternatives Blockdiagramm eines digitalen Verzögerungsmodulators gemäß einer beispielhaften Ausführungsform der Erfindung darstellt;
5 ein beispielhaftes Taktdiagramm des Betriebs des digitalen Verzögerungsmodulators aus 4 gemäß einer beispielhaften Ausführungsform der Erfindung darstellt;
6 ein beispielhaftes Blockdiagramm eines Signalkomponentenseparators gemäß einer beispielhaften Ausführungsform der Erfindung darstellt;
7 ein beispielhaftes Blockdiagramm eines Fehlanpassungskompensators gemäß einer beispielhaften Ausführungsform der Erfindung darstellt;
8 ein beispielhaftes Ablaufdiagramm zum Detektieren und Kompensieren von Phasen- und Verzögerungsfehlanpassungen durch einen Fehlanpassungskompensator gemäß einer beispielhaften Ausführungsform der Erfindung darstellt;
9 beispielhafte Signalvektoren in einem digitalen LINC-Transmitter gemäß einer beispielhaften Ausführungsform der Erfindung darstellt, bei denen keine Phasen- und Amplitudenfehlanpassungen zwischen den beiden Signalwegen während des Verfahrens einer Fehlanpassungskompensation vorhanden sind;
10 beispielhafte Signalvektoren in einem digitalen LINC-Transmitter gemäß einer beispielhaften Ausführungsform der Erfindung darstellt, bei denen nur eine Amplitudenfehlanpassung zwischen den beiden Signalwegen während des Verfahrens einer Fehlanpassungskompensation vorhanden sind;
11 beispielhafte Signalvektoren in einem digitalen LINC-Transmitter gemäß einer beispielhaften Ausführungsform der Erfindung darstellt, bei denen sowohl Phasen- als auch Amplitudenfehlanpassungen zwischen den beiden Signalwegen während des Verfahrens einer Fehlanpassungskompensation vorhanden sind;
12 simulierte Spektren beispielhafter Signale in einem digitalen LINC-Transmitter gemäß einer beispielhaften Ausführungsform der Erfindung darstellt, in dem der digitale Verzögerungsmodulator aus 2 enthalten ist;
13 simulierte Spektren beispielhafter Signale in einem digitalen LINC-Transmitter gemäß einer beispielhaften Ausführungsform der Erfindung darstellt, in dem der digitale Verzögerungsmodulator aus 4 enthalten ist.
GENAUE BESCHREIBUNG DER ERFINDUNG
Ausführungsformen der vorliegenden Erfindung werden nun genauer unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen einige, aber nicht alle Ausführungsformen der Erfindung dargestellt sind. Die Erfindung kann nämlich in vielen unterschiedlichen Formen verkörpert sein und sollte nicht als auf die hier beschriebenen Ausführungsformen beschränkt erachtet werden. Es werden durchgehend gleiche Bezugsziffern verwendet, um gleiche Elemente zu bezeichnen.
Die Erfindung sieht einen LINC-(linear amplification with non-linear components; lineare Verstärkung mit nicht-linearen Komponenten)Transmitter vor. Der digitale LINC-Transmitter gemäß der Erfindung kann eines oder mehrere der nachstehenden Merkmale aufweisen: (i) Splitten eines nicht-konstanten Hüllkurvensignals in zwei Komponentensignale mit einer konstanten Hüllkurve, (ii) Verstärken jedes Komponentensignals durch einen nicht-linearen Verstärker, (iii) Kombinieren der beiden verstärkten Komponentensignale, um erneut ein verstärktes, nicht-konstantes Hüllkurvensignal zu erzeugen, und (iv) Übermitteln des nicht-konstanten Hüllkurvensignals. Gleichermaßen kann gemäß einer Ausführungsform der Erfindung ebenfalls Amplituden- und Phasenfehlanpassung auf zwei Signalwegen kompensiert werden.
1 ist ein beispielhaftes Blockdiagramm eines digitalen LINC-Transmitters 100 gemäß einer beispielhaften Ausführungsform der Erfindung. Insbesondere kann der digitale LINC-Transmitter 100 gemäß einer beispielhaften Ausführungsform der Erfindung einen Signalkomponentenseparator (SCS) 110, digitale Verzögerungsmodulatoren 130 und 140, einen Frequenzsynthesizer 150, nicht-lineare Leistungsverstärker 161 und 162, einen Leistungskombinierer 170, eine Antenne 180 und einen Fehlanpassungskompensator 190 aufweisen.
Unter Bezugnahme auf 1 kann der Signalkomponentenseparator 110 Daten 111 in Form eines nicht-konstanten Hüllkurvensignals von einem MODEM 108 empfangen. Gemäß einer Ausführungsform der Erfindung kann das nicht-konstante Hüllkurvensignal ein QAM-Signal sein, obwohl andere Arten nicht-konstanter Hüllkurvensignale ebenfalls von dem Signalkomponentenseparator 110 empfangen werden können. Des Weiteren kann der Signalkomponentenseparator 110 einen Phasenversatzwert 112a (PH_OFFSET) von einem Fehlanpassungskompensator 190 empfangen. Wie später genauer beschrieben wird, kann der Fehlanpassungskompensator 190 jedwede Amplituden- oder Phasenfehlanpassungen aus dem Ausgangssignal 116 (Sout(t)) bestimmen und den Phasenversatzwert 112a (PH_OFFSET) und den Amplitudenversatzwert 112b (MAG_OFFSET) erzeugen. Unter Verwendung der empfangenen Daten 111 und des Phasenversatzwerts 112a (PH_OFFSET) kann der Signalkomponentenseparator 110 ein erstes Phasendatensignal 113a (PH_DATA₁) auf einem ersten Signalweg und ein zweites Phasendatensignal 113b (PH_DATA₂) auf einem zweiten Signalweg erzeugen.
Weiter unter Bezugnahme auf 1 kann der Frequenzsynthesizer 150 Taktsignale 117a, 117b erzeugen und an die entsprechenden digitalen Verzögerungsmodulatoren 130, 140 auf dem entsprechenden ersten und zweiten Signalweg liefern. Bei einer beispielhaften Ausführungsform der Erfindung können die Taktsignale 117a, 117b jeweils I- und Q-Taktsignale sein, welche im Allgemeinen 90° phasenversetzt zueinander sind. Des Weiteren können die Taktsignale 117a, 117b ebenfalls in einer Frequenz bereitgestellt werden, die höher ist, vielleicht viermal schneller, als die Trägerfrequenz des übermittelten Ausgangssignals 116 (Sout(t)). Die höhere Frequenz der Taktsignale 117a, 117b verglichen mit dem übermittelten Ausgangssignal 116 (Sout(t)) kann den digitalen Verzögerungsmodulatoren 130, 140 eine bessere Steuerung für die Auflösung der hinzugefügten Verzögerung bieten.
Gemäß einer beispielhaften Ausführungsform der Erfindung kann, wenn die Trägerfrequenz des von dem LINC-Transmitter 100 übermittelten Ausgangssignals 116 (Sout(t)) 600 MHz beträgt, der Frequenzsynthesizer 150 I-/Q-Taktsignale 117a, 117b mit entsprechenden Frequenzen von 2,4 GHz erzeugen. Gleichermaßen kann gemäß einer anderen beispielhaften Ausführungsform der Erfindung, wenn die Trägerfrequenz des von dem LINC-Transmitter 100 übermittelten Ausgangssignals 116 (Sout(t)) 2,5 GHz beträgt, der Frequenzsynthesizer 150 I-/Q-Taktsignale 117a, 117b mit entsprechenden Frequenzen von 10 GHz erzeugen.
Es wird darauf hingewiesen, dass der Frequenzsynthesizer 150 die Taktsignale 117a, 117b (beispielsweise 2,4 GHz, 100 Hz etc.) gemäß unterschiedlichen Verfahren erzeugen kann. Zum Beispiel kann gemäß einer beispielhaften Ausführungsform der Erfindung der Frequenzsynthesizer 150 die Taktsignale 117a, 117b bei 2,4 GHz durch Koppeln von zwei LC-Oszillatoren, die bei 2,4 GHz arbeiten, erzeugen. Gleichermaßen kann der Frequenzsynthesizer 150 zwei LC-Oszillatoren koppeln, die bei 100 Hz arbeiten, um die Taktsignale 117a, 117b bei 10 GHz zu erzeugen. Gemäß einer alternativen Ausführungsform der Erfindung kann der Frequenzsynthesizer 150 die Taktsignale 117a, 117b bei 2,4 GHz durch Teilen eines 4,8 GHz-Taktsignals von einem einzigen 4,8 GHz-LC-Oszillator erzeugen. Gleichermaßen kann der Frequenzsynthesizer 150, um die Taktsignale 117a, 117b bei 100 Hz zu erzeugen, ein 200 Hz-Signal von einem einzigen 200 Hz-LC-Oszillator teilen. Es wird jedoch darauf hingewiesen, dass für den Frequenzsynthesizer 150 viele Verfahren verfügbar sind, um die Taktsignale 117a, 117b zu erzeugen, ohne von der Erfindung abzuweichen.
Gemäß einer Ausführungsform der Erfindung können die Taktsignale 117a, 117b ebenfalls den jeweiligen digitalen Verzögerungsmodulatoren 130, 140 auf dem entsprechenden ersten oder zweiten Signalweg bei einer Frequenz bereitgestellt werden, die viermal schneller sein kann als die Trägerfrequenz des übermittelten Ausgangssignals 116 (Sout(t)). Wie oben beschrieben, können gemäß einer beispielhaften Ausführungsform der Erfindung die Taktsignale 117a, 117b I-/Q-Signale sein. Die digitalen Verzögerungsmodulatoren 130, 140 können die empfangenen Taktsignale 117a, 117b modulieren, welche bei einer Frequenz liegen können, die viermal schneller ist als die Trägerfrequenz des übermittelten Ausgangssignals 116 (Sout(t)) des LINC-Transmitters 100, mit entsprechenden Phasendatensignalen 113a (PH_DATA₁) und 113b (PH_DATA₂), die von dem Signalkomponentenseparator 110 empfangen wurden. Die digitalen Verzögerungsmodulatoren 130, 140 können dann die Komponentensignale 114a (S₁(t)) und 114b (S₂(t)) mit konstanten Hüllkurven auf dem entsprechenden ersten oder zweiten Signalweg erzeugen.
Weiter unter Bezugnahme auf 1 können die Komponentensignale 114a (S₁(t)) und 114b (S₂(t)) mit konstanten Hüllkurven dann durch die Leistungsverstärker 161, 162 auf dem entsprechenden ersten und zweiten Signalweg verstärkt werden. Gemäß einer beispielhaften Ausführungsform der Erfindung können die Leistungsverstärker 161, 162 leistungseffiziente, nicht-lineare Verstärker sein. Jeder der Leistungsverstärker 161, 162 kann dann verstärkte Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)) auf dem entsprechenden ersten oder zweiten Signalweg erzeugen. Ein Leistungskombinierer 170 kann dann die verstärkten Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)) auf dem entsprechenden ersten oder zweiten Signalweg zu einem einzigen, kombinierten Ausgangssignal 116 (Sout(t)) kombinieren, hinzufügen oder auf andere Weise zusammenbringen, das dann über die Antenne 180 übermittelt und dem Fehlanpassungskompensator 190 bereitgestellt werden kann.
Wie unten genauer beschrieben wird, kann der Fehlanpassungskompensator 190 das Ausgangssignal 116 (Sout(t)) analysieren und verarbeiten, um jedwede Phasenfehlanpassungen und/oder Amplitudenfehlanpassungen zu bestimmen und einen Phasenversatzwert 112a (PH_OFFSET) und einen Amplitudenversatzwert 112b (MAG_OFFSET) zu erzeugen. Der Phasenversatzwert 112a (PH_OFFSET) kann an den Signalkomponentenseparator 110 geliefert werden, während der Amplitudenversatzwert 112b (MAG_OFFSET) den Leistungsverstärkern 161, 162 bereitgestellt werden kann. Gemäß einer Ausführungsform der Erfindung kann jeder der Leistungsverstärker 161, 162 eine Leistungsverstärkung aufweisen, die entsprechend dem von dem Fehlanpassungskompensator 190 erhaltenen Amplitudenversatzwert 112b (MAG_OFFSET) digital steuerbar oder konfigurierbar ist.
2 stellt ein beispielhaftes Blockdiagramm eines digitalen Verzögerungsmodulators 130, 140 aus 1 gemäß einer beispielhaften Ausführungsform der Erfindung dar. Unter Bezugnahme auf 2 kann jeder digitale Verzögerungsmodulator 130, 140 wenigstens einen Multiplexer (MUX) 231, einen oder mehrere Schalter 232, 233, einen oder mehrere Flipflops 234, 235, 236, 237 und wenigstens einen digitalen Phaseninterpolator 238 aufweisen. Gemäß einer beispielhaften Ausführungsform der Erfindung kann der Multiplexer (MUX) 231 ein 4-2 MUX sein, und die Flipflops 234, 235, 236, 237 können getaktete D-Flipflops sein. Es wird darauf hingewiesen, dass der Multiplexer 231 alternativ durch einen oder mehrere Schalter ersetzt werden kann, ohne von Ausführungsformen der Erfindung abzuweichen. Gleichermaßen wird darauf hingewiesen, dass die Flipflops 234, 235, 236, 237 durch Speicherzellen, Schieberegister und Ähnliches ersetzt werden können, ohne von Ausführungsformen der Erfindung abzuweichen.
Während des Betriebs des digitalen Verzögerungsmodulators 130, 140 kann jeder Multiplexer 231 zwei Taktsignale aus einer Mehrzahl an Taktsignalen entsprechend dem Phasendatensignal 113a (PH_DATA₁) und 113b (PH_DATA₂), das von dem Signalkomponentenseparator 110 empfangen wurde, basierend auf dem empfangenen Phasendatensignal 113a (PH_DATA₁) und 113b (PH_DATA₂) auswählen. Gemäß einer beispielhaften Ausführungsform der Erfindung kann der jeweilige Multiplexer 231 zwei Taktsignale aus vier Taktsignalen auswählen, einschließlich (1) einem I-Signal, (2) einem Q-Signal, (3) einem Ib-Signal, und (4) einem Qb-Signal. Das I-Signal kann zu dem Q-Signal um 90° phasenversetzt sein. Das Ib-Signal kann zu dem I-Signal um 180° phasenversetzt sein. Gleichermaßen kann das Qb-Signal zu dem Q-Signal um 180° phasenversetzt sein. Jedes der vier Taktsignale kann ebenfalls eine Frequenz aufweisen, die viermal schneller ist als das übermittelte Ausgangssignal 116 (Sout(t)) des LINC-Transmitters 100.
Wie oben beschrieben, kann der Multiplexer 231 das Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂) von dem Signalkomponentenseparator 110 erhalten. Gemäß einer Ausführungsform der Erfindung können zwei Bits des Datensignals 113a (PH_DATA₁) oder 113b (PH_DATA₂) dem Multiplexer 231 zum Auswählen des Paars an Taktsignalen bereitgestellt werden. Sobald der Multiplexer 231 das Paar an Taktsignalen ausgewählt hat, kann das ausgewählte Paar an Taktsignalen den Flipflops 234, 236 (zum Beispiel D-Flipflops) jeweils als Taktsignal A, B bereitgestellt werden. Die Flipflops 234, 236 können Q-Signale für den Ausgangsanschluss erzeugen, die in die Flipflops 235, 237 (zum Beispiel D-Flipflops) jeweils als Taktsignal C, D eingegeben werden. Die Flipflops 235, 237 können jeweils Q-Signale für den Ausgangsanschluss erzeugen, die als jeweilige Ausgangssignale E, F an den digitalen Phaseninterpolator 238 geliefert werden. Der digitale Phaseninterpolator kann dann die empfangenen Ausgangssignale E, F verarbeiten und ein entsprechendes der beiden Komponentensignale 114a (S₁(t)) und 114b (S₂(t)) erzeugen.
Wie oben angegeben, kann jeder digitale Verzögerungsmodulator 130, 140 Schalter 232, 233 aufweisen. Der Schalter 232 kann bei einer ersten Position oder bei einer zweiten Position entsprechend dem Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂), das von dem Signalkomponentenseparator 110 empfangen wurde, betrieben werden. Gemäß einer Ausführungsform der Erfindung kann das Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂) 1 Bit zum Wählen zwischen der ersten Position und der zweiten Position des Schalters 232 aufweisen. Der Schalter 232 kann bei einer ersten Position betrieben werden, um den Eingangsanschluss D des Flipflops 234 mit einem Ausgangsanschluss Q des Flipflops 234 zu verbinden. Des Weiteren kann in dieser ersten Position der Schalter 232 ebenfalls den Eingangsanschluss D des Flipflops 236 mit den elektrisch verbundenen Eingangs- und Ausgangsanschlüssen D, Q des Flipflops 234 verbinden. Alternativ kann der Schalter 232 bei einer zweiten Position betrieben werden, um den Eingangsanschluss D des Flipflops 234 mit dem invertierten Ausgangsanschluss Q des Flipflops 234 elektrisch zu verbinden. Unter Verwendung dieser beiden Positionen kann der Schalter 232 dazu dienen, die Verzögerung der von dem Frequenzsynthesizer 150 erhaltenen Taktsignale digital zu steuern.
Der Schalter 233 kann ebenfalls bei einer ersten Position oder bei einer zweiten Position entsprechend dem Phasendatensignal 113a (PH_DATA₁) und 113b (PH_DATA₂), das von dem Signalkomponentenseparator 110 empfangen wurde, betrieben werden. Gemäß einer Ausführungsform der Erfindung kann das Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂) 1 Bit zum Wählen zwischen der ersten Position und der zweiten Position des Schalters 233 aufweisen. Der Schalter 233 kann bei einer ersten Position betrieben werden, um den Eingangsanschluss D des Flipflops 235 mit dem invertierten Ausgangsanschluss Q des Flipflops 235 elektrisch zu verbinden. Alternativ kann der Schalter 233 bei einer zweiten Position betrieben werden, um den Eingangsanschluss D des Flipflops 235 mit einer Erdungsspannung GND elektrisch zu verbinden. Unter Verwendung dieser beiden Positionen kann der Schalter 233 als ein Rücksteller für den digitalen Verzögerungsmodulator 130 oder 140 dienen.
Wie oben beschrieben, kann der Flipflop 235 ein Ausgangstaktsignal E erzeugen, wohingegen der Flipflop 237 ein Ausgangstaktsignal F erzeugen kann. Gemäß einer beispielhaften Ausführungsform der Erfindung kann das Ausgangssignal E dem Ausgangssignal F des Flipflops 237 um eine Zeit von ungefähr 1/16f_RF vorausgehen, wie in dem zugeordneten Taktdiagramm aus 3 dargestellt ist, wobei f_RF die Frequenz des Ausgangssignals 116 (Sout(t)) ist. Weiter unter Bezugnahme auf 2 kann der digitale Phaseninterpolator 238 die Ausgangssignale E, F von den entsprechenden Flipflops 235, 237 empfangen. Basierend auf dem Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂) kann der digitale Phaseninterpolator 238 eine Phase zwischen den beiden Ausgangstaktsignalen E, F interpolieren.
Als Beispiel wird angenommen, dass der digitale Phaseninterpolator drei Bits des Phasendatensignals 113a (PH_DATA₁) oder 113b (PH_DATA₂) empfängt oder auf andere Weise nutzt, die der digitale Phaseninterpolator 238 von dem Signalkomponentenseparator 110 empfängt. Gemäß einer beispielhaften Ausführungsform der Erfindung kann, wenn die drei Bits des Phasendatensignals 113a (PH_DATA₁) oder 113b (PH_DATA₂) ”000” sind, der digitale Phaseninterpolator 238 das vorausgehende Taktsignal E ausgeben. Wenn andererseits die drei Bits des Phasendatensignals 113a (PH_DATA₁) oder 113b (PH_DATA₂) ”111” sind, gibt der digitale Phaseninterpolator (238) das zeitlich verzögernde Taktsignal F aus. Wenn des Weiteren die drei Bits des Phasendatensignals 113a (PH_DATA₁) oder 113b (PH_DATA₂) einen Wert zwischen ”000” und ”111” haben, dann kann der digitale Phaseninterpolator 238 ein Taktsignal ausgeben, bei welchem die Phase interpoliert ist, vielleicht linear, zwischen dem vorausgehenden Taktsignal E und dem zeitlich verzögernden Taktsignal F.
Wie oben beschrieben, kann das Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂) 7 Bits umfassen, von denen 2 Bits zum Steuern des Multiplexers 231 sind, 1 Bit zum Steuern des Schalters 232, 1 Bit zum Steuern des Schalters 233 ist und 3 Bits zum Steuern des digitalen Phaseninterpolators 238 sind. Es wird jedoch darauf hingewiesen, dass jedes Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂) weniger oder mehr als 7 Bits umfassen kann. Zum Beispiel kann gemäß einer anderen beispielhaften Ausführungsform der Erfindung der digitale Phaseninterpolator 238 mehr oder weniger als 3 Bits enthalten, abhängig davon, ob zum Interpolieren einer Phase zwischen den Taktsignalen E und F mehr oder weniger Auflösung gewünscht ist.
Gemäß einer beispielhaften Ausführungsform der Erfindung kann, wenn N Bits in den digitalen Phaseninterpolator eingegeben werden, die erforderliche Anzahl an Bits für jedes Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂), das von dem Signalkomponentenseparator empfangen wird, N + 4 Bits sein, wenn zwei Bits für den Multiplexer 131 verwendet werden, zwei Bits für die Schalter 132 und 133 verwendet werden und N Bits für den digitalen Phaseninterpolator 138 verwendet werden. Somit kann die minimale Auflösung der Verzögerung, die von jedem Verzögerungsmodulator 130, 140 gesteuert wird, so bestimmt werden, dass sie
beträgt, was äquivalent ist zu
(Radiant) und
in der Phasendomäne. Wenn zum Beispiel N = 3 und f_RF = 600 MHz ist, dann kann die minimale Auflösung der Verzögerung, die von dem digitalen Verzögerungsmodulator 130, 140 gesteuert wird,
sein, was ungefähr 0,049 Radiant und 2,8° in der Phasendomäne ist.
In 3 ist ein Taktdiagramm des Betriebs des digitalen Verzögerungsmodulators 130, 140 aus 2 dargestellt. Wie in 2 dargestellt ist, kann der Betrieb des Multiplexers 231 und des Schalters 232 die erzeugten Taktsignale E und F verzögern. Wie oben beschrieben, kann das Taktsignal E dem Taktsignal F um 1/16f_RF vorausgehen.
4 stellt ein beispielhaftes Blockdiagramm eines alternativen digitalen Verzögerungsmodulators 130, 140 gemäß einer beispielhaften Ausführungsform der Erfindung dar. In 4 kann jeder digitale Verzögerungsmodulator 130, 140 wenigstens einen Multiplexer (MUX) 431, Schalter 432, 433, einen oder mehrere Flipflops 434, 435, 436, 437, wenigstens ein exklusiv-oder (XOR- = exclusive-or) Logikgate 439 und wenigstens einen digitalen Phaseninterpolator 238 aufweisen. Der digitale Verzögerungsmodulator 130, 140 aus 4 ist ähnlich zu dem zu 2 beschriebenen digitalen Verzögerungsmodulator. Jedoch weist der digitale Verzögerungsmodulator 130, 140 aus 4 zusätzlich das XOR-Logikgate 439 auf, das die Ausgangstaktsignale E, F der Flipflops 435, 437 entsprechend dem Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂), das von dem Signalkomponentenseparator 110 empfangen wurde, invertieren kann. Im Allgemeinen kann das XOR-Gate 439, das zwischen den Flipflops 435, 437 und dem digitalen Phaseninterpolator 438 eingefügt wurde, die Ausgangstaktsignale E, F der jeweiligen Flipflops 435, 437 invertieren, welche zu den Eingangssignalen G, H für den digitalen Phaseninterpolator 438 werden.
Gemäß einer beispielhaften Ausführungsform der Erfindung kann 1 Bit in dem Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂) zum Steuern des XOR-Logikgates 439 bereitgestellt sein. Somit kann gemäß einer beispielhaften Ausführungsform der Erfindung das Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂) 8 Bits umfassen, wovon 2 Bits zum Steuern des Multiplexers 431, 1 Bit zum Steuern des Schalters 432, 1 Bit zum Steuern des Schalters 433, 1 Bit zum Steuern des XOR-Logikgates 439 und 3 Bits zum Steuern des digitalen Phaseninterpolators 438 sind. Es wird jedoch darauf hingewiesen, dass jedes Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂) weniger oder mehr als 8 Bits umfassen kann, wie ebenfalls unter Bezugnahme auf 2 beschrieben wurde.
Unter der Voraussetzung, dass drei Bits in den digitalen Phaseninterpolator 438 eingegeben werden, ist die erforderliche Anzahl an Bits für jedes Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂), das von dem Signalkomponentenseparator 110 empfangen wurde, acht Bits, wovon 2 Bits zum Steuern des Multiplexers 431, 1 Bit zum Steuern des Schalters 432, 1 Bit zum Steuern des Schalters 433, 1 Bit zum Steuern des XOR-Logikgates 439 und 3 Bits zum Steuern des digitalen Phaseninterpolators 438 sind. Gemäß einer beispielhaften Ausführungsform der Erfindung kann, wenn N Bits in den digitalen Phaseninterpolator 438 eingegeben werden, die erforderliche Anzahl an Bits für jedes Phasendatensignal 113a (PH_DATA₁) oder 113b (PH_DATA₂), das von dem Signalkomponentenseparator 110 empfangen wurde, N + 5 betragen, wenn zwei Bits für den Multiplexer 431 verwendet werden, zwei Bits für die Schalter 432, 433 verwendet werden, 1 Bit für das XOR-Gate 439 verwendet wird und N Bits für den digitalen Phaseninterpolator 438 verwendet werden. Gemäß einer beispielhaften Ausführungsform der Erfindung kann die minimale Auflösung der Verzögerung, die von dem digitalen Verzögerungsmodulator 130, 140 gesteuert wird, mit dem für das XOR-Logikgate 439 hinzugefügten Bit nicht verbessert werden und kann immer noch
sein, was äquivalent ist zu
(Radiant) und
(°) in der Phasendomäne. Wenn als genaues Beispiel N = 3 und f_RF = 600 MHz ist, dann kann die minimale Auflösung der Verzögerung, die von dem digitalen Verzögerungsmodulator 130, 140 gesteuert wird,
sein, was ungefähr 0,049 Radiant und 2,8° in der Phasendomäne ist.
In 5 ist ein Taktdiagramm des Betriebs des digitalen Verzögerungsmodulators 130, 140 aus 4 dargestellt. Wie in 5 dargestellt ist, kann der Betrieb des Multiplexers 431 und des Schalters 432 die Taktsignale E und F verzögern. Gemäß einer Ausführungsform der Erfindung kann das Taktsignal E dem Taktsignal F um 1/16f_RF vorausgehen. Gleichermaßen kann das Hin- und Herschalten des XOR-Logikgates 439 das entsprechende E- und F-Taktsignal invertieren, um Signale G und H zu erzeugen, die dem digitalen Phaseninterpolator 438 bereitgestellt werden.
In 6 ist ein beispielhaftes Blockdiagramm des Signalkomponentenseparators 110 aus 1 gemäß einer beispielhaften Ausführungsform der Erfindung dargestellt. Der Signalkomponentenseparator 110 kann einen Amplitude-zu-Phase-Wandler 611 und einen Relative-Phase-Berechner 612 aufweisen. Gemäß einer beispielhaften Ausführungsform der Erfindung kann der Amplitude-zu-Phase-Wandler 611 ein eingehendes Eingangssignal 111 (DATA) mit einer nicht-konstanten Hüllkurve von dem MODEM 108 erhalten. Der Amplitude-zu-Phase-Wandler 611 kann dazu dienen, das empfangene Eingangssignal 111 (DATA) mit der nicht-konstanten Hüllkurve in zwei temporäre Phasendatensignale 613a, 613b zu wandeln, welche dem Relative-Phase-Berechner 612 bereitgestellt werden. Der Relative-Phase-Berechner kann die relativen Phasen der beiden temporären Phasendatensignale 613a, 613b berechnen. Nachdem die relativen Phasen berechnet wurden, kann der Relative-Phase-Berechner 612 die Phasen der beiden temporären Phasendatensignale 613a, 613b um eine Größe schieben, die von dem Phasenversatzwert 112a (PH_OFFSET) bereitgestellt wird, der von dem Fehlanpassungskompensator 190 empfangen wurde, wodurch die beiden endgültigen Phasendatensignale 113a (PH_DATA₁) und 113b (PH_DATA₂) erzeugt werden.
In 7 ist ein beispielhaftes Blockdiagramm des Fehlanpassungskompensators 190 aus 1 gemäß einer beispielhaften Ausführungsform der Erfindung dargestellt. Der Fehlanpassungskompensator 190 kann gemäß einer beispielhaften Ausführungsform der Erfindung dazu dienen, Phasen- und Verzögerungsfehlanpassungen zwischen zwei Signalwegen zu detektieren und zu kompensieren. Wie in 7 dargestellt ist, kann der Fehlanpassungskompensator 190 einen Gleichrichter 791, einen Kondensator 792, einen Analog-/Digitalwandler (ADC = analog-to-digital converter) 793 und einen Fehlanpassungsdetektor 794 aufweisen. In dem Fehlanpassungskompensator 190 kann das von dem LINC-Transmitter 100 übermittelte Ausgangssignal 116 (Sout(t)) von dem Gleichrichter 791 empfangen werden. Gemäß einer Ausführungsform der Erfindung kann der Gleichrichter 791 das übermittelte Ausgangssignal 116 (Sout(t)) gleichrichten (zum Beispiel die negativen Abschnitte des übermittelten Ausgangssignals 116 (Sout(t)) umkehren), welches dann durch einen Kondensator 792 oder einen anderen Filter tiefpassgefiltert wird und von dem ADC 793 in digitale Werte gewandelt wird. Der Fehlanpassungsdetektor 794 kann den Phasenversatzwert 112a (PH_OFFSET) und den Amplitudenversatzwert 112b (MAG_OFFSET) basierend auf den von dem ADC 793 ausgegebenen Werten bestimmen und erzeugen. Gemäß einer beispielhaften Ausführungsform der Erfindung kann der Fehlanpassungsdetektor 794 eine Anfrage an den ADC 793 senden, bevor die digitalen Ausgangswerte empfangen werden, wodurch ermöglicht wird, dass der ADC 793 leistungseffizienter ist.
In 8 ist ein beispielhaftes Ablaufdiagramm zum Detektieren und Kompensieren von Phasen- und Verzögerungsfehlanpassungen zwischen zwei Signalwegen gemäß einer beispielhaften Ausführungsform der Erfindung dargestellt. In Block 820 kann der Frequenzsynthesizer 150 auf den Kanal abgestimmt werden, der bezüglich Fehlanpassung kompensiert werden soll. In Block 830 kann der Signalkomponentenseparator 110 konfiguriert werden, um zwei Phasendatensignale 113a (PH_DATA₁) und 113b (PH_DATA₂) auszugeben, die, wenn sie von jeweiligen digitalen Verzögerungsmodulatoren 130, 140 verarbeitet werden, Komponentensignale 114a (S₁(t)) und 114b (S₂(t)), die sich gegenüberliegen (180°), erzeugen. Basierend auf diesen Komponentensignalen 114a (S₁(t)) und 114b (S₂(t)) kann von dem Leistungskombinierer 170 ein sich ergebendes Ausgangssignal 116 (Sout(t)) ausgegeben und von dem Fehlanpassungskompensator 190 empfangen werden.
In Block 840 kann der Amplitudenversatzwert 112b (MAG_OFFSET), der von dem Fehlanpassungskompensator 190 ausgegeben wurde, auf einen initialisierten Wert (zum Beispiel null) festgesetzt und gehalten werden. Der Fehlanpassungskompensator 190 kann dann den Phasenversatzwert 112a (PH_OFFSET) verändern, während der Fehlanpassungsdetektor 794 die digitalisierten Ausgangswerte des ADC 793 überwacht, um den Phasenversatzwert 112a (PH_OFFSET) zu bestimmen, mit dem die Größe der digitalisierten Ausgangswerte von dem ADC 793 minimiert werden kann (und gleichermaßen das übermittelte Ausgangssignal 116 (Sout(t))). Es wird darauf hingewiesen, dass, da die Komponentensignale 114a (S₁(t)) und 114b (S₂(t)) gegenüberliegend (180°) sein sollen, der bestimmte Phasenversatzwert 112a (PH_OFFSET), mit dem die digitalisierten Ausgangswerte von dem ADC 793 minimiert werden, gewährleistet, dass sich die Komponentensignale 114a (S₁(t)) und 114b (S₂(t)) tatsächlich gegenüberliegen.
In Schritt 850 kann der Phasenversatzwert 112a (PH_OFFSET), mit dem die digitalisierten Ausgangswerte von dem ADC 793 minimiert werden, gespeichert werden, vielleicht in einem Speicher. Gemäß einer beispielhaften Ausführungsform der Erfindung kann der Speicher ein flüchtiger Speicher sein. Jedoch kann bei anderen Ausführungsformen der Erfindung ein nicht-flüchtiger Speicher verwendet werden. In Schritt 860 kann der Phasenversatzwert 112a (PH_OFFSET) auf den bestimmten und gespeicherten Wert, mit dem die digitalisierten Ausgangswerte von dem ADC 793 minimiert werden, festgesetzt und gehalten werden. Der Amplitudenversatzwert 112b (MAG_OFFSET) kann dann verändert werden, während der Fehlanpassungsdetektor 794 die digitalisierten Ausgangswerte des ADC 793 überwacht, um den Amplitudenversatzwert 112b (MAG_OFFSET) zu bestimmen, mit dem die Größe der digitalisierten Ausgangswerte von dem ADC 793 (und gleichermaßen das übermittelte Ausgangssignal 116 (Sout(t))) minimiert werden kann. In Block 870 kann gemäß einer beispielhaften Ausführungsform der Erfindung der Wert des Amplitudenversatzwerts 112b (MAG_OFFSET), mit dem die digitalisierten Ausgangswerte von dem ADC 793 minimiert werden, in einem Speicher gespeichert werden, welcher ein flüchtiger oder nicht-flüchtiger Speicher sein kann. Wie in Block 880 dargestellt ist, können die Blöcke 820 bis 870 aus 8 für jede weitere Änderung, die bezüglich Fehlanpassung detektiert werden soll, wiederholt werden. Somit können die Werte des Amplitudenversatzwerts 112b (MAG_OFFSET) und des Phasenversatzwerts 112a (PH_OFFSET) für alle verlangten Kanäle detektiert und gespeichert werden.
In 9 sind gemäß einer beispielhaften Ausführungsform der Erfindung beispielhafte Signalvektoren in einem digitalen LINC-Transmitter dargestellt, wenn es während des Verfahrens der Fehlanpassungskompensation keine Phasen- und Amplitudenfehlanpassungen zwischen den beiden Signalwegen gibt. Genauer sind in 9 Vektoren der verstärkten Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)), die von den entsprechenden Leistungsverstärkern 161, 162 ausgegeben werden, sowie das Ausgangssignal 116 (Sout(t)) des Leistungskombinierers 170 in einem digitalen LINC-Transmitter 100 dargestellt, wenn es keine Phasen- und Amplitudenfehlanpassungen zwischen zwei Signalwegen gibt. Da die beiden Ausgangssignale (GS₁(t)) und (GS₂(t)) der Leistungsverstärker 161, 162 gleich groß sind und sich gegenüberliegen, heben diese sich gegenseitig auf, um idealerweise null Leistung auszugeben. Gleichermaßen würde das Ausgangssignal 116 (Sout(t)) des Leistungskombinierers 170 idealerweise eine Ausgangsleistung von null aufweisen. Gemäß einer beispielhaften Ausführungsform der Erfindung können der Amplitudenversatzwert 112b (MAG_OFFSET) und der Phasenversatzwert 112a (PH_OFFSET), die gemäß 8 für einen Kanal bestimmt wurden, verwendet werden, um Amplituden- und Phasenfehlanpassungen zu entfernen, so dass das Ausgangssignal 116 (Sout(t)) des Leistungskombinierers 170 idealerweise eine Ausgangsleistung von null aufweist.
In 10 sind gemäß einer beispielhaften Ausführungsform der Erfindung beispielhafte Signalvektoren dargestellt, wenn es während des Verfahrens der Fehlanpassungskompensation Amplituden-, aber keine Phasenfehlanpassungen zwischen den beiden Signalwegen gibt. Genauer sind in 10 Vektoren der verstärkten Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)), die von den entsprechenden Leistungsverstärkern 161, 162 ausgegeben werden, sowie das Ausgangssignal 116 (Sout(t)) des Leistungskombinierers 170 in einem digitalen LINC-Transmitter 100 dargestellt, wenn es nur eine Amplitudenfehlanpassung zwischen zwei Signalwegen gibt. Da die beiden verstärkten Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)) der Leistungsverstärker 161, 162 unterschiedliche Amplituden mit entgegengesetzter Richtung aufweisen, ist das Ausgangssignal 116 (Sout(t)) des Leistungskombinierers 170 als die Amplitudendifferenz der beiden Ausgangssignale (GS₁(t)) und (GS₂(t)) der Leistungsverstärker 161, 162 dargestellt. Somit kann, wie in Block 860 in 8 dargestellt ist, der Amplitudenversatzwert 112b (MAG_OFFSET) in diesem Fall angepasst werden, um die Verstärkung von einem oder beiden Leistungsverstärkern 161, 162 anzupassen, wodurch die Amplituden der beiden verstärkten Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)) entzerrt werden.
In 11 sind gemäß einer beispielhaften Ausführungsform der Erfindung beispielhafte Signalvektoren dargestellt, wenn es während des Verfahrens der Fehlanpassungskompensation sowohl Phasen- als auch Amplitudenfehlanpassungen zwischen den beiden Signalwegen gibt. Genauer sind in 11 Vektoren der verstärkten Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)), die von den entsprechenden Leistungsverstärkern 161, 162 ausgegeben werden, sowie das Ausgangssignal 116 (Sout(t)) des Leistungskombinierers 170 in einem digitalen LINC-Transmitter 100 dargestellt, wenn es sowohl Phasen- als auch Amplitudenfehlanpassung zwischen zwei Signalwegen gibt. Da die beiden verstärkten Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)) sowohl Phasen- als auch Amplitudenfehlanpassung aufweisen, kann das Ausgangssignal 116 (Sout(t)) des Leistungskombinierers 170 als Vektorsumme des Ausgangssignals 116 (Sout(t)) dargestellt werden. Gemäß einer Ausführungsform der Erfindung kann die Größe des Ausgangssignals 116 (Sout(t)) des Leistungskombinierers 170 wie in der untenstehenden Gleichung (1) berechnet werden. Es wird darauf hingewiesen, dass die Größe des Ausgangssignals 116 (Sout(t)) des Leistungskombinierers 170 einen minimalen Wert (Δr 1112) haben kann, wenn der Phasenversatz (Θ 1110) 0 ist. Somit kann der Fehlanpassungskompensator 190 zuerst den Phasenversatz zwischen zwei Signalwegen detektieren (und den Phasenversatzwert 112a (PH_OFFSET) bestimmen) und dann den Amplitudenversatz zwischen zwei Signalwegen detektieren (und den Amplitudenversatzwert 112b (MAG_OFFSET) bestimmen), wie in 8 dargestellt ist.
12 ist ein beispielhaftes Diagramm, in welchem simulierte Spektren beispielhafter Signale in einem digitalen LINC-Transmitter, in dem der digitale Verzögerungsmodulator aus 2 enthalten ist, gemäß einer beispielhaften Ausführungsform der Erfindung dargestellt sind. Genauer sind in 12 die verstärkten Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)) dargestellt, die von einem Leistungskombinierer 170 kombiniert werden, um ein Ausgangssignal 116 (Sout(t)) zu erzeugen.
13 ist ein beispielhaftes Diagramm, in welchem simulierte Spektren beispielhafter Signale in einem digitalen LINC-Transmitter, in dem der digitale Verzögerungsmodulator aus 4 enthalten ist, gemäß einer beispielhaften Ausführungsform der Erfindung dargestellt sind. Genauer sind in 13 die verstärkten Komponentensignale 115a (GS₁(t)) und 115b (GS₂(t)) dargestellt, die von einem Leistungskombinierer 170 kombiniert werden, um ein Ausgangssignal 116 (Sout(t)) zu erzeugen.
Zahlreiche Modifikationen und andere Ausführungsformen der hier beschriebenen Erfindung werden dem Fachmann aufgrund der in der vorstehenden Beschreibung und den beigefügten Zeichnungen dargelegten Lehre in den Sinn kommen. Somit wird darauf hingewiesen, dass die Erfindung nicht auf die offenbarten spezifischen Ausführungsformen beschränkt ist und dass andere Ausführungsformen in den Schutzbereich der beigefügten Ansprüche fallen. Obwohl hier spezifische Begriffe verwendet wurden, werden diese nur auf allgemeine und beschreibende Weise verwendet und sind nicht einschränkend.

Claims

Digitaler LINC-Transmitter, welcher aufweist: einen Signalkomponentenseparator, der ein nicht-konstantes Hüllkurvensignal in ein erstes Phasendatensignal und ein zweites Phasendatensignal trennt; einen Frequenzsynthesizer, der eine Mehrzahl an Taktsignalen erzeugt, wobei das erste Datenphasendatensignal ein erstes Paar an Taktsignalen spezifiziert und wobei das zweite Datensignal ein zweites Paar an Taktsignalen spezifiziert; wenigstens einen digitalen Verzögerungsmodulator, der ein erstes Komponentensignal mit einer ersten konstanten Hüllkurve und ein zweites Komponentensignal mit einer zweiten konstanten Hüllkurve erzeugt, wobei das erste Komponentensignal durch Teilen und digitales Verzögern des ersten Paars an Taktsignalen basierend auf dem ersten Phasendatensignal erzeugt wird, und wobei das zweite Komponentensignal durch Teilen und digitales Verzögern des zweiten Paars an Taktsignalen basierend auf dem zweiten Phasendatensignal erzeugt wird; wenigstens einen nicht-linearen Leistungsverstärker, der das erste Komponentensignal und das zweite Komponentensignal verstärkt, um ein verstärktes erstes Komponentensignal und ein verstärktes zweites Komponentensignal zu erzeugen; einen Leistungskombinierer, der das erste verstärkte Komponentensignal mit dem zweiten verstärkten Komponentensignal kombiniert, um ein Ausgangssignal mit einer nicht-konstanten Hüllkurve zu erzeugen; und einen Fehlanpassungskompensator, der das Ausgangssignal überwacht, um wenigstens einen Versatzwert auszuwählen, wobei der wenigstens eine ausgewählte Versatzwert dem Signalkomponentenseparator zur Phasenanpassung oder dem nicht-linearen Leistungsverstärker zur Verstärkungsanpassung bereitgestellt wird.
Transmitter gemäß Anspruch 1, dadurch gekennzeichnet, dass er weiter aufweist: eine Antenne zum Übermitteln des Ausgangssignals.
Transmitter gemäß Anspruch 1, dadurch gekennzeichnet, dass der wenigstens eine Versatzwert einen Phasenversatzwert zur Phasenanpassung und einen Amplitudenversatzwert zur Verstärkungsanpassung aufweist.
Transmitter gemäß Anspruch 3, dadurch gekennzeichnet, dass das erste Komponentensignal und das zweite Komponentensignal einander um 180° gegenüberliegen, und der Fehlanpassungskompensator den Phasenversatzwert auswählt, indem: der Amplitudenversatzwert auf null initialisiert wird; und das Ausgangssignal gleichgerichtet wird; das gleichgerichtete Ausgangssignal von einem Analog-/Digitalwandler digitalisiert wird, um digitalisierte Ausgangswerte zu erzeugen; der Phasenversatzwert verändert wird, bis die digitalisierten Ausgangswerte auf einem ersten Minimum sind; und der Phasenversatzwert ausgewählt wird, der zum Ergebnis hat, dass die digitalisierten Ausgangswerte auf dem ersten Minimum sind.
Transmitter gemäß Anspruch 4, dadurch gekennzeichnet, dass der Fehlanpassungskompensator den Amplitudenversatzwert auswählt, indem: der Phasenversatzwert initialisiert wird, der zum Ergebnis hat, dass die digitalisierten Ausgangswerte auf einem ersten Minimum sind; der Amplitudenversatzwert verändert wird, bis die digitalisierten Ausgangswerte auf einem zweiten Minimum sind; der Amplitudenversatzwert ausgewählt wird, der zum Ergebnis hat, dass die digitalisierten Ausgangswerte auf dem zweiten Minimum sind.
Transmitter gemäß Anspruch 1, dadurch gekennzeichnet, dass der Signalkomponentenseparator aufweist: einen Amplitude-zu-Phase-Wandler, der das nicht-konstante Hüllkurvensignal in ein erstes temporäres Phasendatensignal und ein zweites temporäres Phasendatensignal wandelt; und einen Relative-Phase-Berechner, der das erste Phasendatensignal und das zweite Phasendatensignal basierend auf dem ersten temporären Phasendatensignal, dem zweiten temporären Phasendatensignal und dem wenigstens einen Versatzwert erzeugt.
Transmitter gemäß Anspruch 1, dadurch gekennzeichnet, dass der digitale Verzögerungsmodulator wenigstens einen Multiplexer, wenigstens einen Schalter, wenigstens ein Flipflop und einen digitalen Phaseninterpolator aufweist.
Transmitter gemäß Anspruch 1, dadurch gekennzeichnet, dass Taktsignale, die von dem Frequenzsynthesizer erzeugt wurden, bei einer höheren Frequenz als das Ausgangssignal betrieben werden.
Transmitter gemäß Anspruch 1, dadurch gekennzeichnet, dass der Fehlanpassungskompensator einen Gleichrichter, einen Analog-/Digitalwandler und einen Fehlanpassungsdetektor aufweist.
Verfahren für einen digitalen LINC-Transmitter, welches umfasst: Trennen eines nicht-konstanten Hüllkurvensignals durch einen Signalkomponentenseparator in ein erstes Phasendatensignal und ein zweites Phasendatensignal; Auswählen eines ersten Paars an Taktsignalen und eines zweiten Paars an Taktsignalen aus einer Mehrzahl an Taktsignalen; Erzeugen, mittels wenigstens eines digitalen Verzögerungsmodulators, eines ersten Komponentensignals mit einer ersten konstanten Hüllkurve und eines zweiten Komponentensignals mit einer zweiten konstanten Hüllkurve, wobei das erste Komponentensignal wenigstens teilweise basierend auf Teilen und digitalem Verzögern des ersten Paars an Taktsignalen, die auf dem ersten Phasendatensignal basieren, und das zweite Komponentensignal wenigstens teilweise basierend auf Teilen und digitalem Verzögern des zweiten Paars an Taktsignalen, die auf dem zweiten Phasendatensignal basieren, erzeugt wird; Verstärken des ersten Komponentensignals und des zweiten Komponentensignals mittels wenigstens eines nicht-linearen Verstärkers, um ein verstärktes erstes Komponentensignal und ein verstärktes zweites Komponentensignal zu erzeugen; Kombinieren des ersten verstärkten Komponentensignals mit dem zweiten verstärkten Komponentensignal, um ein Ausgangssignal mit einer nicht-konstanten Hüllkurve zu erzeugen; und Überwachen des Ausgangssignals, um einen Phasenversatzwert und einen Amplitudenversatzwert zu wählen, wobei der wenigstens eine gewählte Versatzwert dem Signalkomponentenseparator zur Phasenanpassung oder dem nicht-linearen Leistungsverstärker zur Verstärkungsanpassung bereitgestellt wird.
Verfahren gemäß Anspruch 10, dadurch gekennzeichnet, dass der wenigstens eine Versatzwert einen Phasenversatzwert umfasst, der einem Signalkomponentenseparator bereitgestellt wird, und einen Amplitudenversatzwert, der dem nicht-linearen Leistungsverstärker bereitgestellt wird.
Verfahren gemäß Anspruch 10, dadurch gekennzeichnet, dass das erste Komponentensignal und das zweite Komponentensignal einander um 180° gegenüberliegen, und der Phasenversatzwert ausgewählt wird, indem: der Amplitudenversatzwert auf null initialisiert wird; und das Ausgangssignal gleichgerichtet wird; das gleichgerichtete Ausgangssignal von einem Analog-/Digitalwandler digitalisiert wird, um digitalisierte Ausgangswerte zu erzeugen; der Phasenversatzwert verändert wird, bis die digitalisierten Ausgangswerte auf einem ersten Minimum sind; und der Phasenversatzwert ausgewählt wird, der zum Ergebnis hat, dass die digitalisierten Ausgangswerte auf dem ersten Minimum sind.
Verfahren gemäß Anspruch 12, dadurch gekennzeichnet, dass der Amplitudenversatzwert ausgewählt wird, indem: der Phasenversatzwert als der ausgewählte Phasenversatzwert initialisiert wird, der zum Ergebnis hat, dass die digitalisierten Ausgangswerte auf dem ersten Minimum sind; der Amplitudenversatzwert verändert wird, bis die digitalisierten Ausgangswerte auf einem zweiten Minimum sind; der Amplitudenversatzwert ausgewählt wird, der zum Ergebnis hat, dass die digitalisierten Ausgangswerte auf dem zweiten Minimum sind.
Verfahren gemäß Anspruch 10, dadurch gekennzeichnet, dass es weiter das Übermitteln des Ausgangssignals über eine Antenne umfasst.
Verfahren gemäß Anspruch 10, wobei der Signalkomponentenseparator aufweist: einen Amplitude-zu-Phase-Wandler, der das nicht-konstante Hüllkurvensignal in ein erstes temporäres Phasendatensignal und ein zweites temporäres Phasendatensignal wandelt; und einen Relative-Phase-Berechner, der das erste Phasendatensignal und das zweite Phasendatensignal basierend auf dem ersten temporären Phasendatensignal, dem zweiten temporären Phasendatensignal und dem wenigstens einen Versatzwert erzeugt.
Verfahren gemäß Anspruch 10, dadurch gekennzeichnet, dass der digitale Verzögerungsmodulator wenigstens einen Multiplexer, wenigstens einen Schalter, wenigstens ein Flipflop und einen digitalen Phaseninterpolator aufweist.
Verfahren gemäß Anspruch 10, welches weiter umfasst: Erzeugen der Mehrzahl an Taktsignalen; wobei das erste Phasendatensignal das erste Paar an Taktsignalen spezifiziert, wobei das zweite Phasendatensignal das zweite Paar an Taktsignalen spezifiziert, wobei das erste Komponentensignal wenigstens teilweise basierend auf dem ersten Paar an Taktsignalen erzeugt wird, und wobei das zweite Komponentensignal wenigstens teilweise basierend auf dem zweiten Paar an Taktsignalen erzeugt wird.
System, welches aufweist: einen Signalkomponentenseparator, der ein nicht-konstantes Hüllkurvensignal in ein erstes Phasendatensignal und ein zweites Phasendatensignal trennt; wenigstens einen digitalen Verzögerungsmodulator, der ein erstes Komponentensignal mit einer ersten konstanten Hüllkurve und ein zweites Komponentensignal mit einer zweiten konstanten Hüllkurve erzeugt, wobei das erste Komponentensignal wenigstens teilweise basierend auf Teilen und digitalem Verzögern des ersten Paars an Taktsignalen, basierend auf dem ersten Phasendatensignal, erzeugt wird, und das zweite Komponentensignal wenigstens teilweise basierend auf Teilen und digitalem Verzögern des zweiten Paars an Taktsignalen, basierend auf dem zweiten Phasendatensignal, erzeugt wird; wenigstens einen nicht-linearen Verstärker, der das erste Komponentensignal und das zweite Komponentensignal verstärkt, um ein verstärktes erstes Komponentensignal und ein verstärktes zweites Komponentensignal zu erzeugen; Mittel zum Kombinieren des ersten verstärkten Komponentensignals mit dem zweiten verstärkten Komponentensignal, um ein Ausgangssignal mit einer nicht-konstanten Hüllkurve zu erzeugen; und Mittel zum Auswählen eines Phasenversatzwerts und eines Amplitudenversatzwerts wenigstens teilweise basierend auf dem Ausgangssignal, wobei der wenigstens eine gewählte Versatzwert dem Signalkomponentenseparator zur Phasenanpassung oder dem nicht-linearen Leistungsverstärker zur Verstärkungsanpassung bereitgestellt wird.
System gemäß Anspruch 18, wobei das erste Komponentensignal und das zweite Komponentensignal einander um 180° gegenüberliegen und die Mittel den Phasenversatzwert auswählen, indem: der Amplitudenversatzwert auf null initialisiert wird; und das Ausgangssignal gleichgerichtet wird; das gleichgerichtete Ausgangssignal von einem Analog-/Digitalwandler digitalisiert wird, um digitalisierte Ausgangswerte zu erzeugen; der Phasenversatzwert verändert wird, bis die digitalisierten Ausgangswerte auf einem ersten Minimum sind; und der Phasenversatzwert ausgewählt wird, der zum Ergebnis hat, dass die digitalisierten Ausgangswerte auf einem ersten Minimum sind.
System gemäß Anspruch 19, dadurch gekennzeichnet, dass die Mittel den Amplitudenversatzwert auswählen, indem: der Phasenversatzwert als der ausgewählte Phasenversatzwert initialisiert wird, der zum Ergebnis hat, dass die digitalisierten Ausgangswerte auf dem ersten Minimum sind; der Amplitudenversatzwert verändert wird, bis die digitalisierten Ausgangswerte auf einem zweiten Minimum sind; der Amplitudenversatzwert ausgewählt wird, der zum Ergebnis hat, dass die digitalisierten Ausgangswerte auf dem zweiten Minimum sind.