DE102017110200A1 - Phasenschiebetakt für digitalen LLC-Umsetzer - Google Patents

Phasenschiebetakt für digitalen LLC-Umsetzer Download PDF

Info

Publication number
DE102017110200A1
DE102017110200A1 DE102017110200.0A DE102017110200A DE102017110200A1 DE 102017110200 A1 DE102017110200 A1 DE 102017110200A1 DE 102017110200 A DE102017110200 A DE 102017110200A DE 102017110200 A1 DE102017110200 A1 DE 102017110200A1
Authority
DE
Germany
Prior art keywords
clock
phase shift
signal
period
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017110200.0A
Other languages
English (en)
Other versions
DE102017110200B4 (de
Inventor
Martin Feldtkeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102017110200A1 publication Critical patent/DE102017110200A1/de
Application granted granted Critical
Publication of DE102017110200B4 publication Critical patent/DE102017110200B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Die Techniken dieser Anmeldung können ein Treibersignal mit einer Periode (oder einer Frequenz) mit einer feineren Auflösung digital erzeugen, als sie durch das einfache Zählen von Taktzyklen eines Systemtakts erreicht werden kann. Das Treibersignal kann konfiguriert sein, basierend auf einem einzigen Ausgangstaktsignal, das bezüglich des Master-Systemtakts phasenverschoben sein kann, auszulösen. Eine Taktphasenschiebeschaltung kann die Phasenverschiebung des Ausgangstaktsignals bis zu irgendeinem Bruchteil bezüglich des Master-Systemtakts inkrementieren. Ein basierend auf dem phasenverschobenen Ausgangstakt erzeugtes Treibersignal kann die hohe Auflösung der Frequenz erreichen, die erwünscht ist, wenn einige pulsbreitenmodulierte Schaltungen, wie z. B. ein LLC-Umsetzer, gesteuert werden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung bezieht sich auf das Erzeugen von Steuersignalen für frequenzmodulierte Schaltungen.
  • HINTERGRUND
  • Einige frequenzmodulierte Schaltungen haben eine steile Übertragungskurve der Ausgangsleistung gegen die Eingangsfrequenz. Eine kleine Frequenzänderung des Eingangssignals kann zu einer großen Änderung der Ausgangsleistung führen, weshalb eine genaue Steuerung der Frequenz des Eingangssignals erwünscht sein kann. In einigen Beispielen kann das Erzeugen der Eingangssignale durch das Zählen ganzer Taktzyklen eines Systemtakts keine Auflösung ergeben, die fein genug ist, um die Frequenz des Eingangssignals genau zu steuern. Einige Techniken, um die Auflösung zu vergrößern, können außerdem die Leistungsaufnahme des Systems vergrößern oder die Komplexität und Kosten des Systems vergrößern. Es ist eine Aufgabe, hier Verbesserungsmöglichkeiten bereitzustellen.
  • ZUSAMMENFASSUNG
  • Es werden ein System nach Anspruch 1, eine Taktschaltung nach Anspruch 9 sowie ein Verfahren nach Anspruch 15 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsformen.
  • In einem Beispiel ist die Anmeldung auf ein System gerichtet, das Folgendes umfasst: einen Master-Eingangstakt; eine Taktphasenschiebeschaltung, die konfiguriert ist: ein zweites Taktsignal auszugeben, wobei eine Frequenz des zweiten Taktsignals näherungsweise (z.B. ±10%; ±5% oder ±1%) die gleiche Frequenz wie eine Frequenz des Master-Eingangstakts ist, und eine Phasenverschiebung des zweiten Taktsignals bezüglich des Master-Eingangstakts zu inkrementieren; und eine Steuereinheit, die konfiguriert ist: das zweite Taktsignal zu empfangen, ein Treibersignal mit einer vorgegebenen Frequenz zu erzeugen, wobei die Phasenverschiebung des zweiten Taktsignals bezüglich des Master-Eingangstakts einen Bruchteil eines Frequenzverhältnisses zwischen der Frequenz des Master-Eingangstakts und der vorgegebenen Frequenz festlegt.
  • In einem weiteren Beispiel ist die Anmeldung auf eine Taktschaltung gerichtet, die Folgendes umfasst, einen Kondensator; einen Kondensator-Entladezeitraum, wobei der Kondensator-Entladezeitraum eine Dauer enthält, die den Zeitraum zwischen einem Start des Kondensator-Entladezeitraums und einem Ende des Kondensator-Entladezeitraums umfasst; eine Ladestromeinheit, die konfiguriert ist, einen Ladestrom mit mehreren Stromstärkepegeln zu erzeugen, wobei: der Ladestrom den Kondensator während eines vorgegebenen Ladezeitraums lädt und der vorgegebene Ladezeitraum mit einem Master-Eingangstakt synchronisiert ist, der eine Frequenz des Master-Eingangstakts definiert; eine Entladestromeinheit, die konfiguriert ist: den Kondensator mit einem festen, konstanten Entladestrom zu entladen und den Kondensator-Entladezeitraum mit einer vorgegebenen Verzögerung nach einem Ende des vorgegebenen Ladezeitraums zu starten; und einen Komparator, der konfiguriert ist, ein Auslösesignal in Reaktion auf das Detektieren einer Spannung über dem Kondensator, die einen vorgegebenen Schwellenwert überquert, was ein Ende des Kondensator-Entladezeitraums angibt, auszugeben; und wobei die Taktschaltung konfiguriert ist: ein zweites Taktsignal zu erzeugen, wobei das zweite Taktsignal eine Phasenverschiebung bezüglich des Master-Eingangstakts enthält und die Dauer des Kondensator-Entladezeitraums die Phasenverschiebung bestimmt.
  • In einem weiteren Beispiel ist die Anmeldung auf ein Verfahren gerichtet, das Folgendes umfasst: Empfangen eines Master-Takteingangssignals durch eine Taktphasenschiebeschaltung, wobei das Master-Takteingangssignal eine Frequenz des Master-Takteingangssignals umfasst; Bestimmen eines Kondensator-Ladestroms durch eine Taktphasenschiebeschaltung; Laden eines Kondensators mit dem Kondensator-Ladestrom während eines vorgegebenen Ladezeitraums durch eine Taktphasenschiebeschaltung, wobei der vorgegebene Ladezeitraum mit dem Master-Takteingangssignal synchronisiert ist; Entladen des Kondensators mit einem festen Entladestrom durch die Taktphasenschiebeschaltung; Bestimmen eines Entladezeitraums durch die Taktphasenschiebeschaltung, wobei der Entladezeitraum ein Zeitraum ist, bis eine Spannung des Kondensators eine Schwellenspannung erreicht; Ausgeben eines zweiten Taktsignals durch die Taktphasenschiebeschaltung, wobei: eine Frequenz des zweiten Taktsignals etwa gleich der Frequenz des Master-Takteingangssignals ist, das zweite Taktsignal eine Phasenverschiebung bezüglich des Master-Eingangstakts enthält und der Entladezeitraum die Phasenverschiebung bestimmt.
  • Die Einzelheiten eines oder mehrerer Beispiele der Anmeldung sind in den beigefügten Zeichnungen und der Beschreibung im Folgenden dargelegt. Weitere Merkmale, Aufgaben und Vorteile der Anmeldung werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen offensichtlich.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist ein Zeitdiagramm, das einen phasenverschobenes Taktsignal darstellt, das verwendet wird, um ein beispielhaftes Treibersignal zu einem vorgegebenen Zeitpunkt mit einer feineren Auflösung als die Frequenz des Master-Eingangstakts zu liefern.
  • 1B ist ein konzeptioneller und schematischer Blockschaltplan, der ein beispielhaftes Treibersignal-Erzeugungssystem, das eine Taktphasenschiebeschaltung enthält, gemäß einer oder mehreren Techniken dieser Anmeldung veranschaulicht.
  • 2A ist ein konzeptioneller und schematischer Blockschaltplan, der ein beispielhaftes System zum Erzeugen eines Treibersignals unter Verwendung einer Taktphasenschiebeschaltung gemäß einer oder mehreren Techniken dieser Anmeldung veranschaulicht.
  • 2B ist ein Zeitdiagramm, das einen beispielhaften Betrieb eines LLC-Umsetzer-Steuersystems nach 2A veranschaulicht.
  • 3 ist eine schematische graphische Darstellung, die eine beispielhafte Schaltung, die verwendet werden kann, um einen Abschnitt des Phasenschiebetakts zu implementieren, gemäß einer oder mehreren Techniken aus dieser Anmeldung veranschaulicht.
  • 4 ist ein Zeitdiagramm, das den Betrieb einer Oszillatorschaltung, die in 3 dargestellt ist, veranschaulicht.
  • 5 ist ein Zeitdiagramm, das ein Beispiel des Inkrementierens der Phasenverschiebung eines zweiten Ausgangstaktsignals unter Verwendung von vier Oszillatorschaltungen veranschaulicht.
  • 6 ist ein Zeitdiagramm, das mehrere Zyklen des Master-Eingangstakts veranschaulicht und veranschaulicht, wie die Phasenverschiebung in Reaktion auf den Stromstärkepegel des Ladestroms von Zyklus zu Zyklus inkrementiert wird.
  • 7 ist ein Ablaufplan, der eine Technik, um ein phasenverschobenes Taktsignal zu erzeugen, gemäß dieser Anmeldung veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die in dieser Anmeldung beschriebenen Systeme, Schaltungen und Techniken können digital ein Treibersignal mit einer Periode (oder einer Frequenz) mit einer feineren Auflösung erzeugen, als durch das einfache Zählen der Taktzyklen eines Systemtakts erreicht werden kann. Das Treibersignal kann konfiguriert sein, basierend auf einem einzigen Ausgangstaktsignal, das bezüglich des Master-Systemtakts phasenverschoben sein kann, auszulösen. Eine Taktphasenschiebeschaltung kann die Phasenverschiebung des Ausgangstakts zu irgendeinem Bruchteil der Periode des Master-Systemtakts inkrementieren. Das System kann den phasenverschobenen Ausgangstakt verwenden, um Treibersignale mit einer Frequenz mit hoher Auflösung zu erzeugen. Einige beispielhafte Anwendungen für ein derartiges Treibersignal können das Erzeugen der Einschaltzeiträume oder der Halbperioden für einen frequenzmodulierten Leistungsumsetzer wie einen LLC- oder LCC-Umsetzer oder eine andere frequenzmodulierte Schaltung enthalten. Ein spezifisches Beispiel kann einen LLC-Umsetzer für die Hochspannungs-Gleichstrom-zu-Wechselstrom-Umsetzung enthalten, wobei jedoch die Anmeldung der Techniken für irgendeine Anwendung verwendet werden kann, die eine feine Auflösung in der Frequenz eines Treibersignals erfordert.
  • Weil die Übertragungskurve, d. h., die Ausgangsleistung gegen die Eingangsfrequenz, für einen LLC-Umsetzer sehr steil ist, kann eine kleine Änderung der Frequenz zu einer großen Ausgangsänderung führen. Deshalb kann es erwünscht sein, die Frequenz der Signale für LLC- und andere resonante Umsetzer sehr genau zu steuern. Eine einfache Technik, um die Einschaltzeitraum- und Halbperioden-Steuersignale für einen LLC-Umsetzer digital zu erzeugen, geschieht durch das Zählen der Taktzyklen und das Wählen der Taktfrequenz hoch genug, um der erforderlichen Frequenzauflösung zu entsprechen. Ein 50–100-MHz-Master-Systemtakt kann z. B. die Halbperiodensignale für einen LLC-Umsetzer erzeugen, der bei 50 bis 100 kHz arbeitet. In diesem Beispiel kann sich die Auflösung für die Dauer einer halben Periode in der Größenordnung von 0,2 % befinden, was für die meisten Anwendungen gut genug sein kann. Die Auflösung kann unter Verwendung von etwas Dithering vergrößert werden. Das Dithering kann jedoch hinsichtlich eines unerwünschten Rauschens in dem Ausgangsstrom Nachteile aufweisen.
  • Um die höheren Leistungsdichteanforderungen in einigen Schaltungen auszunutzen, können die Leistungsumsetzer bei höheren Frequenzen arbeiten. Die Verbesserungen der Magnetik und das schnellere Schalten, wie z. B. der Galliumnitrid-Schalter (GaN-Schalter), können die Umsetzer mit höheren Frequenzen unterstützen. Diese Schaltungen mit höheren Frequenzen können es erfordern, dass die Steuersignale mit einer genaueren Zeitsteuerung als für die Schaltungen mit tieferen Frequenzen gesendet werden. Die Hochfrequenz-Leistungsumsetzer können Halbperiodensignale in der Größenordnung von 1 MHz oder größer erfordern. Das Erzeugen eines 1-MHz-Halbperioden-Treibersignals direkt aus einem 50-MHz-Takt kann zu einer Auflösung von vier Prozent (4 %) führen, die unzureichend sein kann, um einen 1-MHz-LLC-Umsetzer für eine annehmbare Leistung zu betreiben. Das Wechseln zu einem Systemtakt mit einer höheren Frequenz kann den Nachteil einer höheren Leistungsaufnahme aufweisen und kann deshalb zum Erreichen eines hohen Wirkungsgrads des Gesamtsystems unattraktiv sein. Ein Master-Takt mit einer höheren Frequenz kann außerdem zu vergrößerten Kosten bei dem Schaltungsentwurf und der Abschirmung, um eine elektromagnetische Störung (EMI), die bei Systemtakten mit höherer Frequenz vorherrschender sein kann, zu vermeiden, führen.
  • Das Aufteilen eines Systemtakts mit tieferer Frequenz in Bruchteile durch kleine Phasenverschiebungen ist eine Technik, um pulsbreitenmodulierte Steuersignale (PWM-Steuersignale) mit hoher Auflösung zu erzeugen. Als ein Beispiel kann eine spezielle Technik eine große Anzahl von Verzögerungselementen und einen Multiplexer enthalten, um aus einer großen Anzahl phasenverschobener Signale auszuwählen. Ein Verzögerungsregelkreis (DLL) kann die Gesamtverzögerungszeit aller Verzögerungselemente einstellen, um der Periode des Systemtakts zu entsprechen. Der Multiplexer und die DLL-Technik können die direkte Auswahl einer Sollverzögerung erlauben, können aber einen Nachteil der Komplexität und der Einschwingzeit des DLL aufweisen. Eine weitere beispielhafte Herangehensweise kann die Anzahl der nicht eingestellten Verzögerungen messen, die in eine Taktperiode passen, und die Sollverzögerung durch die Anzahl der nicht eingestellten Verzögerungen teilen. Diese Technik kann sowohl insofern einen Nachteil, als sie irgendeine Mehraufwand-Zählung der Verzögerungselemente für die Komponententoleranzen benötigen kann, als auch eine Temperaturdrift aufweisen und kann eine Teilung für jeden PWM-Zyklus erfordern.
  • In dieser Anmeldung kann ein einziger phasenverschobener Takt, der den Betrag der Phasenverschiebung bezüglich des Master-Eingangstakts inkrementieren kann, einen Vorteil einer geringeren Komplexität aufweisen und weniger Komponenten als andere Techniken enthalten. Ein basierend auf dem phasenverschobenen Takt erzeugtes Treibersignal kann die hohe Auflösung der Frequenz erreichen, die erwünscht ist, wenn pulsbreitenmodulierte Schaltungen, wie z. B. ein LLC-Umsetzer, gesteuert werden.
  • 1A ist ein Zeitdiagramm, das ein phasenverschobenes Taktsignal darstellt, das verwendet wird, um ein beispielhaftes Treibersignal zu einem vorgegebenen Zeitpunkt mit einer feineren Auflösung als die Frequenz des Master-Eingangstakts zu liefern. Ein beispielhaftes Treibersignal 40A startet und stoppt gemäß der Zeitsteuerung des phasenverschobenen Takts PS_CLK zu einem vorgegebenen Zeitpunkt, der sich zwischen den Impulsen des Master-Eingangstakts 50 befindet. Mit anderen Worten, zu irgendeinem vorgegebenen Zeitpunkt, der ein Bruchteil einer Periode (T) des Master-Takts ist.
  • Der phasenverschobene Takt PS_CLK kann etwa die gleiche Frequenz des Master-Eingangstakts 50 aufweisen. Das phasenverschobene Taktsignal PS_CLK kann um einen vorgegebenen Betrag des Zeitraums 15 von dem Master-Eingangstakt 50 verschoben sein. Das beispielhafte Treibersignal 40A kann konfiguriert sein, anstatt basierend auf dem Master-Eingangstakt 50 basierend auf dem phasenverschobenen Takt PS_CLK auszulösen. Obwohl dies in 1A nicht gezeigt ist, kann das Inkrementieren der Phasenverschiebung des PS_CLK zwischen dem Start- und dem Stoppzeitpunkt des beispielhaften Treibersignals 40A zu einem beispielhaften Treibersignal 40A mit einer Dauer führen, die irgendein Bruchteil der Periode T des Master-Eingangstaktsignals ist. In dieser Weise kann das beispielhafte Auslösesignal 40A in einem vorgegebenen Zeitraum 15 starten und stoppen, der eine feinere Auflösung aufweist, als sie von dem Master-Eingangstakt 50 verfügbar ist. Die Fähigkeit zu einer feineren Auflösung unter Verwendung eines einzigen phasenverschobenen Taktes wird im Folgenden ausführlicher erklärt.
  • 1B ist ein konzeptioneller und schematischer Blockschaltplan, der ein beispielhaftes Treibersignal-Erzeugungssystem, das eine Taktphasenschiebeschaltung enthält, gemäß einer oder mehreren Techniken dieser Anmeldung veranschaulicht. Das Treibersignalsystem 1 kann Treibersignale mit einer feineren Frequenzauflösung erzeugen, als sie durch das Zählen der Taktzyklen eines Master-Systemtakts 50 erreicht werden kann.
  • Das Treibersignalsystem 1 kann verschiedene Anwendungen aufweisen. Frequenzmodulierte Vorrichtungen oder Systeme können das Treibersignalsystem 1 als einen Steuereingang verwenden. Zum Beispiel ein frequenzmodulierter Leistungsumsetzer, wie ein LLC- oder LCC-Umsetzer oder ein Konverter, der einen Piezo-Transformator verwendet. Um die höheren Leistungsdichteanforderungen in einigen Schaltungen auszunutzen, können die Leistungsumsetzer bei höheren Frequenzen arbeiten. Diese Schaltungen mit höheren Frequenzen können eine bessere Leistung liefern, wenn sie Steuersignale mit einer genaueren Zeitsteuerung als die Steuersignale für die Schaltungen mit tieferen Frequenzen empfangen. Zusätzlich zu einer genauen Zeitsteuerung für den Arbeitszykluseingang von 50 % kann ein LLC- oder LCC-Leistungsumsetzer mit höherer Frequenz besser funktionieren, wenn er andere Steuersignale als Start und Stopp zu vorgegebenen Zeitpunkten zwischen den Impulsen des Master-Takts empfängt, wie oben in 1A gezeigt ist. Einige Beispiele können Totzeitsignale oder Pegelschieber-Steuerimpulse enthalten.
  • Das Treibersignalsystem 1 (kurz das System 1) kann einen Master-Eingangstaktgeber 50, eine Taktphasenschiebeschaltung 20 und eine Steuereinheit 30 enthalten und das Treibersignal 40 ausgeben. Die Taktphasenschiebeschaltung 20 kann z. B. eine interne Logik 22 enthalten. Die Steuerschaltung 30 kann einen Halbperioden-Zeitgeber 32, eine Pegelschiebesteuerung 34 und eine Totzeiteinheit 36 enthalten. Andere Beispiele der Steuereinheit 30 können mehr oder weniger Komponenten enthalten. Der Master-Eingangstaktgeber 50 kann ein Master-Taktsignal ausgeben, das sowohl zu der Taktphasenschiebeschaltung 20 als auch zu anderen Funktionen des Systems 52 geht. Der Ausgang der Taktphasenschiebeschaltung 20 ist mit der Steuereinheit 30 verbunden, wobei die Steuereinheit 30 das Treibersignal 40 ausgeben kann. Das Treibersignal 40 kann ein Treibersignal mit einem Arbeitszyklus von 50 %, Totzeitsignale und andere Steuersignale enthalten.
  • Die Steuereinheit 30 kann das phasenverschobene Taktsignal empfangen und Treibersignale mit einer vorgegebenen Frequenz und Zeitsteuerung erzeugen, um andere Schaltungen zu steuern, wie z. B. um einen frequenzmodulierten Leistungsumsetzer zu steuern. Die Steuereinheit 30 kann Einheiten enthalten, die die phasenverschobene Takteingabe empfangen und Steuersignale zu vorgegebenen Zeitpunkten erzeugen, die eine feinere Auflösung als die aufweisen können, die von dem Master-Eingangstaktgeber 50 verfügbar ist. Eine Einheit innerhalb der Steuereinheit 30 kann unter Verwendung des Phasenschiebetaktsignals ein Treibersignal zu einem vorgegebenen Zeitpunkt erzeugen, der von einer Taktflanke des Master-Takts 50 verschieden ist. Die Halbperioden-Zeitgebereinheit 32 kann z. B. ein Halbperioden-Treibersignal 40 zu einem vorgegebenen Zeitpunkt starten, der von dem Master-Takt 50 verschoben ist, wie z. B. bei 0,35 der Periode des Master-Takts (0,35T). Ähnlich können die Pegelschiebe-Steuereinheit 34 und die Totzeiteinheit 36 ein Treibersignal erzeugen, das bei derselben vorgegebenen Phasenverschiebung (0,35T) oder bei einer anderen Phasenverschiebung startet. Die Pegelschiebe-Steuereinheit 34 kann z. B. ein Pegelschiebesteuerungs-Treibersignal senden, nachdem der Phasenschiebetakt 20 die Phasenverschiebung von 0,35T zu 0,5T inkrementiert hat. In dieser Weise kann jede Einheit innerhalb der Steuereinheit 30 zu einem vorgegebenen Zeitpunkt ein Treibersignal erzeugen, um die Schaltung, die gesteuert wird, wie z. B. den Leistungsumsetzer, mit einer optimalen Leistung zu betreiben.
  • Die Phasenschiebetaktschaltung 20 kann ein einziges Taktsignal an die Steuereinheit 30 liefern, das von dem Master-Eingangstaktsignal phasenverschoben ist. In Reaktion auf einen Inkrementbefehl 24 kann der Phasenschiebetakt 20 die Phasenverschiebung eines zweiten Ausgangstaktsignals (PS_CLK) durch das Inkrementieren der Phasenverschiebung bei jedem Master-Taktzyklus allmählich vergrößern. Der Phasenschiebetakt 20 kann z. B. die Phasenverschiebung des PS_CLK von 0,35T zu 0,5T bezüglich des Master-Taktsignals 50A in Inkrementen von 0,05T pro Master-Eingangstaktzyklus allmählich vergrößern. Im Gegensatz zu den Taktphasenschiebeschaltungen, die mehrere phasenverschobene Signale erzeugen können, die durch mehrere Verzögerungselemente erzeugt werden, kann die Taktphasenschiebeschaltung 20 die Vorteile einer geringen Komplexität zum Erzeugen des phasenverschobenen zweiten Ausgangstaktsignals und einer schnellen Startzeit von nur einigen Taktzyklen aufweisen. Eine beispielhafte Implementierung der Phasenschiebetakteinheit 20 wird durch 3 im Folgenden ausführlich beschrieben.
  • Die Phasenschiebetaktschaltung 20 kann eine interne Logik 22 enthalten. Die interne Logik 22 kann Rückkopplungs- und Steuerkomponenten enthalten, die das Master-Eingangstaktsignal von dem Master-Eingangstaktgeber 50 verwenden können, um die Zeitsteuerungsschaltungen auszulösen, um die Phasenverschiebung des zweiten Ausgangstaktsignals PS_CLK zu inkrementieren, bis das PS_CLK eine Sollphasenverschiebung erreicht. In Reaktion auf einen Inkrementbefehl 24 kann die interne Logik 22 ferner die Phasenverschiebung des zweiten Ausgangstaktsignals PS_CLK bezüglich des Master-Eingangstakts 50 weiter inkrementieren, bis ein PS_CLK eine zweite Sollphasenverschiebung erreicht.
  • In Betrieb kann die interne Logik 22 in Reaktion auf einen Inkrementbefehl 24 die Phasenverschiebung des PS_CLK bis 0,5T inkrementieren. Die Phasenschiebetaktschaltung 20 kann das phasenverschoben Taktsignal PS_CLK bei 0,5T an die Steuereinheit 30 liefern. Die Steuereinheit 30 kann ein Halbperioden-Treibersignal 40 basierend auf dem PS_CLK bei 0,5T starten. Die interne Logik 22 kann ferner die Phasenverschiebung des PS_CLK bis 0,65T bezüglich des Master-Takts 50 inkrementieren und das phasenverschobene Taktsignal PS_CLK bei 0,65T an die Steuereinheit 30 liefern. Die Steuereinheit 30 kann das Halbperioden-Treibersignal basierend auf dem PS_CLK bei 0,65T beenden. Das System 1 kann diesen Prozess wiederholen. In dieser Weise kann das System 1 ein Halbperioden-Treibersignal mit einer vorgegebenen Frequenz erzeugen, die eine feinere Auflösung als die Auflösung aufweist, die von dem Master-Eingangstakt 50 allein verfügbar ist. Das phasenverschobene Taktsignal PS_CLK kann den Bruchteil des Frequenzverhältnisses zwischen dem Master-Eingangstaktsignal von dem Master-Eingangstaktgeber 50 und der vorgegebenen Frequenz des Halbperioden-Treibersignals festlegen. Weitere Einzelheiten des Erzeugens eines Treibersignals mit einer vorgegebenen Frequenz, die wenigstens teilweise ein Teilverhältnis des Master-Eingangstaktsignals ist, werden in den Zeitdiagrammen im Folgenden ausführlich beschrieben.
  • 2A ist ein konzeptioneller und schematischer Blockschaltplan, der ein beispielhaftes System zum Erzeugen eines Treibersignals unter Verwendung einer Taktphasenschiebeschaltung gemäß einer oder mehreren Techniken dieser Anmeldung veranschaulicht. 2A veranschaulicht ein beispielhaftes System 2, das zu dem System 1, das in 1B gezeigt ist, analog ist. Das beispielhafte System 2 stellt ein Treibersignal-Erzeugungssystem ausführlicher als 1 dar, wobei das System 2 auf das Steuern eines frequenzmodulierten LLC-Umsetzers gerichtet ist. Andere Beispiele des Systems 2 können Treibersignale liefern, die andere Komponenten oder Schaltungen steuern.
  • Das beispielhafte System 2 kann analog zu dem beispielhaften System 1 in 1B einen Master-Eingangstaktgeber 50, eine Phasenschiebetaktschaltung 20, ein Inkrementmodul 24 und eine LLC-Steuereinheit 130 enthalten. Die Komponenten des Systems 2, die die gleiche Funktion wie für das System 1 ausführen, können die gleichen Bezugszeichen wie für das System 1 behalten. Das System 2 kann außerdem einen Spannungsschleifen-Controller 105, einen Gate-Treiber 142 der hohen Seite, der ein Signal zu einem Schalter 144 der hohen Seite ausgeben kann, und einen Gate-Treiber 146 der tiefen Seite, der ein Signal zu einem Schalter 148 der tiefen Seite ausgeben kann, enthalten. Die LLC-Steuereinheit 130 kann analog zu der Steuereinheit 30 des Systems 1 ein Halbperioden-Zeitgebermodul 32, ein Totzeitmodul 36 und ein Pegelschiebe-Steuermodul 34 enthalten. Die LLC-Steuereinheit 130 kann außerdem einen Pegelschieber 134 und ein Umschaltmodul 138 enthalten.
  • Das System 2 kann Treibersignale an einen LLC-Umsetzer, wie z. B. einen LLC-Umsetzer für die Hochspannungs-Gleichstrom-zu-Wechselstrom-Umsetzung, liefern. Die Treibersignale vom System 2 können einen Schalter 144 der hohen Seite und einen Schalter 148 der tiefen Seite steuern, die ein Teil eines beispielhaften LLC-Umsetzers sein können. In dem Fall eines LLC-Umsetzers kann das Treibersignal ein LLC-Halbbrücken-Treibersignal enthalten. Das System 2 kann konfiguriert sein, die Treibersignale mit einer vorgegebenen Zeitsteuerung oder mit einer vorgegebenen Frequenz mit einer feineren Auflösung als der Auflösung, die von dem Master-Takt 50 verfügbar ist, zuzuführen. Die vorgegebene Frequenz des Treibersignals kann einen durch das Zählen der Taktzyklen basierend auf dem Master-Eingangstakt 50 erzeugten ganzzahligen Anteil und den durch das Verschieben der Phase des zweiten Taktsignals PS_CLK erzeugten Bruchteil enthalten. In dem Beispiel des Systems 2 kann der Halbperioden-Zeitgeber die Taktzyklen des PS_CLK zählen, um den ganzzahligen Anteil der Treibersignalfrequenz zu bestimmen, weil in diesem Beispiel der PS_CLK etwa die gleiche Frequenz wieder Master-Eingangstakt 50 aufweist. Das System 2 kann z. B. einen beispielhaften LLC-Umsetzer ansteuern, der konfiguriert ist, bei 1 MHz zu arbeiten. Der Master-Takt 50 kann für 50 MHz konfiguriert sein. Das Erzeugen eines 1-MHz-Treibersignals mit einem Arbeitszyklus von 50 % direkt aus einem 50-MHz-Taktsignal kann zu einer Auflösung von vier Prozent (4 %) führen, die unzureichend sein kann, um einen 1-MHz-LLC-Umsetzer für eine annehmbare Leistung, z. B. geringes Rauschen, einen Wirkungsgrad, eine genaue Ausgangsspannung und einen genauen Ausgangsstrom oder andere Parameter, zu betreiben. Mit anderen Worten, das Erzeugen einer 1-MHz-LLC-Frequenz aus einem 50-MHz-Takt bedeutet 25 Taktzyklen für jeden Halbzyklus. Falls die Frequenz vergrößert werden muss, kann sie nur durch das Verringern der Zählung der Taktzyklen um einen Schritt auf 24 vergrößert werden, was die Frequenz auf 1,04 MHz erhöht. Deshalb beträgt die Auflösung 4 %.
  • Der Master-Eingangstakt 50 liefert ein Master-Taktsignal sowohl an die Taktphasenschiebeschaltung 20 als auch an andere Komponenten eines größeren Systems, von dem das System 2 ein Teil sein kann. Diese anderen Komponenten können andere zentrale oder Nicht-LLC-Systemfunktionen 52 enthalten. Der Master-Taktgeber 50 kann das gleiche Master-Eingangstaktsignal 50A, das in 1A gezeigt ist, ausgeben.
  • Die Taktphasenschiebeschaltung 20 gibt ein phasenverschobenes Taktsignal PS_CLK in Reaktion auf die Eingaben von dem Master-Eingangstaktgeber 50 und dem Inkrementmodul 24 aus. Die Phasenschiebetaktschaltung 20 enthält die gleiche interne Logik 22, die in 1B gezeigt ist, und arbeitet in der gleichen Weise. In einigen Beispielen kann die Taktphasenschiebeschaltung 20 eine Eingabe von dem Inkrementmodul 24 in der Form eines Phasenschiebesteuerworts 102 empfangen. Die Phasenschiebetaktschaltung 20 kann das Phasenschiebetaktsignal (PS_CLK) in Reaktion auf das Phasenschiebesteuerwort 102 um größere oder kleinere Inkremente verschieben. Die Ausdrücke "Phasenschiebetaktsignal" und "zweites Ausgangstaktsignal" können synonym verwendet werden, um den PS_CLK zu beschreiben. Das Phasenschiebesteuerwort 102 kann irgendein Signal sein, das geeignet ist, um die Phasenverschiebung des PS_CLK gegen den Master-Eingangstakt 50 zu definieren. In einem Beispiel kann das Phasenschiebesteuerwort 102 ein binär codiertes 3-Bit- oder 5-Bit-Signal sein. Wo alle Schritte der niedrigwertigsten Bits (LSB) gleich sind, kann eine Änderung der Phasenverschiebung von "alle eins" zu "alle null" die gleiche wie ein LSB-Schritt sein.
  • Der Spannungsschleifen-Controller 105 kann in Reaktion auf das Überwachen einer Ausgabe von einem (in 2A nicht gezeigten) LLC-Umsetzer oder von anderen Signalen außerhalb des Systems 2 Signale liefern, die die Treibersignale des Systems 2 modifizieren. Der Spannungsschleifen-Controller 105 kann ein Signal an die LLC-Steuereinheit 130 liefern, um einen ganzzahligen Anteil 108 der vorgegebenen Frequenz des Treibersignals zu steuern. Der Spannungsschleifen-Controller 105 kann ein Signal an das Inkrementmodul 24 liefern, das den durch das Verschieben der Phase des zweiten Taktsignals erzeugten Bruchteil 110 steuern kann. Eine vorgegebene Halbperiode eines Treibersignals für einen LLC-Umsetzer kann z. B. 43,67 Taktzyklen des Master-Eingangstakts 50 betragen. Für einen LLC-Umsetzer kann eine "Halbperiode" außerdem als der "Einschaltzeitraum" bezeichnet werden. Der Spannungsschleifen-Controller 105 kann diese Periode in den ganzzahligen Anteil 108 der Halbperiode (z. B. 43 Taktzyklen) und den Bruchteil 110 (z. B. 0,67 eines Taktzyklus) teilen. Die Inkrementeinheit 24 kann den Bruchteil 110 empfangen, um die Taktphasenschiebeschaltung 20 zu veranlassen, die Phase des PS_CLK zu dem Bruchteil des Master-Eingangstaktsignals (z. B. 0,87T) zu verschieben. Das Inkrementmodul kann die Phasenverschiebung während jedes Einschaltzeitraums um den Bruchteil inkrementieren. Falls die Phasenverschiebung z. B. 0,2T beträgt, wenn der Einschaltzeitraum startet, kann das Inkrementmodul bis zum Ende des Einschaltzeitraums die Phasenverschiebung auf 0,87T inkrementieren. Die Beschreibungen im Folgenden der Zeitdiagramme in den 2B, 4–6 stellen zusätzliche Einzelheiten bereit.
  • Die LLC-Steuereinheit 130 kann das phasenverschobene Taktsignal PS_CLK (den Bruchteil) und das Signal 108 des ganzzahligen Anteils empfangen und in Reaktion die Treibersignale mit einer vorgegebenen Frequenz und Zeitsteuerung erzeugen, um andere Schaltungen zu steuern. Die LLC-Steuereinheit 130 ist zu der in 1B gezeigten Steuereinheit 30 analog. Die Komponenten der LLC-Steuereinheit 130 können die Eingangssignale empfangen und die Ausgaben jeder Komponente kombinieren, um einen vollständigen Satz von Treibersignalen für einen beispielhaften LLC-Umsetzer zu erzeugen. Die LLC-Steuereinheit 130 ist nur ein Beispiel dessen, wie ein inkrementiertes, einziges phasenverschobenes Taktsignal zu verwenden ist, um Treibersignale mit einer feineren Auflösung als der, die von dem Master-Eingangstakt 50 verfügbar ist, zu erzeugen. Andere Beispiele der Steuereinheiten können andere Komponenten enthalten, um andere Treibersignale zu erzeugen, die konfiguriert sind, um andere Schaltungen als einen LLC-Umsetzer zu steuern.
  • Der Halbperioden-Zeitgeber 32 und die Totzeiteinheit 36 können Abschnitte des Treibersignals des LLC-Umsetzers erzeugen. Der Halbperioden-Zeitgeber 32 und die Totzeiteinheit 36 sind zu denselben Komponenten in der Steuereinheit 30 analog und arbeiten in der gleichen Weise. Der Halbperioden-Zeitgeber 32 kann z. B. den ganzzahligen Anteil 108 des vorgegebenen Einschaltzeitraums für das Treibersignal (z. B. 43 Taktzyklen) empfangen. Für den ganzzahligen Anteil kann der Halbperioden-Zeitgeber 32 die Taktzyklen des PS_CLK zählen, das den Bruchteil bereits enthält. Durch das Teilen des Treibersignals in einen ganzzahligen Anteil und einen Bruchteil kann der Zeitgeberabschnitt des Halbperioden-Zeitgebers 32 sehr einfach bleiben, weil er nur Taktzyklen zählen muss.
  • Die Pegelschiebesteuerung 34 und der Pegelschieber 134 können ein Steuersignal von einer Steuerschaltung der tiefen Seite zu einem Gate-Treiber der hohen Seite einer Halbbrückenschaltung umsetzen. Einige Halbbrückenschaltungen, wie z. B. LLC-Umsetzer oder Motorantriebe, können auf ultrahohen Spannungspegeln (UHV-Pegeln), z. B. in der Nähe von 400 V, arbeiten. Die LLC-Steuereinheit 130 kann den Pegelschieber 134 und die Pegelschiebesteuerung 34 verwenden, um die Signale zuverlässig zu den UHV-Pegeln zu übertragen. Der Pegelschieber 134 kann ein Treibersignal zu dem Gate-Treiber 142 der hohen Seite und ferner zu dem Schalter 144 der hohen Seite ausgeben, um einen (nicht gezeigten) LLC-Umsetzer zu steuern. Der Totzeitgenerator 36 und der Pegelschiebe-Steuerimpulsgenerator 34 empfangen bereits den phasenverschobenen Takt, wobei sie deshalb nicht mit irgendwelchen Teiltakten umgehen müssen. Der Totzeitgenerator 36 und der Pegelschiebe-Steuerimpulsgenerator 34 können einfach eine ganzzahlige Anzahl der phasenverschobenen Taktimpulse zählen, um den Beginn und das Ende der Totzeit und die Pegelschiebe-Steuerimpulse zu erzeugen. Die genaue Dauer der Impulse kann für das LLC-Umsetzersystem nicht kritisch sein und kann deshalb auf eine ganzzahlige Anzahl von Taktimpulsen gerundet werden. Außerdem kann das Synchronisieren der Totzeit und der Pegelschieber-Steuerimpulse bezüglich des Starts oder des Endes der Halbperiode den Vorteil aufweisen, dass die Totzeit und der Pegelschieber keinen Jitter gegen den Betrieb des LLC-Umsetzers zeigen.
  • Die Umschalteinheit 138 kann die Zeitsteuerung des Ausgangstreibersignals von dem Halbperioden-Zeitgeber 32 und der Totzeiteinheit 36 zwischen der Pegelschiebesteuerung 34 und dem Gate-Treiber 146 der tiefen Seite umschalten. Das Signal von der Umschalteinheit 138 zu dem Gate-Treiber 146 der tiefen Seite und weiter zu dem Schalter 148 der tiefen Seite kann keinen Pegelschieber verwenden.
  • Das Erzeugen der Treibersignale des LLC-Umsetzers aus einem phasenverschobenen Takt kann zu Treibersignalen mit einer feineren Auflösung und einer genaueren Frequenz und Zeitsteuerung als das Erzeugen der Treibersignale direkt aus einem Master-Eingangstakt führen. Die Verwendung eines phasenverschobenen Takts kann Vorteile, wie z. B. das Vermeiden der Notwendigkeit für einen Master-Takt mit höherer Frequenz, enthalten, um die gleiche feinere Auflösung zu erreichen. Ein Master-Takt mit höherer Frequenz kann zu einer erhöhten Leistungsaufnahme des digitalen Controllers führen, was für das Erreichen eines hohen Gesamtwirkungsgrads unattraktiv sein kann. Ein Master-Takt mit höherer Frequenz kann außerdem zu vergrößerten Kosten bei dem Schaltungsentwurf und der Abschirmung, um eine elektromagnetische Störung (EMI), die bei Systemtakten mit höherer Frequenz vorherrschender sein kann, zu vermeiden, führen. Ferner kann das Erzeugen von Taktfrequenzen über 100 MHz einen Phasenregelkreis (PLL) erfordern, der etwas Zeit benötigen kann, um einzuschwingen, und der deshalb den Startzeitraum des Umsetzers vergrößern kann. Ein einziger phasenverschobener Takt, der den Betrag der Phasenverschiebung inkrementieren kann, bezüglich des Master-Eingangstakts kann weniger komplex als die Phasenschiebetakt-Beispiele sein und weniger Komponenten als die Phasenschiebetakt-Beispiele enthalten, die mehrere Verzögerungselemente verwenden, um mehrere phasenverschobene Ausgangstakte zu erzeugen.
  • 2B ist ein Zeitdiagramm, das einen beispielhaften Betrieb eines LLC-Umsetzer-Steuersystems nach 2A veranschaulicht. Das Zeitdiagramm nach 2B veranschaulicht die Treibersignale mit einer Dauer, die eine Anzahl ganzer Taktzyklen des Master-Eingangstakts (den ganzzahligen Anteil) enthalten kann und um einen Anteil eines Taktzyklus (den Bruchteil) versetzt ist. Die Elemente nach 2B werden im Kontext der 2A erklärt.
  • 2B stellt das Master-Eingangstaktsignal 50A, das durch den (in 2B gezeigten) Master-Eingangstaktgeber 50 erzeugt wird, das zweite Ausgangstaktsignal PS_CLK während des Inkrementierens und die Phasen mit konstanter Phasenverschiebung und die beispielhaften Treibersignale 155 und 157 dar.
  • Das Master-Eingangstaktsignal 50A mit der Periode T ist ein längerer Abschnitt des gleichen Master-Eingangstaktsignals 50A, das in 1A dargestellt ist. Das Master-Eingangstaktsignal 50A kann außerdem die Zeitsteuerungssignale für die zentralen und Nicht-LLC-Systemfunktionen 52 bereitstellen, wie in 2A gezeigt ist.
  • Der Zeitraum 160 mit konstanter Phasenverschiebung des PS_CLK kann auftreten, wenn die Inkrementeinheit 24 inaktiv sein kann oder ein konstantes Phasenschiebesignal an die Phasenschiebetaktschaltung 20 sendet. Die Zeiträume 164 und 168 mit konstanter Phasenverschiebung sind zu dem Zeitraum 160 ähnlich. Die Taktphasenschiebeschaltung 20 kann konfiguriert sein, in Reaktion auf die Inkrementeinheit 24 während der Zeiträume, in denen es kein Zeitereignis gibt, die Phase zu inkrementieren, und während der Zeiträume, in denen es ein Zeitereignis gibt, die Phase zu fixieren. Ein Zeitereignis, wie z. B. ein Pegelschieber-Einschaltimpuls 172 oder eine Totzeitperiode 152, kann z. B. während des Zeitraums 160 mit konstanter Phasenverschiebung, aber nicht während des Zeitraums 162, wenn das PS_CLK-Signal die Phasenverschiebung bezüglich des Master-Eingangstaktsignals 50A inkrementiert, auftreten. Ähnlich kann ein Pegelschieber-Ausschaltimpuls 174 während des Zeitraums 164 mit konstanter Phasenverschiebung auftreten. Andere (nicht gezeigte) Zeitereignisse können während eines Inkrementierungszeitraums, wie z. B. des Inkrementierungszeitraums 165, auftreten.
  • Die Treibersignalperiode 170 des beispielhaften Treibersignals 175 kann mehrere Zwischenkomponenten enthalten. In dem Beispiel nach 2B kann die Treibersignalperiode 170 eine Totzeit 152, ein Einschalten 154 des Gate-Treibers der hohen Seite, eine Totzeit 155 und ein Einschalten 156 des Gate-Treibers der tiefen Seite enthalten. Die Treibersignalperiode 170 kann nach dem Ende des vorhergehenden Einschaltzeitraums 150 des Gate-Treibers der tiefen Seite starten. Die folgende Treibersignalperiode kann mit der Totzeit 158 beginnen.
  • Das System 2 nach 2A kann die vorgegebene Frequenz der Treiberperiode 170 durch das Inkrementieren des Phasenschiebetakts 20 definieren, um einem vorgegebenen Startzeitpunkt für die Treiberperiode 170 zu entsprechen. Die Totzeit 152 beginnt die Treiberperiode 170, gefolgt von einem Einschaltimpuls 172 des Pegelschiebers am Ende der Totzeit 152 und dem Start des Einschaltzeitraums 154 des Gate-Treibers der hohen Seite. Alle diese zeitlich gesteuerten Ereignisse, d. h., die Totzeit 152, der Einschaltimpuls 172 des Pegelschiebers und der Start des Einschaltzeitraums 154 des Gate-Treibers der hohen Seite treten während des Zeitraums 160 mit konstanter Phasenverschiebung auf. In dem Beispiel nach 2B beträgt der Zeitraum 160 mit konstanter Phasenverschiebung 0,2T bezüglich des Master-Eingangstaktsignals 50A.
  • Das System 2 kann das Inkrementieren des Phasenschiebetaktsignals PS_CLK während des Inkrementierungszeitraums 162 beginnen. Durch das Ende des Inkrementierungszeitraums 162 und den Start des Zeitraums 164 mit konstanter Phasenverschiebung kann der PS_CLK eine vorgegebene Phasenverschiebung bezüglich des Master-Eingangstaktsignals 50A erreichen, so dass der Pegelschieber-Ausschaltimpuls 174 und das Einschalten 154 des Gate-Treibers der hohen Seite durch das Synchronisieren mit dem Phasenschiebetaktsignal PS_CLK enden können. In dem Beispiel nach 2B endet der Einschaltzeitraum 154 des Treibers der hohen Seite während des Zeitraums 164 mit konstanter Phasenverschiebung, wenn der PS_CLK 0,8T bezüglich des Master-Eingangstaktsignals 50A verschoben ist. Der ganzzahlige Anteil des Einschaltzeitraums 154 des Treibers der hohen Seite beträgt in diesem Beispiel 20 Taktzyklen. Das System 2 kann die Treibersignalperiode 170 mit der der Totzeit 155 und dem Einschaltzeitraum 156 des Gate-Treibers der tiefen Seite abschließen. Das System 2 kann ferner den PS_CLK während des Inkrementierungszeitraums 165 inkrementieren, bis der PS_CLK die vorgegebene Phasenverschiebung von 0,4T erreicht. Der PS_CLK kann bei einer Phasenverschiebung von 0,4T während des Zeitraums 168 mit konstanter Phase weitergehen, bis er die richtige Anzahl von Taktzyklen (den ganzzahligen Anteil) erreicht, um den Einschaltzeitraum 156 des Gate-Treibers der tiefen Seite zu beenden. Die nächste Treibersignalperiode kann mit der Totzeit 158 beginnen.
  • Das Beispiel nach 2B stellt das EINSCHALTEN der tiefen Seite und das EINSCHALTEN der hohen Seite mit der gleichen Länge dar. In dem gegebenen Beispiel weisen sowohl das Einschalten der hohen Seite als auch das Einschalten der tiefen Seite die gleiche Gesamtlänge von 20 Taktimpulsen + eine Zunahme der Phasenverschiebung von 0,6T = 20,6T der Periode des Master-Eingangstakts auf. In dieser Weise kann das System 2 durch das Inkrementieren der Phasenverschiebung des PS_CLK in kleinen Beträgen nur ein einziges zweites Taktsignal PS_CLK verwenden, um mehrere verschiedene Phasenverschiebungsbeträge bezüglich des Master-Eingangstaktsignals 50A zu erreichen. Durch das Kombinieren des Bruchteils der Phasenverschiebung mit dem Zählen der Taktzyklen (dem ganzzahligen Anteil) kann das System 2 eine Frequenz eines Treibersignals erreichen, die eine feinere Auflösung als durch das Zählen der Taktzyklen ohne Phasenverschiebung aufweisen kann.
  • 3 ist eine schematische graphische Darstellung, die eine beispielhafte Schaltung, die verwendet werden kann, um einen Abschnitt der Phasenschiebetaktschaltung zu implementieren, gemäß einer oder mehrerer Techniken aus dieser Anmeldung veranschaulicht. 3 veranschaulicht einen Abschnitt der internen Logik 22 und anderer Komponenten der Phasenschiebetaktschaltung 20, die in den 1 und 2 gezeigt ist. Die Beschreibung nach 3 im Folgenden richtet sich auf die Struktur der beispielhaften Taktphasenschiebeschaltung 20A. Weitere Einzelheiten des Betriebs einer beispielhaften Taktphasenschiebeschaltung werden im Kontext der durch die 4–6 veranschaulichten Zeitdiagramme ausführlich beschrieben.
  • Die beispielhafte Phasenschiebetaktschaltung 20A kann mehrere Oszillatorschaltungen 10A–10N, eine Spannungsreferenz 18 mit einem Wert V18 und eine Steuer- und Ausgangsschaltung 5 enthalten. Jede Oszillatorschaltung 10A–10N kann ähnliche Elemente enthalten. Die Oszillatorschaltung 10A kann z. B. einen kapazitiven Speicher 11A, eine durch einen Schalter S12A gesteuerte Ladeschaltung 12A, eine durch einen Schalter S13A gesteuerte Entladeschaltung 13A und einen Schwellenwertdetektor 17a enthalten. Die Spannungsreferenz 18 kann mit einem Eingang für jeden Schwellenwertdetektor 17a–17n verbunden sein, um jedem Schwellenwertdetektor einen Spannungsreferenzwert V18 bereitzustellen. Der Ausgang jedes Schwellenwertdetektors 17a–17n kann mit der Steuer- und Ausgangsschaltung 5 verbunden sein und ein Auslösesignal CLKa-CLKn an die Steuer- und Ausgangschaltung 5 liefern.
  • Die beispielhafte Taktphasenschiebeschaltung 20A stellt zwei Oszillatorschaltungen 10A und 10N dar. Die Taktphasenschiebeschaltung 20A kann jedoch zwei, vier, acht oder irgendeine Anzahl von Oszillatorschaltungen enthalten. Andere Beispiele können mehr, weniger oder andere Komponenten enthalten, um die gleichen Funktionen wie die Taktphasenschiebeschaltung 20A zu implementieren, die in 3 gezeigt ist. In einem Beispiel kann die Taktphasenschiebeschaltung 20A vier Oszillatorschaltungen (z. B. 10A–10D) enthalten. Bei vier Oszillatorschaltungen kann der Phasenschiebetakt 20A nur die Phasenverschiebung des zweiten Taktsignals durch das Vergrößern der Phasenverschiebung bezüglich des Master-Eingangstakts inkrementieren. In anderen Beispielen kann der Phasenschiebetakt 20A nur die Phasenverschiebung in beiden Richtungen (Vergrößern und Verkleinern) bezüglich des Master-Eingangstaktsignals durch das Hinzufügen zusätzlicher Oszillatorschaltungen inkrementieren. In einem weiteren Beispiel ohne einen Haltezeitraum kann die Taktphasenschiebeschaltung 20A drei Oszillatorschaltungen enthalten. Der Phasenschiebetakt 20A kann anstatt als diskrete Komponenten als eine analoge integrierte Schaltung implementiert sein. Der Phasenschiebetakt 20A kann außerdem durch einen Mikroprozessor, eine FPGA, einen Mikrocontroller oder eine ähnliche Schaltung implementiert sein.
  • Die Ausgangs- und Steuerschaltung 5 kann das phasenverschobene Taktsignal PS_CLK an einem Ausgang bereitstellen und den Betrieb der einzelnen Oszillatorschaltungen 10A–10N durch die Schaltsignale S12A–S12N und S13A–S13N steuern. Die in 1 gezeigte interne Logik 22 kann Abschnitte der Ausgangs- und Steuerschaltung 5 enthalten.
  • Die Oszillatorschaltungen 10A–10N können basierend auf dem Master-Eingangstakt die Zeitsteuerungs- und Auslösefunktionen bereitstellen, um ein zweites phasenverschobenes Taktausgangssignal PS_CLK auszugeben. Die Oszillatorschaltungen enthalten die Ladestromeinheiten 12 und die Entladeeinheiten 13, die die kapazitiven Speicherelemente 11 abwechselnd laden. Durch das Steuern des Ladestroms und das Messen des Entladezeitraums der kapazitiven Speicherelemente können die Oszillatorschaltungen die Phasenverschiebung des Ausgangstaktsignals PS_CLK bestimmen. Für die Einfachheit richtet sich die folgende Beschreibung auf die Oszillatorschaltung 10A. Alle anderen Oszillatorschaltungen weisen die gleiche Struktur und Funktion auf.
  • Das kapazitive Speicherelement 11A (kurz der Kondensator 11A) kann den Vergleichseingang des Schwellenwertdetektors 17a mit Masse verbinden. Folglich kann der Schwellenwertdetektor 17a die Spannung V11A des Kondensators 11A messen. Die Ladestromeinheit 12A verbindet eine Versorgungsspannung V+ mit der positiven Platte des Kondensators 11A. Die Entladestromeinheit 13A verbindet die positive Platte des Kondensators 11A mit Masse. Die Begriffe sowohl Ladestromeinheit und Ladeschaltung als auch Entladestromeinheit und Entladeschaltung können synonym verwendet werden. Das Beispiel nach 3 stellt die Versorgungsspannung als positiv im Vergleich zur Masse dar, wobei jedoch in anderen Beispielen die Versorgungsspannung konfiguriert sein kann, um im Vergleich zur Masse negativ zu sein.
  • Das kapazitive Speicherelement 11A kann so implementiert sein, dass es eine lineare Kapazität aufweist. Eine lineare Kapazität bedeutet, dass die Spannung über jedem kapazitiven Speicherelement etwa linear zunimmt, wenn die in dem kapazitiven Speicherelement gespeicherte Ladung linear zunimmt. Die kapazitiven Ladungsspeicherelemente können als herkömmliche Kondensatoren, wie z. B. Plattenkondensatoren, als die Kopplungskapazität zwischen Leitungen oder als ein MOS-Kondensator implementiert sein.
  • Der Schwellenwertdetektor 17A kann bestimmen, wann der Kondensator 11A eine Schwellenspannung erreicht. Der Schwellenwertdetektor 17A kann die Kondensatorspannung V11A mit einer Referenzspannung V18 vergleichen. In dem Beispiel der Taktphasenschiebeschaltung 20A kann der Schwellenwertdetektor 17A detektieren, wann die Kondensatorspannung V11A eine vorgegebene Entladungsspannung erreicht. Weil alle Schwellenwertdetektoren 17A–17N die Referenzspannung 18 als den Detektionsschwellenwert verwenden können, können alle Oszillatorschaltungen 10A–10N bis zu derselben Entladungsspannung entladen.
  • Die Schwellenwertdetektoren 17A–17N können als Komparatoren implementiert sein, wie in 3 veranschaulicht ist. Dies ist jedoch nur ein Beispiel. Jeder der Schwellenwertdetektoren 17A–17N kann außerdem als ein Schmitt-Trigger, als ein Inverter oder als eine Inverterkette mit wenigstens zwei in Reihe geschalteten Invertern implementiert sein. In einem Schmitt-Trigger oder einem Inverter kann die Referenzspannung z. B. intern erzeugt werden, wobei sich das Ausgangssignal eines Schmitt-Triggers oder eines Inverters jedes Mal ändert, wenn ein Eingangssignal den intern erzeugten Schwellenwert erreicht.
  • In dem Beispiel nach 3 kann der Schwellenwertdetektor 17A, wenn er als ein Komparator implementiert ist, eine Komparatorverzögerung aufweisen. Eine Komparatorverzögerung kann die Verzögerung zwischen dem Zeitpunkt, zu dem die Eingangskondensatorspannung V11A der vorgegebenen Schwellenspannung V18 entspricht, und dem Zeitpunkt, zu dem der Schwellenwertdetektor 17A oder kurz der Komparator 17A ein Auslösesignal ausgibt, sein. Mit anderen Worten, die Kondensatorspannung V11A kann eine vorgegebene Entladungsspannung erreichen, was das Ende eines Entladezeitraums angibt, wobei es eine zusätzliche Komparatorverzögerung geben kann, bevor der Komparator 17A ein Auslösesignal ausgibt, das das Ende des Entladezeitraums angibt.
  • Die Entladeschaltung 13A kann konfiguriert sein, den Kondensator 11A zu entladen, wie es durch das Schaltsignal S13A gesteuert ist. Die Steuer- und Ausgangsschaltung 5 kann das Schaltsignal S13A mit dem Master-Eingangstaktsignal oder dem phasenverschobenen Ausgangstakt (PS_CLK) synchronisieren. In dem Beispiel nach 3 kann die Entladeschaltung 13A konfiguriert sein, den Kondensator 11A mit einem festen Strom I13A zu entladen. Das Entladen des Kondensators 11A mit einem festen Strom bedeutet, dass für jeden Spannungspegel V11A der Kondensator 11A während eines spezifizierten Entladezeitraums entladen wird, wenn er bis zu einer endgültigen Entladungsspannung entladen wird. Angenommen, dass die Entladungsspannung z. B. null ist, dann ist, wenn die Ladeschaltung 12A den Kondensator 11A bis zu einer Maximalspannung, max(V11A), lädt, der Entladezeitraum zweimal so lang wie wenn die Ladeschaltung 12A den Kondensator 11A auf die Hälfte der Maximalspannung, 1/2·max(V11A), lädt. Mit anderen Worten, das Entladen des Kondensators 11A mit einem festen Entladestrom I13A von max(V11A) bis zu einer endgültigen Entladungsspannung kann einen Entladezeitraum tmax definieren. Das Entladen des Kondensators 11A von 1/2·max(V11A) bis zu derselben endgültigen Entladungsspannung kann einen Entladezeitraum von 1/2·tmax definieren. Das Steuern des Spannungspegels V11A steuert deshalb den Entladezeitraum. In anderen Beispielen mit einer von null verschiedenen Entladungsspannung ist der Entladezeitraum proportional zu der Ladespannung minus die Entladungsspannung.
  • Die Ladeschaltung 12A kann konfiguriert sein, den Kondensator 11A zu laden, was durch das Schaltsignal S12A gesteuert ist. Die Steuer- und Ausgangsschaltung 5 kann das Schaltsignal S12A mit dem Master-Eingangstaktsignal oder dem phasenverschobenen Ausgangstakt (PS_CLK) synchronisieren. Die Steuer- und Ausgangsschaltung 5 kann einen festen Ladezeitraum wählen, um die Ladeschaltung 12A zu aktivieren und zu deaktivieren. Die Steuer- und Ausgangsschaltung 5 kann z. B. die Ladeschaltung 12A veranlassen, den Kondensator 11A während der Hälfte des Master-Eingangstaktzyklus zu laden. In dem Beispiel nach 3 kann die Ladeschaltung 12A den Ladestrom I12A präzise zwischen einem minimalen und einem maximalen Ladestrom steuern. Andere Begriffe für den Ladestrom können einen Stromstärkepegel enthalten. Durch das präzise Steuern des Ladestroms oder des Stromstärkepegels während eines festen Ladezeitraums kann die Taktphasenschiebeschaltung 20A die endgültige Ladespannung V11A des Kondensators 11A steuern. Deshalb steuert das Steuern des Ladestroms I12A kombiniert mit einem festen Entladestrom I13A von der Entladestromschaltung 13A den Entladezeitraum. Mit anderen Worten, das Festlegen eines präzisen Ladestroms I12A bedeutet, dass die Taktphasenschiebeschaltung 20A einen präzisen Entladezeitraum bestimmen kann.
  • Der maximale und der minimale Ladestrom können von der Konfiguration der Gesamtschaltung abhängen. Ein minimaler Ladestrom von der Hälfte des Entladestroms kann z. B. sicherstellen, dass der Entladezeitraum länger als die Komparatorverzögerung ist. Dies kann zu einem minimalen Entladezeitraum von einem Viertel des Taktzyklus führen. Dies kann sicherstellen, dass der Entladezeitraum länger als die Komparatorverzögerung ist und das die Zeitpunkte zum Ein- und Ausschalten der Ladeströme symmetrisch sind, wenn sie entweder mit dem Master-Eingangstakt oder dem phasenverschobenen Taktsignal (PS_CLK) synchronisiert sind. In einigen Beispielen kann ein Entladezeitraum, der das 2-3-fache der Komparatorverzögerung ist, ausreichend sein, insbesondere falls das System den Haltezeitraum 204 enthält.
  • Sowohl alle Kondensatoren 11A–11N als auch die Ladeschaltungskomponenten können konfiguriert sein, jeder Oszillatorschaltung 10A–10N eine etwa gleiche Lade- und Entladeleistung zu geben. Für eine gegebene Ladespannung Vcharge kann z. B. jede Oszillatorschaltung etwa den gleichen Entladezeitraum definieren. Eine Herstellungsvariation, die infolge der Komponentenunterschiede von Charge zu Charge oder der Rohmaterial- oder Prozessvariation auftreten kann, kann zu irgendeiner Variation zwischen den Oszillatorschaltungen führen. Ähnlich können die Komparatorverzögerungen zwischen den Komparatoren 17A–17N etwa gleich sein. Eine Herstellungsvariation kann einige Unterschiede zwischen den Komparatoren verursachen.
  • Die beispielhafte Schaltung nach 3 kann die Vorteile einer analogen Schaltung mit geringer Komplexität zum Erzeugen des Phasenschiebetakts und einer schnellen Startzeit von nur einigen Taktzyklen bieten. Die in den 4–6 gezeigten Zeitdiagramme erklären den Betrieb der beispielhaften Schaltung nach 3 ausführlicher.
  • 4 ist ein Zeitdiagramm, das den Betrieb einer Oszillatorschaltung, wie sie in 3 dargestellt ist, veranschaulicht. 4 veranschaulicht, wie der Betrieb der Oszillatorschaltung 10A eine Phasenverschiebung bezüglich des Master-Eingangstakts durch das Definieren des Ladestroms, der durch die Ladeschaltung 12A geliefert wird, definieren kann.
  • 4 stellt die Spannung des Kondensators 11A (V11A) über mehrere Perioden T des Master-Eingangstaktsignals 50A dar. Der Kondensator 11A wird während eines Ladezeitraums 202, der bei 206 beginnt und nach einem festen Zeitraum bei 208 endet, mit einem Ladestrom I12A geladen. Der Kondensator 11A kann einen Haltezeitraum 204 und einen Entladezeitraum 214 enthalten. Wie oben für 3 beschrieben worden ist, kann die Oszillatorschaltung 10A den Komparator 17A enthalten, der eine Komparatorverzögerung 210 (210A–210D) aufweisen kann. Die Komparatorverzögerung 210 kann zu einer Spannungsdifferenz 212 zwischen der Schwellenspannung und der tatsächlichen Spannung V11A zu dem Zeitpunkt führen, zu dem der Komparator 17A das Auslösesignal ausgibt.
  • Der Ladezeitraum 202 ist ein fester Zeitraum, der mit dem Master-Eingangstaktsignal 50A synchronisiert ist. In dem Beispiel nach 4 kann der Ladezeitraum 202 auf 0,5T gesetzt sein, wobei der Start des Ladens 206 auf die erste Anstiegsflanke des positiven 1/2-Zyklus des Master-Eingangstaktsignals 50A gesetzt ist. Das Master-Eingangstaktsignal 50A ist in diesem Beispiel ein Takt mit einem Arbeitszyklus von fünfzig Prozent. In anderen Beispielen kann der Ladezeitraum 202 auf einen anderen Bruchteil der Periode T des Master-Eingangstaktsignals 50A gesetzt sein.
  • Der Ladestrom I12A startet am Beginn 206 des Ladezeitraums 202 und stoppt am Ende 208 des Ladezeitraums 202. Das Beispiel nach 4 stellt den Ladestrom I12A bei vier verschiedenen Stromstärkepegeln dar, wie durch die verschiedenen gestrichelten Linien in dem Legendenkasten gezeigt ist. Diese Stromstärkepegel können I12A bei vier verschiedenen Vielfachen von Iref (1,50Iref, 1,20Iref, 0,80Iref und 0,50Iref) enthalten. Die Ladeschaltung 12A kann den I12A wählen, so dass er irgendein Stromstärkepegel ist, der nicht auf die gezeigten Beispiele eingeschränkt ist. Weil die Ladeschaltung 12A den Ladestrom I12A während eines vorgegebenen Zeitraums einspeist, definiert der Stromstärkepegel des Ladestroms I12A die endgültige Spannung V11A am Ende des Ladezeitraums 208.
  • Durch das Implementieren eines Haltezeitraums 204 vor dem Entladen kann die Genauigkeit verbessert werden, weil der Komparatorzustand einen längeren Zeitraum aufweist, um einzuschwingen. In dem Beispiel nach den 2B und 3 kann der Komparator 17A seinen internen Zustand ändern, nachdem V11A den Schwellenwert 220 in der positiven Richtung überquert hat. Falls der interne Zustand des Komparators nicht vollständig eingeschwungen ist, könnte die Komparatorverzögerung nicht vollständig unabhängig von dem Zeitraum von dem Überqueren des Schwellenwerts von positiv zu negativ sein und könnte deshalb vom Ladestrompegel abhängen. Der Haltezeitraum 204, wie er durch 4 dargestellt ist, beträgt ein halb einer Taktperiode (0,5T), wobei der Haltezeitraum 204 jedoch in einigen Beispielen so gering wie null sein kann. In einem weiteren Beispiel ohne einen Haltezeitraum 204 kann eine Taktphasenschiebeschaltung drei Oszillatorschaltungen enthalten.
  • Der Entladezeitraum 214 beginnt an einer Flanke des Eingangstakts. In diesem Beispiel beginnt er bei der Anstiegsflanke 216 des Master-Eingangstaktsignals 50A. Da der Entladestrom I13A von der Einstellung I12A des Ladestroms unabhängig ist und konstant sein kann, kann der fallende Anstieg außerdem für irgendeinen Stromstärkepegel I12A des Ladestroms konstant sein. Mit anderen Worten, der Kondensator 11A entlädt sich von der endgültigen Ladespannung V11A in einem vorgegebenen Zeitraum 216 mit einem vorgegebenen konstanten Strom I13A, bis ein Spannungskomparator 17A das Überqueren eines Schwellenwerts 220 detektiert und dann das Entladen stoppt. Der Schwellenwert 220 ist zu der in 3 gezeigten Referenzspannung V18 analog. Deshalb kann jeder verschiedene Stromstärkepegel des Ladestroms einen vorgegebenen Entladezeitraum 214A–214D aufweisen. Der Entladezeitraum 214A kann z. B. eine halbe Periode T des Master-Eingangstakts betragen, während der Entladezeitraum 214D 3/4 der Periode T sein kann, was für die Klarheit außerdem in dem zweiten Zyklus gezeigt ist.
  • Ein Komparator, wie z. B. der Komparator 17A, kann eine Komparatorverzögerung aufweisen, wie oben für 3 beschrieben worden ist. Die Komparatorverzögerung 210 kann die Zeitverzögerung dazwischen enthalten, wann die V11A einen vorgegebenen Schwellenwert 220 erreicht und wann der Komparator 17A ein Auslösesignal ausgibt, das angibt, dass die V11A den vorgegebenen Schwellenwert erreicht hat. Die Komparatorverzögerung 210A–210D kann für den Komparator 17A eine Konstante sein, weil der Anstieg der Entladung (d. h., der Entladestrom I13A) konstant ist, wie in dem Beispiel nach 4 gezeigt ist. Die Spannungsdifferenz 212 zwischen der Schwellenspannung und der tatsächlichen Spannung V11A zu dem Zeitpunkt, zu dem der Komparator 17A das Auslösesignal ausgibt, kann deshalb außerdem eine Konstante für alle Ladeströme I12A sein.
  • Das Überschwingen der Entladung kann zu einer Spannungsdifferenz 212 zwischen dem Schwellenwert und der endgültigen Entladungsspannung V11A des Kondensators 11A führen. Das System 2 kann diese Spannungsdifferenz 212 für den nächsten Zyklus als einen Startpunkt für das Laden zum Zeitpunkt 230 bewahren. Diese Spannungsdifferenz 212 gegen den Komparatorschwellenwert 202 oder der Versatz der Schwellenspannung kann die Komparatorverzögerung 210 während des nächsten Zyklus kompensieren. Mit anderen Worten, der Kondensator bewahrt eine Entladungsspannung am Ende des Entladezeitraums als eine anfängliche Ladespannung für einen nächsten Ladezyklus. Deshalb kann die erzeugte Verzögerungszeit 214A–214D des Entladezeitraums zu der Größe des Ladestroms exakt proportional sein. Die Größe des Ladestroms kann außerdem als ein Stromstärkepegel des Ladestroms beschrieben werden. Wie in 4 gezeigt ist, können die Zeitpunkte, um die Ströme ein- und auszuschalten, symmetrisch sein, wobei der erzeugte Entladezeitraum 214A–214D im Vergleich zu der Komparatorverzögerung 210A–210D lang sein kann. Deshalb kann in einigen Beispielen der Ladestrom I12A einen Minimalwert aufweisen. In dem in 4 gezeigten Beispiel kann der minimale Stromstärkepegel des I12A die Hälfte des konstanten Entladestroms I13A (0,5Iref) sein. Dies kann zu dem entsprechenden minimalen Entladezeitraum 214A von einem Viertel des Taktzyklus führen. Der Entladezeitraum 210 kann außerdem als eine "Entladezeitverzögerung" bezeichnet werden. Wie in den 5–6 ausführlicher beschrieben ist, kann der minimale Entladezeitraum der minimalen Phasenverschiebung des zweiten Ausgangstakts bezüglich des Master-Eingangstaktsignals 50A entsprechen.
  • Das System 2 kann außerdem einen maximalen Stromstärkepegel des Ladestroms I12A definieren. In dem Beispiel nach 4 kann der maximale Stromstärkepegel 1,50Iref betragen. Der maximale Entladezeitraum 214D, der dem maximalen Ladestrom entspricht, kann 0,75T betragen. Deshalb kann die maximale Phasenverschiebung des zweiten Ausgangstakts bezüglich des Master-Eingangstaktsignals 50A 0,75T betragen. Wie in dem Beispiel nach 4 gezeigt ist, beträgt der Unterschied zwischen dem minimalen und dem maximalen Entladezeitraum (214A und 214D) und der minimalen und der maximalen Phasenverschiebung einen Halbzyklus oder 180 Grad.
  • 5 ist ein Zeitdiagramm, das ein Beispiel des Inkrementierens der Phasenverschiebung eines zweiten Ausgangstaktsignals unter Verwendung von vier Oszillatorschaltungen veranschaulicht. In einem weiteren Beispiel ohne einen Haltezeitraum kann die Taktphasenschiebeschaltung drei Oszillatorschaltungen enthalten. Die Spannung V11A ist zu der Spannung an dem Kondensator 11A in der Oszillatorschaltung 10A analog, wie in 3 gezeigt ist. Die Spannungen V11B–V11D können zu den Oszillatorschaltungen 10B–10D, die in 3 nicht gezeigt sind, analog sein.
  • 5 stellt das Master-Eingangstaktsignal 50A dar, das das gleiche Master-Eingangstaktsignal ist, das oben in den 1–4 beschrieben worden ist. 5 enthält die Zeitsteuerung der Spannungspegel V11A–V11D zu verschiedenen Zeitpunkten zusammen mit dem Master-Eingangstaktsignal 50A. 5 stellt diese verschiedenen Zeitpunkte zur Veranschaulichung zusammen mit demselben Master-Eingangstaktsignal dar. In Betrieb würden jedoch die Spannungen V11A–V11D während der Zeiträume für 302–308 vor oder nach der Zeitsteuerung der Spannungen V11A–V11D während der Zeiträume für 315–321 kommen.
  • Die obere Hälfte der 5 stellt alle vier Ladeströme dar, die auf das Maximum, z. B. 1,5Iref, gesetzt sind. Dies führt zu der Maximalspannung, dem maximalen Entladezeitraum 300 und der maximalen Phasenverschiebung 314. Als ein Beispiel zum Vergleich stellt die obere Hälfte der 5 außerdem ein Spannungsprofil 310 für einen Ladestrom, der kleiner als das Maximum ist, 1,2Iref, dar. Für die Klarheit zeigt 5 jedoch nur den zweiten Ausgangstakt PS_CLKmax für den maximalen Ladestrom.
  • Die untere Hälfte der 5 stellt dieselben vier Oszillatorschaltungen mit dem auf das Minimum gesetzten Ladestrom dar. In diesem Beispiel kann das Minimum 0,5Iref sein. Dies kann zu dem minimalen Spannungsprofil, dem minimalen Entladezeitraum 312 und der minimalen Phasenverschiebung 324 führen. Wie für 4 erörtert worden ist, beträgt in dem Beispiel nach 5 der Unterschied zwischen dem zweiten Ausgangstakt, der dem maximalen Strom entspricht, PS_CLKmax, und dem zweiten Ausgangstakt für den minimalen Strom PS_CLKmin 180 Grad oder die Hälfte eines Taktzyklus (0,5T) für das Master-Eingangstaktsignal 50A.
  • In Betrieb kann die obere Hälfte der 5 die Beziehung zwischen dem Master-Eingangstakt 50A und dem zweiten Ausgangstakt PS_CLKmax während eines Zeitraums mit konstanter Phasenverschiebung darstellen, wie in 2B beschrieben ist. Jeder Ladestrom, z. B. I12A–I12D, für jede Oszillatorschaltung kann auf 1,5Iref gesetzt sein, was zu einem zweiten Ausgangstaktsignal PS_CLKmax mit einer konstanten Phasenverschiebung von 0,75T führt.
  • Ähnlich veranschaulicht die untere Hälfte der 5 das Beispiel des Ladestroms, z. B. I12A–I12D, für jede Oszillatorschaltung, der auf 0,5Iref gesetzt ist, was zu einem zweiten Ausgangstaktsignal PS_CLKmin mit einer konstanten Phasenverschiebung von 0,5T (324) führt. Weil dieselben Oszillatorschaltungen irgendeine Einstellung des Ladestroms zwischen dem minimalen und dem maximalen Ladestrom liefern können, würden die in 315–321 dargestellten Spannungsprofile zu einem anderen Zeitpunkt als jene, die durch 302–308 gezeigt sind, sein. Als ein Beispiel kann der Zeitraum 168 mit konstanter Phasenverschiebung in 2B zu der durch die Spannungsprofile 315–321 gezeigten Ausgabe analog sein.
  • 6 ist ein Zeitdiagramm, das mehrere Zyklen des Master-Eingangstakts veranschaulicht und veranschaulicht, wie die Phasenverschiebung in Reaktion auf den Stromstärkepegel des Ladestroms von Zyklus zu Zyklus inkrementiert wird. 6 veranschaulicht außerdem, wie eine Taktphasenschiebeschaltung die Phasenverschiebung über die maximale Phasenverschiebung hinaus durch wenigstens das Ändern des Ladestroms bis zu dem minimalen Stromstärkepegel, das Überspringen eines Auslösesignals und das Ändern des Zustands des Ausgangstaktsignals bei einem nächsten Auslösesignal inkrementieren kann.
  • 6 veranschaulicht die Spannungsprofile (V11A–V11D) für vier Oszillatorschaltungen während eines Zeitraums, wenn die Taktphasenschiebeschaltung die Phasenverschiebung inkrementiert. Der durch 6 veranschaulichte Inkrementierungszeitraum kann zu den in 2B dargestellten Inkrementierungszeiträumen 162 und 165 analog sein. Jede Oszillatorschaltung kann den Stromstärkepegel des Ladestroms (410B–425B) inkrementieren, was eine inkrementierte Phasenverschiebung in dem phasenverschobenen Taktsignal PS_CLK bezüglich des Master-Eingangstaktsignals 50A verwirklichen kann.
  • Die Beschreibung der Inkrementphase wird hinsichtlich der in 3 dargestellten beispielhaften Taktphasenschiebeschaltung gegeben. Ein beispielhafter Phasenschiebe-Inkrementierungsablauf kann mit dem Spannungsprofil V11A (402) starten. Der Ladestrom (410B) kann während eines festen, vorgegebenen Ladezeitraums 1,2Iref betragen. Wie bei den vorhergehenden Beispielen ist der in 6 dargestellte beispielhafte vorgegebene Ladezeitraum mit einem halben Zyklus des Master-Eingangstakts 50A synchronisiert. V11A bleibt auf einer endgültigen Ladespannung während eines beispielhaften Haltezeitraums von einem halben Zyklus, bis der nächste Zyklus 410A des Master-Eingangstakts 50A eine Entladung mit einem konstanten Strom auslöst. Wenn der Komparator 17A detektiert, dass V11A gleich einer Entladungsschwellenspannung ist, kann der Komparator 17A ein Auslösesignal ausgeben, das sowohl das Entladen stoppt als auch den Zustand des zweiten Ausgangstakts PS_CLK (410) umschaltet. Das Spannungsprofil V11A stellt eine Komparatorverzögerung und eine Spannungsdifferenz zwischen der endgültigen Spannung von V11A und der Schwellenspannung dar. Dies ist oben in 4 ausführlicher erörtert. Die Spannungsprofile V11B–V11D stellen eine ähnliche Komparatorverzögerung und einen ähnlichen Spannungsunterschied dar.
  • Während des V11A-Haltezeitraums für den Ladestrom 410B kann die Taktphasenschiebeschaltung den Ladestrom 412B bis zu 1,3Iref inkrementieren und den Kondensator in der zugeordneten Oszillatorschaltung während eines festen Ladezeitraums von einem halben Zyklus laden. Die endgültige Spannung für V11B (404) kann größer als für V11A (402) sein, weil der Stromstärkepegel 412B des Ladestroms 1,3Iref beträgt. Dies kann zu einem inkrementieren Entladezeitraum und einer inkrementieren Phasenverschiebung für das PS_CLK von 0,65T führen, wenn das Komparator-Auslösesignal das Entladen für V11B stoppt und den Zustand des zweiten Ausgangstaktsignals PS_CLK (412) ändert. Mit anderen Worten, das Inkrementieren des Ladestroms V11A bei 1,2Iref auf V11B bei 1,3Iref kann den Unterschied der Phasenverschiebung zwischen dem Master-Eingangstakt 50A und dem zweiten Ausgangstaktsignal PS_CLK inkrementieren. In dem Beispiel nach 6 beträgt der Unterschied der Phasenverschiebung zwischen dem Master-Eingangstakt bei 410A und dem PS_CLK bei 410 0,6T, während der Unterschied der Phasenverschiebung zwischen dem Master-Eingangstakt bei 412A und dem PS_CLK bei 412 bis zu 0,65T inkrementiert ist. Die Taktphasenschiebeschaltung kann die Phasenverschiebung in einer ähnlichen Weise sowohl zwischen 414 und 414A als auch zwischen 416 und 416A durch das zunehmende Inkrementieren der Ladeströme 414B bzw. 416B weiterhin inkrementieren.
  • In dem Beispiel nach 6 beträgt der maximale Ladestrom 1,5Iref. Um eine Zunahme der Phasenverschiebung weiterhin zu inkrementieren, kann die Taktphasenschiebeschaltung ein Komparator-Auslösesignal überspringen und das Inkrementieren der Ladeströme von dem minimalen Ladestrom beginnen. Diese Technik kann einen Vorteil bereitstellen, dass die Taktphasenschiebeschaltung die Phasenverschiebung vergrößern und Vielfache von 360 Grad übersteigen kann, wobei das zweite Taktsignal trotzdem keine Diskontinuitäten oder kurzen Impulse enthalten kann. Daher "sehen" die durch den Ausgangstakt versorgten Schaltungen, wie z. B. die LLC-Steuereinheit 130 in 2A, während der Inkrementzeiträume, wenn die Phasenverschiebung kontinuierlich vergrößert wird, nur einen Takt, der bei einer tieferen Frequenz als das Master-Eingangstaktsignal 50A läuft. Die durch den Ausgangstakt versorgten Schaltungen sehen aber keine auf das übersprungene Auslösesignal 425 bezogenen Wirkungen.
  • Der Ladestrom 416B für die V11D (408) befindet sich in diesem Beispiel auf dem Maximum, 1,5Iref. Im nächsten Zyklus setzt die V11A den Ladestrom 425B abermals auf 1,5Iref, wobei sie aber das Auslösesignal von dem Komparator 425 überspringt, nachdem die V11A den Schwellenwert überquert hat. Mit anderen Worten, die Taktphasenschiebeschaltung ignoriert den Entladezeitraum von der V11A und das zugeordnete Auslösesignal. Stattdessen setzt die Taktphasenschiebeschaltung den Ladestrom 418B für die V11B (404) auf das Minimum 0,5Iref. Die Taktphasenschiebeschaltung ändert den Zustand des zweiten Ausgangstakts S_CLK beim nächsten Auslösesignal, das nach dem Entladezeitraum für die V11B (404) kommt. Das kann zu einer Phasenverschiebung von 418A zu 418 von 0,25 führen. Es wird angegeben, dass dies die gleiche wie die Phasenverschiebung von 0,75T (425D) von dem übersprungenen Zyklus 425A zu 418 ist. Deshalb weist der Ausgang des Phasenschiebetakts PS_CLK keinen kurzen Impuls oder keine Diskontinuität infolge des übersprungenen Auslösers 425 auf. Es wird angegeben, dass die Oszillatorschaltungen, deren Auslösesignale, die verursacht haben, dass das zweite Ausgangstaktsignal PS_CLK von tief zu hoch übergeht, invertiert werden können und verursachen, dass das PS_CLK nach einem übersprungenen Auslöser 425 von hoch zu tief übergeht. Der Ausgangstakt ändert jedes Mal, wenn ein Entladezeitraum endet, mit Ausnahme für übersprungene Perioden, den Zustand (schaltet den Zustand um).
  • Der Phasenschiebetakt kann weiterhin die Phasenverschiebung durch das Inkrementieren der Stromstärkepegel des Ladestroms inkrementieren, wie in 420B für V11C (406) und in 422B für V11D (408) gezeigt ist. Dies kann zu inkrementierten Phasenverschiebungen sowohl zwischen 420A und 420 als auch zwischen 422A und 422 von 0,3T bzw. 0,35T führen. Dies kann fortgesetzt werden, bis eine Oszillatorschaltung abermals den Maximalstrom von 1,5Iref erreicht. Die Taktphasenschiebeschaltung kann einen ähnlichen Ablauf ausführen, um ein Auslösesignal von einer Oszillatorschaltung zu überspringen und das Inkrementieren des Ladestroms von dem minimalen Ladestrom von 0,5Iref zu starten.
  • Das Beispiel nach 6 stellt die Verwendung von vier Oszillatorschaltungen dar. Unter Verwendung von vier Oszillatorschaltungen kann die Phasenverschiebung des zweiten Ausgangstakts PS_CLK bezüglich des Master-Eingangstakts 50A zunehmen. Um den zweiten Ausgangstakt bezüglich des Master-Eingangstakts sowohl zu vergrößern als auch zu verkleinern, können zusätzliche Oszillatorschaltungen erforderlich sein. Bei vier Oszillatorschaltungen kann das Überspringen eines Auslösers nicht umgekehrt werden, wobei deshalb die Phasenverschiebungsverzögerung nur als eine Zunahme bezüglich des Master-Eingangstakts inkrementiert werden kann. Um die Phasenverschiebung in der anderen Richtung zu verringern und eine Taktfrequenz zu erzeugen, die sich über der Eingangsfrequenz befindet, würden wenigstens zwei zusätzliche Oszillatorschaltungen benötigt werden, die ihr Ladeintervall mit demselben Ladezeitraum, aber mit verschiedenen Ladestrompegeln aufweisen, was zu einer Gesamtmenge von mehr als 4 Oszillatorschaltungen führt. Dies kann die Komplexität signifikant vergrößern. Eine weniger komplexe Lösung, die nur die Verzögerung vergrößert und eine Frequenz unter der oder gleich der Eingangsfrequenz erzeugt, kann gegenüber einer komplexeren Lösung Vorteile aufweisen.
  • 7 ist ein Ablaufplan, der eine Technik, um ein phasenverschobenes Taktsignal zu erzeugen, gemäß dieser Anmeldung veranschaulicht. Die Beschreibung der 7 geschieht im Kontext der schematischen graphischen Darstellung nach 3 und dem Zeitdiagramm nach 4, wenn es nicht anders angegeben ist.
  • Die Taktphasenschiebeschaltung 20A kann ein Master-Eingangstaktsignal 50A empfangen (500). Das Master-Eingangstaktsignal 50A kann als ein Takt mit einem Arbeitszyklus von 50 % bei einer vorgegebenen Frequenz des Master-Takts, wie z. B. 50 MHz, 100 MHz oder einer anderen Frequenz, konfiguriert sein.
  • Die Taktphasenschiebeschaltung 20A kann einen Kondensator-Ladestrom (502) I12A bestimmen, um einen vorgegebenen Entladezeitraum 210 und eine vorgegebene Phasenverschiebung zu verwirklichen. Die Taktphasenschiebeschaltung 20A kann den Kondensator-Ladestrom I12A so bestimmen, dass er sich auf irgendeinem Stromstärkepegel zwischen einem minimalen und einem maximalen Stromstärkepegel befindet.
  • Die Taktphasenschiebeschaltung 20A kann das Laden des Kondensators 11A mit einem Kondensator-Ladestrom I12A während eines vorgegebenen Ladezeitraums, der mit dem Master-Eingangstaktsignal 202 synchronisiert ist, starten (504). In dem Beispiel nach 4 beträgt der vorgegebene Ladezeitraum einen halben Taktzyklus. Am Ende des vorgegebenen Ladezeitraums 208 kann die Taktphasenschiebeschaltung 20A die Kondensatorspannung V11A während eines Haltezeitraums 204 halten.
  • Der nächste Übergang 216 des Master-Eingangstaktsignals 50A kann das Entladen des Kondensators mit einem festen Entladestrom I13A auslösen (506). Der Komparator 17A kann die Kondensatorspannung V11A überwachen und ein Auslösesignal ausgeben, um die Entladung anzuhalten, wenn V11A eine Schwellenspannung V18 erreicht. Der Komparator 17D kann eine Komparatorverzögerung 210 enthalten, die zu einem Schwellenspannungsversatz 212 führen kann.
  • Die Taktphasenschiebeschaltung 20A kann einen Entladezeitraum bestimmen, wobei der Entladezeitraum ein Zeitraum vom Start des Entladezeitraums 216 ist, bis die Spannung des Kondensators V11A eine Schwellenspannung V18 erreicht (508). Weil jeder Stromstärkepegel des Ladestroms zu einer anderen endgültigen Ladespannung V11A führen kann, kann der Entladezeitraum 214A–214D für jeden Stromstärkepegel des Ladestroms verschieden sein.
  • Wie in 5 gezeigt ist, kann die Taktphasenschiebeschaltung 20A ein zweites Taktsignal PS_CLK mit einer Frequenz ausgeben, die etwa gleich der Frequenz des Master-Takteingangssignals 50A ist, (510). Die Phasenverschiebung bezüglich des Master-Eingangstakts des zweiten Ausgangstaktsignals PS_CLK kann durch die Länge des Entladezeitraums bestimmt sein, der einem Ladestrom zugeordnet ist. Eine Taktphasenschiebeschaltung kann die Schritte in 7 für andere Oszillatorschaltungen innerhalb der Taktphasenschiebeschaltung wiederholen. In dieser Weise kann eine Taktphasenschiebeschaltung ein zweites Taktsignal mit einer vorgegebenen Phasenverschiebung bezüglich eines Master-Eingangstaktsignals erzeugen.
  • Beispiel 1. Ein System, das Folgendes umfasst: einen Master-Eingangstakt; eine Taktphasenschiebeschaltung, die konfiguriert ist: ein zweites Taktsignal auszugeben, wobei eine Frequenz des zweiten Taktsignals etwa die gleiche Frequenz wie eine Frequenz des Master-Eingangstakts ist, und eine Phasenverschiebung des zweiten Taktsignals bezüglich des Master-Eingangstakts zu inkrementieren; und eine Steuereinheit, die konfiguriert ist: das zweite Taktsignal zu empfangen, ein Treibersignal mit einer vorgegebenen Frequenz zu erzeugen, wobei die Phasenverschiebung des zweiten Taktsignals bezüglich des Master-Eingangstakts einen Bruchteil eines Frequenzverhältnisses zwischen der Frequenz des Master-Eingangstakts und der vorgegebenen Frequenz festlegt.
  • Beispiel 2. Das System nach Beispiel 1, wobei die vorgegebene Frequenz des Treibersignals einen ganzzahligen Anteil, der durch das Zählen der Taktzyklen des Master-Eingangstakts erzeugt wird, und den Bruchteil, der durch das Verschieben der Phase des zweiten Taktsignals erzeugt wird, umfasst.
  • Beispiel 3. Das System nach Beispiel 2, wobei der ganzzahlige Anteil ein Vielfaches des Master-Eingangstakts umfasst, das durch das Zählen von Taktzyklen des zweiten Taktsignals erzeugt wird.
  • Beispiel 4. Das System nach einem der Beispiele 1–3, wobei das zweite Taktsignal keine Diskontinuitäten oder kurzen Impulse enthält, wenn die Phasenverschiebung Vielfache von 360 Grad übersteigt.
  • Beispiel 5. Das System nach einem der Beispiele 1–4, wobei die Taktphasenschiebeschaltung die Phasenverschiebung basierend auf einem Phasensteuerwort inkrementiert.
  • Beispiel 6. Das System nach einem der Beispiele 1–5, wobei die Taktphasenschiebeschaltung ferner konfiguriert ist, die Phase während der Zeiträume, wenn es kein Zeitereignis gibt, zu inkrementieren und die Phase während der Zeiträume, wenn es ein Zeitereignis gibt, zu fixieren.
  • Beispiel 7. Das System nach einem der Beispiele 1–6, wobei das Treibersignal ein LLC-Halbbrücken-Treibersignal ist.
  • Beispiel 8. Das System nach einem der Beispiele 1–7, wobei das Inkrement der Phasenverschiebung des zweiten Taktsignals bezüglich des Master-Eingangstakts zunimmt.
  • Beispiel 9. Eine Taktschaltung, die Folgendes umfasst: einen Kondensator; einen Kondensator-Entladezeitraum, wobei der Kondensator-Entladezeitraum eine Dauer enthält, die den Zeitraum zwischen einem Start des Kondensator-Entladezeitraums und einem Ende des Kondensator-Entladezeitraums umfasst; eine Ladestromeinheit, die konfiguriert ist, einen Ladestrom mit mehreren Stromstärkepegeln zu erzeugen, wobei: der Ladestrom den Kondensator während eines vorgegebenen Ladezeitraums lädt und der vorgegebene Ladezeitraum mit einem Master-Eingangstakt synchronisiert ist, der eine Frequenz des Master-Eingangstakts definiert; eine Entladestromeinheit, die konfiguriert ist: den Kondensator mit einem festen, konstanten Entladestrom zu entladen und den Kondensator-Entladezeitraum mit einer vorgegebenen Verzögerung nach einem Ende des vorgegebenen Ladezeitraums zu starten; und einen Komparator, der konfiguriert ist, ein Auslösesignal in Reaktion auf das Detektieren einer Spannung über dem Kondensator, die einen vorgegebenen Schwellenwert überquert, was ein Ende des Kondensator-Entladezeitraums angibt, auszugeben; und wobei die Taktschaltung konfiguriert ist: ein zweites Taktsignal zu erzeugen, wobei das zweite Taktsignal eine Phasenverschiebung bezüglich des Master-Eingangstakts enthält und die Dauer des Kondensator-Entladezeitraums die Phasenverschiebung bestimmt.
  • Beispiel 10. Die Taktschaltung nach Beispiel 9, wobei das Auslösesignal von dem Komparator den Zustand des zweiten Taktsignals ändert.
  • Beispiel 11. Die Taktschaltung nach einem der Beispiele 9–10, wobei der Master-Takt mehrere Zyklen umfasst und wobei die Phasenverschiebung in Reaktion auf den Stromstärkepegel des Ladestroms von Zyklus des Zyklus inkrementiert wird.
  • Beispiel 12. Die Taktschaltung nach einem der Beispiele 9–11, wobei der Kondensator eine Entladungsspannung am Ende des Entladezeitraums als eine anfängliche Ladespannung für einen nächsten Ladezyklus bewahrt.
  • Beispiel 13. Die Taktschaltung nach einem der Beispiele 9–12, wobei: der Ladestrom einen maximalen Stromstärkepegel und einen minimalen Stromstärkepegel definiert, eine maximale Phasenverschiebung des zweiten Taktsignals dem maximalen Stromstärkepegel entspricht, eine minimale Phasenverschiebung des zweiten Taktsignals dem minimalen Stromstärkepegel entspricht und wobei die maximale Phasenverschiebung etwa 180 Grad von der minimalen Phasenverschiebung verschieden ist.
  • Beispiel 14. Die Taktschaltung nach Beispiel 13, wobei die Taktschaltung ferner konfiguriert ist, die Phasenverschiebung über die maximale Phasenverschiebung hinaus durch wenigstens Folgendes zu inkrementieren: Ändern des Ladestroms bis zu dem minimalen Stromstärkepegel; Überspringen eines Auslösesignals; und Ändern des Zustands des zweiten Taktsignals bei einem nächsten Auslösesignal.
  • Beispiel 15. Ein Verfahren, das Folgendes umfasst: Empfangen eines Master-Takteingangssignals durch eine Taktphasenschiebeschaltung, wobei das Master-Takteingangssignal eine Frequenz des Master-Takteingangssignals umfasst; Bestimmen eines Kondensator-Ladestroms durch eine Taktphasenschiebeschaltung; Laden eines Kondensators mit dem Kondensator-Ladestrom während eines vorgegebenen Ladezeitraums durch eine Taktphasenschiebeschaltung, wobei der vorgegebene Ladezeitraum mit dem Master-Takteingangssignal synchronisiert ist; Entladen des Kondensators mit einem festen Entladestrom durch die Taktphasenschiebeschaltung; Bestimmen eines Entladezeitraums durch die Taktphasenschiebeschaltung, wobei der Entladezeitraum ein Zeitraum ist, bis eine Spannung des Kondensators eine Schwellenspannung erreicht; Ausgeben eines zweiten Taktsignals durch die Taktphasenschiebeschaltung, wobei:
    eine Frequenz des zweiten Taktsignals etwa gleich der Frequenz des Master-Takteingangssignals ist, das zweite Taktsignal eine Phasenverschiebung bezüglich des Master-Eingangstakts enthält und der Entladezeitraum die Phasenverschiebung bestimmt.
  • Beispiel 16. Das Verfahren nach Beispiel 15, das ferner das Bewahren durch die Taktphasenschiebeschaltung eines Schwellenspannungsversatzes des Kondensators am Ende des Entladezeitraums als eine anfängliche Ladespannung für einen nächsten Ladezyklus umfasst.
  • Beispiel 17. Das Verfahren nach einem der Beispiele 15–16, das ferner das Ändern durch die Taktphasenschiebeschaltung des Zustands des zweiten Taktsignals an einem Ende des Entladezeitraums umfasst, wobei die Taktphasenschiebeschaltung einen Komparator umfasst, der konfiguriert ist, zu bestimmen, wann die Entladungsspannung des Kondensators eine Schwellenspannung erreicht.
  • Beispiel 18. Das Verfahren nach einem der Beispiele 15–17, wobei der Master-Eingangstakt mehrere Zyklen umfasst, wobei das Verfahren ferner das Inkrementieren der Phasenverschiebung des zweiten Takts von Zyklus zu Zyklus in Reaktion auf den bestimmten Ladestrom umfasst.
  • Beispiel 19. Das Verfahren nach Beispiel 18, wobei: der bestimmte Ladestrom einen maximalen Stromstärkepegel und einen minimalen Stromstärkepegel definiert, eine maximale Phasenverschiebung des zweiten Taktsignals dem maximalen Stromstärkepegel entspricht, eine minimale Phasenverschiebung des zweiten Taktsignals dem minimalen Stromstärkepegel entspricht und wobei die maximale Phasenverschiebung etwa 180 Grad von der minimalen Phasenverschiebung verschieden ist.
  • Beispiel 20. Das Verfahren nach Beispiel 19, das ferner das Inkrementieren der Phasenverschiebung über die maximale Phasenverschiebung hinaus durch wenigstens Folgendes umfasst: Ändern des Ladestroms bis zu dem minimalen Stromstärkepegel; Überspringen eines Auslösesignals; und Ändern des Zustands des zweiten Taktsignals bei einem nächsten Auslösesignal.
  • Es sind verschiedene Beispiele der Anmeldung beschrieben worden. Diese und andere Beispiele befinden sich innerhalb des Schutzumfangs der folgenden Ansprüche.

Claims (20)

  1. System, das Folgendes umfasst: einen Master-Eingangstakt; eine Taktphasenschiebeschaltung, die eingerichtet ist: ein zweites Taktsignal auszugeben, wobei eine Frequenz des zweiten Taktsignals näherungsweise die gleiche Frequenz wie eine Frequenz des Master-Eingangstakts ist, und eine Phasenverschiebung des zweiten Taktsignals bezüglich des Master-Eingangstakts zu inkrementieren; und eine Steuerschaltung, die eingerichtet ist: das zweite Taktsignal zu empfangen, ein Treibersignal mit einer vorgegebenen Frequenz zu erzeugen, wobei die Phasenverschiebung des zweiten Taktsignals bezüglich des Master-Eingangstakts einen Bruchteil eines Frequenzverhältnisses zwischen der Frequenz des Master-Eingangstakts und der vorgegebenen Frequenz festlegt.
  2. System nach Anspruch 1, wobei die vorgegebene Frequenz des Treibersignals einen ganzzahligen Anteil, der durch das Zählen von Taktzyklen erzeugt wird, und den Bruchteil, der durch das Verschieben der Phase des zweiten Taktsignals erzeugt wird, umfasst.
  3. System nach Anspruch 2, wobei der ganzzahlige Anteil ein Vielfaches des Master-Eingangstakts umfasst, wobei das Vielfache durch das Zählen von Taktzyklen des zweiten Taktsignals erzeugt wird.
  4. System nach einem der Ansprüche 1–3, wobei das zweite Taktsignal keine Diskontinuitäten oder kurzen Impulse enthält, wenn die Phasenverschiebung Vielfache von 360 Grad übersteigt.
  5. System nach einem der Ansprüche 1–4, wobei die Taktphasenschiebeschaltung eingerichtet ist, die Phasenverschiebung basierend auf einem Phasensteuerwort zu inkrementieren.
  6. System nach einem der Ansprüche 1–5, wobei die Taktphasenschiebeschaltung ferner eingerichtet ist, die Phase während Zeiträumen, in denen es kein Zeitereignis gibt, zu inkrementieren und die Phase während Zeiträumen, in denen es ein Zeitereignis gibt, zu fixieren.
  7. System nach einem der Ansprüche 1–6, wobei das Treibersignal ein LLC-Halbbrücken-Treibersignal ist.
  8. System nach einem der Ansprüche 1–7, wobei das Inkrement der Phasenverschiebung des zweiten Taktsignals bezüglich des Master-Eingangstakts zunimmt.
  9. Taktschaltung, die Folgendes umfasst: einen Kondensator mit einem Kondensator-Entladezeitraum, wobei der Kondensator-Entladezeitraum eine Dauer enthält, die den Zeitraum zwischen einem Start des Kondensator-Entladezeitraums und einem Ende des Kondensator-Entladezeitraums umfasst; eine Ladestromeinheit, die eingerichtet ist, einen Ladestrom mit mehreren Stromstärkepegeln zu erzeugen, wobei: der Ladestrom den Kondensator während eines vorgegebenen Ladezeitraums lädt und der vorgegebene Ladezeitraum mit einem Master-Eingangstakt synchronisiert ist, der eine Frequenz des Master-Eingangstakts definiert; eine Entladestromeinheit, die eingerichtet ist: den Kondensator mit einem festen, konstanten Entladestrom zu entladen und den Kondensator-Entladezeitraum mit einer vorgegebenen Verzögerung nach einem Ende des vorgegebenen Ladezeitraums zu starten; und einen Komparator, der eingerichtet ist, ein Auslösesignal in Reaktion auf das Detektieren einer Spannung über dem Kondensator, die einen vorgegebenen Schwellenwert überquert, was ein Ende des Kondensator-Entladezeitraums angibt, auszugeben; und wobei die Taktschaltung eingerichtet ist: ein zweites Taktsignal zu erzeugen, wobei das zweite Taktsignal eine Phasenverschiebung bezüglich des Master-Eingangstakts enthält und die Dauer des Kondensator-Entladezeitraums die Phasenverschiebung bestimmt.
  10. Taktschaltung nach Anspruch 9, wobei das Auslösesignal von dem Komparator den Zustand des zweiten Taktsignals ändert.
  11. Taktschaltung nach Anspruch 9 oder 10, wobei der Master-Takt mehrere Zyklen umfasst und wobei die Phasenverschiebung in Reaktion auf den Stromstärkepegel des Ladestroms von Zyklus zu Zyklus inkrementiert wird.
  12. Taktschaltung nach einem der Ansprüche 9–11, wobei der Kondensator eine Entladungsspannung am Ende des Entladezeitraums als eine anfängliche Ladespannung für einen nächsten Ladezyklus bewahrt.
  13. Taktschaltung nach einem der Ansprüche 9–12, wobei: der Ladestrom einen maximalen Stromstärkepegel und einen minimalen Stromstärkepegel definiert, eine maximale Phasenverschiebung des zweiten Taktsignals dem maximalen Stromstärkepegel entspricht, eine minimale Phasenverschiebung des zweiten Taktsignals dem minimalen Stromstärkepegel entspricht und wobei die maximale Phasenverschiebung näherungsweise 180 Grad von der minimalen Phasenverschiebung verschieden ist.
  14. Taktschaltung nach Anspruch 13, wobei die Taktschaltung ferner eingerichtet ist, die Phasenverschiebung über die maximale Phasenverschiebung hinaus durch wenigstens Folgendes zu inkrementieren: Ändern des Ladestroms bis zu dem minimalen Stromstärkepegel; Überspringen eines Auslösesignals; und Ändern des Zustands des zweiten Taktsignals bei einem nächsten Auslösesignal.
  15. Verfahren, das Folgendes umfasst: Empfangen eines Master-Takteingangssignals durch eine Taktphasenschiebeschaltung, wobei das Master-Takteingangssignal eine Frequenz des Master-Takteingangssignals aufweist; Bestimmen eines Kondensator-Ladestroms durch eine Taktphasenschiebeschaltung; Laden eines Kondensators mit dem Kondensator-Ladestrom während eines vorgegebenen Ladezeitraums durch die Taktphasenschiebeschaltung, wobei der vorgegebene Ladezeitraum mit dem Master-Takteingangssignal synchronisiert ist; Entladen des Kondensators mit einem festen Entladestrom durch die Taktphasenschiebeschaltung; Bestimmen eines Entladezeitraums durch die Taktphasenschiebeschaltung, wobei der Entladezeitraum ein Zeitraum ist, bis eine Spannung des Kondensators eine Schwellenspannung erreicht; Ausgeben eines zweiten Taktsignals durch die Taktphasenschiebeschaltung, wobei: eine Frequenz des zweiten Taktsignals etwa gleich der Frequenz des Master-Takteingangssignals ist, das zweite Taktsignal eine Phasenverschiebung bezüglich des Master-Eingangstakts aufweist und der Entladezeitraum die Phasenverschiebung bestimmt.
  16. Verfahren nach Anspruch 15, das ferner ein Bewahren eines Schwellenspannungsversatzes des Kondensators am Ende des Entladezeitraums als eine anfängliche Ladespannung für einen nächsten Ladezyklus durch die Taktphasenschiebeschaltung umfasst.
  17. Verfahren nach Anspruch 15 oder 16, das ferner ein Ändern des Zustands des zweiten Taktsignals an einem Ende des Entladezeitraums durch die Taktphasenschiebeschaltung umfasst, wobei die Taktphasenschiebeschaltung einen Komparator umfasst, der eingerichtet ist, zu bestimmen, wann die Entladungsspannung des Kondensators eine Schwellenspannung erreicht.
  18. Verfahren nach einem der Ansprüche 14–17, wobei der Master-Eingangstakt mehrere Zyklen umfasst, wobei das Verfahren ferner das Inkrementieren der Phasenverschiebung des zweiten Takts von Zyklus zu Zyklus in Reaktion auf den bestimmten Ladestrom umfasst.
  19. Verfahren nach Anspruch 18, wobei: der bestimmte Ladestrom einen maximalen Stromstärkepegel und einen minimalen Stromstärkepegel definiert, eine maximale Phasenverschiebung des zweiten Taktsignals dem maximalen Stromstärkepegel entspricht, eine minimale Phasenverschiebung des zweiten Taktsignals dem minimalen Stromstärkepegel entspricht und wobei die maximale Phasenverschiebung näherungsweise 180 Grad von der minimalen Phasenverschiebung verschieden ist.
  20. Verfahren nach Anspruch 19, das ferner ein Inkrementieren der Phasenverschiebung über die maximale Phasenverschiebung hinaus durch wenigstens Folgendes umfasst: Ändern des Ladestroms bis zu dem minimalen Stromstärkepegel; Überspringen eines Auslösesignals; und Ändern des Zustands des zweiten Taktsignals bei einem nächsten Auslösesignal.
DE102017110200.0A 2016-05-12 2017-05-11 Phasenschiebetakt für digitalen LLC-Umsetzer Active DE102017110200B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/153,494 US9780766B1 (en) 2016-05-12 2016-05-12 Phase shift clock for digital LLC converter
US15/153,494 2016-05-12

Publications (2)

Publication Number Publication Date
DE102017110200A1 true DE102017110200A1 (de) 2017-11-16
DE102017110200B4 DE102017110200B4 (de) 2022-04-28

Family

ID=59928590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017110200.0A Active DE102017110200B4 (de) 2016-05-12 2017-05-11 Phasenschiebetakt für digitalen LLC-Umsetzer

Country Status (4)

Country Link
US (2) US9780766B1 (de)
KR (1) KR101948421B1 (de)
CN (1) CN107370476B (de)
DE (1) DE102017110200B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10505697B2 (en) 2016-11-03 2019-12-10 At&T Intellectual Property I, L.P. Facilitating a mobile device specific physical downlink shared channel resource element mapping indicator
KR102554151B1 (ko) 2017-10-24 2023-07-12 삼성전자주식회사 배터리 충전 방법 및 장치
EP3591431B1 (de) 2018-07-02 2021-05-05 NXP USA, Inc. Kommunikationseinheit und verfahren zur taktverteilung und synchronisation
EP3591433B1 (de) * 2018-07-02 2023-06-14 NXP USA, Inc. Kommunikationseinheit, integrierte schaltungen und verfahren zur takt- und datensynchronisation
US10686432B2 (en) * 2018-08-24 2020-06-16 Synaptics Incorporated Waveform generation circuit for finely tunable sensing frequency

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462527B1 (en) * 2001-01-26 2002-10-08 True Circuits, Inc. Programmable current mirror
DE10320792B3 (de) 2003-04-30 2004-10-07 Infineon Technologies Ag Vorrichtung zur Synchronisation von Taktsignalen
DE10320794B3 (de) 2003-04-30 2004-11-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Korrektur des Tastverhältnisses eines Taktsignals
KR100624920B1 (ko) 2004-11-11 2006-09-15 주식회사 하이닉스반도체 반도체 장치의 오실레이터
US7279946B2 (en) 2005-08-30 2007-10-09 Infineon Technologies Ag Clock controller with integrated DLL and DCC
WO2007130571A2 (en) * 2006-05-04 2007-11-15 Vanhoose Tom M Method of and apparatus for hydrogen enhanced diesel engine performance
KR100887102B1 (ko) 2007-01-09 2009-03-04 삼성전기주식회사 듀얼모드 클럭 생성기
JP5321179B2 (ja) * 2008-04-11 2013-10-23 富士通株式会社 位相制御装置、位相制御プリント板、制御方法
US8081024B1 (en) * 2009-12-17 2011-12-20 Cadence Design Systems, Inc. CMOS phase interpolation system
KR101708483B1 (ko) 2010-09-27 2017-03-08 페어차일드코리아반도체 주식회사 듀티 밸런싱 오실레이터
US8508958B2 (en) * 2011-04-01 2013-08-13 Power Integrations, Inc. LLC controller with programmable fractional burst frequency
US8786375B2 (en) 2011-06-09 2014-07-22 Infineon Technologies Austria Ag Runtime compensated oscillator

Also Published As

Publication number Publication date
KR101948421B1 (ko) 2019-02-14
CN107370476A (zh) 2017-11-21
US9780766B1 (en) 2017-10-03
CN107370476B (zh) 2020-11-03
US20170366175A1 (en) 2017-12-21
US10374587B2 (en) 2019-08-06
KR20170128118A (ko) 2017-11-22
DE102017110200B4 (de) 2022-04-28

Similar Documents

Publication Publication Date Title
DE102017110200B4 (de) Phasenschiebetakt für digitalen LLC-Umsetzer
DE112007003743B4 (de) Verfahren und Systeme zum Steuern von Schaltern in Leistungsreglern/Leistungverstärkern
EP0373670B1 (de) Schaltungsanordnung für einen Wechselrichter oder einen Gleichspannungswandler
DE102015108822A1 (de) System und Verfahren zum Stromabtasten in einem Schaltnetzteil
DE10160671B4 (de) Verfahren zur Steuerung eines Gleichstromwandlers
DE102016111403A1 (de) System und Verfahren zum Starten eines Schaltnetzteils
DE102011077174A1 (de) Verfahren und Vorrichtung zur DC/DC-Wandlung mit digital gesteuerter adaptiver Pulsfrequenz-Modulation
DE19524408C2 (de) Spannungsumsetzer zum Erzeugen einer geregelten Ausgangsspannung aus einer Eingangsspannung
DE102013111844A1 (de) Hochauflösende Steuerung für einen Multimodus-Schaltnetzwandler und hochauflösender Flankengenerator
DE102017219315A1 (de) Doppelflanken-Pulsbreitenmodulation für Merphasen-Schaltleistungsumsetzer mit Stromabgleich
EP2479878A1 (de) Verfahren zur Regelung eines Tief-Hochsetzstellers
DE112019004487T5 (de) Adaptive flankenkompensation zur strommodussteuerung
DE112019000868T5 (de) Mehrphasiger parallelisierbarer abwärtsregler mit konstanter einschaltdauer mit durch welligkeitseinspeisung sichergestellter phasenverschachtelung
US10886900B2 (en) Multi-phase multi-frequency pulse width modulation
DE102013208894A1 (de) Digitaler Ereignisgenerator, Komparator, Schaltenergiewandler und Verfahren
DE202016105147U1 (de) Spektrumsspreizungstaktgeber
DE10355320B3 (de) Hochauflösender digitaler Pulsweitenmodulator und Verfahren zum Erzeugen eines hochaufgelösten pulsweitenmodulierten Signals
WO2014063855A2 (de) Steuereinrichtung und verfahren zum regeln eines mehrphasigen gleichspannungswandlers
DE102007001148A1 (de) Phasenregelschleife zum schnellen Einregeln und darauf bezogenes Verfahren
DE60101694T2 (de) Rückkopplungsschleife für Leistungsumwandler
EP0750389A2 (de) Umrichter
DE102011053593A1 (de) Digitaler Spannungswandler
DE102018109237B4 (de) Impulsbreitenmodulations-signalfrequenzerzeugung
DE102015102789A1 (de) Tal-zu-Tal-Schalten im quasi-resonanten Modus für Treiber
DE102011080110B4 (de) Verfahren zum Erzeugen eines Taktsignals

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative