DE102016116607A1 - Grabengatehalbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Grabengatehalbleitervorrichtung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102016116607A1
DE102016116607A1 DE102016116607.3A DE102016116607A DE102016116607A1 DE 102016116607 A1 DE102016116607 A1 DE 102016116607A1 DE 102016116607 A DE102016116607 A DE 102016116607A DE 102016116607 A1 DE102016116607 A1 DE 102016116607A1
Authority
DE
Germany
Prior art keywords
conductivity type
semiconductor layer
semiconductor
trench
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102016116607.3A
Other languages
English (en)
Inventor
Yuichiro HOMMI
Kenji Ono
Kimiya AKAHORI
Masayuki Okano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016093927A external-priority patent/JP2017055102A/ja
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Publication of DE102016116607A1 publication Critical patent/DE102016116607A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Abstract

Eine Grabengatehalbleitervorrichtung enthält eine Hochkonzentrationshalbleiterschicht einer ersten Leitfähigkeitsart, eine Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart, einen Halbleiter einer zweiten Leitfähigkeitsart und einen Graben. Der Halbleiter der zweiten Leitfähigkeitsart ist an einer einem bodenseitigen Abschnitt des Grabens entsprechenden Position bereitgestellt. Der Übergang zwischen dem Halbleiter der ersten Leitfähigkeitsart und dem Halbleiter der zweiten Leitfähigkeitsart ist an der Seite des bodenseitigen Abschnitts des Grabens bereitgestellt. Der Übergang erstreckt sich von der Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart aufwärts.

Description

  • STAND DER TECHNIK
  • Die vorliegende Erfindung betrifft eine Grabengatehalbleitervorrichtung und ein Verfahren zur Herstellung der Vorrichtung.
  • Die Druckschrift Nr. JP 2007-158275 A offenbart eine Halbleitervorrichtung mit einer Gateelektrode und einem p-Gebiet. Die Gateelektrode ist in einem Halbleitersubstrat an der inneren Wand eines Grabens mit einer dazwischen liegenden Gateoxidschicht eingerichtet. Das p-Gebiet ist unter der Gateelektrode angeordnet. Das p-Gebiet wird wie nachfolgend beschrieben ausgebildet. Zunächst wird ein Grabenabschnitt ausgebildet. Des Weiteren werden Ionenimplantationen bei verschiedenen Beschleunigungsspannungen durchgeführt. Ferner wird eine thermische Diffusion zur Ausbildung des p-Gebietes durchgeführt. Die Beschleunigungsspannung wird derart variiert, dass ein p-Dotierstoff bei verschiedenen Tiefen implantiert und derart eindiffundiert wird, dass in dem Boden des Grabens ein vertikal verlängertes p-Gebiet ausgebildet wird. Dies verbessert die Stehspannung (sog. Spannungsfestigkeit), ohne den Einschaltwiderstand zu vermindern.
  • Um die Stehspannung weiter zu verbessern, muss das p-Gebiet weiter vertikal verlängert werden. Falls bei der Ionenimplantation die Beschleunigungsspannung weiter erhöht wird, wird gemäß 17 die Dotierstoffimplantation ausgehend von dem Boden des Grabens 105 zu den Tiefen d1, d2 und d3 mit größerer Tiefe die Breite des p-Gebiets 108 vergrößern. Infolgedessen verengen die p-Gebiete 108 ein n-Gebiet 102, das zwischen zwei benachbarten Gateelektroden 107 (Gräben 105) angeordnet ist und einen unmittelbar dadurch fließenden Strom zulässt (die Breite W10 wird verkleinert). Dies erhöht den Einschaltwiderstand. In 17 bezeichnet das Bezugszeichen 100 ein Siliziumsubstrat, das Bezugszeichen 101 bezeichnet ein n+-Gebiet, das Bezugszeichen 103 bezeichnet ein p-Gebiet, das Bezugszeichen 104 bezeichnet ein n+-Gebiet und das Bezugszeichen 106 bezeichnet eine Gateoxidschicht.
  • ERFINDUNGSZUSAMMENFASSUNG
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Grabengatehalbleitervorrichtung und ein Verfahren zur Herstellung der Vorrichtung bereitzustellen, die die Stehspannung verbessern, ohne den Einschaltwiderstand zu vermindern.
  • In einer ersten Ausgestaltung der vorliegenden Erfindung ist eine Grabengatehalbleitervorrichtung bereitgestellt, die ein Halbleitersubstrat, eine Hochkonzentrationshalbleiterschicht einer ersten Leitfähigkeitsart, eine Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart, eine Halbleiterschicht einer zweiten Leitfähigkeitsart, ein Halbleitergebiet der ersten Leitfähigkeitsart, einen Graben, eine Gateisolationsschicht, eine Gateelektrode, einen Halbleiter der zweiten Leitfähigkeitsart und einen Übergang umfasst. Die Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart ist in dem Halbleitersubstrat bereitgestellt und enthält einen Halbleiter der ersten Leitfähigkeitsart. Die Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart ist auf der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart in einer Dickenrichtung des Halbleitersubstrats zur Kontaktierung der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart bereitgestellt, und enthält den Halbleiter der ersten Leitfähigkeitsart. Die Halbleiterschicht der zweiten Leitfähigkeitsart ist auf der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart zur Kontaktierung der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart bereitgestellt. Das Halbleitergebiet der ersten Leitfähigkeitsart ist in einem Oberflächenabschnitt der Halbleiterschicht der zweiten Leitfähigkeitsart bereitgestellt. Der Graben erstreckt sich durch das Halbleitergebiet der ersten Leitfähigkeitsart und die Halbleiterschicht der zweiten Leitfähigkeitsart unterhalb des Halbleitergebiets der ersten Leitfähigkeitsart. Der Graben weist eine Tiefe auf, die größer oder gleich einer Tiefe ist, an der eine Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart vorliegt. Die Gateisolationsschicht ist in dem Graben bereitgestellt. Die Gateelektrode ist in dem Graben über der Gateisolationsschicht bereitgestellt. Der Halbleiter der zweiten Leitfähigkeitsart ist an einer einem bodenseitigen Abschnitt des Grabens entsprechenden Position bereitgestellt. Der Übergang ist zwischen dem Halbleiter der ersten Leitfähigkeitsart und dem Halbleiter der zweiten Leitfähigkeitsart angeordnet. Der Übergang ist an einer Seite des bodenseitigen Abschnitts des Grabens bereitgestellt. Der Übergang erstreckt sich von der Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart aufwärts.
  • In einer zweiten Ausgestaltung der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Grabengatehalbleitervorrichtung bereitgestellt. Das Verfahren umfasst: Ausbilden einer Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart auf einem Halbleitersubstrat; Ausbilden einer Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart auf der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart in einer Dickenrichtung des Halbleitersubstrats, sodass die Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart die Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart kontaktiert; Ausbilden einer Halbleiterschicht der zweiten Leitfähigkeitsart auf der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart, sodass sie die Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart kontaktiert; Ausbilden eines Halbleitergebiets der ersten Leitfähigkeitsart in einem Oberflächenabschnitt der Halbleiterschicht der zweiten Leitfähigkeitsart; Ausbilden eines Grabens, der sich durch das Halbleitergebiet der ersten Leitfähigkeitsart und die Halbleiterschicht der zweiten Leitfähigkeitsart unter dem Halbleitergebiet der ersten Leitfähigkeitsart erstreckt, wobei der Graben eine Tiefe aufweist, die größer oder gleich einer Tiefe ist, bei der eine Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart vorliegt; Einbetten einer mit einem Dotierstoff der zweiten Leitfähigkeitsart dotierten Oxidschicht in den Graben nach dem Ausbilden des Grabens; Ausbilden eines Übergangs zwischen dem Halbleiter der ersten Leitfähigkeitsart und dem Halbleiter der zweiten Leitfähigkeitsart während des Einbettens durch Diffundieren des Dotierstoffes der zweiten Leitfähigkeitsart ausgehend von der mit dem Dotierstoff der zweiten Leitfähigkeitsart dotierten Oxidschicht zu der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart durch eine Wärmebehandlung, sodass sich der Übergang von einer Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart erstreckt; und Ausbilden einer Gateisolationsschicht und einer Gateelektrode in dem Graben.
  • Weitere Ausgestaltungen und Vorteile der vorliegenden Erfindung werden durch die nachstehende Beschreibung unter Bezugnahme auf die beigefügte Zeichnung ersichtlich, die exemplarisch die Prinzipien der Erfindung verdeutlicht.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die Erfindung zusammen mit ihren Wirkungen und Vorteilen kann am besten unter Bezugnahme auf die nachstehende Beschreibung der bevorzugten Ausführungsbeispiele zusammen mit der beigefügten Zeichnung verstanden werden:
  • 1 zeigt eine vertikale Schnittansicht, die schematisch einen Grabengate-MOSFET gemäß dem ersten Ausführungsbeispiel darstellt;
  • 2 zeigt eine erklärende vertikale Schnittansicht, die schematisch einen Schritt zur Herstellung des Grabengate-MOSFETs zeigt;
  • 3 zeigt eine erklärende vertikale Schnittansicht, die schematisch einen Schritt zur Herstellung des Grabengate-MOSFETs zeigt;
  • 4 zeigt eine erklärende vertikale Schnittansicht, die schematisch einen Schritt zur Herstellung des Grabengate-MOSFETs zeigt;
  • 5 zeigt eine erklärende vertikale Schnittansicht, die schematisch einen Schritt zur Herstellung des Grabengate-MOSFETs zeigt;
  • 6 zeigt eine vertikale Schnittansicht, die schematisch einen Grabengate-MOSFET entsprechend einer Abwandlung zeigt;
  • 7 zeigt eine erklärende vertikale Schnittansicht, die schematisch einen Schritt zur Herstellung des Grabengate-MOSFETs zeigt;
  • 8 zeigt eine vertikale Schnittansicht, die schematisch einen Grabengate-MOSFET gemäß einem zweiten Ausführungsbeispiel zeigt;
  • 9 zeigt eine erklärende vertikale Schnittansicht, die schematisch einen Schritt zur Herstellung des Grabengate-MOSFETs zeigt;
  • 10A zeigt ein Diagramm, dass die Querschnittsstruktur gemäß 1 zeigt;
  • 10B zeigt eine Darstellung der Verteilung der in der Tiefenrichtung des Substrats gemittelten Dotierstoffmenge;
  • 10C zeigt eine Darstellung der Verteilung der elektrischen Feldstärke in der Tiefenrichtung des Substrats, falls der Spannung standgehalten wird;
  • 11A zeigt ein Diagramm, das die Querschnittsstruktur gemäß 8 zeigt;
  • 11B zeigt eine Darstellung der Verteilung der in der Tiefenrichtung des Substrats gemittelte Dotierstoffmenge;
  • 11C zeigt eine Darstellung der Verteilung der elektrischen Feldstärke in der Tiefenrichtung des Substrats bei einer Stehspannung;
  • 12 zeigt ein Diagramm, das die Stehspannung in dem Fall zeigt, dass die n-Dotierstoffkonzentration ungleichmäßig ist;
  • 13 zeigt eine vertikale Schnittansicht, die schematisch einen Grabengate-MOSFET gemäß einer Abwandlung zeigt;
  • 14 zeigt eine vertikale Schnittansicht, die schematisch einen Grabengate-MOSFET gemäß einer anderen Abwandlung zeigt;
  • 15 zeigt eine vertikale Schnittansicht, die schematisch einen Grabengate-MOSFET gemäß einer weiteren Abwandlung zeigt;
  • 16 zeigt eine vertikale Schnittansicht, die schematisch einen Grabengate-MOSFET gemäß noch einer weiteren Abwandlung zeigt;
  • 17 zeigt eine erklärende vertikale Schnittansicht, die schematisch Probleme bei einer konventionellen Halbleitervorrichtung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Erstes Ausführungsbeispiel
  • Ein Grabengate-MOSFET gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist nachstehend unter Bezugnahme auf die Zeichnung beschrieben.
  • 1 zeigt eine vertikale Schnittansicht, die schematisch eine Grabengatehalbleitervorrichtung zeigt, die ein Grabengate-MOSFET (integrierte Schaltung) 10 ist. Der Grabengate-MOSFET 10 ist ein vertikaler MOSFET, bei dem eine Vielzahl von Gräben 17 in einem Siliziumsubstrat 11 bereitgestellt ist.
  • Gemäß 1 enthält das Siliziumsubstrat 11 ausgehend vom Boden eingerichtet in der Reihenfolge eine n+-Siliziumschicht 12, eine n-Siliziumschicht 13 und eine p-Siliziumschicht (Kanalausbildungsgebiet) 14. Eine Vielzahl von n+-Sourcegebieten 15 ist in dem Oberflächenabschnitt der p-Siliziumschicht 14 ausgebildet. Das Siliziumsubstrat 11 weist nebeneinander eingerichtete Gräben 17 auf. Seitenwände der Gräben 17 sind zu der oberen Oberfläche des Siliziumsubstrats 11 senkrecht.
  • Jeder Graben 17 erstreckt sich derart durch das n+-Sourcegebiet 15 und die p-Siliziumschicht 14, sodass er die n-Siliziumschicht 13 erreicht. Eine Polysiliziumgateelektrode 19 ist auf (in) der inneren Oberfläche jedes Grabens 17 über einer Gateoxidschicht 18 eingerichtet (eingebettet). Eine Drainelektrode 21 ist auf der unteren Oberfläche (der hinteren Seite) des Siliziumsubstrats 11 bereitgestellt. Die obere Oberfläche einer jeden Polysiliziumgateelektrode 19 ist mit einer (nicht gezeigten) Isolationsschicht beschichtet. Eine Aluminiumsourceelektrode 20 ist auf der oberen Oberfläche des Siliziumsubstrats 11 eingerichtet. Die Aluminiumsourceelektrode 20 ist zu den n+-Sourcegebieten 15 und in dem Oberflächenabschnitt der p-Siliziumschicht 14 bereitgestellten p+-Kontaktgebieten 16 elektrisch verbunden.
  • Gemäß vorstehender Beschreibung ist hinsichtlich der Dickenrichtung des Siliziumsubstrats 11, das ein Halbleitersubstrat ist, die n-Siliziumschicht 13, die eine Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart ist, auf der n+-Siliziumschicht 12 bereitgestellt, die eine Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart zum Kontaktieren der n+-Siliziumschicht 12 ist. Die Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und die Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart enthalten n-Silizium, das ein Halbleiter der ersten Leitfähigkeitsart ist. Die p-Siliziumschicht 14, die eine Halbleiterschicht der zweiten Leitfähigkeitsart ist, ist auf der n-Siliziumschicht 13 derart bereitgestellt, dass sie mit der n-Siliziumschicht 13 in Kontakt steht. Ferner sind die n+-Sourcegebiete 15, die Halbleitergebiete der ersten Leitfähigkeitsart sind, in dem Oberflächenabschnitt der p-Siliziumschicht 14 ausgebildet. Die p-Siliziumschicht 14 ist unter den n+-Sourcegebieten 15 angeordnet. Die Gräben 17 erstrecken sich durch die n+-Sourcegebiete 15 und die p-Siliziumschicht 14. Eine Polysiliziumgateelektrode 19 ist in jedem Graben 17 über einer Gateoxidschicht 18, die eine Gateisolationsschicht ist, eingerichtet.
  • Die Gräben 17 weisen eine Tiefe auf, die größer oder gleich der Tiefe ist, bei der die Grenzfläche zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 vorliegt. Das bedeutet, die Gräben 17 erstrecken sich zu der Grenzfläche zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 oder zu einer Position, die tiefer als die Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 ist.
  • Eine mit einem p-Dotierstoff dotierte Siliziumoxidschicht 22, die eine mit einem Dotierstoff der zweiten Leitfähigkeitsart dotierte Oxidschicht ist, ist in einem bodenseitigen Abschnitt eines jeden Grabens 17 eingebettet. Ein p-Siliziumgebiet 23, das ein Halbleitergebiet der zweiten Leitfähigkeitsart ist, ist auf der Seite jeder mit dem p-Dotierstoff dotierten Siliziumoxidschicht 22 bereitgestellt. Die mit dem p-Dotierstoff dotierten Siliziumoxidschichten 22 und die p-Siliziumgebiete 23 enthalten Silizium des p-Typs, das ein Halbleiter der zweiten Leitfähigkeitsart ist. Jedes p-Siliziumgebiet 23 ist durch Diffundieren des Dotierstoffes aus der mit dem entsprechenden p-Dotierstoff dotierten Siliziumoxidschicht 22 ausgebildet. Gemäß 17 sind die p-Siliziumgebiete 23 vertikal länger als die Gebiete 108 des p-Typs. Die p-Siliziumgebiete 23 erstrecken sich von der Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 aufwärts. Der Übergang zwischen jedem p-Siliziumgebiet 23 und der n-Siliziumschicht 13 ist ein p-n-Übergang 24, der an der Seite des bodenseitigen Abschnitts jedes Grabens 17 angeordnet ist und erstreckt sich von der Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 aufwärts. Die Gateoxidschichten 18 sind auf den mit dem p-Dotierstoff dotierten Siliziumoxidschichten 22 bereitgestellt.
  • Gemäß vorstehender Beschreibung ist ein p-n-Übergang 24, der ein Übergang zwischen einem Halbleiter der ersten Leitfähigkeitsart und einem Halbleiter der zweiten Leitfähigkeitsart ist, an der Seite des bodenseitigen Abschnitts eines jeden Grabens 17 angeordnet, und erstreckt sich von der Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 aufwärts. Im Einzelnen ist der p-n-Übergang 24 durch die n-Siliziumschicht 13 und das p-Siliziumgebiet 23 ausgebildet, das von der in dem bodenseitigen Abschnitt des Grabens 17 eingebetteten mit dem p-Dotierstoff dotierten Siliziumoxidschicht 22 eindiffundiert wurde.
  • Nachstehend ist ein Herstellungsverfahren beschrieben.
  • Gemäß 2 ist ein Siliziumsubstrat 11 vorbereitet, bei dem eine n-Siliziumschicht 13 auf einer n+-Siliziumschicht 12 ausgebildet ist. Eine p-Siliziumschicht 14 ist auf der n-Siliziumschicht 13 ausgebildet. Eine Vielzahl von n+-Sourcegebieten 15 und ein p+-Kontaktgebiet 16 werden in dem Oberflächenabschnitt der p-Siliziumschicht 14 ausgebildet. Des Weiteren werden Gräben 17 ausgebildet, deren Seitenwände senkrecht zu der oberen Oberfläche des Siliziumsubstrats 11 sind. Die Gräben 17 weisen eine Tiefe auf, die größer oder gleich der Tiefe ist, bei der die Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 vorliegt. Das bedeutet, die Gräben 17 werden derart ausgebildet, dass sie sich zu der Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 oder zu einer tieferen Position als die Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 erstrecken. Im Einzelnen werden die Gräben 17 mit einer um eine Menge größeren Tiefe als die Tiefe ausgebildet, bei der die Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 vorliegt, wobei die Menge größer als die maximale Herstellungstoleranz (Herstellungsabweichungen) Δd ist.
  • Die Gräben 17 sind derart ausgebildet, dass sie die vorstehend beschriebenen Bedingungen erfüllen. Falls die Grabentiefen während der Herstellung variieren, weist daher jeder Graben 17 ebenso eine Tiefe auf, die die Grenzschichten zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 erreicht. Im Einzelnen können beispielsweise die Grabentiefen in den Ausbildungsabschnitten für die integrierte Schaltungen in einem Wafer zwischen einem zentralen Abschnitt des Wafers und einem Randabschnitt variieren. Auch in solch einem Fall weist jeder Graben 17 eine Tiefe auf, die zumindest die Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 erreicht.
  • Nachfolgend wird gemäß 3 eine mit einem p-Dotierstoff dotierte Siliziumoxidschicht 22 in den Boden eines jeden Grabens 17 eingebettet. Im Einzelnen wird eine mit dem p-Dotierstoff dotierte Siliziumoxidschicht 22 auf der oberen Oberfläche des Siliziumsubstrats 11 abgeschieden, der die Gräben 17 enthält. Durch Rückätzen wird die mit dem p-Dotierstoff dotierte Siliziumoxidschicht 22 entfernt, während Abschnitte in den Gräben 17 belassen werden.
  • Ferner wird durch eine Wärmebehandlung der p-Dotierstoff von der mit dem p-Dotierstoff dotierten Siliziumoxidschicht 22 zu der n-Siliziumschicht 13 eindiffundiert, um dabei p-Siliziumgebiete 23 gemäß 4 auszubilden. Das bedeutet, der p-Dotierstoff wird von der mit dem p-Dotierstoff dotierten Siliziumoxidschicht 22 in die Umgebung eindiffundiert, um die p-Siliziumgebiete 23 auszubilden. Dementsprechend werden p-n-Übergänge 24 an der Grenzschicht zwischen den p-Siliziumgebieten 23 und der n-Siliziumschicht 13 derart ausgebildet, dass sie sich von der Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 aufwärts erstrecken.
  • Falls der p-Dotierstoff von der mit dem p-Dotierstoff dotierten Siliziumoxidschicht 22 eindiffundiert wird, um die p-Siliziumgebiete 23 auszubilden, wird der p-Dotierstoff in Areale unter der mit dem p-Dotierstoff dotierten Siliziumoxidschicht 22 eindiffundiert. Jedoch ist die Menge dieses Dotierstoffs nicht ausreichend, um die n+-Siliziumschicht 12 in ein p-Gebiet zu invertieren.
  • Des Weiteren wird eine Gateoxidschicht 18 gemäß 5 innerhalb jedes Grabens 17 ausgebildet. Ferner wird eine Polysiliziumgateelektrode 19 in jedem Graben 17 über der Gateoxidschicht 18 eingerichtet.
  • Nachfolgend wird gemäß 1 eine Drainelektrode 21 auf der hinteren Seite des Siliziumsubstrats 11 ausgebildet, und Aluminiumsourceelektroden 20 werden an vorbestimmten Positionen auf der Oberfläche des Siliziumsubstrats 11 eingerichtet. Infolgedessen ist ein Grabengate-MOSFET 10 hergestellt.
  • Nachstehend ist der Betrieb beschrieben.
  • Gemäß 1 wird eine Breite W1 der n-Siliziumschicht 13 (einem n-Gebiet), durch die ein Strom fließt, sichergestellt, ohne die Breite der p-Siliziumgebiete 23 zu verbreitern. Dies verbessert die Stehspannung, ohne den Einschaltwiderstand zu vermindern.
  • Das bedeutet, falls die p-Gebiete 108 zur Verbesserung der Stehspannung gemäß 17 vertikal ausgeweitet werden, bewirkt eine Ionenimplantation mit einer erhöhten Beschleunigungsspannung, dass die p-Gebiete 108 sich proportional zu der Tiefe ausbreiten. Dies reduziert die Breite W10 des n-Gebiets, das zwischen zwei benachbarten Gateelektroden 107 (Gräben 105) angeordnet ist und durch das tatsächlich ein Strom fließt. Dies erhöht den Einschaltwiderstand.
  • Bei dem vorliegenden Ausführungsbeispiel werden im Gegensatz dazu die Gräben 17 zuerst derart ausgehoben, dass sie die Tiefe der Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 erreichen. Des Weiteren werden die mit dem p-Dotierstoff dotierten Siliziumoxidschichten 22, die einen p-Dotierstoff enthaltende Oxidschichten sind, eingebettet und derart seitlich eindiffundiert, dass die p-Gebiete vertikal ausgeweitet werden, ohne sich auszubreiten (ausbreiten in Richtung des Bodens des Grabens 17). Das bedeutet, die p-n-Übergänge 24 können vertikal ausgeweitet werden, ohne die Breite W1 der n-Siliziumschicht 13 zu reduzieren, durch die tatsächlich ein Strom zwischen den benachbarten Gateelektroden 19 (den Gräben 17) fließt, und die Stehspannung wird verbessert, ohne den Einschaltwiderstand zu vermindern.
  • Das vorliegende Ausführungsbeispiel weist die folgenden Vorteile auf.
    • (1) Der Grabengate-MOSFET weist eine Struktur auf, bei der die Gräben 17 tiefer als die Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 ausgebildet werden, und der p-n-Übergang 24 ist an der Seite des bodenseitigen Abschnitts jedes Grabens 17 derart bereitgestellt, dass er sich von der Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 aufwärts erstreckt. Somit wird verhindert, dass die Breite der Strom durchflossenen n-Siliziumschicht 13 reduziert wird, sodass die Stehspannung verbessert wird, ohne den Einschaltwiderstand zu vermindern.
    • (2) Das Verfahren zur Herstellung des Grabengate-MOSFETs enthält einen ersten Schritt, einen zweiten Schritt und einen dritten Schritt. Bei dem ersten Schritt werden die Gräben 17 derart ausgebildet, dass sie eine Tiefe aufweisen, die größer oder gleich der Tiefe ist, bei der die Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 vorliegt. Bei dem auf den ersten Schritt nachfolgenden zweiten Schritt werden in den Gräben 17 die mit dem p-Dotierstoff dotierten Siliziumoxidschichten 22 eingebettet. In dem auf den zweiten Schritt nachfolgenden dritten Schritt wird der p-Dotierstoff von den mit dem p-Dotierstoff dotierten Siliziumoxidschichten 22 zu der n-Siliziumschicht 13 durch eine Wärmebehandlung eindiffundiert, um dabei die sich von der Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 aufwärts erstreckenden p-n-Übergänge 24 auszubilden. Dementsprechend wird der Grabengate-MOSFET des vorstehenden Punkts (1) hergestellt.
    • (3) In dem ersten Schritt des vorstehenden Punkts (2) werden die Gräben 17 ausgebildet, um sich zu einer Position tiefer als die Grenzschicht zwischen der n+-Siliziumschicht 12 und der n-Siliziumschicht 13 erstrecken. Somit wird die maximale Herstellungstoleranz der Tiefe der Gräben 17 (Herstellungsfehler des Wafers) derart ausgeglichen, dass der Grabengate-MOSFET des vorstehenden Punkts (1) hergestellt wird.
    • (4) Falls die Konzentration des Dotierstoffs in der n-Siliziumschicht 13 erhöht wird, kann ein Teil des Erhöhungseffekts der Stehspannung zu dem Reduktionseffekt des Einschaltwiderstands verschoben werden.
  • Gemäß einer Abwandlung des vorstehend dargestellten Ausführungsbeispiels können die mit dem p-Dotierstoff dotierten Siliziumoxidschichten 22 entfernt werden, nachdem die p-Siliziumgebiete 23 gemäß 4 ausgebildet sind.
  • Gemäß einer weiteren Abwandlung des vorstehend dargestellten Ausführungsbeispiels kann die Struktur gemäß 6 anstelle der Struktur gemäß 1 angewendet werden. Das bedeutet, ein p-n-Übergang 31 kann durch ein in dem bodenseitigen Abschnitt jedes Grabens 17 eingebettetes p-Silizium 30 und der n-Siliziumschicht 13 ausgebildet werden. Zur Herstellung einer solchen Struktur wird nach dem Ausbilden der Gräben 17 gemäß 7 das p-Silizium 30 eingebettet.
  • In dieser Weise wird der p-n-Übergang 31, der ein Übergang zwischen dem Halbleiter der ersten Leitfähigkeitsart und dem Halbleiter der zweiten Leitfähigkeitsart ist, durch das p-Silizium 30, das ein in dem bodenseitigen Abschnitt des Grabens 17 eingebetteter mit einem Dotierstoff der zweiten Leitfähigkeitsart dotierter Halbleiter ist, und der n-Siliziumschicht 13, die eine Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart ist, ausgebildet.
  • Nachdem das p-Silizium 30 in den Gräben 17 zum seitlichen Eindiffundieren des p-Dotierstoffs eingebettet ist, kann eine Wärmbehandlung durchgeführt werden. Ebenso kann das p-Silizium 30 nach einem solchen Eindiffundieren des p-Dotierstoffs entfernt werden.
  • Zweites Ausführungsbeispiel
  • Nachstehend ist ein zweites Ausführungsbeispiel beschrieben. Es sind hauptsächlich Unterschiede zu dem ersten Ausführungsbeispiel diskutiert.
  • Das zweite Ausführungsbeispiel wendet die Struktur gemäß 8 an, um die minimale Stehspannung auch in dem Fall sicherzustellen, dass die Struktur gemäß 1 Herstellungsabweichungen aufweist.
  • Eine die n-Siliziumschicht 13 gemäß 1 ersetzende n-Siliziumschicht 40 ist gemäß 8 durch zwei Schichten eingerichtet, einer unteren n+-Siliziumschicht 41 und einer oberen n-Siliziumschicht 42. In einer Gruppe aus einem n-Silizium und einem p-Silizium, die die p-n-Übergänge 24 bildet, werden die Mengen des n-Dotierstoffs und des p-Dotierstoffs derart variiert, dass die Menge des n-Dotierstoffs in Richtung der n+-Siliziumschicht 12 hinsichtlich der Dickenrichtung des Siliziumsubstrats 11 größer wird.
  • Auch wenn es ein Ungleichgewicht zwischen der p-Dotierstoffmenge und der n-Dotierstoffmenge gibt, das bedeutet, auch falls entweder das n-Silizium oder das p-Silizium Abweichungen in der Dotierstoffmenge (der gesamten Dotierstoffmenge) aufweisen, ist bei dieser Konfiguration die minimale Stehspannung sichergestellt. Ebenso ist gemäß 8 das vertikale Abmaß (Dicke) eines Abschnitts der n+-Siliziumschicht 41, der den sich vertikal erstreckenden p-n-Übergängen 24 entspricht, gleich dem vertikalen Abmaß (Dicke) eines Abschnitts der n-Siliziumschicht 42, die dem p-n-Übergang 24 entspricht.
  • Somit wird in dem Herstellungsverfahren ein epitaxialer Wafer (ein epitaxiales Substrat) zum Ausbilden der n-Siliziumschicht 40 gemäß 9 durch eine durch die untere n+-Siliziumschicht 41 und die obere n-Siliziumschicht 42 geschichtete Struktur erhalten. Mit anderen Worten, die expitaxiale Schicht muss nur mehrere (zwei) Schichten aufweisen, und andere Verfahren müssen nicht geändert werden.
  • Eine genauere Beschreibung ist nachstehend gegeben.
  • Gemäß 1 senkt ein Anstieg der Dotierstoffkonzentration der n-Siliziumschicht 13 den Einschaltwiderstand. Jedoch senkt der Anstieg der Dotierstoffkonzentration die Stehspannung. Auch wenn die Dotierstoffkonzentration der n-Siliziumschicht 13 zur Senkung des Einschaltwiderstandes erhöht wird, kann die Stehspannung erhalten werden, weil die Dotierstoffkonzentration des p-Siliziumgebiets 23 zur Erzielung eines Gleichgewichts zwischen der p-Dotierstoffmenge und der n-Dotierstoffmenge gleichzeitig erhöht wird. Falls jedoch die p-Dotierstoffmenge und die n-Dotierstoffmenge aufgrund von Herstellungsabweichungen im Ungleichgewicht sind (beispielsweise aufgrund von Abweichungen der Dotierstoffkonzentration des epitaxialen Substrats und des Diffusionsgrads bei der Diffusion des p-Dotierstoffs von der mit dem p-Dotierstoff dotierten Siliziumoxidschicht 22 in die n-Siliziumschicht 13), wird die Stehspannung anteilig der Dotierstoffmenge (±δ gemäß 10B) gesenkt, die dem Unterschied zwischen der p-Dotierstoffmenge und der n-Dotierstoffmenge entspricht (der Neigungswinkel der elektrischen Feldstärke hinsichtlich der Tiefenrichtung steigt gemäß 10C an, wodurch die Stehspannung gesenkt wird).
  • 10A zeigt eine Querschnittsstruktur gemäß 1, und das eine Stehspannung aufweisende sich vertikal erstreckende p-Siliziumgebiet 23. 10B zeigt die Verteilung der in der Tiefenrichtung des Substrats gemittelten Dotierstoffmenge, und 10C zeigt die Verteilung der elektrischen Feldstärke in der Tiefenrichtung des Substrats bei einer Stehspannung.
  • Unter der Bedingung, dass die n-Konzentration einen Mittelwert in dem Abweichungsbereich aufweist, ist gemäß den 10A bis 10C die Fläche eines von den Liniensegmenten L1, L2, L3 und L4 umgebenen Gebiets proportional zu der Stehspannung. Unter der Bedingung, dass die n-Konzentration den oberen Grenzwert in dem Abweichungsbereich aufweist, ist die Fläche des von den Liniensegmenten L1, L5, L6 und L4 umgebenen Gebiets proportional zu der Stehspannung. Unter der Bedingung, dass die n-Konzentration den unteren Grenzwert in dem Abweichungsbereich aufweist, ist die Fläche eines von den Liniensegmenten L7, L8, L3 und L4 umgebenen Gebiets proportional zu der Stehspannung.
  • Je höher die p- und n-Dotierstoffkonzentration zur Senkung des Einschaltwiderstands gemacht wird, desto größer wird somit der Unterschied zwischen den Dotierstoffmengen beim Auftreten einer Abweichung bei demselben Verhältnis (z.B. prozentual). Dementsprechend wird die Reduktion der Stehspannung groß.
  • In diesem Zusammenhang wird die n-Siliziumschicht 40 mit zwei Schichten gemäß 8 derart ausgebildet, dass die Konzentration sich in der Mitte ändert. Dies verringert den Einfluss des Ungleichgewichts zwischen den p- und n-Dotierstoffmengen auf die Stehspannung. Dementsprechend ist die Abweichung der Stehspannung reduziert.
  • 11A zeigt eine Querschnittsstruktur gemäß 8, und das eine Stehspannung aufweisende sich vertikal erstreckende p-Siliziumgebiet 23. 11B zeigt die Verteilung der in der Tiefenrichtung des Substrats gemittelten Dotierstoffmenge, und 11C zeigt die Verteilung der elektrischen Feldstärke in der Tiefenrichtung des Substrats bei der Stehspannung.
  • Unter der Bedingung, dass die n-Konzentration den Mittelwert in dem Abweichungsbereich aufweist, ist gemäß 11A bis 11C die Fläche des von den Liniensegmenten L10, L11, L12, L13 und L14 umgebenen Gebiets proportional zu der Stehspannung. Unter der Bedingung, dass die n-Konzentration den oberen Grenzwert in dem Abweichungsbereich aufweist, ist die Fläche eines von den Liniensegmenten L15, L16, L17, L18 und L14 umgebenen Gebiets proportional zu der Stehspannung. Unter der Bedingung, dass die n-Konzentration einen unteren Grenzwert in dem Abweichungsbereich aufweist, ist die Fläche eines von den Liniensegmenten L19, L20, L21, L22 und L14 umgebenen Gebiets proportional zu der Stehspannung.
  • Nachstehend sind die 10A bis 10C sowie die 11A bis 11C miteinander verglichen. Unter der Bedingung, dass die n-Konzentration den Mittelwert in dem Abweichungsbereich aufweist, ist die Fläche des von den Liniensegmenten L10, L11, L12, L13 und L14 umgebenen Gebiets gemäß 11A bis 11C kleiner als die Fläche des von den Liniensegmenten L1, L2, L3 und L4 umgebenen Gebiets gemäß 10A bis 10C. Das bedeutet in diesem Fall, dass die entsprechende Stehspannung bei den 11A bis 11C geringer als bei den 10A bis 10C ist. Unter der Bedingung, dass die n-Konzentration den oberen Grenzwert in dem Abweichungsbereich aufweist, ist die Fläche des von den Liniensegmenten L15, L16, L17, L18 und L14 umgebenen Gebiets gemäß den 11A bis 11C größer als die Fläche des von den Liniensegmenten L1, L5, L6 und L4 umgebenen Gebiets gemäß den 10A bis 10C. Das bedeutet in diesem Fall, dass die entsprechende Stehspannung bei den 11A bis 11C größer als bei den 10A bis 10C ist. Unter der Bedingung, dass die n-Konzentration den unteren Grenzwert in dem Abweichungsbereich aufweist, ist ferner die Fläche des von den Liniensegmenten L19, L20, L21, L22 und L14 umgebenen Gebiets gemäß den 11A bis 11C größer als die Fläche des von den Liniensegmenten L7, L8, L3 und L4 umgebenen Gebiets gemäß den 10A bis 10C. Das bedeutet in diesem Fall, dass die Stehspannung gemäß den 11A bis 11C größer als gemäß den 10A bis 10C ist.
  • Die Fläche des von den Liniensegmenten L15, L16, L17, L18 und L14 umgebenen Gebiets gemäß den 11A bis 11C ist gleich der Fläche des von den Liniensegmenten L19, L20, L21, L22 und L14 umgebenen Gebiets gemäß den 11A bis 11C. Das bedeutet, die entsprechenden Stehspannungen sind zueinander gleich. Das bedeutet, die Abweichung der Stehspannung ist verringert. Die Dotierstoffkonzentration des p-Siliziumgebiets 23 ist gemäß den 10A bis 10C und 11A bis 11C konstant.
  • 12 zeigt die Stehspannung im Fall, dass die n-Konzentration hinsichtlich der Mitte des Zielwerts der p-Konzentration ungleichmäßig ist.
  • Die Stehspannung wird gemäß 10B aufgrund der Konzentrationsabweichung ±δ des n-Dotierstoffs gemäß 10C gesenkt. Die Konzentrationsabweichung ±δ des n-Dotierstoffs bezieht sich auf einen Bereich zwischen dem unteren Abweichungsgrenzwert –δ und dem oberen Abweichungsgrenzwert +δ der n-Dotierstoffkonzentration hinsichtlich der ausgeglichenen n- und p-Dotierstoffmengen. Infolgedessen wird die Mitte des Zielwerts der Stehspannung (der maximalen Stehspannung), die die kritische elektrische Feldstärke ist (der Grenzwert der elektrischen Feldstärke), um eine vorbestimmte Menge ΔP1 gemäß 12 in der Struktur gemäß 8 verglichen mit der Struktur gemäß 1 gesenkt. Jedoch ist bei dem oberen Grenzwert und dem unteren Grenzwert der Abweichung die Stehspannung der Struktur gemäß 8 jeweils um vorbestimmte Mengen ΔP2 und ΔP3 höher als die der Struktur gemäß 1.
  • Das bedeutet, falls die n-Dotierstoffkonzentration sich bei dem durch das Zeichen L5 gemäß 10C angezeigten oberen n-Konzentrationsgrenzwert befindet, das bedeutet, falls die n-Dotierstoffkonzentration größer als die p-Dotierstoffkonzentration ist, verringert sich die elektrische Feldstärke mit ansteigender Substrattiefe. Falls im Gegensatz dazu die n-Dotierstoffkonzentration sich bei dem durch das Zeichen L8 gemäß 10C angezeigten unteren n-Konzentrationsgrenzwert befindet, das bedeutet, falls die n-Dotierstoffkonzentration geringer als die p-Dotierstoffkonzentration ist, steigt die elektrische Feldstärke mit ansteigender Substrattiefe an. Da die Fläche des von den Liniensegmenten L1, L5, L6 und L4 umgebenen Gebiets und die Fläche des von den Liniensegmenten L7, L8, L3 und L4 umgebenen Gebiets proportional zu der Stehspannung sind, wird die Stehspannung unabhängig davon, ob die n-Dotierstoffkonzentration hoch oder niedrig ist, reduziert.
  • Andererseits weist die Dotierstoffkonzentration der n-Siliziumschicht 42 gemäß 11B einen oberen Grenzwert und einen unteren Grenzwert der Abweichung auf, und die n+-Siliziumschicht 41 weist einen oberen Grenzwert und einen unteren Grenzwert der Abweichung auf. Die Dotierstoffkonzentration des p-Siliziumgebiets 23 ist auf den oberen Grenzwert der Abweichung der Dotierstoffkonzentration der n-Siliziumschicht 42 festgelegt, und die Dotierstoffkonzentration des p-Siliziumgebiets 23 ist auf den unteren Grenzwert der Abweichung der Dotierstoffkonzentration der n+-Siliziumschicht 41 festgelegt. Das bedeutet, die Dotierstoffkonzentration der n-Siliziumschicht 42 ist ein durch Subtraktion einer Abweichung von der Ziel-n-Konzentration erhaltener Wert, und die Dotierstoffkonzentration der n+-Siliziumschicht 41 ist ein durch Addition einer Abweichung zu der Ziel-n-Konzentration erhaltener Wert. Somit ist gemäß 11C die kritische elektrische Feldstärke (der Grenzwert der elektrischen Feldstärke) die Differenz zwischen der n+-Siliziumschicht 41 und der n-Siliziumschicht 42. Gemäß 11C ist die Fläche des von den Liniensegmenten L15, L16, L17, L18 und L14 umgebenen Gebiets und die Fläche des von den Liniensegmenten L19, L20, L21, L22 und L14 umgebenen Gebiets proportional zu der Stehspannung. Falls daher die n-Dotierstoffkonzentration ungleichmäßig ist, ist die Reduktion in der Stehspannung geringer als die der Struktur gemäß 1.
  • Gemäß vorstehender Beschreibung ist die Reduktion der Stehspannung aufgrund einer Herstellungsabweichung bei der Struktur gemäß 1 durch die Struktur gemäß 8 verringert, wodurch die Stehspannung bei dem oberen Grenzwert und bei dem unteren Grenzwert der Abweichung verbessert wird. Das bedeutet, die Eigenschaftsabweichung wird im Verhältnis zu der Abweichung bei der Struktur reduziert.
  • Das vorliegende Ausführungsbeispiel weist die folgenden Vorteile auf.
    • (5) Eine Gruppe aus n-Silizium, das ein Halbleiter der ersten Leitfähigkeitsart ist, und p-Silizium, das ein Halbleiter der zweiten Leitfähigkeitsart ist, bildet die p-n-Übergänge 24 aus. In der Gruppe werden die Mengen des n-Dotierstoffs und des p-Dotierstoffs derart variiert, dass die Menge des n-Dotierstoffs in Richtung der n+-Siliziumschicht 12, die eine Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart ist, hinsichtlich der Dickenrichtung des Siliziumsubstrats 11, das ein Halbleitersubstrat ist, größer wird. Auch falls die Dotierstoffmenge in einem von dem n-Silizium und dem p-Silizium ungleichmäßig ist, die die p-n-Übergänge 24 bilden, wird die minimale Stehspannung daher sichergestellt.
    • (6) Die zweilagige Struktur variiert die Mengen des n-Dotierstoffs und des p-Dotierstoffs. Auch wenn die Dotierstoffmenge in einem von dem n-Silizium und dem p-Silizium, die die p-n-Übergänge 24 bilden, ungleichmäßig ist, ist daher die minimale Stehspannung leicht sichergestellt.
  • Gemäß einer Abwandlung des oben dargestellten Ausführungsbeispiels kann die Struktur gemäß 8 durch die Struktur gemäß 13 ersetzt werden. Das bedeutet, die p-Siliziumgebiete 23 sind jeweils an einem Punkt in der Tiefenrichtung des Substrats in zwei Schichten unterteilt. Im Einzelnen sind die p-Siliziumgebiete 23 jeweils bei demselben Abmaß (derselben Tiefe) in der vertikalen Richtung in eine untere p-Siliziumschicht 50 und eine obere p+-Siliziumschicht 51 unterteilt. In diesem Fall bildet eine Gruppe aus dem n-Silizium, das ein Halbleiter der ersten Leitfähigkeitsart ist, und dem p-Silizium, das ein Halbleiter der zweiten Leitfähigkeitsart ist, die p-n-Übergänge 24 aus. In der Gruppe werden die Mengen des n-Dotierstoffs und des p-Dotierstoffs derart variiert, dass die Menge des p-Dotierstoffs, der ein Dotierstoff der zweiten Leitfähigkeitsart ist, in Richtung der n+-Siliziumschicht 12, die eine Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart ist, hinsichtlich der Dickenrichtung des Siliziumsubstrats 11, das ein Halbleitersubstrat ist, kleiner wird.
  • Gemäß einer Abwandlung des vorstehend dargestellten Ausführungsbeispiels kann die Struktur gemäß 8 durch die Struktur gemäß 14 ersetzt werden. Das bedeutet, die Breite der Gräben 17 wird an einem Punkt in der Tiefenrichtung des Substrats geändert. Im Einzelnen weist jeder Graben 17 einen unteren engen Abschnitt 60 und einen oberen breiten Abschnitt 61 auf, sodass die Breite der n-Siliziumschicht 13 zwischen der den breiten Abschnitten 62 entsprechenden Position und der den engen Abschnitten 63 entsprechenden Position variiert wird. In diesem Fall bildet eine Gruppe aus dem n-Silizium, das ein Halbleiter der ersten Leitfähigkeitsart ist, und dem p-Silizium, das ein Halbleiter der zweiten Leitfähigkeitsart ist, die p-n-Übergänge 24 aus. In der Gruppe werden die Mengen des n-Dotierstoffs und des p-Dotierstoffs variiert, sodass die Menge des n-Dotierstoffs in Richtung der n+-Siliziumschicht 12, die eine Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart ist, hinsichtlich der Dickenrichtung des Siliziumsubstrats 11, das ein Halbleitersubstrat ist, größer wird. Die p-n-Übergänge 24 werden bei demselben vertikalen Abmaß (derselben Tiefe) in zwei Sektionen unterteilt, in eine dem engen Abschnitt 60 entsprechende Sektion und eine dem breiten Abschnitt 61 entsprechende Sektion.
  • Gemäß einer Abwandlung des oben dargestellten Ausführungsbeispiels kann die Struktur gemäß 8 durch die Struktur gemäß 15 ersetzt werden. Das bedeutet, das gemäß 1 eine konstante Breite aufweisende p-Siliziumgebiet 23 wird abgewandelt. Im Einzelnen wird der Graben 17 in einen unteren breiten Abschnitt 70 und einen oberen engen Abschnitt 71 an einem Punkt in der Tiefenrichtung des Substrats gemäß 15 derart unterteilt, dass das p-Siliziumgebiet entsprechend in einen unteren engen Abschnitt 72 und einen oberen breiten Abschnitt 73 unterteilt wird. In diesem Fall bildet eine Gruppe aus n-Silizium, das ein Halbleiter der ersten Leitfähigkeitsart ist, und p-Silizium, das ein Halbleiter der zweiten Leitfähigkeitsart ist, die p-n-Übergänge 24 aus. In der Gruppe werden die Mengen des n-Dotierstoffs und des p-Dotierstoffs variiert, sodass die Menge des p-Dotierstoffs in Richtung der n+-Siliziumschicht 12, die eine Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart ist, hinsichtlich der Dickenrichtung des Siliziumsubstrats 11, das ein Halbleitersubstrat ist, kleiner wird. Die p-n-Übergänge 24 werden in zwei Sektionen bei demselben Abmaß (derselben Tiefe) in eine dem engen Abschnitt 72 entsprechende Sektion und eine dem breiten Abschnitt 73 entsprechende Sektion unterteilt.
  • Gemäß einer Abwandlung des oben dargestellten Ausführungsbeispiels kann die Struktur gemäß 8 durch die Struktur gemäß 16 ersetzt werden. 16 zeigt einen vertikalen MOSFET mit einer Super-Junction-Struktur, die Gräben 83, eine Driftschicht 84 unter den Gräben 83, und n-Säulen (n-Gebiete) 86 in der Driftschicht 84 enthält. Der Abschnitt jeder n-Säule 86, der unter dem Boden des jeweiligen Grabens 83 ist, ist in zwei Sektionen mit demselben vertikalen Abmaß (derselben Tiefe) unterteilt. Die zwei Sektionen sind ein unterer Hochkonzentrationsabschnitt 80 und ein oberer Niederkonzentrationsabschnitt 81. In dem Grabengate-MOSFET mit einer Super-Junction-Struktur, bei der die p-Säulen (p-Gebiete) 85 und die n-Säulen (n-Gebiete) 86 entlang einer planaren Richtung des Substrats 11 wiederholt eingerichtet sind, ist jede n-Säule (n-Gebiet) 86 in zwei Schichten unterteilt, die ein unterer Hochkonzentrationsabschnitt 80 und ein oberer Niederkonzentrationsabschnitt 81 sind. Falls die elektrische Feldstärke zur Erhaltung der Stehspannung konstant gemacht wird, wird somit die Reduktion der Stehspannung minimiert.
  • Die vorliegende Erfindung ist nicht auf die vorstehend beschriebenen Ausführungsbeispiele begrenzt, sondern kann wie folgt abgewandelt werden.
  • Hinsichtlich der Leitfähigkeitsarten der Halbleiter können p-Typ und n-Typ ins Gegenteil verkehrt werden.
  • Bei den vorstehend dargestellten Ausführungsbeispielen sind die Seitenwände der Gräben 17 senkrecht zu der oberen Oberfläche des Siliziumsubstrats 11. Jedoch können die Seitenwände der Gräben 17 hinsichtlich der oberen Oberfläche des Siliziumsubstrats 11 geneigt werden. Das bedeutet, die Gräben 17 können V-förmige Einkerbungen sein.
  • Aufgrund dessen müssen die vorliegende Beispiele und Ausführungsbeispiele als veranschaulichend und nicht einschränkend erachtet werden, und die Erfindung darf nicht auf die hier gegebenen Details begrenzt werden, sondern kann innerhalb des Umfangs und des Äquivalenzbereichs der beigefügten Patentansprüche abgewandelt werden.
  • Eine Grabengatehalbleitervorrichtung enthält eine Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart, eine Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart, einen Halbleiter der zweiten Leitfähigkeitsart und einen Graben. Der Halbleiter der zweiten Leitfähigkeitsart ist an einer einem bodenseitigen Abschnitt des Grabens entsprechenden Position bereitgestellt. Der Übergang zwischen dem Halbleiter der ersten Leitfähigkeitsart und dem Halbleiter der zweiten Leitfähigkeitsart, ist an der Seite des bodenseitigen Abschnitts des Grabens bereitgestellt. Der Übergang erstreckt sich von der Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart aufwärts.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-158275 A [0002]

Claims (6)

  1. Grabengatehalbleitervorrichtung, mit: einem Halbleitersubstrat; einer Hochkonzentrationshalbleiterschicht einer ersten Leitfähigkeitsart, die in dem Halbleitersubstrat bereitgestellt ist und einen Halbleiter der ersten Leitfähigkeitsart enthält; einer Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart, die auf der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart in einer Dickenrichtung des Halbleitersubstrats zur Kontaktierung der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart bereitgestellt ist, und den Halbleiter der ersten Leitfähigkeitsart enthält; einer Halbleiterschicht einer zweiten Leitfähigkeitsart, die auf der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart zur Kontaktierung der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart bereitgestellt ist; einem Halbleitergebiet der ersten Leitfähigkeitsart, das in einem Oberflächenabschnitt der Halbleiterschicht der zweiten Leitfähigkeitsart bereitgestellt ist; einem Graben, der sich durch das Halbleitergebiet der ersten Leitfähigkeitsart und die Halbleiterschicht der zweiten Leitfähigkeitsart unterhalb des Halbleitergebiets der ersten Leitfähigkeitsart erstreckt, wobei der Graben eine Tiefe aufweist, die größer oder gleich einer Tiefe ist, bei der eine Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart vorliegt; einer Gateisolationsschicht, die in dem Graben bereitgestellt ist; einer Gateelektrode, die in dem Graben über der Gateisolationsschicht bereitgestellt ist; einem Halbleiter der zweiten Leitfähigkeitsart, der an einer einem bodenseitigen Abschnitt des Grabens entsprechenden Position bereitgestellt ist; und einem Übergang zwischen dem Halbleiter der ersten Leitfähigkeitsart und dem Halbleiter der zweiten Leitfähigkeitsart, wobei der Übergang an einer Seite des bodenseitigen Abschnitts des Grabens bereitgestellt ist, und wobei der Übergang sich von der Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart aufwärts erstreckt.
  2. Grabengatehalbleitervorrichtung nach Anspruch 1, wobei der Halbleiter der zweiten Leitfähigkeitsart eine mit einem Dotierstoff der zweiten Leitfähigkeitsart dotierte Oxidschicht enthält, die in dem bodenseitigen Abschnitt des Grabens eingebettet ist, und der Übergang ein Abschnitt ist, an dem die Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart zu einem Halbleitergebiet der zweiten Leitfähigkeitsart verbunden ist, das ausgehend von der mit dem Dotierstoff der zweiten Leitfähigkeitsart dotierten Oxidschicht eindiffundiert wurde.
  3. Grabengatehalbleitervorrichtung nach Anspruch 1, wobei der Halbleiter der zweiten Leitfähigkeitsart einen mit einem Dotierstoff der zweiten Leitfähigkeitsart dotierten Halbleiter enthält, der in dem bodenseitigen Abschnitt des Grabens eingebettet ist, und der Übergang ein Abschnitt ist, an dem der mit einem Dotierstoff der zweiten Leitfähigkeitsart dotierte Halbleiter zu der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart verbunden ist.
  4. Grabengatehalbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Halbleiter der ersten Leitfähigkeitsart und der Halbleiter der zweiten Leitfähigkeitsart, die den Übergang ausbilden, so eingerichtet sind, dass eine Dotierstoffmenge der ersten Leitfähigkeitsart und eine Dotierstoffmenge der zweiten Leitfähigkeitsart derart variieren, dass in der Dickenrichtung des Halbleitersubstrats die Dotierstoffmenge der ersten Leitfähigkeitsart in Richtung der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart ansteigt oder die Dotierstoffmenge der zweiten Leitfähigkeitsart in Richtung der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart abnimmt.
  5. Grabengatehalbleitervorrichtung nach Anspruch 4, wobei eine Zweischichtstruktur zur Variation der Dotierstoffmenge der ersten Leitfähigkeitsart und der Dotierstoffmenge der zweiten Leitfähigkeitsart angewandt ist.
  6. Verfahren zur Herstellung der Grabengatehalbleitervorrichtung, mit Ausbilden einer Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart auf einem Halbleitersubstrat; Ausbilden einer Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart auf der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart in einer Dickenrichtung des Halbleitersubstrats, sodass die Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart die Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart kontaktiert; Ausbilden einer Halbleiterschicht der zweiten Leitfähigkeitsart auf der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart, sodass sie die Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart kontaktiert; Ausbilden eines Halbleitergebiets der ersten Leitfähigkeitsart in einem Oberflächenabschnitt der Halbleiterschicht der zweiten Leitfähigkeitsart; Ausbilden eines Grabens, der sich durch das Halbleitergebiet der ersten Leitfähigkeitsart und die Halbleiterschicht der zweiten Leitfähigkeitsart unter dem Halbleitergebiet der ersten Leitfähigkeitsart erstreckt, wobei der Graben eine Tiefe aufweist, die größer oder gleich einer Tiefe ist, bei der eine Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart vorliegt; Einbetten einer mit einem Dotierstoff der zweiten Leitfähigkeitsart dotierten Oxidschicht in den Graben nach dem Ausbilden des Grabens; Ausbilden eines Übergangs zwischen dem Halbleiter der ersten Leitfähigkeitsart und dem Halbleiter der zweiten Leitfähigkeitsart während des Einbettens durch Diffundieren des Dotierstoffes der zweiten Leitfähigkeitsart ausgehend von der mit dem Dotierstoff der zweiten Leitfähigkeitsart dotierten Oxidschicht zu der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart durch eine Wärmebehandlung, sodass sich der Übergang von einer Grenzschicht zwischen der Hochkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart und der Niederkonzentrationshalbleiterschicht der ersten Leitfähigkeitsart erstreckt; und Ausbilden einer Gateisolationsschicht und einer Gateelektrode in dem Graben.
DE102016116607.3A 2015-09-10 2016-09-06 Grabengatehalbleitervorrichtung und Verfahren zur Herstellung derselben Ceased DE102016116607A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015178646 2015-09-10
JP2015-178646 2015-09-10
JP2016093927A JP2017055102A (ja) 2015-09-10 2016-05-09 トレンチゲート型半導体装置及びその製造方法
JP2016-093927 2016-05-09

Publications (1)

Publication Number Publication Date
DE102016116607A1 true DE102016116607A1 (de) 2017-03-16

Family

ID=58160710

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016116607.3A Ceased DE102016116607A1 (de) 2015-09-10 2016-09-06 Grabengatehalbleitervorrichtung und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (1) US20170077292A1 (de)
DE (1) DE102016116607A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900013416A1 (it) 2019-07-31 2021-01-31 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica
CN110797412A (zh) * 2019-10-22 2020-02-14 龙腾半导体有限公司 Sgt mosfet结构及其工艺制造方法
CN111933714A (zh) * 2020-09-25 2020-11-13 龙腾半导体股份有限公司 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法
CN112349780A (zh) * 2020-09-25 2021-02-09 龙腾半导体股份有限公司 三段式氧化层屏蔽栅沟槽mosfet结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158275A (ja) 2005-12-08 2007-06-21 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
JP4363736B2 (ja) * 2000-03-01 2009-11-11 新電元工業株式会社 トランジスタ及びその製造方法
JP2002270840A (ja) * 2001-03-09 2002-09-20 Toshiba Corp パワーｍｏｓｆｅｔ
EP1261036A3 (de) * 2001-05-25 2004-07-28 Kabushiki Kaisha Toshiba Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung
KR100731141B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 반도체소자 및 그의 제조방법
JP5666135B2 (ja) * 2007-01-09 2015-02-12 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
WO2011087994A2 (en) * 2010-01-12 2011-07-21 Maxpower Semiconductor Inc. Devices, components and methods combining trench field plates with immobile electrostatic charge

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158275A (ja) 2005-12-08 2007-06-21 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20170077292A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
DE112006003742B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung dergleichen
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008023349B4 (de) Halbleitervorrichtung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE60116612T2 (de) Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE102013110180A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE112018000050T5 (de) Halbleitervorrichtung
DE102012211374B4 (de) Halbleitergerät und Verfahren zu dessen Herstellung
DE102016116607A1 (de) Grabengatehalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102018203693A1 (de) Halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102016106967A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
DE102019006359A1 (de) Super-junction- mosfet mit schmaler mesa

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final