DE102014110666B4 - Verfahren zum kapseln von halbleitervorrichtungen - Google Patents

Verfahren zum kapseln von halbleitervorrichtungen Download PDF

Info

Publication number
DE102014110666B4
DE102014110666B4 DE102014110666.0A DE102014110666A DE102014110666B4 DE 102014110666 B4 DE102014110666 B4 DE 102014110666B4 DE 102014110666 A DE102014110666 A DE 102014110666A DE 102014110666 B4 DE102014110666 B4 DE 102014110666B4
Authority
DE
Germany
Prior art keywords
dies
molding compound
wall structure
forming
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014110666.0A
Other languages
English (en)
Other versions
DE102014110666A1 (de
Inventor
Chen-Hua Yu
Chung-Shi Liu
Meng-Tse Chen
Hui-min Huang
Chih-Fan Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014110666A1 publication Critical patent/DE102014110666A1/de
Application granted granted Critical
Publication of DE102014110666B4 publication Critical patent/DE102014110666B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zum Kapseln einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst:
Ausbilden einer Wallstruktur (120) auf einer Mehrzahl von Dies (100) in Randbereichen der Mehrzahl von Dies;
Anordnen einer Formmasse (122) um die Mehrzahl von Dies, wobei die Formmasse durch die Wallstruktur gehindert wird, die Flächen der Dies in mittleren Bereichen der Dies zu erreichen; und
Entfernen eines oberen Abschnitts der Formmasse und eines oberen Abschnitts der Wallstruktur.

Description

  • Halbleitervorrichtungen werden in einer Vielzahl von elektronischen Anwendungen verwendet, beispielsweise PCs, Mobiltelefonen, Digitalkameras und anderer elektronischer Ausrüstung. Halbleitervorrichtungen werden üblicherweise hergestellt, indem isolierende oder dielektrische Schichten, leitende Schichten und Halbleiterschichten verschiedener Materialien nach einander über einem Halbleitersubstrat abgeschieden werden und die verschiedenen Materialschichten mittels Lithographie strukturiert werden, um Schaltungskomponenten und Elemente darauf auszubilden.
  • Dutzende oder Hunderte von integrierten Schaltungen werden üblicherweise auf einem einzigen Halbleiterwafer hergestellt. Die einzelnen Dies werden vereinzelt, indem die integrierten Schaltungen entlang einer Risslinie gesägt werden. Die einzelnen Dies werden dann getrennt, beispielsweise in Mehr-Chip-Modulen oder anderen Arten von Gehäusen, gekapselt.
  • Aus der US 2011/0260336 A1 ist ein Chipstapel bekannt, zu dessen Herstellung ein oberer Chip auf einen von mehreren unteren Chips kontaktiert wird, wobei die unteren Chips auf einem gemeinsamen Wafer ausgebildet sind. Nach der Verbindung der Chips wird auf die obere Seite des Wafers eine Formmasse aufgebracht und werden äußere Kontakte des Stapels oberhalb der Formmasse ausgebildet. In einem nachfolgenden Schritt erfolgt eine Vereinzelung, bei der der untere Chip eines Stapels von benachbarten Chips auf dem Wafer getrennt wird. Weitere Halbleitervorrichtungen, die gestapelte Chips umfassen, sind aus der US 2008/0136004 A1 , aus der US 2014/0103488 A1 und aus der US 2010/0062563 A1 bekannt.
  • Die Halbleiterbranche verbessert weiterhin die Integrationsdichte von verschiedenen elektronischen Komponenten (z.B. Transistoren, Dioden, Widerständen, Kondensatoren etc.) durch kontinuierliche Verringerung der minimalen Merkmalgröße, was es erlaubt, mehr Komponenten in eine vorgegebene Fläche zu integrieren. Diese kleineren elektronischen Komponenten, wie integrierte Schaltungs-Dies, erfordern auch in manchen Anwendungen kleinere Gehäuse, die weniger Fläche als frühere Gehäuse benötigen. Chip-Scale-Packaging (CSP) ist eine Art von kleinerer Kapselungstechnik.
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht im Maßstab gezeichnet sind. In Wirklichkeit können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • 1A und 1B sind Schnittansichten von integrierten Schaltungs-Dies, die gekapselt werden.
    • 2 bis 9 sind Schnittansichten, die ein Verfahren zum Kapseln einer Halbleitervorrichtung an verschiedenen Stufen zeigen, in Übereinstimmung mit manchen Ausführungsformen.
    • 10 ist eine Schnittansicht eines Formmassen-Ausbildungsverfahrens.
    • 11 zeigt eine Schnittansicht einer gekapselten Halbleitervorrichtung.
    • 12A und 12B sind Draufsichten, die eine Wallstruktur zeigen, die auf einem integrierten Schaltungs-Die ausgebildet ist.
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des angegebenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmals ausgebildet sein können, so dass das erste und das zweite Merkmal nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und erzwingt als solche keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und Ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Ausführungsformen der vorliegenden Offenbarung sehen neue Verfahren vor, um Halbleitervorrichtung und ihre Strukturen zu kapseln, wobei eine Wallstruktur nahe bei Randbereichen eines integrierten Schaltungs-Dies ausgebildet wird, bevor eine Formmasse um den Die ausgebildet wird. Die Wallstruktur stellt sicher, dass eine ausreichende Menge der Formmasse um den Die aufgebracht wird, was das Ausbilden einer nachfolgenden Verbindungsstruktur erleichtert.
  • 1A ist eine Schnittansicht einer Halbleitervorrichtung, die gekapselt wird. Um die Halbleitervorrichtung zu kapseln, wird zuerst eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst einen integrierten Schaltungs-Die 100. Der integrierte Schaltungs-Die 100 kann vorher auf einem Halbleiterwafer ausgebildet werden und der Wafer wird vereinzelt oder geschnitten, um zum Beispiel eine Mehrzahl der integrierten Schaltungs-Dies 100 auszubilden. Der integrierte Schaltungs-Die 100 umfasst ein Substrat 102, das ein Halbleitermaterial umfasst und das Schaltungen, Komponenten, Verdrahtung und andere Elemente (nicht gezeigt) umfasst, die darin und/oder darauf hergestellt sind. Der integrierte Schaltungs-Die 100 ist geeignet, eine vorbestimmte Funktion oder Funktionen auszuführen, beispielsweise Logik, Speicher, Verarbeitung, andere Funktionen oder Kombinationen daraus. Der integrierte Schaltungs-Die 100 wird hier auch als ein Die 100 bezeichnet.
  • Der Die 100 umfasst eine Mehrzahl von Kontaktinseln 104, die über einer oberen Fläche von ihm ausgebildet sind. Die Mehrzahl von Kontaktinseln 104 sind auf einer Oberfläche des Substrats 102 angeordnet. Die Kontaktinseln 104 sind mit Teilen des Substrats 102 elektrisch verbunden. Die Kontaktinseln 104 umfassen ein leitendes Material, wie zum Beispiel Kupfer, Aluminium, andere Metalle oder Legierungen oder Mehrschicht-Strukturen davon. Alternativ können die Kontaktinseln 104 andere Materialien umfassen.
  • Ein Isoliermaterial 106 ist über freiliegenden oberen Flächen des integrierten Schaltungs-Dies 100 und über Teilen der Kontaktinseln 104 angeordnet. Das Isoliermaterial 106 kann eine oder mehrere Isoliermaterial-Schichten umfassen, etwa Siliziumdioxid, Siliziumnitrid, ein Polymermaterial oder andere Materialien. Das Isoliermaterial 106 wird mittels eines Photolithographieverfahrens oder anderen Verfahrens strukturiert, um Öffnungen über einer oberen Fläche der Kontaktinseln 104 auszubilden, so dass elektrische Verbindungen zu den Kontaktinseln 104 hergestellt werden können. Das Isoliermaterial 106 umfasst in manchen Ausführungsformen beispielsweise eine Passivierungsschicht.
  • 2, 3, 4, 6, 8 und 9 sind Schnittansichten, die ein Verfahren zum Kapseln einer Halbleitervorrichtung an verschiedenen Stufen zeigen, in Übereinstimmung mit manchen Ausführungsformen. 5 ist eine detailliertere Ansicht eines Abschnitts der 4 und 7 ist eine detailliertere Ansicht eines Abschnitts der 6.
  • Bezieht man sich als nächstes auf 2, so sind eine Mehrzahl von Dies 100 mit einem Träger 110 verbunden. Die integrierten Schaltungs-Dies 100 werden mit dem Träger 110 manuell oder mittels einer automatisierten Einrichtung verbunden, wie einer Pick-And-Place-Maschine. Der Träger 110 hat in manchen Ausführungsformen einen Film 112, der darauf ausgebildet ist. Der Film 112 umfasst beispielsweise ein Licht-Wärme-Umwandlungs-(LTHC)-Material oder andere Materialien. In manchen Ausführungsformen ist der Film 112 nicht vorgesehen. Die integrierten Schaltungs-Dies 100 sind mit dem Träger 110 mittels eines Klebstoffs oder eines Chipkontaktier-Films (engl. „die attach film“, DAF) 114 verbunden. Der Träger 110 kann beispielsweise Glas, Siliziumoxid, Aluminiumoxid oder einen Halbleiterwafer umfassen. Der Träger 110 kann auch andere Materialien umfassen.
  • In manchen Ausführungsformen sind die integrierten Schaltungs-Dies 100 mit dem Träger 110 verbunden und in einzelnen Gehäusen gekapselt (siehe 9). In anderen Ausführungsformen können zwei oder mehr integrierte Schaltungs-Dies 100 zusammen gekapselt sein (siehe 11). Eine Mehrzahl von integrierten Schaltungs-Dies 100, die die gleichen oder andere Funktionen umfassen, können in Übereinstimmung mit manchen Ausführungsformen beispielsweise zusammen gekapselt sein.
  • Bezieht man sich als nächstes auf 3, so ist eine neue Wallstruktur 120 auf einer ersten Oberfläche 129a der Dies 100 angeordnet, in Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung. Die Wallstruktur 120 wird auf jedem der Mehrzahl von Dies 100 in der Nähe von Randbereichen der Mehrzahl von Dies 100 ausgebildet. Die Wallstruktur 120 ist um die Mehrzahl von Kontaktinseln 104 jedes der Dies 100 in der Nähe von Randbereichen der integrierten Schaltungs-Dies 100 angeordnet. Die Mehrzahl von Kontaktinseln 104 und die Wallstrukturen 120 sind auf den ersten Oberflächen 129a der integrierten Schaltungs-Dies 100 angeordnet. Die Kontaktinseln 104 umfassen eine Höhe oder Dicke, die eine Abmessung d1 aufweist, wobei die Abmessung d1 in manchen Ausführungsformen 3µm oder weniger beträgt. Alternativ können die Kontaktinseln 104 andere Abmessungen aufweisen. Die Abmessung d1 wird hier auch als erste Höhe bezeichnet, z.B. in manchen der Ansprüche. Die Wallstruktur 120 umfasst eine Abdichtungsring-Struktur, die an oder nahe bei jedem Rand der Dies 100 ausgebildet ist.
  • Die Wallstruktur 120 umfasst in manchen Ausführungsformen ein Material wie Polyimid (PI), Polybenzoxazol (PBO), ein Unterfüllungs-(UF)-Material, ein strukturierbares Epoxid, ein nicht entfernbares Photoresist, ein Lotmittel-Maskenmaterial oder Kombinationen oder Mehrschicht-Strukturen davon. Die Wallstruktur 120 umfasst in manchen Ausführungsformen ein Isoliermaterial. Alternativ kann die Wallstruktur 120 ein leitendes oder halbleitendes Material umfassen. Die Wallstruktur 120 umfasst einen Ring, der um die Dies 100 ausgebildet ist und der eine Höhe oder Dicke hat, die eine Abmessung d2 aufweist, wobei die Abmessung d2 in manchen Ausführungsformen etwa 3 µm oder mehr beträgt. Die Abmessung d2 ist in manchen Ausführungsformen beispielsweise größer als die Abmessung d1 der Kontaktinseln 104. Die Abmessung d2 wird hier auch als eine zweite Höhe bezeichnet, z.B. in manchen der Ansprüche. Die Seiten der ringförmigen Wallstruktur 120 umfassen eine Breite, die eine Abmessung d3 aufweist, wobei die Abmessung d3 in manchen Ausführungsformen etwa 2 bis 10µm beträgt. Alternativ kann die Wallstruktur 120 andere Materialien und Abmessungen aufweisen.
  • In den Ausführungsformen, die in 1A, 2 und 3 gezeigt sind, wird die Wallstruktur 120 an den Dies 100 befestigt oder auf ihnen ausgebildet, nachdem die Dies 100 an dem Träger 110 befestigt wurden. Das Ausbilden der Wallstruktur 120 wird ausgeführt, nachdem die Mehrzahl von Dies 100 beispielsweise mit dem Träger 110 verbunden wurden. Alternativ kann in manchen Ausführungsformen die Wallstruktur 120 an den Dies 100 befestigt oder auf ihnen ausgebildet werden, bevor die Dies 100 an dem Träger 110 befestigt wurden.
  • Ein integrierter Schaltungs-Die 100, der in 1B gezeigt ist, kann beispielsweise bereitgestellt werden, der schon eine Wallstruktur 120 darauf ausgebildet hat. Die Wallstruktur 120 kann beispielsweise auf dem integrierten Schaltungs-Die 100 ausgebildet werden, während sich die Dies noch in Wafer-Form befinden oder nachdem die Dies 100 vereinzelt wurden. Eine Mehrzahl von Dies 100 einschließlich der Wallstruktur 120 werden dann an einem Träger 110 befestigt, wie in 3 gezeigt ist. Somit wird in manchen Ausführungsformen das Ausbilden der Wallstruktur 120 ausgeführt, bevor die Mehrzahl von Dies 100 mit dem Träger 110 verbunden werden.
  • 1B zeigt auch, dass die Wallstruktur 120 abgeschrägte Seitenwände oder im Wesentlichen gerade Seitenwände haben kann, wie in durchsichtiger Darstellung (z.B. in gestrichelten Linien) in 1B gezeigt ist. In den anderen Zeichnungen der vorliegenden Offenbarung sind Wallstrukturen 120 mit abgeschrägten Seitenwänden gezeigt; alternativ können die Wallstrukturen 120 in jeder der Zeichnungen jedoch im Wesentlichen gerade Seitenwände haben. Die abgeschrägten Seitenwände der Wallstrukturen 120 sind beispielsweise am Boden breiter als an der Oberseite, wogegen die im Wesentlichen geraden Seitenwände im Wesentlichen die gleiche Breite am Boden und an der Oberseite haben.
  • Egal, ob die Wallstrukturen 120 auf den Dies 100 ausgebildet werden, nachdem ( 1A, 2 und 3) oder bevor (1B und 3) die Dies 100 an dem Träger 110 befestigt wurden, können die Wallstrukturen 120 auf den Dies 100 beispielsweise mittels eines Befestigungsverfahrens, eines Lithographieverfahrens, eines Rotationsbeschichtungsverfahrens, eines Abscheidungsverfahrens, eines Laminierverfahrens, eines Verfahrens zum Ausbilden einer Materialschicht der Mehrzahl von Dies 100 und/oder einer Kombination daraus ausgebildet werden. Die Wallstrukturen 120 können vorgeformt oder vorgefertigt werden und können an den Dies 100 mittels eines Klebstoffs, Klebebands, Laminierung oder anderem Materials befestigt werden. Alternativ können die Wallstrukturen 120 mittels eines Abscheidungsverfahren, etwa einer chemischen Gasphasenabscheidung (CVD), eines Rotationsbeschichtungsverfahrens, einer Laminierung des Materials der Wallstruktur 120 oder anderer Verfahren ausgebildet werden. Das Material wird dann mittels eines Lithographieverfahrens, eines direkten Ätzverfahrens oder anderer Verfahren strukturiert, wodurch die Wallstrukturen 120 in der angestrebten Form ausgebildet werden. Die Wallstrukturen 120 können auch mittels anderer Verfahren ausgebildet werden.
  • Eine Formmasse 122 wird dann um die integrierten Schaltungs-Dies 100 und die Wallstrukturen 120 angeordnet, wie in 4 gezeigt ist. Die Formmasse 122 wird über freiliegenden Teilen des Trägers 110 (z.B. über dem Film 112 auf dem Träger 110), über den Seitenwänden der integrierten Schaltungs-Dies 100, über freiliegenden Teilen der ersten Oberfläche 129a der Dies 100 außerhalb der Wallstruktur 120 in der Nähe von Randbereichen der Dies 100 und über Seitenwänden der Wallstruktur 120, die von einem mittleren Bereich der Dies 100 weg ausgerichtet sind, ausgebildet. Die Formmasse 122 kann beispielsweise mittels Formpressen, Spritzpressen oder anderen Verfahren gegossen werden. Die Formmasse 122 kapselt beispielsweise die integrierten Schaltungs-Dies 100 und die Wallstrukturen 120. Die Formmasse 122 kann beispielsweise ein Epoxid, ein organisches Polymer oder ein Polymer umfassen, bei dem optional ein siliziumoxid-basiertes oder Glas-Füllmaterial hinzugefügt wird. In manchen Ausführungsformen umfasst die Formmasse 122 eine flüssige Formmasse (LMC), die eine gelartige Flüssigkeit ist, wenn sie aufgebracht wird. Die Formmasse 122 kann auch eine Flüssigkeit oder einen Festkörper umfassen, wenn sie aufgebracht wird. Alternativ kann die Formmasse 122 andere isolierende und/oder kapselnde Materialien umfassen.
  • Die Wallstrukturen 120 wirken als Abdichtungsring während der Aufbringung der Formmasse 122. Somit erstreckt sich die Formmasse 122 zu den oberen Flächen der Seitenwände der Wallstrukturen 120, die von mittleren Bereichen der Dies 100 weg ausgerichtet sind. Die Wallstrukturen 120 verhindern auch, dass die Formmasse 122 die oberen Flächen der Dies 100 in mittleren Bereichen der Dies 100 erreicht, oder verringern die Menge an Formmasse 122, die die oberen Flächen der Dies 100 in den mittleren Bereichen erreicht.
  • Als nächstes wird in manchen Ausführungsformen die Formmasse 122 mittels eines Aushärteverfahrens ausgehärtet. Das Aushärteverfahren kann das Erwärmen der Formmasse 122 auf eine vorbestimmte Temperatur für einen vorbestimmten Zeitraum mittels eines Ausheilverfahrens oder eines anderen Erwärmungsverfahrens umfassen. Das Aushärteverfahren kann auch ein Belichtungsverfahren mit ultraviolettem (UV)-Licht, einem Belichtungsverfahren mit Infrarotstrahlung (IR), Kombinationen daraus oder eine Kombination daraus mit einem Erwärmungsverfahren umfassen. Alternativ kann die Formmasse 122 mittels anderer Verfahren ausgehärtet werden. In manchen Ausführungsformen ist kein Aushärteverfahren vorgesehen.
  • Während des Aushärteverfahrens kann die Formmasse 122 schrumpfen, wie in 4 gezeigt ist. Aufgrund eines Meniskuseffekts kann die Formmasse 122 weniger in der Nähe der Wallstrukturen 120 als in Bereichen schrumpfen, die einen Abstand von den Wallstrukturen 120 haben, was vertiefte Bereiche 124 bildet. Die Höhe der Vertiefungen in dem vertieften Bereich 124 kann eine Abmessung d4 aufweisen, wobei die Abmessung d4 in manchen Ausführungsformen beispielsweise etwa 5µm bis etwa 15µm beträgt. Alternativ kann die Abmessung d4 andere Werte aufweisen. Die vertieften Bereiche 124 können sich auch als Ergebnis des Aufbringungsverfahrens der Formmasse 122 ausbilden, z.B. in Ausführungsformen, in denen die Formmasse 122 eine Flüssigkeit oder ein Gel ist, wenn sie aufgebracht wird.
  • Eine detailliertere Schnittansicht eines Eckbereichs 126 der Dies 100 ist in 5 gezeigt. Vorteilhafterweise ist, aufgrund des Einschließens der Wallstrukturen 120 in das Gehäuse, die Ecke des Substrats 102 des Dies 100 durch die Formmasse 122 bedeckt. Selbst in dem vertieften Bereich 124 ist ein Anteil der Formmasse 122 vorteilhaft über der ersten Fläche 129a des integrierten Schaltungs-Dies 100 angeordnet (z.B. über der Oberfläche des Substrats 102 des Dies 100 angeordnet). Die Höhe der Formmasse 122, die über der ersten Fläche 129a des integrierten Schaltungs-Dies 100 angeordnet ist, weist eine Abmessung d5 auf, wobei die Abmessung d5 in manchen Ausführungsformen beispielsweise etwa 2µm bis etwa 5µm beträgt. Alternativ kann die Abmessung d5 andere Werte aufweisen. Die Formmasse 122, die über der ersten Fläche 129a des Dies 100 angeordnet ist, bietet Schutz für den Die 100 während des Kapselungsverfahrens und während des nachfolgenden Ausbildens einer Verbindungsstruktur. Die Formmasse 122 ist auch in den Eckbereichen 126 angeordnet und bietet Schutz für die Ecken der Dies 100. Die Formmasse 122 ist im Wesentlichen koplanar mit einer zweiten Fläche 129b der Dies 100, wobei die zweite Fläche 129b der ersten Fläche 129a der Dies 100 gegenüberliegt.
  • Ein oberer Abschnitt der Formmasse 122 und ein oberer Abschnitt der Wallstrukturen 120 werden dann entfernt, wie in 6 gezeigt ist. Die Wallstrukturen 120 nach dem Entfernen des oberen Abschnitts der Wallstrukturen 120 werden in den Zeichnungen mit 120' bezeichnet. Der obere Abschnitt der Formmasse 122 und der obere Abschnitt der Wallstrukturen 120 werden in manchen Ausführungsformen beispielsweise mittels eines Schleifverfahrens entfernt. Das Schleifverfahren kann beispielsweise ein Verfahren umfassen, das einem Schleifverfahrens ähnelt, das für Holz mittels eines Rotationsschleifers verwendet wird. Das Schleifverfahrens kann beispielsweise eine rotierende Scheibe umfassen, die mit einem geeigneten Material oder Materialien zum Schleifen der Materialien der Formmasse 122 und der Wallstrukturen 120 auf eine vorbestimmte Höhe beschichtet ist. Die Scheibe kann beispielsweise mit Diamant beschichtet sein. In manchen Ausführungsformen wird beispielsweise ein chemisch-mechanisches Polier-(CMP)-Verfahren verwendet, um den oberen Abschnitt der Formmasse 122 und den oberen Abschnitt der Wallstrukturen 120 zu entfernen. Eine Kombination aus einem Schleifverfahren und einem CMP-Verfahren kann auch verwendet werden. Alternativ können der obere Abschnitt der Formmasse 122 und der obere Abschnitt der Wallstrukturen 120 mittels anderer Verfahren entfernt werden.
  • In manchen Ausführungsformen weisen die Wallstrukturen 120' nach dem Schleifen und/oder dem CMP-Verfahren eine Höhe oder Dicke auf, die eine Abmessung d6 aufweist, wobei die Abmessung d6 etwa 1 µm bis etwa 2µm beträgt. Die Abmessung d6 ist beispielsweise kleiner als die Abmessung d2. Die Abmessung d6 ist in manchen Ausführungsformen größer oder etwa gleich der Abmessung d1, die die erste Höhe der Kontaktinseln 104 bildet. Alternativ kann die Abmessung d6 andere Werte und andere relative Werte aufweisen.
  • Die Abmessung d6 wird hier, z.B. in manchen der Ansprüche, als eine zweite Höhe oder eine dritte Höhe bezeichnet. Wenn die Abmessung d2 beispielsweise als zweite Höhe bezeichnet wird, die die Höhe der Wallstruktur 120 vor dem Schleifen und/oder dem CMP-Verfahren ist, wird die Abmessung d6 als dritte Höhe bezeichnet und festgelegt, die die Höhe der Wallstrukturen 120' nach dem Schleifen und/oder dem CMP-Verfahren ist. Als weiteres Beispiel wird, indem die erste Höhe der Kontaktinseln 104, die die Abmessung d1 aufweisen, mit der Höhe der Wallstrukturen 120' nach dem Schleifen und/oder dem CMP-Verfahren verglichen wird, die Abmessung d6 als zweite Höhe bezeichnet und festgelegt.
  • Das Entfernen des oberen Abschnitts der Formmasse 122 und des oberen Abschnitts der Wallstrukturen 120, was Wallstrukturen 120' mit einer verringerten Höhe ausbildet, führt auch vorteilhaft zu einer Verringerung der Höhe der Vertiefungen in den vertieften Bereichen 124 relativ zu den oberen Flächen der Wallstrukturen 120' mit der verringerten Höhe. Die Vertiefungen in den vertieften Bereichen 124 nach dem Schleifen und/oder dem CMP-Verfahren weisen eine Abmessung d7 auf, wobei die Abmessung d7 beispielsweise etwa 0µm bis etwa 10µm beträgt. Die Abmessung d7 ist beispielsweise kleiner als die Abmessung d4. In Ausführungsformen, in denen die Abmessung d7 0µm beträgt, sind die Vertiefungen in den vertieften Bereichen 124 vorteilhaft vollständig entfernt, was eine im Wesentlichen planare Oberfläche für das Ausbilden einer Verbindungsstruktur bildet. Alternativ kann die Abmessung d7 andere Werte und andere relative Werte aufweisen.
  • Eine detailliertere Schnittansicht eines Eckbereichs 126 von 6 ist in 7 gezeigt. In manchen Ausführungsformen umfasst das Entfernen des oberen Abschnitts der Formmasse 122 das Entfernen eines Abschnitts der Formmasse 122 in der Nähe der Wallstrukturen 120'. In manchen Ausführungsformen führt das Entfernen des oberen Abschnitts der Formmasse 122 dazu, dass die Formmasse 122 im Wesentlichen koplanar mit den oberen Flächen der Wallstrukturen 120' nach dem Schleifen und/oder dem CMP-Verfahren in Bereichen 128 ist, die in der Nähe der Wallstrukturen 120' liegen. Die Formmasse 122 weist im Wesentlichen nach dem Schleifen und/oder dem CMP-Verfahren die Abmessung d6 auf. Somit weist die Formmasse 122 im Wesentlichen beispielsweise die Abmessung d6, die gleich der zweiten Höhe der Wallstrukturen 120' ist, in der Nähe der Wallstrukturen 120' nach dem Schleifen und/oder dem CMP-Verfahren auf, das verwendet wird, um den oberen Abschnitt der Formmasse 122 und den oberen Abschnitt der Wallstrukturen 120 zu entfernen.
  • Bezieht man sich als nächstes auf 8, wird eine Verbindungsstruktur 130 dann über dem Träger 110 ausgebildet; z.B. wird die Verbindungsstruktur 130 über der Formmasse 122 und den Dies 100 ausgebildet. Die Verbindungsstruktur 130 umfasst in manchen Ausführungsformen beispielsweise eine Nach-Passivierungs-Verbindungs-(PPI)-Struktur oder eine Umverteilungsschicht (RDL). Die Verbindungsstruktur 130 umfasst Fan-Out-Bereiche, die in manchen Ausführungsformen beispielsweise eine Anschlussfläche der Kontaktinseln 104 auf den Dies 100 auf eine größere Anschlussfläche für das Gehäuse erweitern.
  • Die Verbindungsstruktur 130 umfasst eine Mehrzahl von dielektrischen Schichten 130D und Metallleitungen 130M und/oder Metall-Durchkontaktierungen 130V, die in den dielektrischen Schichten 130D ausgebildet sind, um eine elektrische Verbindung mit den Kontaktinseln 104 auf dem Substrat 102 herzustellen. Die dielektrischen Schichten 130D können beispielsweise aus einem Dielektrikum mit niedriger dielektrischer Konstante (Low-k) ausgebildet sein, etwa Phosphorsilikatglas (PSG), Bor-Phosphorsilikatglas (BPSG), fluoriertes Silikatglas (FSG), SiOxCy, aufgeschleudertes Glas (engl. „spin-on glass“), aufgeschleuderte Polymere, Silizium-Kohlenstoff-Material, Verbindungen daraus, Verbundmaterialien daraus, Kombinationen daraus oder Ähnlichem, durch jedes geeignete Verfahren, etwa Rotationsbeschichtung, CVD und/oder CVD im Plasma (PECVD). Die leitenden Verbindungen 130M und die leitenden Durchkontaktierungen 130V können beispielsweise Kupfer, Kupferlegierungen, andere Metalle oder Legierungen oder Kombinationen oder Mehr-Schicht-Strukturen daraus umfassen. Die leitenden Verbindungen 130M und Durchkontaktierungen 130V können beispielsweise mittels subtraktiven und/oder Damascene-Prozessen ausgebildet werden.
  • Die vertieften Bereiche 124 werden mit Isoliermaterial einer der dielektrischen Schichten 130D gefüllt. Ähnlich werden Bereiche über dem Substrat 102 zwischen den Wallstrukturen 120', den Kontaktinseln 104 und dem Isoliermaterial 106 mit Isoliermaterial einer der dielektrischen Schichten 130D gefüllt.
  • Der Träger 110 und der Film 112 werden entfernt und die gekapselten Halbleitervorrichtungen 140 werden in Risslinien-Bereichen 132 vereinzelt oder geschnitten, um eine Mehrzahl von gekapselten Halbleitervorrichtungen 140 auszubilden, wie in 9 gezeigt ist. Die Formmasse 122 und die Verbindungsstruktur 130 werden in manchen Ausführungsformen beispielsweise entlang der Risslinien 132 geschnitten, um die Mehrzahl von gekapselten Halbleitervorrichtungen 140 auszubilden.
  • Ein Die 100 wird in den Ausführungsformen, die in 9 gezeigt sind, beispielsweise gekapselt. Alternativ können zwei oder mehr Dies 100 in einer gekapselten Halbleitervorrichtung 140' gekapselt werden, wie in 11 gezeigt ist, was hier im Folgenden beschrieben wird.
  • 9 zeigt auch, dass eine Mehrzahl von Anschlussteilen 142 in manchen Ausführungsformen mit Teilen der Verbindungsstruktur 130 verbunden werden können. Die oberste Schicht der Verbindungsstruktur 130 kann Kontaktinseln (nicht gezeigt) umfassen, die darauf ausgebildet sind, und die Anschlussteile 142 sind beispielsweise mit den Kontaktinseln verbunden. Die Anschlussteile 142 können ein eutektisches Material umfassen, beispielsweise Lotmittel. Das eutektische Material kann Lotkugeln oder Lotpaste in manchen Ausführungsformen umfassen, die in einem Ball-Grid-Array (BGA) oder anderen Anordnungen angeordnet sind. Das eutektische Material wird dann aufgeschmolzen, indem das eutektische Material auf eine Schmelztemperatur des eutektischen Materials erwärmt wird, und es wird dann ermöglicht, dass das eutektische Material abkühlt und sich wieder verfestigt, um Anschlussteile 142 auszubilden. Die Anschlussteile 142 können andere Arten von elektrischen Anschlussteilen umfassen, etwa Mikro-Bondhügel, Flip-Chip-(C4)-Bondhügel oder Säulen, und können leitende Materialien umfassen, etwa Cu, Sn, Ag, Pb oder Ähnliches. In manchen Ausführungsformen können die Anschlussteile 142 verbundene Bondhügel umfassen, als weiteres Beispiel. In manchen Ausführungsformen sind die Anschlussteile 142 nicht auf dem Gehäuse vorgesehen.
  • 10 ist eine Schnittansicht eines Formwerkzeugs 150, das ein Ausbildungsverfahren einer Formmasse 122 zeigt. Um die Formmasse 122 zu auszubilden, wird der Träger 110 mit einer Mehrzahl von Dies 100, die daran angebracht sind, auf einen unteren Formrahmen 152 des Formwerkzeugs 150 angeordnet. Die Formmasse 122 in einer gelförmigen, flüssigen oder festen Form wird auf eine Ladeöffnung des Werkzeugs 150 platziert und ein oberer Formrahmen 154 mit Trennfolie-Klammern wird über dem Träger 110 platziert. Ein Vakuum des Werkzeugs wird eingeschaltet und Tauchkolben 156 werden aktiviert, um die Formmasse 122 herauszudrücken und einzuspritzen, um die Formrahmen 152 und 154 mit der Formmasse 122 zu füllen. Die Formmasse 122 wird dann ausgehärtet oder aushärten gelassen, der obere Formrahmen 154 wird geöffnet und der Träger 110 wird von dem unteren Formrahmen 152 entfernt.
  • 11 zeigt eine Schnittansicht einer gekapselten Halbleitervorrichtung 140', die eine Mehrzahl von integrierten Schaltungs-Dies 100 umfasst, die zusammen gekapselt sind, in Übereinstimmung mit manchen Ausführungsformen. Zwei oder mehr integrierte Schaltungs-Dies 100 können mittels der Verfahren, die hier beschrieben sind, zusammen gekapselt werden und dann an Risslinien 132' vereinzelt werden, um die gekapselte Halbleitervorrichtung 140' auszubilden. Teile der Verbindungsstruktur 130 stellen horizontale elektrische Verbindungen für die integrierten Schaltungs-Dies 100 bereit. Manche der leitenden Verbindungen 130M‘ und Durchkontaktierungen 130V können beispielsweise eine Verdrahtung zwischen zwei oder mehreren Dies 100 umfassen. Anschlussteile 142 (siehe 9) können mit Teilen der Verbindungsstruktur 130 verbunden sein, müssen es aber nicht.
  • 12A und 12B sind Draufsichten, die eine Wallstruktur 120' zeigen, die auf einem integrierten Schaltungs-Die 100 ausgebildet ist, in Übereinstimmung mit manchen Ausführungsformen. Die Dies 100 haben üblicherweise eine quadratische oder rechteckige Form. In 12A ist der Die 100 quadratisch und die Wallstruktur 120' ist direkt auf den Rändern des Dies 100 ausgebildet. Die Wallstruktur 120' umfasst eine im Wesentlichen quadratische Ringform, die der Gestalt des Dies 100 folgt. In 12B ist der Die 100 rechteckig und die Wallstruktur 120' hat auch im Wesentlichen eine rechteckige Form. Die Wallstruktur 120' ist jedoch in der Nähe der Ränder des Dies 100 angeordnet, hat aber von den Rändern des Dies 100 einen vorbestimmten Abstand. Die Wallstruktur 120' kann in manchen Ausführungsformen beispielsweise von den Rändern des Dies 100 einen Abstand von wenigen µm haben. 12B zeigt auch, dass die Ecken der Wallstruktur 120' nicht rechtwinklig sein müssen sondern andere Formen haben können, etwa abgewinkelt. Die Ecken der Wallstruktur 120' können alternativ abgerundet sein oder andere Formen haben. Die Dies 100 und die Wallstrukturen 120' können beispielsweise auch andere Formen und relative Formen und Abmessungen haben.
  • Manche Ausführungsformen der vorliegenden Offenbarung weisen Verfahren zum Kapseln von Halbleitervorrichtungen auf. Gekapselte Halbleitervorrichtungen können mittels der neuen Verfahren, die hier beschrieben sind, gekapselt werden.
  • Manche Vorteile der Ausführungsformen der vorliegenden Offenbarung umfassen das Bereitstellen von Kapselungsverfahren, die ein neues Design zur Bedeckung mit Formmasse umfassen. Die Wallstrukturen führen dazu, dass mehr Formmasse in der Nähe der Dies aufgebracht wird, so dass Eckbereiche der Dies durch die Formmasse geschützt sind. Das Verringern der Höhe der Wallstrukturen mittels Schleifens und/oder eines CMP-Verfahrens führt dazu, dass Vertiefungen in der oberen Fläche der Formmasse verringert oder beseitigt werden. Die verbesserte Planheit der oberen Fläche der Formmasse führt zu einer verbesserten Oberfläche für das Ausbilden der Verbindungsstruktur, was zu verbesserter Vorrichtungsleistung und verbessertem Kapselungsertrag führt. Die Wallstrukturen verringern oder verhindern auch das Überfließen der Formmasse auf die Die-Oberfläche während des Aufbringungsverfahrens der Formmasse. Des Weiteren sind die neuen Kapselungsverfahren und die Kapselungsstrukturen, die hier beschrieben sind, leicht in Herstellungs- und Kapselungs-Verfahrensflüssen implementierbar.
  • In manchen Ausführungsformen umfasst ein Verfahren zum Kapseln einer Halbleitervorrichtung das Ausbilden einer Wallstruktur auf einer Mehrzahl von Dies in der Nähe von Randbereichen der Mehrzahl von Dies, das Anordnen einer Formmasse um die Mehrzahl von Dies, wobei die Formmasse durch die Wallstruktur gehindert wird, die Flächen der Dies in mittleren Bereichen der Dies zu erreichen, und das Entfernen eines oberen Abschnitts der Formmasse und eines oberen Abschnitts der Wallstruktur.
  • In manchen Ausführungsformen umfasst ein Verfahren zum Kapseln einer Halbleitervorrichtung das Verbinden einer Mehrzahl von Dies mit einem Träger, das Ausbilden einer Wallstruktur auf jedem der Mehrzahl von Dies in der Nähe von Randbereichen der Mehrzahl von Dies und das Anordnen einer Formmasse über dem Träger um die Mehrzahl von Dies. Das Verfahren umfasst das Entfernen eines oberen Abschnitts der Formmasse und eines oberen Abschnitts der Wallstruktur und das Ausbilden einer Verbindungsstruktur über der Mehrzahl von Dies und der Formmasse. Der Träger wird entfernt und die Formmasse und die Verbindungsstruktur werden vereinzelt, um eine Mehrzahl von gekapselten Halbleitervorrichtungen auszubilden.
  • Eine gekapselte Halbleitervorrichtung wird auch beschrieben, die einen integrierten Schaltungs-Die, der eine Mehrzahl von Kontaktinseln und eine Wallstruktur umfasst, die darauf ausgebildet sind, wobei die Wallstruktur um die Mehrzahl von Kontaktinseln in der Nähe von Randbereichen des integrierten Schaltungs-Dies angeordnet ist. Eine Formmasse ist um den integrierten Schaltungs-Die und die Wallstruktur angeordnet. Eine Verbindungsstruktur ist über dem integrierten Schaltungs-Die und der Formmasse angeordnet.
  • Das Vorangegangene beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren.

Claims (18)

  1. Verfahren zum Kapseln einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Ausbilden einer Wallstruktur (120) auf einer Mehrzahl von Dies (100) in Randbereichen der Mehrzahl von Dies; Anordnen einer Formmasse (122) um die Mehrzahl von Dies, wobei die Formmasse durch die Wallstruktur gehindert wird, die Flächen der Dies in mittleren Bereichen der Dies zu erreichen; und Entfernen eines oberen Abschnitts der Formmasse und eines oberen Abschnitts der Wallstruktur.
  2. Verfahren nach Anspruch 1, wobei das Entfernen des oberen Abschnitts der Formmasse und des oberen Abschnitts der Wallstruktur ein Schleifverfahren oder ein chemisch-mechanisches Polier-Verfahren, ein CMP-Verfahren, umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Entfernen des oberen Abschnitts der Formmasse das Entfernen eines Abschnitts der Formmasse in einem an die Wallstruktur (120') angrenzenden Bereich (128) umfasst.
  4. Verfahren nach einem der vorangegangenen Ansprüche, das weiter das Ausbilden einer Verbindungsstruktur (130) über der Mehrzahl von Dies und der Formmasse umfasst.
  5. Verfahren nach Anspruch 4, das weiter das Verbinden einer Mehrzahl von Anschlussteilen mit der Verbindungsstruktur (130) umfasst.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Ausbilden der Verbindungsstruktur das Ausbilden von Fan-Out-Bereichen umfasst.
  7. Verfahren nach einem der Ansprüche 4 bis 6, wobei das Ausbilden der Verbindungsstruktur das Ausbilden einer Nach-Passivierungs-Verbindungs-Struktur, einer PPI-Struktur, oder einer Umverteilungsschicht , RDL , umfasst.
  8. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Verfahren weiter Folgendes umfasst: Verbinden der Mehrzahl von Dies (100) mit einem Träger (110); Ausbilden einer Verbindungsstruktur (130) über der Mehrzahl von Dies und der Formmasse; Entfernen des Trägers (110); und Schneiden der Formmasse und der Verbindungsstruktur, um eine Mehrzahl von gekapselten Halbleitervorrichtungen auszubilden.
  9. Verfahren nach Anspruch 8, wobei das Ausbilden der Wallstruktur ausgeführt wird, bevor die Mehrzahl von Dies mit dem Träger verbunden werden, oder wobei das Ausbilden der Wallstruktur ausgeführt wird, nachdem die Mehrzahl von Dies mit dem Träger verbunden werden.
  10. Verfahren nach Anspruch 8 oder 9, wobei das Ausbilden der Wallstruktur ein Verfahren umfasst, das aus einer Gruppe ausgewählt ist, die aus einem Befestigungsverfahren, einem Lithographieverfahren, einem Rotationsbeschichtungsverfahren, einem Abscheidungsverfahren, einem Laminierverfahren, einem Verfahren zum Ausbilden einer Materialschicht auf der Mehrzahl von Dies und Kombinationen daraus besteht.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei jeder der Mehrzahl von Dies eine Mehrzahl von Kontaktinseln (104) aufweist, die darauf angeordnet sind, wobei die Mehrzahl von Kontaktinseln eine erste Höhe aufweisen und wobei das Ausbilden der Wallstruktur das Ausbilden einer Wallstruktur umfasst, die eine zweite Höhe aufweist, wobei die zweite Höhe größer als die erste Höhe ist.
  12. Verfahren nach Anspruch 11, wobei das Entfernen des oberen Abschnitts der Wallstruktur das Ausbilden einer Wallstruktur umfasst, die eine dritte Höhe aufweist, wobei die dritte Höhe größer oder gleich der ersten Höhe ist.
  13. Verfahren nach Anspruch 11 oder 12, wobei die Formmasse die zweite Höhe in der Nähe der Wallstruktur aufweist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei jeder der Mehrzahl von Dies eine erste Fläche und eine zweite Fläche aufweist, die der ersten Fläche gegenüber liegt, wobei die Mehrzahl von Kontaktinseln und die Wallstruktur auf der ersten Fläche von jedem der Dies angeordnet sind, wobei die Formmasse über der ersten Fläche von jedem der Dies angeordnet ist und wobei die Formmasse koplanar mit der zweiten Fläche von jedem der Dies ist.
  15. Verfahren nach einem der vorangehenden Ansprüche, wobei die Wallstruktur ein Material aufweist, das aus einer Gruppe ausgewählt ist, die aus Polyimid, PI, Polybenzoxazol, PBO, Unterfüllungs-Material, UF-Material, strukturierbarem Epoxid, nicht entfernbarem Photoresist, Lotmittel-Maskenmaterial und Kombinationen daraus besteht.
  16. Verfahren nach einem der vorangehenden Ansprüche, wobei die Wallstruktur eine Abdichtungs-Ringstruktur aufweist.
  17. Verfahren nach einem der vorangehenden Ansprüche, wobei die Wallstruktur gerade Seitenwände oder abgeschrägte Seitenwände aufweist.
  18. Verfahren nach einem der vorangehenden Ansprüche, wobei die Formmasse um und zwischen der Mehrzahl von Dies angeordnet ist.
DE102014110666.0A 2014-07-08 2014-07-29 Verfahren zum kapseln von halbleitervorrichtungen Active DE102014110666B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/326,228 US9847317B2 (en) 2014-07-08 2014-07-08 Methods of packaging semiconductor devices and packaged semiconductor devices
US14/326,228 2014-07-08

Publications (2)

Publication Number Publication Date
DE102014110666A1 DE102014110666A1 (de) 2016-01-14
DE102014110666B4 true DE102014110666B4 (de) 2019-01-10

Family

ID=54866816

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014019950.9A Active DE102014019950B4 (de) 2014-07-08 2014-07-29 Gekapselte halbleitervorrichtungen
DE102014110666.0A Active DE102014110666B4 (de) 2014-07-08 2014-07-29 Verfahren zum kapseln von halbleitervorrichtungen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102014019950.9A Active DE102014019950B4 (de) 2014-07-08 2014-07-29 Gekapselte halbleitervorrichtungen

Country Status (5)

Country Link
US (3) US9847317B2 (de)
KR (1) KR101731683B1 (de)
CN (1) CN105244289B (de)
DE (2) DE102014019950B4 (de)
TW (1) TWI593065B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276421B2 (en) * 2016-03-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, integrated fan-out package array, and method of manufacturing integrated fan-out packages
US20170271734A1 (en) * 2016-03-17 2017-09-21 Multek Technologies Limited Embedded cavity in printed circuit board by solder mask dam
TWI663753B (zh) * 2016-05-25 2019-06-21 朱振甫 在組裝模組中填充有機或無機液體的方法
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
CN105977224A (zh) * 2016-06-23 2016-09-28 华天科技（西安）有限公司 一种防止表面溢塑封料的封装件围坝结构及其制造方法
US10229865B2 (en) * 2016-06-23 2019-03-12 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10062654B2 (en) * 2016-07-20 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
KR101952862B1 (ko) 2016-08-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
US10499500B2 (en) 2016-11-04 2019-12-03 Flex Ltd. Circuit board with embedded metal pallet and a method of fabricating the circuit board
US10458778B2 (en) 2016-11-17 2019-10-29 Multek Technologies Limited Inline metrology on air flotation for PCB applications
US10297478B2 (en) * 2016-11-23 2019-05-21 Rohinni, LLC Method and apparatus for embedding semiconductor devices
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
IT201700055942A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
US10541228B2 (en) 2017-06-15 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages formed using RDL-last process
US10490472B2 (en) 2017-08-30 2019-11-26 Qualcomm Incorporated Air cavity mold
US10522440B2 (en) * 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10283461B1 (en) 2017-11-22 2019-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure and method forming same
US10629554B2 (en) * 2018-04-13 2020-04-21 Powertech Technology Inc. Package structure and manufacturing method thereof
US11075173B2 (en) 2018-10-31 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming same
KR102570902B1 (ko) * 2018-11-23 2023-08-25 삼성전자주식회사 반도체 패키지
US11022580B1 (en) 2019-01-31 2021-06-01 Flex Ltd. Low impedance structure for PCB based electrodes
US11668686B1 (en) 2019-06-17 2023-06-06 Flex Ltd. Batteryless architecture for color detection in smart labels
KR102203649B1 (ko) * 2019-09-10 2021-01-15 (주)라이타이저 서브 픽셀 csp, 서브 픽셀 csp의 제조 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102711421B1 (ko) * 2019-09-19 2024-09-30 삼성전자주식회사 반도체 패키지
US11128268B1 (en) 2020-05-28 2021-09-21 Nxp Usa, Inc. Power amplifier packages containing peripherally-encapsulated dies and methods for the fabrication thereof
US11469197B2 (en) * 2020-08-26 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
CN113078104A (zh) * 2021-03-29 2021-07-06 青岛科技大学 一种制造微电子集成电路元件的方法
US11894343B2 (en) * 2021-05-24 2024-02-06 Western Digital Technologies, Inc. Vertical semiconductor device with side grooves
CN113644046B (zh) * 2021-07-19 2022-10-14 太极半导体（苏州）有限公司 一种nand闪存芯片的边缘封装工艺及其结构
KR20230060092A (ko) * 2021-10-27 2023-05-04 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136004A1 (en) 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
US20100062563A1 (en) 2008-09-05 2010-03-11 Infineon Technologies Ag Method of manufacturing a stacked die module
US20110260336A1 (en) 2010-04-26 2011-10-27 Nepes Corporation Wafer level semiconductor package and fabrication method thereof
US20140103488A1 (en) 2012-10-11 2014-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. POP Structures and Methods of Forming the Same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936932A (ja) * 1983-05-25 1984-02-29 Hitachi Ltd 半導体集積回路
JPH0493051A (ja) 1990-08-08 1992-03-25 Nec Corp 薄型モジュール
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
KR100343432B1 (ko) 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
JP3651413B2 (ja) 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
US8021930B2 (en) 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US8877567B2 (en) * 2010-11-18 2014-11-04 Stats Chippac, Ltd. Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
CN102543767B (zh) * 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
JP5927756B2 (ja) * 2010-12-17 2016-06-01 ソニー株式会社 半導体装置及び半導体装置の製造方法
US8492181B2 (en) * 2011-12-22 2013-07-23 Stmicroelectronics Pte Ltd. Embedded wafer level optical package structure and manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136004A1 (en) 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
US20100062563A1 (en) 2008-09-05 2010-03-11 Infineon Technologies Ag Method of manufacturing a stacked die module
US20110260336A1 (en) 2010-04-26 2011-10-27 Nepes Corporation Wafer level semiconductor package and fabrication method thereof
US20140103488A1 (en) 2012-10-11 2014-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. POP Structures and Methods of Forming the Same

Also Published As

Publication number Publication date
CN105244289B (zh) 2018-08-28
US20180342482A1 (en) 2018-11-29
US20180108637A1 (en) 2018-04-19
DE102014110666A1 (de) 2016-01-14
US10043778B2 (en) 2018-08-07
US9847317B2 (en) 2017-12-19
DE102014019950B4 (de) 2024-03-07
CN105244289A (zh) 2016-01-13
KR20160006094A (ko) 2016-01-18
TWI593065B (zh) 2017-07-21
US10510719B2 (en) 2019-12-17
TW201603202A (zh) 2016-01-16
US20160013152A1 (en) 2016-01-14
KR101731683B1 (ko) 2017-04-28

Similar Documents

Publication Publication Date Title
DE102014110666B4 (de) Verfahren zum kapseln von halbleitervorrichtungen
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102016101770B4 (de) Chippaket und Bildungsverfahren für Chippaket
DE102016119033B4 (de) Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102014112433B4 (de) Ausrichtungsmarkierungs-Design für Chipgehäuse und Verfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015106585B4 (de) Gehäuse mit UBM und Verfahren zum Bilden
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102016101287B4 (de) Halbleitervorrichtungsstruktur und verfahren zu deren bildung
DE102017119017A1 (de) Thermisches grenzflächenmaterial mit unterschiedlichen dicken in packungen
DE102019117006A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102016100378A1 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102016116088A1 (de) Halbleitervorrichtung und Verfahren
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102015116822A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015106733A1 (de) Struktur und herangehensweise zum verhindern von dünnwaferriss
DE102015110635A1 (de) Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren
DE102015108684A1 (de) Beseitigen von durch sägen hervorgerufenes ablösen durch ausbilden von gräben
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102015106616A1 (de) Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102014019950

Country of ref document: DE

R020 Patent grant now final