JPS5936932A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS5936932A
JPS5936932A JP58090680A JP9068083A JPS5936932A JP S5936932 A JPS5936932 A JP S5936932A JP 58090680 A JP58090680 A JP 58090680A JP 9068083 A JP9068083 A JP 9068083A JP S5936932 A JPS5936932 A JP S5936932A
Authority
JP
Japan
Prior art keywords
film
dam
passivation film
polyimide resin
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58090680A
Other languages
English (en)
Inventor
Hiromitsu Mishimagi
三島木　宏光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58090680A priority Critical patent/JPS5936932A/ja
Publication of JPS5936932A publication Critical patent/JPS5936932A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体集積回路に関する。
一般に、ダイオード、トランジスタ等の半導体素子並び
にこれらの素子を集積したＩＣやＬＳＩは、外部Ｘ非気
たとえば水分や有害不純物等の影詐を受けやすくその特
性が劣化しやすい。その一つに基体表■のアルミニウム
配線層の腐食問題があり１％にＷ脂封止形子導体装Ｗで
は、エポキシ糸樹脂等封正に用いる樹脂が吸水性である
ことから大きな問題である。
従来、上記アルミニウム配線層の腐食を防止する方法と
しては、アルミニウム配線層上を酸化シリコン等のパシ
ベーション膜でＭ５方法が一般に用いられている。その
場合、そのパシベーション膜を形成する方法としては、
アルミニ９ムの融点を考慮して低温の化学気相成長法（
ＣＶＤ法）あるいはスパッタ法等が用いられる。
ところで、上記アルミニウム配線層上を覆うパシベーシ
ョン膜は、それを厚（すればするほどその耐雰曲気性（
すなわち原論性）を向上させることができる。耐雰囲気
性を容認できる厚さとしては、膜の柚類にもよるが最低
２〜３μｍ程度である。しかしこの様に上記パシベーシ
ョン膜を厚く形成しようとする場合、ＣＶＤ法では１〜
１．５μｍ以上になるとクラックが発生しやすく、また
スパッタ法では膜の生成速度が極めて遅い等の問題が生
ずる。
一方、上記パシベーション膜材料としてポリイミド樹脂
等のを機構脂膜を用いる方法がある。この方法では、Ｉ
ｍ脂溶液の粘度あるいは塗布時の回転数をコントロール
することにより、容易に厚膜を得ることができる。しか
しながら、このパシベーション膜としての有機樹脂膜は
、基体上面全体に形成されてスクライブ領域にも膜厚の
大なる有機樹脂膜が形成されることより、ダイ分割時に
スクライブがやりにくいと共に、スクライブ領域近傍の
有機樹脂膜が下地膜とはがれたりあるいはそれ自体がひ
っかき等の機械的衝撃に弱いため破損したりして信幀度
の悪いパシベーション膜になってしまう欠点がある。
それゆえ本発明の目的は、上述した従来の諸問題を解決
し、もって高信頼度のパシベーション膜を有する牛導体
集檀回路を提供することにある。
このような目的を達成するために１本発明においては１
回路菓子、相互配線およびポンディングパッドが形成さ
れた半導体基体から成る千導体集積回鮎６において、前
記ポンディングパッドが形成された部分な除く前記半導
体基体の表面を覆って、ポリイミド樹脂膜を形成してな
ることを特徴とする。
以下１本発明の実施例を用いて具体的に説明する。
第１図〜第２図は、本発明の一実施例であるＭＯＳ　Ｉ
Ｃにおけるパシベーション膜の製法を工程順に示す断面
図である。同図を用いて本発明にかかるＭＯ８ＩＣにお
けるパシベーション膜の製法を工程順に詳述する。
（７）まず、第１図に略本するようなＭＯ８素子が形成
された基体（ウェーハ）を用意する。同図において、１
は、シリコンウェーハで、この表面にソース並びにドレ
インである拡散層１ａ、ｌｂが設けられている。２は、
フィールド酸化シリコン膜、３は、ゲート酸化シリコン
膜、４は、ゲート電極である低抵抗の多結晶シリコン層
、４ａは。
ソース電極並びにソース用配線層、４ｂ〜４ｃは。
第１７ｉ配線層、５は、リンシリケートガラス膜などの
絶縁膜、６と６ａは、アルミニウム配線層等の第２層配
線層、７は、第２層配線層を保護するための酸化シリコ
ン膜等の絶縁膜、８は、ポンディングパッド領域である
。
すなわち、第１図に略本するものは、シリコンウェーハ
・１に選択不純物拡散等の種々のウェー７１処理を施こ
してＭＯ８素子等を設け、その後にこれらのＭＯ８票子
等の１ｉｔ−並びに相互配線を多層配線構造にしてシリ
コンウエーノ・１上に設けたものである。
（イ）第１図に示すような基体上面全体にポンディング
パッドｔｍおよび本発明にかかるダムを形成するための
アルミニウム膜を形成し、フォトエツチング技術を用い
て不要なアルミニウム膜を取り除いてポンディングパッ
ド’１１１９並びにダム１０を同時に形成する（第２図
）。ダム１０の形状として神々の態様のものとすること
ができるが、本実施例においては、ボンディングツク・
ンド電−９の内周縁に閉じた形状をもって形成し、その
膜厚は１μｍ１１度のものとするうなお１本実施例にお
いては、ダムＩＯの製作にあたっては、ホン１イングパ
ツド電１！！１！９を形成するためのアルミニウム真空
蒸着膜＝フォトエツチングによるノくターン形成という
プロセスを利用しているが、これに限定されず、ボンデ
ィングバ・ノド１ｌｌｉ！ｉ＋９とは別１−の製造プ・
ロセスを用い、その材料としてアルミニウムではなく１
種々の金鴫膜あるいは絶縁膜を用いて製作することがで
きる。
（つ）ついで、ダム１０内側の絶縁膜７にノ（シベーシ
ョン膜としての液状のボ１１イオド樹脂の絶縁物１１を
滴下法により充填する。この場合、ポリイミド樹脂の波
状の絶縁物１１は、その表面張力とダム１０の膜厚とに
より、ダムｌＯの膜厚の２〜３倍の旨さにもつあかるう
しかも液状の絶縁物１１を滴下塗布するものであるため
に、シリコンウエーノ・１上の絶縁膜７表面の凹凸部を
埋めしかもその絶縁物１１表面は、この下地膜である絶
縁膜７表面の凹凸にもかかわらず平坦なものとなる。
に）ついで、熱処理を行なってポリイミド樹脂の絶縁物
１１を硬化させて（ベーキング処理）。
パシベーション膜１１ａを形成する。
（３）　シリコンウェーハ１上のスクライブ領域にダイ
ヤモンドツール等で傷を入れ、しかる後ダイ分割しＩＣ
チップを得る（第２図）、、ついで、ＩＣチップをダイ
ポンディングし、金線やアルミニウム線等の金属細線を
ポンディングパッド電極９にワイヤボンディングする。
上述した製法は、パシベーション膜１１ａを形成する前
にあらかじめ、所定の膜厚をもってダム１０を設けてお
き、このダム１０内に液状の絶縁物１１を滴下法等によ
り充填して、この充填された液状の絶縁物をダム１０に
よって堝止めて所定の厚膜に形成するものである。その
ため、従来においてパシベーション膜１１ａとしてのポ
リイミド樹脂膜を数μｍ形成する際には、塗布やベーク
等の作業時間が８時間程度必要であった（数回の塗布、
ベーク作業を行なって数μｍの厚膜を得る必要がある）
ものが１本発明によれば、ポリイミド樹脂膜を形成する
ための塗布、ベーク作業時間を９０分程度に短縮するこ
とができる。
また、本発明によれば、ダム１０の膜厚を所定の値に設
定することにより、所望の膜厚を液状の絶縁物１１の塗
布猷を機械的にコントロールして自動的にかつ制御よく
得ることができる。そのため、自動化したパシベーショ
ン膜の製作ができる。
さらに本発明は、ウェーハ処理工程中に、パシベーショ
ン膜を形成することができ、【、かもスクライブ領域に
はパシベーション膜１１ａを鼓錯てることなく、ダイ分
割できるものである。そのため、ダイ分割はパシベーシ
ョン膜の膜厚にかかわりなく容易となり、ダイ分割時に
パシベーション膜１１ａに何らの損傷をも与えず、１シ
膜とあいまって高信頼度のパシベーション膜１１ａを得
ることができる。
なお、上述［７たそれぞれの実施例は、下地膜と１７で
酸化シリコン膜などの絶縁膜上にポリイミド樹脂膜を形
成［、たものであるか、ポリイミド樹脂膜と下地膜との
密着性を改善するために下地膜として酸化シリコン膜上
にアルミナ膜を形成【また絶縁膜とすることもできる。
【図面の簡単な説明】
第１図〜第２図は１不発ψＪの実施例であるＭＯ８ＩＣ
における製法を工程順に示″′ｒ断面図である。 １・・・シリコンウェーハ、ｌａ、ｌｂ・・・Ｄム敗層
。 ２・・・フィールド酸化シリコン膜、３・・・ゲート酸
化シリコン膜、４〜４ｃ・・・第１層配線層、５・・・
層間絶縁膜、６，６ａ・・・第２層配線層、７・・・絶
縁膜。 ９・・・ポンディングパッド［ｍ、１０・・・ダム、　
１１　ａパ°パシベーションＮ、１２・・・ボンディン
グワイヤ。

Claims (1)

    【特許請求の範囲】
  1. １、回路素子、相互配線およびゲンディングパ・ノドが
    形成された半導体基体から成る半導体集積回路において
    、前記ポンディングパッドが形成された部分を除く前記
    半導体基体の表面を覆って、１リイミド樹脂膜を形成し
    てなることを特徴とする半導体集積回路。
JP58090680A 1983-05-25 1983-05-25 半導体集積回路 Pending JPS5936932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58090680A JPS5936932A (ja) 1983-05-25 1983-05-25 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58090680A JPS5936932A (ja) 1983-05-25 1983-05-25 半導体集積回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6001976A Division JPS52143766A (en) 1976-05-26 1976-05-26 Production of passivation film

Publications (1)

Publication Number Publication Date
JPS5936932A true JPS5936932A (ja) 1984-02-29

Family

ID=14005246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58090680A Pending JPS5936932A (ja) 1983-05-25 1983-05-25 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS5936932A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450828B2 (en) 2008-07-29 2013-05-28 Mitsubishi Electric Corporation Semiconductor device
US20160013152A1 (en) * 2014-07-08 2016-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Packaging Semiconductor Devices and Packaged Semiconductor Devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450828B2 (en) 2008-07-29 2013-05-28 Mitsubishi Electric Corporation Semiconductor device
DE102009014056B4 (de) * 2008-07-29 2014-02-06 Mitsubishi Electric Corporation Halbleitervorrichtung
US20160013152A1 (en) * 2014-07-08 2016-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Packaging Semiconductor Devices and Packaged Semiconductor Devices
US9847317B2 (en) * 2014-07-08 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US10043778B2 (en) 2014-07-08 2018-08-07 Taiwan Semiconductor Manufacturing Company Methods of packaging semiconductor devices and packaged semiconductor devices
US10510719B2 (en) 2014-07-08 2019-12-17 Taiwan Semiconductor Manufacturing Company Methods of packaging semiconductor devices and packaged semiconductor devices

Similar Documents

Publication Publication Date Title
US5300461A (en) Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US6607970B1 (en) Semiconductor device and method of manufacturing the same
JPH08306771A (ja) 半導体装置とその製造方法
KR20010062130A (ko) 반도체 장치
JPH07201875A (ja) 集積回路の製造において低比誘電率材料を使用するための方法
JP2001144213A (ja) 半導体装置の製造方法および半導体装置
US5874356A (en) Method for forming zig-zag bordered openings in semiconductor structures
JPS5936932A (ja) 半導体集積回路
US3720997A (en) Eutectic plating and breaking silicon wafers
JP2844633B2 (ja) 接着増進剤を有するプラスチック封止用半導体ダイ
JPS5936933A (ja) パシベ−シヨン膜の製法
JPH0555199A (ja) 半導体装置
KR100374300B1 (ko) 반도체용 구리 배선 제조 방법
JPH06267935A (ja) 半導体装置の製造方法
KR100883864B1 (ko) 반도체 소자의 제조 방법
JPS615562A (ja) 半導体装置
JPS63308924A (ja) 半導体装置
JPH0329308B2 (ja)
JPH06349814A (ja) 半導体集積回路装置
JP2727605B2 (ja) 半導体装置及びその製造方法
JPH04171835A (ja) 樹脂封止型半導体装置
JPH03209823A (ja) 樹脂封止型半導体装置
JPS6367751A (ja) 半導体装置
JPH0734437B2 (ja) 樹脂封止型半導体装置
JPS5956734A (ja) 半導体装置の製造方法