DE102015116822A1 - Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Halbleitervorrichtung und Herstellungsverfahren Download PDF

Info

Publication number
DE102015116822A1
DE102015116822A1 DE102015116822.7A DE102015116822A DE102015116822A1 DE 102015116822 A1 DE102015116822 A1 DE 102015116822A1 DE 102015116822 A DE102015116822 A DE 102015116822A DE 102015116822 A1 DE102015116822 A1 DE 102015116822A1
Authority
DE
Germany
Prior art keywords
semiconductor device
radius
grid gaps
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015116822.7A
Other languages
English (en)
Other versions
DE102015116822B4 (de
Inventor
Cheng-Hsien Hsieh
Chen-Hua Yu
Hsien-Wei Chen
Tsung-Shu Lin
Wei-Cheng Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015116822A1 publication Critical patent/DE102015116822A1/de
Application granted granted Critical
Publication of DE102015116822B4 publication Critical patent/DE102015116822B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Umverteilungsschicht mit einem Anschlusspad ist über einem Substrat mit einer oder mehreren Gitterlücken ausgebildet, die sich durch das Anschlusspad erstrecken. Die Gitterlücken können in einer runden Struktur angeordnet sein und eine Passivierungsschicht kann über dem Anschlusspad und den Gitterlücken ausgebildet sein. Eine Öffnung ist durch die Passivierungsschicht ausgebildet und eine Under-Bump-Metallisierung ist so ausgebildet, dass sie einen freiliegenden Teil des Anschlusspads berührt und sich über die Gitterlücken hinaus erstreckt. Indem die Gitterlücken verwendet werden, kann Seitenwand-Delaminierung und -Abschälen verringert oder vermieden werden, die sonst auftreten könnten.

Description

  • HINTERGRUND
  • Im Allgemeinen kann ein Halbleiter-Die mit anderen Vorrichtungen außerhalb des Halbleiter-Dies über eine Art von Kapselung verbunden werden, die Lötkontakthügel verwendet. Die Lötkontakthügel können so ausgebildet werden, dass anfänglich eine Schicht von Under-Bump-Metallisierungen in Kontakt mit einem leitenden Abschnitt des Halbleiter-Dies ausgebildet wird und dann Lot auf die Under-Bump-Metallisierung aufgebracht wird. Nachdem das Lot aufgebracht wurde, kann ein Aufschmelzvorgang ausgeführt werden, um das Lot die erwünschte Kontakthügelform zu bringen. Die Lötkontakthügel können dann in körperlichen Kontakt mit der externen Vorrichtung angeordnet werden, und ein weiterer Aufschmelzvorgang kann ausgeführt werden, um die Lötkontakthügel mit der externen Vorrichtung zu verbinden. Auf diese Weise kann eine elektrische Verbindung und eine körperliche Verbindung zwischen dem Halbleiter-Die und der externen Vorrichtung hergestellt werden, etwa einer Leiterplatte, einem weiteren Halbleiter-Die oder Ähnlichem.
  • Das Material, das die Under-Bump-Metallisierung bildet, ist jedoch nur eine weitere Art von Material, die auf einen Stapel von verschiedenen Materialien, etwa Dielektrika, Metallisierungsmaterialien, Ätzstoppmaterialien, Barriereschichtmaterialien und anderen Materialien angeordnet wird, die bei dem Ausbilden des Halbleiter-Dies verwendet werden. Jedes dieser verschiedenen Materialien kann einen eigenen Wärmeausdehnungskoeffizienten haben, der sich von dem der anderen Materialien unterscheidet. Diese Art von abweichenden Wärmeausdehnungskoeffizienten führt dazu, dass jedes der Materialien sich um eine anderen Wert ausdehnt, wenn der Halbleiter-Die während folgender Verarbeitung, Tests oder Verwendung erwärmt wird. Prinzipiell gibt es bei höheren Temperaturen eine Abweichung des Wärmeausdehnungskoeffizienten, der dazu führt, dass sich Spannungen zwischen den verschiedenen Materialien und daher den verschiedenen Teilen des Halbleiter-Dies aufbauen. Wenn sie nicht gesteuert werden, können diese Spannungen zur Trennung der verschiedenen Materialschichten führen, insbesondere wenn die verwendeten Materialien Kupfer und eine dielektrische Low-k-Schicht enthalten. Diese Delamination kann den Halbleiter-Die während des Herstellungsverfahrens oder auch während seiner vorgesehenen Verwendung beschädigen oder sogar zerstören.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeigt sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
  • 1 zeigt das Ausbilden von Durchkontaktierungen in Übereinstimmung mit einigen Ausführungsformen.
  • 2 zeigt Ausführungsformen einer ersten Halbleitervorrichtung in Übereinstimmung mit einigen Ausführungsformen.
  • 3 zeigt das Anordnen einer ersten Halbleitervorrichtung zwischen den Durchkontaktierungen in Übereinstimmung mit einigen Ausführungsformen.
  • 4 zeigt das Kapseln der ersten Halbleitervorrichtung und der Durchkontaktierungen in Übereinstimmung mit einigen Ausführungsformen.
  • 5 zeigt das Ausbilden von Umverteilungsschichten und externen Anschlüsse in Übereinstimmung mit einigen Ausführungsformen.
  • 6 zeigt eine vergrößerte Schnittansicht einer dritten Umverteilungsschicht mit einem Anschlusspad und Gitterlücken in Übereinstimmung mit einigen Ausführungsformen.
  • 7 ist eine Draufsicht eines Anschlusspads und von Gitterlücken in Übereinstimmung mit einigen Ausführungsformen.
  • 8 zeigt eine Schnittansicht von runden Gitterlücken in Übereinstimmung mit einigen Ausführungsformen.
  • 9 zeigt eine Schnittansicht von quadratischen Gitterlücken in Übereinstimmung mit einigen Ausführungsformen.
  • 10 zeigt Simulationsdaten, die eine Verringerung von Spannungen zeigt, die durch die Herstellung von Gitterlücken erreicht wird, in Übereinstimmung mit einigen Ausführungsformen.
  • 11 zeigt eine Struktur ohne Abspaltung oder Risse in Übereinstimmung mit einigen Ausführungsformen.
  • 12 zeigt ein Ablösen des Träger-Wafers in Übereinstimmung mit einigen Ausführungsformen.
  • 13 zeigt das Verbinden eines ersten Gehäuses mit einem zweiten Gehäuse in Übereinstimmung mit einigen Ausführungsformen.
  • 14 zeigt ein Vereinzelungsverfahren in Übereinstimmung mit einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen des vorgesehenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Die Haftschicht 103 wird auf dem Trägersubstrat 101 angeordnet, um zum Befestigen der darüber liegenden Strukturen (z. B. der Polymerschicht 105) beizutragen. In einer Ausführungsform kann die Haftschicht 103 einen Ultraviolettkleber aufweisen, der seine Hafteigenschaften verliert, wenn er ultraviolettem Licht ausgesetzt wird. Andere Arten von Klebern wie druckempfindliche Kleber, durch Strahlung aushärtbare Kleber, Epoxide, Kombinationen daraus oder Ähnliches können auch verwendet werden. Die Haftschicht 103 kann auf das Trägersubstrat 101 in einer halbflüssigen oder Gelform aufgebracht werden, die leicht unter Druck verformbar ist.
  • Die Polymerschicht 105 wird über der Haftschicht 103 angeordnet und wird verwendet, um z. B. für die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 Schutz zu bieten, nachdem die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 befestigt wurden. In einer Ausführungsform kann die Polymerschicht 105 aus Polybenzoxazole (PBO) bestehen, obwohl jedes andere geeignete Material wie Polyimid oder ein Polyimidderivat, Lötresist (SR) oder Ajinomoto Build-Up-Film (ABF) auch verwendet werden kann. Die Polymerschicht 105 kann z. B. durch Rotationsbeschichtungsverfahren mit einer Dicke von zwischen etwa 2 μm und etwa 15 μm angeordnet werden, etwa 5 μm, obwohl jedes andere geeignete Verfahren und Dicke alternativ verwendet werden kann.
  • Die erste Keimschicht 107 wird über der Polymerschicht 105 ausgebildet. In einer Ausführungsform ist die erste Keimschicht 107 eine dünne Schicht aus einem Leiter bzw. leitendem Material, die beim Ausbilden einer dickeren Schicht während darauffolgender Verarbeitungsschritte hilft. Die erste Keimschicht 107 kann eine Titanschicht von etwa 1.000 Å Dicke umfassen, gefolgt von einer Kupferschicht von etwa 5.000 Å Dicke. Die erste Keimschicht 107 kann durch Verfahren wie Sputtern, Verdampfen oder PECVD-Verfahren erzeugt werden, abhängig von den erwünschten Materialien. Die erste Keimschicht 107 kann so ausgebildet werden, dass sie eine Dicke von zwischen etwa 0,3 μm und etwa 1 μm hat, z. B. etwa 0,5 μm.
  • 1 zeigt auch das Anordnen und Strukturieren eines Fotolacks 109 über der ersten Keimschicht 107. In einer Ausführungsform kann der Fotolack 109 auf der ersten Keimschicht 107 z. B. durch eine Rotationsbeschichtungstechnik auf eine Höhe zwischen etwa 50 μm und etwa 250 μm angeordnet werden, etwa 120 μm. Nachdem es aufgebracht wurde, kann der Fotolack 109 dann strukturiert werden, indem der Fotolack 109 auf einer strukturierten Energiequelle (z. B. einer strukturierten Lichtquelle) ausgesetzt wird, um eine chemische Reaktion auszulösen, wodurch eine physikalische Änderung in den Abschnitten des Fotolacks 109 hervorgerufen wird, die der strukturierten Lichtquelle ausgesetzt sind. Ein Entwickler wird dann auf den belichteten Fotolack 109 aufgebracht, um von den physikalischen Änderungen zu profitieren und entweder den belichteten Teil des Fotolacks 109 oder den unbelichteten Teil des Fotolacks 109 zu entfernen, abhängig von der erwünschten Struktur.
  • In einer Ausführungsform ist die Struktur, die in dem Fotoresist 109 ausgebildet wird, eine Struktur für Durchkontaktierungen 111. Die Durchkontaktierungen 111 werden in einer Anordnung ausgebildet, die auf verschiedenen Seiten von nachfolgend angebrachten Vorrichtungen angeordnet werden, etwa der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. Es kann jedoch jede geeignete Anordnung für die Struktur der Durchkontaktierungen 111, etwa wenn sie so angeordnet sind, dass die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung auf gegenüberliegenden Seiten der Durchkontaktierungen 111 angeordnet sind, alternativ verwendet werden.
  • In einer Ausführungsform werden die Durchkontaktierungen 111 in dem Fotolack 109 ausgebildet. In einer Ausführungsform umfassen die Durchkontaktierungen 111 einen oder mehrere Leiter, etwa Kupfer, Wolfram, andere leitende Metalle oder Ähnliches und können beispielsweise durch Elektroplattieren, stromloses Plattieren oder Ähnliches ausgebildet werden. In einer Ausführungsform wird ein Elektroplattierverfahren verwendet, wobei die erste Keimschicht 107 und der Fotolack 109 in einer Elektroplattierlösung getaucht werden. Die Oberfläche der ersten Keimschicht 107 ist mit der negativen Seite einer externen Stromversorgung elektrisch so verbunden, dass die erste Keimschicht 107 als Kathode bei dem Elektroplattierverfahren dient. Eine feste leitende Anode, etwa eine Kupferanode, wird auch in die Lösung getaucht und wird an der positiven Seite der Stromversorgung befestigt. Die Atome von der Anode werden in der Lösung gelöst, aus der die Kathode, z. B. die erste Keimschicht 107, die gelösten Atome erhält, wodurch die freiliegenden leitenden Flächen der ersten Keimschicht 107 in der Öffnung des Fotolacks 109 plattiert werden.
  • Wenn die Durchkontaktierungen 111 durch den Fotolack 109 und die erste Keimschicht 107 ausgebildet wurden, kann der Fotolack 109 durch ein geeignetes Entfernungsverfahren (in 1 nicht gezeigt, aber in 3 unten gezeigt) entfernt werden. In einer Ausführungsform kann ein Plasma-Veraschungsverfahren verwendet werden, um den Fotolack 109 zu entfernen, wodurch die Temperatur des Fotolacks 109 erhöht werden kann, bis der Fotolack 109 sich thermisch zersetzt und entfernt werden kann. Jedes geeignete andere Verfahren, etwa Nassentfernen, kann jedoch alternativ verwendet werden. Das Entfernen des Fotolacks 109 kann die darunter liegenden Abschnitte der ersten Keimschicht 107 freilegen.
  • Nachdem sie freigelegt wurden, können die freigelegten Abschnitte der ersten Keimschicht 107 entfernt werden (in 1 nicht gezeigt, aber in 3 unten gezeigt). In einer Ausführungsform können die freigelegten Abschnitte der ersten Keimschicht 107 (z. B. die Abschnitte, die nicht von den Durchkontaktierungen 111 bedeckt sind) beispielsweise durch ein Nass- oder Trockenätzverfahren entfernt werden. Bei einem Trockenätzverfahren können die Reaktionsmittel beispielsweise auf eine erste Keimschicht 107 mit den Durchkontaktierungen 111 als Maske geführt werden. In einer weiteren Ausführungsform können Ätzmittel gesprüht oder anders mit der ersten Keimschicht 107 in Kontakt gebracht werden, um die freigelegten Abschnitte der ersten Keimschicht 107 zu entfernen. Nachdem der belichtete Teil der ersten Keimschicht 107 weggeätzt wurde, wird ein Teil der Polymerschicht 105 zwischen den Durchkontaktierungen 111 freigelegt.
  • 2 zeigt eine erste Halbleitervorrichtung 201, die an der Polymerschicht 105 in den Durchkontaktierungen 111 (in 2 nicht gezeigt, aber unten mit Bezug auf 3 gezeigt und beschrieben) angebracht wird. In einer Ausführungsform weist die erste Halbleitervorrichtung 201 ein erstes Substrat 203, erste aktive Vorrichtungen (nicht einzeln gezeigt), erste Metallisierungsschichten 205, erste Kontaktstellen 207, eine erste Passivierungsschicht 211 und erste externe Anschlüsse 209 auf. Das erste Substrat 203 kann Bulk-Silizium, dotiert oder undotiert, oder eine aktive Schicht aus einem Silizium-auf-Isolator-(SOI)-Substrat aufweisen. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium-auf-Isolator (SGOI) oder Kombinationen daraus. Andere Substrate, die verwendet werden können, umfassen Mehrschichtsubstrate, Gradientsubstrate oder Substrate mit Hybridorientierung.
  • Die ersten aktiven Vorrichtungen umfassen viele aktive Vorrichtungen und passive Vorrichtungen wie Kondensatoren, Widerstände, Induktoren und Ähnliches, die verwendet werden können, um die erwünschten strukturellen und funktionalen Anforderungen des Designs für die erste Halbleitervorrichtung 201 zu erfüllen. Die ersten aktiven Vorrichtungen können durch alle geeigneten Verfahren entweder in oder auf dem ersten Substrat 203 ausgebildet werden.
  • Die ersten Metallisierungsschichten 205 werden über dem ersten Substrat 203 und den ersten aktiven Vorrichtungen ausgebildet und sind so entworfen, dass sie mit den verschiedenen aktiven Vorrichtungen verbunden werden, um funktionale Vorrichtungen auszubilden. In einer Ausführungsform werden die ersten Metallisierungsschichten 205 aus abwechselnden Schichten aus Dielektrika und Leitern ausgebildet und können durch jedes geeignete Verfahren (etwa Abscheiden, Damascene, Dual-Damascene etc.) ausgebildet werden. In einer Ausführungsform können vier Metallisierungsschichten vorhanden sein, die von dem ersten Substrat 203 durch mindestens ein Zwischendielektrikum (ILD) getrennt sind, aber die genaue Zahl der ersten Metallisierungsschichten 205 hängt von dem Design der ersten Halbleitervorrichtung 201 ab.
  • Die ersten Kontaktstellen 207 können über und elektrisch verbunden mit den ersten Metallisierungsschichten 205 ausgebildet werden. Die ersten Kontaktstellen 207 können Aluminium aufweisen, aber andere Materialien wie Kupfer können alternativ verwendet werden. Die ersten Kontaktstellen 207 können durch ein Abscheideverfahren wie Sputtern ausgebildet werden, um eine Materialschicht (nicht gezeigt) auszubilden, und Teile der Materialschicht können dann durch ein geeignetes Verfahren (etwa fotolithographisches Maskieren und Ätzen) entfernt werden, um die ersten Kontaktstellen 207 auszubilden. Es kann jedoch jedes andere geeignete Verfahren verwendet werden, um die ersten Kontaktstellen 207 auszubilden. Die ersten Kontaktstellen können so ausgebildet werden, dass sie eine Dicke zwischen etwa 0,5 μm und etwa 4 μm haben, z. B. etwa 1,45 μm.
  • Die erste Passivierungsschicht 211 kann auf dem ersten Substrat 203 über der ersten Metallisierungsschicht 205 und den ersten Kontaktstellen 207 ausgebildet werden. Die erste Passivierungsschicht 211 kann aus einem oder mehreren geeigneten Dielektrika hergestellt sein, etwa Siliziumoxid, Siliziumnitrid, Low-k-Dielektrika wie Kohlenstoff-dotierte Oxide, Extremely-Low-k-Dielektrika wie mit porösem Kohlenstoff dotiertes Siliziumdioxid, Kombinationen daraus oder Ähnliches. Die erste Passivierungsschicht 211 kann durch ein Verfahren wie chemische Gasphasenabscheidung (CVD) ausgebildet werden, obwohl jedes geeignete Verfahren verwendet werden kann, und kann eine Dicke zwischen etwa 0,5 μm und etwa 5 μm haben, z. B. etwa 9,25 KÅ.
  • Die ersten externen Anschlüsse 209 können so ausgebildet sein, dass sie leitende Bereiche für einen Kontakt zwischen den ersten Kontaktstellen 207 und z. B. einer ersten Umverteilungsschicht 501 haben (in 2 nicht gezeigt, aber unten mit Bezug auf 5 gezeigt und beschrieben). In einer Ausführungsform können die ersten externen Anschlüsse 209 leitende Säulen sein und können ausgebildet werden, indem zuerst ein Fotoresist (nicht gezeigt) über der ersten Passivierungsschicht 211 mit einer Dicke zwischen etwa 5 μm und etwa 20 μm ausgebildet wird, z. B. etwa 10 μm. Der Fotolack kann strukturiert werden, um Teile der ersten Passivierungsschicht freizulegen, durch die sich die leitenden Säulen erstrecken. Nachdem es strukturiert wurde, kann das Fotoresist dann als Maske verwendet werden, um die erwünschten Teile der ersten Passivierungsschicht 211 zu entfernen, wodurch die Teile der darunter liegenden ersten Kontaktstellen 207 freigelegt werden, die die ersten externen Anschlüsse 209 später berühren.
  • Die ersten externen Anschlüsse 209 können in den Öffnungen sowohl der ersten Passivierungsschicht 211 als auch des Fotolacks ausgebildet werden. Die ersten externen Anschlüsse 209 können aus einem Leiter wie Kupfer ausgebildet werden, obwohl andere Leiter wie Nickel, Gold oder Metalllegierung, Kombinationen daraus oder Ähnliches auch verwendet werden können. Zusätzlich können die ersten externen Anschlüsse 209 durch ein Verfahren wie Elektroplattieren ausgebildet werden, wobei ein elektrischer Strom durch die leitenden Abschnitte der ersten Kontaktstellen 207 geleitet wird, auf denen die ersten externen Anschlüsse 209 ausgebildet werden sollen, und die ersten Kontaktstellen 207 werden in eine Lösung getaucht. Die Lösung und der elektrische Strom scheiden z. B. Kupfer in den Öffnungen ab, um die Öffnungen des Fotolacks und der ersten Passivierungsschicht 211 zu füllen/zu überfüllen, wodurch die ersten externen Anschlüsse 209 ausgebildet werden. Überschüssiger Leiter und Fotolack außerhalb der Öffnungen der ersten Passivierungsschicht 211 kann dann beispielsweise durch ein Veraschungsverfahren, ein chemisch-mechanisches Polier-(CMP)-Verfahren, Kombinationen daraus oder Ähnliches entfernt werden.
  • Wie jedoch ein Fachmann erkennen wird, ist das oben beschriebene Verfahren, um die ersten externen Anschlüsse 209 auszubilden, nur eine solche Beschreibung und soll die Ausführungsformen für dieses genaue Verfahren nicht einschränken. Stattdessen soll das beschriebene Verfahren nur beispielhaft sein, da jedes geeignete Verfahren zum Ausbilden der ersten externen Anschlüsse 209 alternativ verwendet werden kann. Alle geeigneten Verfahren sollen vollständig in dem Schutzumfang der vorliegenden Ausführungsformen eingeschlossen sein.
  • Auf der entgegengesetzten Seite des ersten Substrats 203 als die ersten Metallisierungsschichten 205 kann ein Die-Befestigungsfilm (DAF) 217 ausgebildet werden, um dazu beizutragen, die erste Halbleitervorrichtung 201 an der Polymerschicht 105 zu befestigen. In einer Ausführungsform besteht der Die-Befestigungsfilm 217 aus einem Epoxidharz, einem Phenolharz, Acrylkautschuk, Siliziumoxid-Füllmaterial oder einer Kombinationen daraus und wird durch eine Laminiertechnik aufgebracht. Jedes andere geeignete alternative Material und Ausbildungsverfahren kann jedoch alternativ verwendet werden.
  • 3 zeigt das Anordnen der ersten Halbleitervorrichtung 201 auf der Polymerschicht 105 und das Anordnen einer zweiten Halbleitervorrichtung 301. In einer Ausführungsform kann die zweite Halbleitervorrichtung 301 ein zweites Substrat 303, zweite aktive Vorrichtungen (nicht einzeln gezeigt), zweite Metallisierungsschichten 305, zweite Kontaktstellen 307 und eine zweite Passivierungsschicht 311 und zweite externe Anschlüsse 309 aufweisen. In einer Ausführungsform können das zweite Substrat 303, die zweiten aktiven Vorrichtungen, die zweiten Metallisierungsschichten 305, die zweiten Kontaktstellen 307, die zweite Passivierungsschicht 311 und die zweiten externen Anschlüsse 309 dem ersten Substrat 203, den ersten aktiven Vorrichtungen, den ersten Metallisierungsschichten 205, den ersten Kontaktstellen 207, der ersten Passivierungsschicht 211 und den ersten externen Anschlüssen 209 ähneln, obwohl sie sich auch unterscheiden können.
  • In einer Ausführungsform können die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 auf die Polymerschicht 105 z. B. durch ein Pick-and-Place-Verfahren angeordnet werden. Es kann jedoch jedes andere alternative Verfahren zum Anordnen der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301 verwendet werden.
  • 4 zeigt das Kapseln der Durchkontaktierungen 111, der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. Das Kapseln kann in einer Formvorrichtung (nicht einzeln in 4 gezeigt) durchgeführt werden, die einen oberen Formabschnitt und einen unteren Formabschnitt aufweisen kann, der von dem oberen Formabschnitt trennbar ist. Wenn der obere Formabschnitt so gesenkt wird, dass er an den unteren Formabschnitt angrenzt, kann eine Formhöhle für das Trägersubstrat 101, die Durchkontaktierungen 111, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 ausgebildet werden.
  • Während des Kapselungsverfahrens kann der obere Formabschnitt angrenzend zu dem unteren Formabschnitt angeordnet werden, wodurch das Trägersubstrat 101, die Durchkontaktierungen 111, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 in der Formhöhle eingeschlossen werden. Nachdem sie eingeschlossen wurden, können der obere Formabschnitt und der untere Formabschnitt ein luftdichtes Siegel bilden, um das Ein- und Ausströmen von Gasen aus der Formhöhle zu steuern. Nachdem es gekapselt wurde, kann ein Kapselungsmittel 401 in der Formhöhle angeordnet werden. Das Kapselungsmittel 401 kann aus einem Formmasseharz wie Polyimid, PPS, PEEK, PES, einem wärmebeständiges kristallines Harz, Kombinationen daraus oder Ähnlichem bestehen. Das Kapselungsmittel 401 kann in der Formhöhle vor dem Ausrichten des oberen Formabschnitts und des unteren Formabschnitts angeordnet werden oder kann auch in die Formhöhle durch eine Einspritzöffnung eingespritzt werden.
  • Nachdem das Kapselungsmittel 401 in die Formhöhle so angeordnet wurde, dass das Kapselungsmittel 401 das Trägersubstrat 101, die Durchkontaktierungen 111, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 kapselt, kann das Kapselungsmittel 401 ausgehärtet werden, um das Kapselungsmittel 401 für optimalen Schutz zu härten. Während des genauen Aushärteverfahren zumindest teilweise von dem genauen gewählten Material abhängt, das für das Kapselungsmittel 401 verwendet wird, kann in einer Ausführungsform, in der Formmasse als Kapselungsmittel 401 verwendet wird, das Aushärten durch ein Verfahren wie Erwärmen des Kapselungsmaterials 401 auf zwischen etwa 100°C und etwa 130°C geschehen, etwa 125°C für etwa 60 Sek. bis etwa 3000 Sek., z. B. 600 Sek. Zusätzlich können Initiatoren und/oder Katalysatoren in dem Kapselungsmittel 401 enthalten sein, um das Aushärteverfahren besser zu steuern.
  • Wie ein Fachmann jedoch erkennen wird, ist das oben beschriebene Aushärteverfahren nur ein beispielhaftes Verfahren und soll die vorliegenden Ausführungsformen nicht einschränken. Andere Aushärteverfahren wie Bestrahlung oder sogar das Härten lassen des Kapselungsmittels 401 bei Raumtemperatur kann auch verwendet werden. Jedes geeignete Aushärteverfahren kann verwendet werden und alle diese Verfahren sollen vollständig in dem Schutzumfang der hier beschriebenen Ausführungsformen eingeschlossen sein.
  • 4 zeigt auch das Ausdünnen des Kapselungsmaterials 401, um die Durchkontaktierungen 111, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 für weitere Verarbeitung freizulegen. Das Ausdünnen kann z. B. durch ein mechanisches Schleifen oder ein chemisch-mechanisches Polier-(CMP)-Verfahren ausgeführt werden, wobei chemische Ätzmittel und Schleifmittel verwendet werden, um mit dem Kapselungsmittel 401, der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301 zu reagieren und sie abzuschleifen, bis die Durchkontaktierungen 111, die ersten externen Anschlüsse 209 (auf der ersten Halbleitervorrichtung 201) und die zweiten externen Anschlüsse 309 (auf der zweiten Halbleitervorrichtung 301) freigelegt wurden. Tatsächlich können die erste Halbleitervorrichtung 201, die zweite Halbleitervorrichtung 301 und die Durchkontaktierungen 111 eine planare Oberfläche aufweisen, die auch mit dem Kapselungsmittel 401 plan ist.
  • Während jedoch das oben beschriebene CMP-Verfahren als eine beispielhafte Ausführungsform beschrieben ist, soll es für die Ausführungsformen nicht einschränkend sein. Jedes geeignete Entfernungsverfahren kann auch verwendet werden, um das Kapselungsmittel 401, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 zu verdünnen und die Durchkontaktierungen 111 freizulegen. Eine Folge von chemischen Ätzungen kann beispielsweise verwendet werden. Dieses Verfahren und jedes andere geeignete Verfahren kann auch verwendet werden, um das Kapselungsmittel 401, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 zu verdünnen und alle diese Verfahren sollen vollständig in dem Schutzumfang der Ausführungsformen enthalten sein.
  • Optional können, nachdem das Kapselungsmittel 401 verdünnt wurde, die Durchkontaktierungen 111, die externen Anschlüsse 209 und die zweiten Anschlüsse 309 in dem Kapselungsmittel 401 vertieft werden. In einer Ausführungsform können die Durchkontaktierungen 111, die ersten externen Anschlüsse 209 und die zweiten externen Anschlüsse 309 z. B. durch ein Ätzverfahren vertieft werden, das ein Ätzmittel verwendet, das für das Material der Durchkontaktierungen 111, die ersten externen Anschlüsse 209 und die zweiten externen Anschlüsse 309 selektiv ist (z. B. Kupfer). Die Durchkontaktierungen 111, die ersten externen Anschlüsse 209 und die zweiten externen Anschlüsse 309 können auf eine Tiefe zwischen etwa 20 μm und etwa 300 μm vertieft werden, z. B. etwa 180 μm.
  • Die 5–6 zeigen Schnittansichten des Ausbildens einer ersten Umverteilungsschicht (RDL) 501, einer zweiten Umverteilungsschicht 505 und einer dritten Umverteilungsschicht 509, um die erste Halbleitervorrichtung 201, die zweite Halbleitervorrichtung 301, die Durchkontaktierungen 111 und die dritten externen Anschlüsse 521 zu verbinden (wobei 6 eine Nahansicht des Bereichs zeigt, der von der gestrichelten Linie 502 in 5 umgeben ist). In einer Ausführungsform kann die erste Umverteilungsschicht 501 ausgebildet werden, indem anfänglich eine Keimschicht (nicht gezeigt) aus Titan-Kupfer-Legierung durch ein geeignetes Ausbildungsverfahren wie CVD oder Sputtern ausgebildet wird. Ein Fotolack (auch nicht gezeigt) kann dann ausgebildet werden, um die Keimschicht zu bedecken, und der Fotolack kann dann strukturiert werden, um die Abschnitte der Keimschicht freizulegen, die dort angeordnet sind, wo die erste Umverteilungsschicht 501 angeordnet werden soll.
  • Nachdem der Fotolack ausgebildet und strukturiert wurde, kann ein Leiter wie Kupfer auf der Keimschicht durch ein Abscheideverfahren wie Plattieren abgeschieden werden. Der Leiter kann so ausgebildet werden, dass er eine Dicke zwischen etwa 1 μm und etwa 10 μm hat, z. B. 5 μm. Während jedoch das Material und die Verfahren, die hier beschrieben sind, geeignet sind, um den Leiter auszubilden, sind diese Materialien nur beispielhaft. Alle anderen geeigneten Materialien wie AlCu oder Au und alle anderen geeigneten Ausbildungsverfahren wie CVD oder PVD können auch verwendet werden, um die erste Umverteilungsschicht 501 auszubilden.
  • Nachdem der Leiter ausgebildet wurde, kann der Fotolack durch ein geeignetes Entfernungsverfahren wie Veraschung entfernt werden. Zusätzlich können nach dem Entfernen des Fotolacks die Abschnitte der Keimschicht, die von dem Fotolack bedeckt waren, entfernt werden, beispielsweise durch ein geeignetes Ätzverfahren mit dem Leiter als Maske.
  • 5 zeigt auch das Ausbilden einer dritten Passivierungsschicht 503 über der ersten Umverteilungsschicht 501, um Schutz und Isolation für die erste Umverteilungsschicht 501 und die anderen darunter liegenden Strukturen zu bieten. In einer Ausführungsform kann die dritte Passivierungsschicht aus 503 Polybenzoxazole (PBO) bestehen, obwohl jedes geeignete Material wie Polyimid oder ein Polyimidderivat auch verwendet werden kann. Die dritte Passivierungsschicht 503 kann z. B. durch ein Rotationsbeschichtungsverfahren auf eine Dicke von zwischen etwa 5 μm und etwa 25 μm, z. B. 7 μm, aufgebracht werden obwohl alle anderen geeigneten Verfahren und Dicken auch verwendet werden können.
  • Nachdem die dritte Passivierungsschicht 503 ausgebildet wurde, können erste Öffnungen 504 (nur eine ist der Klarheit halber in 5 gezeigt) durch die dritte Passivierungsschicht 503 hergestellt werden, indem Abschnitte der dritten Passivierungsschicht 503 entfernt werden, um zumindest einen Teil der darunter liegenden ersten Umverteilungsschicht 501 freizulegen. Die ersten Öffnungen 504 erlauben es, dass sich die erste Umverteilungsschicht 501 und eine zweite Umverteilungsschicht 505 (weiter unten beschrieben) berühren. Die ersten Öffnungen 504 können durch ein geeignetes fotolithographisches Maskier- und Ätzverfahren ausgebildet werden, obwohl jedes geeignete Verfahren, um Teile der ersten Umverteilungsschicht 501 freizulegen, auch verwendet werden können.
  • Die zweite Umverteilungsschicht 505 kann so ausgebildet werden, dass zusätzliche Leitungen und Verbindungen bereitgestellt werden und sie in elektrischer Verbindung mit der ersten Umverteilungsschicht 501 steht. In einer Ausführungsform kann die zweiten Umverteilungsschicht 505 ähnlich der ersten Umverteilungsschicht 501 ausgebildet werden. Eine Keimschicht kann beispielsweise ausgebildet, ein Fotolack kann auf der Keimschicht angeordnet und strukturiert werden und ein Leiter kann in die strukturierten Öffnungen durch den Fotolack plattiert werden. Nachdem er ausgebildet wurde, kann der Fotolack entfernt werden, die darunter liegende Keimschicht geätzt werden, die zweite Umverteilungsschicht 505 von einer vierten Passivierungsschicht 507 bedeckt werden (die der dritten Passivierungsschicht 503 ähneln kann) und die vierte Passivierungsschicht 507 strukturiert werden, um zweite Öffnungen 506 auszubilden (von der durch eine in 5 der Klarheit halber gezeigt ist) und einen darunter liegenden leitenden Teil der zweiten Umverteilungsschicht 505 freizulegen.
  • Die dritte Umverteilungsschicht 509 kann so ausgebildet werden, dass sie zusätzliche Leitungen und elektrische Verbindungen zwischen der zweiten Umverteilungsschicht 505 und den dritten externen Anschlüssen 521 aufweist. In einer Ausführungsform kann die dritte Umverteilungsschicht 509 mit Materialien und Verfahren ausgebildet werden, die denen der ersten Umverteilungsschicht 501 ähneln. Es kann beispielsweise eine Keimschicht ausgebildet werden, ein Fotolack auf der Keimschicht in einer erwünschten Struktur für die dritte Umverteilungsschicht 509 angeordnet und strukturiert werden, ein Leiter wird in die strukturierten Öffnungen des Fotolacks plattiert, der Fotolack wird entfernt und die Keimschicht wird geätzt.
  • Zusätzlich zum bloßen Neu-Verdrahten der elektrischen Verbindungen (ähnlich der zweiten Umverteilungsschicht 505) kann die dritte Umverteilungsschicht 509 auch eine Landungsstelle oder ein Anschlusspad aufweisen (in 6 so gezeigt, dass sie/es von der gestrichelten Linie 517 umgeben ist), die verwendet wird, um eine elektrische Verbindung z. B. mit einer darüber liegenden Under-Bump-Metallisierung (UBM) 519 (unten weiter beschrieben) auszubilden. Das Anschlusspad 517 kann so ausgebildet werden (wie unten detaillierter mit Bezug auf 7 beschrieben ist), dass eine geeignete körperliche und elektrische Verbindung mit der UBM 519 und dem dritten externen Anschluss 521 hergestellt wird.
  • Nachdem die dritte Umverteilungsschicht 509 ausgebildet wurde, kann die dritte Umverteilungsschicht 509 durch eine fünfte Passivierungsschicht 511 bedeckt werden. Die fünfte Passivierungsschicht 511, die der dritten Passivierungsschicht 503 ähnelt, kann aus einem Polymer wie PBO ausgebildet werden oder kann aus einem ähnlichen Material wie die dritte Passivierungsschicht 503 ausgebildet werden (z. B. Polyimid oder ein Polyimidderivat). Die fünfte Passivierungsschicht 511 kann so ausgebildet werden, dass sie eine Dicke zwischen etwa 2 μm und etwa 15 μm hat, z. B. 5 μm.
  • Nachdem sie auf der dritten Umverteilungsschicht 509 angebracht wurde, kann die fünfte Passivierungsschicht 511 mit der dritten Umverteilungsschicht 509 planarisiert werden. In einer Ausführungsform kann das Planarisieren z. B. durch ein chemisch-mechanisches Polieren geschehen, wobei Ätzmittel und Schleifmittel mit einer rotierenden Platte verwendet wird, um Teile der fünften Passivierungsschicht 511 chemisch und mechanisch zu entfernen, bis die fünfte Passivierungsschicht 511 planar mit der dritten Umverteilungsschicht 509 ist. Jedes geeignete Planarisierverfahren wie eine Folge von einer oder mehr Ätzungen oder ein mechanisches Schleifverfahren können jedoch auch verwendet werden.
  • 7 zeigt eine Draufsicht einer Ausführungsform, bei der die dritte Umverteilungsschicht 509 mit Gitterlücken 701 durch die dritte Umverteilungsschicht 509 hergestellt wird, um hohe Seitenwand-Abschälspannung und Risse zu verhindern, die sich sonst entlang der Seitenwände des Anschlusspads 517 der dritten Umverteilungsschicht 509 während Temperaturwechseltests, weiterer Verarbeitung oder Betrieb bilden können. Nachdem sie ausgebildet wurden, werden die Gitterlücken 701 mit dem Dielektrikum der fünften Passivierungsschicht 511 gefüllt. In dieser Figur ist die Schnittansicht, die in 6 gezeigt ist, durch die Linie mit der Bezeichnung A-A' gezeigt.
  • Wie man aus 7 ersieht, hat die dritte Umverteilungsschicht 509 ein Anschlusspad 517, um eine Verbindung mit einer UBM 519 herzustellen. In einer Ausführungsform hat das Anschlusspad 517 eine runde Form und ist von anderen Abschnitten der dritten Umverteilungsschicht 509 (die Abschnitte, die in einigen Ausführungsformen Verbindungsfunktionalität bieten) durch das Material der fünften Passivierungsschicht 511 getrennt. In einer Ausführungsform kann das Anschlusspad 517 einen ersten Radius R1 (mit Bezug auf das Zentrum 705 des Anschlusspads 517) von zwischen etwa 210 mm und etwa 240 μm haben, z. B. 230 μm. Es können jedoch jeder geeignete Radius und jede andere geeignete Form verwendet werden, um das Anschlusspad 517 auszubilden.
  • In den Grenzen des Anschlusspads 517 werden die Gitterlücken 701 ausgebildet. In einer Ausführungsform, in der die dritte Umverteilungsschicht 509 durch eine Keimschicht, einen strukturierten Fotolack und ein Plattierverfahren ausgebildet wird, können die Gitterlücken 701 ausgebildet werden, indem nicht nur der Fotolack in den Bereichen entfernt wird, in denen die Gitterlücken 701 vorgesehen sind. Dadurch werden die Gitterlücken 701 in dem Anschlusspad 517 mit dem Rest des Anschlusspads 517 ausgebildet und keine zusätzliche Verarbeitung wird benötigt.
  • In einer weiteren Ausführungsform kann das Anschlusspad 517 als ein Feststoff ausgebildet werden und die Gitterlücken 701 können nach dem Ausbilden des Rests des Anschlusspads 517 ausgebildet werden. In dieser Ausführungsform kann ein fotolithographisches Maskier- und Ätzverfahren eingesetzt werden, wobei ein Fotolack über dem Anschlusspad 517 angeordnet und strukturiert wird, nachdem das Anschlusspad 517 ausgebildet wurde, und ein oder mehr Ätzverfahren werden verwendet, um die Teile des Anschlusspads 517 zu entfernen, in denen die Gitterlücken 701 vorgesehen sind. Jedes geeignete Verfahren kann verwendet werden, um die Gitterlücken 701 auszubilden.
  • In einer Ausführungsform können die Gitterlücken 701 als Teil eines unvollständigen Kreises angeordnet sein, der benachbart zu dem äußeren Umkreis des Anschlusspads 517 angebracht ist. In dieser Ausführungsform können die Gitterlücken 701 in dem Kreis zusammen einen Radius wie den zweiten Radius R2 haben, der zwischen etwa 170 μm und etwa 200 μm liegt, z. B. 190 μm, und können auch gemeinsam einen inneren Radius wie den dritten Radius R3 von zwischen etwa 120 μm und etwa 190 μm haben, z. B. 170 μm. Es können jedoch alle geeigneten Abmessungen verwendet werden. In dem zweiten Radius R2 und dem dritten Radius R3 können die Gitterlücken 701 eine erste Dicke T1 haben, die gleich der Differenz zwischen dem dritten Radius R3 und dem zweiten Radius R2 von zwischen etwa 10 μm und etwa 50 μm ist, z. B. 20 μm.
  • Zusätzlich bleiben, um sicherzustellen, dass die äußeren Abschnitte des Anschlusspads 517 (der Teil, der auf der Außenseite der runden Form liegt, die durch die Gitterlücken 701 gebildet wird) körperlich und elektrisch mit dem zentralen Abschnitt verbunden (der Abschnitt, der auf der Innenseite der runden Form liegt, die durch die Gitterlücken 701 gebildet wird), wobei die Gitterlücken 701 voneinander durch einen verbindenden Abschnitt 703 des Anschlusspads 517 getrennt sind, der den Leiter des Anschlusspads 517 aufweist. In einer Ausführungsform wird der verbindende Abschnitt 703 so ausgebildet, dass er sich zwischen den Gitterlücken 701 erstreckt und eine erste Breite W1 von zwischen etwa 10 μm und etwa 50 μm hat, z. B. mehr als 10 μm. Alle geeigneten Abmessungen können jedoch auch verwendet werden.
  • Indem das Anschlusspad 517 mit den Gitterlücken 701 ausgebildet wird, kann das Anschlusspad 517 den Spannungen besser widerstehen, die bei Halbleiterherstellung, -prüfung und -betrieb auftreten. Insbesondere können die Gitterlücken 701 verwendet werden, um Delamination oder Abschälen zu verhindern, die entlang der Seitenwände des Anschlusspads 517 auftreten können. Ein solches Verringern oder Verhindern von Delamination und Abschälen hilft beim Verhindern von Fehlern und erhöht den Gesamtertrag eines Halbleiterherstellungsverfahrens.
  • Wendet man sich wieder den 5 oder 6 zu, kann, nachdem die dritte Umverteilungsschicht 509 mit den Gitterlücken 701 ausgebildet wurde, eine sechste Passivierungsschicht 513 über der dritten Umverteilungsschicht 509 und den Gitterlücken 701 ausgebildet werden, um die dritten Umverteilungsschicht 509 und andere darunter liegende Strukturen zu schützen. In einer Ausführungsform kann die sechste Passivierungsschicht 513, ähnlich der dritten Passivierungsschicht 503, aus einem Polymer wie PBO ausgebildet werden oder kann aus einem ähnlichen Material wie die dritte Passivierungsschicht 503 (z. B. Polyimid oder ein Polyimidderivat) ausgebildet werden. Die sechste Passivierungsschicht 513 kann so ausgebildet werden, dass sie eine Dicke von zwischen etwa 2 μm und etwa 15 μm hat, z. B. 5 μm.
  • Nach die sechste Passivierungsschicht 513 ausgebildet wurde, kann eine dritte Öffnung 515 durch die sechste Passivierungsschicht 513 erstellt werden, indem Teile der sechsten Passivierungsschicht 513 entfernt werden, um zumindest einen Teil des darunter liegenden Anschlusspads 517 freizulegen. Durch die dritte Öffnung 515 kann das Anschlusspad 517 die UBM 519 berühren. Die dritte Öffnung 151 kann durch ein geeignetes fotolithographisches Maskier- und Ätzverfahren ausgebildet werden, obwohl jedes geeignete Verfahren, um Teile des Anschlusspads 517 freizulegen, verwendet werden kann.
  • In einer Ausführungsform kann die dritte Öffnung 515 so ausgebildet werden, dass sie einen Radius am Boden der dritten Öffnung 515 hat, der kleiner als der dritte Radius R3 ist, so dass die dritte Öffnung 515 leitendes Material des Anschlusspads 517 freilegt und die Gitterlücken 701 nicht freilegt. In einer Ausführungsform kann die dritte Öffnung 515 tatsächlich einen vierten Radius R4 von zwischen etwa 50 μm und etwa 110 μm haben, z. B. 100 μm. Es kann jedoch jede geeignete Abmessung verwendet werden.
  • Nachdem das Anschlusspad 517 durch die sechste Passivierungsschicht 513 freigelegt wurde, kann die UBM 519 in elektrischer Verbindung mit dem Anschlusspad 517 durch die sechste Passivierungsschicht 513 ausgebildet werden. Die UBM 519 kann drei Schichten aus Leitern aufweisen, etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Fachmann wird jedoch erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten gibt, etwa eine Anordnung aus Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung aus Titan/Titan-Wolfram/Kupfer oder eine Anordnung aus Kupfer/Nickel/Gold, die für das Ausbilden der UBMs 519 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die UMBs 519 verwendet werden können, sollen vollständig in dem Schutzumfang der vorliegenden Anwendung enthalten sein.
  • Die UBM 519 kann hergestellt werden, indem jede Schicht über der sechsten Passivierungsschicht 513 und entlang der Innenseite der dritten Öffnung 515 durch die sechste Passivierungsschicht 513 ausgebildet wird. Das Ausbilden jeder der Schichten kann durch ein Plattierverfahren ausgeführt werden, etwa elektrochemisches Plattieren, obwohl andere Ausbildungsverfahren wie Sputtern, Verdampfen oder ein PECVD-Verfahren auch verwendet werden können, abhängig von den erwünschten Materialien. Die UBM 519 kann so ausgebildet werden, dass sie eine Dicke von zwischen etwa 0,7 μm und etwa 10 μm hat, z. B. 5 μm. Nachdem die erwünschten Schichten ausgebildet wurden, können Teile der Schichten dann durch ein geeignetes Maskier- und Ätzverfahren entfernt werden, um das überschüssige Material zu entfernen und die UBM 519 ein einer erwünschten Form zurückzulassen, etwa einer runden, achteckigen, quadratischen oder rechteckigen Form, obwohl jede erwünschte Form auch ausgebildet werden kann.
  • Die UBM 519 kann aus so ausgebildet werden, dass sie sich über die Gitterlücken 701 und darüber hinaus erstreckt. In einer bestimmten Ausführungsform wird die UBM 519 so ausgebildet, dass sie sich über die Gitterlücken 701 hinaus erstreckt und eine Seitenwand aufweist, die direkt über dem äußeren Abschnitt des Anschlusspads 517 (jenseits der Gitterlücken 701) liegt. Tatsächlich kann die UBM 519 einen fünften Radius R5 haben, der größer als der zweite Radius R2 und kleiner als der erste Radius R1 ist, beispielsweise zwischen etwa 180 μm und etwa 230 μm, z. B. 210 μm. Jeder geeignete Abstand kann jedoch verwendet werden.
  • Der dritte externe Anschluss 521 kann verwendet werden, um einen externen Verbindungspunkt für eine elektrische Verbindung mit der dritten Umverteilungsschicht 509 einzurichten und kann beispielsweise ein Kontakthügel sein, obwohl jede geeignete Verbindung verwendet werden kann. In einer Ausführungsform, in der der dritte externe Anschluss 521 ein Kontakthügel ist, kann der dritte externe Anschluss 521 ein Material wie Zinn oder andere geeignete Materialien wie Silber, bleifreies Zinn oder Kupfer aufweisen. In einer Ausführungsform, in der der dritte externe Anschluss 521 ein Zinn-Lötkontakthügel ist, kann der dritte externe Anschluss 521 so ausgebildet werden, dass anfänglich eine Zinnschicht durch so gebräuchliche Verfahren wie Verdampfen, Elektroplattieren, Drucken, Lottransfer, Kugelsetzung etc. auf eine Dicke von z. B. 100 μm ausgebildet wird. Nachdem die Zinnschicht auf der Struktur ausgebildet wurde, kann ein Aufschmelzen ausgeführt werden, um das Material in die erwünschte Lötkugelform zu bringen.
  • Indem die Gitterlücken 701 in dem Abschnitt des Anschlusspads 517 der dritten Umverteilungsschicht 509 ausgebildet werden, kann das Dielektrikum der fünften Passivierungsschicht 511 als Puffer verwendet werden, um zumindest einen Teil der Spannungen zu absorbieren, die während nachfolgender Vorgänge bei Herstellung, Testen und Betrieb erzeugt werden. Indem zumindest ein Teil der Spannungen absorbiert wird, können die Gitterlücken 701 verwendet werden, um das Delaminieren und Abschälen zu verringern, dass entlang der Seitenwände des Anschlusspads 517 auftreten kann, wodurch Fehler verhindert werden und die Zuverlässigkeit sowie der Produktionsertrag für die Halbleitervorrichtungen, die die Gitterlücken 701 enthalten, auch erhöht wird.
  • 8 zeigt eine weitere Ausführungsform, bei der die Gitterlücken 701, statt dass sie als getrennte Stücke einer runden Form ausgebildet sind (wie oben mit Bezug auf 7 beschrieben ist), einzeln als runde Gitterlücken 801 ausgebildet sind. In dieser Ausführungsform hat jede der runden Gitterlücken 801 einen Durchmesser, der gleich der ersten Dicke T1 ist; er hat einen Durchmesser von zwischen etwa 10 μm und etwa 50 μm, z. B. 20 μm. Die runden Gitterlücken 801 können auch voneinander einen Abstand gleich der ersten Breite W1 zwischen etwa 10 μm und etwa 50 μm haben, z. B. 20 μm. Alle geeigneten Abmessungen und Anordnungen können jedoch verwendet werden.
  • In einer Ausführungsform sind die runden Gitterlücken 801 so angeordnet, dass die entferntesten Punkte der einzelnen runden Gitterlücken 801 (mit Bezug auf die Mitte des Anschlusspads 517) auf dem zweiten Radius R2 liegen. Zusätzlich liegt, während der weitest entfernte Punkt der einzelnen runden Gitterlücken 801 auf dem zweiten Radius R2 liegt, der innerste Punkt der einzelnen runden Gitterlücken 801 auf dem zweiten Radius R2, der innersten Punkt der einzelnen runden Gitterlücken 801 (mit Bezug auf den Mittelpunkt des Anschlusspads 517) liegt auf dem dritten Radius R3, wodurch die einzelnen runden Gitterlücken 801 in einer größeren runden Form angeordnet sind. Jede geeignete Anordnung kann jedoch verwendet werden.
  • 9 zeigt eine weitere Ausführungsform, in der die Gitterlücken 701, statt dass sie als getrennte Stücke einer runden Form ausgebildet sind (wie oben mit Bezug auf 7 beschrieben ist) oder als einzelne runde Gitterlücken 801 (wie oben mit Bezug auf 8 beschrieben ist), jeweils als rechteckige Gitterlücken 901 ausgebildet sind. In dieser Ausführungsform hat jede der rechteckigen Gitterlücken 901 eine Abmessung, die gleich der ersten Dicke T1 ist, etwa wenn sie eine Abmessung zwischen etwa 10 μm und etwa 50 μm hat, z. B. 20 μm. Weiter können die rechteckigen Gitterlücken 901 voneinander den Abstand der ersten Breite W1 von zwischen etwa 10 μm und etwa 50 μm haben, z. B. 20 μm. Alle geeigneten Abmessungen können jedoch verwendet werden.
  • In einer Ausführungsform können die rechteckigen Gitterlücken 901 so angeordnet sein, dass der weitest entfernte Punkt der einzelnen Gitterlücken 901 (mit Bezug auf einen Mittelpunkt des Anschlusspads 517) auf dem zweiten Radius R2 liegt. Zusätzlich liegt, wenn der weitest entfernte Punkt der rechteckigen Gitterlücken 901 auf dem zweiten Radius R2 liegt, der innerste Punkt der einzelnen rechteckigen Gitterlücken 901 (mit Bezug auf den Mittelpunkt des Anschlusspads 517) auf dem dritten Radius R3, wodurch die rechteckigen Gitterlücken 901 in eine größere runde Form angebracht werden. Es kann jedoch jede geeignete Anordnung verwendet werden.
  • 10 zeigt eine Tabelle aus normalisierten Simulationsdaten (unter Verwendung eines Quarter-Package-Models und TCB1000-(CLR TCB)-Modellierungsbedingungen), die zeigen, dass das Anordnen der Gitterlücken 701 in dem Anschlusspad 517 die Seitenwandspannung verringert, die durch das Schrumpfen von Kupfer und der Passivierungsschicht ausgelöst wird. In einem ersten Test (wobei ein erstes Anschlusspad 1001 verwendet wird, die von einem umgebenden Dielektrikum 1003 wie PBO als normalisierte 1,00-Spannungsgröße umgeben ist), verringert das Einbeziehen der Gitterlücken 701 in einem zweiten Anschlusspad 1005 die Spannungsgröße auf 92% der Anfangsspannung ohne die Gitterlücken 701.
  • Ähnlich verringert in einer Ausführungsform, bei der das dritte Anschlusspad 1007 von einem Metall 1009 wie Kupfer anstatt des Dielektrikums umgeben ist (obwohl es von einem Dielektrikum 1011 wie PBO umgeben ist), das Einbeziehen der Gitterlücken 701 in ein viertes Anschlusspad 1013 die Spannung von 1,27 (normalisiert auf dem ersten Anschlusspad 1001 ohne die Gitterlücken 701 und von dem umgebenden Dielektrikum 1003 umgeben) auf 1,08. Tatsächlich führt das Einbeziehen der Gitterlücken 701 zu einer Verringerung der Spannung, was zu einer Verringerung bei der Delaminierung und Abspaltung führt, was zu einem höheren Ertrag und einem zuverlässigeren Produkt führt.
  • 11 zeigt ein Bild einer realen Umverteilungsschicht 1101 mit einem realen Anschlusspad 1103 und realen Anschlusspads 1105, die eine reale UBM 1107 berühren. Wie man sieht, gibt es keine Risse oder Seitenwanddelamination entlang der Seitenwände des realen Anschlusspads 1103. Das Verhindern von Rissen und Delamination kann den Ertrag und die Leistung verbessern.
  • 12 zeigt das Ablösen des Trägersubstrats 101 von der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. In einer Ausführungsform kann der dritte externe Anschluss 521 und daher die Struktur, die die erste Halbleitervorrichtung 201 und die zweiten Halbleitervorrichtung 301 aufweist, an einer Ringstruktur 1201 befestigt sein. Die Ringstruktur 1201 kann ein Metallring sein, der Halt und Stabilität für die Struktur während und nach dem Ablösevorgang bietet. In einer Ausführungsform sind der dritte externe Anschluss 521, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 an der Ringstruktur z. B. durch ein ultraviolettes Band 1203 verbunden, obwohl jeder andere geeignete Klebstoff oder Befestigung auch verwendet werden kann.
  • Nachdem der dritte externe Anschluss 521 und daher die Struktur, die die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 umfasst, an der Ringstruktur 1201 befestigt wurden, kann das Trägersubstrat 101 von der Struktur, die die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 aufweist, z. B. durch ein thermisches Verfahren gelöst werden, um die Hafteigenschaften der Haftschicht 103 zu ändern. In einer bestimmten Ausführungsform wird eine Energiequelle wie ein Ultraviolett-(UV)-Laser, ein Kohlendioxid-(CO2)-Laser oder ein Infrarot-(IR)-Laser verwendet, um die Haftschicht 103 zu bestrahlen und erwärmen, bis die Haftschicht 103 einen Teil ihrer Hafteigenschaften verliert. Nachdem dies erreicht ist, können das Trägersubstrat 101 und die Haftschicht 103 körperlich getrennt und von der Struktur entfernt werden, die die dritte externe Verbindung 521, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 umfasst.
  • 12 zeigt auch das Strukturieren der Polymerschicht 105, um die Durchkontaktierungen 111 (zusammen mit der entsprechenden ersten Keimschicht 107) freizulegen. In einer Ausführungsform kann die Polymerschicht 105 z. B. durch ein Laser-Bohrverfahren strukturiert werden. Bei einem solchen Verfahren wird eine Schutzschicht wie eine Licht-Wärme-Umwandlungs-(LTHC)-Schicht oder eine Hogomax-Schicht (in 12 nicht getrennt gezeigt) zuerst über der Polymerschicht 105 abgeschieden. Nachdem sie geschützt wurde, wird ein Laser auf die Abschnitte der Polymerschicht 105 gerichtet, die entfernt werden sollen, um die darunter liegenden Durchkontaktierungen 111 freizulegen. Während des Laser-Bohrverfahrens kann die Bohrenergie im Bereich von 0,1 mJ bis etwa 30 mJ liegen und der Bohrwinkel zwischen etwa 0 Grad (rechtwinklig zu der Polymerschicht 105) und etwa 85 Grad relativ zu der Polymerschicht 105 liegen. In einer Ausführungsform kann das Strukturieren so ausgeführt werden, dass vierte Öffnungen 1205 über den Durchkontaktierungen 111 ausgebildet werden, um eine Breite zwischen etwa 100 μm und etwa 300 μm zu erreichen, z. B. 200 μm.
  • In einer Ausführungsform kann die Polymerschicht 105 strukturiert werden, indem zuerst ein Fotolack (in 12 nicht getrennt gezeigt) auf die Polymerschicht 105 aufgebracht wird und dann der Fotolack einer Energiequelle ausgesetzt wird (z. B. einer strukturierten Lichtquelle), um eine chemische Reaktion auszulösen, wodurch eine physikalische Änderung in den Abschnitten des Fotolacks ausgelöst wird, die der strukturierten Lichtquelle ausgesetzt ist. Ein Entwickler wird dann auf den belichteten Fotolack aufgebracht, um die physikalischen Änderungen zu nutzen und entweder den belichteten Abschnitt des Fotolacks oder den nicht belichteten Abschnitt des Fotolacks zu entfernen, abhängig von der erwünschten Struktur, und der darunter liegende freiliegende Abschnitt der Polymerschicht 105 werden z. B. durch ein Trockenätzverfahren entfernt. Es kann jedoch jedes andere geeignete Verfahren zum Strukturieren der Polymerschicht 105 auch verwendet werden.
  • 13 zeigt das Anordnen einer rückseitigen Kugelscheibe 1301 in den vierten Öffnungen 1205, um die jetzt freigelegten Durchkontaktierungen 111 zu schützen. In einer Ausführungsform kann die rückseitige Kugelscheibe 1301 einen Leiter wie Lötpaste oder eine Oxygen-Solder-Protection (OSP) aufweisen, obwohl jedes geeignete Material auch verwendet werden kann. In einer Ausführungsform können die rückseitigen Kugelscheiben 1301 durch eine Schablone aufgebracht werden, obwohl jedes geeignete Aufbringverfahren auch verwendet werden kann und aufgeschmolzen werden kann, um eine Bondhügelform auszubilden.
  • 13 zeigt auch das Anordnen und Strukturieren einer rückseitigen Schutzschicht 1303 über den rückseitigen Kugelscheiben 1301, wodurch wirksam die Verbindung zwischen der rückseitigen Kugelscheiben 1301 und die Durchkontaktierungen 111 vor eindringenden Feuchtigkeit geschützt wird. In einer Ausführungsform kann die rückseitige Schutzschicht 1303 ein Schutzmaterial wie PBO, Lötresist (SR), Lamination Compound-(LC)-Band, Ajinomoto Build-Up Film (ABF), nichtleitende Paste (NCP), nichtleitender Film (NCF), strukturierende Unterfüllung (PUF), Verkrümmungs-Verbesserungsklebstoff (WIA), flüssige Formmasse V9, Kombinationen daraus oder Ähnliches sein. Jedes geeignetes Material kann jedoch verwendet werden. Die rückseitige Schutzschicht 1303 kann durch ein Verfahren wie Siebdruck, Laminieren, Rotationsbeschichtung oder Ähnliches auf eine Dicke zwischen etwa 1 μm und etwa 200 μm aufgebracht werden.
  • 13 zeigt auch, dass sobald die rückseitige Schutzschicht 1303 angeordnet wurde, die rückseitige Schutzschicht 1303 strukturiert werden kann, um die rückseitigen Kugelscheiben 1301 freizulegen. In einer Ausführungsform kann die rückseitige Schutzschicht 1303 z. B. durch ein Laser-Bohrverfahren strukturiert werden, durch das ein Laser zu den Abschnitten auf der rückseitigen Schutzschicht 1303 gerichtet wird, die entfernt werden sollen, um die rückseitigen Kugelscheiben 1301 freizulegen. Während des Laser-Bohrverfahrens kann die Bohrenergie im Bereich von 0,1 mJ bis etwa 30 mJ liegen und der Bohrwinkel zwischen etwa 0 Grad (rechtwinklig zu der Polymerschicht 105) und etwa 85 Grad relativ zu der rückseitigen Schutzschicht 1303 liegen. In einer Ausführungsform kann das Belichten Öffnungen mit einem Durchmesser von zwischen etwa 30 μm und etwa 300 μm, z. B. 150 μm bilden.
  • In einer weiteren Ausführungsform kann die rückseitige Schutzschicht 1303 strukturiert werden, indem anfangs ein Fotolack (nicht einzeln in 13 gezeigt) auf die rückseitige Schutzschicht 1303 aufgebracht wird und dann der Fotolack einer strukturierten Energiequelle (z. B. eine strukturierte Lichtquelle) ausgesetzt wird, um eine chemische Reaktion auszulösen, wodurch eine physikalische Änderung in den Abschnitten des Fotolacks ausgelöst wird, die der strukturierten Lichtquelle ausgesetzt sind. Dann wird ein Entwickler auf den belichteten Fotolack aufgebracht, um die physikalischen Änderungen zu nutzen und entweder den belichteten Abschnitt des Fotolacks oder den unbelichteten Abschnitt des Fotolacks zu entfernen, abhängig von der erwünschten Struktur, und der darunter liegende freiliegende Abschnitt der rückseitigen Schutzschicht 1303 wird z. B. durch ein Trockenätzverfahren entfernt. Jedes andere geeignete Verfahren zum Strukturieren der rückseitigen Schutzschicht 1303 kann jedoch verwendet werden.
  • 13 zeigt auch das Verbinden der rückseitigen Kugelscheiben 1301 mit einem ersten Gehäuse 1300. In einer Ausführungsform kann das erste Gehäuse 1300 ein drittes Substrat 1305, eine dritte Halbleitervorrichtung 1307, eine vierte Halbleitervorrichtung 1309 (mit der dritten Halbleitervorrichtung 1307 verbunden), dritte Kontaktstellen 1311, ein zweites Kapselungsmaterial 1313 und vierte externe Anschlüsse 1315 aufweisen. In einer Ausführungsform kann das dritte Substrat 1305 z. B. ein Gehäusesubstrat sein, das interne Verbindungen (z. B. durch Substratdurchkontaktierungen 1317) aufweist, um die dritte Halbleitervorrichtung 1307 und die vierte Halbleitervorrichtung 1309 mit den rückseitigen Kugelscheiben 1301 zu verbinden.
  • Alternativ kann das dritte Substrat 1305 ein Interposer sein, der als Zwischensubstrat verwendet wird, um die dritte Halbleitervorrichtung 1307 und die vierte Halbleitervorrichtung 1309 mit den rückseitigen Kugelscheiben 1301 zu verbinden. In dieser Ausführungsform kann das dritte Substrat 1305 z. B. ein Siliziumsubstrat sein, dotiert oder undotiert, oder eine aktive Schicht aus einem Silizium-auf-Isolator-(SOI)-Substrat. Das dritte Substrat 1305 kann jedoch alternativ ein Glassubstrat, ein Keramiksubstrat, ein Polymersubstrat oder jedes andere Substrat sein, das eine geeignete Schutz- und/oder Verbindungsfunktionalität bietet. Diese und alle anderen geeigneten Materialien können auch für das dritte Substrat 1305 verwendet werden.
  • Die dritte Halbleitervorrichtung 1307 kann eine Halbleitervorrichtung sein, die für einen bestimmten Zweck entworfen ist, etwa als Logik-Die, Zentralprozessoreinheit (CPU), Speicher-Die (z. B. DRAM-Die), Kombinationen daraus oder Ähnliches. In einer Ausführungsform umfasst die dritte Halbleitervorrichtung 1307 integrierte Schaltungsvorrichtungen wie Transistoren, Kondensatoren, Induktoren, Widerstände, erste Metallisierungsschichten (nicht gezeigt) und Ähnliches, die für eine bestimmte Funktionalität geeignet sind. In einer Ausführungsform ist die dritte Halbleitervorrichtung 1307 so entworfen und hergestellt, dass sie zusammen oder gleichzeitig mit der ersten Halbleitervorrichtung 201 funktioniert.
  • Die vierte Halbleitervorrichtung 1309 kann der dritten Halbleitervorrichtung 1307 ähneln. Die vierte Halbleitervorrichtung 1309 kann beispielsweise eine Halbleitervorrichtung sein, die für einen bestimmten Zweck (z. B. einen DRAM-Die) entworfen ist und integrierte Schaltungsvorrichtungen für eine bestimmte Funktionalität aufweist. In einer Ausführungsform ist die vierte Halbleitervorrichtung 1309 so entworfen, dass sie zusammen oder gleichzeitig mit der ersten Halbleitervorrichtung 201 und/oder der dritten Halbleitervorrichtung 1307 arbeitet.
  • Die vierte Halbleitervorrichtung 1309 kann mit der dritten Halbleitervorrichtung 1307 verbunden sein. In einer Ausführungsform ist die vierte Halbleitervorrichtung 1309 mit der dritten Halbleitervorrichtung 1307 nur körperlich verbunden, etwa indem ein Klebstoff verwendet wird. In dieser Ausführungsform können die vierte Halbleitervorrichtung 1309 und die dritte Halbleitervorrichtung 1307 mit dem dritten Substrat 1305 elektrisch verbunden sein, z. B. durch Drahtverbindungen 1319, obwohl jede geeignete elektrische Verbindung auch verwendet werden kann.
  • Alternativ kann die vierte Halbleitervorrichtung 1309 mit der dritten Halbleitervorrichtung 1307 sowohl körperlich als auch elektrisch verbunden sein. In dieser Ausführungsform kann die vierte Halbleitervorrichtung 1309 vierte externe Anschlüsse (in 13 nicht getrennt gezeigt) aufweisen, die mit den fünften externen Anschlüssen (auch in 13 nicht getrennt gezeigt) auf der dritten Halbleitervorrichtung 1307 verbunden sind, um die vierte Halbleitervorrichtung 1309 mit der dritten Halbleitervorrichtung 1307 zu verbinden.
  • Die dritten Kontaktstellen 1311 können auf dem dritten Substrat 1305 ausgebildet sein, um elektrische Verbindungen zwischen der dritten Halbleitervorrichtung 1307 und z. B. der vierten externen Anschlüssen 1315 zu bilden. In einer Ausführungsform können die dritten Kontaktstellen 1311 über und in elektrischer Verbindung mit elektrischen Leitungen (etwa über die Substratdurchkontaktierungen 1317) in dem dritten Substrat 1305 ausgebildet sein. Die dritten Kontaktstellen 1311 können Aluminium aufweisen, aber andere Materialien wie Kupfer können auch verwendet werden. Die dritten Kontaktstellen 1311 können durch ein Abscheideverfahren wie Sputtern ausgebildet werden, um eine Materialschicht (nicht gezeigt) auszubilden und Teile der Materialschicht können dann durch ein geeignetes Verfahren (etwa fotolithographisches Maskieren und Ätzen) entfernt werden, um die dritten Kontaktstellen 1311 auszubilden. Jedes andere geeignete Verfahren kann jedoch verwendet werden, um die dritten Kontaktstellen 1311 auszubilden. Die dritten Kontaktstellen 1311 können so ausgebildet sein, dass sie eine Dicke zwischen etwa 0,5 μm und etwa 4 μm haben, z. B. 1,45 μm.
  • Das zweite Kapselungsmaterial 1313 kann verwendet werden, um die dritte Halbleitervorrichtung 1307, die vierte Halbleitervorrichtung 1309 und das dritte Substrat 1305 zu kapseln und zu schützen. In einer Ausführungsform kann das zweite Kapselungsmaterial 1313 eine Formmasse sein und kann durch eine Formvorrichtung (in 13 nicht gezeigt) aufgebracht werden. Das dritte Substrat 1305, die dritte Halbleitervorrichtung 1307 und die vierte Halbleitervorrichtung 1309 können beispielsweise in einem Hohlraum der Formvorrichtung angeordnet sein und der Hohlraum kann hermetisch abgeschlossen sein. Das zweite Kapselungsmaterial 1313 kann in dem Hohlraum angeordnet werden, entweder bevor der Hohlraum hermetisch abgeschlossen wurde oder kann sonst in den Hohlraum durch eine Einspritzöffnung eingespritzt werden. In einer Ausführungsform kann das zweite Kapselungsmaterial 1313 ein Formmassenharz wie Polyimid, PPS, PEEK, PES ein wärmebeständiges kristallines Harz, Kombinationen daraus oder Ähnliches sein.
  • Nachdem das zweite Kapselungsmaterial 1313 in dem Hohlraum so angeordnet wurde, dass das zweite Kapselungsmaterial 1313 den Bereich um das dritte Substrat 1305, die dritte Halbleitervorrichtung 1307 und die vierte Halbleitervorrichtung 1309 kapselt, kann das zweite Kapselungsmaterial 1313 ausgehärtet werden, um das zweite Kapselungsmaterial 1313 zum optimalen Schutz zu härten. Während das genaue Aushärteverfahren zumindest teilweise von dem jeweiligen Material abhängt, das für das zweite Kapselungsmaterial 1313 gewählt wurde, kann in einer Ausführungsform, in der Formmasse als zweites Kapselungsmaterial 1313 gewählt wurde, das Aushärten über ein Verfahren wie das Erwärmen des zweiten Kapselungsmaterials 1313 auf zwischen etwa 100°C und etwa 130°C ausgeführt werden, z. B. etwa 125°C für etwa 60 Sek. bis etwa 3000 Sek., z. B. 600 Sek. Zusätzlich können Initiatoren und/oder Katalysatoren in dem zweiten Kapselungsmaterial 1313 enthalten sein, um das Aushärteverfahren besser zu steuern.
  • Wie ein Fachmann jedoch weiß, ist das oben beschriebene Aushärteverfahren nur ein beispielhaftes Verfahren und soll die vorliegenden Ausführungsformen nicht einschränken. Andere Aushärteverfahren wie Bestrahlen oder sogar das Härten lassen des Kapselungsmittels 1313 bei Raumtemperatur kann auch verwendet werden. Jedes geeignete Aushärteverfahren kann verwendet werden und alle diese Verfahren sollen vollständig in dem Schutzumfang der hier beschriebenen Ausführungsformen eingeschlossen sein.
  • In einer Ausführungsform können die vierten externen Anschlüsse 1315 so ausgebildet sein, dass sie eine externe Verbindung zwischen dem dritten Substrat 1305 und z. B. den rückseitigen Kugelscheiben 1301 herstellen. Die vierten externen Anschlüsse 1315 können Kontakthügel wie Mikrokontakthügel oder Flip-Chip-(C4)-Kontakthügel sein und können ein Material wie Zinn, andere geeignete Materialien wie Silber oder Kupfer aufweisen. In einer Ausführungsform, in der die vierten externen Anschlüsse 1315 Zinn-Lötkontakthügel sind, können die vierten externen Anschlüsse 1315 ausgebildet werden, indem zuerst eine Zinnschicht durch jedes geeignete Verfahren wie Verdampfen, Elektroplattieren, Drucken, Lottransfer, Setzen von Kontakthügeln etc. mit einer Dicke von z. B. 100 μm ausgebildet wird. Nachdem eine Zinnschicht auf der Struktur ausgebildet wurde, wird ein Aufschmelzen ausgeführt, um das Material in die erwünschte Kugelform zu bringen.
  • Nachdem die vierten externen Anschlüsse 1315 ausgebildet wurden, werden die vierten externen Anschlüsse 1315 an den rückseitigen Kugelscheiben 1301 ausgerichtet und in Berührung gebracht und es wird eine Verbindung hergestellt. In einer Ausführungsform beispielsweise, in der die vierten externen Anschlüsse 1315 Lötkugeln sind, kann das Verbindungsverfahren ein Aufschmelzverfahren umfassen, wobei die Temperatur der vierten externen Anschlüsse 1315 auf einen Wert angehoben wird, bei dem die vierten externen Anschlüsse 1315 sich verflüssigen und fließen, wodurch das erste Gehäuse 1300 mit den rückseitigen Kugelscheiben 1301 verbunden wird, wenn die vierten externen Anschlüsse 1315 sich verfestigen.
  • 13 zeigt zusätzlich das Verbinden eines zweiten Gehäuses 1321 mit den rückseitigen Kugelscheiben 1301. In einer Ausführungsform kann das zweite Gehäuse 1321 dem ersten Gehäuse 1300 ähneln und kann mit den rückseitigen Kugelscheiben 1301 durch ähnliche Verfahren verbunden werden. Das zweite Gehäuse 1321 kann sich jedoch von dem ersten Gehäuse 1300 unterscheiden.
  • 14 zeigt das Trennen des dritten externen Anschlusses 521 von der Ringstruktur 1201 und das Vereinzeln der Struktur, um eine erste integrierte Fan-Out-Package-on-Package-(InFO-POP)-Struktur 1400 auszubilden. In einer Ausführungsform kann der dritte externe Anschluss 521 von der Ringstruktur 1201 gelöst werden, indem zuerst das erste Gehäuse 1300 und das zweite Gehäuse 1321 mit einer zweiten Ringstruktur z. B. durch ein zweites ultraviolettes Band verbunden wird. Nachdem es verbunden wurde, kann das ultraviolette Band 1203 mit Ultraviolettstrahlung bestrahlt werden und, nachdem das ultraviolette Band 1203 seine Haftung verloren hat, kann der dritte externe Anschluss 521 von der Ringstruktur 1201 räumlich getrennt werden.
  • Nachdem sie gelöst wurde, wird die Struktur, um die erste InFO-POP-Struktur 1400 auszubilden, vereinzelt. In einer Ausführungsform kann das Vereinzeln erreicht werden, indem ein Sägeblatt (nicht gezeigt) verwendet wird, um das Kapselungsmaterial 401 und die Polymerschicht 105 zwischen den Durchkontaktierungen 111 zu zertrennen, wodurch ein Teil von einem anderen getrennt wird, um die erste InFO-POP-Struktur 1400 in der ersten Halbleitervorrichtung 201 auszubilden. Wie ein Fachmann jedoch weiß, ist das Nutzen eines Sägeblatts, um die erste InFO-POP-Struktur 1400 zu vereinzeln, nur eine beispielhafte Ausführungsform und soll nicht einschränkend wirken. Andere Verfahren zum Vereinzeln der ersten InFO-POP-Struktur 1400, etwa die Verwendung einer oder mehrerer Ätzungen, um die erste InFO-POP-Struktur abzutrennen, können auch genutzt werden. Diese Verfahren und alle anderen Verfahren können auch verwendet werden, um die erste InFO-POP-Struktur 1400 zu vereinzeln.
  • Indem das Anschlusspad 517 der dritten Umverteilungsschicht 509 der ersten InFO-POP-Struktur 1400 mit den Gitterlücken 701 wie hier beschrieben ausgebildet wird, kann eine zuverlässigere Vorrichtung hergestellt werden. Insbesondere kann, durch das Ausbilden der Gitterlücken 701, wie sie in jeder der vorliegenden Ausführungsformen beschrieben sind, das Anschlusspad 517 Seitenwandspannungen aushalten, die während Temperaturwechseln beim Test-, Herstellungs- und Arbeitsprozessen auftreten können. Tatsächlich können Delaminierung, Ablösen und die Bildung von Rissen, die sonst durch diese Spannungen ausgelöst werden können, verringert oder vermieden werden, was einen höheren Ertrag und zuverlässigere Vorrichtungen erlaubt.
  • In Übereinstimmung mit einer Ausführungsform ist eine Halbleitervorrichtung vorgesehen, die eine erste Umverteilungsschicht über einer Halbleitervorrichtung und Durchkontaktierungen aufweist. Die Durchkontaktierungen sind von der Halbleitervorrichtung durch ein Kapselungsmittel getrennt und die erste Umverteilungsschicht weist ein Anschlusspad mit einem Leiter auf, wobei jeder Teil des Anschlusspadbereichs mit jedem anderen Teil des Anschlusspadbereichs elektrisch verbunden ist. Mehrere Gitterlücken liegen in dem Anschlusspad, wobei einzelne der mehreren Gitterlücken von dem Leiter umgeben sind.
  • In Übereinstimmung mit einer weiteren Ausführungsform ist eine Halbleitervorrichtung vorgesehen, die eine Umverteilungsschicht mit einem Anschlusspad über einem Substrat aufweist, wobei das Anschlusspad eine runde Form hat. Mehrere dielektrische Stifte erstrecken sich durch das Anschlusspad, wobei die mehreren dielektrischen Stifte in einer runden Struktur angeordnet sind. Eine Passivierungsschicht liegt über der Umverteilungsschicht und bedeckt die mehreren dielektrischen Stifte. Eine Öffnung durchdringt die Passivierungsschicht, wobei die Öffnung einen Teil des Anschlusspads freilegt. Eine Under-Bump-Metallisierung berührt den freiliegenden Teil des Anschlusspads, wobei die Under-Bump-Metallisierung über jedem der mehreren dielektrischen Stifte liegt.
  • In Übereinstimmung mit einer weiteren Ausführungsform ist ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgesehen, das das Kapseln einer Halbleitervorrichtung und einer Durchkontaktierungen mit einem Kapselungsmittel vorsieht, wobei nach dem Kapseln die Durchkontaktierungen von der Halbleitervorrichtung durch das Kapselungsmittel getrennt ist. Eine Umverteilungsschicht wird über der Durchkontaktierungen und der Halbleitervorrichtung ausgebildet, wobei die Umverteilungsschicht ein Anschlusspad mit einer runden Form und mehrere Gitterlücken in dem Anschlusspad aufweist, wobei die mehreren Gitterlücken in einer runden Struktur angeordnet sind. Eine erste Passivierungsschicht wird so ausgebildet, dass sie die mehreren Gitterlücken bedeckt und Teile der ersten Passivierungsschicht werden entfernt, um eine Öffnung durch die erste Passivierungsschicht auszubilden, wobei das Entfernen der Abschnitte einen Teil des Anschlusspads freilegt. Eine Under-Bump-Metallisierung wird in körperlichem Kontakt mit dem freiliegenden Teil des Anschlusspads ausgebildet, wobei die Under-Bump-Metallisierung über jeder der mehreren Gitterlücken liegt.
  • Das Vorangegangene beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleitervorrichtung, die Folgendes umfasst: eine erste Umverteilungsschicht über einer Halbleitervorrichtung und Durchkontaktierungen, wobei die Durchkontaktierungen von der Halbleitervorrichtung durch ein Kapselungsmittel getrennt sind, wobei die erste Umverteilungsschicht einen Anschlusspadbereich mit einem leitenden Material aufweist, wobei jeder Teil des Anschlusspadbereichs mit jedem anderen Teil des Anschlusspadbereichs elektrisch verbunden ist; und mehrere Gitterlücken in dem Anschlusspadbereich, wobei die einzelnen der mehreren Gitterlücken von dem leitenden Material umgeben sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die mehreren Gitterlücken eine unterbrochene runde Form haben.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die unterbrochene runde Form einen äußeren Radius zwischen etwa 170 μm und etwa 200 μm und einen inneren Radius zwischen etwa 120 μm und etwa 190 μm hat.
  4. Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei eine Erste der mehreren Gitterlücken von einer Zweiten der mehreren Gitterlücken durch einen Abstand von mehr als etwa 10 μm getrennt ist.
  5. Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, die weiter eine Under-Bump-Metallisierung aufweist, die den Anschlusspadbereich berührt, wobei die Under-Bump-Metallisierung sich über die Gitterlücken hinaus in eine Richtung erstreckt, die parallel zu einer Hauptfläche der Halbleitervorrichtung ist.
  6. Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei mindestens eine der mehreren Gitterlücken eine runde Form hat.
  7. Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei mindestens eine der mehreren Gitterlücken eine im Wesentlichen runde Form hat.
  8. Halbleitervorrichtung, die Folgendes umfasst: eine Umverteilungsschicht mit einem Anschlusspad über einem Substrat, wobei das Anschlusspad eine runde Form hat; mehrere dielektrische Stifte, die sich durch das Anschlusspad erstrecken, wobei die mehreren dielektrischen Stifte in einer runden Struktur angeordnet sind; eine Passivierungsschicht über der Umverteilungsschicht und die mehreren dielektrischen Stifte bedeckend; eine Öffnung durch die Passivierungsschicht, wobei die Öffnung einen Teil des Anschlusspads freilegt; und eine Under-Bump-Metallisierung, die den freiliegenden Teil des Anschlusspads berührt, wobei die Under-Bump-Metallisierung über jedem der mehreren dielektrischen Stifte liegt.
  9. Halbleitervorrichtung nach Anspruch 8, wobei ein erster Radius der runden Form des Anschlusspads größer als ein zweiter Radius der runden Struktur der mehreren dielektrischen Stifte ist, wobei der zweite Radius ein äußerer Radius der runden Struktur ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die Under-Bump-Metallisierung einen dritten Radius hat, der größer als der zweite Radius ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei der dritte Radius kleiner als der erste Radius ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei ein vierter Radius ein innerer Radius der runden Struktur ist und die Öffnung einen fünften Radius hat, der kleiner als der vierte Radius ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 8 bis 12, wobei ein Erster der mehreren dielektrischen Stifte benachbart zu einem Zweiten der mehreren dielektrischen Stifte ist und von dem Zweiten der mehreren dielektrischen Stifte durch einen Abstand von mindestens 10 μm getrennt ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 8 bis 13, wobei jeder der mehreren Stifte eine Dicke von mindestens 10 μm hat.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Kapseln einer Halbleitervorrichtung und einer Durchkontaktierung mit einem Kapselungsmittel, wobei nach dem Kapseln die Durchkontaktierung von der Halbleitervorrichtung durch das Kapselungsmittel getrennt ist; Ausbilden einer Umverteilungsschicht über der Durchkontaktierung und der Halbleitervorrichtung, wobei die Umverteilungsschicht ein Anschlusspad mit einer runden Form und mehrere Gitterlücken in dem Anschlusspad aufweist, wobei die mehreren Gitterlücken in einer runden Struktur angeordnet sind; Ausbilden einer ersten Passivierungsschicht, die die mehreren Gitterlücken bedeckt; Entfernen von Teilen der ersten Passivierungsschicht, um eine Öffnung durch die erste Passivierungsschicht auszubilden, wobei das Entfernen der Teile einen Abschnitt des Anschlusspads freilegt; und Ausbilden einer Under-Bump-Metallisierung, die den freigelegten Teil des Anschlusspads berührt, wobei die Under-Bump-Metallisierung über jeder der mehreren Öffnungen liegt.
  16. Verfahren nach Anspruch 15, wobei ein erster Radius der runden Form des Anschlusspads größer als ein zweiter Radius der runden Struktur der mehreren Gitterlücken ist, wobei der zweite Radius ein äußerer Radius der runden Form ist.
  17. Verfahren nach Anspruch 16, wobei die Under-Bump-Metallisierung einen dritten Radius hat, der größer als der zweite Radius ist.
  18. Verfahren nach Anspruch 17, wobei der dritte Radius kleiner als der erste Radius ist.
  19. Verfahren nach Anspruch 18, wobei ein vierter Radius ein innerer Radius der runden Struktur ist und die Öffnung einen fünften Radius hat, der kleiner als der vierte Radius ist.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei die mehreren Gitterlücken zur gleichen Zeit wie das Anschlusspad ausgebildet werden.
DE102015116822.7A 2015-09-25 2015-10-05 Halbleitervorrichtung und Herstellungsverfahren Active DE102015116822B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/865,280 US9929112B2 (en) 2015-09-25 2015-09-25 Semiconductor device and method of manufacture
US14/865,280 2015-09-25

Publications (2)

Publication Number Publication Date
DE102015116822A1 true DE102015116822A1 (de) 2017-03-30
DE102015116822B4 DE102015116822B4 (de) 2021-05-20

Family

ID=58281697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116822.7A Active DE102015116822B4 (de) 2015-09-25 2015-10-05 Halbleitervorrichtung und Herstellungsverfahren

Country Status (5)

Country Link
US (4) US9929112B2 (de)
KR (2) KR20170037480A (de)
CN (1) CN106558559B (de)
DE (1) DE102015116822B4 (de)
TW (1) TWI640045B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929112B2 (en) 2015-09-25 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10290584B2 (en) 2017-05-31 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in semiconductor packages and methods of forming same
US10192843B1 (en) * 2017-07-26 2019-01-29 Micron Technology, Inc. Methods of making semiconductor device modules with increased yield
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
US10515901B2 (en) 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. InFO-POP structures with TIVs having cavities
KR101963292B1 (ko) 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US11177201B2 (en) * 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
US10083926B1 (en) * 2017-12-13 2018-09-25 Dialog Semiconductor (Uk) Limited Stress relief solutions on WLCSP large/bulk copper plane design
US10665559B2 (en) * 2018-04-11 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Device, semiconductor package and method of manufacturing semiconductor package
US10510645B2 (en) * 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Planarizing RDLs in RDL-first processes through CMP process
US12100682B2 (en) * 2018-07-15 2024-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with conductive patterns in a redistribution layer
US10832985B2 (en) * 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
KR102629832B1 (ko) * 2019-03-28 2024-01-26 삼성전자주식회사 반도체 패키지 기판 및 이를 이용한 반도체 패키지 제조 방법
KR102704110B1 (ko) * 2019-08-09 2024-09-06 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
US20210111110A1 (en) * 2019-10-09 2021-04-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR20210078952A (ko) * 2019-12-19 2021-06-29 삼성전기주식회사 전자부품 내장기판
KR102698828B1 (ko) * 2019-12-26 2024-08-26 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US11251114B2 (en) * 2020-05-01 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package substrate insulation opening design
KR20220071755A (ko) 2020-11-24 2022-05-31 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290343A1 (en) 2006-06-15 2007-12-20 Sony Corporation Electronic component, semiconductor device employing same, and method for manufacturing electronic component
US20100164096A1 (en) 2008-12-29 2010-07-01 International Business Machines Corporation Structures and Methods for Improving Solder Bump Connections in Semiconductor Devices
US20120025394A1 (en) 2010-08-02 2012-02-02 Hiroshige Hirano Semiconductor device
US20130009319A1 (en) 2011-07-07 2013-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Methods for Forming Through Vias

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065721B2 (en) * 2003-07-28 2006-06-20 Lsi Logic Corporation Optimized bond out method for flip chip wafers
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
WO2011125277A1 (ja) 2010-04-07 2011-10-13 株式会社島津製作所 放射線検出器およびそれを製造する方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8647974B2 (en) * 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9190348B2 (en) * 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
KR101429347B1 (ko) 2012-08-30 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9087832B2 (en) 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
TWI560815B (en) * 2014-05-09 2016-12-01 Siliconware Precision Industries Co Ltd Semiconductor packages, methods for fabricating the same and carrier structures
US9929112B2 (en) 2015-09-25 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290343A1 (en) 2006-06-15 2007-12-20 Sony Corporation Electronic component, semiconductor device employing same, and method for manufacturing electronic component
US20100164096A1 (en) 2008-12-29 2010-07-01 International Business Machines Corporation Structures and Methods for Improving Solder Bump Connections in Semiconductor Devices
US20120025394A1 (en) 2010-08-02 2012-02-02 Hiroshige Hirano Semiconductor device
US20130009319A1 (en) 2011-07-07 2013-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Methods for Forming Through Vias

Also Published As

Publication number Publication date
TWI640045B (zh) 2018-11-01
CN106558559A (zh) 2017-04-05
KR20170119663A (ko) 2017-10-27
DE102015116822B4 (de) 2021-05-20
CN106558559B (zh) 2019-03-01
US9929112B2 (en) 2018-03-27
TW201724289A (zh) 2017-07-01
US10269738B2 (en) 2019-04-23
US11855018B2 (en) 2023-12-26
KR101890535B1 (ko) 2018-08-21
US20170092604A1 (en) 2017-03-30
US20210082845A1 (en) 2021-03-18
US10833030B2 (en) 2020-11-10
US20180218989A1 (en) 2018-08-02
KR20170037480A (ko) 2017-04-04
US20190252334A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
DE102015116822B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102019117006A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102020120137B4 (de) Halbleiterpackage und verfahren
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102018130035B4 (de) Package und verfahren
DE102016116088A1 (de) Halbleitervorrichtung und Verfahren
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102014113698A1 (de) Kontaktstelle für Halbleitervorrichtung
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102020119295B4 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102014117649A1 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102015106616A1 (de) Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102021114921A1 (de) Package und Verfahren zum Fertigen desselben
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102021117899B3 (de) Verfahren zur herstellung eines integrierten schaltungs-packages
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0023500000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final