DE102014019885B3 - Halbleiterbauelement mit IGBT-Zelle und Entsättigungskanalstruktur - Google Patents

Halbleiterbauelement mit IGBT-Zelle und Entsättigungskanalstruktur Download PDF

Info

Publication number
DE102014019885B3
DE102014019885B3 DE102014019885.5A DE102014019885A DE102014019885B3 DE 102014019885 B3 DE102014019885 B3 DE 102014019885B3 DE 102014019885 A DE102014019885 A DE 102014019885A DE 102014019885 B3 DE102014019885 B3 DE 102014019885B3
Authority
DE
Germany
Prior art keywords
region
type
desaturation
doped
igbt cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014019885.5A
Other languages
English (en)
Inventor
Johannes Georg Laven
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE102014019885B3 publication Critical patent/DE102014019885B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04113—Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterbauelement, aufweisend:eine erste IGBT-Zelle (2) miteiner mit einem zweiten Typ dotierten Driftzone oder einem mit dem zweiten Typ dotierten Driftgebiet (20),einem ersten Elektrodenanschluss (28), der mit einem Sourcegebiet der IGBT-Zelle verbunden ist,einem Gateelektrodenanschluss (27), der mit einer Gateelektrode der IGBT-Zelle verbunden ist; undeine Entsättigungshalbleiterstruktur (4) zum Entsättigen einer Ladungsträgerkonzentration in der ersten IGBT-Zelle (2), wobei die Entsättigungshalbleiterstruktur (4) aufweist:ein mit einem ersten Typ dotiertes Gebiet (40), das einen pn-Übergang (41) mit der Driftzone (20) bildet,zwei Abschnitte eines Grabens oder zwei Gräben (45), die in dem mit dem ersten Typ dotierten Gebiet (40) angeordnet sind, wobei jeder der zwei Grabenabschnitte oder jeder der zwei Gräben (45) ein mit dem ersten Typ dotiertes Entsättigungskanalgebiet (43) des mit dem ersten Typ dotierten Gebiets zumindest in der seitlichen Richtung und ein mit dem ersten Typ dotiertes Mesagebiet (44) des mit dem ersten Typ dotierten Gebiets (40) zumindest in der seitlichen Richtung begrenzen, wobei das Entsättigungskanalgebiet (43) und das Mesagebiet (44) aneinander angrenzen, undein leitfähiges Material in den zwei Grabenabschnitten oder in den zwei Gräben (45), wobei das mit dem ersten Typ dotierte Mesagebiet (44) mit dem ersten Elektrodenanschluss (28) verbunden ist und das leitfähige Material in den zwei Grabenabschnitten oder in den zwei Gräben (45) mit dem Gateelektrodenanschluss (27) verbunden ist.

Description

  • Technisches Gebiet
  • Die hier beschriebenen Ausführungsformen beziehen sich auf Halbleiterbauelemente mit einer IGBT-Zelle und insbesondere beziehen sich einige Ausführungsformen auf Leistungshalbleiterbauelemente mit Graben-IGBT-Zellen.
  • Hintergrund
  • Ein Bipolartransistor mit isoliertem Gate, der nachstehend als IGBT bezeichnet wird, ist ein Halbleiterbauelement mit drei Anschlüssen, das hauptsächlich als elektronischer Schalter verwendet wird, und kann hohe Effizienz und schnelles Schalten kombinieren. Der IGBT kann elektrische Leistung in vielen Anwendungen schalten, z. B. in Geräten wie Elektrofahrzeugen, Zügen, Kühlschränken mit variabler Geschwindigkeit, Klimaanlagen und vielen weiteren.
  • Der IGBT kombiniert die Gateansteuereigenschaften eines MOSFET mit der Fähigkeit für hohen Strom und niedrige Sättigungsspannung von Bipolartransistoren durch Kombinieren eines Feldeffekttransistors (FET) mit isoliertem Gate für den Steuereingang und eines Leistungsbipolartransistors zum Umschalten in einem einzigen Bauelement.
  • Der IGBT kann einen Leistungsverlust im Ein-Zustand und während des Umschaltens aufweisen. Minoritätsladungsträger (Löcher) können beispielsweise Zeit brauchen, um sich zu rekombinieren oder die Vorrichtung zu verlassen, was zu längeren Schaltzeiten und einem höheren Schaltverlust führt. Das Erhöhen des externen Gatewiderstandes, um steile Flanken der Schaltcharakteristik zu vermeiden, kann diesen Prozess weiter verzögern. Die statischen Verluste im Ein-Zustand können durch Erhöhen der Elektronen-Loch-Konzentration (Plasmakonzentration) in der Vorrichtung verringert werden. Dies führt jedoch zu einer weiteren Erhöhung der dynamischen Verluste aufgrund des vorstehend beschriebenen Effekts und es besteht ein Kompromiss zwischen den statischen und dynamischen Verlusten.
  • Die US 2004 / 0 041 171 A1 beschreibt ein Halbleiterbauelement mit einem Steuerelement zum gezielten Abfließen von Minoritätsladungsträgern.
  • Die DE 10 2007 003 812 A1 beschreibt einen IGBT mit Grabenstrukturen.
  • Daher besteht ein Bedarf an verbesserten Halbleiterbauelementen und verbesserten Verfahren in Bezug auf den Betrieb und die Herstellung von Halbleiterbauelementen, wobei die Schaltverluste ohne signifikante Erhöhung der statischen Verluste verringert werden.
  • Kurzdarstellung
  • Vor diesem Hintergrund werden Halbleiterbauelemente gemäß Anspruch 1, 8 und 14 bereitgestellt.
  • Beispielsweise umfasst ein Halbleiterbauelement eine erste IGBT-Zelle mit einer mit dem zweiten Typ dotierten Driftzone. Das Halbleiterbauelement umfasst auch eine Entsättigungshalbleiterstruktur zum Entsättigen einer Ladungsträgerkonzentration in der ersten IGBT-Zelle. Die Entsättigungshalbleiterstruktur umfasst ein mit dem ersten Typ dotiertes Gebiet, das einen pn-Übergang mit der Driftzone bildet. Die Entsättigungshalbleiterstruktur umfasst ferner zwei Abschnitte eines Grabens oder zwei Gräben, die im mit dem ersten Typ dotierten Gebiet angeordnet sind und neben der ersten IGBT-Zelle in einer seitlichen Richtung angeordnet sind. Jeder der zwei Grabenabschnitte oder jeder der zwei Gräben weist einen breiten Teil unter einem schmalen Teil auf. Die breiten Teile der zwei Grabenabschnitte oder der zwei Gräben begrenzen ein mit dem ersten Typ dotiertes Entsättigungskanalgebiet des mit dem ersten Typ dotierten Gebiets zumindest in der seitlichen Richtung. Die schmalen Teile der zwei Grabenabschnitte oder der zwei Gräben begrenzen ein mit dem ersten Typ dotiertes Mesagebiet des mit dem ersten Typ dotierten Gebiets zumindest in der seitlichen Richtung. Das Entsättigungskanalgebiet weist eine Breite auf, die kleiner ist als das Mesagebiet in der seitlichen Richtung. Das Entsättigungskanalgebiet und das Mesagebiet grenzen aneinander an.
  • Weiterhin wird ein beispielhaftes Verfahren zum Betreiben eines Halbleiterbauelements beschrieben. Das Halbleiterbauelement umfasst einen ersten Elektrodenanschluss, einen zweiten Elektrodenanschluss, einen Gateelektrodenanschluss und eine erste IGBT-Zelle mit einer Gateelektrode, einer ersten Elektrode, einer zweiten Elektrode und einem Driftgebiet. Die Gateelektrode ist mit dem Gateelektrodenanschluss verbunden, die erste Elektrode ist mit dem ersten Elektrodenanschluss verbunden und die zweite Elektrode ist mit dem zweiten Elektrodenanschluss verbunden. Das Halbleiterbauelement umfasst ferner eine Entsättigungshalbleiterstruktur mit einem Entsättigungskanal. Ein erster Abschnitt der Entsättigungshalbleiterstruktur ist mit dem ersten Elektrodenanschluss verbunden. Ein zweiter Abschnitt der Entsättigungshalbleiterstruktur ist mit dem Gateelektrodenanschluss zum Steuern des Entsättigungskanals verbunden. Das Verfahren umfasst das Anlegen einer Gatespannung mit einem ersten Wert an den Gateelektrodenanschluss, wobei ein Strom durch die erste IGBT-Zelle zwischen dem ersten Elektrodenanschluss und dem zweiten Elektrodenanschluss fließt und wobei ein Stromfluss durch den Entsättigungskanal im Wesentlichen blockiert wird. Das Verfahren umfasst ferner das Anlegen der Gatespannung mit einem zweiten Wert an den Gateelektrodenanschluss. Der Absolutwert des zweiten Werts ist niedriger als der Absolutwert des ersten Werts. Dabei fließt ein Strom durch die erste IGBT-Zelle zwischen dem ersten Elektrodenanschluss und dem zweiten Elektrodenanschluss und Ladungsträger fließen als Entsättigungsstrom vom Driftgebiet der ersten IGBT-Zelle durch den Entsättigungskanal der Entsättigungshalbleiterstruktur zum ersten Elektrodenanschuss. Das Verfahren umfasst ferner das Anlegen der Gatespannung mit einem dritten Wert an den Gateelektrodenanschluss. Der Absolutwert des dritten Werts ist niedriger als die jeweiligen Absolutwerte des ersten und des zweiten Werts. Dabei wird ein Stromfluss durch die erste IGBT-Zelle zwischen dem ersten Elektrodenanschluss und dem zweiten Elektrodenanschluss im Wesentlichen blockiert.
  • Es wird weiterhin beispielhaft ein Verfahren zum Ausbilden einer Grabenstruktur vom Flaschenhalstyp eines Halbleiterbauelements beschrieben. Das Verfahren umfasst das Ausbilden eines Grabens in einer Halbleiterschicht des Halbleiterbauelements. Der Graben weist lateralen Seiten und eine Unterseite auf. Das Verfahren umfasst das Einführen eines Dotierungsmaterials in die Unterseite, das Erhitzen des Halbleiterbauelements, um das Dotierungsmaterial in ein Diffusionsgebiet zu diffundieren und das selektive Ätzen des Diffusionsgebiets, um die Grabenstruktur vom Flaschenhalstyp auszubilden.
  • Weitere Aspekte, Vorteile und Merkmale der vorliegenden Erfindung sind aus den abhängigen Ansprüchen, der Beschreibung und den begleitenden Zeichnungen ersichtlich.
  • Figurenliste
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstäblich, wobei stattdessen die Betonung auf die Darstellung der Prinzipien der Erfindung gelegt ist. Überdies bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
    • 1 zeigt ein Halbleiterbauelement mit IGBT-Zellen;
    • 2 und 3 zeigen ein Halbleiterbauelement mit einer Entsättigungskanalstruktur gemäß den hier beschriebenen Ausführungsformen;
    • 4 und 5 stellen ein beispielhaftes Verfahren zum Betreiben eines Halbleiterbauelements dar;
    • 6 zeigt ein Halbleiterbauelement mit einer Entsättigungskanalstruktur gemäß den hier beschriebenen Ausführungsformen;
    • 7 bis 12 zeigen Draufsichten von Anordnungen eines Halbleiterbauelements gemäß den hier beschriebenen Ausführungsformen;
    • 13 bis 18 stellen ein Herstellungsverfahren einer Grabenstruktur vom Flaschenhalstyp eines Halbleiterbauelements dar.
  • Ausführliche Beschreibung
  • Nun wird im Einzelnen auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in jeder Figur dargestellt sind. Jedes Beispiel ist zur Erläuterung vorgesehen und ist nicht als Begrenzung gemeint. Merkmale, die als Teil einer Ausführungsform dargestellt oder beschrieben werden, können beispielsweise an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch weitere Ausführungsformen zu erhalten. Es ist beabsichtigt, dass die vorliegende Offenbarung solche Modifikationen und Variationen umfasst.
  • Da die Komponenten von Ausführungsformen in einer Anzahl von verschiedenen Orientierungen angeordnet sein können, wird die Richtungsterminologie für den Erläuterungszweck verwendet und ist keineswegs begrenzend. Die Ausführungsformen können kombiniert werden, wenn nicht anders angegeben. Die Zeichnungen können nicht notwendigerweise maßstäblich gezeichnet sein.
  • Für ein leichtes Verständnis wird eine IGBT-Struktur häufig mit spezifischen Dotierungstypen beschrieben, z. B. einer n-p-n-p-Struktur, ohne irgendeine Begrenzung zu beabsichtigen. Die Dotierungen könnten umgekehrt werden, d. h. eine Dotierung vom n-Typ könnte zu einer Dotierung vom p-Typ werden und umgekehrt. Wenn auf eine „Dotierung vom ersten Typ“ und eine „Dotierung vom zweiten Typ“ Bezug genommen wird, kann die Dotierung vom ersten Typ eine Dotierung vom p-Typ oder Dotierung vom n-Typ sein und die Dotierung vom zweiten Typ soll als entgegengesetzte Dotierung verstanden werden, d. h. n-Typ, wenn die Dotierung vom ersten Typ der p-Typ ist, und p-Typ, wenn die Dotierung vom ersten Typ der n-Typ ist.
  • 1 zeigt einen Querschnitt durch ein Halbleiterbauelement 1. Das Halbleiterbauelement 1 umfasst einen Halbleiterblock 10, der eine oder mehrere Halbleiterschichten umfassen kann. Der Halbleiterblock kann eine Epitaxieschicht umfassen. Das Halbleiterbauelement 1 umfasst eine vordere Oberfläche oder erste Hauptoberfläche 11, die die obere Oberfläche in 1 ist.
  • Irgendeine Richtung, die in der ersten Hauptoberfläche liegt, wird seitliche Richtung genannt. Die zur ersten Hauptoberfläche senkrechte Richtung wird vertikale Richtung genannt. In 1 zeigt der Querschnitt einen Schnitt entlang einer seitlichen Richtung durch einen Abschnitt des Halbleiterbauelements.
  • Das Halbleiterbauelement 1 umfasst eine mit dem p-Typ dotierte Halbleiterschicht 13 und eine mit dem n-Typ dotierte Halbleiterschicht 19, die z. B. eine epitaxial gezüchtete Schicht oder eine Schicht, die durch einen Schwebezonen-Czochalski-Wachstumsprozess ausgebildet ist, sein kann. Die äußere Oberfläche der mit dem p-Typ dotierten Halbleiterschicht, d. h. die untere Oberfläche 12 in 1, bildet eine hintere Oberfläche des Halbleiterblocks 10. Die hintere Oberfläche oder zweite Hauptoberfläche 12 ist zur ersten Hauptoberfläche 11 im Wesentlichen parallel. Die hintere Oberfläche 12 steht mit einer Drain- oder Kollektormetallisierung 15 in Kontakt, die wiederum mit einem Drain- oder Kollektorelektrodenanschluss 16 verbunden ist.
  • Eine IGBT-Zelle 2 ist gezeigt. Die IGBT-Zelle 2 umfasst ein mit dem p-Typ dotiertes Draingebiet 14, das auch als Kollektorgebiet bekannt ist, das ein Teil der Halbleiterschicht 13 ist. Die IGBT-Zelle umfasst ferner ein mit dem n-Typ dotiertes Gebiet, das ein Teil der mit dem n-Typ dotierten Halbleiterschicht 19 ist. Eine Grabenstruktur ist im mit dem n-Typ dotierten Gebiet der IGBT-Zelle 2 ausgebildet. Die Grabenstruktur umfasst zwei Gräben 24 oder zwei Abschnitte 24 eines einzelnen Grabens. In einer Streifengeometrie der IGBT-Zelle können sich beispielsweise zwei separate Gräben 24 befinden, wohingegen die im Querschnitt bei den Bezugszeichen 24 gezeigten Strukturen zwei Grabenabschnitte eines Grabens sein können, wenn dieser Graben z. B. eine rechteckige oder möglicherweise polygonale, ovale oder kreisförmige Anordnung in einer Draufsicht auf die erste Hauptoberfläche 11 aufweist. Die Gräben oder Grabenabschnitte 24 erstrecken sich von der ersten Hauptoberfläche 11 in die Halbleiterschicht 19 und weisen Seitenoberflächen zumindest in einer seitlichen Richtung und eine untere Oberfläche auf.
  • In Bezug auf Gräben oder Grabenabschnitte sollen die Begriffe „unter“ oder „tiefer“ bedeuten, dass eine erste Entität relativ zu einer zweiten Entität näher an der Grabenunterseite liegt, und dagegen liegt diese zweite Entität „über“ oder „höher“ relativ zur ersten Entität. Ein unterer Teil eines Grabens oder Grabenabschnitts soll einen Teil bedeuten, der an die Unterseite angrenzt, und ein oberer Teil soll einen Teil bedeuten, der an die erste Hauptoberfläche angrenzt.
  • Die Gräben oder Grabenabschnitte 24 sind z. B. mit einem stark dotierten Polysiliziummaterial oder einem anderen Halbleitermaterial gefüllt, das eine Gateelektrode bildet. Dieses Material ist mit einem Gateelektrodenanschluss 27 verbunden und ist durch ein Gateoxid 25 von der Halbleiterschicht 19 und von einem mit dem p-Typ dotierten Bodygebiet 21 und einem darin ausgebildeten mit dem n-Typ dotierten Source/Emitter-Gebiet 23 isoliert. In einer Streifengeometrie begrenzen die Gräben 24 das Bodygebiet und das Source- oder Emittergebiet 23 in der seitlichen Richtung, die in 1 gezeigt ist. Wenn Strukturen 24 Abschnitte eines einzelnen Grabens sind, dann begrenzen diese Abschnitte das Body- und Sourcegebiet auch in mindestens einer weiteren seitlichen Richtung, z. B. in einer zur Ebene der Zeichnung senkrechten Richtung.
  • In 1 sind das Sourcegebiet 23 und das Bodygebiet 21 mit einem Sourceelektrodenanschluss 28 verbunden. Zwischen dem Bodygebiet 21 und dem Draingebiet 14 liegt ein mit dem n-Typ dotiertes Driftgebiet (Driftzone) 20 der Halbleiterschicht 19. Das Sourcegebiet grenzt an das Bodygebiet an, das an das Driftgebiet angrenzt, das wiederum an das Draingebiet 14 angrenzt, was eine n-p-n-p-Struktur eines Bipolartransistors mit integriertem Gate bildet.
  • Die hier beschriebenen Halbleiterbauelemente, insbesondere ein Leistungshalbleiterbauelement, umfassen typischerweise viele IGBT-Zellen. In 1 ist eine weitere IGBT-Zelle 3 beispielhaft gezeigt, die seitlich von der IGBT-Zelle 2 in der seitlichen Richtung, die in 1 gezeigt ist, angeordnet ist.
  • Die Gateelektrode 26 steuert die Bildung eines Inversionskanals im Bodygebiet 21 zwischen dem Sourcegebiet 23 und dem Driftgebiet 20 durch eine Gatespannung, die an den Gateelektrodenanschluss 27 angelegt wird. Wenn die Gatespannung mit einem Wert über einem Schwellenwert angelegt wird, wird ein Inversionskanal aufgebaut und die Vorrichtung befindet sich im Ein-Zustand. Wenn die Gatespannung mit einem Wert unter dem Schwellenwert angelegt wird, schaltet die Vorrichtung in den Aus-Zustand. Während des Schaltprozesses können Schaltverluste auftreten.
  • 2 zeigt ein Halbleiterbauelement 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement umfasst eine IGBT-Zelle 2, die eine Graben-IGBT-Zelle sein kann, wie in Bezug auf 1 beschrieben. Die IGBT-Zelle 2 umfasst ein Driftgebiet 20.
  • Das Halbleiterbauelement 100 umfasst ferner eine Entsättigungskanalstruktur 4, die hier auch als Entsättigungszelle bezeichnet wird. Die räumliche Struktur der Entsättigungskanalstruktur 4 wird mit Bezug auf 2 und 3 beschrieben und die Operation der Entsättigungskanalstruktur 4 wird mit Bezug auf 4 und 5 beschrieben.
  • Wie in 2 gezeigt, umfasst die Entsättigungskanalstruktur 4 ein mit dem p-Typ dotiertes Gebiet 40, das einen pn-Übergang 41 mit dem Driftgebiet 20 der IGBT-Zelle 2 bildet. Eine Grabenstruktur ist im mit dem p-Typ dotierten Gebiet 40 ausgebildet, einschließlich zwei Gräben 45 oder zwei Abschnitten eines Grabens 45 in Abhängigkeit von der Geometrie der Entsättigungszelle. Die Grabenstruktur ist in der seitlichen Richtung A-A neben der IGBT-Zelle 2 angeordnet.
  • Die Gräben oder Grabenabschnitte 45 weisen jeweils einen breiten Teil 420 und einen schmalen Teil 421 auf, wobei der breite Teil jedes Grabens oder Grabenabschnitts unter dem schmalen Teil jedes Grabens oder Grabenabschnitts angeordnet ist. Die breiten Teile 420 sind untere Teile und die schmalen Teile sind obere Teile der Gräben/Grabenabschnitte 45 in 2. Die zwei breiten Teile 420 der jeweiligen Gräben/Grabenabschnitte 45 begrenzen oder grenzen ein Entsättigungskanalgebiet 43 des mit dem ersten Typ dotierten Gebiets 40 zumindest in der seitlichen Richtung A-A, die in 2 gezeigt ist, ab. Die schmalen Teile 421 der jeweiligen Gräben/Grabenabschnitte begrenzen oder grenzen ein Mesagebiet 44 des mit dem ersten Typ dotierten Gebiets 40 zumindest in der seitlichen Richtung A-A, die in 2 gezeigt ist, ab. Das Mesagebiet 44 umfasst kein mit dem n-Typ dotiertes Gebiet in der in 2 gezeigten Ausführungsform. Das Entsättigungskanalgebiet grenzt an das, d. h. ist direkt benachbart zum Mesagebiet 44 und zu einem äußeren Gebiet 42 des mit dem ersten Typ dotierten Gebiets 40, wobei sich das äußere Gebiet 42 außerhalb der Grabenstruktur erstreckt. Das Entsättigungskanalgebiet ist zumindest in der seitlichen Richtung A-A schmäler als das Mesagebiet 44.
  • Die Gräben/Grabenabschnitte 45 sind mit einem leitfähigen Material, z. B. einem Halbleitermaterial wie z. B. stark dotiertem Polysilizium, oder einem Kohlenstoffmaterial oder einem Metall wie z. B. Aluminium, Kupfer oder Molybdän gefüllt, das Grabenelektroden oder eine Grabenelektrode bildet, die mit dem Gateelektrodenanschluss 27 verbunden ist und vom mit dem p-Typ dotierten Gebiet 40 durch eine Oxidschicht oder mit dem n-Typ dotierte Schicht 450 isoliert ist. Das Mesagebiet 44 ist mit dem Sourceelektrodenanschluss 28 verbunden.
  • Die Entsättigungskanalstruktur 4 ist dazu ausgelegt, eine Ladungsträgerkonzentration im Driftgebiet 20 der IGBT-Zelle 2, insbesondere eine Minoritätsladungsträgerkonzentration von Löchern, zu entsättigen, wenn sich die IGBT-Zelle im Prozess des Ausschaltens befindet. Der Wert der Gatespannung, die an die Grabenelektrode(n) angelegt wird, steuert, ob der Entsättigungskanal im Entsättigungskanalgebiet offen oder geschlossen ist. Wenn er offen ist, können die Ladungsträger dann vom Driftgebiet 20 durch das äußere Gebiet 42, das Entsättigungskanalgebiet 43 und das Mesagebiet 44 zum Sourceelektrodenanschluss 28 hindurchtreten, was einen Entsättigungsstrom bildet.
  • Dies ist in 3 schematisch dargestellt, wobei die Ladungsträgerkonzentration symbolisch als Wolke 220 gezeigt ist. In 3 erstreckt sich das mit dem p-Typ dotierte Gebiet 40 zwischen der ersten IGBT-Zelle 2 und einer zweiten IGBT-Zelle 3, was auch einen pn-Übergang mit dem Driftgebiet der zweiten IGBT-Zelle bildet. Die Grabenstruktur der Entsättigungsstruktur 4 ist in dieser Ausführungsform auf halbem Wege zwischen der ersten und der zweiten IGBT-Zelle 2 und 3 angeordnet. Die Entsättigungskanalstruktur 4 ist dazu ausgelegt, auch eine Ladungsträgerkonzentration im Driftgebiet der zweiten IGBT-Zelle 3 zu entsättigen, wie schematisch in 3 angegeben.
  • 4 und 5 stellen schematisch dar, wie das Öffnen oder Blockieren des Entsättigungskanals 430 im Entsättigungskanalgebiet 43 durch die Gatespannung gesteuert wird, die an den Gateelektrodenanschluss 27 angelegt wird. Die Breite des Entsättigungskanalgebiets 43 in der seitlichen Richtung, in der die breiten Teile der Gräben/Grabenabschnitte 45 das Entsättigungskanalgebiet begrenzen, und die Dotierung des Entsättigungskanalgebiets 43 sind derart gewählt, dass das Entsättigungskanalgebiet bei der Betriebsspannung der IGBT-Zelle(n) mit einem Wert z. B. von + 15 V zwischen dem Gate- und dem Sourceanschluss verarmt wird. Ein Verarmungsgebiet (engl. depletion region) 50 um die Grabenelektrode(n) 45 ist in 4 gezeigt. Das Verarmungsgebiet 50 bei der Betriebsspannung der IGBT-Zelle(n) erstreckt sich über das ganze Entsättigungskanalgebiet 43 in 4, das daher nicht leitend ist. Der Entsättigungskanal wird blockiert.
  • Bei einer niedrigeren Gate-Source-Anschluss-Spannung schrumpft die Verarmungszone 50, wobei zumindest ein Teil des Entsättigungskanalgebiets, das das äußere Gebiet und das Mesagebiet verbindet, leitend wird, und der Entsättigungskanal 430 öffnet sich. Die Breite und Dotierung des Entsättigungskanalgebiets 43 sind derart gewählt, dass sich der Entsättigungskanal öffnet, bevor der Elektronenstrom durch die IGBT-Zelle(n) ausschaltet, d. h. während der Inversionskanal der IGBT-Zelle(n) noch offen ist. Wenn die Dotierung des Entsättigungskanalgebiets vom p-Typ klein ist, insbesondere kleiner als in den anderen Gebieten des mit dem p-Typ dotierten Gebiets 40, kann die Breite des Entsättigungskanalgebiets größer gewählt werden, und wenn die Dotierung des Entsättigungskanalgebiets höher ist, kann die Breite des Entsättigungskanalgebiets kleiner gewählt werden. 5 zeigt die Entsättigungskanalstruktur mit einem offenen Entsättigungskanal 430 bei z. B. einem Wert von +10 V der Gate-Source-Anschluss-Spannung. In diesem Zustand können Ladungsträger (Löcher), die die Driftzone einer IGBT-Zelle sättigen, durch den Entsättigungskanal hindurchtreten, wie z. B. in 3 dargestellt. Wenn die Gatespannung weiter verringert wird, wird der Inversionskanal der IGBT-Zelle(n) blockiert und der (Elektronen-) Source-Drain-Strom stoppt. Nachdem alle Ladungsträger aus der Driftzone entfernt wurden, besteht auch kein Entsättigungsstrom im Aus-Zustand des Halbleiterbauelements.
  • 6 zeigt eine weitere Ausführungsform eines Halbleiterbauelements 101 mit einer Entsättigungskanalstruktur 4. In dieser Ausführungsform ist die Dotierung des Entsättigungskanalgebiets 43 vom p-Typ, das zwischen den gestrichelten Linien in 6 gezeigt ist, niedriger als die Dotierung eines Bodygebiets 44 vom p-Typ und des äußeren Gebiets 42 des mit dem p-Typ dotierten Gebiets 40. Die Gräben oder Grabenabschnitte der Entsättigungskanalstruktur im mit dem p-Typ dotierten Gebiet 40 weisen in der Ausführungsform im Wesentlichen vertikale Seitenwände auf. Sie begrenzen ein Mesagebiet zumindest in einer seitlichen Richtung, wobei das Mesagebiet das Bodygebiet 44 und das Entsättigungskanalgebiet 43 umfasst. Das Mesagebiet umfasst auch einen Abschnitt des äußeren Gebiets 42 in der in 6 gezeigten Ausführungsform. Das Bodygebiet einer Entsättigungskanalstruktur soll nicht mit dem Bodygebiet eines IGBT verwechselt werden.
  • Die Gräben oder Grabenabschnitte der Entsättigungskanalstruktur sind mit einer ähnlichen Geometrie wie jene der IGBT-Zelle 2 gezeigt. Die Gräben oder Grabenabschnitte der Entsättigungskanalstruktur können jedoch im Allgemeinen eine andere Geometrie aufweisen, z. B. weniger tief sein oder zusammen schmäler sein als die Gräben/Grabenabschnitte der IGBT-Zelle(n). Gräben oder Grabenabschnitte mit geraden, vertikalen Seitenwänden können leichter herzustellen sein, was möglicherweise die Produktionszeit und -kosten verringert.
  • Die Dotierung des Entsättigungskanalgebiets 43 vom p-Typ ist so gewählt, dass bei der Betriebsspannung (z. B. +15 V) das Entsättigungskanalgebiet 43 verarmt und nicht leitend ist. Die Dotierung ist so gewählt, dass bei einem gewünschten Spannungswert zum Aufbauen des Entsättigungskanals (z. B. +10 V) das Entsättigungskanalgebiet nicht mehr vollständig verarmt ist und ein leitfähiger Entsättigungskanal im Entsättigungskanalgebiet aufgebaut wird.
  • Die Entsättigungskanalstruktur verringert die Schaltverluste (Ausschaltverluste) und schafft mehrere Vorteile. Hohe Minoritätsladungsträger-Konzentrationen können aus der (den) Driftzone(n) entfernt werden, bevor die IGBT-Zelle(n) ausschaltet (ausschalten), oder zumindest teilweise entfernt werden. Daher ist es möglich, die Elektronen-Loch-Plasmakonzentration im Ein-Zustand zu erhöhen, um statische Verluste ohne übermäßiges Erhöhen der dynamischen Verluste während des Ausschaltens zu verringern. Diese Entkopplung der statischen und dynamischen Verluste verbessert die Situation des gegenwärtigen Kompromisses zwischen diesen Größen.
  • Überdies können in herkömmlichen Vorrichtungen hohe Lochstromdichten nahe den Gateelektroden einer IGBT-Zelle während des Ausschaltens existieren, wenn die Löcher von der Driftzone zum Sourceelektrodenanschluss geleitet werden. Da das Gateelektrodenpotential immer noch nahe dem Schwellenwert des Elektroneninversionskanals der IGBT-Zelle liegt, könnte die kapazitive Kopplung des Lochstroms mit der Gateelektrode den Elektroneninversionskanal reaktivieren. Dies könnte zu schädlichen Oszillationen des Halbleiterbauelements führen. In dem Halbleiterbauelement mit der Entsättigungskanalstruktur gemäß den Ausführungsformen der vorliegenden Erfindung werden die Minoritätsladungsträger (Löcher) aus der (den) Driftzone(n) bereits entfernt, während der Elektronenkanal der IGBT-Zelle(n) noch offen ist, und entlang eines Pfades, in dem kein Elektronenkanal einer IGBT-Zelle existiert. Möglicherweise schädliche Oszillationen der vorstehend beschriebenen Art werden vermieden oder zumindest unterdrückt.
  • Wenn der Gateelektrodenwiderstand erhöht wird, um steile Flanken der Spannungscharakteristiken der Vorrichtung zu vermeiden, könnte dies zu einer Verzögerung beim Entfernen der Ladungsträgerkonzentration in der Driftzone in herkömmlichen Vorrichtungen und strittig zu erhöhten Schaltverlusten führen. Das Halbleiterbauelement gemäß den Ausführungsformen der vorliegenden Erfindung verbessert diese Situation. Da die Ladungsträger bereits entfernt werden, während der Elektronenkanal noch offen ist, und keine Sperrspannung sich über der (den) IGBT-Zelle(n) entwickelt hat, wird die Elektronen-Loch-Plasmakonzentration schnell aus der (den) Driftzone(n) entfernt und die Verzögerung wird selbst für hohe Gateelektrodenwiderstände verringert oder beseitigt. Die restliche Plasmakonzentration ist beträchtlich niedriger und verursacht relativ kleine Schaltverluste während des Ausschaltens.
  • 7 bis 12 zeigen Draufsichten auf ein Halbleiterbauelement 100 oder 101 gemäß den Ausführungsformen und stellen verschiedene Anordnungen dar. Die in 7 bis 12 gezeigten Halbleiterbauelemente umfassen Entsättigungszellen 400 und IGBT-Zellen 200, die beide im Querschnitt zur Entsättigungskanalstruktur 4 und zur IGBT-Zelle 2, die vorstehend beschrieben sind, identisch oder ähnlich sein können. Die mit dem p-Typ dotierten Mesagebiete der Entsättigungszellen 400 sind mit einem Schraffierungsmuster dargestellt und sind mit dem Sourceelektrodenanschluss 28 verbunden. Die Gräben oder Grabenabschnitte der Entsättigungszellen, insbesondere die Grabenelektroden, sind mit dem Gateelektrodenanschluss 27 verbunden. Die mit dem n-Typ dotierten Sourcegebiete der IGBT-Zellen 200 sind mit dem Sourceelektrodenanschluss 28 verbunden und die Gateelektroden in Gräben oder Grabenabschnitten sind mit dem Gateelektrodenanschluss 27 verbunden. Die mit dem ersten Typ dotierten Gebiete der Entsättigungszellen 400 können alle verbunden sein oder können separate Gebiete sein.
  • Schnitte in einer beispielhaft ausgewählten seitlichen Richtung sind zwischen den Bezugszeichen A-A und B-B hervorgehoben, wobei ein Querschnitt entlang der Linie A-A durch 2 oder 6 dargestellt sein kann und ein Querschnitt entlang der Linie B-B durch 3 dargestellt sein kann.
  • In 7 bis 10 sind die IGBT-Zellen und Entsättigungszellen rechteckig. Ein Graben mit rechteckiger Form umgibt die Body- und Sourcegebiete jeder IGBT-Zelle und den Entsättigungskanal und die Mesagebiete jeder Entsättigungszelle, wobei sie in allen seitlichen Richtungen begrenzt sind. Im Querschnitt durch solche Anordnungen, wie z. B. in 2, 3 und 6 gezeigt, sind Strukturen 24, die als separate Gräben im Querschnitt erscheinen können, tatsächlich zwei Abschnitte eines Grabens.
  • 7 zeigt eine Anordnung, bei der die IGBT-Zellen 200 und Entsättigungszellen 400 abwechselnd in Reihen und Spalten angeordnet sind, wobei jede IGBT-Zelle vier nächste Nachbarentsättigungszellen aufweist, die in den Richtungen der Reihen und Spalten um sie angeordnet sind, und jede Entsättigungszelle vier nächste Nachbar-IGBT-Zellen aufweist, die in den Richtungen der Reihen und Spalten um sie angeordnet sind. 8 zeigt eine Anordnung, bei der jede Entsättigungszelle 400 diagonal zwischen vier IGBT-Zellen angeordnet ist, die in einem Quadrat angeordnet sind.
  • 9 und 10 zeigen ein aktives Gebiet 120 eines Halbleiterbauelements 100, das IGBT-Zellen enthält, ein peripheres Gebiet 140, das nur Entsättigungszellen enthält, und einen Rand 160 oder alternativ eine Gatekontaktstelle oder Gatezuleitung des Halbleiterbauelements. Die höhere Anzahl von Entsättigungszellen im peripheren Gebiet kann ermöglichen, noch besser die Driftgebiete der benachbarten IGBT-Zellen zu entsättigen. Dies kann insbesondere nahe dem Rand oder der Gatekontaktstelle des Halbleiterbauelements wichtig sein. In 9 sind die IGBT- und Entsättigungszellen im aktiven Gebiet 120 im Wesentlichen wie in 7 angeordnet. Die ganz rechten IGBT-Zellen, die an das periphere Gebiet angrenzen, weisen sechs Entsättigungszellen zum Entsättigen einer Ladungskonzentration in ihren Driftgebieten auf.
  • In 10 enthält das aktive Gebiet nur IGBT-Zellen, aber eine Entsättigung wird an der Grenze zum peripheren Gebiet 140 geschaffen, wobei jede IGBT-Zelle, die an das periphere Gebiet angrenzt, drei Entsättigungszellen zum Entsättigen einer Ladungskonzentration in ihren Driftgebieten aufweist. In einer Anordnung, wie in 10 gezeigt, kann kein Querschnitt existieren, wie in 3 gezeigt, sondern nur ein Querschnitt, wie in 2 oder 6 gezeigt. Die Verbindungen mit den Gate- und Sourceanschlüssen wurden in 9 und 10 weggelassen. Die Größe und/oder die Dichte der IGBT-Zellen können gemäß der Anordnung des Halbleiterbauelements variieren und ebenso können dies die Größe und/oder die Dichte der Entsättigungszellen.
  • 11 und 12 stellen Anordnungen des Halbleiterbauelements 100 dar, wobei die IGBT-Zellen 200 und Entsättigungszellen 400 eine Streifengeometrie aufweisen. In diesem Fall können, wenn ein Querschnitt, wie z. B. an den Bezugszeichen A-A und B-B angegeben, genommen wird, die Strukturen 24 in 2, 3 und 6 tatsächlich zwei separate Gräben sein. 11 zeigt eine Ausführungsform, in der Entsättigungsstreifenzellen 400 im aktiven Gebiet 120 des Halbleiterbauelements 100 zwischen IGBT-Streifenzellen 200 enthalten sind. 12 zeigt eine Ausführungsform, in der Entsättigungszellen nur im peripheren Gebiet 140, aber nicht im aktiven Gebiet 120 vorhanden sind.
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement geschaffen. Das Halbleiterbauelement umfasst eine erste IGBT-Zelle. Das Halbleiterbauelement kann viele IGBT-Zellen umfassen. Eine IGBT-Zelle, wie hier verwendet, kann eine vertikale IGBT-Zelle sein, wie z. B. eine vorstehend beschriebene Graben-IGBT-Zelle, kann jedoch auch z. B. eine planare (seitliche) IGBT-Zelle sein. Das Halbleiterbauelement kann ein Leistungshalbleiterbauelement sein. Der Begriff „Leistungshalbleiterbauelement“ oder „Leistungs-IGBT“ soll ein Bauteil mit Schaltfähigkeiten für hohe Spannung und/oder hohen Strom beschreiben. Mit anderen Worten, Leistungshalbleiterbauelemente/IGBTs sind für Anwendungen mit hohem Strom, z. B. im Amperebereich oder sogar im Bereich von hundert Ampere, und/oder Anwendungen mit hoher Spannung, z. B. über 300 V, vorgesehen. Die IGBT-Zelle(n) kann (können) in einem aktiven Gebiet des Halbleiterbauelements enthalten sein.
  • Die erste IGBT-Zelle umfasst eine mit dem zweiten Typ dotierte Driftzone. Die erste und möglicherweise irgendeine andere IGBT-Zelle können in einem Halbleiterblock oder einer Halbleiterverbindung des Halbleiterbauelements ausgebildet sein. Der Halbleiterblock kann monolithisch sein oder aus Halbleiterschichten bestehen, z. B. einschließlich einer Epitaxieschicht oder einer Schicht, die durch einen Chochalski-Typ-Prozess gezüchtet ist. Die IGBT-Zelle kann ferner die z. B. mit Bezug auf 1 beschriebenen Merkmale umfassen.
  • Das Halbleiterbauelement umfasst eine Entsättigungshalbleiterstruktur zum Entsättigen einer Ladungsträgerkonzentration in der ersten IGBT-Zelle. Die Entsättigungshalbleiterstruktur kann dazu ausgelegt sein, eine Konzentration von freien Ladungsträgern, insbesondere eine Minoritätsladungsträger-Konzentration, von zumindest der Driftzone der ersten IGBT-Zelle in Abhängigkeit von einem gesteuerten Zustand der Entsättigungshalbleiterstruktur zu entfernen, wie nachstehend weiter beschrieben.
  • Die Entsättigungshalbleiterstruktur umfasst ein mit dem ersten Typ dotiertes Gebiet, das einen pn-Übergang mit der mit dem zweiten Typ dotierten Driftzone der ersten IGBT-Zelle bildet. Die Entsättigungshalbleiterstruktur umfasst ferner eine Grabenstruktur. Die Grabenstruktur ist im mit dem ersten Typ dotierten Gebiet in einer ersten seitlichen Richtung neben der ersten IGBT-Zelle angeordnet. Die Grabenstruktur kann sich von einer ersten Hauptoberfläche des Halbleiterblocks in den Halbleiterblock, z. B. in eine Epitaxieschicht des Halbleiterblocks, erstrecken.
  • Die Grabenstruktur umfasst zwei Abschnitte eines Grabens oder zwei Gräben. Die zwei Grabenabschnitte oder die zwei Gräben sind in der ersten seitlichen Richtung voneinander beabstandet. Sie grenzen einen Raum zwischen ihnen zumindest in dieser speziellen ersten seitlichen Richtung ab oder begrenzen ihn. Die zwei Gräben oder die zwei Grabenabschnitte können sich parallel zueinander erstrecken - zumindest für einen bestimmten Abstand - in einer Richtung, die von der ersten seitlichen Richtung verschieden ist, z. B. in einer dazu senkrechten Richtung. Die letztere kann als longitudinale Richtung bezeichnet werden, insbesondere für streifenartige Grabenstrukturen mit zwei separaten Gräben. Der Graben mit den zwei Grabenabschnitten kann eine quadratische, rechteckige oder polygonale Form oder sogar ovale oder kreisförmige Form in einer Draufsicht auf die erste Hauptoberfläche aufweisen.
  • Jeder der zwei Grabenabschnitte oder jeder der zwei Gräben kann einen breiten Teil und einen schmalen Teil umfassen. Der breite Teil ist unter dem schmalen Teil angeordnet. Gräben mit dieser Eigenschaft werden hier als Engpassgräben bezeichnet. Die Form von solchen Gräben kann viele Variationen aufweisen, einschließlich z. B. der in 2 und 3 gezeigten bauchigen Form mit einer runden oder ovalen Verbreiterung an der Unterseite, aber auch einschließlich z. B. Gräben mit geraden Seitenwänden, die sich auswärts neigen, so dass der Graben in Richtung seiner Unterseite breiter ist, oder Gräben mit rechteckigen verbreiterten Teilen. Der breite Teil kann ein unterer Teil des Grabens oder Grabenabschnitts sein. Alternativ kann sich der Graben weiter erstrecken, wobei er eine Unterseite unter dem breiten Teil aufweist. Der schmale Teil kann ein oberer Teil des Grabens oder Grabenabschnitts sein.
  • Alternativ kann mindestens einer der zwei Grabenabschnitte oder der zwei Gräben, typischerweise beide, eine im Wesentlichen konstante Breite aufweisen. Die Seitenwände von mindestens einem der zwei Gräben/zwei Grabenabschnitte können im Wesentlichen gerade sein. Die Seitenwände können vertikal sein, könnten jedoch auch geneigt sein, d. h. einen von 90° verschiedenen Winkel in Bezug auf die erste Hauptoberfläche bilden.
  • Die breiten Teile der zwei Grabenabschnitte oder der zwei Gräben begrenzen/grenzen ein mit dem ersten Typ dotiertes Entsättigungskanalgebiet des mit dem ersten Typ dotierten Gebiets zumindest in der ersten seitlichen Richtung ab. Die schmalen Teile der zwei Grabenabschnitte oder der zwei Gräben begrenzen ein mit dem ersten Typ dotiertes Mesagebiet des mit dem ersten Typ dotierten Gebiets zumindest in der ersten seitlichen Richtung. Mit anderen Worten, der durch die zwei Gräben oder durch die zwei Grabenabschnitte begrenzte Raum umfasst das Mesagebiet und das Entsättigungskanalgebiet.
  • Alternativ oder zusätzlich kann das mit dem ersten Typ dotierte Entsättigungskanalgebiet ein Gebiet sein, das durch die zwei Gräben/Grabenabschnitte begrenzt/abgegrenzt ist und eine Dotierung vom ersten Typ aufweist, die geringer ist als die angrenzenden Gebiete des mit dem ersten Typ dotierten Gebiets, nämlich des Mesa- oder Bodygebiets und des äußeren Gebiets. Das Entsättigungskanalgebiet kann in dieser Weise gekennzeichnet sein, selbst wenn es durch Gräben oder Grabenabschnitte mit einer konstanten Breite oder parallelen Seitenoberflächen begrenzt/abgegrenzt ist.
  • Der durch die zwei Gräben oder Grabenabschnitte begrenzte/abgegrenzte Raum kann aus den mit dem ersten Typ dotierten Mesa- und Entsättigungskanalgebieten bestehen. In Ausführungsformen mit Gräben mit konstanter Breite, insbesondere vertikalen Gräben mit geraden, parallelen Seitenwänden, wird der ganze Raum, der durch die zwei Gräben oder Grabenabschnitte begrenzt/abgegrenzt ist, hier „Mesagebiet“ genannt, und das Entsättigungskanalgebiet wird als Teil davon betrachtet. Das mit dem ersten Typ dotierte Mesagebiet kann den ganzen Raum über dem Entsättigungskanalgebiet bilden oder belegen, das in der ersten seitlichen Richtung durch die zwei Gräben oder Grabenabschnitte begrenzt ist. Dies kann der ganze Raum sein, der durch schmale Teile der zwei Grabenabschnitte oder der zwei Gräben begrenzt ist. Es kann kein mit dem zweiten Typ dotiertes Gebiet vorhanden sein, das zwischen den zwei Gräben oder Grabenabschnitten begrenzt ist. Ein mit dem zweiten Typ dotiertes Gebiet kann vorhanden sein, aber ist für die Funktion der Vorrichtung nicht erforderlich. Das Mesagebiet und das Entsättigungskanalgebiet können durch einen einzelnen Graben mit den zwei Grabenabschnitten in mehr als der ersten seitlichen Richtung begrenzt/abgegrenzt sein. In diesem Fall kann der Graben, der die zwei Grabenabschnitte umfasst, weitere Abschnitte umfassen und kann das Mesagebiet und das Entsättigungskanalgebiet in allen seitlichen Richtungen begrenzen, d. h. er kann die Gebiete seitlich umgeben.
  • Das Entsättigungskanalgebiet kann eine Breite aufweisen, die kleiner ist als das Mesagebiet zumindest in der ersten seitlichen Richtung. Das Entsättigungskanalgebiet kann eine Breite aufweisen, die kleiner ist als das Mesagebiet auch in mindestens einer anderen seitlichen Richtung, z. B. in einer (longitudinalen) Richtung senkrecht zur ersten seitlichen Richtung. Zusätzlich oder alternativ kann das Entsättigungskanalgebiet eine Dotierung vom ersten Typ aufweisen, die niedriger ist als die Dotierung vom ersten Typ des Mesagebiets.
  • Das Entsättigungskanalgebiet und das Mesagebiet grenzen aneinander an. Das Entsättigungskanalgebiet kann auch an ein äußeres Gebiet des mit dem ersten Typ dotierten Gebiets angrenzen, wobei sich das äußere Gebiet seitlich und/oder vertikal von der Grabenstruktur nach außen erstreckt. Das äußere Gebiet kann einen pn-Übergang mit dem Driftgebiet der ersten IGBT-Zelle bilden.
  • Das Halbleiterbauelement kann einen Sourceelektrodenanschluss, der mit einem Sourcegebiet der IGBT-Zelle verbunden ist, einen Gateelektrodenanschluss, der mit einer Gateelektrode der IGBT-Zelle verbunden ist, und ein leitfähiges Halbleitermaterial in den zwei Grabenabschnitten oder in den zwei Gräben umfassen, wobei das mit dem ersten Typ dotierte Mesagebiet mit dem ersten Elektrodenanschluss verbunden ist und das leitfähige Halbleitermaterial in den zwei Grabenabschnitten oder in den zwei Gräben mit dem Gateelektrodenanschluss verbunden ist. Das Halbleitermaterial in den zwei Gräben oder in den zwei Grabenabschnitten kann als Grabenelektrode(n) bezeichnet werden. In dieser Ausführungsform wird der Entsättigungskanal im Entsättigungsgebiet durch den Spannungswert, der an den Gateelektrodenanschluss angelegt wird, gesteuert. Das Mesagebiet und die Grabenelektrode(n) könnten auch mit von den Source/Gate-Anschlüssen der IGBT-Zellen verschiedenen Anschlüssen verbunden sein, wobei möglicherweise mehr Flexibilität einer unabhängigen Steuerung hinzugefügt wird, aber die Komplexität erhöht wird.
  • Die Dotierung vom ersten Typ des Entsättigungskanalgebiets kann niedriger sein als die Dotierung vom ersten Typ des Mesagebiets und/oder niedriger als die Dotierung vom ersten Typ des äußeren Gebiets des mit dem ersten Typ dotierten Gebiets.
  • Die Entsättigungskanalstruktur oder mehrere von ihnen können in einem peripheren Gebiet des Halbleiterbauelements angeordnet sein, das an ein aktives Gebiet mit der (den) IGBT-Zelle(n) angrenzt. Die Entsättigungskanalstruktur oder mehrere von ihnen können im aktiven Gebiet des Halbleiterbauelements angeordnet sein, wobei das aktive Gebiet das Gebiet mit der (den) IGBT-Zelle(n) ist. Das Halbleiterbauelement kann eine zweite IGBT-Zelle umfassen, wobei die Entsättigungshalbleiterstruktur zwischen der ersten IGBT-Zelle und der zweiten IGBT-Zelle angeordnet ist. Das mit dem ersten Typ dotierte Gebiet kann sich zumindest zwischen der ersten IGBT-Zelle und der zweiten IGBT-Zelle erstrecken. Das mit dem ersten Typ dotierte Gebiet kann einen pn-Übergang auch mit der Driftzone der zweiten IGBT-Zelle bilden. Die Entsättigungshalbleiterstruktur kann zum Entsättigen von Ladungsträgerkonzentrationen in den Driftgebieten der ersten und der zweiten IGBT-Zelle ausgelegt sein.
  • Das leitfähige Halbleitermaterial in den zwei Grabenabschnitten oder in den zwei Gräben - die Grabenelektrode(n) - kann vom Mesagebiet, vom Entsättigungsgebiet und/oder vom äußeren Gebiet des mit dem ersten Typ dotierten Gebiets getrennt sein. Die Trennung kann in Form einer Oxidschicht, z. B. ähnlich zu einer Gateoxidschicht vorliegen. Die Grabenelektrode(n) kann (können) aus einem stark dotierten Halbleitermaterial wie z. B. Polysilizium ausgebildet sein, das teilweise oder vollständig die Gräben/Grabenabschnitte füllt. Alternativ kann die Trennung in Form einer mit dem zweiten Typ dotierten Schicht ähnlich wie in einer JFET-Struktur vorliegen. Durch Wählen von geeigneten Dotierungsbeziehungen zwischen den Gebieten der Dotierung vom ersten Typ und vom zweiten Typ kann eine mögliche Verriegelung vermieden werden.
  • Wie vorher erläutert, besteht eine Wechselbeziehung zwischen der Breite und der Dotierungskonzentration des Entsättigungskanalgebiets zum Zuschneiden der Steuerung der Aktivierung und Deaktivierung des Entsättigungskanals im richtigen Moment während des Ausschaltprozesses der IGBT-Zelle(n). Die Breite des Entsättigungskanals kann durch die breiten Teile der Gräben oder Grabenabschnitte bestimmt werden, die seitlich den Kanal zumindest in einer seitlichen Richtung begrenzen. In dieser Richtung können die breiteren Teile mindestens 20 % oder sogar mindestens 50 % breiter sein als die schmalen Teile der zwei Grabenabschnitte oder der zwei Gräben, z. B. 20 % bis 100 %. Dagegen kann das Entsättigungskanalgebiet 50 % oder 100 % oder sogar mindestens 200 % schmäler sein als das Mesagebiet. Zusätzlich oder alternativ kann die Dotierung vom ersten Typ im Entsättigungskanalgebiet mindestens 50 % oder 100 % oder sogar mindestens 300 % kleiner sein als die Dotierung vom ersten Typ im Mesagebiet und/oder im äußeren Gebiet, z. B. 50 % bis 500 %. Eine seitlich integrierte Dosis der Dotierung vom ersten Typ über die Breite des Entsättigungskanalgebiets kann geringer sein als 1011 cm-2 oder sogar geringer als 3*1010 cm-2.
  • Durch geeignete Dimensionierung des Abstandes zwischen den breiten Teilen der Gräben oder Grabenabschnitte, z. B. der in 2 und 3 gezeigten bauchigen Teile, und/oder durch geeignete Wahl der Dotierungskonzentration im Entsättigungskanalgebiet (siehe 6 zur Erläuterung) kann der Zeitpunkt während des Schaltprozesses, zu dem freie Ladungsträger durch den Entsättigungskanal geführt werden können, definiert und festgelegt werden. Die Ausschaltverluste können ohne Erhöhen der statischen Verluste im Ein-Zustand verringert werden.
  • Der Schwellenspannungswert, unter dem der Kanal leitend wird, kann über dem Wert der Miller-Plateauspannung gewählt werden. Das Entsättigungskanalgebiet kann eine Schwellenspannung zum Ausschalten eines leitfähigen Pfades durch das Entsättigungskanalgebiet aufweisen. Die IGBT-Zelle kann eine Schwellenspannung zum Schaffen eines Inversionskanals aufweisen. Der Absolutwert der Schwellenspannung zum Ausschalten des leitfähigen Pfades durch das Entsättigungskanalgebiet kann höher sein als der Absolutwert der Schwellenspannung zum Schaffen eines Inversionskanals der IGBT-Zelle.
  • Weiterhin wird ein beispielhaftes Verfahren zum Betreiben eines Halbleiterbauelements beschrieben. Das Halbleiterbauelement umfasst einen ersten Elektrodenanschluss, einen zweiten Elektrodenanschluss, einen Gateelektrodenanschluss und eine erste IGBT-Zelle mit einer Gateelektrode, einer ersten Elektrode, einer zweiten Elektrode und einem Driftgebiet. Die Gateelektrode ist mit dem Gateelektrodenanschluss verbunden, die erste Elektrode ist mit dem ersten Elektrodenanschluss verbunden und die zweite Elektrode ist mit dem zweiten Elektrodenanschluss verbunden. Das Halbleiterbauelement umfasst ferner eine Entsättigungshalbleiterstruktur mit einem Entsättigungskanal. Ein erster Abschnitt der Entsättigungshalbleiterstruktur ist mit dem ersten Elektrodenanschluss verbunden. Ein zweiter Abschnitt der Entsättigungshalbleiterstruktur ist mit dem Gateelektrodenanschluss zum Steuern des Entsättigungskanals verbunden. Das Halbleiterbauelement kann ein Halbleiterbauelement gemäß irgendeiner der hier beschriebenen Ausführungsformen sein.
  • Das Verfahren umfasst das Anlegen einer Gatespannung mit einem ersten Wert an den Gateelektrodenanschluss, so dass ein Strom durch die erste IGBT-Zelle zwischen dem ersten Elektrodenanschluss und dem zweiten Elektrodenanschluss fließt und so dass ein Stromfluss durch den Entsättigungskanal im Wesentlichen blockiert wird. Der Begriff „im Wesentlichen blockiert“ umfasst die Situation, dass der Entsättigungskanal vollständig blockiert ist, d. h. der Entsättigungskanal vollständig abgedrosselt ist. Der Begriff „im Wesentlichen blockiert“ umfasst auch die Situationen, dass der Stromfluss signifikant verringert ist. Es wird gesagt, dass der Entsättigungskanal im Wesentlichen blockiert ist, wenn der Stromfluss durch den Entsättigungskanal um mindestens 50 % oder mindestens 80 % oder sogar mindestens 90 oder 99 % im Vergleich zum Entsättigungsstrom, der fließt, wenn der zweite Wert der Gatespannung an den Gateelektrodenanschluss angelegt wird, verringert ist. In diesen Fällen kann der Entsättigungskanal nicht vollständig abgedrosselt sein. Der erste Wert kann die Betriebsspannung des Halbleiterbauelements darstellen. Der erste Wert kann z. B. zwischen +12 V und +20 Volt liegen, z. B. etwa +15 V sein.
  • Das Verfahren umfasst ferner das Anlegen der Gatespannung mit einem zweiten Wert an den Gateelektrodenanschluss. Der zweite Wert kann vorübergehend während des Ausschaltens der Vorrichtung angelegt werden. Der Absolutwert des zweiten Werts ist niedriger als der Absolutwert des ersten Werts. Der zweite Wert kann z. B. zwischen +8 V und +12 Volt liegen, z. B. etwa +10 V sein. Wenn die Gatespannung mit dem zweiten Wert angelegt wird, fließt ein Strom durch die erste IGBT-Zelle zwischen dem ersten Elektrodenanschluss und dem zweiten Elektrodenanschluss und Ladungsträger fließen als Entsättigungsstrom vom Driftgebiet der ersten IGBT-Zelle durch den Entsättigungskanal der Entsättigungshalbleiterstruktur zum ersten Elektrodenanschluss.
  • Das Verfahren kann ferner das Anlegen der Gatespannung mit einem dritten Wert an den Gateelektrodenanschluss umfassen. Der Absolutwert des dritten Werts ist niedriger als die jeweiligen Absolutwerte des ersten und des zweiten Werts. Wenn die Gatespannung mit dem dritten Wert angelegt wird, wird ein Stromfluss durch die erste IGBT-Zelle zwischen dem ersten Elektrodenanschluss und dem zweiten Elektrodenanschluss im Wesentlichen blockiert. Der dritte Wert kann eine Sperrspannung des Halbleiterbauelements darstellen. Der dritte Wert kann unter +3 V liegen, z. B. etwa null Volt sein, oder kann ein negativer Spannungswert sein, d. h. sogar eine negative Spannung kann angelegt werden.
  • Wie vorstehend erläutert, ist eine Größe, durch die der exakte Zeitpunkt bestimmt werden kann, zu dem sich der Entsättigungskanal während des Ausschaltens des Halbleiterbauelements öffnet, die Breite des Entsättigungskanalgebiets. Für solche Ausführungsformen ist es folglich erwünscht, die begrenzenden breiten Teile der Gräben oder Grabenabschnitte der Entsättigungskanalstruktur mit geringen Herstellungstoleranzen auszubilden.
  • Die breiten Teile unter den schmalen Teilen können durch anisotropes Ätzen, um einen normalen Graben mit vertikalen Seitenwänden auszubilden, gefolgt von isotropem Ätzen an der Unterseite des Grabens, um einen Unterschnitt auszubilden, ausgebildet werden. Die Herstellungstoleranzen könnten bei dieser Technik nicht ausreichen und ein Bedarf an Verbesserungen existiert.
  • Ein Verfahren zum Ausbilden einer Grabenstruktur vom Flaschenhalstyp eines Halbleiterbauelements gemäß einer Ausführungsform wird beschrieben. Der Begriff „Flaschenhalstyp“ bezieht sich auf irgendeinen Graben oder irgendeine Grabenstruktur, wobei der Graben einen breiten Teil und einen schmalen Teil aufweist, wobei der breite Teil unter dem schmalen Teil liegt, d. h. der breite Teil sich in einer Position befindet, die im Graben tiefer liegt als der schmale Teil. Gräben vom Flaschenhalstyp umfassen z. B. Gräben mit einem breiten Hohlraum als ihrem unteren Teil, z. B. einem Hohlraum mit einem kreisförmigen, ovalen oder rechteckigen Querschnitt, und einem schmäleren Tunnel, der von der Oberfläche der Halbleiterschicht oder des Halbleiterblocks zu diesem Hohlraum führt. Die Gräben vom Flaschenhalstyp umfassen auch z. B. Gräben mit geraden Seitenwänden, die sich nach außen in Richtung der Unterseite neigen, oder irgendeiner anderen Form von Unterschnitt.
  • 13 bis 18 zeigen einen beispielhaften Herstellungsprozess einer Grabenstruktur vom Flaschenhalstyp. Die Grabenstruktur kann für die Entsättigungskanalstruktur, beispielsweise für die in 2 gezeigte Struktur, hergestellt werden. Der im Folgenden beschriebene Herstellungsprozess kann auf irgendeine Art einer Grabenstruktur angewendet werden. Der beschriebene Prozess kann auch auf die Herstellung eines Mesa-IGBT oder irgendeiner anderen Art von IGBT angewendet werden.
  • 13-18 zeigen ein Beispiel der Herstellung einer Grabenstruktur mit einem breiteren oder bauchigen unteren Teil. Gräben werden in einem Halbleiterblock mit Siliziummaterial hergestellt. Die Gräben können unter Verwendung von irgendeinem der herkömmlichen Grabenätzprozesse ausgebildet werden. Ein solcher Prozess kann beispielsweise das Ausbilden einer Maske wie z. B. einer Hartmaske oder Photomaske auf der Oberfläche eines Halbleiterblocks umfassen. Um die Maske auszubilden wird als Beispiel ein Photoresist über der ganzen Oberfläche des Halbleiterblocks abgeschieden und wird unter Verwendung von Photolithographie geeignet strukturiert, wobei Öffnungen, die die Position der späteren Gräben definieren, im Photoresist ausgebildet werden.
  • Unter Verwendung der strukturierten Maske werden die Gräben im Halbleiterblock durch einen Ätzprozess ausgebildet, wie in 13 dargestellt. Das Ätzen kann selektiv in Bezug auf die strukturierte Maske angewendet werden und wird typischerweise als anisotropes Ätzen in Form von Trocken- oder Nassätzen verkörpert, so dass Gräben mit im Wesentlichen vertikalen Seitenwänden entstehen.
  • Die nach dem Grabenätzprozess erhaltene Grabenstruktur ist in 13 dargestellt. Im Einzelnen zeigt 13 einen Querschnitt eines Abschnitts eines Halbleiterbauelements mit einem Halbleiterblock 10, wie z. B. in 2-3 gezeigt. Die vorstehend beschriebene strukturierte Maske 6 mit Öffnungen 7 für die Gräben ist auf einer ersten Oberfläche 11 des Halbleiterblocks 10 gezeigt. Die Gräben oder Grabenabschnitte 5 erstrecken sich von der ersten Oberfläche 11 und weisen lateralen Seiten 51 und eine Unterseite 52 auf. Die Breite der Gräben oder Grabenabschnitte 5 ist entlang ihrer vertikalen Ausdehnung im Wesentlichen konstant.
  • Die gezeigten Querschnitte der Gräben oder Grabenabschnitte 5 können einen Teil von entweder zwei Gräben, beispielsweise in einer IGBT-Zelle vom Streifentyp, wie in 11 oder 12 gezeigt, oder einem Graben, wenn dieser Graben beispielsweise eine rechteckige oder möglicherweise polygonale, ovale oder kreisförmige Anordnung in einer Draufsicht auf die erste Hauptoberfläche 11 aufweist, wie z. B. in 7 bis 10 gezeigt, bilden.
  • In 14 sind die vollendeten Gräben oder Grabenabschnitte 5 zum Ausbilden der bauchigen unteren Teile der Grabenstruktur vom Flaschenhalstyp eingerichtet. Phosphor wird als Dotierungsmaterial 9 in die Unterseite 52 der Gräben oder Grabenabschnitte 5 unter Verwendung der strukturierten Maske 6 eingeführt, wie in 14 dargestellt. Phosphor 9 wird vorzugsweise unter Verwendung von lonenimplantationstechniken eingeführt. Alternativ kann Phosphor 9 auch mittels eines Maskendiffusionsofenprozesses unter Verwendung von flüssigen oder festen Quellen eingeführt werden. Die auf den Seitenwänden der Gräben abgeschiedene Diffusionsmaske kann z. B. eine Siliziumnitridschicht sein.
  • Die Dosis des implantierten Dotierungsmaterials bestimmt die Eigenschaft und Abmessung der späteren bauchigen unteren Teile. In 14 wird Phosphor ausschließlich in die Unterseite 52 der Gräben oder Grabenabschnitte 5 eingeführt.
  • Die Maske 6, die ursprünglich für das Ätzen der Gräben oder Grabenabschnitte 5 vorgesehen war, dient folglich als Implantationsmaske in 14, so dass Phosphor 9 nur in die Unterseite 52 der Gräben oder Grabenabschnitte 5 eingeführt wird.
  • Ein erster thermischer Prozess, typischerweise ein thermischer Hochtemperaturprozess, wird ausgeführt. Der thermische Prozess leitet einen Diffusionsprozess des in die Unterseite der Gräben oder Grabenabschnitte implantierten Phosphors ein, wie in 15 dargestellt.
  • Vor dem Ausführen des thermischen Prozesses kann die strukturierte Maske 6 selektiv in Bezug auf die erste Oberfläche 11 des Halbleiterblocks 10 entfernt werden, beispielsweise mittels nasschemischem Ätzen.
  • 15 zeigt das Diffusionsgebiet 92, in das der implantierte Phosphor 91 eindringt, sobald der Diffusionsprozess durch den ersten thermischen Prozess eingeleitet wird. Das Diffusionsgebiet 92 beginnt von der Unterseite 52 der Gräben oder Grabenabschnitte 5 zu wachsen, wo der Phosphor 9 ursprünglich implantiert wurde. Das implantierte Dotierungsmaterial 91 diffundiert in die Tiefe des Halbleiterblocks 10, was ein bauchiges oder ein ungefähr apfelförmiges Diffusionsgebiet 92 um die Unterseite 52 der Gräben oder Grabenabschnitte 5 bildet.
  • Die vertikalen und seitlichen Abmessungen des Diffusionsgebiets 92 können durch die Dosis des implantierten Dotierungsmaterials und die Parameter des ersten thermischen Prozesses wie z. B. die Temperatur und Dauer gesteuert werden. Je höher die implantierte Dosis des Dotierungsmaterials ist, desto größer ist die vertikale und seitliche Ausdehnung des Diffusionsgebiets 92. Je länger die Dauer des thermischen Prozesses ist, desto größer sind die vertikale und seitliche Ausdehnung des Diffusionsgebiets 92.
  • Strittig wird bei der Herstellung der bauchigen unteren Teile der Grabenstruktur vom Flaschenhalstyp Material aus dem Gebiet, das durch den thermischen Diffusionsprozess definiert wird, entfernt, nämlich aus dem Diffusionsgebiet.
  • Vor dem Entfernen des Materials aus dem Diffusionsgebiet wird das Diffusionsgebiet oxidiert. Die Oxidation des Diffusionsgebiets wird in einem zweiten thermischen Prozess ausgeführt. Der Temperaturbereich des zweiten thermischen Prozesses wird in Abhängigkeit vom Oxidationsprozess ausgewählt. Der Oxidationsprozess kann ein Trockenoxidationsprozess sein. Vorzugsweise wird ein Nassoxidationsprozess ausgeführt.
  • Die Oxidationsrate der vorstehend beschriebenen Oxidationsprozesse hängt von der Dotierungskonzentration ab, die im Diffusionsgebiet 92 vorhanden ist. Je höher die Dosis des Dotierungsmaterials ist, desto höher ist die Dotierungskonzentration im Diffusionsgebiet und desto höher ist daher die Oxidationsrate. Aufgrund der verschiedenen Dotierungskonzentrationen in den lateralen Seiten 51 und in der Unterseite 52 der Gräben oder Grabenabschnitte 5 ist der Oxidationsprozess selektiv und die Oxidationsrate hängt von der Dotierungskonzentration ab.
  • 16 stellt die Gräben oder Grabenabschnitte 5 nach einem Oxidationsprozess, wie vorstehend beschrieben, dar. Ein Oxidationsgebiet 94 ist in den lateralen Seiten 51 und im bauchigen Gebiet 93 ausgebildet. Das bauchige Gebiet 93 ist durch den vorangehenden Diffusionsprozess definiert und entspricht im Wesentlichen dem Diffusionsgebiet 92 in 15.
  • Da im Wesentlichen kein Dotierungsmaterial in die lateralen Seiten 51 der Gräben oder Grabenabschnitte 5 in dieser Ausführungsform implantiert ist, ist die Oxidationsrate in den lateralen Seiten 51 niedrig und die seitliche Abmessung des Oxidationsgebiets 94 in den lateralen Seiten 51 ist klein. Die Dotierungskonzentration im bauchigen Gebiet 93 ist viel höher als die Dotierungskonzentration in den lateralen Seiten 51. Folglich wird im Wesentlichen das ganze bauchige Gebiet 93 oxidiert.
  • Das Entfernen des Materials des Oxidationsgebiets 94 wird mittels eines selektiven Ätzprozesses bewirkt. Der Ätzprozess kann durch Trockenätzen ausgeführt werden. Vorzugsweise wird ein Nassätzprozess ausgeführt, um die bauchigen unteren Teile auszubilden. Das Ätzen kann in einer zeitlich gesteuerten Weise bewirkt werden. Das Ätzen kann für eine vorbestimmte Ätzzeit ausgeführt werden.
  • 17 zeigt die Gräben oder Grabenabschnitte 5, die nach dem vorstehend beschriebenen Ätzprozess erhalten werden. Ein oberer Teil 510 und ein bauchiger unterer Teil 520 bilden einen Teil der Gräben oder Grabenstrukturen 5. Der bauchige untere Teil 520 ist in einer seitlichen Richtung 8 breiter als der obere Teil 510 und ist unter dem oberen Teil 510 angeordnet. Die zwei bauchigen unteren Teile 520 der jeweiligen Gräben oder Grabenabschnitte 5 können ein Kanalgebiet 9 eines Halbleiterbauelements in der seitlichen Richtung 8 begrenzen oder abgrenzen, z. B. ein Entsättigungskanalgebiet, wie hier beschrieben. Der obere Teil 510 kann auch als Engpass bezeichnet werden.
  • Zum Isolieren der fertiggestellten Gräben oder Grabenabschnitte 5 mit den bauchigen unteren Teilen wird eine Oxidschicht ausgebildet. 18 zeigt die Gräben oder Grabenabschnitte 5 mit einer Oxidschicht 17, die die oberen Teile 510 und die bauchigen unteren Teile 520 verkleidet. Die Gräben oder Grabenabschnitte 5 können anschließend mit einem leitfähigen Material 18, beispielsweise Polysilizium, gefüllt werden. Folglich schafft die Oxidschicht 17 eine Isolation zwischen dem leitfähigen Material 18 innerhalb der Gräben oder Grabenabschnitte 5 und dem Halbleiterblock 10 bzw. dem Kanalgebiet 9.
  • Weiterhin wird ein Verfahren zum Ausbilden einer Grabenstruktur vom Flaschenhalstyp eines Halbleiterbauelements beschrieben. Die Grabenstruktur kann die Grabenstruktur einer Entsättigungskanalstruktur oder einer Entsättigungszelle gemäß hier beschriebenen Ausführungsformen sein. Die Grabenstruktur kann alternativ die Grabenstruktur eines Mesa-IGBT mit einem teilweise schmalen Mesa (PNM) sein oder kann irgendeine andere Grabenstruktur irgendeines Halbleiterbauelements sein.
  • Das Verfahren umfasst das Ausbilden eines Grabens in einer Halbleiterschicht des Halbleiterbauelements. Der Begriff „Halbleiterschicht“ soll die Vorstellung einer Mehrschicht mit zwei oder mehr Unterschichten umfassen, wobei der Graben in eine, zwei oder mehr der Unterschichten eindringen kann. Die Halbleiterschicht kann eine Silizium enthaltende Halbleiterschicht, z. B. eine epitaxial gezüchtete Siliziumschicht sein, die geeignet dotiert worden sein kann. Die Halbleiterschicht kann eine Dotierung vom ersten Typ aufweisen. Die Halbleiterschicht kann das mit dem ersten Typ dotierte Gebiet einer Entsättigungskanalstruktur gemäß den hier beschriebenen Ausführungsformen sein.
  • Der Graben weist lateralen Seiten und eine Unterseite auf. Der Graben kann mit im Wesentlichen vertikalen Seitenwänden ausgebildet sein. Der Graben kann in der ersten Hauptoberfläche des Halbleiterbauelements, d. h. in ihrer vorderen Oberfläche, ausgebildet sein. Herkömmliche Techniken können verwendet werden, z. B. Ausbilden einer strukturierten Grabenätzmaske und anisotropes Ätzen der Halbleiterschicht unter Verwendung der strukturierten Grabenätzmaske.
  • Das Verfahren umfasst das Einführen eines Dotierungsmaterials in die Unterseite. Das Dotierungsmaterial kann ein Dotierungsmaterial vom n-Typ wie z. B. Phosphor sein, kann jedoch auch Arsen und/oder Antimon oder Dotierungsmaterialien vom p-Typ wie z. B. Bor und Gallium sein oder kann irgendeine Kombination der vorstehend erwähnten sein. Die Implantationsdosis kann in einem Bereich von 1014 cm-2 bis 1017 cm-2 wie z. B. etwa 1015 cm-2 liegen. Das Dotierungsmaterial kann ausschließlich in die Unterseite des Grabens eingeführt werden. Alternativ kann das Dotierungsmaterial in einen unteren Teil des Grabens eingeführt werden. Das Dotierungsmaterial kann in Abschnitte der Seitenwand eingeführt werden, die nicht die obersten Abschnitte sind. Das Dotierungsmaterial kann durch Implantation eingeführt werden. Die Grabenätzmaske kann zum Einführen des Dotierungsmaterials, insbesondere zum Implantieren des Dotierungsmaterials, verwendet werden. Alternativ kann eine von der Grabenätzmaske verschiedene Implantationsmaske verwendet werden.
  • Das Dotierungsmaterial kann mittels eines maskierten Diffusionsofenprozesses unter Verwendung von flüssigen oder festen Quellen eingeführt werden. Im Fall von Phosphor kann dies beispielsweise auf der Basis von POCI3 bewirkt werden. Das Einführen des Dotierungsmaterials kann das Neigen der Halbleiterschicht umfassen. Dies kann die Genauigkeit der Einführung des Dotierungsmaterials in ausgewählte Abschnitte der Grabenseiten verbessern.
  • Die Grabenätzmaske oder Implantationsmaske wird anschließend beispielsweise mittels nasschemischem Ätzen entfernt. Gepufferte HF-Säure kann für das selektive Ätzen verwendet werden. In diesem Fall kann das Ätzen in einer zeitlich gesteuerten Weise ausgeführt werden, d. h. durch Ätzen mit einer vorbestimmten Ätzzeit oder mit Endpunktsteuerung.
  • Das Verfahren umfasst ferner das Erhitzen des Halbleiterbauelements zum Diffundieren des Dotierungsmaterials in ein Diffusionsgebiet. Das Zentrum des Diffusionsgebiets kann an der Unterseite des Grabens liegen, wo das Dotierungsmaterial eingeführt wurde. Das Erhitzen kann für eine Heizzeitdauer im Bereich von 60 min. bis 600 min., z. B. in einem Bereich von 120 min. bis 140 min., ausgeführt werden. Die Heiztemperatur kann in einem Bereich von 800 °C bis 1300 °C, z. B. in einem Bereich von 900 °C bis 1100 °C, liegen. Die Größe des Diffusionsgebiets kann durch die implantierte Dosis des Dotierungsmaterials und die Parameter des Heizprozesses gesteuert werden. Mehrere Heizprozesse können ausgeführt werden.
  • Das Verfahren umfasst ferner das selektive Ätzen des Diffusionsgebiets, um die Grabenstruktur vom Flaschenhalstyp auszubilden. Das selektive Ätzen kann vom Oxidieren des Diffusionsgebiets begleitet sein. Gemäß einer ersten Alternative kann diese Oxidation vor dem selektiven Ätzen des (oxidierten) Diffusionsgebiets stattfinden. Gemäß einer zweiten Alternative kann die Oxidation während des selektiven Ätzprozesses stattfinden, d. h. ein kombinierter Oxidations- und selektiver Ätzprozess kann ausgeführt werden.
  • In der ersten Alternative kann das Verfahren das Oxidieren des Diffusionsgebiets und anschließend das selektive Ätzen des oxidierten Diffusionsgebiets umfassen. Das Oxidieren des Diffusionsgebiets kann nasschemisches Oxidieren sein. Eine nasschemische Oxidation schafft eine schnelle Oxidation. Die Oxidation des Diffusionsgebiets kann schneller sein als die Oxidation von anderen Teilen des Grabens. Wenn beispielsweise Phosphor als Dotierungsmaterial in einer Silizium enthaltenden Halbleiterschicht verwendet wird, wird die Oxidationsrate von Silizium mit hohen Phosphordotierungskonzentrationen im Vergleich zu Gebieten der Silizium enthaltenden Schicht ohne Phosphor erheblich erhöht. Der Oxidationsprozess kann ein zeitlich gesteuerter Oxidationsprozess sein.
  • In der zweiten Alternative zum selektiven Ätzen kann das selektive Ätzen des Diffusionsgebiets das selektive Ätzen des Diffusionsgebiets in einer Säureätzlösung umfassen. Die Säureätzlösung kann eine Oxidationskomponente umfassen. Die Oxidationskomponente kann dazu ausgelegt sein, selektiv, d. h. hauptsächlich das das Dotierungsmaterial enthaltende Diffusionsgebiet zu oxidieren. Die Säurelösung kann ferner eine Entfernungskomponente umfassen, die dazu ausgelegt ist, selektiv das durch die Oxidationskomponente oxidierte Material zu ätzen. Die Säurelösung kann beispielsweise HNO3 und HF umfassen oder daraus bestehen.
  • Durch Steuern der Ätzrate durch die Konzentration des Dotierungsmaterials, z. B. Phosphor, können Variationen in den Abmessungen einer Grabenstruktur im Vergleich zum anisotropen Ätzen verringert werden. Die Varianz in der Verteilung der Abmessungen von Grabenstrukturen über einen Wafer oder Chip kann ferner im Gegensatz zu einer Verarbeitung durch anisotropes Ätzen klein gehalten werden.
  • In beiden Alternativen kann der Gesamtprozess zum selektiven Ätzen zeitlich gesteuert sein. Alternativ oder zusätzlich kann der Prozess zum selektiven Ätzen durch Detektieren eines Detektionsmaterials gesteuert werden, während das Diffusionsgebiet selektiv geätzt wird. Das Detektionsmaterial kann während des Ätzprozesses freigelegt werden. Das freigelegte Detektionsmaterial kann ein Gas sein. Die Detektion kann in einem Blindgraben stattfinden, der vom vorstehend beschriebenen Graben verschieden ist. Das Detektionsmaterial kann in den Blindgraben an einer spezifischen Stelle eingeführt worden sein, z. B. in seine Seitenwände oder in ein Seitenwandoxid, so dass, wenn das Detektionsmaterial detektiert wird, dies darauf hinweist, dass der selektive Ätzprozess zu dieser Stelle fortgeschritten ist, und darauf hinweist, dass der selektive Ätzprozess beendet werden soll.
  • Das Verfahren kann das Ausbilden eines Blindgrabens in der Halbleiterschicht umfassen. Der Blindgraben kann parallel zum Graben (zu den Gräben) einer Entsättigungskanalstruktur gemäß den hier beschriebenen Ausführungsformen ausgebildet werden. Der Blindgraben kann außerhalb der Entsättigungskanalstruktur, d. h. räumlich getrennt von der Entsättigungskanalstruktur, ausgebildet werden. Der Blindgraben kann in einem aktiven Gebiet eines Halbleiterbauelements ausgebildet werden. In diesem Fall können ein oder mehrere Blindgräben in Querschnitten wie z. B. den in 2 und 3 gezeigten zu sehen sein. Alternativ kann der Blindgraben in einem peripheren Gebiet des Halbleiterbauelements ausgebildet werden, wo keine aktiven IGBT-Zellen vorhanden sind. Die Anwesenheit von solchen Blindgräben kann ein Indikator sein, dass das hier beschriebene Verfahren zum Ausbilden einer Grabenstruktur durchgeführt wurde.
  • Der Blindgraben weist lateralen Seiten und eine Unterseite auf. Das Verfahren kann das Einführen des Detektionsmaterials in die lateralen Seiten und/oder in die Unterseite des Blindgrabens umfassen. Das Verfahren kann das Einführen des Dotierungsmaterials in die Unterseite des Blindgrabens, das Erhitzen des Halbleiterbauelements zum Diffundieren des Dotierungsmaterials in ein Diffusionsgebiet des Blindgrabens und das selektive Ätzen des Diffusionsgebiets des Blindgrabens umfassen. Die Einführung des Dotierungsmaterials, das Erhitzen und der selektive Ätzprozess können dieselben wie die hier zum Ausbilden einer Entsättigungskanalstruktur beschriebenen sein. Sie können gleichzeitig stattfinden. Der Blindgraben kann von dem Graben (den Gräben) der Entsättigungskanalstruktur verschieden sein, z. B. kann der Blindgraben ein herkömmlicher Graben mit geraden Wänden anstelle eines Grabens vom Flaschenhalstyp sein. Das Ausbilden des Blindgrabens muss keine Dotierungsmaterialeinführung und/oder Oxidation eines Diffusionsgebiets verwenden. Das Verfahren kann das Detektieren eines Detektionsmaterials umfassen, während der Blindgraben selektiv geätzt wird, z. B. sein Diffusionsgebiet. Das Verfahren kann das Stoppen des selektiven Ätzens des Diffusionsgebiets des Grabens umfassen, wenn das Detektionsmaterial detektiert wird.
  • Das Verfahren kann das Absperren des Grabens, z. B. an seiner Oberseite, umfassen. Ein Venecia-Prozess kann für diesen Zweck verwendet werden. Dies kann die Einkapselung des Detektionsmaterials während der Bearbeitung des Halbleiterbauelements verbessern und kann die Detektierbarkeit des Detektionsmaterials verbessern. Die Qualität und Genauigkeit der Detektion und daher der Steuerung des Prozesses können verbessert werden. Gemäß einem weiteren Beispiel kann das Verfahren zum Ausbilden einer Grabenstruktur vom Flaschenhalstyp eines Halbleiterbauelements das Oxidieren aller Seiten der Grabenstruktur vom Flaschenhalstyp zum Vorsehen einer Oxidschicht und Füllen der Grabenstruktur vom Flaschenhalstyp zumindest teilweise mit einem leitfähigen Halbleitermaterial, z. B. stark dotiertem Polysilizium, umfassen. Dabei kann die Oxidschicht eine Isolation zwischen dem leitfähigen Halbleitermaterial in der Grabenstruktur vom Flaschenhalstyp und der Halbleiterschicht schaffen. Alternativ kann das Verfahren das Dotieren aller Seiten der Grabenstruktur vom Flaschenhalstyp zum Vorsehen einer Trennschicht und Füllen der Grabenstruktur vom Flaschenhalstyp zumindest teilweise mit einem leitfähigen Halbleitermaterial wie z. B. Polysilizium umfassen. Dabei weist die Halbleiterschicht eine Dotierung vom ersten Typ auf und die Trennschicht weist eine Dotierung vom zweiten Typ zum Vorsehen einer Trennung zwischen dem leitfähigen Halbleitermaterial in der Grabenstruktur vom Flaschenhalstyp und der Halbleiterschicht auf.
  • Das Verfahren zum Ausbilden einer Struktur vom Flaschenhalstyp kann ein Teil eines Verfahrens zum Ausbilden einer Entsättigungskanalstruktur sein. Das Ausbilden einer Entsättigungskanalstruktur kann alle Prozesse umfassen, die erforderlich sind, um ein Halbleiterbauelement gemäß den hier beschriebenen Ausführungsformen auszubilden.
  • Alternativ kann das Verfahren zum Ausbilden einer Engpassstruktur z. B. ein Teil eines Verfahrens zum Ausbilden eines selbsteinengenden n-Kanals, z. B. für Spitzenstromsichere Dioden, sein. Dabei ist die Halbleiterschicht mit dem n-Typ dotiert. Die Trennschicht kann mit p++ dotiert sein, z. B. durch eine Diborandotierung (engl. diborane doping) aus einer Gasphase oder durch PLAD-Implantation.
  • Vor dem Hintergrund des vorstehend beschriebenen werden nachfolgende Varianten erläutert:
  • Variante 1
  • Halbleiterbauelement, aufweisend:
    • eine erste IGBT-Zelle mit einer mit dem zweiten Typ dotierten Driftzone oder einem mit dem zweiten Typ dotierten Driftgebiet; und
    • eine Entsättigungshalbleiterstruktur zum Entsättigen einer Ladungsträgerkonzentration in der ersten IGBT-Zelle, wobei die Entsättigungshalbleiterstruktur aufweist:
    • ein mit dem ersten Typ dotiertes Gebiet, das einen pn-Übergang mit der Driftzone bildet,
    • zwei Abschnitte eines Grabens oder zwei Gräben, die in dem mit dem ersten Typ dotierten Gebiet angeordnet sind und neben der ersten IGBT-Zelle in einer seitlichen Richtung angeordnet sind, wobei jeder der zwei Grabenabschnitte oder jeder der zwei Gräben einen breiten Teil unter einem schmalen Teil aufweist, wobei die breiten Teile ein mit dem ersten Typ dotiertes Entsättigungs-kanalgebiet des mit dem ersten Typ dotierten Gebiets zumindest in der seitlichen Richtung begrenzen und die schmalen Teile ein mit dem ersten Typ dotiertes Mesagebiet des mit dem ersten Typ dotierten Gebiets zumindest in der seitlichen Richtung begrenzen, wobei das Entsättigungs-kanalgebiet eine Breite aufweist, die kleiner ist als das Mesagebiet in der seitlichen Richtung, und wobei das Entsättigungskanalgebiet und das Mesagebiet aneinander angrenzen.
  • Variante 2
  • Halbleiterbauelement nach Variante 1, ferner aufweisend:
    • einen ersten Elektrodenanschluss, der mit einem Sourcegebiet der IGBT-Zelle verbunden ist;
    • einen Gateelektrodenanschluss, der mit einer Gateelektrode der IGBT-Zelle verbunden ist; und
    • ein leitfähiges Material in den zwei Grabenabschnitten oder in den zwei Gräben,
    • wobei das mit dem ersten Typ dotierte Mesagebiet mit dem ersten Elektrodenanschluss verbunden ist und das leitfähige Material in den zwei Grabenabschnitten oder in den zwei Gräben mit dem Gateelektrodenanschluss verbunden ist.
  • Variante 3
  • Halbleiterbauelement nach Variante 1 oder 2, wobei das Entsättigungs-kanalgebiet eine Schwellenspannung zum Ausschalten eines leitfähigen Pfades durch das Entsättigungs-kanalgebiet aufweist, und die IGBT-Zelle eine Schwellenspannung zum Bilden eines Inversionskanals aufweist, wobei der Absolutwert der Schwellenspannung zum Ausschalten des leitfähigen Pfades durch das Entsättigungs-kanalgebiet höher ist als der Absolutwert des Schwellenwerts zum Schaffen eines Inversionskanals der IGBT-Zelle.
  • Variante 4
  • Halbleiterbauelement nach einer der Varianten 1 bis 3, wobei ein äußeres Gebiet des mit dem ersten Typ dotierten Gebiets außerhalb der zwei Grabenabschnitte oder der zwei Gräben an das Entsättigungs-kanalgebiet angrenzt, und wobei die Dotierung vom ersten Typ des Entsättigungs-kanalgebiets niedriger ist als die Dotierung vom ersten Typ des Mesagebiets und/oder die Dotierung vom ersten Typ des äußeren Gebiets.
  • Variante 5
  • Halbleiterbauelement nach einer der Varianten 1 bis 4, wobei das mit dem ersten Typ dotierte Mesagebiet den ganzen Raum bildet, der in der seitlichen Richtung durch die schmalen Teile der zwei Grabenabschnitte oder der zwei Gräben begrenzt ist.
  • Variante 6
  • Halbleiterbauelement nach einer der Varianten 1 bis 5, ferner aufweisend:
    • eine zweite IGBT-Zelle,
    • wobei die Entsättigungshalbleiterstruktur zwischen der ersten IGBT-Zelle und der zweiten IGBT-Zelle angeordnet ist, das mit dem ersten Typ dotierte Gebiet sich zumindest zwischen der ersten IGBT-Zelle und der zweiten IGBT-Zelle erstreckt und die Entsättigungshalbleiterstruktur zum Entsättigen von Ladungsträger-konzentrationen in Driftgebieten der ersten und der zweiten IGBT-Zelle ausgelegt ist.
  • Variante 7
  • Halbleiterbauelement nach einer der Varianten 1 bis 6,
    • wobei ein leitfähiges Halbleitermaterial in den zwei Grabenabschnitten oder in den zwei Gräben durch eine Oxidschicht und/oder durch eine mit dem zweiten Typ dotierte Schicht vom Mesagebiet, vom Entsättigungs-kanalgebiet und von einem äußeren Gebiet des mit dem ersten Typ dotierten Gebiets getrennt ist, wobei das äußere Gebiet außerhalb der zwei Grabenabschnitte oder der zwei Gräben angeordnet ist und an das Entsättigungs-kanalgebiet angrenzt.
  • Variante 8
  • Halbleiterbauelement nach einer der Varianten 1 bis 7, wobei:
    1. (i) das Halbleiterbauelement ein Leistungshalbleiterbauelement ist; und/oder
    2. (ii) die Dotierung vom ersten Typ eine Dotierung vom p-Typ ist; und/oder
    3. (iii) die breiten Teile mindestens 20 % breiter sind als die schmalen Teile der zwei Grabenabschnitte oder der zwei Gräben; und/oder
    4. (iv) die Dotierung vom ersten Typ im Entsättigungs-kanalgebiet mindestens 50 % kleiner ist als die Dotierung vom ersten Typ im Mesagebiet; und/oder
    5. (v) die Dotierung vom ersten Typ im Entsättigungs-kanalgebiet mindestens 50 % kleiner ist als die Dotierung vom ersten Typ in einem äußeren Gebiet des mit dem ersten Typ dotierten Gebiets, wobei das äußere Gebiet außerhalb der zwei Grabenabschnitte oder der zwei Gräben angeordnet ist und an das Entsättigungs-kanalgebiet angrenzt; und/oder
    6. (vi) das Entsättigungs-kanalgebiet mindestens 50 % schmäler ist als das Mesagebiet.
  • Variante 9
  • Halbleiterbauelement, aufweisend:
    • eine erste IGBT-Zelle mit einer mit dem zweiten Typ dotierten Driftzone; und
    • eine Entsättigungshalbleiterstruktur zum Entsättigen einer Ladungsträgerkonzentration in der ersten IGBT-Zelle, wobei die Entsättigungs-halbleiterstruktur Folgendes umfasst:
    • ein mit dem ersten Typ dotiertes Gebiet, das einen pn-Übergang mit der Driftzone bildet,
    • zwei Abschnitte eines Grabens oder zwei Gräben, die in dem mit dem ersten Typ dotierten Gebiet angeordnet sind und neben der ersten IGBT-Zelle in einer seitlichen Richtung angeordnet sind, wobei die zwei Grabenabschnitte oder die zwei Gräben ein Mesagebiet mit einem mit dem ersten Typ dotierten Entsättigungs-kanalgebiet und einem mit dem ersten Typ dotierten Bodygebiet zumindest in der seitlichen Richtung begrenzen, wobei die Dotierung vom ersten Typ des Entsättigungs-kanalgebiets niedriger ist als die Dotierung vom ersten Typ des Bodygebiets, wobei das Entsättigungs-kanalgebiet unter dem Bodygebiet angeordnet ist und wobei das Entsättigungs-kanalgebiet und das Bodygebiet aneinander angrenzen.
  • Variante 10
  • Verfahren zum Betreiben eines Halbleiterbauelements mit einem ersten Elektrodenanschluss, einem zweiten Elektrodenanschluss, einem Gate-elektrodenanschluss und einer ersten IGBT-Zelle mit einer Gateelektrode, einer ersten Elektrode, einer zweiten Elektrode und einem Driftgebiet, wobei die Gateelektrode mit dem Gateelektrodenanschluss verbunden ist, die erste Elektrode mit dem ersten Elektrodenanschluss verbunden ist und die zweite Elektrode mit dem zweiten Elektrodenanschluss verbunden ist, wobei das Halbleiterbauelement ferner eine Entsättigungshalbleiterstruktur mit einem Entsättigungs-kanal umfasst, wobei ein erster Abschnitt der Entsättigungshalbleiterstruktur mit dem ersten Elektrodenanschluss verbunden ist und ein zweiter Abschnitt der Entsättigungshalbleiterstruktur mit dem Gateelektrodenanschluss zum Steuern des Entsättigungs-kanals verbunden ist, wobei das Verfahren Folgendes umfasst:
    • Anlegen einer Gatespannung mit einem ersten Wert an den Gateelektrodenanschluss, wobei ein Strom durch die erste IGBT-Zelle zwischen dem ersten Elektrodenanschluss und dem zweiten Elektrodenanschluss fließt und wobei ein Stromfluss durch den Entsättigungs-kanal im Wesentlichen blockiert wird;
    • Anlegen der Gatespannung mit einem zweiten Wert an den Gateelektrodenanschluss, wobei der Absolutwert des zweiten Werts niedriger ist als der Absolutwert des ersten Werts, wobei ein Strom durch die erste IGBT-Zelle zwischen dem ersten Elektrodenanschluss und dem zweiten Elektrodenanschluss fließt und wobei Ladungsträger als Entsättigungs-strom vom Driftgebiet der ersten IGBT-Zelle durch den Entsättigungs-kanal der Entsättigungshalbleiterstruktur zum ersten Elektrodenanschluss fließen; und
    • Anlegen der Gatespannung mit einem dritten Wert an den Gateelektrodenanschluss, wobei der Absolutwert des dritten Werts niedriger ist als die jeweiligen Absolutwerte des ersten und des zweiten Werts, wobei ein Stromfluss durch die erste IGBT-Zelle zwischen dem ersten Elektrodenanschluss und dem zweiten Elektrodenanschluss im Wesentlichen blockiert wird.
  • Variante 11
  • Verfahren nach Variante 10, wobei das Driftgebiet der ersten IGBT-Zelle mit dem zweiten Typ dotiert ist und die Entsättigungshalbleiterstruktur Folgendes umfasst: ein mit dem ersten Typ dotiertes Gebiet, das einen pn-Übergang mit dem mit dem zweiten Typ dotierten Driftgebiet der ersten IGBT-Zelle bildet, wobei zwei Abschnitte eines Grabens oder zwei Gräben im mit dem ersten Typ dotierten Gebiet angeordnet sind und neben der ersten IGBT-Zelle in einer seitlichen Richtung angeordnet sind, wobei jeder der zwei Grabenabschnitte oder jeder der zwei Gräben einen schmalen Teil und einen breiten Teil unterhalb des schmalen Teils aufweist, wobei die breiten Teile ein mit dem ersten Typ dotiertes Entsättigungs-kanalgebiet des mit dem ersten Typ dotierten Gebiets zumindest in der seitlichen Richtung begrenzen und die schmalen Teile ein mit dem ersten Typ dotiertes Mesagebiet des mit dem ersten Typ dotierten Gebiets zumindest in der seitlichen Richtung begrenzen, wobei das Entsättigungs-kanalgebiet eine Breite aufweist, die kleiner ist als das Mesagebiet in der seitlichen Richtung, und wobei das Entsättigungs-kanalgebiet und das Mesagebiet aneinander angrenzen.
  • Variante 12
  • Verfahren nach Variante 10 oder 11, wobei das Halbleiterbauelement ein leitfähiges Halbleiter-material in den zwei Grabenabschnitten oder in den zwei Gräben aufweist, wobei das mit dem ersten Typ dotierte Mesagebiet der erste Abschnitt ist, der mit dem ersten Elektrodenanschluss verbunden ist, und das leitfähige Halbleitermaterial der zweite Abschnitt ist, der mit dem Gateelektrodenanschluss verbunden ist.
  • Variante 13
  • Verfahren zum Ausbilden einer Grabenstruktur vom Flaschenhalstyp eines Halbleiterbauelements, wobei das Verfahren umfasst:
    • Ausbilden eines Grabens in einer Halbleiterschicht mit lateralen Seiten und einer Unterseite;
    • Einführen eines Dotierungsmaterials in die Unterseite;
    • Erhitzen des Halbleiterbauelements, um das Dotierungsmaterial in ein Diffusionsgebiet zu diffundieren; und
    • selektives Ätzen des Diffusionsgebiets, um die Grabenstruktur vom Flaschenhalstyp auszubilden.
  • Variante 14
  • Verfahren nach Variante 13, das ferner umfasst:
    • Oxidieren des Diffusionsgebiets,
    • wobei das selektive Ätzen des Diffusionsgebiets das selektive Ätzen des oxidierten Diffusionsgebiets umfasst.
  • Variante 15
  • Verfahren nach Variante 13 oder 14, das ferner umfasst:
    • Oxidieren aller Seiten der Grabenstruktur vom Flaschenhalstyp zum Schaffen einer Oxidschicht; und
    • Füllen der Grabenstruktur vom Flaschenhalstyp zumindest teilweise mit einem leitfähigen Halbleitermaterial,
    • wobei die Oxidschicht eine Isolation zwischen dem leitfähigen Halbleitermaterial in der Grabenstruktur vom Flaschenhalstyp und der Halbleiterschicht schafft.
  • Variante 16
  • Verfahren nach einer der Varianten 13 bis 15, das ferner umfasst:
    • Dotieren aller Seiten der Grabenstruktur vom Flaschenhalstyp, um eine Trennschicht zu schaffen; und
    • Füllen der Grabenstruktur vom Flaschenhalstyp zumindest teilweise mit einem leitfähigen Material,
    • wobei die Halbleiterschicht eine Dotierung vom ersten Typ aufweist und die Trennschicht eine Dotierung vom zweiten Typ zum Vorsehen einer Trennung zwischen dem leitfähigen Halbleitermaterial in der Grabenstruktur vom Flaschenhalstyp und der Halbleiterschicht aufweist.
  • Variante 17
  • Verfahren nach einer der Varianten 13 bis 16, wobei das selektive Ätzen des Diffusionsgebiets das selektive Ätzen des Diffusionsgebiets in einer Säureätzlösung umfasst, die HNO3 und HF umfasst.
  • Variante 18
  • Verfahren nach einer der Varianten 13 bis 17, wobei das Ausbilden des Grabens in der Halbleiterschicht das Ätzen des Grabens mit einer Grabenätzmaske umfasst, und wobei das Einführen des Dotierungsmaterials in die Unterseite das Implantieren des Dotierungsmaterials in die Dotierungsseite unter Verwendung der Grabenätzmaske oder unter Verwendung einer von der Grabenätzmaske verschiedenen Implantations-maske umfasst.
  • Variante 19
  • Verfahren nach einer der Varianten 13 bis 18, wobei das Erhitzen des Halbleiterbauelements, um das Dotierungsmaterial in das Diffusionsgebiet zu diffundieren, das Erhitzen des Halbleiterbauelements auf eine Heiztemperatur für eine Heizzeitdauer umfasst, wobei die Heiztemperatur im Bereich von 800 °C bis 1300 °C liegt und die Heizzeitdauer im Bereich von 60 min bis 600 min liegt, wobei die Größe des Diffusionsgebiets durch die eingeführte Dosis des Dotierungsmaterials, die Heiztemperatur und die Heizzeitdauer gesteuert wird.
  • Variante 20
  • Verfahren nach einer der Varianten 13 bis 19, das ferner umfasst:
    • Ausbilden eines Blindgrabens in der Halbleiterschicht mit lateralen Seiten und einer Unterseite;
    • Einführen des Dotierungsmaterials in die Unterseite des Blindgrabens;
    • Erhitzen des Halbleiterbauelements zum Diffundieren des Dotierungsmaterials in ein Diffusionsgebiet des Blindgrabens;
    • selektives Ätzen des Diffusionsgebiets des Blindgrabens;
    • Detektieren eines Detektionsmaterials, während das Diffusionsgebiet des Blindgrabens selektiv geätzt wird; und
    • Stoppen des selektiven Ätzens des Diffusionsgebiets des Grabens, wenn das Detektionsmaterial detektiert wird.
  • Obwohl spezifische Merkmale von verschiedenen Ausführungsformen der Erfindung in einigen Zeichnungen und nicht in anderen gezeigt sein können, dient dies nur der Zweckmäßigkeit. Gemäß den Prinzipien der Erfindung kann auf irgendein Merkmal einer Zeichnung Bezug genommen werden und/oder dieses in Kombination mit irgendeinem Merkmal irgendeiner anderen Zeichnung beansprucht werden.
  • Räumlich relative Begriffe wie z. B. „unter“, „unterhalb“, „niedriger“, „über“, „obere“ und dergleichen werden für eine leichte Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtung zusätzlich zu anderen Orientierungen als den in den Figuren dargestellten umfassen. Ferner werden Begriffe wie z. B. „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Gebiete, Abschnitte, Zonen usw. zu beschreiben, und sollen auch nicht begrenzend sein. Gleiche Begriffe beziehen sich in der ganzen Beschreibung auf gleiche Elemente.
  • Wie hier verwendet, sind die Begriffe „aufweisen“, „enthalten“, „einschließen“, „umfassen“ und dergleichen offene Begriffe, die die Anwesenheit von angegebenen Elementen oder Merkmalen angeben, aber zusätzliche Elemente oder Merkmale nicht ausschließen.
  • Die Artikel „ein“, „eine“ und „der“ sollen den Plural sowie den Singular umfassen, wenn nicht der Zusammenhang deutlich anderes angibt.

Claims (19)

  1. Halbleiterbauelement, aufweisend: eine erste IGBT-Zelle (2) mit einer mit einem zweiten Typ dotierten Driftzone oder einem mit dem zweiten Typ dotierten Driftgebiet (20), einem ersten Elektrodenanschluss (28), der mit einem Sourcegebiet der IGBT-Zelle verbunden ist, einem Gateelektrodenanschluss (27), der mit einer Gateelektrode der IGBT-Zelle verbunden ist; und eine Entsättigungshalbleiterstruktur (4) zum Entsättigen einer Ladungsträgerkonzentration in der ersten IGBT-Zelle (2), wobei die Entsättigungshalbleiterstruktur (4) aufweist: ein mit einem ersten Typ dotiertes Gebiet (40), das einen pn-Übergang (41) mit der Driftzone (20) bildet, zwei Abschnitte eines Grabens oder zwei Gräben (45), die in dem mit dem ersten Typ dotierten Gebiet (40) angeordnet sind, wobei jeder der zwei Grabenabschnitte oder jeder der zwei Gräben (45) ein mit dem ersten Typ dotiertes Entsättigungskanalgebiet (43) des mit dem ersten Typ dotierten Gebiets zumindest in der seitlichen Richtung und ein mit dem ersten Typ dotiertes Mesagebiet (44) des mit dem ersten Typ dotierten Gebiets (40) zumindest in der seitlichen Richtung begrenzen, wobei das Entsättigungskanalgebiet (43) und das Mesagebiet (44) aneinander angrenzen, und ein leitfähiges Material in den zwei Grabenabschnitten oder in den zwei Gräben (45), wobei das mit dem ersten Typ dotierte Mesagebiet (44) mit dem ersten Elektrodenanschluss (28) verbunden ist und das leitfähige Material in den zwei Grabenabschnitten oder in den zwei Gräben (45) mit dem Gateelektrodenanschluss (27) verbunden ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das Entsättigungskanalgebiet (43) eine Schwellenspannung zum Ausschalten eines leitfähigen Pfades durch das Entsättigungskanalgebiet (43) aufweist, und die IGBT-Zelle eine Schwellenspannung zum Bilden eines Inversionskanals aufweist, wobei der Absolutwert der Schwellenspannung zum Ausschalten des leitfähigen Pfades durch das Entsättigungskanalgebiet (43) höher ist als der Absolutwert des Schwellenwerts zum Bilden eines Inversionskanals der IGBT-Zelle.
  3. Halbleiterbauelement nach einem der Ansprüche 1 bis 2, wobei ein äußeres Gebiet (42) des mit dem ersten Typ dotierten Gebiets (40) außerhalb der zwei Grabenabschnitte oder der zwei Gräben (45) an das Entsättigungskanalgebiet (43) angrenzt, und wobei die Dotierung vom ersten Typ des Entsättigungskanalgebiets (43) niedriger ist als die Dotierung vom ersten Typ des Mesagebiets (44) und/oder die Dotierung vom ersten Typ des äußeren Gebiets (42).
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei das mit dem ersten Typ dotierte Mesagebiet (44) den ganzen Raum bildet, der in der seitlichen Richtung durch die schmalen Teile der zwei Grabenabschnitte oder der zwei Gräben (45) begrenzt ist.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, ferner aufweisend: eine zweite IGBT-Zelle (3), wobei die Entsättigungshalbleiterstruktur (4) zwischen der ersten IGBT-Zelle (2) und der zweiten IGBT-Zelle (3) angeordnet ist, wobei das mit dem ersten Typ dotierte Gebiet sich zumindest zwischen der ersten IGBT-Zelle (2) und der zweiten IGBT-Zelle (3) erstreckt und die Entsättigungshalbleiterstruktur (4) zum Entsättigen von Ladungsträgerkonzentrationen in Driftgebieten (20) der ersten und der zweiten IGBT-Zelle (3) ausgelegt ist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei ein leitfähiges Halbleitermaterial in den zwei Grabenabschnitten oder in den zwei Gräben (45) durch eine Oxidschicht und/oder durch eine mit dem zweiten Typ dotierte Schicht vom Mesagebiet (44), vom Entsättigungskanalgebiet (43) und von einem äußeren Gebiet (42) des mit dem ersten Typ dotierten Gebiets (40) getrennt ist, wobei das äußere Gebiet (42) außerhalb der zwei Grabenabschnitte oder der zwei Gräben (45) angeordnet ist und an das Entsättigungskanalgebiet (43) angrenzt.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei: (i) das Halbleiterbauelement ein Leistungshalbleiterbauelement ist; und/oder (ii) die Dotierung vom ersten Typ eine Dotierung vom p-Typ ist; und/oder (iii) breite Teile der zwei Grabenabschnitte oder der zwei Gräben mindestens 20 % breiter sind als schmale Teile der zwei Grabenabschnitte oder der zwei Gräben; und/oder (iv) die Dotierung vom ersten Typ im Entsättigungskanalgebiet (43) mindestens 50 % kleiner ist als die Dotierung vom ersten Typ im Mesagebiet (44); und/oder (v) die Dotierung vom ersten Typ im Entsättigungskanalgebiet (43) mindestens 50 % kleiner ist als die Dotierung vom ersten Typ in einem äußeren Gebiet des mit dem ersten Typ dotierten Gebiets, wobei das äußere Gebiet außerhalb der zwei Grabenabschnitte oder der zwei Gräben angeordnet ist und an das Entsättigungskanalgebiet (43) angrenzt; und/oder (vi) das Entsättigungskanalgebiet (43) mindestens 50 % schmäler ist als das Mesagebiet (44).
  8. Halbleiterbauelement, aufweisend: eine erste IGBT-Zelle (2) mit einer mit dem zweiten Typ dotierten Driftzone (20); und eine Entsättigungshalbleiterstruktur (4) zum Entsättigen einer Ladungsträgerkonzentration in der ersten IGBT-Zelle (2), wobei die Entsättigungshalbleiterstruktur (4) aufweist: ein mit dem ersten Typ dotiertes Gebiet (40), das einen pn-Übergang (41) mit der Driftzone (20) bildet, zwei Gräben (45), die in dem mit dem ersten Typ dotierten Gebiet (40) angeordnet sind und neben der ersten IGBT-Zelle (2) in einer seitlichen Richtung angeordnet sind, wobei die zwei Gräben (45) ein Mesagebiet (44) mit einem mit dem ersten Typ dotierten Entsättigungskanalgebiet (43) und einem mit dem ersten Typ dotierten Bodygebiet (44) zumindest in der seitlichen Richtung begrenzen, und wobei das Entsättigungskanalgebiet (43) und das Bodygebiet aneinander angrenzen, wobei das Entsättigungskanalgebiet (43) ein Verarmungsgebiet ist.
  9. Halbleiterbauelement nach Anspruch 8, wobei die Dotierung vom ersten Typ des Entsättigungskanalgebiets (43) niedriger ist als die Dotierung vom ersten Typ des Bodygebiets (44).
  10. Halbleiterbauelement nach Anspruch 8 oder 9, wobei das Entsättigungskanalgebiet (43) unter dem Bodygebiet (44) angeordnet ist.
  11. Halbleiterbauelement nach einem der Ansprüche 8 bis 10, ferner aufweisend: einen ersten Elektrodenanschluss (28), der mit einem Sourcegebiet der IGBT-Zelle verbunden ist; einen Gateelektrodenanschluss (27), der mit einer Gateelektrode der IGBT-Zelle verbunden ist; und ein leitfähiges Material in den zwei Gräben (45), wobei das mit dem ersten Typ dotierte Mesagebiet (44) mit dem ersten Elektrodenanschluss (28) verbunden ist und das leitfähige Material in den zwei Gräben (45) mit dem Gateelektrodenanschluss (27) verbunden ist.
  12. Halbleiterbauelement nach einem der Ansprüche 8 bis 11, ferner aufweisend ein mit einem ersten Typ dotiertes Bodygebiet (44), das mit der mit dem zweiten Typ dotierten Driftzone (20) einen pn-Übergang bildet, wobei die erste IGBT-Zelle eine Schwellspannung zum Bilden eines Inversionskanals im Bodygebiet (44) der ersten IGBT-Zelle aufweist, die Entsättigungshalbleiterstruktur (4) eine Schwellspannung zum Verarmen des Entsättigungskanalgebiets (43) aufweist, und der Absolutwert der Schwellspannung der ersten IGBT-Zelle geringer ist als der Absolutwert der Schwellspannung der Entsättigungshalbleiterstruktur (4).
  13. Halbleiterbauelement nach einem der Ansprüche 8 bis 12, ferner aufweisend eine zweite IGBT-Zelle wobei jeder der ersten IGBT-Zelle, der zweiten IGBT-Zelle, und der Entsättigungshalbleiterstruktur (4) eine Streifengeometrie hat, und die Entsättigungshalbleiterstruktur (4) zwischen der ersten IGBT-Zelle und der zweiten IGBT-Zelle angeordnet ist.
  14. Halbleiterbauelement, aufweisend: eine erste IGBT-Zelle (2) mit einer mit einem zweiten Typ dotierten Driftzone (20); und eine Entsättigungshalbleiterstruktur (4) zum Entsättigen einer Ladungsträgerkonzentration in der ersten IGBT-Zelle (2), wobei die Entsättigungshalbleiterstruktur (4) aufweist: ein mit einem ersten Typ dotiertes Gebiet (40), das einen pn-Übergang (41) mit der Driftzone (20) bildet, zwei Abschnitte eines Grabens (45), die in dem mit dem ersten Typ dotierten Gebiet (40) angeordnet sind und in einer seitlichen Richtung neben der ersten IGBT-Zelle (2) angeordnet sind, wobei die zwei Grabenabschnitte (45) ein Mesagebiet (44) mit einem mit dem ersten Typ dotierten Entsättigungskanalgebiet (43) und einem mit dem ersten Typ dotierten Bodygebiet (44) zumindest in der seitlichen Richtung begrenzen, und wobei das Entsättigungskanalgebiet (43) und das Bodygebiet aneinander angrenzen, wobei das Entsättigungskanalgebiet (43) ein Verarmungsgebiet ist.
  15. Halbleiterbauelement nach Anspruch 14, wobei die Dotierung vom ersten Typ des Entsättigungskanalgebiets (43) niedriger ist als die Dotierung vom ersten Typ des Bodygebiets (44).
  16. Halbleiterbauelement nach Anspruch 14 oder 15, wobei das Entsättigungskanalgebiet (43) unter dem Bodygebiet (44) angeordnet ist.
  17. Halbleiterbauelement nach einem der Ansprüche 14 bis 16, weiter aufweisend: einen ersten Elektrodenanschluss (28), der mit einem Sourcegebiet der IGBT-Zelle verbunden ist; einen Gateelektrodenanschluss (27), der mit einer Gateelektrode der IGBT-Zelle verbunden ist; und ein leitfähiges Material in den zwei Grabenabschnitten (45), wobei das mit dem ersten Typ dotierte Mesagebiet (44) mit dem ersten Elektrodenanschluss (28) verbunden ist und das leitfähige Material in den zwei Grabenabschnitten (45) mit dem Gateelektrodenanschluss (27) verbunden ist.
  18. Halbleiterbauelement nach einem der Ansprüche 14 bis 17, ferner aufweisend ein mit einem ersten Typ dotiertes Bodygebiet (44), das mit der mit dem zweiten Typ dotierten Driftzone (20) einen pn-Übergang bildet, wobei die erste IGBT-Zelle eine Schwellspannung zum Bilden eines Inversionskanals im (44) der ersten IGBT-Zelle aufweist, die Entsättigungshalbleiterstruktur (4) eine Schwellspannung zum Verarmen des Entsättigungskanalgebiets (43) aufweist, und der Absolutwert der Schwellspannung der ersten IGBT-Zelle geringer ist als der Absolutwert der Schwellspannung der Entsättigungshalbleiterstruktur (4).
  19. Halbleiterbauelement nach einem der Ansprüche 14 bis 18, ferner aufweisend eine zweite wobei jeder der ersten IGBT-Zelle, der zweiten IGBT-Zelle, und der Entsättigungshalbleiterstruktur (4) eine Streifengeometrie hat, und die Entsättigungshalbleiterstruktur (4) zwischen der ersten IGBT-Zelle und der zweiten IGBT-Zelle angeordnet ist.
DE102014019885.5A 2013-01-17 2014-01-10 Halbleiterbauelement mit IGBT-Zelle und Entsättigungskanalstruktur Active DE102014019885B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/743,918 2013-01-17
US13/743,918 US9024413B2 (en) 2013-01-17 2013-01-17 Semiconductor device with IGBT cell and desaturation channel structure

Publications (1)

Publication Number Publication Date
DE102014019885B3 true DE102014019885B3 (de) 2021-06-24

Family

ID=51015191

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014019885.5A Active DE102014019885B3 (de) 2013-01-17 2014-01-10 Halbleiterbauelement mit IGBT-Zelle und Entsättigungskanalstruktur
DE102014100249.0A Active DE102014100249B4 (de) 2013-01-17 2014-01-10 Halbleiterbauelement mit igbt-zelle und entsättigungskanalstruktur

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102014100249.0A Active DE102014100249B4 (de) 2013-01-17 2014-01-10 Halbleiterbauelement mit igbt-zelle und entsättigungskanalstruktur

Country Status (3)

Country Link
US (5) US9024413B2 (de)
CN (1) CN104485328B (de)
DE (2) DE102014019885B3 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
DE102015111347B4 (de) 2015-07-14 2020-06-10 Infineon Technologies Ag Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102015118315A1 (de) * 2015-10-27 2017-04-27 Infineon Technologies Ag Halbleitervorrichtung mit Tiefdiffusionsregion
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
DE102016107311B3 (de) * 2016-04-20 2017-08-31 Infineon Technologies Ag Elektronische schaltung mit halbleitervorrichtung mit transistorzelleinheiten mit verschiedenen schwellspannungen
DE102016112018B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016015915B4 (de) 2016-06-30 2024-05-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112020B4 (de) 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
CN106328718A (zh) * 2016-11-04 2017-01-11 四川洪芯微科技有限公司 一种台面二极管
US10600867B2 (en) * 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
DE102017118352A1 (de) * 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
DE102017124872B4 (de) * 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
CN108767006B (zh) * 2018-05-31 2020-09-15 电子科技大学 一种集成电压采样功能的igbt器件
CN108493242B (zh) * 2018-05-31 2020-08-28 电子科技大学 一种优化体内电场的载流子增强型igbt器件
CN108493241B (zh) * 2018-05-31 2020-09-29 电子科技大学 一种具有内置jfet结构的igbt器件
CN108766998B (zh) * 2018-05-31 2020-12-29 电子科技大学 一种具有凹槽栅型jfet结构的igbt器件
CN116705860B (zh) * 2023-08-01 2023-10-31 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041171A1 (en) * 2002-06-19 2004-03-04 Kabushiki Kaisha Toshiba Semiconductor device
DE102007003812A1 (de) * 2007-01-25 2008-08-07 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP2988871B2 (ja) 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
US6002153A (en) * 1995-12-07 1999-12-14 Kabushiki Kaisha Toshiba MOS type semiconductor device with a current detecting function
JP3209091B2 (ja) * 1996-05-30 2001-09-17 富士電機株式会社 絶縁ゲートバイポーラトランジスタを備えた半導体装置
US6913977B2 (en) 2003-09-08 2005-07-05 Siliconix Incorporated Triple-diffused trench MOSFET and method of fabricating the same
DE102004015921B4 (de) 2004-03-31 2006-06-14 Infineon Technologies Ag Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
US7423316B2 (en) * 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP4979309B2 (ja) * 2006-08-29 2012-07-18 三菱電機株式会社 電力用半導体装置
US20090057713A1 (en) 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
US7936014B2 (en) * 2009-05-18 2011-05-03 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation
DE102009047808B4 (de) 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
US8435853B2 (en) 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
US8441046B2 (en) * 2010-10-31 2013-05-14 Alpha And Omega Semiconductor Incorporated Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
US8698229B2 (en) 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US9166028B2 (en) 2011-05-31 2015-10-20 Infineon Technologies Austria Ag Circuit configured to adjust the activation state of transistors based on load conditions
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9209109B2 (en) * 2013-07-15 2015-12-08 Infineon Technologies Ag IGBT with emitter electrode electrically connected with an impurity zone
US9337827B2 (en) * 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
US9147727B2 (en) * 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9419080B2 (en) * 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9240450B2 (en) * 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
US9666665B2 (en) * 2014-04-09 2017-05-30 Infineon Technologies Ag Semiconductor device with semiconductor mesa including a constriction
DE102014109147A1 (de) * 2014-06-30 2015-12-31 Infineon Technologies Ag Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102014226161B4 (de) 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102014119543B4 (de) * 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
US9641168B2 (en) * 2015-05-29 2017-05-02 Infineon Technologies Ag Controlling reverse conducting IGBT
JP6472714B2 (ja) 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102015111347B4 (de) * 2015-07-14 2020-06-10 Infineon Technologies Ag Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
DE102015111371B4 (de) * 2015-07-14 2017-07-20 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041171A1 (en) * 2002-06-19 2004-03-04 Kabushiki Kaisha Toshiba Semiconductor device
DE102007003812A1 (de) * 2007-01-25 2008-08-07 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung

Also Published As

Publication number Publication date
US20140197876A1 (en) 2014-07-17
DE102014100249B4 (de) 2018-03-01
DE102014100249A1 (de) 2014-07-17
CN104485328A (zh) 2015-04-01
US10734507B2 (en) 2020-08-04
US11121242B2 (en) 2021-09-14
US20190198649A1 (en) 2019-06-27
US20200335613A1 (en) 2020-10-22
US9621133B2 (en) 2017-04-11
CN104485328B (zh) 2017-09-15
US20170162682A1 (en) 2017-06-08
US10229990B2 (en) 2019-03-12
US20150214930A1 (en) 2015-07-30
US9024413B2 (en) 2015-05-05

Similar Documents

Publication Publication Date Title
DE102014019885B3 (de) Halbleiterbauelement mit IGBT-Zelle und Entsättigungskanalstruktur
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102010036818B4 (de) Bipolarhalbleiterbauelement und Herstellungsverfahren
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102007003812B4 (de) Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19702102A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013110180A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012206605A1 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102014113946A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102018203693A1 (de) Halbleitervorrichtung
DE112011100533T5 (de) Halbleitervorrichtung
DE3737790C2 (de)
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102013111135A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102014100249

Country of ref document: DE

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102014020065

Country of ref document: DE

R020 Patent grant now final