DE102014008239A1 - TFT-ARRAY-SUBSTRAT, VERFAHREN ZUR HERSTELLUNG DESSELBEN UND ANZElGEGERÄT - Google Patents

TFT-ARRAY-SUBSTRAT, VERFAHREN ZUR HERSTELLUNG DESSELBEN UND ANZElGEGERÄT Download PDF

Info

Publication number
DE102014008239A1
DE102014008239A1 DE102014008239.3A DE102014008239A DE102014008239A1 DE 102014008239 A1 DE102014008239 A1 DE 102014008239A1 DE 102014008239 A DE102014008239 A DE 102014008239A DE 102014008239 A1 DE102014008239 A1 DE 102014008239A1
Authority
DE
Germany
Prior art keywords
transparent conductive
layer
conductive layer
substrate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014008239.3A
Other languages
English (en)
Other versions
DE102014008239B4 (de
Inventor
Hao Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102014008239A1 publication Critical patent/DE102014008239A1/de
Application granted granted Critical
Publication of DE102014008239B4 publication Critical patent/DE102014008239B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Die vorliegende Erfindung offenbart ein TFT-Array-Substrat, ein Verfahren zur Herstellung desselben sowie ein Anzeigegerät. Das Verfahren beinhaltet: Bereitstellen eines Substrats; Ausbilden einer organischen Schicht auf dem Substrat; Ausbilden einer ersten transparenten leitenden Schicht auf der organischen Schicht; Ausbilden einer Fotolithografieschicht mit einer Öffnung auf der ersten transparenten leitenden Schicht; und Strukturieren der ersten transparenten leitenden Schicht und der organischen Schicht unter Verwendung der Fotolithografieschicht als Maske zum Bilden einer ersten Durchkontaktierung und einer zweiten Durchkontaktierung, wobei die erste Durchkontaktierung durch die erste transparente leitende Schicht verläuft und die zweite Durchkontaktierung durch die organische Schicht verläuft; wobei eine Position der Öffnung der Position der ersten Durchkontaktierung und der zweiten Durchkontaktierung entspricht, und eine erste Durchkontaktierung und die zweite Durchkontaktierung miteinander in Verbindung sind.

Description

  • Technischer Bereich
  • Die vorliegende Offenbarung betrifft den Bereich Anzeigetechnologien, insbesondere ein TFT-(Dünnschichttransistor)-Array-Substrat, ein Verfahren zur Herstellung desselben sowie ein Anzeigegerät.
  • Technischer Hintergrund
  • Mit der Entwicklung von Herstellungstechnologien für Anzeigegeräte sind Anzeigegeräte mit einem TFT-Array-Substrat aufgrund ihrer Vorteile wie geringes Volumen, geringe Leistungsaufnahme und hohe Auflösung auf dem heutigen Anzeigegerätemarkt sehr beliebt geworden.
  • In einer praktischen Anwendung wurde gefunden, dass es ein „Trace-Mura”-Phänomen auf dem Anzeigegerät gibt, wodurch ein Anzeigeeffekt beeinflusst und die Anzeigequalität herabgesetzt wird.
  • Zusammenfassung der Erfindung
  • Im Hinblick auf die obigen Probleme stellt die vorliegende Offenbarung ein TFT-Array-Substrat, ein Verfahren zur Herstellung desselben und ein Anzeigegerät bereit.
  • Eine Ausgestaltung der Offenbarung stellt ein Verfahren zur Herstellung eines TFT-Array-Substrats bereit, das Folgendes beinhaltet: Bereitstellen eines Substrats; Ausbilden einer organischen Schicht auf dem Substrat; Ausbilden einer ersten transparenten leitenden Schicht auf der organischen Schicht; Ausbilden einer Fotolithografieschicht mit einer Öffnung auf der ersten transparenten leitenden Schicht; und Strukturieren der ersten transparenten leitenden Schicht und der organischen Schicht durch Verwenden der Fotolithografieschicht als Maske zum Bilden einer ersten Durchkontaktierung und einer zweiten Durchkontaktierung, wobei die erste Durchkontaktierung durch die erste transparente leitende Schicht verläuft, die zweite Durchkontaktierung durch die organische Schicht verläuft, eine Position der Öffnung der Position der ersten Durchkontaktierung und der zweiten Durchkontaktierung entspricht, und die erste Durchkontaktierung und die zweite Durchkontaktierung miteinander in Verbindung sind.
  • Demgemäß stellt eine Ausgestaltung der Offenbarung ferner ein TFT-Array-Substrat bereit, das Folgendes beinhaltet: ein Substrat und einen auf dem Substrat angeordneten Drain; eine organische Schicht, die auf dem Drain angeordnet ist, das gesamte Substrat überdeckt und eine zweite Durchkontaktierung umfasst, die durch die organische Schicht verläuft, um den Drain zu exponieren; eine erste transparente leitende Schicht, die auf der organischen Schicht angeordnet ist und eine erste Durchkontaktierung umfasst, wobei die erste Durchkontaktierung mit der zweiten Durchkontaktierung in Verbindung ist; eine Isolierschicht, die auf der ersten transparenten leitenden Schicht und dem Drain angeordnet ist, das gesamte Substrat überdeckt und eine dritte Durchkontaktierung umfasst, und die dritte Durchkontaktierung durch die Isolierschicht verläuft, um den Drain zu exponieren; und eine zweite transparente leitende Schicht, die auf der Isolierschicht, der ersten transparenten leitenden Schicht und dem Drain angeordnet ist, mit dem Drain durch die erste Durchkontaktierung, die zweite Durchkontaktierung und die dritte Durchkontaktierung verbunden und von der ersten transparenten leitenden Schicht durch die Isolierschicht isoliert ist.
  • Demgemäß stellt eine Ausgestaltung der Offenbarung ferner ein Anzeigegerät mit dem oben beschriebenen TFT-Array-Substrat bereit.
  • Die Ausgestaltungen der Offenbarung haben wenigstens einen der nachfolgenden vorteilhaften Effekte:
    Mit dem TFT-Array-Substrat, dem Verfahren zur Herstellung desselben und dem Anzeigegerät der vorliegenden Ausgestaltung kann erzielt werden, dass die erste Durchkontaktierung und die zweite Durchkontaktierung durch die gemeinsame Verwendung derselben Fotolithografieschicht als Maske genau aufeinander ausgerichtet sind, um effektiv ein solches Problem zu vermeiden, dass ein Kurzschluss zwischen der ersten transparenten leitenden Schicht und einer Pixelelektrode entsteht, und ein Phänomen von kontinuierlichen defekten Pixeln zu vermeiden, um dadurch die Anzeigequalität einer Anzeigetafel zu gewährleisten, wodurch der Anzeigeeffekt der Anzeigetafel verbessert und ein Ertrag der Anzeigetafel verbessert wird und technische Prozesse vereinfacht werden, so dass die Kosten gesenkt werden.
  • Beschreibung der Zeichnungen
  • 1 ist ein Fließschema, das ein Verfahren zur Herstellung eines TFT-Array-Substrats gemäß einer Ausgestaltung der vorliegenden Offenbarung illustriert;
  • 2a bis 2h zeigen Querschnittsansichten eines TFT-Array-Substrats in dem Herstellungsverfahren gemäß einer Ausgestaltung der vorliegenden Offenbarung; und
  • 3 ist ein schematisches Diagramm, das ein Anzeigegerät gemäß einer Ausgestaltung der vorliegenden Offenbarung illustriert.
  • Ausführliche Beschreibung der bevorzugten Ausgestaltung
  • Technische Lösungen der vorliegenden Offenbarung werden nachfolgend anhand von spezifischen Ausgestaltungen in Verbindung mit den Begleitzeichnungen näher illustriert. Man wird verstehen, dass hierin beschriebene spezifische Ausgestaltungen die vorliegende Offenbarung lediglich erläutern und nicht begrenzen sollen. Darüber hinaus ist zu betonen, dass der mit der vorliegenden Offenbarung assoziierte Inhalt zur Vereinfachung der Beschreibung lediglich teilweise und nicht vollständig in den Begleitzeichnungen illustriert ist.
  • Die Ausgestaltungen der vorliegenden Offenbarung sind nicht auf ein LTPS-(Low Temperature Poly-Silicon)-TFT-Array-Substrat oder auf einen TFT mit Top-Gate-Aufbau oder mit Bottom-Gate-Aufbau begrenzt. Stattdessen können die Ausgestaltungen der vorliegenden Offenbarung auf ein Anzeigegerät wie z. B. eine organische Leuchtanzeige (OLED), ein Flüssigkristallanzeigegerät und ein elektronisches Papier usw. angewendet werden.
  • 1 ist ein Fließschema, das ein Verfahren zur Herstellung eines TFT-Array-Substrats gemäß einer Ausgestaltung der vorliegenden Offenbarung illustriert, und die 2a bis 2h zeigen Querschnittsansichten eines TFT-Array-Substrats im Herstellungsverfahren gemäß einer Ausgestaltung der vorliegenden Offenbarung.
  • Mit Bezug auf 1 sowie auf die 2a bis 2h, eine Ausgestaltung der vorliegenden Erfindung stellt ein Verfahren zur Herstellung eines TFT-Array-Substrats bereit und das Verfahren beinhaltet die folgenden Schritte S101 bis S105.
  • Schritt S101: Bereitstellen eines Substrats.
  • Schritt S102: Ausbilden einer organischen Schicht 14 auf dem Substrat.
  • Wie in 2a gezeigt, werden typischerweise ein Gate, eine aktive Schicht, eine Source 13 und ein Drain 12 auf einem Substrat 11 vorgeformt. Dann wird die organische Schicht 14 auf der Source 13 und dem Drain 12 ausgebildet. Die gebildete organische Schicht 14 wird im Allgemeinen einer chemisch-mechanischen Polierung (CMP) unterzogen, um eine planarisierte Oberflächenschicht zu bilden. Die organische Schicht 14 kann aus einem nicht lichtempfindlichen Harz gefertigt sein. Die gebildete organische Schicht 14 muss gehärtet werden. Die Querschnittsansicht des mit der organischen Schicht 14 ausgebildeten TFT-Array-Substrats ist in 2b dargestellt.
  • Schritt S103: Ausbilden einer ersten transparenten leitenden Schicht 15 auf der organischen Schicht 14.
  • Nach dem Ausbilden der organischen Schicht 14 wird die erste transparente leitende Schicht 15 als gemeinsame Elektrode des TFT-Array-Substrats ausgebildet. Die erste transparente leitende Schicht 15 besteht aus Indium-Zinn-Oxid (ITO) oder Indium-Zink-Oxid (IZO) oder aus einer Kombination von ITO und IZO. Die erste transparente leitende Schicht 15 kann mit in der Technik bekannten Abscheidungs- oder epitaxialen Wachstumstechnologien ausgebildet werden, wie z. B., aber nicht darauf begrenzt, physikalische Aufdampfung (PVD) und chemische Aufdampfung (CVD). Eine Querschnittsansicht des mit der transparenten leitenden Schicht 15 ausgebildeten TFT-Array-Substrats ist in 2c dargestellt.
  • Schritt S104: Ausbilden einer Fotolithografieschicht (z. B. eine Fotolackschicht 16) mit einer Öffnung in der ersten transparenten leitenden Schicht 15.
  • Speziell beinhaltet Schritt S104 Folgendes: Beschichten der ersten transparenten leitenden Schicht 15 mit der Fotolackschicht 16 sowie Belichten und Entwickeln der Fotolackschicht 16 mit einer Maske zum Bilden der Öffnung der Fotolackschicht 16 an einer Position, die dem Drain 12 entspricht. Die Querschnittsansicht des mit der Fotolackschicht 16 ausgebildeten TFT-Array-Substrats mit einer Öffnung ist in 2d dargestellt. Die gebildete Öffnung hat eine trapezförmige Querschnittsgestalt und eine Größe am Boden der Öffnung ist geringer als eine Größe am oberen Ende der Öffnung. Die Bodengröße der Öffnung wird je nach einer gewünschten Größe einer zweiten Durchkontaktierung 141 bestimmt, die nachfolgend auszubilden ist.
  • In verschiedenen Implementationen der Ausgestaltung der vorliegenden Erfindung beträgt die Fotolackschicht 16 das 1,3- bis 1,7-fache der Dicke der organischen Schicht 14. Ferner beträgt die Fotolackschicht das 1,5-fache der Dicke der organischen Schicht 14. Die Dicke der Fotolackschicht 16 liegt typischerweise zwischen 2 μm und 3 μm, und wenn die Dicke der organischen Schicht 14 1,7 μm beträgt, dann beträgt die Dicke der Fotolackschicht 16 typischerweise 2.5 μm. Der Grund hierfür ist hauptsächlich, dass eine Veraschungsgeschwindigkeit der gehärteten organischen Schicht 14 etwa 600 nm pro Minute beträgt und eine Veraschungsgeschwindigkeit der Fotolackschicht 16 etwa 800 nm pro Minute beträgt, d. h. um zu verhindern, dass die erste transparente leitende Schicht 15 durch Sauerstoffplasma beeinflusst wird, beträgt die Dicke der Fotolackschicht 16 das 1,3- bis 1,7-fache, vorzugsweise das 1,5-fache der Dicke der organischen Schicht 14.
  • Schritt S105: Strukturieren der ersten transparenten leitenden Schicht 15 und der organischen Schicht 14 unter Verwendung der Fotolackschicht als Maske zum Bilden einer ersten Durchkontaktierung 151 und der zweiten Durchkontaktierung 141.
  • Die erste Durchkontaktierung 151 verläuft durch die erste transparente leitende Schicht 15 und die zweite Durchkontaktierung 141 verläuft durch die organische Schicht 14. Die Position der Öffnung der Fotolackschicht 16 entspricht den Positionen der ersten Durchkontaktierung 151 und der zweiten Durchkontaktierung 141, und die erste Durchkontaktierung 151 und die zweite Durchkontaktierung 141 sind miteinander in Verbindung.
  • Speziell, die erste transparente leitende Schicht 15 wird mit einem Nassätzverfahren unter Verwendung der Fotolackschicht 16 als Maske zum Bilden der ersten Durchkontaktierung 151 geätzt, und eine Querschnittsansicht des mit der ersten Durchkontaktierung 151 ausgebildeten TFT-Array-Substrats ist in 2e dargestellt. Wie aus 2e ersichtlich ist, ist die erste Durchkontaktierung 151 größer als die Bodengröße der Öffnung der Fotolackschicht 16, weil die erste transparente leitende Schicht 15 mit dem Nassätzverfahren geätzt wird. Das Nassätzverfahren ist ein isotropes Ätzverfahren, so dass zwei Seiten der ersten transparenten leitenden Schicht 15 geätzt werden (nämlich eine Ätzlösung, die beim Nassätzen benutzt wird, wird horizontal in die erste transparente leitende Schicht 15 unterhalb der Fotolackschicht 16 infiltriert), so dass der Durchmesser der ersten Durchkontaktierung 151 größer ist als die Bodengröße der Öffnung der Fotolackschicht 16. Bei diesem Schritt kann die für das Nassätzverfahren benutzte Ätzlösung eine Oxalsäurelösung sein und die Konzentration der Oxalsäurelösung und die Zeit für das Nassätzen können je nach dem eigentlichen Bedarf justiert werden, um die Größe der ersten Durchkontaktierung 151 zu regulieren.
  • Dann werden die organische Schicht 14 und die Fotolackschicht 16 unter Verwendung der Fotolackschicht 16 als Maske zum Bilden der zweiten Durchkontaktierung 141 verascht. Eine Querschnittsansicht des mit der zweiten Durchkontaktierung 141 gebildeten TFT-Array-Substrats ist in 2f dargestellt. Hier wird als ein Beispiel für die Veraschung Plasmaveraschung mit Sauerstoff benutzt. Die Veraschung wird in einer Richtung lotrecht zu einer Fläche der organischen Schicht 14 durchgeführt. Die Fotolackschicht 16 besteht aus einem organischen Material und wird somit ebenfalls zu einem bestimmten Grad geätzt. Da die Veraschungsgeschwindigkeit der organischen Schicht 14 etwa 600 nm pro Minute beträgt und die Veraschungsgeschwindigkeit der Fotolackschicht 16 etwa 800 nm pro Minute beträgt, beträgt die Dicke der Fotolackschicht 16 das 1,3- bis 1,7-fache der Dicke der organischen Schicht 14, um die erste transparente leitende Schicht 15 vor dem Einfluss durch Sauerstoffplasma zu schützen. Nach dem Veraschen bleibt ein Teil der Fotolackschicht 16 zurück.
  • Da die erste Durchkontaktierung 151 und die zweite Durchkontaktierung 141 beide unter Verwendung der Fotolackschicht 16 als Maske geätzt werden, können sich die erste Kontaktierung 151 und die zweite Durchkontaktierung 141 aufgrund der gemeinsamen Nutzung derselben Maske genau aufeinander ausrichten, um effektiv ein solches Problem zu vermeiden, dass ein Kurzschluss zwischen der ersten transparenten leitenden Schicht 15 und einer Pixelelektrode entsteht, wobei ein solcher Kurzschluss durch eine erhebliche Fehlausrichtung zwischen der ersten Durchkontaktierung 151 und der zweiten Durchkontaktierung 141 entsteht (nämlich aufgrund der übergroßen Überlappung zwischen der ersten Durchkontaktierung 151 und der zweiten Durchkontaktierung 141), so dass ein Phänomen von kontinuierlich defekten Pixeln vermieden wird, wodurch die Anzeigequalität einer Anzeigetafel gewährleistet und ein Ertrag der Anzeigetafel verbessert wird. In einem anderen Aspekt vereinfacht die Verwendung derselben Maske die technischen Abläufe und durch die Verwendung der Fotolackschicht als Maske wird die Benutzung der beiden zusätzlichen Masken vermieden, wodurch Kosten gespart werden und die Produktivität verbessert wird.
  • Ferner bedeckt der Überstand der ersten Durchkontaktierung 151 auf dem Substrat den Überstand der zweiten Durchkontaktierung 141 auf dem Substrat, d. h. man wird verstehen, dass die erste Durchkontaktierung 151 größer ist als die Größe am oberen Ende der zweiten Durchkontaktierung 141. In Schritt S105 wird die erste Durchkontaktierung 151 mit dem Nassätzverfahren gebildet. Das Nassätzverfahren ist ein isotropes Ätzverfahren, so dass zwei Seiten der ersten transparenten leitenden Schicht 15 geätzt werden (nämlich eine beim Nassätzen benutzte Ätzlösung wird horizontal in die erste transparente leitende Schicht 15 unterhalb der Fotolackschicht 16 infiltriert), so dass die erste Durchkontaktierung 151 größer ist als die Bodengröße der Öffnung der Fotolackschicht 16. Danach werden die organische Schicht 14 und die Fotolackschicht 16 unter Verwendung der Fotolackschicht 16 als Maske verascht, um die zweite Durchkontaktierung 141 zu bilden. Da das Veraschen anisotrop ist und einen unidirektionalen Effekt hat, unterscheidet sich die Größe am oberen Ende der zweiten Durchkontaktierung 141 kaum von der Bodengröße der Öffnung der Fotolackschicht 16, daher ist die erste Durchkontaktierung 151 größer als die Größe am oberen Ende der zweiten Durchkontaktierung 141.
  • In Schritt S105 ist die erste Durchkontaktierung 151 zwar größer als die Größe am oberen Ende der zweiten Durchkontaktierung 141, aber die laterale Größe der mit dem Nassätzverfahren gebildeten ersten Durchkontaktierung 151 ist nicht zu groß, weil die laterale Größe der ersten Durchkontaktierung 151 durch Einstellen der Konzentration der Ätzlösung geregelt werden kann, so dass der Fall vermieden wird, bei dem die Durchkontaktierung der ersten transparenten leitenden Schicht wesentlich größer ist als die Durchkontaktierung der organischen Schicht im Stand der Technik, wodurch ein elektrostatischer Abschirmeffekt der gemeinsamen Elektrode (d. h. der ersten transparenten leitenden Schicht 15) verbessert wird. Daher nimmt eine Kapazität Cgp zwischen dem Gate und der Pixelelektrode ab und die Belastung einer gemeinsamen Elektrode wird ebenfalls verringert, so dass die Leistungsaufnahme verringert wird. Darüber hinaus ist in einem Anzeigegerät mit hoher Auflösung und einem hohen Aperturverhältnis die erste Durchkontaktierung 151 relativ klein und geht nicht über einen Bereich einer schwarzen Matrix hinaus (nämlich die erste Durchkontaktierung 151 wird von der schwarzen Matrix bedeckt, oder mit anderen Worten, der Bereich der schwarzen Matrix kann nicht erweitert werden), was zum Verbessern des Aperturverhältnisses des TFT-Array-Substrats und zum Vermeiden des „Trace-Mura”-Phänomens vorteilhaft ist.
  • Zusätzlich hat in Schritt S105, während das Veraschen ein anisotroper Prozess ist, der in der Richtung lotrecht zur Oberfläche der organischen Schicht 14 in der vorliegenden Ausgestaltung durchgeführt wird, das Veraschen tatsächlich einen gewissen Effekt an der Wand der zweiten Durchkontaktierung 14. In diesem Fall wird, wenn die Größe der ersten Durchkontaktierung 151 gleich der Größe am oberen Ende der zweiten Durchkontaktierung 141 ist, ein Hinterschnitt an der Bodenperipherie der ersten Durchkontaktierung 151 aufgrund des Veraschungsprozesses für die organische Schicht 14 ausgeführt, so dass Unebenheit verursacht wird, die die Bildung der nachfolgenden Isolierschicht 17 (in 2h gezeigt) und der zweiten transparenten leitenden Schicht 18 (in 2h gezeigt) beeinflusst, so dass Probleme wie verbleibende Reste der ersten transparenten leitenden Schicht 15, Abtrennen der zweiten transparenten leitenden Schicht 18 (in 2h gezeigt) und Kurzschluss zwischen der ersten transparenten leitenden Schicht 15 und der zweiten transparenten leitenden Schicht 18 auftreten, und somit liegen kontinuierliche defekte Pixel des Anzeigegeräts vor. In der vorliegenden Ausgestaltung wird jedoch, da die erste Durchkontaktierung 151 größer ist als die zweite Durchkontaktierung 141, der Hinterschnitt in dem Veraschungsprozess für die organische Schicht 14 vermieden, so dass die oben erwähnten Probleme vermieden werden.
  • Ferner beinhaltet das Verfahren zur Herstellung eines TFT-Array-Substrats der Ausgestaltung der vorliegenden Offenbarung nach dem Schritt S105 ferner den folgenden Schritt: Ausbilden der Isolierschicht 17 und der zweiten transparenten leitenden Schicht 18 in Folge auf der ersten transparenten leitenden Schicht 15 und dem Drain 12.
  • Die Isolierschicht 17 überdeckt das gesamte Substrat und weist eine dritte Durchkontaktierung 171 auf, die durch die Isolierschicht verläuft, um den Drain 12 zu exponieren. Die zweite transparente leitende Schicht 18 ist durch die erste Durchkontaktierung 151, die zweite Durchkontaktierung 141 und die dritte Durchkontaktierung 171 elektrisch mit dem Drain 12 verbunden und von der ersten transparenten leitenden Schicht 15 durch die Isolierschicht 17 isoliert.
  • Speziell, die Isolierschicht 17 wird auf der ersten transparenten leitenden Schicht 15 in der ersten Durchkontaktierung 151 und in der zweiten Durchkontaktierung 141 ausgebildet. Die dritte Durchkontaktierung 171 wird in der Isolierschicht 17 an einer Position ausgebildet, die dem Drain 12 entspricht, so dass die dritte Durchkontaktierung 171 den Drain 12 exponiert. Die zweite transparente leitende Schicht 18 wird auf der Isolierschicht 17, in der ersten Durchkontaktierung 151, in der zweiten Durchkontaktierung 141 und in der dritten Durchkontaktierung 171 ausgebildet, so dass die zweite transparente leitende Schicht 18 elektrisch mit dem Drain 12 verbunden ist. Der Drain 12 ist zwischen dem Substrat und der organischen Schicht 14 angeordnet und die zweite Durchkontaktierung 141 exponiert den Drain 12.
  • Da ein Teil der Fotolackschicht 16 nach dem Verwenden der Fotolackschicht 16 als Maske zum Ätzen in Schritt S105 zurückbleibt, wird die restliche Fotolackschicht 16 nach dem Veraschungsschritt und vor dem Schritt des Bildens der Isolierschicht 17 und der zweiten transparenten leitenden Schicht 18 entfernt. Eine Querschnittsansicht des TFT-Array-Substrats nach dem Entfernen der restlichen Fotolackschicht 16 ist in 2g dargestellt.
  • Wie in 2h gezeigt, wird die Isolierschicht 17 nach dem Entfernen der restlichen Fotolackschicht 16 auf der ersten transparenten leitenden Schicht 15 in der Durchkontaktierung der ersten transparenten leitenden Schicht und in der zweiten Durchkontaktierung 141 ausgebildet, und dann wird die Isolierschicht 17 strukturiert, um die dritte Durchkontaktierung 171 in der Isolierschicht 17 an einer Position zu bilden, die dem Drain 12 entspricht. Die Größe der gebildeten dritten Durchkontaktierung 171 ist geringer als die Bodengröße der zweiten Durchkontaktierung 141, und die dritte Durchkontaktierung 171 exponiert den Drain 12. Vorzugsweise bedecken sowohl der Überstand der ersten Durchkontaktierung 151 auf dem Substrat als auch der Überstand der zweiten Durchkontaktierung 141 auf dem Substrat den Überstand der dritten Durchkontaktierung 171 auf dem Substrat, d. h. die Größe der dritten Durchkontaktierung 171 ist geringer als die Bodengröße der zweiten Durchkontaktierung 141. Die Isolierschicht 17 kann aus Siliciumdioxid oder Siliciumnitrid gefertigt sein, aber die vorliegende Ausgestaltung ist darauf nicht begrenzt. Die Isolierschicht 17 kann mit Hilfe von in der Technik bekannten Abscheidungs- oder epitaxialen Wachstumstechnologien gebildet werden, einschließlich, aber ohne darauf begrenzt zu sein, PVD und CVD. Dann wird die zweite transparente leitende Schicht 18, die elektrisch mit dem Drain 12 verbunden ist, auf der Isolierschicht 17 und in der Durchkontaktierung (nämlich der dritten Durchkontaktierung 171) der Isolierschicht 17 ausgebildet. Die zweite transparente leitende Schicht 18 besteht aus ITO, IZO oder einer Kombination aus ITO und IZO. Die erste transparente leitende Schicht 15 kann durch in der Technik bekannte Abscheidungs- oder epitaxiale Wachstumstechnologien gebildet werden, einschließlich, aber ohne darauf begrenzt zu sein, PVD und CVD.
  • Bei diesem Verfahren kann das TFT-Array-Substrat ein LTPS-TFT-Array-Substrat oder ein amorphes Silicium-TFT-Array-Substrat sein, ist aber nicht darauf begrenzt.
  • In dem Verfahren zur Herstellung des TFT-Array-Substrats der vorliegenden Ausgestaltung sind die erste Durchkontaktierung 151 und die zweite Durchkontaktierung 141 durch die gemeinsame Nutzung derselben Fotolackschicht 16 als Maske genau aufeinander ausgerichtet, um ein solches Problem effektiv zu vermeiden, dass zwischen der ersten transparenten leitenden Schicht 15 und einer Pixelelektrode ein Kurzschluss entsteht, der durch eine erhebliche Fehlausrichtung zwischen der ersten Durchkontaktierung 151 und der zweiten Durchkontaktierung 141 verursacht wird (nämlich aufgrund der übergroßen Überlappung zwischen der ersten Durchkontaktierung 151 und der zweiten Durchkontaktierung 141), wodurch ein Phänomen von kontinuierlichen defekten Pixeln vermieden wird, so dass die Anzeigequalität einer Anzeigetafel gewährleistet und ein Ertrag der Anzeigetafel verbessert wird. In einem anderen Aspekt vereinfacht die Benutzung derselben Maske die technischen Abläufe und die Benutzung der Fotolackschicht als Maske vermeidet die Verwendung von zwei zusätzlichen Masken, so dass Kosten gesenkt werden und die Produktivität verbessert wird.
  • Ferner ist mit dem Verfahren zur Herstellung des TFT-Array-Substrats der vorliegenden Ausgestaltung die Durchkontaktierung der ersten transparenten leitenden Schicht 15, die durch das Nassätzen gebildet wird, nicht viel größer als die Durchkontaktierung der organischen Schicht 14, so dass der elektrostatische Abschirmeffekt der gemeinsamen Elektrode (d. h. der ersten transparenten leitenden Schicht) verbessert wird, so dass die Kapazität Cgp zwischen dem Gate und der Pixelelektrode verringert wird und die Belastung der gemeinsamen Elektrode ebenfalls verringert wird, so dass die Leistungsaufnahme gesenkt wird. Ferner ist in dem Anzeigegerät mit einer hohen Auflösung und einem hohen Aperturverhältnis die Größe der ersten Durchkontaktierung 151 relativ gering und geht nicht über einen Bereich einer schwarzen Matrix hinaus (nämlich die erste Durchkontaktierung 151 wird von der schwarzen Matrix bedeckt, oder mit anderen Worten, der Bereich der schwarzen Matrix braucht nicht erweitert zu werden), was zum Verbessern des Aperturverhältnisses des TFT-Array-Substrats und zum Vermeiden des „Trace-Mura”-Phänomens vorteilhaft ist.
  • Wie in 2h gezeigt, stellt die vorliegende Erfindung ferner ein TFT-Array-Substrat bereit, das Folgendes umfasst: ein Substrat und einen auf dem Substrat angeordneten Drain 12; eine organische Schicht 14, die auf dem Drain 12 angeordnet ist, überdeckt das gesamte Substrat und beinhaltet eine zweite Durchkontaktierung 141, die durch die organische Schicht 14 verläuft, um den Drain 12 zu exponieren; eine erste transparente leitende Schicht 15, die auf der organischen Schicht 14 angeordnet ist und eine erste Durchkontaktierung 151 in Verbindung mit der zweiten Durchkontaktierung 141 aufweist; eine Isolierschicht 17, die auf der ersten transparenten leitende Schicht und dem Drain 12 angeordnet ist, das gesamte Substrat überdeckt und eine dritte Durchkontaktierung 171 aufweist, die durch die Isolierschicht 17 verläuft, um den Drain 12 zu exponieren; und eine zweite transparente leitende Schicht 18, die auf der Isolierschicht 17, der ersten transparenten leitenden Schicht 15 und dem Drain 12 angeordnet ist, durch die erste Durchkontaktierung 151, die zweite Durchkontaktierung 141 und die dritte Durchkontaktierung 171 elektrisch mit dem Drain 12 verbunden und von der ersten transparenten leitenden Schicht 15 durch die Isolierschicht 17 isoliert ist. Die zweite Durchkontaktierung 141 und die erste Durchkontaktierung 151 sind miteinander in Verbindung und sind koaxial.
  • Ferner bedeckt der Überstand der ersten Durchkontaktierung 151 auf dem Substrat den Überstand der zweiten Durchkontaktierung 141 auf dem Substrat, und sowohl der Überstand der ersten Durchkontaktierung 151 auf dem Substrat als auch der Überstand der zweiten Durchkontaktierung 141 auf dem Substrat bedecken den Überstand der dritten Durchkontaktierung 171 auf dem Substrat. Das heißt, die Gesamtgröße der zweiten Durchkontaktierung 141 ist geringer als die Größe der ersten Durchkontaktierung 151 und die Größe der dritten Durchkontaktierung 171 ist geringer als die Gesamtgröße der zweiten Durchkontaktierung 141.
  • Das TFT-Array-Substrat kann ein LTPS-TFT-Array-Substrat, ein amorphes Silicium-TFT-Array-Substrat oder ein Oxid-TFT-Array-Substrat sein. In einem Beispiel für das TFT-Array-Substrat wird die erste transparente leitende Schicht 15 als gemeinsame Elektrode verwendet und die zweite transparente leitende Schicht 18 wird als Pixelelektrode verwendet. Die Pixelelektrode ist über der gemeinsamen Elektrode angeordnet und mit dem Drain 12 durch die erste Durchkontaktierung 151, die zweite Durchkontaktierung 141 und die dritte Durchkontaktierung 171 verbunden.
  • In dem TFT-Array-Substrat der vorliegenden Ausgestaltung ist die Durchkontaktierung (die erste Durchkontaktierung 151) der ersten transparenten leitenden Schicht 15, die durch das Nassätzen erhalten wird, nicht viel größer als die Durchkontaktierung (die zweite Durchkontaktierung 141) der organischen Schicht 14, so dass der elektrostatische Abschirmeffekt der gemeinsamen Elektrode (d. h. der ersten transparenten leitenden Schicht) verbessert wird, so dass die Kapazität Cgp zwischen dem Gate und der Pixelelektrode verringert und auch die Belastung der gemeinsamen Elektrode verringert wird, so dass die Leistungsaufnahme gesenkt wird. Ferner ist in dem Anzeigegerät mit einer hohen Auflösung und einem hohen Aperturverhältnis die Größe der ersten Durchkontaktierung 151 relativ gering und geht nicht über einen Bereich einer schwarzen Matrix hinaus (nämlich die erste Durchkontaktierung 151 wird von der schwarzen Matrix bedeckt, oder mit anderen Worten, der Bereich der schwarzen Matrix braucht nicht erweitert zu werden), was zum Verbessern des Aperturverhältnisses des TFT-Array-Substrats und zum Vermeiden des „Trace-Mura”-Phänomens vorteilhaft ist.
  • Wie in 3 gezeigt, stellt eine Ausgestaltung der vorliegenden Offenbarung ferner ein Anzeigegerät 5 mit einem TFT-Array-Substrat 6 bereit, und das TFT-Array-Substrat 6 wird von dem TFT-Array-Substrat wie oben beschrieben ausgestaltet. Das Anzeigegerät kann, ist aber nicht darauf begrenzt, ein Anzeigegerät wie z. B. ein Flüssigkristallanzeigegerät, ein OLED-Display und ein elektronisches Papier sein.
  • Das Anzeigegerät mit dem obigen TFT-Array-Substrat vermeidet ein Phänomen von kontinuierlichen defekten Pixeln, gewährleistet die Anzeigequalität einer Anzeigetafel, verbessert einen Ertrag der Anzeigetafel, verringert die Leistungsaufnahme und eliminiert das „Trace-Mura”-Phänomen.
  • Es wurden zwar oben die bevorzugten Ausgestaltungen der vorliegenden Erfindung beschrieben, diese sollen aber die vorliegende Erfindung nicht begrenzen. Eventuelle Modifikationen, äquivalente Substitutionen, Verbesserungen usw., die im Rahmen von Wesen und Prinzip der vorliegenden Erfindung vorgenommen werden können, fallen in den Schutzumfang der vorliegenden Erfindung.

Claims (10)

  1. Verfahren zum Herstellen eines TFT-Array-Substrats, das Folgendes beinhaltet: Bereitstellen eines Substrats; Ausbilden einer organischen Schicht (14) auf dem Substrat; Ausbilden einer ersten transparenten leitenden Schicht (15) auf der organischen Schicht (14); Ausbilden einer Fotolithografieschicht (16) mit einer Öffnung auf der ersten transparenten leitenden Schicht (15); und Strukturieren der ersten transparenten leitenden Schicht (15) und der organischen Schicht (14) unter Verwendung der Fotolithografieschicht (16) als Maske zum Bilden einer ersten Durchkontaktierung (151) und einer zweiten Durchkontaktierung (141), wobei die erste Durchkontaktierung (151) durch die erste transparente leitende Schicht (15) verläuft, die zweite Durchkontaktierung (141) durch die organische Schicht (14) verläuft, eine Position der Öffnung der Position der ersten Durchkontaktierung (151) und der zweiten Durchkontaktierung (141) entspricht und die erste Durchkontaktierung (151) und die zweite Durchkontaktierung (141) miteinander in Verbindung sind.
  2. Verfahren zur Herstellung eines TFT-Array-Substrats nach Anspruch 1, das ferner Folgendes beinhaltet: Ausbilden eines Drain (12) auf dem Substrat, wobei der Drain (12) zwischen dem Substrat und der organischen Schicht (14) angeordnet ist und von der zweiten Durchkontaktierung (141) exponiert wird.
  3. Verfahren zur Herstellung eines TFT-Array-Substrats nach Anspruch 2, wobei ein Überstand der ersten Durchkontaktierung (151) auf dem Substrat einen Überstand der zweiten Durchkontaktierung (141) auf dem Substrat bedeckt.
  4. Verfahren zur Herstellung eines TFT-Array-Substrats nach Anspruch 3, das ferner Folgendes beinhaltet: Ausbilden einer Isolierschicht (17) und einer zweiten transparenten leitenden Schicht (18) in Folge auf der ersten transparenten leitenden Schicht (15) und dem Drain (12); wobei die Isolierschicht (17) auf dem Substrat angeordnet ist und Folgendes umfasst: eine dritte Durchkontaktierung (171), die durch die Isolierschicht (17) verläuft, um den Drain (12) zu exponieren; und die zweite transparente leitende Schicht (18) mit dem Drain (12) durch die erste Durchkontaktierung (151), die zweite Durchkontaktierung (141) und die dritte Durchkontaktierung (171) verbunden und von der ersten transparenten leitenden Schicht (15) durch die Isolierschicht (17) isoliert ist.
  5. Verfahren zur Herstellung eines TFT-Array-Substrats nach Anspruch 4, wobei sowohl der Überstand der ersten Durchkontaktierung (151) auf dem Substrat als auch der Überstand der zweiten Durchkontaktierung (141) auf dem Substrat einen Überstand der dritten Durchkontaktierung (171) auf dem Substrat bedecken.
  6. Verfahren zur Herstellung eines TFT-Array-Substrats nach Anspruch 1, wobei die Strukturierung der ersten transparenten leitenden Schicht (15) zum Bilden der ersten Durchkontaktierung (151) und das Strukturieren der organischen Schicht (14) zum Bilden der zweiten Durchkontaktierung (141) Folgendes beinhalten: Nassätzen der ersten transparenten leitenden Schicht (15) unter Verwendung der Fotolithografieschicht (16) als Maske zum Bilden der ersten Durchkontaktierung (151); und Veraschen der organischen Schicht (14) und der Fotolithografieschicht (16) unter Verwendung der Fotolithografieschicht (16) als Maske zum Bilden der zweiten Durchkontaktierung (141).
  7. Verfahren zur Herstellung eines TFT-Array-Substrats nach Anspruch 4, wobei das Verfahren vor dem Bilden einer Isolierschicht (17) und einer zweiten transparenten leitenden Schicht (18) in Folge auf der ersten transparenten leitenden Schicht (15) und dem Drain (12) ferner das Entfernen der Fotolithografieschicht (16) beinhaltet, und wobei das Bilden einer Isolierschicht (17) und einer zweiten transparenten leitenden Schicht (18) in Folge auf der ersten transparenten leitenden Schicht (15) und dem Drain (12) Folgendes beinhaltet: Ausbilden der Isolierschicht (17) auf der ersten transparenten leitenden Schicht (15) in der ersten Durchkontaktierung (151) und in der zweiten Durchkontaktierung (141), und Ausbilden einer dritten Durchkontaktierung (171) in der Isolierschicht (17) an einer Position, die dem Drain (12) entspricht, so dass der Drain (12) durch die dritte Durchkontaktierung (171) exponiert wird; und Ausbilden der zweiten transparenten leitenden Schicht (18) auf der Isolierschicht (17) in der ersten Durchkontaktierung (151), in der zweiten Durchkontaktierung (141) und in der dritten Durchkontaktierung (171), so dass die zweite transparente leitende Schicht (18) elektrisch mit dem Drain (12) verbunden ist.
  8. TFT-Array-Substrat, das Folgendes umfasst: ein Substrat und einen auf dem Substrat angeordneten Drain (12); eine organische Schicht (14), die auf dem Drain (12) angeordnet ist und das ganze Substrat überdeckt und eine zweite Durchkontaktierung (141) umfasst, und die zweite Durchkontaktierung (141) durch die organische Schicht (14) verläuft, um den Drain (12) zu exponieren; eine erste transparente leitende Schicht (15), die auf der organischen Schicht (14) angeordnet ist und eine erste Durchkontaktierung (151) umfasst, und die erste Durchkontaktierung (151) mit der zweiten Durchkontaktierung (141) in Verbindung ist; eine Isolierschicht (17), die auf der ersten transparenten leitenden Schicht (15) und dem Drain (12) angeordnet ist, das gesamte Substrat überdeckt und eine dritte Durchkontaktierung (171) umfasst, und die dritte Durchkontaktierung (171) durch die Isolierschicht 17 verläuft, um den Drain (12) zu exponieren; und eine zweite transparente leitende Schicht (18), die auf der Isolierschicht (17), der ersten transparenten leitenden Schicht (15) und dem Drain (12) angeordnet ist, mit dem Drain (12) durch die erste Durchkontaktierung (151), die zweite Durchkontaktierung (141) und die dritte Durchkontaktierung (171) verbunden und von der ersten transparenten leitenden Schicht (15) durch die Isolierschicht (17) isoliert ist.
  9. TFT-Array-Substrat nach Anspruch 8, wobei ein Überstand der ersten Durchkontaktierung (151) auf dem Substrat einen Überstand der zweiten Durchkontaktierung (141) auf dem Substrat bedeckt, und sowohl der Überstand der ersten Durchkontaktierung (151) auf dem Substrat als auch der Überstand der zweiten Durchkontaktierung (141) auf dem Substrat einen Überstand der dritten Durchkontaktierung (171) auf dem Substrat bedecken.
  10. Anzeigegerät, das das TFT-Array-Substrat nach Anspruch 8 oder 9 umfasst.
DE102014008239.3A 2013-12-31 2014-06-11 Verfahren zur herstellung eines tft-array-substrats Active DE102014008239B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310753156.2A CN103928399B (zh) 2013-12-31 2013-12-31 Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN201310753156.2 2013-12-31

Publications (2)

Publication Number Publication Date
DE102014008239A1 true DE102014008239A1 (de) 2015-07-02
DE102014008239B4 DE102014008239B4 (de) 2021-09-23

Family

ID=51146575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014008239.3A Active DE102014008239B4 (de) 2013-12-31 2014-06-11 Verfahren zur herstellung eines tft-array-substrats

Country Status (3)

Country Link
US (1) US9520320B2 (de)
CN (1) CN103928399B (de)
DE (1) DE102014008239B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855087B (zh) 2014-02-24 2016-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104576659A (zh) * 2015-02-09 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104952792B (zh) * 2015-07-13 2017-12-29 深圳市华星光电技术有限公司 Tft基板结构的制作方法
CN105589272A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN106405963B (zh) * 2016-10-31 2020-03-06 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板
CN109300947B (zh) 2018-09-28 2021-09-07 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
CN111640882B (zh) * 2020-06-30 2022-09-16 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制造方法、显示装置
CN112002636A (zh) * 2020-08-06 2020-11-27 武汉华星光电半导体显示技术有限公司 阵列基板、其制备方法以及显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796756B1 (ko) * 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4802462B2 (ja) * 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
JP5408848B2 (ja) * 2007-07-11 2014-02-05 株式会社ジャパンディスプレイ 半導体装置の製造方法
KR101256708B1 (ko) 2009-06-29 2013-04-19 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN102629077A (zh) * 2011-06-29 2012-08-08 北京京东方光电科技有限公司 树脂介电层及其材料的制备方法、液晶面板及显示器件
TWI484271B (zh) * 2012-08-09 2015-05-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
CN103094287B (zh) * 2013-01-31 2015-12-09 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20150187640A1 (en) 2015-07-02
US9520320B2 (en) 2016-12-13
DE102014008239B4 (de) 2021-09-23
CN103928399B (zh) 2017-11-03
CN103928399A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
DE102014008239B4 (de) Verfahren zur herstellung eines tft-array-substrats
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE102004051839B4 (de) Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats
DE102015113639A1 (de) Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102008050200B4 (de) Flüssigkristallanzeige und Verfahren zum Herstellen derselben
DE102005030675B4 (de) Herstellungsverfahren eines organischen Dünnschichttransistors und einer Flüssigkristallanzeigenvorrichtung,ein organischer Dünnschichttransistor und eine Flüssigkristallanzeigevorrichtung
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE10354866B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE19811624A1 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102004028991B4 (de) Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches
DE102015111313A1 (de) Flüssigkristallanzeigevorrichtung, Dünnschichttransistor-Arraysubstrat und Verfahren zu deren Herstellung
DE102009044337A1 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE102012108165A1 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE10317627A1 (de) Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE102004053587A1 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102016112586B4 (de) Anzeigegerät, Herstellverfahren und Anzeigevorrichtung
DE102005027445A1 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102004051624A1 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE4344897A1 (de) Verfahren zur Herstellung von Dünnfilmtransistoren
DE112014007160T5 (de) LTPS TFT mit Dual-Gate-Struktur und Verfahren zur Bildung eines LTPS TFT
DE102014104242A1 (de) Tft-array-substrat und herstellungsverfahren sowie anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENT- UND RECHTSANWAELTE, DE

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R020 Patent grant now final