DE102013111452A1 - Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren - Google Patents

Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren Download PDF

Info

Publication number
DE102013111452A1
DE102013111452A1 DE102013111452.0A DE102013111452A DE102013111452A1 DE 102013111452 A1 DE102013111452 A1 DE 102013111452A1 DE 102013111452 A DE102013111452 A DE 102013111452A DE 102013111452 A1 DE102013111452 A1 DE 102013111452A1
Authority
DE
Germany
Prior art keywords
layer
metallization structure
passivation layer
over
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013111452.0A
Other languages
English (en)
Other versions
DE102013111452B4 (de
Inventor
Wolfgang Lehnert
Michael Rogalli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013111452A1 publication Critical patent/DE102013111452A1/de
Application granted granted Critical
Publication of DE102013111452B4 publication Critical patent/DE102013111452B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022Protective coating, i.e. protective bond-through coating
    • H01L2224/02205Structure of the protective coating
    • H01L2224/02206Multilayer protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022Protective coating, i.e. protective bond-through coating
    • H01L2224/0221Shape of the protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022Protective coating, i.e. protective bond-through coating
    • H01L2224/02215Material of the protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/0382Applying permanent coating, e.g. in-situ coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391Forming a passivation layer after forming the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4502Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48801Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/48811Tin (Sn) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48884Tungsten (W) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the wire connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8501Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85238Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8591Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053Oxides composed of metals from groups of the periodic table
    • H01L2924/054313th Group
    • H01L2924/05432Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053Oxides composed of metals from groups of the periodic table
    • H01L2924/054414th Group
    • H01L2924/05442SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/059Being combinations of any of the materials from the groups H01L2924/042 - H01L2924/0584, e.g. oxynitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/07Polyamine or polyimide
    • H01L2924/07025Polyimide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

Verschiedene Ausführungsformen stellen eine Halbleitervorrichtung (310) bereit, die eine letzte Metallschicht (312), die eine Oberseite (328) und wenigstens eine Seitenwand (322) besitzt; und eine Passivierungsschicht (313), die wenigstens über einem Teil der Oberseite (328) und/oder der wenigstens einen Seitenwand (322) der letzten Metallschicht (312) angeordnet ist, aufweist; wobei die Passivierungsschicht (313) eine im Wesentlichen gleichmäßige Dicke besitzt.

Description

  • Verschiedene Ausführungsformen betreffen allgemein Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren.
  • Die neuesten Generationen von integrierten Leistungshalbleiterschaltungen, wie in 1, Ansicht 110, gezeigt ist, können aufgrund der ausgezeichneten spezifischen elektrischen Leitfähigkeit von Kupfer Kupfermetallisierungsanschlussflächen 102 und/oder Kupferverbindungen 104 verwenden. Kupfer-Kontaktanschlussflächen, insbesondere freiliegende Kupfer-Kontaktanschlussflächen wie etwa die Kupferanschlussfläche 102, die auf Halbleiterchips wie etwa einem Siliziumchip 106 gebildet sind, können an Zuverlässigkeits- und Verschlechterungsproblemen leiden. Bis heute kann eine Passivierung für Kupferanschlussflächen, z. B. Abscheidungen organischer Schichten, nicht gut integriert werden. Während das Kupfer geschützt werden kann, können erhebliche und komplexe Probleme in Bezug auf Sondierung (Probing) und Drahtkontaktierung auftreten. Typischerweise kann eine Schutzpassivierung für Kupferanschlussflächen wie etwa dielektrische Materialien, z. B. dielektrische Nitride oder dielektrische Oxide, durch Standardprozesse der chemischen Abscheidung aus der Dampfphase (CVD-Prozesse) abgeschieden werden. Diese Dielektrika können oder müssen verhältnismäßig dick sein, um die Kupferanschlussfläche 102 und selbst die Seitenwände und die unterschnittenen Bereiche zu schützen.
  • 2 zeigt Bilder von Zuverlässigkeitsproblemen im Zusammenhang mit Kupferanschlussflächen. Kupferanschlussflächen wie etwa ungekapselte Kupferanschlussflächen 102 in 1 können an einer Kupferoxidation leiden, die eine definierte Kupferoberfläche für Drahtkontaktierungsprozesse nachteilig beeinflussen kann. Das Teilbild A von 2 zeigt ein Bild einer oxidierten Kupferanschlussfläche 102D, die an einer Verfärbung leiden kann. Kupferanschlussflächen wie etwa die Kupferanschlussfläche 102 und/oder 102D können, falls geöffnet, während der Verarbeitung oxidieren, beispielsweise auf dem Weg von Anfangsprozessen zu Abschlussprozessen; und ferner am Abschluss z. B. während des Sägens. Dies kann die Kontaktierungsqualität verringern oder nachteilig beeinflussen. Beispielsweise können Kupfer/Kupfer-Kontaktierungen und/oder Aluminium/Kupfer-Kontaktierungen auf der Kupferanschlussfläche nachteilig beeinflusst werden. In Extremfällen können die Drähte (Aluminium- und/oder Kupferdrähte) nicht länger mit Kupferanschlussflächen kontaktiert werden, was manchmal als ein Problem des Nichthaftens auf der Anschlussfläche (NSOP-Problem) bezeichnet werden kann.
  • Kupferstrukturen, z. B. Kupfer-Kontaktanschlussflächen, Kupferleitungen oder Kupferdurchgangslöcher können ferner an Zuverlässigkeitsproblemen aufgrund eines Dendrit-Wachstums leiden. Ein Leckstrom zwischen Metallleitungen kann aufgrund der Kupfer-Elektrochemie auftreten, z. B. dann, wenn eine Zwischenmetallisolationsdielektrikum-Passivierung (IMID-Passivierung) oder eine Polyimid-Passivierung aufgrund einer Delamination, von Poren, Rissen oder von Verunreinigungen beispielsweise auf den unteren IMID-Grenzflächen ausfällt. Wie in den Teilbildern B und C von 2 gezeigt, kann ein Wachstum von Kupferstrukturen 208 wie etwa ein Wachstum von Kupfer-Dendriten 212 auf Kupferanschlussflächen 102 oder anderen Kupferleitungen auftreten. Das Wachstum dieser unerwünschten Kupferstrukturen 208, 212 kann durch Beaufschlagung mit Feuchtigkeit, z. B. ein Feuchtigkeitsleck durch die Passivierungsschicht wie etwa das Schutzdielektrikum und ferner aufgrund angelegter elektrischer Spannungen an die Kupferstrukturen beispielsweise während der Elektrochemie und selbst während des Betriebs der Vorrichtung hervorgerufen werden. Im Ergebnis können im Betrieb benachbarte Kupferanschlussflächen und/oder -bahnen und/oder -leitungen längs geschwächter Passivierungsgrenzflächen miteinander verbunden werden. Die Kupferstrukturen können dann durch Kurzschluss aufgrund des Dendrit-Wachstums und/oder einer Filamentbildung nachteilig beeinflusst werden.
  • Diese Probleme können die Produktion einer robusten und kostengünstigen letzten Kupfermetallisierung nachteilig beeinflussen oder behindern.
  • Verschiedene Ausführungsformen stellen eine Halbleitervorrichtung bereit, die eine letzte (oberste) Metallschicht mit einer Oberseite und wenigstens einer Seitenwand; und eine Passivierungsschicht, die wenigstens auf einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht angeordnet ist, enthält; wobei die Passivierungsschicht eine im Wesentlichen gleichmäßige Dicke besitzt.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein Wafer-Substrat aufweisen.
  • Gemäß einer Ausführungsform ist die Passivierungsschicht über einem Teil der Oberseite der letzten Metallschicht angeordnet.
  • Gemäß einer Ausführungsform ist die Passivierungsschicht über der gesamten Oberseite der letzten Metallschicht angeordnet.
  • Gemäß einer Ausführungsform ist die Passivierungsschicht über einem Teil der wenigstens einen Seitenwand der letzten Metallschicht angeordnet.
  • Gemäß einer Ausführungsform ist die Passivierungsschicht über der gesamten Seitenwand oder den gesamten Seitenwänden der letzten Metallschicht angeordnet.
  • Gemäß einer Ausführungsform ist die Passivierungsschicht über der Oberseite und der wenigstens einen Seitenwand der letzten Metallschicht angeordnet.
  • Gemäß einer Ausführungsform ist die letzte Metallschicht durch die Passivierungsschicht eingekapselt.
  • Gemäß einer Ausführungsform ist die Passivierungsschicht durch einen Atomlagenabscheidungsprozess gebildet.
  • Gemäß einer Ausführungsform ist die Dicke der Passivierungsschicht kleiner oder gleich 100 nm, z. B. kleiner oder gleich etwa 50 nm, z. B. kleiner oder gleich etwa 20 nm, z. B. kleiner oder gleich etwa 10 nm, z. B. kleiner oder gleich etwa 5 nm, z. B. im Bereich von etwa 1 nm bis etwa 100 nm, z. B. im Bereich von etwa 1 nm bis etwa 50 nm, z. B. im Bereich von etwa 1 nm bis etwa 20 nm, z. B. im Bereich von etwa 5 nm bis etwa 20 nm, z. B. im Bereich von etwa 1 nm bis etwa 10 nm, z. B. im Bereich von etwa 5 nm bis etwa 10 nm, z. B. im Bereich von etwa 1 nm bis etwa 5 nm.
  • Gemäß einer Ausführungsform enthält die Passivierungsschicht ein Metalloxid oder besteht daraus.
  • Gemäß einer Ausführungsform ist das Metalloxid ein Oxid, das von einem gediegenen Oxid des Materials der letzten Metallschicht verschieden ist. Beispielsweise kann gemäß einer Ausführungsform die letzte Metallschicht ein Metall ”X” (z. B. Kupfer) enthalten oder daraus bestehen und kann die Passivierungsschicht ein Metalloxid, das von dem gediegenen Oxid von verschieden ist, enthalten oder daraus bestehen.
  • Gemäß einer Ausführungsform enthält die Passivierungsschicht ein Aluminiumoxid oder besteht daraus.
  • Gemäß einer Ausführungsform enthält die letzte Metallschicht wenigstens ein Metall aus der folgenden Gruppe von Metallen oder besteht daraus, wobei die Gruppe von Metallen besteht aus: Kupfer, Silber, Palladium, Silber, Wolfram, Aluminium und Zinn.
  • Gemäß einer Ausführungsform enthält die letzte Metallschicht Kupfer oder besteht daraus.
  • Gemäß einer Ausführungsform enthält die letzte Metallschicht Aluminium oder besteht daraus.
  • Gemäß einer Ausführungsform ist die Passivierungsschicht eine erste Passivierungsschicht und enthält die Halbleitervorrichtung ferner eine zweite Passivierungsschicht, die die erste Passivierungsschicht wenigstens teilweise umgibt.
  • Gemäß einer Ausführungsform enthält die zweite Passivierungsschicht wenigstens ein Material aus der folgenden Gruppe von Materialien oder besteht daraus, wobei die Gruppe von Materialien besteht aus: Polyimid, Epoxid, Polymer, Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid.
  • Gemäß einer Ausführungsform enthält die Halbleitervorrichtung ein Loch, das durch die erste Passivierungsschicht und/oder die zweite Passivierungsschicht gebildet ist.
  • Gemäß einer Ausführungsform ist das Loch durch die erste Passivierungsschicht und die zweite Passivierungsschicht gebildet.
  • Gemäß einer Ausführungsform ist das Loch durch die zweite Passivierungsschicht, nicht jedoch durch die erste Passivierungsschicht gebildet.
  • Gemäß einer Ausführungsform enthält die Halbleitervorrichtung ferner eine Verbindungsstruktur, die durch das Loch ausgebildet ist und mit der letzten Metallschicht elektrisch verbunden ist.
  • Gemäß einer Ausführungsform enthält die Verbindungsstruktur einen elektrisch leitenden Draht.
  • Gemäß einer Ausführungsform ist das Loch durch die erste Passivierungsschicht und die zweite Passivierungsschicht gebildet; und ist die Verbindungsstruktur mit der letzten Metallschicht durch das Loch, das durch die erste Passivierungsschicht und die zweite Passivierungsschicht gebildet ist, verbunden.
  • Gemäß einer Ausführungsform ist das Loch durch die zweite Passivierungsschicht gebildet; und ist die Verbindungsstruktur mit der letzten Metallschicht durch die erste Passivierungsschicht verbunden.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Bearbeiten einer Halbleitervorrichtung bereit, das umfasst: Bilden einer letzten Metallschicht, die eine Oberseite und wenigstens eine Seitenwand besitzt; und Bilden einer Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht mittels eines Atomlagenabscheidungsprozesses.
  • Gemäß einer Ausführungsform umfasst das Bilden der Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht das Bilden der Passivierungsschicht über einem Teil der Oberseite der letzten Metallschicht.
  • Gemäß einer Ausführungsform umfasst das Bilden der Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht das Bilden der Passivierungsschicht über der gesamten Oberseite der letzten Metallschicht.
  • Gemäß einer Ausführungsform umfasst das Bilden der Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht das Bilden der Passivierungsschicht über einem Teil der wenigstens einen Seitenwand der letzten Metallschicht.
  • Gemäß einer Ausführungsform umfasst das Bilden der Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht das Bilden der Passivierungsschicht über der gesamten Seitenwand oder den gesamten Seitenwänden der letzten Metallschicht.
  • Gemäß einer Ausführungsform umfasst das Bilden der Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht das konforme Bilden der Passivierungsschicht über der Oberseite und der wenigstens einen Seitenwand der letzten Metallschicht.
  • Gemäß einer Ausführungsform umfasst die Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht das Einkapseln der letzten Metallschicht mit der Passivierungsschicht.
  • Gemäß einer Ausführungsform enthält die Passivierungsschicht ein Metalloxid oder besteht daraus.
  • Gemäß einer Ausführungsform ist das Metalloxid ein Oxid, das von einem gediegenen Oxid des Materials der letzten Metallschicht verschieden ist. Beispielsweise kann gemäß einer Ausführungsform die letzte Metallschicht ein Metall ”X” (z. B. Kupfer) enthalten oder daraus bestehen und kann die Passivierungsschicht ein Metalloxid, das von einem gediegenen Oxid von ”X” verschieden ist, enthalten oder daraus bestehen.
  • Gemäß einer Ausführungsform enthält die Passivierungsschicht ein Aluminiumoxid oder besteht daraus.
  • Gemäß einer Ausführungsform enthält der Atomlagenabscheidungsprozess einen Aluminiumvorläufer, der Trimethylaluminium enthält.
  • Gemäß einer Ausführungsform enthält der Atomlagenabscheidungsprozess wenigstens einen Oxidationsvorläufer aus der folgenden Gruppe von Oxidationsvorläufern, wobei die Gruppe von Oxidationsvorläufern besteht aus: Wasser, Alkohol, Isopropanol, Ethanol und Methanol.
  • Gemäß einer Ausführungsform enthält die letzte Metallschicht wenigstens ein Metall aus der folgenden Gruppe von Metallen, wobei die Gruppe von Metallen besteht aus: Kupfer, Silber, Palladium, Silber, Wolfram, Aluminium und Zinn.
  • Gemäß einer Ausführungsform ist die Passivierungsschicht eine erste Passivierungsschicht und umfasst das Verfahren ferner das wenigstens teilweise Umgeben der ersten Passivierungsschicht mit einer zweiten Passivierungsschicht.
  • Gemäß einer Ausführungsform enthält die zweite Passivierungsschicht wenigstens ein Material aus der folgenden Gruppe von Materialien oder besteht daraus, wobei die Gruppe von Materialien besteht aus: Polyimid, Epoxid, Polymer, Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid.
  • Gemäß einer Ausführungsform umfasst das Verfahren ferner das Bilden eines Lochs durch die erste Passivierungsschicht und/oder die zweite Passivierungsschicht; das Bilden einer Verbindungsstruktur durch das Loch; und das elektrische Verbinden der Verbindungsstruktur mit der letzten Metallschicht.
  • Gemäß einer Ausführungsform umfasst das Bilden eines Lochs durch die erste Passivierungsschicht und/oder die zweite Passivierungsschicht das Bilden des Lochs durch die erste Passivierungsschicht und die zweite Passivierungsschicht; und umfasst das elektrische Verbinden der Verbindungsstruktur mit der letzten Metallschicht das elektrische Verbinden der Verbindungsstruktur mit der letzten Metallschicht durch das Loch.
  • Gemäß einer Ausführungsform weist das Bilden eines Lochs durch die erste Passivierungsschicht und die zweite Passivierungsschicht das Bilden des Lochs durch die zweite Passivierungsschicht auf, nicht jedoch durch die erste Passivierungsschicht; und weist das elektrische Verbinden der Verbindungsstruktur mit der letzten Metallschicht das elektrische Verbinden der Verbindungsstruktur mit der letzten Metallschicht durch das Loch und durch die erste Passivierungsschicht auf.
  • Verschiedene Ausführungsformen stellen eine Metallisierungsstrukturanordnung bereit, die einen Halbleiterträger, der eine über eine Oberfläche des Halbleiterträgers gebildete Metallisierungsstruktur aufweist; und eine Schicht, die Aluminiumoxid enthält und wenigstens über einen Teil der Metallisierungsstruktur angeordnet ist.
  • Gemäß einer Ausführungsform enthält die Metallisierungsstrukturanordnung ferner eine Passivierungsschicht, die die Schicht, die Aluminiumoxid enthält, wenigstens teilweise umgibt.
  • Gemäß einer Ausführungsform enthält der Halbleiterträger einen Halbleiterchip.
  • Gemäß einer Ausführungsform ist die Oberfläche eine obere Oberfläche des Halbleiterchips.
  • Gemäß einer Ausführungsform ist die Oberfläche eine untere Oberfläche des Halbleiterchips.
  • Gemäß einer Ausführungsform ist die Schicht, die Aluminiumoxid enthält, wenigstens konform über einer Oberfläche der Metallisierungsstruktur ausgebildet.
  • Gemäß einer Ausführungsform ist die Metallisierungsstruktur durch die Schicht, die Aluminiumoxid enthält, eingekapselt.
  • Gemäß einer Ausführungsform besitzt die Schicht, die Aluminiumoxid enthält, eine Dicke kleiner oder gleich etwa 100 nm, z. B. kleiner oder gleich etwa 50 nm, z. B. kleiner oder gleich etwa 20 nm, z. B. kleiner oder gleich etwa 10 nm, z. B. kleiner oder gleich etwa 5 nm, z. B. im Bereich von etwa 1 nm bis etwa 100 nm, z. B. im Bereich von etwa 1 nm bis etwa 50 nm, z. B. im Bereich von etwa 1 nm bis etwa 20 nm, z. B. im Bereich von etwa 5 nm bis etwa 20 nm, z. B. im Bereich von etwa 1 nm bis etwa 10 nm, z. B. im Bereich von etwa 5 nm bis etwa 10 nm, z. B. im Bereich von etwa 1 nm bis etwa 5 nm.
  • Gemäß einer Ausführungsform enthält die Metallisierungsstruktur eine Metallkontaktanschlussfläche.
  • Gemäß einer Ausführungsform enthält die Metallisierungsstruktur eine obere Oberfläche und eine oder mehrere Seitenwände, wobei die Aluminiumoxidschicht die obere Oberfläche und/oder die eine oder die mehreren Seitenwände abdeckt.
  • Gemäß einer Ausführungsform enthält die Passivierungsschicht wenigstens ein Material aus der folgenden Gruppe von Materialien, wobei die Gruppe von Materialien besteht aus: Polyimid, Epoxid, Polymer, Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid.
  • Gemäß einer Ausführungsform enthält die Metallisierungsstrukturanordnung ferner eine Verbindungsstruktur, die durch ein Loch in der Passivierungsschicht und/oder der Schicht, die Aluminiumoxid enthält, gebildet ist, wobei die Verbindungsstruktur mit der Metallisierungsstruktur elektrisch verbunden ist.
  • Gemäß einer Ausführungsform enthält die Verbindungsstruktur einen elektrisch leitenden Draht.
  • Gemäß einer Ausführungsform enthält die Verbindungsstruktur eine Drahtkontaktierungsstruktur, wobei die Drahtkontaktierungsstruktur mit der Metallisierungsstruktur kontaktiert ist.
  • Gemäß einer Ausführungsform enthält die Drahtkontaktierungsstruktur eine Kugelkontaktierung und/oder eine Keilkontaktierung.
  • Gemäß einer Ausführungsform ist die Verbindungsstruktur mit der Metallisierungsstruktur durch ein Loch, das die Passivierungsschicht und die Schicht, die Aluminiumoxid enthält, gebildet ist, elektrisch verbunden.
  • Gemäß einer Ausführungsform enthält die Passivierungsschicht ein Loch über der Schicht, die Aluminiumoxid enthält, wobei die Verbindungsstruktur mit der Metallisierungsstruktur durch die Schicht, die Aluminiumoxid enthält, elektrisch verbunden ist.
  • Gemäß einer Ausführungsform enthält die Metallisierungsstruktur wenigstens ein Metall aus der folgenden Gruppe von Metallen, wobei die Gruppe von Metallen besteht aus: Kupfer, Silber, Palladium, Silber, Wolfram, Aluminium und Zinn.
  • Gemäß einer Ausführungsform enthält die Metallisierungsstruktur Kupfer.
  • Gemäß einer Ausführungsform enthält die Metallisierungsstruktur Aluminium.
  • Verschiedene Ausführungsformen stellen eine Halbleiterchipanordnung bereit, die einen Halbleiterchip, der eine über einer Oberfläche des Halbleiterchips gebildete Metallisierungsstruktur enthält; eine Aluminiumoxidschicht, die über der Metallisierungsstruktur angeordnet ist; und eine Passivierungsschicht, die wenigstens teilweise über der Metallisierungsstruktur angeordnet ist, aufweist.
  • Gemäß einer Ausführungsform deckt die Aluminiumoxidschicht eine obere Oberfläche und eine oder mehrere Seitenwände der Metallisierungsstruktur ab.
  • Gemäß einer Ausführungsform ist die Aluminiumoxidschicht konform wenigstens über einer Oberfläche der Metallisierungsstruktur gebildet.
  • Gemäß einer Ausführungsform ist die Aluminiumoxidschicht in der Weise angeordnet, dass die Bildung eines Metalloxids an einer Oberfläche der Metallisierungsstruktur verhindert wird.
  • Gemäß einer Ausführungsform ist die Aluminiumoxidschicht in der Weise angeordnet, dass eine Verunreinigung und/oder eine Korrosion an der Oberfläche der Metallisierungsstruktur verhindert wird.
  • Gemäß einer Ausführungsform ist die Aluminiumoxidschicht in der Weise angeordnet, dass ein Wachstum von zusätzlichen Strukturen von der Metallisierungsstruktur verhindert wird.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Herstellen einer Metallisierungsstrukturanordnung bereit, wobei das Verfahren das Anordnen einer Schicht, die Aluminiumoxid enthält, über einer Metallisierungsstruktur aufweist, wobei die Metallisierungsstruktur über einer Oberfläche eines Halbleiterträgers angeordnet ist.
  • Gemäß einer Ausführungsform weist das Verfahren ferner das wenigstens teilweise Umgeben der Schicht, die Aluminiumoxid enthält, mit einer Passivierungsschicht, auf.
  • Gemäß einer Ausführungsform weist das Anordnen einer Schicht, die Aluminiumoxid enthält, über einer Metallisierungsstruktur das Abdecken einer oberen Oberfläche und/oder einer oder mehrerer Seitenwände der Metallisierungsstruktur mit Aluminiumoxid, auf.
  • Gemäß einer Ausführungsform weist das Anordnen einer Schicht, die Aluminiumoxid enthält, über einer Metallisierungsstruktur das Anordnen der Schicht, die Aluminiumoxid enthält, durch einen Atomlagenabscheidungsprozess, auf.
  • Gemäß einer Ausführungsform weist das Anordnen der Schicht, die Aluminiumoxid enthält, durch eine Atomlagenabscheidung das konforme Bilden der Schicht, die Aluminiumoxid enthält, wenigstens über einer Oberfläche der Metallisierungsstruktur, auf.
  • Gemäß einer Ausführungsform weist das Anordnen einer Aluminiumoxidschicht über einer Metallanschlussfläche eines Chips das Bilden einer chemischen Reaktion an wenigstens einer Oberfläche der Metallisierungsstruktur, um Metalloxide von der Metallisierungsstruktur zu entfernen, auf.
  • Gemäß einer Ausführungsform weist das Verfahren ferner das Bilden eines Lochs durch die Passivierungsschicht und/oder die Schicht, die Aluminiumoxid enthält; und das Bilden einer Verbindungsstruktur durch das Loch, um dadurch die Verbindungsstruktur mit der Metallisierungsstruktur elektrisch zu verbinden, auf.
  • Gemäß einer Ausführungsform enthält der Atomlagenabscheidungsprozess einen Aluminiumvorläufer, der Trimethylaluminium enthält.
  • Gemäß einer Ausführungsform enthält der Atomlagenabscheidungsprozess wenigstens einen Oxidationsvorläufer aus der folgenden Gruppe von Oxidationsvorläufern, wobei die Gruppe von Oxidationsvorläufern besteht aus: Wasser, Alkohol, Isopropanol, Ethanol und Methanol.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen in allen verschiedenen Ansichten im Allgemeinen auf gleiche Teile. Die Zeichnungen sind nicht notwendig maßstabsgerecht, stattdessen wird im Allgemeinen die Betonung auf die Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, es zeigen:
  • 1 eine integrierte Schaltung;
  • 2 Bilder von Zuverlässigkeitsproblemen im Zusammenhang mit Kupferanschlussflächen;
  • 3A eine Halbleitervorrichtung gemäß einer Ausführungsform;
  • 3B eine Metallisierungsstrukturanordnung gemäß einer Ausführungsform;
  • 3C eine Halbleiterchipanordnung gemäß einer Ausführungsform;
  • 4A ein Verfahren zum Verarbeiten einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 4B ein Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß einer Ausführungsform;
  • 5A bis 5H verschiedene Stufen in einem Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß einer Ausführungsform;
  • 5I und 5J verschiedene Stufen in einem Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß einer Ausführungsform;
  • 6 verschiedene Stufen in einem Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß einer Ausführungsform;
  • 7 verschiedene Stufen in einem Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß einer Ausführungsform;
  • 8A ein Prozessablaufdiagramm, das verschiedene Stufen in einem Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß verschiedenen Ausführungsformen;
  • 8B ein Prozessablaufdiagramm zur Veranschaulichung verschiedener Stufen in einem Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß anderen Ausführungsformen;
  • 9 verschiedene Ansichten, die ein Prozessprinzip eines Atomlagenabscheidungsprozesses veranschaulichen, der verwendet werden kann, um eine Schicht, die Aluminiumoxid enthält, in einem Verfahren zum Herstellen einer Metallisierungsstruktur gemäß verschiedenen Ausführungsformen aufwachsen zu lassen.
  • Die folgende genaue Beschreibung bezieht sich auf die beigefügten Zeichnungen, die auf veranschaulichende Weise besondere Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung in die Praxis umgesetzt werden kann. Diese Ausführungsformen werden ausreichend detailliert beschrieben, um den Fachmann auf dem Gebiet in die Lage zu versetzen, die Erfindung in die Praxis umzusetzen. Es können andere Ausführungsformen verwendet und strukturelle, logische und elektrische Änderungen vorgenommen werden, ohne den Schutzumfang der Erfindung zu verlassen. Die verschiedenen Ausführungsformen sind nicht notwendig gegenseitig ausschließend, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden. Es werden verschiedene Ausführungsformen für Strukturen oder Vorrichtungen und verschiedene Ausführungsformen für Verfahren beschrieben. Selbstverständlich können eine oder mehrere (z. B. alle) Ausführungsformen, die in Verbindung mit Strukturen oder Vorrichtungen beschrieben werden, gleichermaßen auf Verfahren angewendet werden und umgekehrt.
  • Das Wort ”beispielhaft” wird hier in der Bedeutung ”als ein Beispiel, als eine Instanz oder als eine Veranschaulichung dienend” verwendet. Jegliche Ausführungsform oder jeglicher Entwurf, der hier als ”beispielhaft” beschrieben wird, soll nicht notwendig als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen bzw. Entwürfen interpretiert werden.
  • Das Wort ”über”, das hier verwendet wird, um die Ausbildung eines Merkmals, z. B. einer Schicht, ”über” einer Seite oder einer Oberfläche zu beschreiben, kann in der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, ”direkt auf”, d. h. im direkten Kontakt mit der betreffenden Seite oder Oberfläche gebildet ist. Das Wort ”über”, das hier verwendet wird, um die Bildung eines Merkmals, z. B. einer Schicht, ”über” einer Seite oder Oberfläche zu beschreiben, kann in der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, ”indirekt auf' der betreffenden Seite oder Oberfläche gebildet ist, wobei eine oder mehrere zusätzliche Schichten zwischen der betreffenden Seite oder Oberfläche und der gebildeten Schicht angeordnet sein können.
  • Metallisierungsstrukturen wie etwa Kupferverbindungen, etwa Kupferdrähte oder Kupferkontaktierungs-Anschlussflächen oder Kupferleitungen, können aufgrund ihrer Fähigkeit, Leistungsverluste zu verringern und die Schaltungsintegration zu erhöhen, in Halbleiterchips zunehmend verwendet werden. Im Vergleich zu Aluminium können andere Metalle, beispielsweise Nichtedelmetalle wie etwa Kupfer, Silber und Palladium, für eine Oxidation und/oder Korrosion und/oder Verunreinigung anfälliger sein. Jedoch können auch Aluminiumstrukturen in einigen Fällen einen speziellen Schutz vor irgendeiner Verunreinigung ihrer Oberflächen erfordern. Ferner kann Kupfer aufgrund der Kupferoxidbildung und der Dendritbildung stets einen Schutz mit einer metallischen Anschlussflächenkappenschicht auf den Anschlussflächen oder mit Barrierenschichten und/oder Passivierungsschichten, die über Metallleitungen gebildet sind, erfordern, was zu höheren Kosten führt. Typischerweise können Verfahren zur chemischen Abscheidung aus der Dampfphase (CVD-Verfahren) und eine molekulare Dampfabscheidung (MVD) verwendet werden, die Schichten und/oder Kappenschichten ergeben, die nicht ausreichend geeignet sein könnten, das Wachstum von Kupferstrukturen und/oder kupferbasierten Dendriten zu verhindern. Falls verwendet, könnten ferner sehr dicke Schichten erforderlich sein. Dendrite können dann bestenfalls nur teilweise verhindert oder unterdrückt werden. Beispielsweise können, während der stromlosen Abscheidung der Kappenschichten im Verbindungsbereich, Spalten zwischen Kupfer- und dielektrischen Schichten zurückbleiben, was das Wachstum von Dendriten zulässt. Da diese Abscheidungen unter Verwendung von CVD nicht ausreichend konform sein könnten, können Probleme mit der Kontaktierung entstehen.
  • Verschiedene Ausführungsformen stellen eine dünne Passivierungsschicht mit gleichmäßiger Dicke für eine Metallisierungsstruktur oder -schicht, beispielsweise eine letzte (oberste) Metallschicht, z. B. eine Metallanschlussfläche oder eine Metallleitung, einer Halbleitervorrichtung, beispielsweise eines Chips oder eines Wafers, bereit.
  • In einer oder mehreren Ausführungsformen kann der Ausdruck ”letzte Metallschicht” eine Metallschicht einer letzten Metallisierungsebene (z. B. der oberen (anders ausgedrückt obersten) Metallisierungsebene) einer Halbleitervorrichtung (beispielsweise Chip oder Wafer) enthalten.
  • In einer oder mehreren Ausführungsformen kann die Passivierungsschicht über der Metallisierungsstruktur oder -schicht mittels eines Prozesses der Atomlagenabscheidung (ALD-Prozess) gebildet werden, der eine ausgezeichnete konforme Abdeckung der Metallisierungsstruktur mit Material der Passivierungsschicht erzielen kann.
  • Verschiedene Ausführungsformen stellen ein robustes Kupferpassivierungsmaterial bereit, das in der Weise abgeschieden werden kann, dass eine Kupferoxid-Verringerung und eine Passivierung der Kupferanschlussfläche vor Ort erzielt werden können.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Herstellen einer Metallisierungsstruktur, die Kupfer, z. B. eine Kupferanschlussfläche, enthält, bereit, wobei die Passivierung und/oder der Schutz des Kupfers durch Abscheiden von Aluminiumoxid (Al2O3), das durch einen Prozess der Atomlagenabscheidung (ALD-Prozess) abgeschieden wird, erzielt werden können.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Herstellen einer Metallisierungsstruktur bereit, das eine einfache Integration zwischen den Anfangsprozessen der Halbleiterfertigung und den Abschlussprozessen der Halbleiterfertigung bereitstellen kann. Diese Bereitstellung kann für die Kupferanschlussflächen insbesondere dann kritisch sein, wenn lange Übergangswege und/oder -zeiten zwischen den Anfangs- und Abschlussprozessen vorhanden sind.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Schützen einer Metallisierungsstruktur, z. B. einer Metallisierungsstruktur, die Kupfer, z. B. eine Kupferanschlussfläche, enthält, bereit, wobei eine sehr dünne Schicht, z. B. eine Schicht mit einer Dicke im Bereich von etwa 5 nm bis etwa 20 nm verwendet werden kann, um die Metallisierungsstruktur zu schützen, so dass beim Testen und Kontaktieren minimale oder keine Probleme zu erwarten sind.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Schützen einer Metallisierungsstruktur, z. B. einer Metallisierungsstruktur, die Kupfer, z. B. eine Kupferleitung, enthält, bereit, wobei eine sehr dünne Schicht, z. B. eine Schicht mit einer Dicke im Bereich von etwa 5 nm bis etwa 20 nm, verwendet werden kann, um die Metallisierungsstruktur zu schützen, so dass bei einem Dendrit-Wachstum minimale oder keine Probleme zu erwarten sind.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Schützen einer Metallisierungsstruktur bereit, die geringe Kosten haben kann und einen robusten Schutz für eine Metallanschlussfläche bereitstellen kann, ohne eine zusätzliche Strukturierung zu erfordern.
  • Verschiedene Ausführungsformen stellen eine zuverlässige und kostensparende Kontaktanschlussflächen-Metallisierung für eine Kupferdrahtkontaktierung bereit, um teure Leistungs-Kupfermetallisierungen zu verdrängen.
  • 3A zeigt eine Halbleitervorrichtung 310 gemäß einer Ausführungsform. Die Halbleitervorrichtung 310 kann aufweisen:
    eine letzte (oberste) Metallschicht 312, die eine Oberseite 328 und wenigstens eine Seitenwand 332 besitzt; und eine Passivierungsschicht 313, die wenigstens über einem Teil der Oberseite 328 und/oder der wenigstens einen Seitenwand 332 der letzten Metallschicht 312 angeordnet ist; wobei die Passivierungsschicht 313 eine im Wesentlichen gleichmäßige Dicke besitzt.
  • In einer Ausführungsform kann die Halbleitervorrichtung 310 einen Halbleiterträger 316 mit einer Oberfläche oder einer Seite 325 enthalten, wobei die letzte Metallschicht 312 bei oder über der Oberfläche oder Seite 325 des Halbleiterträgers 316 angeordnet sein kann.
  • 3B zeigt eine Metallisierungsstrukturanordnung 315 gemäß einer Ausführungsform. Die Metallisierungsstrukturanordnung 315 kann enthalten:
    einen Halbleiterträger 316, der eine Metallisierungsstruktur 302 enthält, die über der Oberfläche 325 des Halbleiterträgers 316 gebildet ist; und
    eine Schicht 318, die Aluminiumoxid enthält, die wenigstens über einem Teil der Metallisierungsstruktur angeordnet ist.
  • In einer Ausführungsform kann die Metallisierungsstruktur 302 eine letzte Metallschicht wie etwa die letzte Metallschicht 312, die in 3A gezeigt ist, enthalten oder diese Schicht sein.
  • 3C zeigt eine Halbleiterchipanordnung 320 gemäß einer Ausführungsform. Die Halbleiterchipanordnung 320 kann enthalten:
    einen Halbleiterchip 316, der eine Metallisierungsstruktur 302 enthält, die über der Oberfläche 325 des Halbleiterchips 316 gebildet ist;
    eine Aluminiumoxidschicht 318 und eine Passivierungsschicht 322, die wenigstens teilweise über der Metallisierungsstruktur 302 angeordnet sind.
  • In einer Ausführungsform kann die Metallisierungsstruktur 302 eine letzte Metallschicht wie etwa die in 3A gezeigte letzte Metallschicht 312 enthalten oder diese Schicht sein.
  • 4A zeigt ein Verfahren 400 zum Verarbeiten einer Halbleitervorrichtung gemäß einer Ausführungsform.
  • Das Verfahren 400 kann enthalten:
    Bilden einer letzten (obersten) Metallschicht, die eine Oberseite und wenigstens eine Seitenwand (bei 410) besitzt; und Bilden einer Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht (bei 420) mittels eines Atomlagenabscheidungsprozesses.
  • 4B zeigt ein Verfahren 450 zum Herstellen einer Metallisierungsstrukturanordnung gemäß einer Ausführungsform.
  • Das Verfahren 450 kann enthalten:
    Abscheiden einer Schicht, die Aluminiumoxid enthält, über einer Metallisierungsstruktur, wobei die Metallisierungsschicht über einer Oberfläche eines Halbleiterträgers (bei 460) angeordnet ist.
  • Die 5A bis 5H zeigen verschiedene Stufen in einem Verfahren 500 zum Herstellen einer Metallisierungsstrukturanordnung gemäß einer Ausführungsform.
  • Das Verfahren 500 kann das Bilden einer Metallisierungsstruktur 302 über einem Halbleiterträger 316 enthalten. Gemäß einigen Ausführungsformen kann die Metallisierungsstruktur 302 eine letzte Metallschicht wie etwa die in 3A gezeigte letzte Metallschicht 312 enthalten oder diese Schicht sein. Gemäß einigen Ausführungsformen kann die Metallisierungsstruktur 302 ein Metall, z. B. ein Nichtedelmetall wie etwa Kupfer und/oder Silber und/oder Palladium enthalten. Gemäß einigen Ausführungsformen kann die Metallisierungsstruktur 302 irgendein Metall, z. B. Palladium, Aluminium, Silber, Wolfram oder Zinn enthalten. Beispielsweise kann gemäß einigen Ausführungsformen die Metallisierungsstruktur 302 eine Aluminiumlegierung und/oder eine Kupferlegierung und/oder eine Silberlegierung und/oder eine Palladiumlegierung enthalten. Gemäß einigen Ausführungsformen kann die Metallisierungsstruktur 302 eine Kontaktanschlussfläche und/oder eine Kontaktierungsanschlussfläche und/oder eine Metallleitung und/oder ein Durchgangsloch enthalten. Gemäß einigen Ausführungsformen kann die Metallisierungsstruktur 302 eine Kupfermetallisierungsstruktur 302 sein, mit anderen Worten, primär und im Wesentlichen aus Kupfer und/oder einer Kupferlegierung gebildet sein.
  • Der Halbleiterträger 316 kann eine Oberfläche und/oder eine Seite 325 enthalten, wobei die Metallisierungsstruktur 302 über der Oberfläche und/oder der Seite 325 gebildet sein kann.
  • Der Halbleiterträger 316 kann einen Halbleiterchip enthalten, z. B. ein Halbleiterplättchen, das ein Wafer-Substrat enthalten kann. Der Halbleiterchip kann eine oder mehrere elektronische Komponenten enthalten, die über dem Wafer-Substrat gebildet sind. Das Wafer-Substrat kann verschiedene Materialien, z. B. Halbleitermaterialien, enthalten. Das Wafer-Substrat kann wenigstens ein Material aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe von Materialien besteht aus: Silizium, Germanium, Gruppe-III- bis Gruppe-V-Materialien und Polymere. Gemäß einer Ausführungsform kann das Wafer-Substrat dotiertes oder nicht dotiertes Silizium enthalten. Gemäß einer weiteren Ausführungsform kann das Wafer-Substrat einen Silizium-auf-Isolator-Wafer (SOI-Wafer) enthalten. Gemäß einer Ausführungsform kann das Wafer-Substrat ein Halbleiterverbundmaterial, z. B. Galliumarsenid (GaAs), oder Indiumphosphid (InP) enthalten. Gemäß einer Ausführungsform kann das Wafer-Substrat ein ternäres Halbleiterverbundmaterial, z. B. Indium-Gallium-Arsenid (InGaAs) enthalten.
  • Wie in der Querschnittsansicht 510 von 5A gezeigt ist, kann über einer Seite und/oder der Oberfläche 325 des Halbleiterträgers 316 eine Barrierenschicht 524 gebildet sein. Die Barrierenschicht 524 kann eine Dicke im Bereich von etwa 10 nm bis etwa 300 nm, z. B. etwa 50 nm bis etwa 200 nm, z. B. etwa 75 nm bis etwa 150 nm, haben. Die Seite 325 kann eine Oberseite, d. h. die obere Oberfläche, oder eine Unterseite, d. h. die untere Oberfläche des Halbleiterträgers 316, aufweisen. Über der Barrierenschicht 524 kann eine Keimschicht 526 gebildet sein. Die Keimschicht 526 kann eine Schicht sein, die Kupfer oder eine Kupferschicht enthält. Die Keimschicht 526 kann eine Dicke im Bereich von etwa 50 nm bis etwa 300 nm, z. B. etwa 75 nm bis etwa 250 nm, z. B. etwa 100 nm bis etwa 200 nm, haben. Die Barrierenschicht 524 kann eine Diffusionsbarriere sein, die eine Diffusion von Kupfer in den Halbleiterträger 316 verhindern kann. Die Barrierenschicht 524 kann beispielsweise TiW und/oder TiN und/oder TaN enthalten. Beispielsweise kann die Barrierenschicht 524 eine TiW-Schicht und/oder eine TiN-Schicht und/oder eine TaN-Schicht sein. Es können eine Photolithographie und/oder eine Photomaskierung, die z. B. eine Photoresist-Ablagerung, eine Photoresist-Bemusterung und eine Belichtung umfassen können, ausgeführt werden, um sicherzustellen, dass die Metallisierungsstruktur 302 in ausgewählten Bereichen über der Keimschicht 526 gebildet werden kann, Die Keimschicht 526 kann einer Flash-Reinigung, beispielsweise unter Verwendung von Sauerstoff, unterworfen werden, um die Oberfläche der Keimschicht 526 vor dem Galvanisieren zu reinigen. Die Metallisierungsstruktur 302 kann eine Metall-Kontaktanschlussfläche und/oder eine Leitung und/oder einen Stopfen und/oder ein Durchgangsloch enthalten. In einigen Ausführungsformen kann die Metallisierungsstruktur 302, z. B. eine Kupferanschlussfläche, über einer Kupferkeimschicht 526 unter Verwendung einer galvanischen Beschichtung aufwachsen. In einigen Ausführungsformen kann die Metallisierungsstruktur 302 einen Kupfer/Nickel/Palladium-Stapel enthalten. Gemäß einer Ausführungsform kann die Oberfläche und/oder Seite 325 eine obere Oberfläche des Halbleiterträgers 316 sein. Gemäß einer weiteren Ausführungsform kann die Oberfläche und/oder Seite 325 eine untere Oberfläche des Chips sein. Mit anderen Worten, die Metallisierungsstruktur 302 kann eine Kontaktanschlussfläche, eine Kontaktleitung oder ein Kontaktdurchgangsloch, die direkt über einer oberen Chipseite oder direkt darauf gebildet sind, enthalten. Alternativ kann die Metallisierungsstruktur 302 eine Rückseitenmetallisierung enthalten, die über einer unteren Chipseite oder direkt darauf gebildet ist. Selbstverständlich kann die Metallisierungsstruktur 302 durch verschiedene Verfahren, beispielsweise durch Galvanisieren oder einen Damaszener-Prozess, gebildet werden.
  • Wie in der Querschnittsansicht 520 von 5B gezeigt ist, wird nach der Bildung der Metallisierungsstruktur 302 der Photoresist beispielsweise durch Abziehen des Photoresists von der Chipoberfläche entfernt. Während des Resist-Entfernungsprozesses können organische Kupferoxidmaterialien entfernt werden.
  • Anschließend kann ein Nassätzprozess ausgeführt werden, um Teile 526R der Kupferkeimschicht 526, die nicht durch die Metallisierungsstruktur 302 abgedeckt sind, zu entfernen. Ferner kann eine reaktive Ionenätzung verwendet werden, um Teile 524R der Barrierenschicht 524, die nicht durch die Metallisierungsstruktur 302 abgedeckt sind, zu entfernen.
  • Wie in der Querschnittsansicht 530 von 5C gezeigt ist, kann nach dem Entfernen von Teilen 526R, 524R der Keimschicht 526 bzw. der Barrierenschicht 524 als eine Wirkung des Ätzens eine Verfärbung 534 der Metallisierungsstruktur 302, z. B. der Kupferanschlussfläche 302, auftreten. Die Verfärbung von Kupfer, beispielsweise bedingt durch die Bildung von Kupferoxid oder Kupfer-Schwefel, kann über der Oberseite 528 der Metallisierungsstruktur 302 und den Seitenwänden 532 der Metallisierungsstruktur 302 auftreten. Das Ätzen kann ausgeführt werden, um die Verfärbung 534 von der Metallisierungsstruktur 302, beispielsweise unter Verwendung von Nass- oder Trockenätzverfahren, zu entfernen.
  • Ferner kann, wie in den Querschnittsansichten 540 und 550 der 5D und 5E gezeigt, ein Glühen ausgeführt werden. Das Glühen kann bewirken, dass Verunreinigungen und/oder Reste 536 auf den Oberflächen der Metallisierungsstruktur 302, beispielsweise auf den Oberflächen der Oberseite 528 und den Seitenwänden 532 der Metallisierungsstruktur 302, abgelagert werden.
  • Die Verunreinigungen 536 können von der Oberseite 528 und den Seitenwänden 532 der Metallisierungsstruktur 302 entfernt werden. Beispielsweise kann dies durch ein Trocken- oder Nassätzen ausgeführt werden, was eine selektive Entfernung von Oberflächenbereichen der Metallisierungsstruktur 302 zur Folge hat, wie in der Querschnittsansicht 560 in 5F gezeigt ist.
  • Das Glühen kann saubere Kupferoberflächen der Metallisierungsstruktur 302 zur Folge haben. Ferner kann das Glühen zur Folge haben, dass Kupfer in der Metallisierungsstruktur 302 kristallisiert.
  • Wie in der Querschnittsansicht 570 von 5G gezeigt ist, kann eine Schicht 318, die Aluminiumoxid enthält, über der Metallisierungsstruktur 302 des Halbleiterträgers 316 abgeschieden werden.
  • Die Schicht 318, die Aluminiumoxid enthält, kann über der Metallisierungsstruktur 302 durch einen Atomlagenabscheidungsprozess (ALD-Prozess) angeordnet werden. Der Atomlagenabscheidungsprozess kann eine konforme Bildung einer Schicht 318, die Aluminiumoxid enthält, wenigstens auf einer Oberfläche der Metallisierungsstruktur 302, z. B. über der Oberseite 528 und Seitenwänden 532 der Metallisierungsstruktur 302, ergeben. Die ALD kann im Allgemeinen eine Aluminiumoxidschicht, die eine im Wesentlichen bis zu ungefähr hundertprozentige Kantenabdeckung hat, ergeben, die virtuell auf jeder Oberfläche aufwächst. Mit anderen Worten, es kann eine ausgezeichnete konforme Abdeckung über Kanten, Höckern, Säulen, Unterschnitten und Poren, die zuverlässig unter Verwendung einer ALD abgedeckt werden können, erzielt werden. Auf der Wafer-Oberfläche können Abschnitte mit minimaler oder keiner Öffnung und mit minimalen oder keinen Lecks gebildet sein. Im Ergebnis kann das Dendrit-Wachstum unterdrückt werden. In einer oder mehreren Ausführungsformen kann die Schicht 318, die Aluminiumoxid enthält, in der Weise angeordnet sein, dass die Bildung von Metalloxiden wie etwa einem Oxid von Kupfer auf einer Oberfläche einer Metallisierungsstruktur, z. B. der Oberseite 528 und/oder den Seitenwänden 532, verhindert werden kann. In einer oder in mehreren Ausführungsformen kann die Schicht 318, die Aluminiumoxid enthält, in der Weise angeordnet sein, dass das Wachstum von zusätzlichen Strukturen wie etwa von Kupferstrukturen von der Metallisierungsstruktur 302 verhindert werden kann. In einer oder in mehreren Ausführungsformen kann die Schicht 318, die Aluminiumoxid enthält, in der Weise angeordnet sein, dass eine Verunreinigung und/oder eine Korrosion auf einer Oberfläche der Metallisierungsstruktur 302, z. B. der oberen Seite 528 und/oder den Seitenwänden 532, verhindert werden kann.
  • Die Schicht 318, die Aluminiumoxid enthält, kann eine Dicke kleiner oder gleich 100 nm haben, z. B. kleiner oder gleich etwa 50 nm, z. B. kleiner oder gleich etwa 20 nm, z. B. kleiner oder gleich 10 nm, z. B. kleiner oder gleich etwa 5 nm, z. B. im Bereich von etwa 1 nm bis etwa 100 nm, z. B. im Bereich von etwa 1 nm bis etwa 50 nm, z. B. im Bereich von etwa 1 nm bis etwa 20 nm, z. B. im Bereich von etwa 5 nm bis etwa 20 nm, z. B. im Bereich von etwa 1 nm bis etwa 10 nm, z. B. im Bereich von etwa 5 nm bis etwa 10 nm, z. B. im Bereich von etwa 1 nm bis etwa 5 nm. Die Schicht 318, die Aluminiumoxid enthält, kann die Oberseite 528 und/oder eine oder mehrere Seitenwände 532 der Metallisierungsstruktur 302 abdecken. Die Schicht 318, die Aluminiumoxid enthält, kann die Metallisierungsstruktur 302 einkapseln. Gemäß einigen Ausführungsformen kann die Schicht 318, die Aluminiumoxid enthält, eine Aluminiumoxidschicht, mit anderen Worten, eine im Wesentlichen reine Aluminiumoxidschicht sein. Gemäß anderen Ausführungsformen kann die Schicht 318, die Aluminiumoxid enthält, ferner Dotierelemente, beispielsweise Titan und/oder Zink und/oder Silizium und/oder organische Materialien und/oder Kohlenstoff, die die Elastizität der Schicht 318 modifizieren können, enthalten.
  • Wie in der Querschnittsansicht 580 von 5H gezeigt ist, können die Schicht 318, die Aluminiumoxid enthält, und die Passivierungsschicht 322 wenigstens teilweise über der Metallisierungsstruktur 302 angeordnet sein.
  • Wie in der Ansicht 580 gezeigt ist, kann die Schicht 318 wenigstens teilweise von einer Passivierungsschicht oder einem Passivierungsmaterial 322 umgeben sein.
  • Die Passivierungsschicht 322 kann wenigstens ein Material aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe von Materialien besteht aus: Polyimid, Epoxid, Polymer, Siliziumdioxid, Siliziumnitrid. Die Passivierungsschicht 322 kann durch Ablagerungsverfahren wie etwa eines der Folgenden abgelagert werden: chemische Abscheidung aus der Dampfphase, physikalische Abscheidung aus der Dampfphase, Verdampfung, Schleuderbeschichtung, Katodenzerstäubung.
  • Selbstverständlich kann die Schicht 318, die Aluminiumoxid enthält, die Metallisierungsstruktur 302 konform abdecken, wobei, da die Passivierungsschicht 322 die Aluminiumoxidschicht 318 abdeckt, die Metallisierungsstruktur 302 gegenüber der äußeren Umgebung gut geschützt sein kann. Daher kann der Halbleiterträger 316, der die Metallisierungsstruktur 302 enthält, von Anfangsverarbeitungsanlagen zu Abschlussverarbeitungsanlagen transportiert werden, ohne dass die Metallisierungsstruktur 302 einer Oxidation und einer Verunreinigung ausgesetzt ist.
  • Nach der Herstellung der Metallisierungsstrukturanordnung, wie in den 5A bis 5H beschrieben worden ist, kann das Verfahren 500 ferner das Bilden eines Lochs 638 durch die Passivierungsschicht 322 und/oder die Schicht 318 und das Bilden einer Verbindungsstruktur 642 durch das Loch 638, um dadurch die Verbindungsstruktur 642 mit der Metallisierungsstruktur 302 elektrisch zu verbinden, aufweisen. Das Loch 638 kann während eines Anfangsprozesses gebildet werden.
  • Selbstverständlich kann gemäß verschiedenen Ausführungsformen die Passivierungsschicht 322 weggelassen werden. Mit anderen Worten, die Schicht 318 kann die letzte Schutzschicht sein, die über der Metallisierungsschicht 302 gebildet ist.
  • Gemäß anderen Ausführungsformen kann die Passivierungsschicht 322 über der Metallisierungsstruktur 302 abgeschieden werden, bevor die Schicht 318 über der Metallisierungsstruktur gebildet wird. Wie in den Querschnittsansichten 590 von 5I gezeigt ist, kann die Passivierungsschicht 322 über der Metallisierungsschicht 302 beispielsweise direkt auf der Oberseite 528 und/oder einer oder mehreren Seitenwänden 532 der Metallisierungsstruktur 302 oder diese abdeckend abgeschieden werden. Das Loch 638 kann durch die Passivierungsschicht 322 gebildet werden, um wenigstens einen Teil der Metallisierungsstruktur 302 freizulegen. Die Schicht 318 kann dann über dem freigelegten Teil der Metallisierungsstruktur 302 und/oder über der Passivierungsschicht 322 oder direkt darauf abgeschieden werden, wie in der Querschnittsansicht 5100 in 5J gezeigt ist.
  • Selbstverständlich kann es bei Verwendung von standardmäßigen Photolithographie- und/oder Maskierungstechniken möglich sein, die Schicht 318 und/oder die Passivierungsschicht 322 über ausgewählten Bereichen der Metallisierungsstruktur 302 abzulagern oder zu bilden. Beispielsweise kann es möglich sein, das Bilden der Schicht 318, die Aluminiumoxid enthält, auf lediglich eine oder mehrere Seitenwände 532 der Metallisierungsstruktur 302 einzuschränken. Beispielsweise kann es möglich sein, das Bilden der Schicht 318, die Aluminiumoxid enthält, nur auf die Oberseite 528 der Metallisierungsstruktur 302 einzuschränken. Oberflächen der Metallisierungsstruktur 302, die nicht durch die Schicht 318 abgedeckt sind, können durch eine Passivierungsschicht 322 oder andere Schichten, z. B. andere Metallschichten, abgedeckt sein.
  • Gemäß verschiedenen Ausführungsformen, wie in der Querschnittsansicht 610 von 6 gezeigt, kann das Loch 638 durch die Passivierungsschicht 322 gebildet sein, wobei das Loch über der Aluminiumoxidschicht 318 angeordnet sein kann. Das Loch 638 kann durch Lithographie und Ätzen, z. B. Sauerstoffplasmaätzen, gebildet sein. Das Bilden des Lochs 638 kann den Abschnitt 644 der Aluminiumoxidschicht 318 freilegen. Da die Aluminiumoxidschicht 318 konform über der Metallisierungsstruktur 302 gebildet werden kann, kann die Bildung von irgendwelchen Resten, die vom Ätzen übrig bleiben, beispielsweise Fluoridreste oder Sulfidreste, direkt auf der Metallisierungsstruktur 302 und/oder in Kontakt damit in Übereinstimmung mit einer oder mehreren Ausführungsformen verhindert werden. Insbesondere kann die Metallisierungsstruktur 302, die aus Aluminium gebildet ist oder Aluminium enthält, für Verunreinigung und/oder Korrosion anfällig sein, die durch die Reste verursacht werden, falls Reste in direktem Kontakt mit der Metallisierungsstruktur 302 zugelassen wären, selbst wenn auf den Aluminiumoberflächen eine gediegene Aluminiumoxidschicht vorhanden wäre. Gemäß einer oder mehreren Ausführungsformen können eine Korrosion und/oder eine Verunreinigung der Metallisierungsstruktur 302 durch die Anwesenheit der Aluminiumoxidschicht 318, die konform über der Metallisierungsschicht 302 gebildet ist, verhindert werden. Die Aluminiumoxidschicht 318, die beispielsweise eine Dicke im Bereich von etwa 5 nm bis etwa 20 nm haben kann, kann ausreichend dick sein, um jeglichen direkten Kontakt von Resten mit der Metallisierungsstruktur 302 zu verhindern. Wie in der Querschnittsansicht 620 von 6 gezeigt ist, kann eine Verbindungsstruktur 642 einen elektrisch leitenden Draht 646 und eine Drahtkontaktierungsstruktur 648 enthalten. Die Drahtkontaktierungsstruktur 648 kann eine Kugelkontaktierung und/oder eine Keilkontaktierung umfassen. Die Drahtkontaktierungsstruktur 648 kann z. B. durch Schweißen mit der Metallisierungsstruktur 302 kontaktiert sein. Der Kontaktierungsprozess kann während eines Abschlussprozesses, beispielsweise in einer Abschlussverarbeitungsanlage, ausgeführt werden. Es kann möglich sein, dass aufgrund der geringen Dicke der Aluminiumoxidschicht 318 die Drahtkontaktierungsstruktur 648 mit der Metallisierungsstruktur 302 elektrisch verbunden sein kann, ohne einen getrennten Prozess auszuführen, um den Abschnitt 644 der Aluminiumoxidschicht 318 zu entfernen. Der Kontaktierungsprozess, z. B. ein Schweißprozess, zum Kontaktieren der Drahtkontaktierungsstruktur 648 mit der Metallisierungsstruktur 302 kann genügen, um die dünne Schicht (beispielsweise etwa 5 nm bis etwa 10 nm) aus Metalloxid 318 zu durchbrechen, um eine elektrische Verbindung der Drahtkontaktierungsstruktur 648 mit der Metallisierungsstruktur 302 zu schaffen. Daher kann die Verbindungsstruktur 642 mit der Metallisierungsstruktur 302 durch die Aluminiumoxidschicht 318 elektrisch verbunden sein.
  • Gemäß verschiedenen Ausführungsformen kann, wie in der Querschnittsansicht 710 von 7 gezeigt ist, das Loch 638 durch die Passivierungsschicht 322 gebildet sein. Ferner kann ein Loch 738 durch die Aluminiumoxidschicht 318, beispielsweise durch wenigstens einen Bereich des Abschnitts 644 der Aluminiumoxidschicht 318, gebildet sein. Das Loch 638 kann durch Ätzen, z. B. Sauerstoffplasmaätzen, gebildet sein. Das Loch 738 kann durch Ätzen, z. B. mit Methansulfonsäure (MSA) und/oder Fluorwasserstoffsäure (HF-Säure), gebildet werden, wodurch der Bereich 755 der Metallisierungsstruktur 302 freigelegt wird. Diese Prozesse können ausgeführt werden, falls die Schicht 318, die Aluminiumoxid enthält, zu dick ist, um allein durch Kontaktieren der Drahtkontaktierungsstruktur 648 mit der Metallisierungsstruktur 302 durchbrochen zu werden. Falls beispielsweise die Schicht 318, die Aluminiumoxid enthält, eine Dicke von mehr als 15 nm hat. Wie in der Querschnittsansicht 720 von 7 gezeigt ist, kann die Drahtkontaktierungsstruktur 648 mit der Metallisierungsstruktur 302, beispielsweise mit dem Bereich 755 der Metallisierungsstruktur 302, durch das Loch 638 und das Loch 738, die durch die Passivierungsschicht 322 bzw. die Schicht 318, die Aluminiumoxid enthält, gebildet sind, kontaktiert werden. Beispielsweise kann die Drahtkontaktierungsstruktur 648 wenigstens teilweise in dem Loch 738 und in dem Loch 638 gebildet sein. Die Verbindungsstruktur 642 kann daher mit der Metallisierungsstruktur 302 elektrisch verbunden sein.
  • Selbstverständlich können gemäß verschiedenen Ausführungsformen das Loch 638 und das Loch 738 angenähert die gleiche Abmessung haben und eine einzige Öffnung über der Metallisierungsstruktur 302 bilden.
  • 8A zeigt ein Prozessablaufdiagramm, das verschiedene Stufen in einem Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß verschiedenen Ausführungsformen veranschaulicht. Das Prozessablaufdiagramm kann Prozesse zeigen, die während einer Abschlussmontage ausgeführt werden.
  • In der Ansicht 810 kann der Kontaktierungs- oder Drahtkontaktierungsprozess wie in Verbindung mit 6 beschrieben ausgeführt werden. Wie oben beschrieben, kann während des Kontaktierungsprozesses, der ein Schweißen enthalten kann, der Drahtkontaktierungsprozess zum Kontaktieren der Drahtkontaktierungsstruktur 648 mit der Metallisierungsstruktur 302 ausreichen, um die dünne Schicht aus Aluminiumoxid 318 zu durchbrechen.
  • Anschließend kann, wie in der Ansicht 820 gezeigt ist, ein Abschlussreinigungsprozess ausgeführt werden, wobei der Halbleiterträger 316, der die Metallisierungsstrukturanordnung enthält, in Methansulfonsäure (MSA) und/oder in Fluorwasserstoffsäure (HF-Säure) eingetaucht oder untergetaucht werden kann. MSA und/oder HF-Säure können den Abschnitt 644 der Aluminiumoxidschicht 318 entfernen. Anschließend kann ein Spülprozess ausgeführt werden, beispielsweise unter Verwendung von entionisiertem Wasser (DI-Wasser), wie in der Ansicht 820 gezeigt ist.
  • Wie in der Ansicht 830 gezeigt ist, kann anschließend ein Gießen ausgeführt werden, wobei ein Einkapselungsmaterial, z. B. ein Gießmaterial, über dem Halbleiterträger 316 gebildet werden kann, um den Halbleiterträger 316 zu umgeben, die Metallisierungsstruktur 302 abzudecken und die Verbindungsstruktur 642 elektrisch zu isolieren und/oder zu umgeben.
  • Selbstverständlich können optional weitere Prozessschritte zwischen dem Drahtkontaktieren und dem Gießen ausgeführt werden.
  • 8B zeigt ein Prozessablaufdiagramm, das verschiedene Stufen in einem Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß anderen Ausführungsformen veranschaulicht. Ähnlich wie 8A kann das Prozessablaufdiagramm in 8B Prozesse zeigen, die während einer Abschlussmontage ausgeführt werden.
  • Wie in der Ansicht 840 gezeigt ist, kann ein Loch 738 gebildet werden, wie in Verbindung mit der Ansicht 710 von 7 beschrieben wurde. Wie früher in Verbindung mit der Ansicht 820 von 8A beschrieben wurde, können in einem Reinigungsprozess MSA und/oder HF-Säure verwendet werden, um Abschnitte der Schicht 318, die Aluminiumoxid enthält, die die Metallisierungsstruktur 302 abdecken können und die nicht durch die Passivierungsschicht 322 abgedeckt werden müssen, zu entfernen.
  • Wie in der Ansicht 850 gezeigt ist, kann ein Drahtkontaktieren wie in Verbindung mit der Ansicht 720 von 7 beschrieben ausgeführt werden, wobei eine Drahtkontaktierungsstruktur 648 mit der Metallisierungsstruktur 302, z. B. mit einem Bereich 755 der Metallisierungsstruktur 302 durch das Loch 638 und das Loch 738, die durch die Passivierungsschicht 322 bzw. durch die Schicht 318, die Aluminiumoxid enthält, gebildet sind, kontaktiert werden kann.
  • In der Ansicht 860 kann ein Gießen (Molden) ausgeführt werden, wobei ein Einkapselungsmaterial, z. B. ein Gießmaterial (Moldmaterial), über dem Halbleiterträger 316 gebildet werden kann, um den Halbleiterträger 316 zu umgeben, die Metallisierungsstruktur 302 abzudecken und die Verbindungsstruktur 642 elektrisch zu isolieren und/oder zu umgeben. Selbstverständlich können optional zusätzliche Prozessschritte zwischen dem Reinigen und dem Gießen (Molden) ausgeführt werden.
  • 9 zeigt verschiedene Ansichten, die ein Prozessprinzip eines Atomlagenabscheidungsprozesses veranschaulichen, der verwendet werden kann, um eine Schicht, die Aluminiumoxid enthält, z. B. eine Aluminiumoxidschicht, etwa die Schicht 318, über der Metallisierungsstruktur wie etwa der Metallisierungsstruktur 320 in einem Verfahren zum Herstellen einer Metallisierungsstrukturanordnung gemäß verschiedenen Ausführungsformen aufwachsen zu lassen. In der folgenden Beschreibung wird angenommen, dass die Metallisierungsstruktur 302 Kupfer enthält oder daraus besteht, die Metallisierungsstruktur 302 kann aber in Übereinstimmung mit anderen Ausführungsformen auch andere Metalle oder Metalllegierungen enthalten.
  • Die Ansichten 910 bis 970 zeigen eine Veranschaulichung eines anfänglichen Reaktionszyklus in einem ALD-Wachstum der Schicht 318, die Aluminiumoxid enthält, wobei eine Cu-Oxidreduktion und eine Passivierung durch die Schicht 318, die Aluminiumoxid enthält, vor Ort ausgeführt werden können.
  • Wie mit Bezug auf 5D beschrieben worden ist, kann die Schicht 318, die Aluminiumoxid enthält, z. B. die Schutzschicht für das Kupfer der Metallisierungsstruktur 302, aufgebracht und/oder abgeschieden werden, nachdem die Metallisierungsstruktur 302 endgültig aufbereitet worden ist, z. B. nach der Kristallisation von Kupfer und/oder nach Härtungsprozessen. Der früher beschriebene Glühprozess vor der Abscheidung der Schicht 318, die Aluminiumoxid enthält, kann die gewünschte Kristallisation der letzten Metallisierung ergeben.
  • Formungsgas, z. B. ein Gemisch aus Stickstoff und Wasserstoff, können jegliches Kupferoxid, das in der Metallisierungsstruktur 302 gebildet wird, zu Kupfer reduzieren. Aus verschiedenen Gründen, z. B. selbst dann, wenn das Formungsgas verwendet wird, kann jedoch noch immer ein dünnes gediegenes Oxid 952, z. B. Kupferoxid, auf Oberflächen, z. B. der Oberseite 528 und Seitenwänden 532 der Metallisierungsstruktur 302, vorhanden sein. Oxidationsvorläufer wie etwa Wasser und/oder Alkohol, z. B. Isopropanol oder Ethanol oder Methanol, können auf Oberflächen der Metallisierungsstruktur 302 (in der Ansicht 910) eingeführt werden.
  • In der Ansicht 920 kann ein Aluminium-ALD-Vorläufer 954 über der Metallisierungsstruktur 302 eingeführt werden. Dieser Aluminiumvorläufer 954 kann typischerweise Trimethylaluminium (Al(CH3)3) (TMA) sein.
  • Wie in der Ansicht 920 gezeigt ist, kann der Aluminium-ALD-Vorläufer 954 (hier: TMA) in der Lage sein, das gediegene Oxid 952 in der Anfangsstufe des ALD-Wachstums von Aluminiumoxid zu reduzieren. Wie in 920 gezeigt ist, kann TMA 954 auf der oxidierten Metallanschlussflächenoberfläche über Al-O-Cu-Kontaktierungen, die Al-CH3-Kontaktierungen des TMA 954 ersetzen, chemiesorbiert werden, bis eine Oberflächensättigung mit chemiesorbiertem TMA 956 auftritt, wie in der Ansicht 930 gezeigt ist. Überschüssige CH3-Gruppen 958 sowie überschüssiges TMA 954 kann mit Inertgas gereinigt werden, wie in der Ansicht 940 gezeigt ist.
  • In der Ansicht 950 kann ein Oxidationsvorläufer, z. B. Wasser 962 (wie in der Ansicht 950 gezeigt ist) und/oder Alkohole (z. B. Isopropanol (IPA), in der Ansicht 950 nicht gezeigt) eingeführt werden, um Metyhlgruppen von chemiesorbierten TMA 954 durch OH-Gruppen zu ersetzen und um Al-O-Al-Kontaktierungen zwischen benachbarten chemiesorbierten TMA-Molekülen 954 zu bilden. Die Chemiesorption von Wasser und/oder von Alkoholen kann bis zu einer Oberflächensättigung auftreten, wie in der Ansicht 960 gezeigt ist.
  • Das Reinigen mit Inertgas kann in der Ansicht 970 ausgeführt werden, um überschüssige Methylgruppen 964 und Wasser 962 (und/oder Alkohole) zu entfernen. Die in der Ansicht 970 gezeigte Oberflächenstruktur kann dann als eine Ausgangsoberfläche für einen weiteren ALD-Reaktionszyklus dienen. Während der Verwendung von ALD für die Abscheidung der Aluminiumoxidschicht 318 kann aufgrund des Reduzierungseffekts von TMA kein Kupferoxid gebildet oder erzeugt werden. Ferner kann, da TMA das Kupferoxid reduziert, die Schicht 318, die Aluminiumoxid enthält, direkt auf der Kupferoberfläche als ein Ergebnis gebildet und/oder abgeschieden werden.
  • Die typischen Prozesstemperaturen können in einem weiten Temperaturfenster liegen, beispielsweise im Bereich etwa von Raumtemperatur bis zu etwa 450°C, z. B. zwischen 80°C und etwa 400°C, was mit Cu vollständig kompatibel sein kann. In Fällen, in denen Kupfer insbesondere für Korrosion beispielsweise durch Wasser anfällig ist, kann die Abscheidung mit TMA und Alkohol, z. B. Isopropanol, statt mit Wasser, ausgeführt werden.
  • Selbstverständlich kann das Abscheiden der Schicht 318, die Aluminiumoxid enthält, über der Metallisierungsstruktur 302 des Halbleiterträgers 316 das Hervorrufen einer chemischen Reaktion auf der Oberfläche, z. B. der Oberseite 528 und/oder einer oder mehreren Seitenwänden 532, der Metallisierungsstruktur 302 aufweisen, derart, dass Kupferoxide von der Metallisierungsstruktur 302 entfernt werden.
  • Das Abscheiden der Schicht 318, die Aluminiumoxid enthält, über der Metallisierungsstruktur 302 des Halbleiterträgers 316 kann das Abscheiden der Schicht 318, die Aluminiumoxid enthält, über der Metallisierungsstruktur 302 des Halbleiterträgers 316 aufweisen, derart, dass die Schicht 318, die Aluminiumoxid enthält, die Bildung eines Kupferoxids auf einer Oberfläche, z. B. der Oberseite 528 und/oder einer oder mehreren Seitenwänden 532 der Metallisierungsstruktur 302 verhindert.
  • Das Abscheiden der Schicht 318, die Aluminiumoxid enthält, über der Metallisierungsstruktur 302 des Halbleiterträgers 316 kann das Abscheiden der Schicht 318, die Aluminiumoxid enthält, über der Metallisierungsstruktur 302 des Halbleiterträgers 316 aufweisen, wobei die Schicht 318, die Aluminiumoxid enthält, das Wachstum von Kupferstrukturen von der Metallisierungsstruktur 302 verhindern kann. Der Atomlagenabscheidungsprozess kann in Übereinstimmung mit einigen Ausführungsformen einen Aluminiumvorläufer, typischerweise Trimethylaluminium (TMA) und einen Oxidationsvorläufer, typischerweise Wasser oder Sauerstoff und/oder Ozon, enthalten. In Übereinstimmung mit anderen Ausführungsformen kann der Atomlagenabscheidungsprozess von Aluminiumoxid Alkohol (z. B. Isopropanol) als Oxidationsvorläufer enthalten.
  • Der Zyklus (wie in den Ansichten 910 bis 970 gezeigt) kann wiederholt werden, bis eine gewünschte Dicke der Schicht 318, die Aluminiumoxid enthält, erhalten werden kann.
  • Verschiedene Ausführungsformen stellen eine Schutzschicht, die Aluminiumoxid enthält, für Kupfer bereit. Die Aluminiumoxidschicht 318, z. B. amorphes Aluminiumoxid, kann gegenüber Umwelteinflüssen, z. B. Erwärmung, stabil sein und ausreichend gegenüber Feuchtigkeit versiegelt sein. Selbst bei einer Erwärmung bis auf 300°C kann die Schicht 318, die Aluminiumoxid enthält, über der Kupferanschlussfläche 302 stabil bleiben, ohne sich zu verschlechtern. Ferner kann die Bildung von Kupferoxid verhindert werden.
  • Die Schicht 318, die Aluminiumoxid enthält, kann unter Verwendung von ALD abgeschieden werden, wodurch eine ausgezeichnete konforme Beschichtung über Metallstrukturen, z. B. der Metallisierungsstruktur 302, erzeugt wird. Die Schicht 318, die Aluminiumoxid enthält, kann einen ausgezeichneten Kupferschutz gegenüber Oxidation bereitstellen. Ferner kann das Abscheiden der Schicht 318, die Aluminiumoxid enthält, unter Verwendung von ALD anfängliche Metalloxidschichten, z. B. Kupferoxid, während des ersten Zyklus des Aluminiumvorläufers entfernen. Die Schicht 318, die Aluminiumoxid enthält, kann einen ausgezeichneten Schutz gegenüber einer Elektrochemie bereitstellen, weshalb kein Dendrit-Wachstum erfolgt. Die Schicht 318, die Aluminiumoxid enthält, kann ausgezeichnete Eigentümerkosten (CoO, cost of ownership) bereitstellen, was bedeutet, dass die Abscheidung, die nur sehr dünne Aluminiumoxidschichten, z. B. etwa 5 nm, oder z. B. einen Stapelprozess beispielsweise durch die Abscheidung in einem vertikalen Ofen verwendet, billig sein kann. Die Schicht 318, die Aluminiumoxid enthält, kann auch verwendet werden, um andere Metalloberflächen zu schützen wobei sie auf nahezu jedem Material abgeschieden werden kann.
  • Obwohl die Erfindung insbesondere mit Bezug auf spezifische Ausführungsformen gezeigt und beschrieben worden ist, sollte dem Fachmann auf dem Gebiet klar sein, dass verschiedene Änderungen hinsichtlich Form und Einzelheiten vorgenommen werden können, ohne vom Erfindungsgedanken und vom Schutzumfang der Erfindung, der durch die beigefügten Ansprüche definiert ist, abzuweichen. Der Schutzumfang der Erfindung ist somit durch die beigefügten Ansprüche angegeben, wobei sämtliche Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, darin enthalten sein sollen.

Claims (25)

  1. Halbleitervorrichtung (310), die Folgendes aufweist: eine letzte Metallschicht (312), die eine Oberseite (328) und wenigstens eine Seitenwand (322) enthält; eine Passivierungsschicht (313), die wenigstens über einem Teil der Oberseite (328) und/oder der wenigstens einen Seitenwand (322) der letzten Metallschicht (312) angeordnet ist; wobei die Passivierungsschicht (313) eine im Wesentlichen gleichmäßige Dicke besitzt.
  2. Halbleitervorrichtung (310) nach Anspruch 1, wobei die Passivierungsschicht (313) über der Oberseite (328) und der wenigstens einen Seitenwand (322) der letzten Metallschicht (312) angeordnet ist.
  3. Halbleitervorrichtung (310) nach Anspruch 1 oder 2, wobei die Passivierungsschicht (313) die letzte Metallschicht (312) einkapselt.
  4. Halbleitervorrichtung (310) nach einem der Ansprüche 1 bis 3, wobei die Dicke der Passivierungsschicht (313) kleiner oder gleich etwa 100 nm ist.
  5. Halbleitervorrichtung (310) nach einem der Ansprüche 1 bis 4, wobei die Passivierungsschicht (313) ein Metalloxid enthält; wobei vorzugsweise das Metalloxid ein Oxid ist, das von einem nativen Oxid des Materials der letzten Metallschicht (312) verschieden ist.
  6. Verfahren zum Bearbeiten einer Halbleitervorrichtung, das Folgendes aufweist: Bilden einer letzten Metallschicht, die eine Oberseite und wenigstens eine Seitenwand besitzt; Bilden einer Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht mittels eines Atomlagenabscheidungsprozesses.
  7. Verfahren nach Anspruch 6, wobei das Bilden der Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht Folgendes aufweist: konformes Bilden der Passivierungsschicht über der Oberseite und der wenigstens einen Seitenwand der letzten Metallschicht.
  8. Verfahren nach Anspruch 6 oder 7, wobei das Bilden der Passivierungsschicht wenigstens über einem Teil der Oberseite und/oder der wenigstens einen Seitenwand der letzten Metallschicht Folgendes aufweist: Einkapseln der letzten Metallschicht mit der Passivierungsschicht.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei die Passivierungsschicht ein Metalloxid enthält; wobei vorzugsweise das Metalloxid ein Oxid ist, das von einem nativen Oxid des Materials der letzten Metallschicht verschieden ist.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei die Passivierungsschicht Aluminiumoxid enthält.
  11. Verfahren nach einem der Ansprüche 6 bis 10, wobei der Atomlagenabscheidungsprozess einen Aluminiumvorläufer, der Trimethylaluminium enthält, enthält.
  12. Verfahren nach einem der Ansprüche 6 bis 11, wobei die Passivierungsschicht eine erste Passivierungsschicht ist und das Verfahren ferner Folgendes aufweist: wenigstens teilweises Umgeben der Passivierungsschicht mit einer zweiten Passivierungsschicht; wobei vorzugsweise das Verfahren ferner aufweist ein Bilden eines Lochs durch die erste Passivierungsschicht und/oder die zweite Passivierungsschicht; und ein Bilden einer Verbindungsstruktur durch das Loch; und ein elektrisches Verbinden der Verbindungsstruktur mit der letzten Metallschicht.
  13. Metallisierungsstrukturanordnung, die Folgendes aufweist: einen Halbleiterträger, der eine Metallisierungsstruktur aufweist, die über einer Oberfläche des Halbleiterträgers gebildet ist; und eine Schicht, die Aluminiumoxid enthält und wenigstens über einem Teil der Metallisierungsstruktur angeordnet ist.
  14. Metallisierungsstrukturanordnung nach Anspruch 13, die ferner Folgendes aufweist: eine Passivierungsschicht, die die Schicht, die Aluminiumoxid enthält, wenigstens teilweise umgibt.
  15. Metallisierungsstrukturanordnung nach Anspruch 13 oder 14, wobei der Halbleiterträger einen Halbleiterchip enthält.
  16. Metallisierungsstrukturanordnung nach einem der Ansprüche 13 bis 15, wobei die Schicht, die Aluminiumoxid enthält, die Metallisierungsstruktur einkapselt.
  17. Metallisierungsstrukturanordnung nach Anspruch einem der Ansprüche 13 bis 16, wobei die Schicht, die Aluminiumoxid enthält, eine Dicke, die kleiner oder gleich etwa 100 nm ist, besitzt.
  18. Halbleiterchipanordnung, die Folgendes aufweist: einen Halbleiterchip, der eine Metallisierungsstruktur enthält, die über einer Oberfläche des Halbleiterchips gebildet ist; eine Aluminiumoxidschicht und eine Passivierungsschicht, die wenigstens teilweise über der Metallisierungsstruktur angeordnet sind.
  19. Halbleiterchipstrukturanordnung nach Anspruch 18, wobei die Aluminiumoxidschicht eine obere Oberfläche und eine oder mehrere Seitenwände der Metallisierungsstruktur abdeckt.
  20. Halbleiterchipstrukturanordnung nach einem der Ansprüche 18 oder 19, wobei die Aluminiumoxidschicht konform wenigstens über einer Oberfläche der Metallisierungsstruktur gebildet ist.
  21. Halbleiterchipstrukturanordnung nach einem der Ansprüche 18 bis 20, wobei die Aluminiumoxidschicht in der Weise angeordnet ist, dass eine Verunreinigung und/oder eine Korrosion an einer Oberfläche der Metallisierungsstruktur verhindert werden.
  22. Halbleiterchipstrukturanordnung nach einem der Ansprüche 18 bis 21, wobei die Aluminiumoxidschicht in der Weise angeordnet ist, dass ein Wachstum von zusätzlichen Strukturen ausgehend von der Metallisierungsstruktur verhindert wird.
  23. Verfahren zum Herstellen einer Metallisierungsstrukturanordnung, wobei das Verfahren Folgendes aufweist: Anordnen einer Schicht, die Aluminiumoxid enthält, über einer Metallisierungsstruktur, wobei die Metallisierungsstruktur über einer Oberfläche des Halbleiterträgers angeordnet ist.
  24. Verfahren nach Anspruch 23, das ferner das wenigstens teilweise Umgeben der Schicht, die Aluminiumoxid enthält, mit einer Passivierungsschicht aufweist.
  25. Verfahren nach Anspruch 23 oder 24, wobei das Anordnen einer Schicht, die Aluminiumoxid enthält, über einer Metallisierungsstruktur das Abdecken einer oberen Oberfläche und/oder einer oder mehrerer Seitenwände der Metallisierungsstruktur mit Aluminiumoxid aufweist.
DE102013111452.0A 2012-10-22 2013-10-17 Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren Active DE102013111452B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/656,777 2012-10-22
US13/656,777 US20140110838A1 (en) 2012-10-22 2012-10-22 Semiconductor devices and processing methods

Publications (2)

Publication Number Publication Date
DE102013111452A1 true DE102013111452A1 (de) 2014-04-24
DE102013111452B4 DE102013111452B4 (de) 2024-04-04

Family

ID=50437176

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013111452.0A Active DE102013111452B4 (de) 2012-10-22 2013-10-17 Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren

Country Status (2)

Country Link
US (2) US20140110838A1 (de)
DE (1) DE102013111452B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035604B (zh) * 2012-12-17 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
US9165821B2 (en) * 2013-12-23 2015-10-20 Infineon Technologies Ag Method for providing a self-aligned pad protection in a semiconductor device
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
CN105826183B (zh) * 2015-01-06 2019-10-25 中芯国际集成电路制造(上海)有限公司 减少焊盘结构结晶缺陷的方法
US10269743B2 (en) * 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
WO2017174608A1 (en) 2016-04-06 2017-10-12 Abb Schweiz Ag Semiconductor chip with moisture protection layer
DE102016109349A1 (de) 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse, verfahren zum bilden eines chipgehäuses und verfahren zum bilden eines elektrischen kontakts
DE102016109352B4 (de) 2016-05-20 2022-03-24 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
KR20180098009A (ko) * 2017-02-24 2018-09-03 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
CN112786459B (zh) * 2019-11-08 2023-03-24 中芯国际集成电路制造(天津)有限公司 一种半导体器件及其测试方法
CN114649287A (zh) * 2022-05-19 2022-06-21 甬矽半导体(宁波)有限公司 一种芯片制作方法、芯片连接方法以及芯片

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735482A (en) * 1971-06-16 1973-05-29 Rca Corp Method of making an mos transistor including a gate insulator layer of aluminum oxide and the article so produced
DE2918106C2 (de) * 1979-05-04 1983-02-24 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Verschweißen und Kontaktieren eines Golddrahtes an einer Aluminiumoberfläche
US5035940A (en) * 1988-09-19 1991-07-30 Rexham Corporation Aluminum-fluoropolymer laminate
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
DE19548051A1 (de) * 1995-12-21 1997-06-26 Siemens Matsushita Components Elektronisches Bauelement insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
KR100278657B1 (ko) 1998-06-24 2001-02-01 윤종용 반도체장치의금속배선구조및그제조방법
EP1020543A1 (de) * 1999-01-15 2000-07-19 Interuniversitair Micro-Elektronica Centrum Vzw Absetzung von Kupfer auf einer aktivierter Oberfläche eines Substrats
US6272273B1 (en) * 1999-09-02 2001-08-07 Alcatel Hermetic cable joint
JP5000055B2 (ja) * 2001-09-19 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
TWI357616B (en) * 2002-09-20 2012-02-01 Semiconductor Energy Lab Display device and manufacturing method thereof
KR100443082B1 (ko) * 2002-10-18 2004-08-04 삼성전자주식회사 반도체 장치의 트랜지스터 제조 방법
KR100538806B1 (ko) * 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 c49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
US7914847B2 (en) 2003-05-09 2011-03-29 Asm America, Inc. Reactor surface passivation through chemical deactivation
US7294565B2 (en) * 2003-10-01 2007-11-13 International Business Machines Corporation Method of fabricating a wire bond pad with Ni/Au metallization
DE102004058305B3 (de) * 2004-12-02 2006-05-18 Infineon Technologies Ag Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben
WO2007043128A1 (ja) * 2005-10-03 2007-04-19 Fujitsu Limited 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
JP4661913B2 (ja) * 2008-07-19 2011-03-30 カシオ計算機株式会社 液晶表示装置
US20100052174A1 (en) * 2008-08-27 2010-03-04 Agere Systems Inc. Copper pad for copper wire bonding
US8207052B2 (en) * 2009-01-16 2012-06-26 Globalfoundries Singapore Pte. Ltd. Method to prevent corrosion of bond pad structure
US20100181675A1 (en) * 2009-01-16 2010-07-22 Infineon Technologies Ag Semiconductor package with wedge bonded chip
KR101096031B1 (ko) * 2009-03-31 2011-12-19 한양대학교 산학협력단 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
US20110079878A1 (en) 2009-10-07 2011-04-07 Texas Instruments Incorporated Ferroelectric capacitor encapsulated with a hydrogen barrier
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
US8643138B2 (en) * 2011-06-30 2014-02-04 Silicon Laboratories Inc. High breakdown voltage integrated circuit isolation structure
US8786081B2 (en) * 2011-07-27 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for circuit routing by way of under-bump metallization
US9831122B2 (en) * 2012-05-29 2017-11-28 Globalfoundries Inc. Integrated circuit including wire structure, related method and design structure

Also Published As

Publication number Publication date
US10103123B2 (en) 2018-10-16
DE102013111452B4 (de) 2024-04-04
US20170236801A1 (en) 2017-08-17
US20140110838A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
DE102014119360B4 (de) Verfahren zur verarbeitung einer halbleitervorrichtung
DE102017117796B4 (de) Verfahren zur bildung von kontaktsteckern mit verringerter korrosion
DE102013101935B4 (de) Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE102013108704B4 (de) Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung
DE102016100109B4 (de) Package-struktur und verfahren zu ihrer herstellung
DE102013100645A1 (de) Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile
DE102008049775A1 (de) Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102014118991A1 (de) Verbindungsstruktur für Halbleitervorrichtungen
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102016100108B4 (de) Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE60121137T2 (de) Passivierungsschicht auf einer Halbleitervorrichtung mit einer ferroelektrischen Schicht
DE102017127668A1 (de) Chemische Reinigung einer Halbleitervorrichtung
DE102008049720B4 (de) Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements
DE102020115288A1 (de) Halbleitervorrichtungen und herstellungsverfahren
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE102017109670B4 (de) Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung
WO2017016892A1 (de) Bauelement mit einem metallischen träger und verfahren zur herstellung von bauelementen
DE102015101571A1 (de) Wafer-basierter beol-prozess für die chip-einbettung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023485000

Ipc: H01L0023280000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division