DE102014119360B4 - Verfahren zur verarbeitung einer halbleitervorrichtung - Google Patents

Verfahren zur verarbeitung einer halbleitervorrichtung Download PDF

Info

Publication number
DE102014119360B4
DE102014119360B4 DE102014119360.1A DE102014119360A DE102014119360B4 DE 102014119360 B4 DE102014119360 B4 DE 102014119360B4 DE 102014119360 A DE102014119360 A DE 102014119360A DE 102014119360 B4 DE102014119360 B4 DE 102014119360B4
Authority
DE
Germany
Prior art keywords
layer
metal layer
ald
passivation layer
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014119360.1A
Other languages
English (en)
Other versions
DE102014119360A1 (de
Inventor
Wolfgang Lehnert
Michael Rogalli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014119360A1 publication Critical patent/DE102014119360A1/de
Application granted granted Critical
Publication of DE102014119360B4 publication Critical patent/DE102014119360B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren (100) zur Verarbeitung einer Halbleitervorrichtung, das Folgendes aufweist: das Ausbilden einer abschließenden Metallschicht (403); das Ausbilden einer ALD-Passivierungsschicht (404) über der abschließenden Metallschicht (403); und das gemeinsame Strukturieren der ALD-Passivierungsschicht (404) und der abschließenden Metallschicht (403) zur Ausbildung einer strukturierten Metallschicht (403) und einer strukturierten ALD-Passivierungsschicht (404), wobei die strukturierte Metallschicht (403) einen Anschlussflächenbereich (406) aufweist, der von der strukturierten ALD-Passivierungsschicht (404) bedeckt ist, wobei die ALD-Passivierungsschicht (404) durch ein Atomlagenabscheidungsverfahren über der abschließenden Metallschicht (403) ausgebildet wird.

Description

  • Verschiedene Ausführungsformen betreffen im Allgemeinen Verfahren zur Verarbeitung einer Halbleitervorrichtung.
  • Typischerweise braucht eine Halbleitervorrichtung eine abschließende Metallschicht (oder Metallisierungsschicht). Zu diesem Zweck wird eine Metallschicht beispielsweise auf der gesamten Oberfläche der Halbleitervorrichtung abgeschieden, z. B. wird eine Aluminiumschicht durch ein Sputterverfahren aufgebracht, strukturiert und passiviert (z. B. durch einen Stapel, der eine Plasmaoxidschicht und eine Nitridschicht umfasst, die durch chemisches Aufdampfen abgeschieden werden). Alternativ dazu kann das Metall in eine bereits strukturierte Resistmaske plattiert werden (z. B. galvanische Abscheidung von Kupfer).
  • Für das letztendliche Zusammenfügen der Halbleitervorrichtung sind typischerweise offene Abschnitte der Metallschicht (d. h. offene Anschlussflächen) erforderlich. Das Öffnen der Passivierungsschicht durch Ätzen unter Verwendung von Halogenen führt typischerweise zu einer Verunreinigung der geöffneten Anschlussflächen, die im Zuge der Front-End-Verarbeitung bis zur Back-End-Verarbeitung oder während der Back-End-Verarbeitung (z. B. Zersägen) korrodieren. Dadurch kann es zu einer stark schwankenden Qualität des Bondens kommen. In Extremfällen kann es sein, dass eine Anschlussfläche nicht gebondet werden kann (NSOP – „Non Stick On Pad Problem” – Problem, bei dem kein Haften auf der Anschlussfläche gelingt).
  • Außerdem können korrodierte Anschlussflächen die Zuverlässigkeit der fertigen Halbleitervorrichtung beeinträchtigen.
  • US 2013/0147032 A1 beschreibt Mechanismen zum Formen von Metallhöckern auf Metall-Pads mit Test-Pads auf einem gepackten integrierten Schaltkreis(IC)-Chip. Eine Passivierungs-Schicht ist derart gebildet, dass sie die Test-Pads und möglicherweise Bereiche der Metall-Pads bedeckt. Die Passivierungs-Schicht bedeckt nicht Oberflächen, die entfernt von dem Test-Pad-Bereich und dem Metall-Pad-Bereich liegen. Das begrenzte Abdecken der Test-Pads und der Bereiche der Metall-Pads mittels der Passivierungs-Schicht reduziert den Schnittstellenwiderstand für eine zwischen den Metall-Pads und den Metallhöckern gebildete UBM-Schicht.
  • Die Veröffentlichung „Al2O3 and TiO2 Atomic Layer Deposition on Copper for Water Corrosion Resistance” von A. I. Abdulagatov et al. (ACS Appl. Mater. Interfaces, 2011, 3 (12), Seiten 4593–4601) beschreibt Atomlagenabscheidung (ALD) von Al2O3 und TiO2 zur Entwicklung einer ultradünnen Barriereschicht auf Kupfer zum Verhindern von Wasserkorrosion. In einem ersten experimentellen Ansatz wurde gezeigt, dass Al2O3-ALD unter Verwendung von Trimethylaluminium (TMA) und Wasser als Edukten auf Kupfer eine Keimschicht bilden und eine hochwertige Al2O3-Schicht produzieren kann. In einem zweiten experimentellen Ansatz wurde gezeigt, dass die Al2O3-Schicht alleine nicht ausreichte, die Kupferkorrosion zu verhindern, da die Al2O3-Schicht sich in Wasser löste. Dagegen war eine Al2O3-Schicht mit einer TiO2-Deckschicht, die ebenfalls mittels ALD gebildet wurde, wesentlich widerstandsfähiger gegenüber einer Lösung in Wasser war und die Wasserkorrosion von Kupfer verhinderte.
  • Die Erfindung stellt ein Verfahren gemäß dem Hauptanspruch bereit. Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen beschrieben
  • In verschiedenen Ausführungsbeispielen weist ein Verfahren zur Verarbeitung einer Halbleitervorrichtung auf: das Ausbilden einer abschließenden Metallschicht, das Ausbilden einer ALD-Passivierungsschicht oberhalb der abschließenden Metallschicht und das Strukturieren der ALD-Passivierungsschicht und der abschließenden Metallschicht zur Ausbildung einer strukturierten Metallschicht und einer strukturierten ALD-Passivierungsschicht, wobei die strukturierte Metallschicht einen Anschlussbereich umfasst, der von der strukturierten ALD-Passivierungsschicht abgedeckt (in anderen Worten bedeckt) ist.
  • Die ALD-Passivierungsschicht wird durch ein Atomlagenabscheidungsverfahren über der abschließenden Metallschicht ausgebildet.
  • In einer Ausgestaltung kann die ALD-Passivierungsschicht ein Metalloxid aufweisen. In noch einer Ausgestaltung kann das Metalloxid ein Oxid sein, das sich von einem nativen Oxid des Materials der abschließenden Metallschicht unterscheidet. In noch einer Ausgestaltung kann die ALD-Passivierungsschicht Aluminiumoxid aufweisen. In noch einer Ausgestaltung kann das Atomlagenabscheidungsverfahren einen Aluminiumvorläufer aufweisen, der Trimethylaluminium aufweist. In noch einer Ausgestaltung kann das Atomlagenabscheidungsverfahren zumindest einen oxidierenden Vorläufer aus der folgenden Gruppe oxidierender Vorläufer aufweisen, zu der Wasser, Alkohol, Isopropanol, Ethanol und Methanol gehören. In noch einer Ausgestaltung kann die ALD-Passivierungsschicht über der gesamten Oberfläche der abschließenden Metallschicht ausgebildet werden. In noch einer Ausgestaltung kann das Strukturieren der ALD-Passivierungsschicht und der abschließenden Metallschicht das Ausbilden einer Maske, das Strukturieren der Maske und das Ätzen der ALD-Passivierungsschicht und der Metallschicht unter Verwendung der strukturierten Maske aufweisen. In noch einer Ausgestaltung kann die Maske ein Ätzresist aufweisen. In noch einer Ausgestaltung kann die Maske den Anschlussflächenbereich abdecken. In noch einer Ausgestaltung kann das Ätzen der ALD-Passivierungsschicht und der Metallschicht das Trocken- oder Nassätzen der ALD-Passivierungsschicht und der Metallschicht aufweisen. In noch einer Ausgestaltung kann die abschließende Metallschicht zumindest ein Metall aus der folgenden Gruppe von Metallen aufweisen, zu der Kupfer, Silber, Palladium, Wolfram, Aluminium und Zinn gehören.
  • In den Zeichnungen beziehen sich ähnliche Bezugszeichen im Allgemeinen in allen unterschiedlichen Ansichten auf dieselben Elemente. Die Zeichnungen sind nicht unbedingt maßstabsgetreu, da im Allgemeinen mehr Wert auf die Veranschaulichung der Grundsätze der Erfindung gelegt wird. In der nachstehenden Beschreibung sind unterschiedliche Ausführungsformen der Erfindung unter Bezugnahme auf folgende Zeichnungen beschrieben, wobei:
  • 1 ein Flussdiagramm zeigt, das Aspekte eines Verfahrens zur Verarbeitung einer Halbleitervorrichtung gemäß einer Ausführungsform veranschaulicht.
  • 2A bis 2E unterschiedliche Stufen in einem Verfahren zur Verarbeitung einer Halbleitervorrichtung gemäß einer Ausführungsform zeigen.
  • 3 unterschiedliche Ansichten zeigt, die ein Verfahrensprinzip eines Verfahrens zur Abscheidung einer atomaren Schicht veranschaulicht, das in einem Verfahren zur Verarbeitung einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen angewandt werden kann, um eine Schicht, die Aluminiumoxid umfasst, zu erzeugen.
  • Die nachstehende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung bestimmte Details und Ausführungsformen zeigen, in denen die Erfindung umgesetzt werden kann.
  • Weitere Ausführungsformen können verwendet und strukturelle, logische und elektrische Veränderungen vorgenommen werden, ohne von dem Schutzumfang der Erfindung abzuweichen. Die unterschiedlichen Ausführungsformen schließen einander nicht unbedingt gegenseitig aus, da manche Ausführungsformen auch mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden. Es werden unterschiedliche Ausführungsformen für Strukturen oder Vorrichtungen beschrieben und unterschiedliche Ausführungsformen für Verfahren. Es ist klar, dass eine oder mehrere (z. B. alle) in Verbindung mit Strukturen oder Vorrichtungen beschriebenen Ausführungsformen auch für die Verfahren anwendbar sein können und umgekehrt.
  • Die Bezeichnung „beispielhaft” bedeutet hierin „als Beispiel oder zur Veranschaulichung dienend”. Hierin als „beispielhaft” beschriebene Ausführungsformen oder Ausführungen sind nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Ausführungen auszulegen.
  • Die Bezeichnung „über” wird hierin verwendet, um die Ausbildung eines Merkmals, z. B. einer Schicht, „über” einer Seite oder Oberfläche zu beschreiben, und kann bedeuten, dass das Merkmal, z. B. die Schicht, „direkt auf”, z. B. in direktem Kontakt mit, der betreffenden Seite oder Oberfläche ausgebildet wird. Die Bezeichnung „über” wird hierin verwendet, um die Ausbildung eines Merkmals, z. B. einer Schicht, „über” einer Seite oder Oberfläche zu beschreiben, und kann bedeuten, dass das Merkmal, z. B. die Schicht, „indirekt auf” der betreffenden Seite oder Oberfläche ausgebildet wird, wobei eine oder mehrere weitere Schichten zwischen der betreffenden Seite oder Oberfläche und der ausgebildeten Schicht angeordnet sind.
  • In einer oder mehreren Ausführungsformen kann die Bezeichnung „abschließende Metallschicht” eine Metallschicht einer abschließenden Metallisierungsebene (z. B. der obersten Metallisierungsebene) einer Halbleitervorrichtung umfassen (z. B. von einem Wafer oder Chip, der die Halbleitervorrichtung umfasst).
  • Eine abschließende Metallschicht kann unter Verwendung eines dielektrischen Materials, wie z. B. Al2O3, passiviert werden, das beispielsweise und insbesondere in dieser Erfindung durch Atomlagenabscheidung (ALD) abgeschieden wird. Bei diesem Ansatz kann das dielektrische Material über der gesamten Metallschicht (als „ALD im Inneren” bezeichnet) oder über der abschließenden Wafer-Oberfläche, die eine Polyimidschicht und ein oder mehrere offene Anschlussflächen aufweist, (als „ALD obenauf” bezeichnet) abgeschieden werden. Dieser Ansatz kann in einem Fertigungsverfahren einfach umgesetzt werden. Außerdem ist dieser Ansatz kostengünstig, da keine zusätzliche Strukturierung erforderlich ist. Durch diesen Ansatz wird jedoch eine weitere Grenzfläche zwischen Metallisierungsschicht und Passivierungsschicht, Passivierungsschicht und Polyimidschicht bzw. Polyimidschicht und Formverbindung ausgebildet. Das macht die Struktur komplexer und kann im schlimmsten Fall zu Problemen an den unterschiedlichen Grenzflächen führen.
  • Angesichts des oben beschriebenen werden gemäß unterschiedlichen Ausführungsformen Verfahren zur Verarbeitung einer Halbleitervorrichtung bereitgestellt, die einen selbstausrichtenden Anschlussflächenschutz erzeugt. Solche Verfahren sind nachstehend beschrieben.
  • 1 zeigt ein Flussdiagramm 100, das Aspekte eines Verfahrens zur Verarbeitung einer Halbleitervorrichtung gemäß einer Ausführungsform veranschaulicht.
  • In Schritt 101 wird eine abschließende Metallschicht ausgebildet.
  • In Schritt 102 wird eine ALD-Passivierungsschicht über der abschließenden Metallschicht ausgebildet.
  • In Schritt 103 werden die ALD-Passivierungsschicht und die abschließende Metallschicht strukturiert, um eine strukturierte Metallschicht und eine strukturierte ALD-Passivierungsschicht auszubilden, wobei die strukturierte Metallschicht einen Anschlussflächenbereich umfasst, der durch die strukturierte ALD-Passivierungsschicht abgedeckt wird.
  • Die eine ALD-Passivierungsschicht, die auf einer abschließenden Metallschicht (Metallisierungsschicht) abgeschieden ist, wird gemeinsam (d. h. beispielsweise unter Verwendung derselben Maske) mit der abschließenden Metallschicht einer Halbleitervorrichtung strukturiert. Die ALD-Passivierungsschicht wird unter Anwendung von ALD abgeschieden, um die gesamte abschließende Metallschicht (z. B. eine Aluminiummetallschicht) vor dem Strukturieren der abschließenden Metallschicht abzudecken. Die ALD-Passivierungsschicht und die Metallschicht werden dann z. B. durch Ätzen unter Verwendung eines strukturierten Resists als Ätzmaske strukturiert. Liegen Teile der ALD-Passivierungsschicht zwischen der abschließenden Metallschicht und dem Resist vor, entsteht nach dem Ätzen ein selbstausrichtender Anschlussflächenschutz. Die ALD-Passivierungsschicht wird nämlich in Bereichen entfernt, in der auch die Metallschicht entfernt wird. Die ALD-Passivierungsschicht verbleibt jedoch in Bereichen, in denen die Metallschicht nicht entfernt wird, z. B. in denen die Metallschicht nicht entfernt wird, um Anschlussflächen zu bilden.
  • Die ALD-Passivierungsschicht umfasst beispielsweise ein Metalloxid.
  • Bei dem Metalloxid handelt es sich beispielsweise um ein Oxid, das sich von einem nativen Oxid des Materials der abschließenden Metallschicht unterscheidet.
  • Die ALD-Passivierungsschicht umfasst beispielsweise Aluminiumoxid.
  • Die ALD-Passivierungsschicht wird über der abschließenden Metallschicht mittels eines Atomlagenabscheidungsverfahrens (ALD) ausgebildet. Die ALD-Passivierungsschicht kann auch dotiert sein.
  • Das Atomlagenabscheidungsverfahren umfasst beispielsweise einen Aluminiumvorläufer, der Trimethylaluminium aufweist.
  • Gemäß einem Beispiel umfasst das Atomlagenabscheidungsverfahren zumindest einen oxidierenden Vorläufer aus folgender Gruppe von oxidierenden Vorläufern, wobei die Gruppe von oxidierenden Vorläufern aus Wasser, Alkohol, Isopropanol, Ethanol und Methanol besteht.
  • Die ALD-Passivierungsschicht wird beispielsweise über der gesamten Oberfläche der abschließenden Metallschicht ausgebildet, z. B. über dem gesamten Wafer einschließlich der Halbleitervorrichtung.
  • Gemäß einem Beispiel umfasst das Strukturieren der ALD-Passivierungsschicht und der abschließenden Metallschicht das Ausbilden einer Maske, das Strukturieren der Maske und das Ätzen der ALD-Passivierungsschicht und der Metallschicht unter Anwendung der strukturierten Maske.
  • Die Maske umfasst beispielsweise ein Ätzresist.
  • Die Maske deckt beispielsweise den Anschlussflächenbereich ab.
  • Gemäß einem Beispiel umfasst das Ätzen der ALD-Passivierungsschicht und der Metallschicht das Trocken- oder Nassätzen der ALD-Passivierungsschicht und der Metallschicht.
  • Gemäß einem Beispiel umfasst die abschließende Metallschicht zumindest ein Metall aus der folgenden Gruppe von Metallen, die aus Kupfer, Silber, Palladium, Wolfram, Aluminium und Zinn besteht.
  • Gemäß einem Beispiel kann die abschließende Metallschicht an einer Vorderseite der Halbleitervorrichtung ausgebildet werden, z. B. an der Vorderseite eines Wafers oder Chips, der die Halbleitervorrichtung umfasst. Gemäß einem anderen Beispiel kann die abschließende Metallschicht an einer Rückseite der Halbleitervorrichtung ausgebildet werden, z. B. an der Rückseite eines Wafers oder Chips, der die Halbleitervorrichtung umfasst.
  • Die abschließende Metallschicht wird beispielsweise über der gesamten Oberfläche der Halbleitervorrichtung ausgebildet, z. B. über der gesamten Oberfläche des Wafers oder Chips, z. B. über der gesamten Vorder- oder Rückseite des Wafers oder Chips.
  • Nachstehend werden Beispiele für das Verfahren aus 1 ausführlicher beschrieben.
  • 2A bis 2E zeigen verschiedene Stufen in einem Verfahren zur Verarbeitung einer Halbleitervorrichtung gemäß einer Ausführungsform.
  • Das in 2A bis 2E dargestellte Verarbeitungsverfahren kann als Beispiel für das unter Bezugnahme auf 1 beschriebene Verfahren gesehen werden.
  • Wie in 2A dargestellt ist eine Zwischenpassivierungsschicht 402 auf einem Substrat 401 bereitgestellt. Das Substrat 401 kann verschiedene dotierte oder nicht dotierte Halbleiterregionen, Isolierungsregionen, Metallschichten etc. umfassen, um eine oder mehrere Halbleitervorrichtungsbauteile, z. B. Transistoren etc., zu bilden. Die Zwischenpassivierungsschicht 402 umfasst beispielsweise ein Isolationsmaterial, das z. B. einen Stapel aus Siliciumnitrid, Siliciumoxid oder verschiedenen Kombinationen davon umfasst. Auf der Zwischenpassivierungsschicht 402 wird eine abschließende Metallschicht 403 ausgebildet.
  • Die Metallschicht 403 umfasst z. B. Aluminium oder Kupfer, z. B. durch physikalisches Aufdampfen (PVD) abgeschieden.
  • Wie in 2B dargestellt wird eine ALD-(Passivierungs-)Schicht 404, die als der unter Bezugnahme auf 1 beschriebenen ALD-Passivierungsschicht entsprechend angesehen werden kann, mittels ALD abgeschieden, z. B. eine Al2O3-Schicht.
  • Die ALD-Passivierungsschicht 404 wird dann gemeinsam mit der Metallschicht 403 strukturiert.
  • Zu diesem Zweck wird, wie in 2C dargestellt, eine Resistschicht 405 auf der ALD-Passivierungsschicht 404 ausgebildet, und die Resistschicht 405 wird wie in 2D dargestellt strukturiert, um eine Ätzmaske 405 über der ALD-Passivierungsschicht 404 auszubilden.
  • Ein Nassätzverfahren wird dann unter Verwendung der Ätzmaske 405 und eines Ätzmittels, das das Material der Metallschicht 403 sowie der ALD-Passivierungsschicht 404 ätzen kann (z. B. 0,1% HF), durchgeführt. Die unterschiedlichen Ätzraten von Metall und Metalloxid, in diesem Beispiel von Al und Al2O3, (z. B. um einen Faktor von mehr als 10) führen zu einer vollständigen Entfernung der ALD-Passivierungsschicht in allen Bereichen, in denen das Resist geöffnet ist, sowie an den Aluminiumseitenwänden. Da die ALD-Schicht 404 auf den Seitenwänden der (strukturierten) Metallschicht 403 und den offenen Bereichen der Zwischenpassivierungsschicht 402 nicht vorhanden ist, entsteht keine weitere Grenzfläche. Das durch Ätzen erzeugte Loch in der Metallschicht 403 oberhalb des geöffneten Bereichs der Zwischenpassivierungsschicht 402 kann beispielsweise einen Durchlass bilden, der mit einer zusätzlichen (z. B. einer abschließenden) Passivierungsschicht gefüllt wird, z. B. einem Oxid, einem Nitrid oder einer Formmasse.
  • Das Ergebnis des Ätzens ist in 2E dargestellt. Die Unterätzung der ALD-Passivierungsschicht 404 zwischen Metallschicht 403 und Resist 405 ist typischerweise vernachlässigbar (typischerweise etwa 5 μm).
  • Eine abschließende Passivierungsschicht (die z. B. ein Imid umfasst), die beispielsweise nur in Bereichen geöffnet ist, die für das Bonden genutzt werden, wie z. B. dem Anschlussflächenbereich 406 (der sich z. B. nicht von dem Rest der Metallschicht 403 unterscheidet) kann ausgebildet werden. In solchen Bereichen ist die ALD-Schicht weiter vorhanden und das Öffnen der abschließenden Passivierungsschicht wird bei der ALD-Schicht 404 beendet. Somit ist der geöffnete Bereich (z. B. der Anschlussflächenbereich 406) vor Korrosion geschützt. Die Metallschicht 403 ist beispielsweise durch das reine (fluorfreie) Aluminiumoxid der ALD-Schicht 404 geschützt und somit gut gegen Korrosion geschützt. Da nur jene Bereiche, die für Bonden genutzt werden, und bedeckte Bereiche der Metallschicht 403 eine ALD-Schutzschicht 404, z. B. eine Al2O3-Schicht aufweisen, können Probleme in Zusammenhang mit einem Haften zwischen der abschließenden Passivierungsschicht (auf der ALD-Schicht 404) und der Metallschicht 403 oder mögliche Leckstrompfade zwischen Metallleitungen der Metallschicht 403 über die ALD-Schicht 404 vermieden werden.
  • Das Bonden an die Anschlussflächenregion 406 kann durch das Durchbrechen der dünnen Schicht (z. B. etwa 5 nm bis etwa 10 nm dick) z. B. aus dem Aluminiumoxid der ALD-Schicht 404 erfolgen.
  • Da die Metallschicht 403 durch die ALD-Schicht 404 gut vor der Außenumgebung geschützt ist, kann die Halbleitervorrichtung von den Front-End-Verarbeitungseinrichtungen zu den Back-End-Verarbeitungseinrichtungen transportiert werden, ohne dass die Metallschicht Oxidation und Verunreinigung ausgesetzt wird, und sie ist während der Back-End-Verfahren, z. B. dem Zersägen, vor Korrosion und Verunreinigung geschützt.
  • 3 zeigt unterschiedliche Ansichten, die ein Verfahrensprinzip eines Atomlagenabscheidungsverfahren zeigen, das angewandt werden kann, um eine Schicht, die Aluminiumoxid umfasst, z. B. eine Aluminiumoxidschicht wie Schicht 404, über einer Metallschicht, wie z. B. der Metallschicht 403, in einem Verfahren zur Verarbeitung einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen zu erzeugen. In der nachstehenden Beschreibung wird angenommen, dass die Metallschicht 403 Kupfer umfasst oder aus Kupfer besteht; die Metallschicht 403 kann jedoch gemäß anderen Ausführungsformen auch andere Metalle oder Metalllegierungen, wie z. B. Aluminium, umfassen.
  • Die Ansichten 610 bis 670 zeigen eine Veranschaulichung eines anfänglichen Reaktionszyklus zur ALD-Erzeugung der Schicht 404, die Aluminiumoxid aufweist, wobei eine in situ eine Cu-Oxid-Reduktion und eine Passivierung durch die Aluminiumoxid umfassende Schicht 404 erzielt werden kann.
  • In einem Beispiel kann Schicht 404, die Aluminiumoxid umfasst, d. h. die Schutzschicht für das Kupfer in der Metallschicht 403, nach der abschließenden Behandlung der Metallschicht 403, z. B. nach der Kristallisation von Kupfer und/oder Vergüterungsverfahren, aufgebracht und/oder abgeschieden werden. Ein Vergütungsverfahren vor dem Abscheiden der Schicht 404, die Aluminiumoxid aufweist, kann eine gewünschte Kristallisation der abschließenden Metallisierung liefern.
  • Formgas, z. B. ein Gemisch von Stickstoff und Wasserstoff, kann etwaiges Kupferoxid, das sich in der Metallschicht 403 gebildet hat, zu Kupfer reduzieren. Aus unterschiedlichen Gründen kann jedoch z. B. selbst nach der Anwendung eines Formgases dennoch ein dünnes natives Oxid 652, z. B. Kupferoxid, auf den Oberflächen vorliegen, z. B. auf der Oberseite der Metallschicht 403. Oxidierende Vorläufer, wie z. B. Wasser und/oder Alkohol, z. B. Isopropanol oder Ethanol oder Methanol, können auf Oberflächen der Metallschicht 403 (in Ansicht 610) aufgebracht werden.
  • In Ansicht 620 kann ein Aluminium-ALD-Vorläufer (Aluminium-ALD-Precursor) 654 über der Metallschicht 403 aufgebracht werden. Bei diesem Aluminiumvorläufer (Aluminium-Precursor) 654 handelt es sich typischerweise um Trimethylaluminium (Al(CH3)3) (TMA).
  • Wie in Ansicht 620 dargestellt kann der Aluminium-ALD-Vorläufer 654 (nachstehend: TMA) in der Lage sein, das native Oxid 652 in der Anfangsphase der ALD-Erzeugung von Aluminiumoxid zu reduzieren. Wie in 620 dargestellt kann TMA 654 über Al-O-Cu-Bindungen, die Al-CH3-Bindungen von TMA 654 ersetzen, auf die oxidierte Metallanschlussflächenoberfläche chemisorbiert werden, bis die Oberfläche mit chemisorbiertem TMA 656 gesättigt ist, wie in Ansicht 630 dargestellt ist. Überschüssige CH3-Gruppen 658 und überschüssiges TMA 654 können wie in Ansicht 640 dargestellt mit inertem Gas gespült werden.
  • In Ansicht 650 kann ein oxidierender Vorläufer, z. B. Wasser 662 (wie in Ansicht 650 dargestellt) und/oder Alkohole (z. B. Isopropanol (IPA), in Ansicht 650 nicht dargestellt) aufgebracht werden, um Methylgruppen des chemisorbierten TMA 654 durch OH-Gruppen zu ersetzen und Al-O-Al-Bindungen zwischen nebeneinander liegenden chemisorbierten TMA-Molekülen 654 zu bilden. Die Chemisorption von Wasser und/oder Alkoholen kann stattfinden, bis eine Oberflächensättigung wie in Ansicht 660 dargestellt eingetreten ist.
  • Das Spülen mit inertem Gas kann in Ansicht 607 durchgeführt werden, um überschüssige Methylgruppen 664 und Wasser 662 (und/oder Alkohole) zu entfernen. Die in Ansicht 670 dargestellte Oberflächenstruktur kann dann als Ausgangsoberfläche für einen weiteren ALD-Reaktionszyklus dienen. Während der Anwendung von ALD zur Abscheidung einer Aluminiumoxidschicht 404 entsteht aufgrund der reduzierenden Wirkung von TMA kein Kupferoxid. Außerdem kann die Schicht 404, die Aluminiumoxid umfasst, da TMA Kupferoxid reduziert, in der Folge direkt auf der Kupferoberfläche ausgebildet und/oder abgeschieden werden.
  • Die typischen Verfahrenstemperaturen liegen in einem breiten Temperaturbereich, z. B. in einem Bereich von etwa Raumtemperatur bis etwa 450°C, z. B. zwischen etwa 80 und etwa 400°C, was mit Cu vollständig kompatibel ist. In Fällen, in welchen Kupfer, z. B. durch Wasser, besonders korrosionsanfällig ist, kann die Abscheidung mit TMA und Alkohol, z. B. Isopropanol, anstelle von Wasser durchgeführt werden.
  • Es ist klar, dass das Abscheiden der Schicht 404, die Aluminiumoxid umfasst, über der Metallschicht 403 das Auftreten einer chemischen Reaktion auf der Oberfläche der Metallschicht 403 umfassen kann, so dass Kupferoxide von der Metallschicht 403 entfernt werden.
  • Das Abscheiden von Schicht 404, die Aluminiumoxid umfasst, über der Metallschicht 403 kann das Abscheiden der Schicht 404, die Aluminiumoxid umfasst, über der Metallschicht 403 so umfassen, dass die Schicht 404, die Aluminiumoxid umfasst, die Bildung eines Kupferoxids auf der Oberfläche der Metallschicht 403 verhindert.
  • Das Abscheiden von Schicht 404, die Aluminiumoxid umfasst, über der Metallschicht 403 kann das Abscheiden der Schicht 404, die Aluminiumoxid umfasst, über der Metallschicht 403 umfassen, wobei die Schicht 404, die Aluminiumoxid umfasst, das Entstehen von Kupferstrukturen aus der Metallschicht 403 verhindern kann. Das Atomlagenabscheidungsverfahren kann gemäß einigen Ausführungsformen einen Aluminiumvorläufer, typischerweise Trimethylaluminium (TMA), und einen oxidierenden Vorläufer, typischerweise Wasser oder Sauerstoff und/oder Ozon, umfassen. Gemäß anderen Ausführungsformen kann das Atomlagenabscheidungsverfahren für Aluminiumoxid Alkohol (z. B. Isopropanol) als oxidierenden Vorläufer umfassen.
  • Der Zyklus (wie durch Ansicht 610 bis 670 veranschaulicht) kann wiederholt werden, bis eine erwünschte Dicke der Schicht 404, die Aluminiumoxid umfasst, erreicht werden kann.
  • Verschiedene Ausführungsformen stellen eine Schutzschicht für Kupfer bereit, die Aluminiumoxid umfasst. Die Aluminiumoxidschicht 404, z. B. amorphes Aluminiumoxid, kann gegenüber Umwelteinflüssen, z. B. erhitzen, stabil und ausreichend dicht gegenüber Feuchtigkeit sein. Selbst bei Erhitzen auf 300°C bleibt die Schicht 404, die Aluminiumoxid umfasst, über der Kupferanschlussfläche 403 stabil, ohne sich zu zersetzen. Außerdem kann die Bildung von Kupferoxid verhindert werden.
  • Die Schicht 404, die Aluminiumoxid umfasst, wird mittels ALD abgeschieden, wodurch eine herausragende konforme Beschichtung über Metallstrukturen, z. B. der Metallschicht 403, erzeugt wird. Die Schicht 404, die Aluminiumoxid umfasst, kann einen hervorragenden Schutz für Kupfer gegenüber Oxidation bereitstellen. Außerdem kann das Abscheiden der Schicht 404, die Aluminiumoxid umfasst, unter Anwendung von ALD anfänglich vorhandene Metalloxidschichten, z. B. Kupferoxid, während des ersten Zyklus des Aluminiumvorläufers entfernen. Die Schicht 404, die Aluminiumoxid umfasst, kann einen herausragenden Schutz gegen Elektrochemie bereitstellen, weshalb es nicht zur Entstehung von Dendriten kommt. Die Schicht 404, die Aluminiumoxid umfasst, stellt ausgezeichnete Betriebskosten bereit, d. h. die Abscheidung ist kostengünstig, da nur sehr dünne Aluminiumoxidschichten genutzt werden, z. B. etwa 50 nm dick, oder z. B. Chargenverfahren angewandt werden, z. B. durch Abscheidung in einem vertikalen Ofen. Die Schicht 404, die Aluminiumoxid umfasst, kann auch genutzt werden, um andere Metalloberflächen zu schützen und kann auf fast jedem Material abgeschieden werden.

Claims (11)

  1. Verfahren (100) zur Verarbeitung einer Halbleitervorrichtung, das Folgendes aufweist: das Ausbilden einer abschließenden Metallschicht (403); das Ausbilden einer ALD-Passivierungsschicht (404) über der abschließenden Metallschicht (403); und das gemeinsame Strukturieren der ALD-Passivierungsschicht (404) und der abschließenden Metallschicht (403) zur Ausbildung einer strukturierten Metallschicht (403) und einer strukturierten ALD-Passivierungsschicht (404), wobei die strukturierte Metallschicht (403) einen Anschlussflächenbereich (406) aufweist, der von der strukturierten ALD-Passivierungsschicht (404) bedeckt ist, wobei die ALD-Passivierungsschicht (404) durch ein Atomlagenabscheidungsverfahren über der abschließenden Metallschicht (403) ausgebildet wird.
  2. Verfahren (100) nach Anspruch 1, wobei die ALD-Passivierungsschicht (404) ein Metalloxid aufweist.
  3. Verfahren (100) nach Anspruch 2, wobei das Metalloxid ein Oxid ist, das sich von einem nativen Oxid des Materials der abschließenden Metallschicht unterscheidet.
  4. Verfahren (100) nach einem der Ansprüche 1 bis 3, wobei die ALD-Passivierungsschicht (404) Aluminiumoxid aufweist.
  5. Verfahren (100) nach einem der Ansprüche 1 bis 4, wobei das Atomlagenabscheidungsverfahren einen Aluminiumvorläufer (654) aufweist, der Trimethylaluminium aufweist; oder wobei das Atomlagenabscheidungsverfahren zumindest einen oxidierenden Vorläufer aus der folgenden Gruppe oxidierender Vorläufer aufweist, zu der Wasser, Alkohol, Isopropanol, Ethanol und Methanol gehören.
  6. Verfahren (100) nach einem der Ansprüche 1 bis 5, wobei die ALD-Passivierungsschicht (404) über der gesamten Oberfläche der abschließenden Metallschicht (403) ausgebildet wird.
  7. Verfahren (100) nach einem der Ansprüche 1 bis 6, wobei das Strukturieren der ALD-Passivierungsschicht (404) und der abschließenden Metallschicht (403) das Ausbilden einer Maske (405), das Strukturieren der Maske (405) und das Ätzen der ALD-Passivierungsschicht (404) und der Metallschicht (403) unter Verwendung der strukturierten Maske (405) aufweist.
  8. Verfahren (100) nach einem der Ansprüche 1 bis 7, wobei die Maske (405) ein Ätzresist aufweist.
  9. Verfahren (100) nach Anspruch 7 oder 8, wobei die Maske (405) den Anschlussflächenbereich (406) abdeckt.
  10. Verfahren (100) nach einem der Ansprüche 1 bis 9, wobei das Ätzen der ALD-Passivierungsschicht (404) und der Metallschicht (403) das Trocken- oder Nassätzen der ALD-Passivierungsschicht (404) und der Metallschicht (403) aufweist.
  11. Verfahren (100) nach einem der Ansprüche 1 bis 10, wobei die abschließende Metallschicht (403) zumindest ein Metall aus der folgenden Gruppe von Metallen aufweist, zu der Kupfer, Silber, Palladium, Wolfram, Aluminium und Zinn gehören.
DE102014119360.1A 2013-12-23 2014-12-22 Verfahren zur verarbeitung einer halbleitervorrichtung Active DE102014119360B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/138,158 US9165821B2 (en) 2013-12-23 2013-12-23 Method for providing a self-aligned pad protection in a semiconductor device
US14/138,158 2013-12-23

Publications (2)

Publication Number Publication Date
DE102014119360A1 DE102014119360A1 (de) 2015-06-25
DE102014119360B4 true DE102014119360B4 (de) 2017-02-02

Family

ID=53275543

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014119360.1A Active DE102014119360B4 (de) 2013-12-23 2014-12-22 Verfahren zur verarbeitung einer halbleitervorrichtung
DE102014019828.6A Active DE102014019828B3 (de) 2013-12-23 2014-12-22 Verfahren zur Verarbeitung einer Halbleitervorrichtung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102014019828.6A Active DE102014019828B3 (de) 2013-12-23 2014-12-22 Verfahren zur Verarbeitung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US9165821B2 (de)
CN (1) CN104733288B (de)
DE (2) DE102014119360B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368436B2 (en) 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
US9640419B2 (en) 2014-08-04 2017-05-02 Infineon Technologies Ag Carrier system for processing semiconductor substrates, and methods thereof
US10316406B2 (en) * 2015-10-21 2019-06-11 Ultratech, Inc. Methods of forming an ALD-inhibiting layer using a self-assembled monolayer
DE102017113515B4 (de) * 2017-06-20 2019-01-24 Infineon Technologies Ag Verfahren zum Bilden eines elektrisch leitfähigen Kontakts und elektronische Vorrichtung
DE102017216453B4 (de) 2017-09-18 2024-02-22 Robert Bosch Gmbh Kontaktanordnung mit einem Halbleiter und Verfahren zu deren Herstellung
US11538777B2 (en) 2020-07-01 2022-12-27 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
US11776922B2 (en) 2020-07-01 2023-10-03 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
WO2022005654A1 (en) * 2020-07-01 2022-01-06 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
CN112921303A (zh) * 2021-01-22 2021-06-08 上海交通大学 一种在金属铜上形成保护层的方法
FR3135347A1 (fr) * 2022-05-09 2023-11-10 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication d’une structure d’interconnexion de circuit intégré

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130147032A1 (en) * 2011-12-07 2013-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4911786A (en) * 1989-04-26 1990-03-27 International Business Machines Corporation Method of etching polyimides and resulting passivation structure
US20010009812A1 (en) * 1999-11-12 2001-07-26 Annapragada Rao V. Process to improve adhesion of cap layers in integrated circuits
KR100772903B1 (ko) * 2006-10-23 2007-11-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN100539016C (zh) * 2007-04-24 2009-09-09 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器及其制造方法
CN102446757A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种双层钝化保护层的铝衬垫的制造方法
CN103050418B (zh) * 2011-10-13 2015-05-27 北大方正集团有限公司 一种压焊块制作方法及压焊块
CN103390647A (zh) * 2012-05-10 2013-11-13 无锡华润上华半导体有限公司 一种功率mos器件结构
US20140110838A1 (en) * 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
CN103035512B (zh) * 2012-11-02 2015-08-19 上海华虹宏力半导体制造有限公司 一种非感光性聚酰亚胺钝化层的制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130147032A1 (en) * 2011-12-07 2013-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.I. Abdulagatov: Al2O3 and TiO2 Atomic Layer Deposition on Copper for Water Corrosion Resistance. In: ACS Appl. Mater. Interfaces, 3, 2011, 12, 4593-4601. *
A.I. Abdulagatov: Al2O3 and TiO2 Atomic Layer Deposition on Copper for Water Corrosion Resistance. In: ACS Appl. Mater. Interfaces, 3, 2011, 12, 4593–4601.

Also Published As

Publication number Publication date
US9385031B2 (en) 2016-07-05
DE102014119360A1 (de) 2015-06-25
US20150179507A1 (en) 2015-06-25
CN104733288A (zh) 2015-06-24
US20150357234A1 (en) 2015-12-10
DE102014019828B3 (de) 2017-09-14
CN104733288B (zh) 2017-09-15
US9165821B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
DE102014119360B4 (de) Verfahren zur verarbeitung einer halbleitervorrichtung
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102014020127B4 (de) Verfahren zum bearbeiten eines halbleiterwerkstücks
DE102013101935B4 (de) Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102016100856B4 (de) Vertikaler Metall-Isolator-Metall-Kondensator und Herstellungsverfahren dafür
DE112009000670T5 (de) Metallgatterstruktur und Verfahren zum Herstellen derselben
TWI567895B (zh) 形成積體電路結構的方法及其結構
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE102020100942A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3815569A1 (de) Verfahren zum selektiven abscheiden eines leitenden materials bei der herstellung integrierter schaltungen
DE102017127668A1 (de) Chemische Reinigung einer Halbleitervorrichtung
DE102013109375B4 (de) Verfahren zum verarbeiten eines wafers
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
DE102008049720B4 (de) Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE102011053259B4 (de) Verfahren zur herstellung einer halbleiterstruktur
DE10344273A1 (de) Verbesserter Kontakt für Speicherzellen
DE102018202132B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einem im Wesentlichen geraden Kontaktprofil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102014019828

Country of ref document: DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative