DE102012004084B4 - Graben-MOSFET mit Abschirmdielektrikum, Abschirmelektrode und Interpolydielektrikum sowie Verfahren zu seiner Herstellung - Google Patents

Graben-MOSFET mit Abschirmdielektrikum, Abschirmelektrode und Interpolydielektrikum sowie Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102012004084B4
DE102012004084B4 DE102012004084.9A DE102012004084A DE102012004084B4 DE 102012004084 B4 DE102012004084 B4 DE 102012004084B4 DE 102012004084 A DE102012004084 A DE 102012004084A DE 102012004084 B4 DE102012004084 B4 DE 102012004084B4
Authority
DE
Germany
Prior art keywords
dielectric
trench
interpolar
shielding
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012004084.9A
Other languages
English (en)
Other versions
DE102012004084A1 (de
Inventor
Dean E. Probst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE102012004084A1 publication Critical patent/DE102012004084A1/de
Application granted granted Critical
Publication of DE102012004084B4 publication Critical patent/DE102012004084B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Graben-MOSFET, umfassend:ein Abschirmdielektrikum (130; 230), das innerhalb eines Grabens (110; 210) angeordnet ist, der entlang einer Achse (X) innerhalb einer Epitaxialschicht (160; 204) eines Halbleiters ausgerichtet ist;eine Abschirmelektrode (120; 220), die innerhalb des Abschirmdielektrikums (130; 230) angeordnet und entlang der Achse (X) ausgerichtet ist;ein erstes Interpolydielektrikum (234), das einen Abschnitt aufweist, der eine Ebene senkrecht zu der Achse (X) schneidet, wobei die Ebene die Abschirmelektrode (120; 220) schneidet;ein zweites Interpolydielektrikum (232), das einen Abschnitt aufweist, der die Ebene schneidet und zwischen dem ersten Interpolydielektrikum (234) und der Abschirmelektrode (120; 220) angeordnet ist;ein Gate-Dielektrikum (136; 236), das einen ersten Abschnitt aufweist, der an dem ersten Interpolydielektrikum (234) angeordnet ist und an dem zweiten Interpolydielektrikum (232), welches an der Abschirmelektrode (120, 220) angeordnet ist; undeine Gate-Elektrode (140; 240), die über der Abschirmelektrode (120; 220) angeordnet ist und die zumindest durch das Gate-Dielektrikum (136; 236) von der Abschirmelektrode (120; 220) abgeschirmt ist, das Gate-Dielektrikum (136; 236) mit einem zweiten Abschnitt, welcher direkt mit der Gate-Elektrode (140; 240) in Kontakt ist und direkt mit einer Seitenwand des Grabens (110; 210) in Kontakt ist.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft ein Interpolydielektrikum einer MOSFET-Vorrichtung (Metal-Oxide-Semiconductor Field-Effect-Transistor MOSFET, Metalloxidhalbleiter-Feldeffekttransistor).
  • Hintergrund
  • Abschirm-Gate-Graben-MOSFET-Vorrichtungen (Metal-Oxide-Semiconductor Field-Effect-Transistor MOSFET, Metalloxidhalbleiter-Feldeffekttransistor) sind dahingehend von Vorteil, dass die Abschirmelektrode zur Verringerung der Gate-Drain-Kapazität (Cgd) und/oder zur Verbesserung der Durchschlagsspannung der Gate-Graben-MOSFET-Vorrichtung verwendet werden kann. Bei bekannten Abschirm-Gate-Graben-MOSFETs kann ein Graben eine Abschirmelektrode beinhalten, die unter einer Gate-Elektrode angeordnet ist. Die Abschirmelektrode kann von benachbarten Siliziumbereichen durch ein Abschirmoxid (beispielsweise ein Abschirmdielektrikum) isoliert sein, das im Allgemeinen dicker als ein Gate-Oxid (beispielsweise ein Gate-Dielektrikum) um die Gate-Elektrode herum ist. Die Gate-Elektrode und die Abschirmelektrode können voneinander durch eine dielektrische Schicht isoliert sein, die auch als IPD-Schicht (Inter-Poly Dielectric IPD, Interpolydielektrikum) bezeichnet wird. Die IPD-Schicht ist im Allgemeinen von ausreichender Güte und Dicke, um die erforderliche Spannung zwischen der Gate-Elektrode und der Abschirmelektrode zu unterstützen.
  • Bekannte Abschirm-Gate-Graben-MOSFET-Vorrichtungen können eine Anzahl von Unzulänglichkeiten aufweisen. Erstens kann die Gate-Elektrode scharfe Bodenecken aufweisen, die zusammen mit der flachen oberen Oberfläche der Abschirmelektrode zu vergleichsweise hohen elektrischen Feldern in diesen Bereichen führen können. Zweitens können bekannte Verfahren zur Bildung der IPD-Schicht eine Oxidschicht auf den Mesas zwischen Gräben bewirken. Diese Oxidschicht kann an einem bestimmten Punkt nach der Bildung der Gate-Elektrode entfernt werden. Bei der Entfernung dieses Oxids kann jedoch ein Ätzen des Gate-Oxids die Grabenwände hinab erfolgen, was zu Gate-Kurzschlüssen und/oder zu einer Gate-Leckage führen kann. Andere bekannte Techniken verknüpfen die Bildung der IPD-Schicht mit der Bildung des Gate-Dielektrikums, weshalb die Dicke der IPD-Schicht auf ein eingestelltes Vielfaches der Dicke des Gate-Dielektrikums beschränkt ist. Dies ermöglicht gegebenenfalls keine unabhängige Optimierung des Gate-Dielektrikums und/oder der IPD-Schicht. Daher besteht Bedarf an einer Einrichtung und einem Verfahren im Zusammenhang mit der Bildung einer Abschirm-Gate-Graben-MOSFET-Vorrichtung, um die Unzulänglichkeiten der vorliegenden Technologie zu überwinden und weitere neuartige und innovative Merkmale bereitzustellen.
  • So beschreibt beispielsweise die Druckschrift US 2009 / 0 321 812 A1 eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung und insbesondere eine Halbleitervorrichtung mit Ladungsspeicherschichten auf beiden Seiten eines Grabenabschnitts und ein Verfahren zu deren Herstellung.
  • In einem anderen Beispiel beschreibt die Druckschrift US 2010 / 0 006 928 A1 Strukturen und Verfahren zum Bilden von Zwischenelektroden-Dielektrika (IEDs, bzw. inter-electrode dielectrics) und anderen dielektrischen Bereichen in abgeschirmten und nicht abgeschirmten Graben-Feldeffekttransistoren (FETs).
  • Zusammenfassung
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand abhängiger Ansprüche.
  • Beinhalten kann eine Einrichtung bei einem allgemeinen Aspekt ein Abschirmdielektrikum, das innerhalb eines Grabens angeordnet ist, der entlang einer Achse innerhalb einer Epitaxialschicht eines Halbleiters ausgerichtet ist, und eine Abschirmelektrode, die innerhalb des Abschirmdielektrikums angeordnet und entlang der Achse ausgerichtet ist. Beinhalten kann die Einrichtung ein erstes Interpolydielektrikum, das einen Abschnitt aufweist, der eine Ebene senkrecht zu der Achse schneidet, wo die Ebene die Abschirmelektrode schneidet, und ein zweites Interpolydielektrikum, das einen Abschnitt aufweist, der die Ebene schneidet und zwischen dem ersten Interpolydielektrikum und der Abschirmelektrode angeordnet ist. Die Einrichtung kann zudem ein Gate-Dielektrikum beinhalten, das einen Abschnitt aufweist, der an dem ersten Interpolydielektrikum angeordnet ist.
  • Beinhalten kann eine Einrichtung bei einem weiteren allgemeinen Aspekt ein Abschirmdielektrikum, das innerhalb eines Grabens angeordnet ist, der entlang einer Achse innerhalb einer Epitaxialschicht eines Halbleiters ausgerichtet ist, und eine Abschirmelektrode, die innerhalb des Abschirmdielektrikums angeordnet und entlang der Achse ausgerichtet ist. Beinhalten kann die Einrichtung ein erstes Interpolydielektrikum, das einen Abschnitt aufweist, der einen Ring definiert, der entlang einer Ebene ausgerichtet ist, die die Abschirmelektrode schneidet, wo die Ebene senkrecht zu der Achse ist, und ein zweites Interpolydielektrikum, das einen Abschnitt aufweist, der zwischen dem Abschnitt des ersten Interpolydielektrikums und der Abschirmelektrode angeordnet ist. Die Einrichtung kann zudem ein Gate-Dielektrikum beinhalten, das einen Abschnitt aufweist, der mit dem ersten Interpolydielektrikum gekoppelt ist.
  • Beinhalten kann ein Verfahren bei wieder einem anderen allgemeinen Aspekt ein Bilden einer Abschirmelektrode innerhalb eines Abschirmdielektrikums mit Anordnung innerhalb eines Grabens einer Epitxialschicht eines Halbleiters und ein Entfernen eines ersten Abschnittes des Abschirmdielektrikums mit Anordnung über der Abschirmelektrode derart, dass ein zweiter Abschnitt des Abschirmdielektrikums mit einer Wand des Grabens gekoppelt bleibt. Beinhalten kann das Verfahren zudem ein innerhalb des Grabens erfolgendes Bilden eines Interpolydielektrikums, das eine Dicke entlang des zweiten Abschnittes des Abschirmdielektrikums aufweist, die kleiner als eine kombinierte Dicke des ersten Abschnittes des Abschirmdielektrikums und des zweiten Abschnittes des Abschirmdielektrikums ist.
  • Details einer oder mehrerer Implementierungen sind in der begleitenden Zeichnung und der nachfolgenden Beschreibung niedergelegt. Weitere Merkmale erschließen sich aus der Beschreibung und der Zeichnung sowie aus den Ansprüchen.
  • Figurenliste
    • 1 ist ein Blockdiagramm zur Darstellung einer Querschnittsansicht einer Abschirm-Gate-Graben-MOSFET-Vorrichtung (Metal-Oxide-Semiconductor Field-Effect-Transistor MOSFET, Metalloxidhalbleiter-Feldeffekttransistor) entsprechend einem Ausführungsbeispiel.
    • 2A bis 2G sind schematische Querschnittsansichten in verschiedenen Phasen der Bildung einer abgeschirmten MOSFET-Vorrichtung entsprechend einem Ausführungsbeispiel.
    • 2H ist eine schematische Querschnittsansicht der abgeschirmten MOSFET-Vorrichtung von 2G.
    • 3 ist ein Flussdiagramm zur Darstellung eines Verfahrens zum Bilden der abgeschirmten Elektrode von 2A bis 2H.
    • 4A bis 4F sind schematische Querschnittsansichten in verschiedenen Phasen der Bildung einer abgeschirmten MOSFET-Vorrichtung 400 entsprechend einem Ausführungsbeispiel.
    • 4G ist eine schematische Querschnittsansicht der abgeschirmten MOSFET-Vorrichtung von 4F.
    • 5 ist ein Flussdiagramm zur Darstellung eines Verfahrens zur Bildung der abgeschirmten Elektrode von 4A bis 4G.
    • 6A bis 6E sind schematische Querschnittsansichten in verschiedenen Phasen der Bildung einer abgeschirmten MOSFET-Vorrichtung 600 entsprechend einem Ausführungsbeispiel.
    • 6F ist eine schematische Querschnittsansicht der abgeschirmten MOSFET-Vorrichtung von 6E.
    • 7 ist ein Flussdiagramm zur Darstellung eines Verfahrens zur Bildung der abgeschirmten Elektrode von 6A bis 6E.
  • Detailbeschreibung
  • 1 ist ein Blockdiagramm zur Darstellung einer Querschnittsansicht einer Abschirm-Gate-Graben-MOSFET-Vorrichtung 100 entsprechend einem Ausführungsbeispiel. Die Abschirm-Gate-Graben-MOSFET-Vorrichtung 100 kann als abgeschirmte MOSFET-Vorrichtung bezeichnet werden, da die MOSFET-Vorrichtung eine Abschirmelektrode 140 beinhaltet.
  • Wie in 1 gezeigt ist, ist eine Epitaxialschicht 160 (beispielsweise vom N-Typ) über einem Substrat 162 (beispielsweise einem N+-Substrat) angeordnet. Source-Bereiche 166 (beispielsweise N+-Source-Bereiche) und Körperbereiche 164 (beispielsweise Schwerkörperbereiche, P+-Körperbereiche) sind in Körperbereichen 168 (beispielsweise vom P-Typ) mit Bildung in der Epitaxialschicht 160 angeordnet. Ein Graben 110 erstreckt sich durch den Körperbereich 160 und endet in einem Driftbereich 167 innerhalb der Epitaxialschicht 160 (was auch als Epitaxialbereich bezeichnet werden kann) und/oder in einem N+-Substrat (nicht gezeigt). Der Graben 110 beinhaltet ein Abschirmoxid 130, das innerhalb des Grabens 110 angeordnet und um eine Abschirmelektrode 120 (um wenigstens einen Teil derselben) herum angeordnet ist, wobei das Abschirmoxid 130 unter einer Gate-Elektrode 140 angeordnet ist, die (wenigstens teilweise) von einem Gate-Oxid 136 (was auch als Gate-Oxidabschnitt bezeichnet werden kann) umgeben ist. Bei einigen Ausführungsbeispielen können die Abschirmelektrode 120 und/oder die Gate-Elektrode 140 unter Verwendung eines Polysiliziummaterials gebildet werden.
  • Wie in 1 gezeigt ist, kann eine Source-Elektrode 170 über der abgeschirmten MOSFET-Vorrichtung 100 angeordnet (beispielsweise aufgebracht, gebildet) sein, und es kann ein Drain-Kontakt 150 unter dem Substrat 162 angeordnet (beispielsweise aufgebracht, gebildet) sein. Eine Isolierschicht 190 kann zwischen der Gate-Elektrode 140 und der Source-Elektrode 170 angeordnet sein. Die abgeschirmte MOSFET-Vorrichtung 100 kann dafür ausgestaltet sein, durch Anlegen einer Spannung (beispielsweise einer Gate-Spannung, einer Gate-zu-Source-Spannung) an der Gate-Elektrode 140 der abgeschirmten MOSFET-Vorrichtung 100 zu arbeiten (beispielsweise aktiviert zu werden), was wiederum die abgeschirmte MOSFET-Vorrichtung 100 dadurch einschalten kann, dass Kanäle benachbart zu dem Gate-Oxid 136 gebildet werden, damit ein Strom zwischen den Source-Bereichen 166 und dem Drain-Kontakt 150 fließen kann.
  • Wie in 1 gezeigt ist, sind der Graben 110, die Abschirmelektrode 120 und die Gate-Elektrode 140 entlang einer Längsachse X ausgerichtet (beispielsweise im Wesentlichen ausgerichtet) (und/oder bezüglich derselben zentriert). Bei diesem Ausführungsbeispiel sind der Graben 110, die Abschirmelektrode 120 und die Gate-Elektrode 140 zudem um die Längsachse X im Wesentlichen zentriert. Die Längsachse X kann senkrecht zu oder im Wesentlichen senkrecht zu einer Ebene (oder Achse) sein, entlang derer das Substrat 162, die Epitaxialschicht 160 und dergleichen mehr ausgerichtet (und/oder zentriert) sind.
  • Bei diesem Ausführungsbeispiel kann ein IPD-Bereich (Inter-Poly Dielectric IPD, Interpolydielektrikum) (der durch eine gestrichelte Linie dargestellt ist) innerhalb der abgeschirmten MOSFET-Vorrichtung 100 mit verschiedenen Oxidschichten (die kollektiv eine IPD-Schicht definieren können) ausgestaltet sein. Bei einigen Ausführungsbeispielen kann der IPD-Bereich 180 eine Kombination aus thermischen Oxiden und aufgebrachten Oxiden sein, die innerhalb der abgeschirmten MOSFET-Vorrichtung 100 während einer Bearbeitung (beispielsweise einer Halbleiterbearbeitung) der abgeschirmten MOSFET-Vorrichtung 100 gebildet werden. Wie in 1 dargestellt ist, können die Oxide in dem IPD-Bereich 180 andere als das Abschirmoxid 130 sein (beispielsweise getrennt von diesem hergestellt werden). Ein oder mehrere Oxide, die in dem IPD-Bereich 180 beinhaltet sind, können bei einigen Ausführungsbeispielen beispielsweise während Prozessschritten hergestellt werden, die verschieden von den Prozessschritten (oder auch getrennt von diesen), die zur Bildung des Abschirmoxids 130 verwendet werden, sind.
  • Der IPD-Bereich 180 (oder Abschnitte hiervon) kann gebildet werden, um unerwünschte Vorsprünge (nicht gezeigt) der Gate-Elektrode 140, die während eines thermischen IPD-Prozesses gebildet werden können, zu beseitigen oder merklich zu verringern. Bei einigen Ausführungsbeispielen können dann, wenn die Gate-Elektrode 140 unter Verwendung eines Polysiliziummaterials gebildet ist, die Vorsprünge Polysiliziumvorsprünge sein. Bei einigen Ausführungsbeispielen können sich die Vorsprünge (in 1 nicht gezeigt) der Gate-Elektrode 140 in Bereiche 182 des IPD-Bereiches 180 erstrecken, die, wie in 1 gezeigt ist, seitlich zu (und/oder benachbart zu) der Abschirmelektrode 120 sind. Entsprechend können sich die Vorsprünge unter einer oberen Oberfläche 122 der Abschirmelektrode 120 erstrecken und können „Fangzähne“ (fangs) mit einem vergleichsweise scharfen Punkt (bei einer Betrachtung im Querschnitt) definieren. Die Vorsprünge (falls vorhanden) der Gate-Elektrode 140 können zu einer vergleichsweise hohen (und nicht erwünschten) Eingabekapazität (beispielsweise Gate-zu-Source-Kapazität (Cgs) und/oder zu unerwünschten Umkehrleckströmen (beispielsweise Gate-Leckströmen (Igss)) führen.
  • Daher kann die Bildung des IPD-Bereiches 110 entsprechend der vorliegenden Beschreibung zur Beseitigung (oder Verringerung) der Vorsprünge zu einer verringerten Eingabekapazität und/oder zu verringerten Umkehrleckströmen führen. Zudem kann die Bodenoberfläche 142 der Gate-Elektrode 140 ohne (oder im Wesentlichen ohne) Vorsprünge sein und entlang oder im Wesentlichen entlang der Ebene Y ausgerichtet sein, die senkrecht zu (oder im Wesentlichen senkrecht zu) der Längsachse X ist. Mit anderen Worten, die Bodenoberfläche 142 der Gate-Elektrode 140 kann flach oder im Wesentlichen flach sein. Bei einigen Ausführungsbeispielen kann die Bearbeitung, die der abgeschirmten MOSFET-Vorrichtung 100 zugeordnet ist, ein dickeres Feldoxid (nicht gezeigt) außerhalb eines Feldes von MOSFET-Vorrichtungen, von denen die abgeschirmte MOSFET-Vorrichtung 100 ein Teil ist, im Vergleich zu einem Prozess, in dem nur das Abschirmoxid 130 als Feldoxid verwendet wird, ermöglichen.
  • Der IPD-Bereich 180 der abgeschirmten MOSFET-Vorrichtung 100 von 1 kann unter Verwendung einer Vielzahl von Bearbeitungstechniken (beispielsweise von Halbleiterbearbeitungstechniken) gebildet werden. Bei einigen Ausführungsbeispielen kann das Abschirmoxid 130 (oder wenigstens ein Teil hiervon) rückgeätzt (beispielsweise entfernt) werden, nachdem die Abschirmelektrode 120 innerhalb der abgeschirmten MOSFET-Vorrichtung 100 gebildet worden ist, um wenigstens einen Abschnitt der Siliziumwand (beispielsweise der Seitenwand) des Grabens 110 (beispielsweise der Siliziumwand, die durch den Graben 110 definiert ist) freizulegen und wenigstens einen Abschnitt (beispielsweise einer oberen Abschnitt) der Abschirmelektrode 120 freizulegen. Der freigelegte Abschnitt der Abschirmelektrode 120 und das (von dem Ätzen) freigelegte Silizium können (beispielsweise zur Bildung einer thermischen Oxidschicht) thermisch oxidiert werden, wobei sodann ein aufgebrachtes Oxid (beispielsweise ein aufgebrachter Oxidfilm, ein dünnes aufgebrachtes Oxid) zur Füllung von Lücken (beispielsweise von Lücken, wo sich ansonsten ein Vorsprung bilden würde) verwendet werden kann. Das thermische Oxid und/oder das aufgebrachte Oxid können Abschnitte des IPD-Bereiches 180 definieren. Abschnitte des thermischen Oxids und/oder Abschnitte des aufgebrachten Oxids können geätzt werden, um die Siliziumwand (beispielsweise die Seitenwand) des Grabens 110 freizulegen. Bei einigen Ausführungsbeispielen kann vor dem Ätzen der Abschnitte des thermischen Oxids und/oder des aufgebrachten Oxids ein Oxidierschritt zur Verdichtung des aufgebrachten Oxids und/oder zur Fortsetzung der Oxidierung der Abschirmelektrode 120 (die aus einem Polysiliziummaterial bestehen kann) durchgeführt werden.
  • Bei einem weiteren Beispiel kann das Abschirmoxid 130 teilweise rückgeätzt (beispielsweise teilweise entfernt) werden, sodass die Wand (beispielsweise die Seitenwand) des Grabens 110 nicht freiliegt, jedoch immer noch durch wenigstens einen Abschnitt (beispielsweise einen oberen Abschnitt) des Abschirmoxids 130 bedeckt ist. Die herausgeätzte Fläche des Abschirmoxids 130 kam mit einem aufgebrachten Oxid (beispielsweise einer dünnen Schicht eines aufgebrachten Oxids) gefüllt werden. Das aufgebrachte Oxid kann Abschnitte des IPD-Bereiches 180 definieren. Abschnitte des aufgebrachten Oxids können geätzt werden, um die Siliziumwand des Grabens 110 vor der Gate-Oxidierung freizulegen. Bei einigen Ausführungsbeispielen kann vor dem Ätzen des aufgebrachten Oxids ein Oxidierschritt durchgeführt werden, um das aufgebrachte Oxid zu verdichten und/oder die Abschirmelektrode 120 zu oxidieren (die aus einem Polysiliziummaterial bestehen kann).
  • Bei wieder einem anderen Beispiel kann das Abschirmoxid 130 zurückgeätzt (beispielsweise teilweise entfernt) werden, nachdem die Abschirmelektrode 120 innerhalb der abgeschirmten MOSFET-Vorrichtung 100 gebildet ist, um wenigstens einen Abschnitt der Siliziumwand (beispielsweise der Seitenwand) des Grabens 110 (beispielsweise die Siliziumwand, die durch den Graben 110 definiert ist) freizulegen und wenigstens einen Abschnitt (beispielsweise einen oberen Abschnitt) der Abschirmelektrode 120 freizulegen. Ein aufgebrachtes Oxid (beispielsweise ein aufgebrachter Oxidfilm, ein dünnes aufgebrachtes Oxid) kann verwendet werden, um Lücken (beispielsweise Lücken, wo ansonsten ein Vorsprung gebildet würde) zu füllen und den freigelegten Abschnitt der Abschirmelektrode 120 und das (von dem Ätzen) freigelegte Silizium zu bedecken. Das aufgebrachte Oxid kann wenigstens einen Abschnitt des IPD-Bereiches 180 definieren. Abschnitte des aufgebrachten Oxids können geätzt werden, um die Siliziumwand des Grabens 110 vor der Gate-Oxidierung freizulegen. Bei einigen Ausführungsbeispielen kann vor dem Ätzen des aufgebrachten Oxids ein Oxidierschritt durchgeführt werden, um das aufgebrachte Oxid zu verdichten und/oder das Oxidieren der Abschirmelektrode 120 (die aus einem Polysiliziummaterial bestehen kann) fortzusetzen. Weitere Details im Zusammenhang mit Bearbeitungstechniken, die zur Herstellung des IPD-Bereiches 180 von 1 verwendet werden können, sind in Verbindung mit 2 bis 7 beschrieben.
  • Bei einigen Ausführungsbeispielen können die abgeschirmte MOSFET-Vorrichtung 100 und andere MOSFET-Vorrichtungen (nicht gezeigt) ähnlich zu der abgeschirmten MOSFET-Vorrichtung 100 in einer oder mehreren diskreten Komponenten beinhaltet sein. Bei einigen Ausführungsbeispielen können die abgeschirmte MOSFET-Vorrichtung 100 und die anderen MOSFET-Vorrichtungen (nicht gezeigt) kollektiv als eine einzige MOSFET-Vorrichtung wirken.
  • Bei einigen Ausführungsbeispielen kann die abgeschirmte MOSFET-Vorrichtung 100 beispielsweise in einer Rechenvorrichtung (nicht gezeigt) beinhaltet (beispielsweise in dieser eingebaut) sein. Bei einigen Ausführungsbeispielen kann die Rechenvorrichtung beispielsweise ein Computer, ein persönlicher digitaler Assistent (Personal Digital Assistant PDA), eine Speicherkomponente (beispielsweise ein Festplattenlaufwerk), eine Host-Computer, eine elektronische Messvorrichtung, eine Datenanalysevorrichtung, ein Mobiltelefon, eine Energieversorgung, eine kraftfahrzeugtechnische elektronische Schaltung, eine elektronische Vorrichtung und/oder dergleichen mehr sein. Bei einigen Ausführungsbeispielen kann die abgeschirmte MOSFET-Vorrichtung 100 bei einer Vielzahl von Anwendungen verwendet werden, so beispielsweise bei Schaltern, die Energieversorgungen mit elektronischen Vorrichtungen unter Last verbinden.
  • Obwohl die in Verbindung mit 1 beschriebene abgeschirmte MOSFET-Vorrichtung 100 eine abgeschirmte MOSFET-Vorrichtung vom N-Typ ist, können die hier beschriebenen Prinzipien auch bei abgeschirmten MOSFET-Vorrichtungen vom P-Typ implementiert sein. Der Leitfähigkeitstyp (N-Typ und P-Typ) kann entsprechend für p-Kanal-Vorrichtungen umgekehrt werden.
  • 2A bis 2G sind schematische Querschnittsansichten in verschiedenen Phasen der Bildung einer abgeschirmten MOSFET-Vorrichtung 200 entsprechend einem Ausführungsbeispiel. Da die abgeschirmte MOSFET-Vorrichtung 200 gespiegelte Merkmale aufweist, wird die abgeschirmte MOSFET-Vorrichtung 200 anhand einer einzigen Seite beschrieben. Zudem ist die Prozessabfolge, die durch die Querschnittsansichten in 2A bis 2G dargestellt ist, rein exemplarisch. Entsprechend werden verschiedene Bearbeitungsschritte vereinfacht, und/oder es sind dazwischenliegende Verarbeitungsschritte nicht gezeigt. Obwohl die Bearbeitung von 2A bis 2G anhand von Oxiden diskutiert wird, können bei einigen Ausführungsbeispielen die Oxide durch einen beliebigen Typ von dielektrischem Material ersetzt werden.
  • Wie in 2A gezeigt ist, wird ein Graben 210 in einer Epitaxialschicht 204 unter Verwendung beispielsweise von Maskier- und/oder Siliziumätzbearbeitungstechniken gebildet. Bei einigen Ausführungsbeispielen kann der Graben 210 unter Verwendung eines Ätzprozesses gebildet werden, der gasförmige Ätzmittel beinhaltet, so beispielsweise die Chemikalien SF6/He/O2. Bei einigen Ausführungsbeispielen kann der Winkel der Wände des Grabens 210 in einem Bereich von etwa 60° relativ zu einer oberen Oberfläche der Epitaxialschicht 204 bis etwa 90° (das heißt eine vertikale Seitenwand) relativ zu der oberen Oberfläche der Epitaxialschicht 204 sein.
  • Bei einigen Ausführungsbeispielen kann die Epitaxialschicht 204 beispielsweise eine dotierte Epitaxialschicht vom n-Typ (beispielsweise vergleichsweise gering dotiert), die über einem leitfähigen (beispielsweise hochleitfähigen) Substrat vom n-Typ (nicht gezeigt) angeordnet ist, sein oder diese beinhalten. Bei einigen Ausführungsbeispielen kann die Epitaxialschicht 204 (wo die abgeschirmte MOSFET-Vorrichtung 200 gebildet wird) über dem Substrat gebildet (beispielsweise definiert, aufgebracht) werden. Bei einigen Ausführungsbeispielen kann der Graben 210 dafür ausgestaltet werden, innerhalb der Epitaxialschicht 204 zu enden oder sich tiefer derart hinein zu erstrecken, dass er innerhalb des Substrates (nicht gezeigt) endet.
  • Ein Abschirmoxid 230 zum Linieren des Grabens 210 (beispielsweise der Wände und des Bodens des Grabens 210) wie auch eine Oberfläche eines Mesa-Bereiches 206 benachbart zu dem Graben 210 werden gebildet. Bei einigen Ausführungsbeispielen kann das Abschirmoxid unter Verwendung einer Oxidierung bei vergleichsweise hoher Temperatur (beispielsweise einer Trockenoxidierung) von annähernd 800 °C bis 1200 °C (beispielsweise 1150 °C) gebildet werden. Bei einigen Ausführungsbeispielen kann die vergleichsweise hohe Temperatur der Oxidierung zu einem Abrunden der Bodenecken des Grabens 210 führen (sodass der Graben 210 einen abgerundeten Boden, wie in 2A gezeigt ist, aufweist). Bei einigen Ausführungsbeispielen kann das Abschirmoxid 210 unter Verwendung einer beliebigen Kombination eines thermisch gebildeten (beispielsweise aufgewachsenen) Oxids und/oder eines aufgebrachten Oxids gebildet werden.
  • Wie ebenfalls in 2A gezeigt ist, wird das Polysilizium aufgebracht, um den Graben 210 zu füllen, und zwar unter Verwendung einer Polysiliziumaufbringbearbeitungstechnik. Das aufgebrachte Polysilizium kann in dem Graben 210 zurückgenommen werden, um eine Abschirmelektrode 220 zu bilden. Die Abschirmelektrode 220 ist innerhalb des Abschirmoxids 230 derart angeordnet, dass wenigstens ein Abschnitt 231 des Abschirmoxids 230 über der Abschirmelektrode 220 freiliegt. Bei einigen Ausführungsbeispielen kann das Abschirmoxid 230 eine Dicke (beispielsweise eine Bodendicke am Boden des Grabens 210 und unter der Abschirmelektrode 220, eine Seitendicke entlang einer Wand des Grabens 210) von zwischen 100 Å und 2500 Å (beispielsweise 1250 A) aufweisen.
  • Die freigelegten Abschnitte 231 des Abschirmoxids 230 (beispielsweise Abschnitte des Abschirmoxids 230 über einer oberen Oberfläche 222 der Abschirmelektrode 220) (in 2A gezeigt) können (beispielsweise unter Verwendung eines Ätzprozesses) entfernt werden, sodass wenigstens ein Abschnitt einer Wand 212 (beispielsweise einer Seitenwand) des Grabens 210, wie in 2B gezeigt ist, freiliegt. Mit anderen Worten wird, wie in 2B gezeigt ist, das Abschirmoxid 230 (zur Bildung einer Ausnehmung 235 (beispielsweise einer Nut, eines Hohlraumes)) unter der oberen Oberfläche 222 der Abschirmelektrode 220 zurückgenommen (sodass wenigstens ein Abschnitt einer Wand (beispielsweise einer Seitenwand) der Abschirmelektrode 220 freigelegt wird). Wie in 2B gezeigt ist, erstreckt sich der zurückgenommene Abschnitt zwischen der Wand 212 (beispielsweise einer Seitenwand) des Grabens 210 und einer Wand (beispielsweise einer Seitenwand) der Abschirmelektrode 220. Bei einigen Ausführungsbeispielen, wo die Abschirmelektrode 220 eine Oxidkomponente beinhaltet, kann ein Nasspufferoxidätzen zur Entfernung des freigelegten Abschirmoxids 230 zur Freilegung der Wand 212 des Grabens 210 verwendet werden. Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen, nachdem die freigelegten Abschnitte 231 des Abschirmoxids 230 (in 2A gezeigt) entfernt werden, ein thermisches Oxid an der freigelegten Wand 212 des Grabens 210 gebildet werden. Bei einigen Ausführungsbeispielen kann das thermische Oxid (beispielsweise unter Verwendung eines Ätzprozesses) vor den nachfolgenden Bearbeitungsschritten entfernt Werden.
  • Wie in 2C gezeigt ist, wird eine thermische Oxidschicht 232 (beispielsweise unter Verwendung eines thermischen Oxidierprozesses) entlang der freigelegten Wände 212 des Grabens 210 über der Oberfläche (einer oberen Oberfläche) der Mesa-Bereiche 206 benachbart zu (beispielsweise zur Definition von) dem Graben 210 gebildet, sowie über dem oberen Abschnitt 222 der Abschirmelektrode 220. Das thermische Oxidierung kann den oberen Abschnitt 222 der Abschirmelektrode 220 oxidieren, was zu einem abgerundeten oberen Profil führt. Die abgerundete Oberseite der Abschirmelektrode 220 kann zu einem verringerten (beispielsweise minimierten) elektrischen Feld in Bereichen zwischen der Abschirmelektrode 220 und einer Gate-Elektrode 240 (in 2G gezeigt) führen, was später noch beschrieben wird.
  • Wie in 2C gezeigt ist, ist die Ausnehmung 235 seitlich zu (und/oder benachbart zu) der Abschirmelektrode 220 nicht gänzlich von der thermischen Oxidschicht 232 gefüllt. Anstatt dessen wird eine Ausnehmung 233 (beispielsweise ein Hohlraum, eine Nut) durch die thermische Oxidschicht 232 (die konform innerhalb der Ausnehmung 235 gebildet ist) gebildet.
  • Bei einigen Ausführungsbeispielen kann die thermische Oxidschicht 232 mittels Durchführen einer Nassoxidierung bei niedriger Temperatur, gefolgt von einer Trockenoxidierung bei hoher Temperatur gebildet werden. Bei einigen Ausführungsbeispielen kann die thermische Oxidierung eine thermische Oxidschicht 232 mit einer Dicke T1 in einem Bereich von annähernd 100 bis 1500 Å ergeben. Bei einigen Ausführungsbeispielen kann die Dicke T1 der thermischen Oxidschicht 232 größer als 1500 Å oder kleiner als 100 Å sein.
  • Bei einigen Ausführungsbeispielen kann die thermische Oxidierung bei vergleichsweise niedriger Temperatur bei annähernd 600 bis 1000 °C (beispielsweise 850 °C) derart durchgeführt werden, dass eine dickere thermische Oxidschicht 232 entlang des oberen Abschnittes der Abschirmelektrode 220 als entlang der Wände 212 (beispielsweise Dicke T1) des Grabens 210 und/oder über den Mesa-Bereichen 206 gebildet werden kann. Bei einigen Ausführungsbeispielen kann ein Dickenverhältnis in einem Bereich von 1,5 zu 1 bis 2 zu 1 wünschenswert sein. Bei einigen Ausführungsbeispielen kann beispielsweise die thermische Oxidierungsbearbeitung eine thermische Oxidschicht 232 mit einer Dicke von annähernd 1500 bis 2000 Å (beispielsweise 1850 Å entlang der oberen Oberfläche der Abschirmelektrode und eine Dicke von annähernd 1000 bis 1500 Å (beispielsweise 1250 A) entlang der Wände 212 des Grabens 210 und/oder der Mesa-Oberfläche 206 beinhalten.
  • In 2D kann eine Schicht (beispielsweise eine konforme Schicht) eines aufgebrachten Oxids 234 über der thermischen Oxidschicht 232 aufgebracht (beispielsweise gebildet) werden. Bei einigen Ausführungsbeispielen kann die aufgebrachte Oxidschicht 234 unter Verwendung von CVD-Bearbeitungstechniken (Chemical Vapor Deposition CVD, chemische Dampfaufbringung) aufgebracht werden. Die aufgebrachte Oxidschicht 234 kann beispielsweise unter Verwendung eines SACVD-TEOS/Ozon-Prozesses (Sub-Atmosperic Chemical Vapor Deposition SACVD, subatmosphärische chemische Dampfaufbringung; Tetraetyhylorthosilicate TEOS, Tetraethylorthosilikat) bei einer Temperatur von annähernd 400 °C bis 600 °C (beispielsweise bei 510 °C) und einem Druck von annähernd 300 bis 600 Torr (beispielsweise 480 Torr) gebildet werden.
  • Bei einigen Ausführungsbeispielen kann die aufgebrachte Oxidschicht 234 über der thermischen Oxidschicht 232 derart gebildet (beispielsweise aufgebracht) werden, dass eine Leerraumbildung nicht auftritt (oder im Wesentlichen nicht auftritt). Die aufgebrachte Oxidschicht 234 kann derart gebildet werden, dass die Ausnehmung 233 gänzlich mit der aufgebrachten Oxidschicht 234 gefüllt wird. Die Ausnehmung 233 kann, wenn keine Füllung (oder allenfalls eine Teilfüllung) vorhanden ist, zur Bildung eines Vorsprunges einer Gate-Elektrode (nicht gezeigt) führen. Mit anderen Worten, die Ausnehmung 233, die benachbart zu (und/oder seitlich) zu wenigstens einem Abschnitt einer Wand 221 (beispielsweise einer Seitenwand) der Abschirmelektrode 220 ist, wird gänzlich mit der aufgebrachten Oxidschicht 234 gefüllt. Entsprechend weist die aufgebrachte Oxidschicht 234 einen Vorsprung auf, der innerhalb der Ausnehmung 233 angeordnet ist. Bei einigen Ausführungsbeispielen kann zusätzlich ein Verdichtungsprozess durchgeführt werden, um die aufgebrachte Oxidschicht 234 zu verdichten. Bei einigen Ausführungsbeispielen kann eine Reflow-Prozess durchgeführt werden, um die aufgebrachte Oxidschicht 234 mittels Reflow zu bearbeiten, was Leerräume oder Defekte innerhalb der aufgebrachten Oxidschicht 234 verringern kann.
  • Bei einigen Ausführungsbeispielen ist eine Dicke T2 der aufgebrachten Oxidschicht 234 annähernd gleich einer Dicke T1 der thermischen Oxidschicht 232. Bei einigen Ausführungsbeispielen ist die Dicke T2 der aufgebrachten Oxidschicht 234 kleiner als die Dicke T1 der thermischen Oxidschicht 232 oder größer als die Dicke T1 der thermischen Oxidschicht 232. Bei einigen Ausführungsbeispielen ist eine Dicke T2 der aufgebrachten Oxidschicht 234 annähernd 100 bis 1500 Å. Bei einigen Ausführungsbeispielen kann die Dicke T2 der aufgebrachten Oxidschicht 234 größer als 1500 Å oder kleiner als 100 Å sein. Die Dicke T2 der aufgebrachten Oxidschicht 234 kann dünner als ein aufgebrachter Film sein, der bei Prozessen zum Einsatz kommen kann, bei denen der gesamte Graben mit einem aufgebrachten Film gefüllt wird. Dies kann zu verringerten Herstellungskosten führen und/oder kritische Gegebenheiten hinsichtlich des Grabenprofils, der Grabenfüllung und/oder hinsichtlich Leerräumen in dem aufgebrachten Film beseitigen (oder verringern).
  • Wie in 2E gezeigt ist, werden die thermische Oxidschicht 232 und die aufgebrachte Oxidschicht 234 den Graben 210 hinab auf eine gewünschte Länge D1 (beispielsweise unter Verwendung eines Ätzprozesses) entfernt. Bei einigen Ausführungsbeispielen werden Abschnitte der thermischen Oxidschicht 232 und/oder Abschnitte der aufgebrachten Oxidschicht 234 über dem Mesa-Bereich 206 und entlang der Wand 212 (beispielsweise einer Seitenwand) des Grabens 210 vollständig entfernt. Bei einigen Ausführungsbeispielen brauchen die thermische Oxidschicht 232 und/oder die aufgebrachte Oxidschicht 234 gegebenenfalls nicht vollständig entfernt werden.
  • Bei einigen Ausführungsbeispielen können die thermische Oxidschicht 232 und die aufgebrachte Oxidschicht 234 derart geätzt werden, dass nur ein Abschnitt der thermischen Oxidschicht 232 über der Abschirmelektrode 220 angeordnet bleibt, während Abschnitte der aufgebrachten Oxidschicht 234 innerhalb der Ausnehmung 233 erhalten bleiben. Mit anderen Worten, die thermische Oxidschicht 232 und die aufgebrachte Oxidschicht 234 können derart geätzt werden, dass die aufgebrachte Oxidschicht 234 über der Abschirmelektrode 220 gänzlich entfernt wird und nur ein Abschnitt bzw. Teil der thermischen Oxidschicht 232 über der Abschirmelektrode 220 angeordnet bleibt.
  • Bei einigen Ausführungsbeispielen kann ein Entfernen (beispielsweise ein Zurückätzen) der thermischen Oxidschicht 232 und der aufgebrachten Oxidschicht 234 unter Verwendung eines isotropischen Ätzprozesses (beispielsweise eines Nassätzprozesses) durchgeführt werden. Bei einigen Ausführungsbeispielen kann das Ätzen ein Trockenätzen mit einem anisotropischen Plasma und/oder ein Nassätzen sein oder beinhalten, um eine gewünschte Dicke T3 zu erreichen und/oder um sicherzustellen, dass das Oxid entlang der Wand 212 (beispielsweise einer Seitenwand) des Grabens 210 und/oder über dem Mesa-Bereich 206 vollständig entfernt wird. Bei einigen Ausführungsbeispielen kann zusätzlich ein Verdichtungsprozess durchgeführt werden, um die aufgebrachte Oxidschicht 234 zu verdichten. Bei einigen Ausführungsbeispielen können ein Trockenätzen und eine anschließende Verdichtung, gefolgt von einem Nassätzen durchgeführt werden.
  • Der Abschnitt beziehungsweise die Abschnitte der thermischen Oxidschicht 232 und der Abschnitt beziehungsweise die Abschnitte der aufgebrachten Oxidschicht 234, die verbleiben, können innerhalb eines IPD-Bereiches 280 (Inter-Poly Dielectric IPD, Interpolydielektrikum) angeordnet werden. Entsprechend können der Abschnitt beziehungsweise die Abschnitte der thermischen Oxidschicht 232 und der Abschnitt beziehungsweise die Abschnitte der aufgebrachten Oxidschicht 234 mit Verbleib innerhalb des Grabens 210 kollektiv eine IPD-Schicht (die auch als IPD-Dielektrikum oder Stapel bezeichnet werden kann) bilden. Bei einigen Ausführungsbeispielen kann die Dicke T3 der IPD-Schicht in dem IPD-Bereich 280 in dem Bereich von annähernd 100 bis 1500 Å sein. Bei einigen Ausführungsbeispielen kann die Dicke T3 der IPD-Schicht in dem IPD-Bereich 280 größer als 1500 Å oder kleiner als 100 Å sein. Eine Dicke T4 der IPD-Schicht in dem IPD-Bereich 280 seitlich zu der Wand (beispielsweise der Seitenwand) der Abschirmelektrode 220 (beinhaltend wenigstens einige Abschnitte der thermischen Oxidschicht 232 und der aufgebrachten Oxidschicht 234) kann größer als die Dicke T3 der IPD-Schicht in dem IPD-Bereich 280 (beinhaltend nicht unbedingt Abschnitte sowohl von der thermischen Oxidschicht 232 wie auch von der aufgebrachten Oxidschicht 234) mit Anordnung über der Abschirmelektrode 220 sein.
  • Wie in 2D gezeigt ist, kann ein Abschnitt 239 der IPD-Schicht des IPD-Bereiches 280 eine konkave Oberfläche (beispielsweise eine konkav geformte obere Oberfläche) aufweisen. Bei einigen Ausführungsbeispielen kann der Abschnitt 239 der IPD-Schicht eine Form aufweisen, die auf die Form der oberen Oberfläche 222 der Abschirmelektrode 220 abgestimmt ist.
  • Bei einigen Ausführungsbeispielen können eine IPD-Schicht des IPD-Bereiches 280 (mit Definition durch wenigstens einen Abschnitt der thermischen Oxidschicht 232 und wenigstens einen Abschnitt der aufgebrachten Oxidschicht 234) eine im Wesentlichen flache obere Oberfläche aufweisen. Mit anderen Worten, es kann eine obere Oberfläche der IPD-Schicht des IPD-Bereiches 280 entlang einer Ebene ausgerichtet (oder im Wesentlichen ausgerichtet) (und/oder bezüglich dieser zentriert) sein, die senkrecht (oder im Wesentlichen senkrecht) zu einer Längsachse (so beispielsweise einer Längsachse B, wie sie in 2G gezeigt ist) ist, entlang derer der Graben 210 ausgerichtet (und/oder zentriert) ist.
  • Bei einigen Ausführungsbeispielen kann die Dicke T3 der Oxide mit Anordnung über der Abschirmelektrode 220 in dem IPD-Bereich 280 größer oder gleich der Dicke T1 (in 2D gezeigt) und/oder der Dicke T2 (in 2D gezeigt) sein. Bei einigen Ausführungsbeispielen kann die Dicke T3 der Oxide mit Anordnung über der Abschirmelektrode 220 in dem IPD-Bereich 280 kleiner als die Dicke T1 (in 2D gezeigt) und/oder die Dicke T2 (in 2D gezeigt) sein.
  • Bei einigen Ausführungsbeispielen kann der Abschnitt der Wand 212 (beispielsweise der Seitenwand) des Grabens 210, der in 2E freiliegt, von dem Abschnitt der Wand 212 des Grabens 210, der in 2B freiliegt, verschieden sein. Zudem kann beispielsweise eine Länge des Abschnittes der Wand 212 des Grabens 210, der in 2E freiliegt, kürzer als eine Länge des Abschnittes der Wand 212 des Grabens 210, der in 2B freiliegt, sein.
  • Wie in 2F gezeigt ist, wird eine Gate-Oxidschicht 236 mit Erstreckung entlang der freigelegten Wand 212 des Grabens 210 über der IPD-Schicht in dem IPD-Bereich 280 und über den Mesa-Bereichen 206 benachbart zu dem Graben 206 ausgebildet. Da die IPD-Bildung von der Bildung der Gate-Oxidschicht 236 entkoppelt sein kann, kann die Gate-Oxidschicht 236 unabhängig derart optimiert werden, dass sie bestimmte Kennwerte aufweist.
  • Bei einigen Ausführungsbeispielen kann die Dicke T5 der Gate-Oxidschicht 236 größer oder gleich der Dicke T3 (in 2E gezeigt), der Dicke T1 der thermischen Oxidschicht 232 (in 2D gezeigt) und/oder der Dicke T2 der aufgebrachten Oxidschicht 234 (in 2D gezeigt) sein. Die DickeT5 der Gate-Oxidschicht 236 kann beispielsweise annähernd gleich der Dicke T1 der thermischen Oxidschicht 232 sein. Bei einigen Ausführungsbeispielen kann die Dicke T5 der Gate-Oxidschicht 236 kleiner als die Dicke T3 (in 2E gezeigt), die Dicke T1 der thermischen Oxidschicht 232 (in 2D gezeigt) und/oder die Dicke T2 der aufgebrachten Oxidschicht 234 (in 2D gezeigt) sein.
  • Wie in 2G gezeigt ist, kann Polysilizium in dem Graben zur Bildung wenigstens eines Abschnittes einer Gate-Elektrode 240 aufgebracht sein. Bei einigen Ausführungsbeispielen kann die Gate-Elektrode 240 derart zurückgeätzt werden, dass die Gate-Elektrode 240 innerhalb des Grabens 210 zurückgenommen ist.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen die Gate-Oxidschicht 236 mit Erstreckung über dem Mesa-Bereich 206 auf eine Dicke geätzt werden, die für Körperimplantierungen und/oder Source-Implantierungen geeignet ist. Bei einigen Ausführungsbeispielen können ein Deckenkörperimplantierungs- und Eintreibprozess zur Bildung von Körperbereichen vom p-Typ entlang eines oberen Abschnittes der Epitaxialschicht 204 durchgeführt werden. Bei einigen Ausführungsbeispielen kann eine Source-Implantierung zusammen mit einer Maskierschicht (nicht gezeigt) Verwendung finden, um einen oder mehrere Source-Bereiche zu bilden, die den Graben 210 flankieren.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen eine Isolierschicht (nicht gezeigt) über der abgeschirmten MOSFET-Vorrichtung 200 unter Verwendung einer oder mehrerer Bearbeitungstechniken gebildet werden. Bei einigen Ausführungsbeispielen kann die Isolierschicht ein dielektrisches Material sein, darunter Materialien wie Borphosphosilikat-Glas (BPSG), Phosphosilikat-Glas (PSG) oder Borsilikat-Glas (BSG). Bei einigen Ausführungsbeispielen kann die Isolierschicht unter Verwendung beispielsweise eines CVD-Prozesses aufgebracht werden, bis eine gewünschte Dicke erreicht ist. Bei einigen Ausführungsbeispielen kann eine Maskierschicht verwendet werden, um wenigstens einige Abschnitte der Isolierschicht zur Freilegung von Oberflächen eines oder mehrerer Körperbereiche und/oder eines oder mehrerer Source-Bereiche gemäß Definition durch die Maskierschicht zu entfernen. Bei einigen Ausführungsbeispielen kann ein Siliziumätzen (beispielsweise ein Trockenätzen) durchgeführt werden, um die freigelegten Oberflächenbereiche zurückzunehmen. Die zurückgenommenen Siliziumbereiche können beispielsweise als Kontaktöffnungen dienen oder diese ermöglichen.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen eine Schwerkörperimplantierung zur Bildung eines oder mehrerer selbstausgerichteter Schwerkörperbereiche vom p-Typ in einem oder mehreren Körperbereichen durchgeführt werden. Bei einigen Ausführungsbeispielen kann ein mittels Reflow-Bearbeiten der Isolierschicht durchgeführt werden, um ein geeignetes Seitenverhältnis für die Kontaktöffnungen und/oder eine gewünschte Stufenabdeckung für eine Metallschicht zu erhalten, die in einem anschließenden Schritt ausgebildet wird, um ein elektrisches Kontaktieren mit einem oder mehreren Schwerkörperbereichen und/oder einem oder mehreren Source-Bereichen zu ermöglichen.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen ein Drain an einem Bodenabschnitt eines Substrates der abgeschirmten MOSFET-Vorrichtung 200 ausgebildet werden. Bei einigen Ausführungsbeispielen kann der Drain vor oder nach der Bildung eines oder mehrerer Kontaktbereiche über der abgeschirmten MOSFET-Vorrichtung 200 gebildet werden. Bei einigen Ausführungsbeispielen kann der Drain an der Rückseite durch Dünnermachen der Rückseite des Substrates unter Verwendung von Prozessen wie Schleifen, Polieren und/oder Ätzen ausgebildet werden. Bei einigen Ausführungsbeispielen kann eine leitfähige Schicht auf der Rückseite des Substrates aufgebracht werden, bis die gewünschte Dicke der leitfähigen Drain-Schicht gebildet ist.
  • Die Prozessabfolge, die durch die Querschnittsansichten gemäß 2A bis 2B dargestellt ist, ist rein exemplarisch, weshalb die verschiedenen Schritte abgewandelt und/oder in einer anderen Reihenfolge als der gezeigten durchgeführt werden können. Obwohl die Leitfähigkeitstypen, die in Verbindung mit den Figuren beschrieben sind, eine abgeschirmte n-Kanal-MOSFET-Vorrichtung betreffen, können bei einigen Ausführungsbeispielen die Leitfähigkeitstypen auch umgekehrt werden, um eine abgeschirmte p-Kanal-MOSFET-Vorrichtung herzustellen.
  • 2H ist eine schematische Querschnittsansicht der abgeschirmten MOSFET-Vorrichtung 200 bei einem Schnitt entlang der Ebene A von 2G. Wie in 2H gezeigt ist, ist ein erster Abschnitt der thermischen Oxidschicht 232 (mit Schnitt der Ebene A) mit der Abschirmelektrode 220 gekoppelt und um diese herum angeordnet. Zudem ist ein Abschnitt der aufgebrachten Oxidschicht 234 (mit Schnitt der Ebene A) zwischen dem ersten Abschnitt der thermischen Oxidschicht 232 und einem zweiten Abschnitt der thermischen Oxidschicht 232 angeordnet. Bei diesem Ausführungsbeispiel definiert die aufgebrachte Oxidschicht 234 (mit Schnitt der Ebene A) einen konzentrischen Ring (beispielsweise einen Umfang) (zwischen Ringen der thermischen Oxidschicht 232) um die Abschirmelektrode 220 herum.
  • 3 ist ein Flussdiagramm zur Darstellung eines Verfahrens zum Bilden der abgeschirmten Elektrode von 2A bis 2H. Wie in 3 gezeigt ist, wird eine Abschirmelektrode innerhalb eines Grabens innerhalb einer Epitaxialschicht eines Halbleiters gebildet (Block 310). Der Graben kann vertikal innerhalb der Epitaxialschicht des Halbleiters orientiert werden. Bei einigen Ausführungsbeispielen kann die Epitaxialschicht über einem Substrat angeordnet werden. Bei einigen Ausführungsbeispielen kann das Abschirmdielektrikum (beispielsweise das in 2A gezeigte Abschirmdielektrikum 230) eine beliebige Kombination aus einem thermischen Oxid und einem aufgebrachten Oxid sein. Bei einigen Ausführungsbeispielen kann das Abschirmdielektrikum eine vergleichsweise gleichmäßige Dicke innerhalb des Grabens aufweisen.
  • Eine Abschirmelektrode wird innerhalb des Abschirmdielektrikums gebildet (Block 320). Bei einigen Ausführungsbeispielen kann die Abschirmelektrode (beispielsweise die Abschirmelektrode 220 von 2A) eine Polysiliziumdiode sein, die innerhalb des Abschirmdielektrikums aufgebracht ist.
  • Ein Abschnitt des Abschirmdielektrikums wird derart entfernt, dass ein Abschnitt einer Wand des Grabens freiliegt (Block 330). Bei einigen Ausführungsbeispielen wird ein oberer Abschnitt des Abschirmdielektrikums derart entfernt, dass der Abschnitt der Wand des Grabens freiliegt (wie in 2B gezeigt ist). Bei einigen Ausführungsbeispielen wird ein Abschnitt des Abschirmdielektrikums seitlich zu einer Wand der Abschirmelektrode zurückgenommen, sodass ein Abschnitt der Abschirmelektrode (beinhaltend eine obere Oberfläche der Abschirmelektrode und wenigstens einen Abschnitt der Wand der Abschirmelektrode) freiliegt.
  • Ein erstes Interpolydielektrikum wird innerhalb des Grabens gebildet (Block 340). Bei einigen Ausführungsbeispielen kam das erste Interpolydielektrikum ein thermisches Oxid (beispielsweise eine thermische Oxidschicht 232) sein. Bei einigen Ausführungsbeispielen kann das erste Interpolydielektrikum innerhalb des Grabens derart ausgebildet werden, dass das erste Interpolydielektrikum einen beliebigen Abschnitt der Abschnittelektrode, der freigelegt worden ist, in Gänze und die Wand des Grabens, die freigelegt worden ist, bedeckt. Bei einigen Ausführungsbeispielen kann das erste Interpolydielektrikum ein aufgebrachtes Oxid sein oder beinhalten. Bei einigen Ausführungsbeispielen braucht eine Ausnehmung (beispielsweise die Ausnehmung 235 von 2B) seitlich zu der Abschirmelektrode nicht gänzlich mit dem ersten Interpolydielektrikum gefüllt werden.
  • Ein zweites Interpolydielektrikum wird innerhalb des Grabens gebildet (Block 350). Bei einigen Ausführungsbeispielen kann das zweite Interpolydielektrikum ein aufgebrachtes Oxid (beispielsweise die aufgebrachte Oxidschicht 234) sein. Bei einigen Ausführungsbeispielen kann das zweite Interpolydielektrikum ein thermisches Oxid sein oder dieses beinhalten. Bei einigen Ausführungsbeispielen kann das zweite Interpolydielektrikum derart innerhalb des Grabens ausgebildet werden, dass das erste Interpolydielektrikum gänzlich bedeckt wird. Bei einigen Ausführungsbeispielen kann das zweite Interpolydielektrikum derart ausgestaltet werden, dass es gänzlich beliebige Ausnehmungen (beispielsweise die Ausnehmung 233 von 2C) seitlich zu der Abschirmelektrode füllt.
  • Ein Abschnitt des ersten Interpolydielektrikums und ein Abschnitt des zweiten Interpolydielektrikums werden derart entfernt, dass der Abschnitt der Wand des Grabens freiliegt (Block 360). Der Abschnitt des ersten Interpolydielektrikums und der Abschnitt des zweiten Interpolydielektrikums werden derart entfernt, dass eine vergleichsweise flache Oberfläche (die im Wesentlichen senkrecht zu einer Längsachse ist, entlang derer der Graben ausgerichtet (und/oder zentriert) ist) gebildet werden kann. Bei einigen Ausführungsbeispielen können das erste Interpolydielektrikum und/oder das zweite Interpolydielektrikum kollektiv eine IPD-Schicht innerhalb eines IPD-Bereiches der abgeschirmten MOSFET-Vorrichtung bilden.
  • Ein Gate-Dielektrikum und eine Gate-Elektrode werden gebildet (Block 370). Bei einigen Ausführungsbeispielen kann die Gate-Elektrode unter Verwendung eines thermischen Oxidierprozesses gebildet werden. Bei einigen Ausführungsbeispielen kann die Gate-Elektrode unter Verwendung eines Polysiliziummaterials gebildet werden. Bei einigen Ausführungsbeispielen kann die Dicke des Gate-Dielektrikums kleiner als eine Dicke einer IPD-Schicht mit Anordnung über der Abschirmelektrode (und Bildung durch wenigstens einen Abschnitt des ersten Interpolydielektrikums und/oder wenigstens einen Abschnitt des zweiten Interpolydielektrikums) sein.
  • 4A bis 4F sind schematische Querschnittsansichten in verschiedenen Phasen der Bildung einer abgeschirmten MOSFET-Vorrichtung 400 entsprechend einem Ausführungsbeispiel. Da die abgeschirmte MOSFET-Vorrichtung 400 gespiegelte Merkmale aufweist, wird die abgeschirmte MOSFET-Vorrichtung 400 anhand einer einzelnen Seite beschrieben. Zudem ist die Prozessabfolge gemäß Darstellung durch die Querschnittsansichten von 4A bis 4F rein exemplarisch. Entsprechend sind verschiedene Prozessschritte vereinfacht, und/oder es sind dazwischenliegende Bearbeitungsschritte nicht gezeigt. Obwohl die Bearbeitung gemäß 4A bis 4F anhand von Oxiden erläutert wird, können bei einigen Ausführungsbeispielen die Oxide auch durch eine beliebige Art von dielektrischem Material ersetzt werden.
  • Wie in 4A gezeigt ist, wird ein Graben 410 in einer Epitaxialschicht 404 beispielsweise unter Verwendung von Maskier- und/oder Siliziumätzbearbeitungstechniken gebildet. Bei einigen Ausführungsbeispielen kann der Graben 410 unter Verwendung eines Ätzprozesses gebildet werden, der gasförmige Ätzmittel beinhaltet, so beispielsweise die Chemikalien SF6He/O2. Bei einigen Ausführungsbeispielen kann der Winkel von Wänden des Grabens 410 in einem Bereich von 60° relativ zu der oberen Oberfläche der Epitaxialschicht 404 bis etwa 90° (das heißt einer vertikalen Seitenwand) relativ zu der oberen Oberfläche der Epitaxialschicht 404 liegen.
  • Bei einigen Ausführungsbeispielen kann die Epitaxialschicht 404 beispielsweise eine dotierte Epitaxialschicht vom n-Typ (beispielsweise vergleichsweise leichtdotiert) mit Anordnung über einem leitfähigen (beispielsweise hochleitfähigen) Substrat vom n-Typ (nicht gezeigt) sein oder dieses beinhalten. Bei einigen Ausführungsbeispielen ist die Epitaxialschicht 404 (wo die abgeschirmte MOSFET-Vorrichtung 400 gebildet wird) über dem Substrat ausgebildet (beispielsweise definiert, aufgebracht). Bei einigen Ausführungsbeispielen kann der Graben 410 derart ausgestaltet sein, dass er innerhalb der Epitaxialschicht 404 endet oder sich tiefer hinein erstreckt, sodass er innerhalb des Substrates (nicht gezeigt) endet.
  • Es werden ein Abschirmoxid 430 zum Linieren des Grabens 410 (beispielsweise Wände und Boden des Grabens 410) wie auch eine Oberfläche eines Mesa-Bereiches 406 benachbart zu dem Graben 410 gebildet. Bei einigen Ausführungsbeispielen kann das Abschirmoxid unter Verwendung einer Oxidierung bei vergleichsweise hoher Temperatur (beispielsweise Trockenoxidierung) von annähernd 800 °C bis 1200 °C (beispielsweise von 1150 °C) gebildet werden. Bei einigen Ausführungsbeispielen kann die vergleichsweise hohe Temperatur der Oxidierung zu einem Abrunden der Bodenecken 410 des Grabens führen (sodass der Graben 410 einen abgerundeten Boden, wie in 4A gezeigt ist, aufweist). Bei einigen Ausführungsbeispielen kann das Abschirmoxid 430 unter Verwendung einer beliebigen Kombination aus einem thermisch gebildeten (beispielsweise aufgewachsenen) Oxid und/oder einem aufgebrachten Oxid gebildet werden.
  • Wie in 4A gezeigt ist, kann Polysilizium aufgebracht werden, um den Graben 410 unter Verwendung einer Polysiliziumaufbringbearbeitungstechnik zu füllen. Das aufgebrachte Polysilizium kann in den Graben 410 hinein zurückgenommen werden, um eine Abschirmelektrode 420 zu bilden. Die Abschirmelektrode 420 ist innerhalb des Abschirmoxids 430 derart angeordnet, dass wenigstens ein Abschnitt 431 der Abschirmelektrode 430 über der Abschirmelektrode 420 freiliegt. Bei einigen Ausführungsbeispielen kann das Abschirmoxid 430 eine Dicke (beispielsweise eine Bodendicke am Boden des Grabens 410 und unter der Abschirmelektrode 420, eine Seitendicke entlang einer Wand des Grabens 410) von zwischen 100 Å und 2500 Å (beispielsweise 1250 Å) beinhalten.
  • Wie in 4B gezeigt ist, kann ein Abschnitt der freiliegenden Abschnitte 431 des Abschirmoxids 430 (beispielsweise Abschnitte des Abschirmoxids 430 über einer oberen Oberfläche 422 der Abschirmelektrode 420) (in 4A gezeigt) (beispielsweise durch einen Ätzprozess) entfernt werden. Mit anderen Worten, es wird, wie in 4B gezeigt ist, das Abschirmoxid 430 (zur Bildung einer Ausnehmung 435 (beispielsweise einer Nut, eines Hohlraumes)) unter der oberen Oberfläche 422 der Abschirmelektrode 420 verwendet. Bei diesem Ausführungsbeispiel wird der Abschnitt des Abschirmoxids 430 derart entfernt, dass eine Wand 412 (beispielsweise eine Seitenwand) des Grabens 410 durch einen Abschnitt 437 des Abschirmoxids 430 bedeckt bleibt (beispielsweise nicht freiliegt). Daher erstreckt sich der zurückgenommene Abschnitt zwischen der Abschirmelektrode 420 und einer Wand (beispielsweise einer Seitenwand) der Abschirmelektrode 420. Bei einigen Ausführungsbeispielen kann, wo die Abschirmelektrode 420 eine Oxidkomponente beinhaltet, eine Nasspufferoxidätzung eingesetzt werden, um das freigelegte Abschirmoxid 430 zur Freilegung der Wand 412 des Grabens 410 zu entfernen.
  • Wie in 4C dargestellt ist, kann eine Schicht (beispielsweise eine konforme Schicht) des aufgebrachten Oxids 434 über dem freiliegenden Abschnitt der Abschirmelektrode 420 und dem Abschnitt 437 des Abschirmoxids 430 aufgebracht (beispielsweise gebildet) werden. Bei einigen Ausführungsbeispielen kann die aufgebrachte Oxidschicht 434 unter Verwendung von CVD-Bearbeitungstechniken (Chemical Vapor Deposition CVD, chemische Dampfaufbringung) aufgebracht werden. So kann beispielsweise die aufgebrachte Oxidschicht 434 unter Verwendung eines SACVD-TEOS/Ozon-Prozessoes (Sub-Atmospheric Chemical Vapor Deposition SACVD, subathmosphärische chemische Dampfaufbringung; Tetraethylorthosilicate TEOS, Tetraethylorthosilikat) bei einer Temperatur von annähernd 400 °C bis 600 °C (beispielsweise von 510 °C) und einem Druck von annähernd 400 bis 600 Torr (beispielsweise 480 Torr) aufgebracht werden.
  • Bei einigen Ausführungsbeispielen kann die aufgebrachte Oxidschicht 434 beispielsweise derart ausgebildet (beispielsweise aufgebracht) werden, dass eine Leerraumbildung nicht (oder zumindest im Wesentlichen nicht) auftritt. Die aufgebrachte Oxidschicht 434 kann derart gebildet werden, dass die Ausnehmung 435 gänzlich mit der aufgebrachten Oxidschicht 434 gefüllt ist. Die Ausnehmung 435, kann, wenn sie nicht gefüllt (oder zumindest teilweise gefüllt) ist, zur Bildung eines Vorsprunges einer Gate-Elektrode (nicht gezeigt) führen. Mit anderen Worten, es wird die Ausnehmung 435, die benachbart (oder seitlich) zu wenigstens einem Abschnitt einer Wand 421 (beispielsweise einer Seitenwand) der Abschirmelektrode 420 ist, gänzlich mit der aufgebrachten Oxidschicht 434 gefüllt. Entsprechend weist die aufgebrachte Oxidschicht 434 einen Vorsprung auf, der innerhalb der Ausnehmung 435 aufgebracht wird. Bei einigen Ausführungsbeispielen kann ein Verdichtungsprozess durchgeführt werden, um die aufgebrachte Oxidschicht 434 zu verdichten. Bei einigen Ausführungsbeispielen kann eine Reflow-Prozess zur Reflow-Bearbeitung der aufgebrachten Oxidschicht 434 zum Einsatz kommen, um Leerräume oder Defekte innerhalb der aufgebrachten Oxidschicht 434 zu verringern.
  • Bei einigen Ausführungsbeispielen ist die Dicke U2 der aufgebrachten Oxidschicht 434 annähernd gleich einer Dicke U1 des Abschnittes 437 des Abschirmoxids 430. Bei einigen Ausführungsbeispielen ist die Dicke U2 der aufgebrachten Oxidschicht 434 kleiner als die Dicke U1 des Abschnittes 437 des Abschirmoxids 430 oder größer als die Dicke U1 des Abschnittes 437 des Abschirmoxids 430. Bei einigen Ausführungsbeispielen ist eine Dicke U2 der aufgebrachten Oxidschicht 434 annähernd 100 bis 1500 Å. Bei einigen Ausführungsbeispielen kann die Dicke U2 der aufgebrachten Oxidschicht 434 größer als 1500 Å und kleiner als 1500 Å sein. Die Dicke U2 der aufgebrachten Oxidschicht 434 kann dünner als ein aufgebrachter Film sein, der bei Prozessen zum Einsatz kommt, wo der gesamte Graben mit einem aufgebrachten Film gefüllt wird. Dies kann zu verringerten Herstellungskosten führen und/oder kritische Gegebenheiten hinsichtlich des Grabenprofils, der Grabenfüllung und/oder hinsichtlich Leerräumen in dem aufgebrachten Film beseitigen (oder verringern).
  • Bei einigen Ausführungsbeispielen kann die Dicke U2 der aufgebrachten Oxidschicht 434 derart definiert werden, dass sie die Ausnehmung 435 füllt (beispielsweise gänzlich füllt). Daher kann die Dicke U2 der aufgebrachten Oxidschicht 434 kleiner oder gleich einer Dicke U3 des Abschirmoxids 430 sein (das zwischen der Abschirmelektrode 220 von einer Wand des Grabens 410 aufgebracht wird). Die Dicke U3 des Abschirmoxids 430 ist annähernd dieselbe wie die Dicke des Abschirmoxids 430 unter der Abschirmelektrode 420. Mit anderen Worten, es kann die Ausnehmung 435 gänzlich von der aufgebrachten Oxidschicht 434 gefüllt werden, wenn die Dicke U2 der aufgebrachten Oxidschicht 434 kleiner als die Dicke U3 des Abschirmoxids 430 ist. Bei einigen Ausführungsbeispielen kann die Dicke U2 der aufgebrachten Oxidschicht 434 zur Füllung der Ausnehmung 435 kleiner als die Hälfte der Breite der Öffnung der Ausnehmung 435 sein. Bei einigen Ausführungsbeispielen kann die Dicke U2 der aufgebrachten Oxidschicht 434 kleiner als die Hälfte der Breite E1 der Öffnung des Grabens 410 sein.
  • Obwohl dies in 4C nicht gezeigt ist, kann bei einigen Ausführungsbeispielen eine thermische Oxidschicht gebildet werden, bevor das aufgebrachte Oxid 434 aufgebracht wird. Entsprechend kann die Bearbeitung der abgeschirmten MOSFET-Vorrichtung 400 bei einer Bearbeitung, wie sie in 2C und 2D dargestellt ist, modifiziert werden. Insbesondere kann eine thermische Oxidschicht (nicht gezeigt) (beispielsweise unter Verwendung eines Oxidierprozesses) über dem freiliegenden Abschnitt der Abschirmelektrode 420 und dem Abschnitt 437 des Abschirmoxids 430 gebildet werden. Bei einigen Ausführungsbeispielen kann die thermische Oxidierung den oberen Abschnitt 423 der Abschirmelektrode 420 oxidieren, was zu einem abgerundeten oberen Profil führt. Die abgerundete Oberseite der Abschirmelektrode 420 kann zu einem verringerten (beispielsweise minimierten) elektrischen Feld in Bereichen zwischen der Abschirmelektrode 420 und einer Gate-Eektrode 440 (in 4F gezeigt), was später noch beschrieben wird, führen.
  • Nachdem die thermische Oxidschicht (nicht gezeigt) gebildet worden ist, kann die aufgebrachte Oxidschicht 434 über der thermischen Oxidschicht gebildet werden. Bei einigen Ausführungsbeispielen kann die aufgebrachte Oxidschicht 434 unter Verwendung von CVD-Bearbeitungstechniken (Chemical Vapor Deposition CVD, chemische Dampfaufbringung) aufgebracht werden. Die aufgebrachte Oxidschicht 434 kann beispielsweise unter Verwendung eines SACVD-TEOS/Ozon-Prozesses (Sub-Atmosperic Chemical Vapor Deposition SACVD, subatmosphärische chemische Dampfaufbringung; Tetraetyhylorthosilicate TEOS, Tetraethylorthosilikat) bei einer Temperatur von annähernd 400 °C bis 600 °C (beispielsweise bei 510 °C) und einem Druck von annähernd 400 bis 600 Torr (beispielsweise 480 Torr) gebildet werden.
  • Nachdem die aufgebrachte Oxidschicht 434 über der thermischen Oxidschicht (nicht gezeigt) gebildet worden ist, kann die Bearbeitung entsprechend 4D bis 4F weitergehen, dies allerdings mit der Änderung, dass die thermische Oxidschicht gemeinsam mit der aufgebrachten Oxidschicht 434 bearbeitet wird. Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen die Bildung der aufgebrachten Oxidschicht 434 und der thermischen Oxidschicht (nicht gezeigt) umgekehrt werden.
  • Wie in 4D gezeigt ist, werden der Abschnitt 434 des Abschirmoxids 430 und die aufgebrachte Oxidschicht 434 (in 4C gezeigt) (beispielsweise unter Verwendung eines Ätzprozesses) den Graben 410 hinab auf eine gewünschte Tiefe E2 entfernt. Bei einigen Ausführungsbeispielen werden Abschnitte des Abschnittes 437 des Abschirmoxids 430 und/oder Abschnitte der aufgebrachten Oxidschicht 434 über dem Mesa-Bereich 406 und entlang der Wand 412 (beispielsweise der Seitenwand) des Grabens 410 vollständig entfernt. Bei einigen Ausführungsbeispielen braucht der aufgebrachte Abschnitt 437 des Abschirmoxids 430 und/oder der aufgebrachten Oxidschicht 434 gegebenenfalls nicht entfernt zu werden.
  • Bei einigen Ausführungsbeispielen kann das Entfernen (beispielsweise das Rückätzen) des Abschnittes 437 des Abschirmoxids 430 und der aufgebrachten Oxidschicht 434 unter Verwendung eines isotropischen Ätzprozesses (beispielsweise eines Nassätzprozesses) durchgeführt werden. Bei einigen Ausführungsbeispielen kann das Ätzen ein trockenes anisotropisches Plasmaätzen und/oder ein Nassätzen sein oder beinhalten, um eine gewünschte Dicke U4 zu erreichen und/oder um sicherzustellen, dass das Oxid entlang der Wand 412 (beispielsweise der Seitenwand) des Grabens 410 und/oder über dem Mesa-Bereich 406 vollständig entfernt wird. Bei einigen Ausführungsbeispielen kann ein Verdichtungsprozess durchgeführt werden, um die aufgebrachte Oxidschicht 434 zu verdichten. Bei einigen Ausführungsbeispielen können ein Trockenätzen und eine anschließende Verdichtung, gefolgt von einem Nassätzen durchgeführt werden.
  • Der Abschnitt beziehungsweise die Abschnitte des Abschnittes 437 des Abschirmoxids 430 und der Abschnitt beziehungsweise die Abschnitte der aufgebrachten Oxidschicht 434, die zurückbleiben, können innerhalb eines IPD-Bereiches 480 (Inter-Poly Dielectric IPD, Interpolydielektrikum) angeordnet werden. Entsprechend können der Abschnitt beziehungsweise die Abschnitte des Abschnittes 437 des Abschirmoxids 430 und der Abschnitt beziehungsweise die Abschnitte der aufgebrachten Oxidschicht 434 mit Verbleib innerhalb des Grabens 410 kollektiv eine IPD-Schicht definieren (die auch als IPD-Dielektrikum oder Stapel bezeichnet werden kann). Bei einigen Ausführungsbeispielen kann die Dicke U4 der IPD-Schicht in dem IPD-Bereich 480 in einem Bereich von annähernd 100 Å bis 1500 Å sein. Bei einigen Ausführungsbeispielen kann die Dicke U4 der IPD-Schicht in dem IPD-Bereich 480 größer als 1500 Å oder kleiner als 100 Å sein. Eine Dicke U5 der IPD-Schicht in dem IPD-Bereich 480 seitlich zu der Wand (beispielsweise der Seitenwand) der Abschirmelektrode 420 (gegebenenfalls beinhaltend wenigstens einige Abschnitte des Abschnittes 437 des Abschirmoxids 430 und der aufgebrachten Oxidschicht 434) kann größer als die Dicke U4 der IPD-Schicht in dem IPD-Bereich 480 (beinhaltend nur die aufgebrachte Oxidschicht 434) mit Anordnung über der Abschirmelektrode 420 sein.
  • Wie in 4D gezeigt ist, kann ein Abschnitt 439 der IPD-Schicht des IPD-Bereiches 480 eine konkave Oberfläche (beispielsweise eine konkav geformte obere Oberfläche) aufweisen. Bei einigen Ausführungsbeispielen kann der Abschnitt 439 der IPD-Schicht eine Form aufweisen, die auf eine Form der oberen Oberfläche 422 der Abschirmelektrode 420 abgestimmt ist.
  • Bei einigen Ausführungsbeispielen kann die IPD-Schicht des IPD-Bereiches 480 (gemäß kollektiver Definition durch wenigstens einen Abschnitt des Abschnittes 437 des Abschirmoxids 430 und wenigstens einen Abschnitt der aufgebrachten Oxidschicht 434) eine im Wesentlichen flache obere Oberfläche aufweisen. Bei einigen Ausführungsbeispielen kann die IPD-Schicht des IPD-Bereiches 480 (gemäß Definition durch wenigstens einen Abschnitt des Abschnittes 437 des Abschirmoxids 430 und wenigstens einen Abschnitt der aufgebrachten Oxidschicht 434) eine im Wesentlichen flache obere Oberfläche aufweisen. Mit anderen Worten, eine obere Oberfläche der IPD-Schicht des IPD-Bereiches 480 kann entlang (oder im Wesentlichen entlang) einer Ebene senkrecht zu (oder im Wesentlichen senkrecht zu) einer Längsachse (so beispielsweise der Längsachse C von 4E) ausgerichtet (und/oder zentriert) sein, entlang derer der Graben 410 ausgerichtet (und/oder zentriert) ist.
  • Wie in 4E gezeigt ist, wird eine Gate-Oxidschicht 436 mit Erstreckung entlang der freigelegten Wand 412 des Grabens 410 über der IPD-Schicht in dem IPD-Bereich 480 und über dem Mesa-Bereich 406 benachbart zu dem Graben 406 gebildet. Da die IPD-Bildung von der Bildung der Gate-Oxidschicht 436 entkoppelt werden kann, kann die Gate-Oxidschicht 436 unabhängig derart optimiert werden, dass sie die gewünschten Kenngrößen aufweist.
  • Bei einigen Ausführungsbeispielen kann eine Dicke U6 der Gate-Oxidschicht 436 größer oder gleich einer Dicke U1 des Abschnittes 437 der Abschirmelektrode 430 (in 4C gezeigt), einer Dicke U2 der aufgebrachten Oxidschicht 434 (in 4C angezeigt) und/oder einer Dicke U4 der aufgebrachten Oxidschicht 434 (in 4D gezeigt) sein. Die Dicke U6 der Gate-Oxidschicht 436 kann beispielsweise annähernd dieselbe wie die Dicke U4 der aufgebrachten Oxidschicht 434 sein. Bei einigen Ausführungsbeispielen kann die Dicke U6 der Gate-Oxidschicht 436 kleiner als die Dicke U4 des Abschnittes 437 der Abschirmelektrode 430 (in 4C gezeigt), die Dicke U2 der aufgebrachten Oxidschicht 434 (in 4C gezeigt) und/oder die Dicke U4 der aufgebrachten Oxidschicht 434 (in 4D gezeigt) sein.
  • Wie in 4F gezeigt ist, kann Polysilizium in dem Graben aufgebracht werden, um wenigstens einen Abschnitt einer Gate-Elektrode 440 zu bilden. Bei einigen Ausführungsbeispielen kann die Gate-Elektrode 440 derart zurückgeätzt werden, dass die Gate-Elektrode 440 innerhalb des Grabens 410 zurückgenommen ist.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen die Gate-Oxidschicht 436 mit Erstreckung über dem Mesa-Bereich 406 auf eine Dicke geätzt werden, die für Körperimplantierungen und/oder Source-Implementierungen geeignet ist. Bei einigen Ausführungsbeispielen kann ein Deckenkörperimplantierungs- und Eintreibprozess durchgeführt werden, um Körperbereiche vom p-Typ entlang eines oberen Abschnittes der Epitaxialschicht 404 zu bilden. Bei einigen Ausführungsbeispielen kann eine Source-Implantierung zusammen mit einer Maskierschicht (nicht gezeigt) verwendet werden, um einen oder mehrere Source-Bereiche zu bilden, die den Graben 410 flankieren.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen eine Isolierschicht (nicht gezeigt) über der abgeschirmten MOSFET-Vorrichtung 400 unter Verwendung einer oder mehrerer Bearbeitungstechniken gebildet werden. Bei einigen Ausführungsbeispielen kann die Isolierschicht ein dielektrisches Material sein, das Materialien wie Borphosphosilikat-Glas (BPSG), Phosphosilikat-Glas (PSG) oder Borsilikat-Glas (BSG) beinhaltet. Bei einigen Ausführungsbeispielen kann die Isolierschicht unter Verwendung beispielsweise eines CVD-Prozesses aufgebracht werden, bis eine gewünschte Dicke erreicht ist. Bei einigen Ausführungsbeispielen kann eine Maskierschicht verwendet werden, um wenigstens einige Abschnitte der Isolierschicht zur Freilegung von Oberflächen eines oder mehrerer Körperbereiche und/oder eines oder mehrerer Source-Bereiche gemäß Definition durch die Maskierschicht zu entfernen. Bei einigen Ausführungsbeispielen kann ein Siliziumätzen (beispielsweise ein Trockenätzen) durchgeführt werden, um die freiliegenden Oberflächenbereiche zurückzunehmen. Die zurückgenommenen Siliziumbereiche können als Kontaktöffnungen wirken oder diese ermöglichen.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen eine Schwerkörperimplantierung durchgeführt werden, um eine oder mehrere selbstausgerichtete Schwerkörperbereiche vom p-Typ in einem oder mehreren Körperbereichen zu bilden. Bei einigen Ausführungsbeispielen kann eine Reflow-Bearbeitung der Isolierschicht durchgeführt werden, um ein gewünschtes Seitenverhältnis für die Kontaktöffnungen und/oder eine gewünschte Stufenabdeckung für eine Metallschicht zu erreichen, die in einem nachfolgenden Schritt gebildet werden kann, um ein elektrisches Kontaktieren eines oder mehrerer Schwerkörperbereiche und/oder eines oder mehrerer Source-Bereiche zu ermöglichen.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen ein Drain an einem Bodenabschnitt eines Substrates der abgeschirmten MOSFET-Vorrichtung 400 gebildet werden. Bei einigen Ausführungsbeispielen kann der Drain vor oder nach der Bildung eines oder mehrerer Kontaktbereiche über der abgeschirmten MOSFET-Vorrichtung 400 gebildet werden. Bei einigen Ausführungsbeispielen kann der Drain auf der Rückseite durch Dünnermachen der Rückseite des Substrates unter Verwendung von Prozessen wie Schleifen, Polieren und/oder Ätzen gebildet werden. Bei einigen Ausführungsbeispielen kann eine leitfähige Schicht auf der Rückseite des Substrates aufgebracht werden, bis die gewünschte Dicke der leichtfähigen Drain-Schicht erreicht ist.
  • Die Prozessabfolge gemäß Darstellung durch die Querschnittsansichten in 4A bis 4F sind rein exemplarisch, weshalb die verschiedenen Schritte abgewandelt und/oder in einer anderen Reihenfolge als der gezeigten durchgeführt werden können. Obwohl die Leitfähigkeitstypen, die in Verbindung mit diesen Figuren beschrieben sind, eine abgeschirmte n-Kanal-MOSFET-Vorrichtung betreffen, können bei einigen Ausführungsbeispielen die Leitfähigkeitstypen auch umgekehrt werden, um eine abgeschirmte p-Kanal-MOSFET-Vorrichtung herzustellen.
  • 4G ist eine schematische Querschnittsansicht der abgeschirmten MOSFET-Vorrichtung 400 bei einem Schnitt entlang der Ebene D von 4F. Wie in 4G gezeigt ist, ist ein Abschnitt der aufgebrachten Oxidschicht 434 (mit Schnitt der Ebene D) zwischen dem Abschirmoxid 430 und der Abschirmelektrode 420 angeordnet. Bei diesem Ausführungsbeispiel definiert die aufgebrachte Oxidschicht 434 einen Ring (beispielsweise einen Umfang) um die Abschirmelektrode 420 herum. Bei einigen Ausführungsbeispielen, bei denen die Bearbeitung der MOSFET-Vorrichtung 400 durch die Bildung einer thermischen Oxidschicht (nicht gezeigt) vor der Bildung der aufgebrachten Oxidschicht 434 abgewandelt ist, wird die thermische Oxidschicht zwischen der aufgebrachten Oxidschicht 434 und dem Abschirmoxid 430 angeordnet.
  • 5 ist ein Flussdiagramm zur Darstellung eines Verfahrens zur Bildung der Abschirmelektrode gemäß Darstellung in 4A bis 4G. Wie in 5 gezeigt ist, wird eine Abschirmelektrode innerhalb eines Abschirmdielektrikums gebildet, das innerhalb eines Grabens einer Epitaxialschicht eines Halbleiters angeordnet ist (Block 510). Der Graben kann innerhalb der Epitaxialschicht des Halbleiters vertikal orientiert sein. Bei einigen Ausführungsbeispielen kann die Epitaxialschicht über einem Substrat angeordnet sein. Bei einigen Ausführungsbeispielen kann das Abschirmdielektrikum (beispielsweise das Abschirmdielektrikum 430 in 4A) eine beliebige Kombination aus einem thermischen Oxid und einem aufgebrachten Oxid sein. Bei einigen Ausführungsbeispielen kann das Abschirmdielektrikum eine vergleichsweise gleichmäßige Dicke innerhalb des Grabens aufweisen. Bei einigen Ausführungsbeispielen kann die Abschirmelektrode (beispielsweise die Abschirmelektrode 420 von 4A) eine Polysiliziumelektrode sein, die innerhalb des Abschirmdielektrikums aufgebracht ist.
  • Ein erster Abschnitt des Abschirmdielektrikums mit Anordnung über der Abschirmelektrode wird derart entfernt, dass ein zweiter Abschnitt des Abschirmdielektrikums mit einer Wand des Grabens gekoppelt bleibt (Block 520). Bei einigen Ausführungsbeispielen kann der erste Abschnitt der Abschirmelektrode unter Verwendung eines Ätzprozesses entfernt werden. Bei einigen Ausführungsbeispielen wird ein Abschnitt des Abschirmdielektrikums seitlich zu einer Wand der Abschirmelektrode derart zurückgenommen, dass ein Abschnitt der Abschirmelektrode (beinhaltend eine obere Oberfläche der Abschirmelektrode und wenigstens einen Abschnitt der Wand der Abschirmelektrode) freigelegt wird.
  • Ein Interpolydielektrikum mit einer Dicke entlang des zweiten Abschnittes des Abschirmdielektrikums von weniger als einer kombinierten Dicke aus dem ersten Abschnitt des Abschirmdielektrikums und dem zweiten Abschnitt des Abschirmdielektrikums wird innerhalb des Grabens gebildet (Block 530). Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum ein aufgebrachtes Oxid (beispielsweise eine aufgebrachte Oxidschicht 434) sein. Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum ein thermisches Oxid sein oder dieses beinhalten. Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum innerhalb des Grabens derart gebildet werden, dass der zweite Abschnitt des Abschirmdielektrikums gänzlich entfernt wird. Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum derart ausgestaltet werden, dass beliebige Ausnehmungen (beispielsweise die Ausnehmung 435 von 4C) seitlich zu der Abschirmelektrode in Gänze gefüllt werden. Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum eine Dicke entlang des zweiten Abschnittes des Abschirmdielektrikums aufweisen, die größer oder gleich einer kombinierten Dicke aus dem ersten Abschnitt des Abschirmdielektrikums und dem zweiten Abschnitt des Abschirmdielektrikums ist. Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum ein aufgebrachtes Oxid (beispielsweise die aufgebrachte Oxidschicht 434) sein.
  • Ein Abschnitt des Interpolydielektrikums und wenigstens ein Abschnitt des zweiten Abschnittes der Abschirmelektrode werden derart entfernt, dass ein Abschnitt der Wand des Grabens freigelegt wird (Block 540). Bei einigen Ausführungsbeispielen wird der zweite Abschnitt der Abschirmelektrode gänzlich entfernt. Der zweite Abschnitt der Abschirmelektrode (oder ein Abschnitt hiervon) und der Abschnitt des Interpolydielektrikums können derart entfernt werden, dass eine vergleichsweise flache Oberfläche (die im Wesentlichen senkrecht zu einer Längsachse ist, entlang derer der Graben ausgerichtet (und/oder zentriert) ist) gebildet werden kann. Bei einigen Ausführungsbeispielen können das Interpolydielektrikum und/oder der zweite Abschnitt des Abschirmdielektrikums (oder Abschnitte hiervon) kollektiv eine IPD-Schicht innerhalb eines IPD-Bereiches der abgeschirmten MOSFET-Vorrichtung definieren. Bei einigen Ausführungsbeispielen kann die IPD-Schicht eine konkave Oberfläche aufweisen.
  • Es werden ein Gate-Dielektrikum und eine Gate-Elektrode gebildet (Block 550). Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum unter Verwendung eines thermischen Oxidierprozesses gebildet werden. Bei einigen Ausführungsbeispielen kann die Gate-Elektrode unter Verwendung eines Polysiliziummaterials gebildet werden. Bei einigen Ausführungsbeispielen kann eine Dicke des Gate-Dielektrikums kleiner als eine Dicke einer IPD-Schicht mit Anordnung über der Abschirmelektrode (und Bildung durch wenigstens einen Abschnitt des ersten Interpolydielektrikums und/oder wenigstens einen Abschnitt des zweiten Interpolydielektrikums) sein.
  • 6A bis 6E sind schematische Querschnittsansichten in verschiedenen Phasen der Bildung einer abgeschirmten MOSFET-Vorrichtung 600 entsprechend einem Ausführungsbeispiel. Da die abgeschirmte MOSFET-Vorrichtung 600 gespiegelte Merkmale aufweist, wird die abgeschirmte MOSFET-Vorrichtung 600 anhand einer einzigen Seite erläutert. Zudem ist die Prozessabfolge gemäß Darstellung durch die Querschnittsansichten von 6A bis 6E rein exemplarisch. Entsprechend sind verschiedene Bearbeitungsschritte vereinfacht, und/oder es werden dazwischenliegende Bearbeitungsschritte nicht gezeigt. Obwohl die Bearbeitung gemäß 6A bis 6E anhand von Oxiden erläutert wird, können bei einigen Ausführungsbeispielen die Oxide auch durch einen beliebigen Typ von dielektrischem Material ersetzt werden.
  • Wie in 6A gezeigt ist, wird ein Graben 610 in einer Epitaxialschicht 604 unter Verwendung beispielsweise von Maskierungs- und/oder Siliziumätzbearbeitungstechniken gebildet. Bei einigen Ausführungsbeispielen kann der Graben 610 unter Verwendung eines Ätzprozesses gebildet werden, der gasförmige Ätzmittel beinhalten kann, so beispielsweise die Chemikalien SF6/He/O2. Bei einigen Ausführungsbeispielen können die Winkel von Wänden des Grabens 610 in einem Bereich von etwa 60° relativ zu einer oberen Oberfläche der Epitaxialschicht 604 bis etwa 90° (beispielsweise eine vertikale Seitenwand) relativ zu der oberen Oberfläche der Epitaxialschicht 604 sein.
  • Bei einigen Ausführungsbeispielen kann die Epitaxialschicht 604 beispielsweise eine dotierte Epitaxialschicht vom n-Typ (beispielsweise vergleichsweise geringdotiert) mit Anordnung über einem leitfähigen (beispielsweise hochdotierten) Substrat vom n-Typ (nicht gezeigt) sein. Bei einigen Ausführungsbeispielen kann die Epitaxialschicht 604 (wo die abgeschirmte MOSFET-Vorrichtung 600 gebildet wird) über dem Substrat gebildet (beispielsweise definiert, aufgebracht) werden. Bei einigen Ausführungsbeispielen kann der Graben 610 dafür ausgestaltet sein, innerhalb der Epitaxialschicht 604 zu enden oder sich tiefer derart hinein zu erstrecken, dass er innerhalb des Substrates (nicht gezeigt) endet.
  • Es werden ein Abschirmoxid 630 zum Linieren des Grabens 610 (beispielsweise Wände und Boden des Grabens 610) wie auch eine Oberfläche eines Mesa-Bereiches 606 benachbart zu dem Graben 610 gebildet. Bei einigen Ausführungsbeispielen kann das Abschirmoxid unter Verwendung einer Oxidierung bei vergleichsweise hoher Temperatur (beispielsweise Trockenoxidierung) bei annähernd 800 °C bis 1200 °C (beispielsweise 1150 °C) gebildet werden. Bei einigen Ausführungsbeispielen kann die vergleichsweise hohe Temperatur der Oxidierung zu einem Abrunden der Bodenecken des Grabens 610 führen (sodass der Graben 610 einen abgerundeten Boden, wie in 6A gezeigt ist, aufweist). Bei einigen Ausführungsbeispielen kann das Abschirmoxid 630 unter Verwendung einer beliebigen Kombination aus einem thermisch gebildeten (beispielsweise aufgewachsenen) Oxid und/oder einem aufgebrachten Oxid gebildet werden.
  • Wie in 6A gezeigt ist, kann Polysilizium aufgebracht werden, um den Graben 610 zu füllen, und zwar unter Verwendung einer Polysiliziumaufbringbearbeitungstechnik. Das aufgebrachte Polysilizium kann in den Graben 610 hinein zurückgenommen werden, um eine Abschirmelektrode 620 zu bilden. Die Abschirmelektrode 620 ist innerhalb des Abschirmoxids 630 derart angeordnet, dass wenigstens ein Abschnitt 631 des Abschirmoxids 630 über der Abschirmelektrode 620 freigelegt ist. Bei einigen Ausführungsbeispielen kann das Abschirmoxid 630 eine Dicke (beispielsweise eine Bodendicke am Boden des Grabens 610 und unter der Abschirmelektrode 620, eine Seitendicke entlang einer Wand des Grabens 610) von zwischen 100 Å bis 2500 Å (beispielsweise 1250 A) aufweisen.
  • Die freigelegten Abschnitte 631 der Abschirmelektrode 630 (beispielsweise Abschnitte des Abschirmoxids 630 über einer oberen Oberfläche 622 der Abschirmelektrode 620) (in 6A gezeigt) können (beispielsweise unter Verwendung eines Ätzprozesses) derart entfernt werden, dass wenigstens ein Abschnitt einer Wand 612 (beispielsweise einer Seitenwand) des Grabens 610 freiliegt, wie in 6B gezeigt ist. Mit anderen Worten, es wird, wie in 6B gezeigt ist, das Abschirmoxid 630 (zur Bildung einer Ausnehmung 635 (beispielsweise einer Nut, eines Hohlraumes)) unter der oberen Oberfläche 622 der Abschirmelektrode 620 zurückgenommen (sodass wenigstens ein Abschnitt einer Wand (beispielsweise einer Seitenwand) der Abschirmelektrode 620 freigelegt ist). Wie in 6B gezeigt ist, erstreckt sich der zurückgenommene Abschnitt zwischen der Wand 612 (beispielsweise einer Seitenwand) des Grabens 610 und einer Wand (beispielsweise einer Seitenwand) der Abschirmelektrode 620. Bei einigen Ausführungsbeispielen, bei denen die Abschirmelektrode 620 eine Oxidkomponente beinhaltet, kann ein Nasspufferoxidätzen eingesetzt werden, um das freigelegte Abschirmoxid 630 zu entfernen, damit die Wand 612 des Grabens 610 freiliegt. Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen, nachdem die freigelegten Abschnitte 631 des Abschirmoxids 630 (in 6A gezeigt) entfernt sind, ein thermisches Oxid an der freigelegten Wand 612 des Grabens 610 gebildet werden. Bei einigen Ausführungsbeispielen kann das thermische Oxid (beispielsweise unter Verwendung eines Ätzprozesses) vor anschließenden Bearbeitungsschritten entfernt werden.
  • Wie in 6C gezeigt ist, wird eine aufgebrachte Oxidschicht 634 (beispielsweise unter Verwendung eines thermischen Oxidierprozesses) entlang der freigelegten Wände 612 des Grabens 610 über der Oberfläche (beispielsweise der oberen Oberfläche) der Mesa-Bereiche 606 benachbart zu (beispielsweise zur Definition von) dem Graben 610 sowie über dem oberen Abschnitt 622 der Abschirmelektrode 620 gebildet. Bei einigen Ausführungsbeispielen kann die aufgebrachte Oxidschicht 634 unter Verwendung von CVD-Bearbeitungstechniken (Chemical Vapor Deposition CVD, chemische Dampfaufbringung) aufgebracht werden. Die aufgebrachte Oxidschicht 634 kann beispielsweise unter Verwendung eines SACVD-TEOS/Ozon-Prozesses (Sub-Atmosperic Chemical Vapor Deposition SACVD, subatmosphärische chemische Dampfaufbringung; Tetraethylorthosilicate TEOS, Tetraethylorthosilikat) bei einer Temperatur von annähernd 600 °C bis 600 °C (beispielsweise bei 710 °C) und einem Druck von annähernd 600 bis 600 Torr (beispielsweise 680 Torr) gebildet werden. Bei einigen Ausführungsbeispielen kann die aufgebrachte Oxidschicht 634 über der thermischen Oxidschicht 632 derart gebildet (beispielsweise aufgebracht) werden, dass eine Leerraumbildung nicht (oder im Wesentlichen nicht) auftritt.
  • Wie in 6C gezeigt ist, wird die Ausnehmung 635 seitlich zu der Abschirmelektrode 620 gänzlich mit der aufgebrachten Oxidschicht 634 gefüllt. Die Ausnehmung 635 führt, wenn sie nicht gefüllt (oder wenigstens teilweise gefüllt) ist, zur Bildung eines Vorsprunges einer Gate-Elektrode (nicht gezeigt). Mit anderen Worten, es wird die Ausnehmung 635 benachbart zu (oder seitlich) zu wenigstens einem Abschnitt einer Wand 621 (beispielsweise einer Seitenwand) der Abschirmelektrode 620 gänzlich mit der aufgebrachten Oxidschicht 634 gefüllt. Entsprechend weist die aufgebrachte Oxidschicht 634 einen Vorsprung auf, der innerhalb der Ausnehmung 635 angeordnet ist. Bei einigen Ausführungsbeispielen kann zusätzlich ein Verdichtungsprozess durchgeführt werden, um die aufgebrachte Oxidschicht 634 zu verdichten. Bei einigen Ausführungsbeispielen kann eine Reflow-Prozess verwendet werden, um eine Reflow-Bearbeitung der aufgebrachten Oxidschicht 634 zu bewirken, was Leerräume oder Defekte innerhalb der aufgebrachten Oxidschicht 634 verringern kann.
  • Bei einigen Ausführungsbeispielen ist eine Dicke R2 der aufgebrachten Oxidschicht 634 annähernd gleich oder kleiner als eine Dicke R1 des Abschirmoxids 630 und/oder eine Dicke R3 der aufgebrachten Oxidschicht 634. Bei einigen Ausführungsbeispielen kann die Dicke R2 der aufgebrachten Oxidschicht 634 derart definiert werden, dass sie die Ausnehmung 635 füllt (beispielsweise in Gänze füllt). Daher kann die Dicke R2 der aufgebrachten Oxidschicht 634 kleiner oder gleich eine Dicke R1 des Abschirmoxids 630 (mit Anordnung zwischen der Abschirmelektrode 220 und der Wand des Grabens 610) sein. Die Dicke R1 des Abschirmoxids 630 kann annähernd dieselbe wie die Dicke des Abschirmoxids 630 unter der Abschirmelektrode 620 sein. Mit anderen Worten, es kann die Ausnehmung 635 gänzlich mit der aufgebrachten Oxidschicht 634 gefüllt werden, wenn die Dicke R2 der aufgebrachten Oxidschicht 634 kleiner als die Dicke R1 des Abschirmoxids 630 ist. Bei einigen Ausführungsbeispielen kann die Dicke R2 der aufgebrachten Oxidschicht 634 zur Füllung der Ausnehmung 635 kleiner als die Hälfte der Breite der Öffnung der Ausnehmung 635 sein. Bei einigen Ausführungsbeispielen kann die Dicke R2 der aufgebrachten Oxidschicht 634 kleiner als die Hälfte der Breite der Öffnung des Grabens 610 sein.
  • Bei einigen Ausführungsbeispielen ist die Dicke R2 der aufgebrachten Oxidschicht 634 größer als die Dicke R1 des Abschirmoxids 630 und/oder die Dicke R2 der aufgebrachten Oxidschicht 634. Bei einigen Ausführungsbeispielen ist die Dicke R2 der aufgebrachten Oxidschicht 634 annähernd 100 bis 1500 Å. Bei einigen Ausführungsbeispielen kann die Dicke R3 der aufgebrachten Oxidschicht 634 größer als 1500 Å oder kleiner als 100 Å sein. Die Dicke R2 der aufgebrachten Oxidschicht 634 kann dünner als ein aufgebrachter Film sein, der bei Prozessen eingesetzt werden kann, bei denen der gesamte Graben mit einem aufgebrachten Film gefüllt wird. Dies kann zu verringerten Herstellungskosten führen und/oder kritische Gegebenheiten hinsichtlich des Grabenprofils, der Grabenfüllung und/oder hinsichtlich Leerräumen in dem aufgebrachten Film beseitigen (oder verringern).
  • Wie in 6D gezeigt ist, wird wenigstens ein Abschnitt der aufgebrachten Oxidschicht 634 (in 6C gezeigt) (unter Verwendung eines Ätzprozesses) den Graben 610 hinab auf eine gewünschte Tiefe entfernt. Bei einigen Ausführungsbeispielen werden Abschnitte der aufgebrachten Oxidschicht 634 über dem Mesa-Bereich 606 und entlang der Wand 612 (beispielsweise einer Seitenwand) des Grabens 610 vollständig entfernt. Bei einigen Ausführungsbeispielen brauchen Abschnitte der aufgebrachten Oxidschicht 634 über dem Mesa-Bereich 606 und entlang der Wand 612 (beispielsweise der Seitenwand) des Grabens 610 gegebenenfalls nicht vollständig entfernt zu werden.
  • Bei einigen Ausführungsbeispielen kann das Entfernen (beispielsweise das Rückätzen) des Abschnittes der aufgebrachten Oxidschicht 634 zur Freilegung wenigstens eines Abschnittes der Wand 612 des Grabens 610 unter Verwendung eines isotropischen Ätzprozesses (beispielsweise eines Nassätzprozesses) durchgeführt werden. Bei einigen Ausführungsbeispielen kann das Ätzen ein trockenes anisotropisches Plasmaätzen und/oder ein Nassätzen sein oder dieses beinhalten, um eine gewünschte Dicke R4 zu erreichen und/oder um sicherzustellen, dass das Oxid entlang der Wand 612 (beispielsweise der Seitenwand) des Grabens 610 und/oder über dem Mesa-Bereich 606 vollständig entfernt wird. Bei einigen Ausführungsbeispielen kann ein Verdichtungsprozess zur Verdichtung der aufgebrachten Oxidschicht 634 durchgeführt werden. Bei einigen Ausführungsbeispielen können ein Trockenätzen und eine anschließende Verdichtung, gefolgt von einem Nassätzen durchgeführt werden.
  • Der Abschnitt beziehungsweise die Abschnitte der aufgebrachten Oxidschicht 634, die verbleiben, können innerhalb eines IPD-Bereiches 680 (Inter-Poly Dielectric IPD, Interpolydielektrikum) angeordnet sein. Entsprechend können der Abschnitt beziehungsweise die Abschnitte der aufgebrachten Oxidschicht 634 mit Verbleib innerhalb des Grabens 610 eine IPD-Schicht (die auch als IPD-Dielektrikum oder Stapel bezeichnet werden kann) definieren. Bei einigen Ausführungsbeispielen kann die Dicke R4 der IPD-Schicht in dem IPD-Bereich 680 in dem Bereich von annähernd 100 bis 1500 Å sein. Bei einigen Ausführungsbeispielen kann die Dicke R4 der IPD-Schicht in dem IPD-Bereich 680 größer als 1500 Å oder kleiner als 100 Å sein. Eine Dicke R5 der IPD-Schicht in dem IPD-Bereich 680 seitlich zu der Wand (beispielsweise der Seitenwand) der Abschirmelektrode 620 kann größer als die Dicke R4 der IPD-Schicht in dem IPD-Bereich 680 (beinhaltend nur die aufgebrachte Oxidschicht 634) mit Anordnung über der Abschirmelektrode 620 sein.
  • Wie in 6D gezeigt ist, kann ein Abschnitt 639 der IPD-Schicht des IPD-Bereiches 680 eine konkave Oberfläche (beispielsweise eine konkav geformte obere Oberfläche) aufweisen. Bei einigen Ausführungsbeispielen kann der Abschnitt 639 der IPD-Schicht eine Form aufweisen, die auf die Form der oberen Oberfläche 622 der Abschirmelektrode 620 abgestimmt ist.
  • Bei einigen Ausführungsbeispielen kann die IPD-Schicht des IPD-Bereiches 680 eine im Wesentlichen flache obere Oberfläche aufweisen. Bei einigen Ausführungsbeispielen kann die IPD-Schicht des IPD-Bereiches 680 (gemäß Definition durch wenigstens einen Abschnitt der aufgebrachten Oxidschicht 634) eine im Wesentlichen flache obere Oberfläche aufweisen. Mit anderen Worten, es kann eine obere Oberfläche der IPD-Schicht des IPD-Bereiches 680 entlang (oder im Wesentlichen entlang) einer Ebene senkrecht zu (oder im Wesentlichen senkrecht zu) einer Längsachse (so beispielsweise der Längsachse F in 6E) ausgerichtet (und/oder zentriert) werden, entlang derer der Graben 610 ausgerichtet (und/oder zentriert) ist.
  • Wie in 6E gezeigt ist, wird eine Gate-Oxidschicht 636 mit Erstreckung entlang der freigelegten Wand 612 des Grabens 610 über der IPD-Schicht in dem IPD-Bereich 680 und über dem Mesa-Bereich 606 benachbart zu dem Graben 606 gebildet. Da die IPD-Bildung von der Bildung der Gate-Oxidschicht 636 entkoppelt werden kann, kann die Gate- Oxidschicht 636 unabhängig derart optimiert werden, dass sich die gewünschten Kennwerte ergeben.
  • Bei einigen Ausführungsbeispielen kann eine Dicke R6 der Gate-Oxidschicht 636 größer oder gleich der Dicke R1 der Abschirmelektrode 630 (in 6C gezeigt), der Dicke R2 und/oder R3 der aufgebrachten Oxidschicht 634 (in 6C gezeigt) und/oder der Dicke R4 der aufgebrachten Oxidschicht 634 (in 6D gezeigt) sein. Die Dicke R6 der Gate-Oxidschicht 636 kann beispielsweise annähernd dieselbe wie die Dicke R4 der aufgebrachten Oxidschicht 634 sein. Bei einigen Ausführungsbeispielen kann die Dicke R6 der Gate- Oxidschicht 636 kleiner als die Dicke R1 des Abschnittes 637 der Abschirmelektrode 630 (in 6C gezeigt), die Dicke R2 und/oder R3 der aufgebrachten Oxidschicht 634 (in 6C) gezeigt und/oder die Dicke R4 der aufgebrachten Oxidschicht 634 (in 6D gezeigt) sein.
  • Obwohl dies nicht gezeigt ist, kann Pölysilizium in dem Graben aufgebracht werden, um wenigstens einen Abschnitt einer Gate-Elektrode 640 zu bilden. Bei einigen Ausführungsbeispielen kann die Gate-Elektrode 640 derart zurückgeätzt werden, dass die Gate-Elektrode 640 innerhalb des Grabens 610 zurückgenommen ist.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen die Gate-Oxidschicht 636 mit Erstreckung über dem Mesa-Bereich 606 auf eine Dicke geätzt werden, die für Körperimplantierungen und/öder Source-Implantierungen geeignet ist. Bei einigen Ausführungsbeispielen kann ein Deckenkörperimplantierungs- und Eintreibprozess durchgeführt werden, um Körperbereiche vom p-Typ entlang eines oberen Abschnittes der Epitaxialschicht 604 zu bilden. Bei einigen Ausführungsbeispielen kann eine Source-Implementierung zusammen mit einer Maskierschicht (nicht gezeigt) verwendet werden, um einen oder mehrere Source-Bereiche zu bilden, die den Graben 610 flankieren.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen eine Isolierschicht (nicht gezeigt) über der abgeschirmten MOSFET-Vorrichtung 600 unter Verwendung einer oder mehrerer Bearbeitungstechniken gebildet werden. Bei einigen Ausführungsbeispielen kann die Isolierschicht ein dielektrisches Material sein, das Materialien wie Borphosphosilikat-Glas (BPSG), Phosphosilikat-Glas (PSG) oder Borsilikat-Glas (BSG) beinhaltet. Bei einigen Ausführungsbeispielen kann die Isolierschicht beispielsweise unter Verwendung eines CVD-Prozesses aufgebracht werden, bis eine gewünschte Dicke erreicht wird. Bei einigen Ausführungsbeispielen kann eine Maskierschicht verwendet werden, um wenigstens einige Abschnitte der Isolierschicht zur Freilegung von Oberflächen eines oder mehrerer Körperbereiche und/oder eines oder mehrerer Source-Bereiche gemäß Definition durch die Maskierschicht zu entfernen. Bei einigen Ausführungsbeispielen kann ein Siliziumätzen (beispielsweise ein Trockenätzen) durchgeführt werden, um die freiliegenden Oberflächenbereiche zurückzunehmen. Die zurückgenommenen Siliziumbereiche können als Kontaktöffnungen wirken oder diese beinhalten.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen eine Schwerkörperimplantierung durchgeführt werden, um einen oder mehrere selbstausgerichtete Schwerkörperbereiche vom p-Typ in einem oder mehreren Körperbereichen zu bilden. Bei einigen Ausführungsbeispielen kann ein Reflow-Bearbeiten der Isolierschicht durchgeführt werden, um ein gewünschtes Seitenverhältnis für die Kontaktöffnungen und/oder eine gewünschte Stufenabdeckung für eine Metallschicht zu erhalten, die in einem anschließenden Schritt gebildet wird, um elektrisch eine Kontaktierung mit einem oder mehreren Schwerkörperbereichen und/oder einem oder mehreren Source-Bereichen herzustellen.
  • Obwohl dies nicht gezeigt ist, kann bei einigen Ausführungsbeispielen ein Drain an einem Bodenabschnitt eines Substrates der abgeschirmten MOSFET-Vorrichtung 600 gebildet werden. Bei einigen Ausführungsbeispielen kann der Drain vor oder nach der Bildung eines oder mehrerer Kontaktbereiche über der abgeschirmten MOSFET-Vorrichtung 600 gebildet werden. Bei einigen Ausführungsbeispielen kann der Drain an der Rückseite durch Dünnermachen der Rückseite des Substrates unter Verwendung von Prozessen wie Schleifen, Polieren und/oder Ätzen gebildet werden. Bei einigen Ausführungsbeispielen kann eine leitfähige Schicht auf der Rückseite des Substrates aufgebracht werden, bis die gewünschte Dicke der leitfähigen Drain-Schicht gebildet ist.
  • Die Prozessabfolge gemäß Darstellung durch die Querschnittsansichten von 6A bis 6F sind rein exemplarisch, weshalb verschiedene Schritte modifiziert werden können und/oder in einer anderen Reihenfolge als der gezeigten durchgeführt werden können. Obwohl die Leitfähigkeitstypen aus der Beschreibung in Verbindung mit diesen Figuren eine abgeschirmte n-Kanal-MOSFET-Vorrichtung betreffen, können bei einigen Ausführungsbeispielen die Leitfähigkeitstypen umgekehrt werden, um eine abgeschirmte p-Kanal-MOSFET-Vorrichtung herzustellen.
  • 6F ist eine schematische Querschnittsansicht der abgeschirmten MOSFET-Vorrichtung 600 bei einem Schnitt entlang der Ebene G in 6E. Wie in 6F gezeigt ist, weist die aufgebrachte Oxidschicht 634 (bei einem Schnitt der Ebene G) einen Abschnitt mit Anordnung zwischen einer Wand des Grabens 610 und der Abschirmelektrode 620 auf. Bei diesem Ausführungsbeispiel definiert der Abschnitt der aufgebrachten Oxidschicht 634 (bei einem Schnitt der Ebene G) einen Ring (beispielsweise einen Umfang) um die Abschirmelektrode 620.
  • 7 ist ein Flussdiagramm zur Darstellung eines Verfahrens zur Bildung der Abschirmlektrode von 6A bis 6E. Wie in 7 gezeigt ist, wird ein Abschirmdielektrikum innerhalb eines Grabens innerhalb einer Epitaxialschicht eines Halbleiters gebildet (Block 710). Der Graben kann vertikal innerhalb der Epitaxialschicht des Halbleiters orientiert sein. Bei einigen Ausführungsbeispielen kann die Epitaxialschicht über einem Substrat angeordnet werden. Bei einigen Ausführungsbeispielen kann das Abschirmdielektrikum (beispielsweise das Abschirmdielektrikum 630 gemäß Darstellung in 6A) eine beliebige Kombination aus thermischem Oxid und aufgebrachtem Oxid sein. Bei einigen Ausführungsbeispielen kann das Abschirmdielektrikum eine vergleichsweise gleichmäßige Dicke innerhalb des Grabens aufweisen.
  • Eine Abschirmelektrode wird innerhalb des Abschirmdielektrikums gebildet (Block 720). Bei einigen Ausführungsbeispielen kann die Abschirmelektrode (beispielsweise die Abschirmelektrode 620 von 6A) eine Polysiliziumelektrode sein, die innerhalb des Abschirmdielektrikums angeordnet ist.
  • Ein Abschnitt des Abschirmdielektrikums wird derart entfernt, dass ein Abschnitt einer Wand des Grabens freiliegt (Block 730). Bei einigen Ausführungsbeispielen wird ein oberer Abschnitt des Abschirmdielektrikums derart entfernt, dass der Abschnitt der Wand des Grabens freiliegt (wie in 6B gezeigt ist). Bei einigen Ausführungsbeispielen wird ein Abschnitt des Abschirmdielektrikums seitlich zu einer Wand der Abschirmelektrode derart zurückgenommen, dass ein Abschnitt der Abschirmelektrode (beinhaltend eine obere Oberfläche der Abschirmelektrode und wenigstens einen Abschnitt der Wand der Abschirmelektrode) freigelegt wird.
  • Es wird ein Interpolydielektrikum innerhalb des Grabens ausgebildet (Block 740). Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum ein aufgebrachtes Oxid (beispielsweise die aufgebrachte Oxidschicht 634) sein. Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum ein thermisches Oxid sein oder dieses beinhalten. Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum innerhalb des Grabens derart gebildet werden, dass der freigelegte Abschnitt der Abschirmelektrode und des Abschirmdielektrikums (zur Definition der Ausnehmung) gänzlich bedeckt sind. Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum dafür ausgestaltet sein, beliebige Ausnehmungen (beispielsweise die Ausdehnung 635 von 6B) seitlich zu der Abschirmelektrode gänzlich zu füllen.
  • Ein Abschnitt des Interpolydielektrikums wird derart entfernt, dass der Abschnitt der Wand des Grabens freiliegt (Block 750). Der Abschnitt des Interpolydielektrikums kann derart entfernt werden, dass eine vergleichsweise flache Oberfläche (die im Wesentlichen senkrecht zu einer Längsachse ist, entlang derer der Graben ausgerichtet (und/oder zentriert) ist) gebildet werden kann. Bei einigen Ausführungsbeispielen kann das Interpolydielektrikum eine IPD-Schicht innerhalb eines IPD-Bereiches der abgeschirmten MOSFET-Vorrichtung definieren.
  • Es werden ein Gate-Dielektrikum und eine Gate-Elektrode gebildet (Block 760). Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum unter Verwendung eines thermischen Oxidierprozesses gebildet werden. Bei einigen Ausführungsbeispielen kann die Gate-Elektrode unter Verwendung eines Polysiliziummaterials gebildet werden. Bei einigen Ausführungsbeispielen kann eine Dicke des Gate-Dielektrikums kleiner als eine Dicke einer IPD-Schicht mit Anordnung über der Abschirmelektrode (und Bildung durch wenigstens einen Abschnitt des ersten Interpolydielektrikums und/oder wenigstens einen Abschnitt des zweiten Interpolydielektrikums) sein.
  • Während die verschiedenen, vorstehend beschriebenen Ausführungsbeispiele mit Silizium implementiert werden können, können diese Ausführungsbeispiele auch mit Siliziumkarbid, Galliumarsenid, Galliumnitrid, Diamant und dergleichen mehr implementiert werden. Des Weiteren sind die Querschnittsansichten der verschiedenen Ausführungsbeispiele gegebenenfalls nicht maßstabgetreu und sollen die möglichen Abwandlungen bei der Layoutgestaltung der entsprechenden Strukturen nicht einschränken. Zudem können abgeschirmte MOSFET-Vorrichtungen auch in einer Streifen- oder Zellarchitektur mit hexagonalen Transistorzellen, quadratischen Transistorzellen und dergleichen mehr gebildet werden. Bei einigen Ausführungsbeispielen können ein oder mehrere Typen von Halbleitern verwendet werden, um die abgeschirmten MOSFET-Vorrichtungen herzustellen. Einige Beispiele für verwendbare Substrate beinhalten beispielsweise unter anderem Siliziumwafer, Epitaxial-Si-Wafer, Bonded Wafer, wie sie beispielsweise bei SOI-Technologien (Silicon On Isolator SOI, Silizium auf Isolator) verwendet werden, und/oder amorphe Siliziumschichten, von denen alle dotiert oder undotiert sein können.
  • Beinhalten kann bei einem allgemeinen Aspekt eine Einrichtung ein Abschirmdielektrikum, das innerhalb eines Grabens angeordnet ist, der entlang einer Achse innerhalb einer Epitaxialschicht eines Halbleiters ausgerichtet ist, und eine Abschirmelektrode, die innerhalb des Abschirmdielektrikums angeordnet und entlang der Achse ausgerichtet ist. Die Einrichtung beinhaltet ein erstes Interpolydielektrikum, das einen Abschnitt aufweist, der eine Ebene senkrecht zu der Achse schneidet, wobei die Ebene die Abschirmelektrode schneidet, und ein zweites Interpolydielektrikum, das einen Abschnitt aufweist, der die Ebene schneidet und zwischen dem ersten Interpolydielektrikum und der Abschirmelektrode angeordnet ist. Die Einrichtung beinhaltet zudem ein Gate-Dielektrikum, das einen Abschnitt aufweist, der an dem ersten Interpolydielektrikum angeordnet ist.
  • Bei einigen Ausführungsbeispielen ist der Abschnitt des zweiten Interpolydielektrikums ein erster Abschnitt, und der Abschnitt des ersten Interpolydielektrikums ist zwischen einem zweiten Abschnitt des zweiten Interpolydielektrikums mit Schnitt der Ebene und dem ersten Abschnitt des zweiten Interpolydielektrikums angeordnet. Bei einigen Ausführungsbeispielen sind der Abschnitt des ersten Interpolydielektrikums und der Abschnitt des zweiten Interpolydielektrikums seitlich zu der Achse angeordnet und über dem Abschirmdielektrikum angeordnet. Bei einigen Ausführungsbeispielen ist der Abschnitt des zweiten Interpolydielektrikums ein erster Abschnitt, und das zweite Interpolydielektrikum weist einen zweiten Abschnitt auf, der zwischen dem Abschnitt des ersten Interpolydielektrikums und dem Abschirmdielektrikum angeordnet ist.
  • Bei einigen Ausführungsbeispielen ist der Abschnitt des zweiten Interpolydielektrikums ein erster Abschnitt, und das zweite Interpolydielektrikum weist einen zweiten Abschnitt auf, der zwischen der Abschirmelektrode und dem Abschnitt des Gate-Dielektrikums angeordnet ist. Bei einigen Ausführungsbeispielen ist das erste Interpolydielektrikum von einem anderen Typ von Dielektrikum als das zweite Interpolydielektrikum. Bei einigen Ausführungsbeispielen ist das erste Interpolydielektrikum ein aufgebrachtes Oxid, und das zweite Interpolydielektrikum ist ein thermisch aufgewachsenes Oxid. Bei einigen Ausführungsbeispielen ist das Gate-Dielektrikum ein thermisch aufgewachsenes Oxid, und das Abschirmdielektrikum ist wenigstens eines von einem thermisch aufgewachsenen Oxid oder einem aufgebrachten Oxid.
  • Beinhalten kann bei wieder einem anderen Ausführungsbeispiel eine Einrichtung ein Abschirmdielektrikum, das innerhalb eines Grabens angeordnet ist, der entlang einer Achse innerhalb einer Epitaxialschicht eines Halbleiters ausgerichtet ist, und eine Abschirmelektrode, die innerhalb des Abschirmdielektrikums angeordnet und entlang der Achse ausgerichtet ist. Beinhalten kann die Einrichtung zudem ein erstes Interpolydielektrikum, das einen Abschnitt aufweist, der einen Ring definiert, der entlang einer Ebene ausgerichtet ist, die die Abschirmelektrode schneidet, wobei die Ebene senkrecht zu der Achse ist, und ein zweites Interpolydielektrikum, das einen Abschnitt aufweist, der zwischen dem Abschnitt des ersten Interpolydielektrikums und der Abschirmelektrode angeordnet ist. Beinhalten kann die Einrichtung zudem ein Gate-Dielektrikum, das einen Abschnitt aufweist, der mit dem ersten Interpolydielektrikum gekoppelt ist.
  • Bei einigen Ausführungsbeispielen ist der Abschnitt des zweiten Interpolydielektrikums ein erster Abschnitt des zweiten Interpolydielektrikums, wobei das zweite Interpolydielektrikum einen zweiten Abschnitt aufweist, der entlang der Ebene ausgerichtet und zwischen dem Abschnitt des ersten Interpolydielektrikums und einer durch den Graben definierten Wand angeordnet ist. Bei einigen Ausführungsbeispielen ist der Abschnitt des Gate-Dielektrikums mit dem zweiten Interpolydielektrikum gekoppelt. Bei einigen Ausführungsbeispielen definiert der Abschnitt des zweiten Interpolydielektrikums einen Ring, der entlang der Ebene ausgerichtet ist. Bei einigen Ausführungsbeispielen definiert der Graben eine Wand, die einen ersten Ort, der eine Linie senkrecht zu der Achse schneidet, und einen zweiten Ort, der die Linie schneidet, aufweist und wobei das Gate-Dielektrikum einen Abschnitt aufweist, der sich entlang der Linie von dem ersten Ort zu dem zweiten Ort erstreckt. Bei einigen Ausführungsbeispielen wird das erste Interpolydielektrikum innerhalb des Grabens gebildet, nachdem das zweite Interpolydielektrikum innerhalb des Grabens gebildet ist.
  • Beinhalten kann die Einrichtung bei wieder einem anderen Aspekt ein Abschirmdielektrikum, das innerhalb eines Grabens innerhalb einer Epitaxialschicht eines Halbleiters angeordnet ist, und eine Abschirmelektrode, die innerhalb des Abschirmdielektrikums angeordnet ist. Beinhalten kann die Einrichtung zudem ein Interpolydielektrikum, das einen ersten Abschnitt, der mit dem Abschirmdielektrikum gekoppelt ist, und einen zweiten Abschnitt, der mit der Abschirmelektrode gekoppelt ist, aufweist, wobei das Interpolydielektrikum eine obere Oberfläche aufweist, die eine konkave Form definiert. Beinhalten kann die Einrichtung ein Gate-Dielektrikum, das einen Abschnitt aufweist, der an der oberen Oberfläche des Interpolydielektrikums angeordnet ist.
  • Bei einigen Ausführungsbeispielen ist das Interpolydielektrikum ein erstes aufgebrachtes Oxid, das Gate-Dielektrikum ist ein erstes thermisch aufgewachsenes Oxid, und das Abschirmdielektrikum ist wenigstens eines von einem zweiten thermisch aufgewachsenen Oxid oder einem zweiten aufgebrachten Oxid. Bei einigen Ausführungsbeispielen sind die obere Oberfläche des Interpolydielektrikums, die Abschirmelektrode und das Gate-Dielektrikum entlang einer Längsachse ausgerichtet. Bei einigen Ausführungsbeispielen ist der erste Abschnitt des Interpolydielektrikums benachbart zu einer Wand der Abschirmelektrode angeordnet. Bei einigen Ausführungsbeispielen weist das Interpolydielektrikum bei erfolgter Aufbringung eine Dicke auf, die kleiner als eine Dicke des Abschirmdielektrikums mit Anordnung der Abschirmelektrode ist. Bei einigen Ausführungsbeispielen ist der Abschnitt des Gate-Dielektrikums ein erster Abschnitt des Gate-Dielektrikums, das Gate-Dielektrikum weist einen zweiten Abschnitt auf, der mit wenigstens einem Abschnitt des Abschirmdielektrikums gekoppelt ist, und der erste Abschnitt des Gate-Dielektrikums ist benachbart zu dem zweiten Abschnitt des Gate-Dielektrikums angeordnet.
  • Beinhalten kann ein Verfahren bei wieder einem anderen Aspekt ein Bilden einer Abschirmelektrode innerhalb eines Abschirmdielektrikums mit Anordnung innerhalb eines Grabens einer Epitaxialschicht eines Halbleiters und ein Entfernen eines ersten Abschnittes des Abschirmdielektrikums mit Anordnung über der Abschirmelektrode derart, dass ein zweiter Abschnitt des Abschirmdielektrikums mit einer Wand des Grabens gekoppelt bleibt. Beinhalten kann das Verfahren ein innerhalb des Grabens erfolgendes Bilden eines Interpolydielektrikums, das eine Dicke entlang des zweiten Abschnittes des Abschirmdielektrikums aufweist, die kleiner als eine kombinierte Dicke des ersten Abschnittes des Abschirmdielektrikums und des zweiten Abschnittes des Abschirmdielektrikums ist.
  • Bei einigen Ausführungsbeispielen beinhaltet das Entfernen ein Entfernen des ersten Abschnittes des Abschirmdielektrikums zur Bildung einer Ausnehmung benachbart zu einer Wand der Abschirmelektrode vor dem Bilden des Interpolydielektrikums, wobei das Bilden des Interpolydielektrikums ein Bilden des Interpolydielektrikums innerhalb der Ausnehmung beinhaltet. Beinhalten kann das Verfahren bei einigen Ausführungsbeispielen auch ein Freilegen eines Abschnittes der Wand des Grabens durch Entfernen eines Abschnittes des Interpolydielektrikums und wenigstens eines Abschnittes des zweiten Abschnittes der Abschirmelektrode.
  • Implementierungen der verschiedenen hier beschriebenen Techniken können in einer digitalen elektronischen Schaltung oder in Computerhardware, Firmware, Software oder in Kombinationen hieraus implementiert werden. Einige Implementierungen können unter Verwendung verschiedener Halbleiterbearbeitungs- und/oder Packungstechniken implementiert werden.

Claims (22)

  1. Graben-MOSFET, umfassend: ein Abschirmdielektrikum (130; 230), das innerhalb eines Grabens (110; 210) angeordnet ist, der entlang einer Achse (X) innerhalb einer Epitaxialschicht (160; 204) eines Halbleiters ausgerichtet ist; eine Abschirmelektrode (120; 220), die innerhalb des Abschirmdielektrikums (130; 230) angeordnet und entlang der Achse (X) ausgerichtet ist; ein erstes Interpolydielektrikum (234), das einen Abschnitt aufweist, der eine Ebene senkrecht zu der Achse (X) schneidet, wobei die Ebene die Abschirmelektrode (120; 220) schneidet; ein zweites Interpolydielektrikum (232), das einen Abschnitt aufweist, der die Ebene schneidet und zwischen dem ersten Interpolydielektrikum (234) und der Abschirmelektrode (120; 220) angeordnet ist; ein Gate-Dielektrikum (136; 236), das einen ersten Abschnitt aufweist, der an dem ersten Interpolydielektrikum (234) angeordnet ist und an dem zweiten Interpolydielektrikum (232), welches an der Abschirmelektrode (120, 220) angeordnet ist; und eine Gate-Elektrode (140; 240), die über der Abschirmelektrode (120; 220) angeordnet ist und die zumindest durch das Gate-Dielektrikum (136; 236) von der Abschirmelektrode (120; 220) abgeschirmt ist, das Gate-Dielektrikum (136; 236) mit einem zweiten Abschnitt, welcher direkt mit der Gate-Elektrode (140; 240) in Kontakt ist und direkt mit einer Seitenwand des Grabens (110; 210) in Kontakt ist.
  2. Graben-MOSFET nach Anspruch 1, wobei der Abschnitt des zweiten Interpolydielektrikums (234) ein erster Abschnitt ist und der Abschnitt des ersten Interpolydielektrikums (232) zwischen einem zweiten Abschnitt des zweiten Interpolydielektrikums (232) mit Schnitt der Ebene und dem ersten Abschnitt des zweiten Interpolydielektrikums (232) angeordnet ist.
  3. Graben-MOSFET nach Anspruch 1 oder 2, wobei der Abschnitt des ersten Interpolydielektrikums (234) und der Abschnitt des zweiten Interpolydielektrikums (232) seitlich zu der Achse (X) angeordnet und über dem Abschirmdielektrikum (130; 230) angeordnet sind.
  4. Graben-MOSFET nach einem der Ansprüche 1 bis 3, wobei der Abschnitt des zweiten Interpolydielektrikums (232) ein erster Abschnitt ist und das zweite Interpolydielektrikum (232) einen zweiten Abschnitt aufweist, der zwischen dem Abschnitt des ersten Interpolydielektrikums (234) und dem Abschirmdielektrikum (130; 230) angeordnet ist.
  5. Graben-MOSFET nach einem der Ansprüche 1 bis 4, wobei der Abschnitt des zweiten Interpolydielektrikums (232) ein erster Abschnitt ist und das zweite Interpolydielektrikum (232) einen zweiten Abschnitt aufweist, der zwischen der Abschirmelektrode (120; 220) und dem Abschnitt des Gate-Dielektrikums (136; 236) angeordnet ist.
  6. Graben-MOSFET nach einem der Ansprüche 1 bis 5, wobei das erste Interpolydielektrikum (234) von einem anderen Typ von Dielektrikum als das zweite Interpolydielektrikum (232) ist.
  7. Graben-MOSFET nach einem der Ansprüche 1 bis 6, wobei das erste Interpolydielektrikum (234) ein aufgebrachtes Oxid ist und das zweite Interpolydielektrikum (232) ein thermisch aufgewachsenes Oxid ist.
  8. Graben-MOSFET nach einem der Ansprüche 1 bis 7, wobei das Gate-Dielektrikum (136; 236; 436; 636) ein thermisch aufgewachsenes Oxid ist und das Abschirmdielektrikum (130; 230) wenigstens eines von einem thermisch aufgewachsenen Oxid oder einem aufgebrachten Oxid ist.
  9. Graben-MOSFET nach Anspruch 1, wobei das erste Interpolydielektrikum (234) mit einem Abschnitt unterhalb einer oberen Oberfläche der Abschirmelektrode (120; 220) angeordnet ist; der Abschnitt des Abschirmdielektrikums (130; 230) in direktem Kontakt mit der Abschirmelektrode (120; 220) ist und in direktem Kontakt mit einer Seitenwand des Grabens (110; 210) ist; das Gate-Dielektrikum (136; 236) mit einem ersten Abschnitt direkt an dem Interpolydielektrikum (234) angeordnet ist.
  10. Graben-MOSFET nach Anspruch 9, wobei der Abschnitt des zweiten Interpolydielektrikums (232) ein erster Abschnitt des zweiten Interpolydielektrikums (232) ist, wobei das zweite Interpolydielektrikum (232) einen zweiten Abschnitt aufweist, der entlang der Ebene ausgerichtet und zwischen dem Abschnitt des ersten Interpolydielektrikums (234) und einer durch den Graben (110; 210) definierten Wand angeordnet ist.
  11. Graben-MOSFET nach Anspruch 9 oder 10, wobei der Abschnitt des Gate-Dielektrikums (136; 236) mit dem zweiten Interpolydielektrikum (232) gekoppelt ist.
  12. Graben-MOSFET nach einem der Ansprüche 9 bis 11, wobei der Abschnitt des zweiten Interpolydielektrikums (232) einen Ring definiert, der entlang der Ebene ausgerichtet ist.
  13. Graben-MOSFET nach einem der Ansprüche 9 bis 12, wobei der Graben (110; 210) eine Wand definiert, die einen ersten Ort, der eine Linie senkrecht zu der Achse (X) schneidet, und einen zweiten Ort, der die Linie schneidet, aufweist und wobei das Gate-Dielektrikum (136; 236) einen Abschnitt aufweist, der sich entlang der Linie von dem ersten Ort zu dem zweiten Ort erstreckt.
  14. Graben-MOSFET nach einem der Ansprüche 9 bis 13, wobei das erste Interpolydielektrikum (234) innerhalb des Grabens (110; 210) gebildet wird, nachdem das zweite Interpolydielektrikum (232) innerhalb des Grabens (110; 210) gebildet ist.
  15. Graben-MOSFET, umfassend: ein Abschirmdielektrikum (130; 430; 630), das innerhalb eines Grabens (110; 410; 610) innerhalb einer Epitaxialschicht (160; 404; 604) eines Halbleiters angeordnet ist; ein Abschirmelektrode (120; 420; 620), die innerhalb des Abschirmdielektrikums (130; 430; 630) angeordnet ist; ein Interpolydielektrikum (434; 634), das einen ersten Abschnitt, der mit dem Abschirmdielektrikum (130; 430; 630) gekoppelt ist, und einen zweiten Abschnitt, der mit der Abschirmelektrode (120; 420; 620) gekoppelt ist, aufweist, wobei das Interpolydielektrikum (434; 634) eine obere Oberfläche aufweist, die eine konkave Form definiert; und ein Gate-Dielektrikum (136; 436; 646), das einen Abschnitt aufweist, der an der oberen Oberfläche des Interpolydielektrikums (434; 634) angeordnet ist.
  16. Graben-MOSFET nach Anspruch 15, wobei das Interpolydielektrikum (434) ein erstes aufgebrachtes Oxid ist, das Gate-Dielektrikum (136; 436) ein erstes thermisch aufgewachsenes Oxid ist und das Abschirmdielektrikum (130; 430) wenigstens eines von einem zweiten thermisch aufgewachsenen Oxid oder einem zweiten aufgebrachten Oxid ist.
  17. Graben-MOSFET nach Anspruch 15 oder 16, wobei die obere Oberfläche des Interpolydielektrikums (434; 634), die Abschirmelektrode (120; 420; 620) und das Gate-Dielektrikum (136; 436; 636) entlang einer Längsachse ausgerichtet sind, wobei der erste Abschnitt des Interpolydielektrikums (434; 634) benachbart zu einer Wand der Abschirmelektrode (120; 420; 620) angeordnet ist.
  18. Graben-MOSFET nach einem der Ansprüche 15 bis 17, wobei das Interpolydielektrikum (434) bei erfolgter Aufbringung eine Dicke aufweist, die kleiner als eine Dicke des Abschirmdielektrikums (130; 430) mit Anordnung der Abschirmelektrode (120; 420) ist.
  19. Graben-MOSFET nach einem der Ansprüche 15 bis 18, wobei der Abschnitt des Gate-Dielektrikums (136; 436) ein erster Abschnitt des Gate-Dielektrikums ist, das Gate-Dielektrikum (136; 436) einen zweiten Abschnitt aufweist, der mit wenigstens einem Abschnitt des Abschirmdielektrikums (130; 430) gekoppelt ist, und der erste Abschnitt des Gate-Dielektrikums (136; 436) benachbart zu dem zweiten Abschnitt des Gate-Dielektrikums (136; 436) angeordnet ist.
  20. Verfahren zur Herstellung eines Graben-MOSFET, umfassend: Bilden einer Abschirmelektrode (120; 420) innerhalb eines Abschirmdielektrikums (130; 430) mit Anordnung innerhalb eines Grabens (110; 410) einer Epitaxialschicht (160; 404) eines Halbleiters; Entfernen eines ersten Abschnittes des Abschirmdielektrikums (130; 430) mit Anordnung über der Abschirmelektrode (120; 420) derart, dass ein zweiter Abschnitt des Abschirmdielektrikums (130; 430) mit einer Wand des Grabens (110; 410) gekoppelt bleibt; und innerhalb des Grabens (110; 410) erfolgendes Bilden eines Interpolydielektrikums (434), das eine Dicke entlang des zweiten Abschnittes des Abschirmdielektrikums (130; 430) aufweist, die kleiner als eine kombinierte Dicke des ersten Abschnittes des Abschirmdielektrikums (130; 430) und des zweiten Abschnittes des Abschirmdielektrikums (434) ist.
  21. Verfahren nach Anspruch 20, wobei das Entfernen ein Entfernen des ersten Abschnittes des Abschirmdielektrikums (130; 430) zur Bildung einer Ausnehmung (435) benachbart zu einer Wand der Abschirmelektrode (120; 420) vor dem Bilden des Interpolydielektrikums (434) beinhaltet, wobei das Bilden des Interpolydielektrikums (434) ein Bilden des Interpolydielektrikums (434) innerhalb der Ausnehmung (435) beinhaltet.
  22. Verfahren nach Anspruch 20 oder 21, des Weiteren umfassend: Freilegen eines Abschnittes der Wand des Grabens (110; 410) durch Entfernen eines Abschnittes des Interpolydielektrikums (434) und wenigstens eines Abschnittes des zweiten Abschnittes des Abschirmdielektrikums (130; 430).
DE102012004084.9A 2011-03-16 2012-02-29 Graben-MOSFET mit Abschirmdielektrikum, Abschirmelektrode und Interpolydielektrikum sowie Verfahren zu seiner Herstellung Active DE102012004084B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/049,655 2011-03-16
US13/049,655 US8610205B2 (en) 2011-03-16 2011-03-16 Inter-poly dielectric in a shielded gate MOSFET device

Publications (2)

Publication Number Publication Date
DE102012004084A1 DE102012004084A1 (de) 2012-09-20
DE102012004084B4 true DE102012004084B4 (de) 2018-11-08

Family

ID=46756973

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102012004084.9A Active DE102012004084B4 (de) 2011-03-16 2012-02-29 Graben-MOSFET mit Abschirmdielektrikum, Abschirmelektrode und Interpolydielektrikum sowie Verfahren zu seiner Herstellung
DE102012025831.3A Active DE102012025831B3 (de) 2011-03-16 2012-02-29 Interpolydielektrikum in einer Abschirm-Gate-MOSFET-Vorrichtung und Verfahren zur Herstellung letzterer

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102012025831.3A Active DE102012025831B3 (de) 2011-03-16 2012-02-29 Interpolydielektrikum in einer Abschirm-Gate-MOSFET-Vorrichtung und Verfahren zur Herstellung letzterer

Country Status (4)

Country Link
US (1) US8610205B2 (de)
KR (1) KR101929870B1 (de)
CN (1) CN102683390B (de)
DE (2) DE102012004084B4 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014056913A (ja) * 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9230851B2 (en) * 2013-02-07 2016-01-05 Texas Instruments Incorporated Reduction of polysilicon residue in a trench for polysilicon trench filling processes
CN104347375B (zh) * 2013-08-01 2017-06-06 上海华虹宏力半导体制造有限公司 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法
CN105244374B (zh) * 2015-08-31 2018-10-26 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105957811A (zh) * 2016-04-27 2016-09-21 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅功率器件的制造方法
TWI615889B (zh) 2016-05-18 2018-02-21 杰力科技股份有限公司 功率金氧半導體場效電晶體的製造方法
TWI577010B (zh) 2016-05-18 2017-04-01 杰力科技股份有限公司 功率金氧半導體場效電晶體
TWI639232B (zh) * 2017-06-30 2018-10-21 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法
CN107492486A (zh) * 2017-08-15 2017-12-19 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos介质层的工艺方法
US20190067427A1 (en) * 2017-08-24 2019-02-28 Semiconductor Components Industries, Llc Inter-poly oxide in field effect transistors
CN110164967B (zh) * 2018-02-11 2022-02-15 世界先进积体电路股份有限公司 半导体装置及其制造方法
US10304933B1 (en) * 2018-04-24 2019-05-28 Semiconductor Components Industries, Llc Trench power MOSFET having a trench cavity
US10510878B1 (en) 2018-06-13 2019-12-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
CN108807504B (zh) * 2018-08-28 2022-01-25 电子科技大学 碳化硅mosfet器件及其制造方法
JP7061954B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 半導体装置
US10811502B1 (en) * 2019-05-30 2020-10-20 Nxp Usa, Inc. Method of manufacture of super-junction power semiconductor device
KR20210003997A (ko) * 2019-07-02 2021-01-13 삼성전자주식회사 반도체 소자 및 그의 제조방법
TWI696288B (zh) * 2019-07-16 2020-06-11 力晶積成電子製造股份有限公司 遮蔽閘金氧半場效電晶體及其製造方法
CN110896026A (zh) * 2019-11-22 2020-03-20 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet结构及其制造方法
CN113497122A (zh) * 2020-03-18 2021-10-12 和舰芯片制造(苏州)股份有限公司 一种Split Gate结构、Power MOS器件及制作方法
CN113497129B (zh) * 2020-04-07 2023-12-01 长鑫存储技术有限公司 半导体结构及其制作方法
CN111627820B (zh) * 2020-06-05 2022-07-15 绍兴中芯集成电路制造股份有限公司 屏蔽栅场效应晶体管及其制备方法
CN111785619A (zh) * 2020-06-30 2020-10-16 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型mosfet的沟槽的工艺方法
CN111681963B (zh) * 2020-08-11 2020-11-20 中芯集成电路制造(绍兴)有限公司 一种屏蔽栅场效应晶体管及其形成方法
JP7414677B2 (ja) * 2020-09-15 2024-01-16 株式会社東芝 半導体装置及びその製造方法
TWI788100B (zh) * 2021-11-16 2022-12-21 新唐科技股份有限公司 半導體結構及其形成方法
CN115863411B (zh) * 2022-11-30 2023-08-15 上海功成半导体科技有限公司 一种屏蔽栅功率器件及其制备方法
CN116031294B (zh) * 2023-03-27 2023-06-27 合肥新晶集成电路有限公司 半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321812A1 (en) * 2007-12-20 2009-12-31 Toyama Fumiaki Semiconductor device and method for manufacturing thereof
US20100006928A1 (en) * 2008-07-09 2010-01-14 James Pan Structure and Method for Forming a Shielded Gate Trench FET with an Inter-electrode Dielectric Having a Low-k Dielectric Therein

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4073176B2 (ja) 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
US7091573B2 (en) * 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
CN100514672C (zh) * 2002-08-23 2009-07-15 快捷半导体有限公司 用于改进mos栅控从而降低米勒电容和开关损失的方法和装置
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US7872305B2 (en) * 2008-06-26 2011-01-18 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein
US8415739B2 (en) * 2008-11-14 2013-04-09 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321812A1 (en) * 2007-12-20 2009-12-31 Toyama Fumiaki Semiconductor device and method for manufacturing thereof
US20100006928A1 (en) * 2008-07-09 2010-01-14 James Pan Structure and Method for Forming a Shielded Gate Trench FET with an Inter-electrode Dielectric Having a Low-k Dielectric Therein

Also Published As

Publication number Publication date
CN102683390B (zh) 2019-07-30
US8610205B2 (en) 2013-12-17
DE102012004084A1 (de) 2012-09-20
CN102683390A (zh) 2012-09-19
KR20120106574A (ko) 2012-09-26
DE102012025831B3 (de) 2023-05-04
KR101929870B1 (ko) 2018-12-17
US20120235229A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
DE102012004084B4 (de) Graben-MOSFET mit Abschirmdielektrikum, Abschirmelektrode und Interpolydielektrikum sowie Verfahren zu seiner Herstellung
DE102009030510B4 (de) Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin
DE112006002077B4 (de) Verfahren zum Bilden eines Feldeffekttransistors mit Inter-Poly-Dielektrikum und Feldeffekttransistor mit abgeschirmtem Gate
DE102013103099B4 (de) Feldeffekt-Halbleitervorrichtung mit verringerten Spannungen und Verfahren zu ihrer Herstellung
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102014119221B4 (de) FinFET-Vorrichtung und Verfahren zu ihrer Herstellung
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
AT504289A2 (de) Trench-gate-feldeffekttransistoren und verfahren zum bilden derselben
DE112007002971T5 (de) Aufbau und Verfahren zum Ausbilden eines planaren Schottky-Kontakts
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE10323242A1 (de) Halbleitervorrichtung mit epitaktisch gefülltem Graben und Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102004057791B4 (de) Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102013107956B4 (de) Verfahren zur herstellung einer lateralen halbleitervorrichtung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102014110450A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102021116974A1 (de) Multi-gate-vorrichtungen mit variierenden kanalschichten
DE102021114489A1 (de) Nanostrukturen und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20140203

R016 Response to examination communication
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102012025831

Country of ref document: DE

R020 Patent grant now final