DE102011087102A1 - Verfahren zum Lesen von Speicherzellen, nichtflüchtiges Speicherelement, elektronisches Gerät, Speicherkarte und Datenspeichervorrichtung - Google Patents

Verfahren zum Lesen von Speicherzellen, nichtflüchtiges Speicherelement, elektronisches Gerät, Speicherkarte und Datenspeichervorrichtung Download PDF

Info

Publication number
DE102011087102A1
DE102011087102A1 DE102011087102A DE102011087102A DE102011087102A1 DE 102011087102 A1 DE102011087102 A1 DE 102011087102A1 DE 102011087102 A DE102011087102 A DE 102011087102A DE 102011087102 A DE102011087102 A DE 102011087102A DE 102011087102 A1 DE102011087102 A1 DE 102011087102A1
Authority
DE
Germany
Prior art keywords
read operation
memory cell
read
word line
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102011087102A
Other languages
English (en)
Inventor
Ji-Sang LEE
Kihwan Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102011087102A1 publication Critical patent/DE102011087102A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Abstract

Ein nichtflüchtiges Speicherelement umfasst ein Feld von nichtflüchtigen Speicherzellen, die in Zeilen, die durch Wortleitungen gekoppelt sind, und in Spalten, die durch Bit-Leitungen gekoppelt sind, angeordnet sind, eine Steuerlogik, die dazu ausgebildet ist, eine Anfrage zum Lesen von Daten zu empfangen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, wobei die Steuerlogik dazu ausgebildet ist, eine erste Leseoperation mindestens einer Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, in Abhängigkeit von der Anfrage durchzuführen, wobei die zweite Wortleitung auf die erste Wortleitung in einer Wortleitungsprogrammierreihenfolge folgt und wobei die erste Leseoperation während einer ersten Zeitdauer durchgeführt wird, und die Steuerlogik dazu ausgebildet ist, eine zweite Leseoperation der ersten Speicherzelle basierend auf einer Ausgabe der ersten Leseoperation durchzuführen, wobei die zweite Leseoperation während einer zweiten Zeitdauer durchgeführt wird, wobei die erste Zeitdauer kürzer ist als die zweite Zeitdauer, wenn die Ausgabe vom Durchführen der ersten Leseoperation anzeigt, dass die erste Speicherzelle nicht gekoppelt ist.

Description

  • Die Erfindung betrifft ein Verfahren zum Lesen von Speicherzellen in einem Feld von nichtflüchtigen Speicherzellen, ein nichtflüchtiges Speicherelement, ein elektronisches Gerät, eine Speicherkarte und eine Datenspeichervorrichtung.
  • Halbleiterspeicher werden üblicherweise als die wichtigsten mikroelektronischen Komponenten bei der Auslegung von digitaltechnischen Systemen, wie Computern und auf Mikroprozessoren basierten Anwendungen, die von Satelliten bis zu elektronischen Gebrauchsgütern reichen, betrachtet. Deshalb haben Fortschritte bei der Fertigung von Halbleiterspeichern, darunter Prozessverbesserungen und technische Weiterentwicklungen, durch die Bemessung für höhere Dichten und schnellere Geschwindigkeiten dazu beigetragen, Leistungsstandards für andere Digitaltechnikfamilien aufzustellen.
  • Halbleiterspeicher können als flüchtige Direktzugriffspeicher (Random Access Memory, RAM) oder nichtflüchtige Speicherelemente charakterisiert werden. In RAMs werden die Logikinformationen entweder durch Einstellen des Logikzustands eines bistabilen Flip-Flops, wie bei einem statischen Direktzugriffspeicher (Static Random Access Memory, SRAM), oder durch Aufladen eines Kondensators, wie bei einem dynamischen Direktzugriffspeicher (Dynamic Random Access Memory, DRAM) gespeichert. In jedem Fall werden die Daten gespeichert und können ausgelesen werden, so lange die Energieversorgung angelegt ist, und die Daten gehen verloren, wenn die Energieversorgung abgeschaltet wird. Daher werden sie flüchtige Speicher genannt.
  • Nichtflüchtige Speicher, wie Masken-Nur-Lese-Speicher (Mask Read-Only Memory, MROM), programmierbare Nur-Lese-Speicher (Programmable Read-Only Memory, PROM), löschbare programmierbare Nur-Lese-Speicher (Erasable Programmable Read-Only Memory, EPROM) und elektrisch löschbare programmierbare Nur-Lese-Speicher (Electrically Erasable Programmable Read-Only Memory, EEPROM), sind dazu geeignet, die Daten zu speichern, selbst wenn die Energieversorgung abgeschaltet ist. Der nichtflüchtige Datenspeichermodus kann permanent oder umprogrammierbar sein, was von der angewendeten Herstellungstechnologie abhängig ist. Nichtflüchtige Speicher werden zum Programmierspeichern und Mikrocodespeichern in einer breiten Vielfalt von Anwendungen in der Computer-, Bordelektronik-(Avionik-), Telekommunikations- und Elektronikproduktindustrie verwendet. Eine Kombination von flüchtigen Speicherverfahrensweisen mit Einzelchips sowie nichtflüchtigen Speicherverfahrensweisen ist für Speichereinrichtungen wie nichtflüchtige SRAM (nvSRAM) zur Verwendung in Systemen, die schnelle, programmierbare nichtflüchtige Speicher erfordern, ebenfalls verfügbar. Außerdem wurden Dutzende spezieller Speicherarchitekturen entwickelt, die zusätzliche Logikschaltungen enthalten, die die Leistungsfähigkeit bei anwendungsspezifischen Aufgaben optimieren.
  • In nichtflüchtigen Speichern sind jedoch der MROM, der PROM und der EPROM nicht für freie Lösch- und Schreibvorgänge des Systems selbst geeignet, so dass es für gewöhnliche Benutzer nicht einfach ist, gespeicherten Inhalt zu aktualisieren. Hingegen ist der EEPROM so ausgebildet, dass er elektrisch gelöscht oder beschrieben werden kann. Die Anwendung des EEPROM hat sich auf einen Hilfsspeicher oder auf Systemprogrammierung erweitert, bei denen fortlaufend Aktualisierungen oder Updates notwendig sind (Flash-EEPROM).
  • Der Erfindung liegt die technische Aufgabe zugrunde, ein Verfahren zum Lesen von Speicherzellen in einem Feld von nichtflüchtigen Speicherzellen, ein nichtflüchtiges Speicherelement, ein elektronisches Gerät, eine Speicherkarte und eine Datenspeichervorrichtung zur Verfügung zu stellen, die im Vergleich zu Ausführungsformen aus dem Stand der Technik verbesserte Eigenschaften aufweisen, bevorzugt Lesefehler verringern, die auftreten, wenn sich Schwellenspannungsverteilungen verbreitern.
  • Die Erfindung löst diese Aufgabe dadurch, dass sie ein Verfahren zum Lesen von Speicherzellen in einem Feld von nichtflüchtigen Speicherzellen mit den Merkmalen des Anspruch 1, 11 oder 16, ein nichtflüchtiges Speicherelement mit den Merkmalen des Anspruch 24, ein elektronisches Gerät mit den Merkmalen des Anspruch 25, eine Speicherkarte mit den Merkmalen des Anspruch 26 und eine Datenspeichervorrichtung den Merkmalen des Anspruch 27 zur Verfügung stellt.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme zum Inhalt dieser Beschreibung gemacht werden, um unnötige Textwiederholungen zu vermeiden.
  • Die vorliegende Erfindung betrifft ein Verfahren zum Lesen von Speicherzellen in einem Feld von nichtflüchtigen Speicherzellen.
  • In einer Ausführungsform umfasst das Verfahren Empfangen einer Anfrage, Daten zu lesen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, und Durchführen einer ersten Leseoperation mindestens einer Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, in Abhängigkeit von der Anforderung. Die zweite Wortleitung folgt der ersten Wortleitung in einer Wortleitungsprogrammierreihenfolge und die erste Leseoperation wird während einer ersten Zeitdauer durchgeführt. Das Verfahren umfasst weiter Durchführen einer zweiten Leseoperation der ersten Speicherzelle basierend auf einer Ausgabe von der ersten Leseoperation. Die zweite Leseoperation wird während einer zweiten Zeitdauer durchgeführt, wobei sich die erste Zeitdauer und die zweite Zeitdauer unterscheiden.
  • In einer anderen Ausführungsform umfasst das Verfahren Empfangen einer Anfrage, Daten zu lesen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, und Bestimmen, ob sich die erste Speicherzelle in einem gekoppelten Zustand oder in einem nicht gekoppelten Zustand befindet, indem eine erste Leseoperation an mindestens einer Speicherzelle einer zweiten Wortleitung durchgeführt wird. Die zweite Wortleitung folgt der ersten Wortleitung in einer Wortleitungsprogrammierreihenfolge und die erste Leseoperation wird während einer ersten Zeitdauer durchgeführt. Das Verfahren umfasst weiter Durchführen einer zweiten Leseoperation der ersten Speicherzelle basierend auf einer Ausgabe von der ersten Leseoperation. Die zweite Leseoperation wird während einer zweiten Zeitdauer durchgeführt, wobei sich die zweite Zeitdauer und die erste Zeitdauer unterscheiden.
  • In einer weiteren Ausführungsform umfasst das Verfahren Empfangen einer Anfrage, Daten zu lesen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, und Bestimmen, ob mindestens eine Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, programmiert worden ist. Die zweite Wortleitung folgt der ersten Wortleitung in einer Wortleitungsprogrammierreihenfolge. Das Verfahren umfasst weiter Durchführen einer ersten Leseoperation an einer Speicherzelle der zweiten Wortleitung, die mit der ersten Speicherzelle korrespondiert, wenn der Bestimmungsschritt bestimmt, dass mindestens eine Speicherzelle, die der zweiten Wortleitung zugeordnet ist, programmiert worden ist. Die erste Leseoperation wird während einer ersten Zeitdauer durchgeführt. Eine zweite Leseoperation wird an der ersten Speicherzelle basierend darauf, ob (1.) der Bestimmungsschritt bestimmt, dass mindestens eine Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, programmiert worden ist und/oder (2.) der Ausgabe der ersten Leseoperation durchgeführt. Die zweite Leseoperation wird während einer zweiten Zeitdauer durchgeführt, die sich von der ersten Zeitdauer unterscheidet.
  • In noch einer weiteren Ausführungsform umfasst das Verfahren Empfangen einer Anfrage, Daten zu lesen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, und Durchführen einer ersten Leseoperation an mindestens einer Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, in Abhängigkeit von der Anforderung. Die zweite Wortleitung folgt der ersten Wortleitung in einer Wortleitungsprogrammierreihenfolge und die erste Leseoperation wird während einer ersten Zeitdauer durchgeführt. Das Verfahren umfasst weiter Durchführen einer zweiten Leseoperation an der ersten Speicherzelle basierend auf der Ausgabe von der ersten Leseoperation. Die zweite Leseoperation wird während einer zweiten Zeitdauer durchgeführt und die erste Zeitdauer ist kürzer als die zweite Zeitdauer, wenn die Ausgabe vom Durchführen der ersten Leseoperation anzeigt, dass die erste Speicherzelle nicht gekoppelt ist.
  • In einer weiteren Ausführungsform umfasst das Verfahren Empfangen einer Anfrage, Daten zu lesen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, und Bestimmen, ob mindestens eine Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, programmiert worden ist. Die zweite Wortleitung folgt der ersten Wortleitung in einer Wortleitungsprogrammierreihenfolge. Das Verfahren umfasst weiter Durchführen einer ersten Leseoperationen einer Speicherzelle der zweiten Wortleitung, die mit der ersten Speicherzelle korrespondiert, wenn der Bestimmungsschritt bestimmt, dass mindestens eine Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, programmiert worden ist. Die erste Leseoperation wird während einer ersten Zeitdauer durchgeführt. Eine zweite Leseoperation der ersten Speicherzelle wird basierend darauf, ob (1.) der Bestimmungsschritt bestimmt, dass mindestens eine Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, programmiert worden ist und/oder (2.) der Ausgabe der ersten Leseoperation durchgeführt. Die zweite Leseoperation wird während einer zweiten Zeitdauer durchgeführt. Die erste Zeitdauer ist kürzer als die zweite Zeitdauer, wenn eine Ausgabe vom Bestimmungsschritt oder der ersten Leseoperation anzeigt, dass die erste Speicherzelle nicht gekoppelt ist.
  • In einer anderen Ausführungsform umfasst das Verfahren Zugreifen auf ein Abbild in Abhängigkeit von einer Anfrage Daten zu lesen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist. Das Abbild zeigt an, welche Wortleitungen mindestens eine Speicherzelle aufgewiesen haben, die programmiert ist. Das Verfahren umfasst weiter Anstoßen einer ersten Leseoperation und einer zweiten Leseoperation, wenn das Zugreifen anzeigt, dass mindestens eine Speicherzelle der zweiten Wortleitung programmiert warden ist. Die erste Leseoperation liest mindestens eine Speicherzelle einer zweiten Wortleitung, die mit der ersten Speicherzelle korrespondiert. Die zweite Wortleitung folgt auf die erste Wortleitung in einer Wortleitungsprogrammierreihenfolge und die zweite Leseoperation liest die erste Speicherzelle basierend auf einer Ausgabe von der ersten Leseoperation.
  • Die vorliegende Erfindung betrifft auch ein nichtflüchtiges Speicherelement.
  • In einer Ausführungsform umfasst ein nichtflüchtiges Speicherelement ein Feld von nichtflüchtigen Speicherzellen, die in Zeilen, die durch Wortleitungen gekoppelt sind, und in Spalten, die durch Bit-Leitungen gekoppelt sind, angeordnet sind, und Steuerlogik, die dazu ausgebildet ist, eine Anfrage zum Lesen von Daten zu empfangen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet sind. Die Steuerlogik ist dazu ausgebildet, eine erste Leseoperation mindestens einer Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, in Abhängigkeit von der Anfrage durchzuführen. Die zweite Wortleitung folgt der ersten Wortleitung in einer Wortleitungsprogrammierreihenfolge und die erste Leseoperation wird während einer ersten Zeitdauer durchgeführt. Die Steuerlogik ist dazu ausgebildet, eine zweite Leseoperation der ersten Speicherzelle basierend auf einer Ausgabe von der ersten Leseoperation durchzuführen. Die zweite Leseoperation wird während einer zweiten Zeitdauer durchgeführt und die erste Zeitdauer ist kürzer als die zweite Zeitdauer, wenn die Ausgabe vom Durchführen der ersten Leseoperation anzeigt, dass die erste Speicherzelle nicht gekoppelt ist.
  • Ausführungsformen sind auch auf ein elektronisches Gerät, eine Speicherkarte, eine Datenspeichervorrichtung usw. und ein zugeordnetes Verfahren zum Betreiben gerichtet, die Ausführungsformen des Speicherelements oder des Leseverfahrens gemäß der vorliegenden Erfindung beinhalten.
  • Vorteilhafte Ausführungsformen der Erfindung, wie sie nachfolgend ausführlich beschrieben werden, sind in den Zeichnungen dargestellt, in denen:
  • 1 ein Schaubild zeigt, das einen Teil eines nichtflüchtigen Speicherelements gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • 2 ein Schaubild zeigt, das ein Programmierverfahren zum Reduzieren einer Wortleitungskopplung beschreibt.
  • 3 ein Schaubild zeigt, das Schwellenspannungsverteilungen, die Speicherzellen einer n-ten programmierten Wortleitung zugeordnet sind, vor und nach der Wortleitungskopplung darstellen, die auftritt, wenn Speicherzellen einer (n + 1)-ten programmierten Wortleitung programmiert werden.
  • 4 ein Schaubild zeigt, das alle Schwellenspannungsverteilungen von 3 mit gekoppelten und nicht gekoppelten Speicherzellen darstellt.
  • 5A und 5B Schaubilder zeigen, die Abtasttechniken gemäß beispielhafter Ausführungsformen des erfinderischen Konzepts darstellen.
  • 6A ein Flussbild zeigt, das ein Leseverfahren eines nichtflüchtigen Speicherelements gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts beschreibt.
  • 6B ein Flussbild zeigt, das einen Schritt S110 von 6A beschreibt.
  • 7A ein Schaubild zeigt, das eine Leseoperation der zweiten Wortleitung der 6A und 6B beschreibt.
  • 7B ein Schaubild zeigt, das eine Leseoperation der ersten Wortleitung der 6A beschreibt.
  • 8 ein Schaubild zeigt, das die Wahrscheinlichkeit, dass fehlerhaft gelesene Speicherzellen einer Wortleitung, die einer ausgewählten Wortleitung in einer Wortleitungsprogrammierreihenfolge folgt, als Fehler bei einer Leseoperation der ausgewählten Wortleitung bewertet werden, darstellt.
  • 9 ein Schaubild zeigt, das eine Operation zum Klassifizieren gekoppelter Speicherzellen und nicht gekoppelter Speicherzellen beschreibt.
  • 10 ein Blockdiagramm zeigt, das ein nichtflüchtiges Speicherelement darstellt, bei dem ein Leseverfahren gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts angewendet wird.
  • 11 ein Blockdiagramm zeigt, das ein Leseverfahren gemäß einer anderen beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • 12A ein Flussbild zeigt, das eine Operation einer Speichersteuereinheit von 11 darstellt.
  • 12B ein Schaubild zeigt, das verschiedene Lesebefehle darstellt, die von einer Speichersteuereinheit von 11 erzeugt werden.
  • 13 ein Flussbild zeigt, das eine Operation eines nichtflüchtigen Speicherelements von 11 darstellt.
  • 14 ein Blockdiagramm zeigt, das eine Datenspeichervorrichtung mit einem nichtflüchtigen Speicherelement gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • 15 ein Blockdiagramm zeigt, das eine Steuereinheit von 14 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • 16 ein Blockdiagramm zeigt, das ein Festkörperlaufwerk mit einem nichtflüchtigen Speicherelement gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • 17 ein Blockdiagramm zeigt, das einen Speicher unter Verwendung eines Festkörperlaufwerks von 16 darstellt.
  • 18 ein Blockdiagramm zeigt, das einen Speicherserver mit einem Festkörperlaufwerk von 16 darstellt.
  • 19 bis 26 Schaubilder zeigen, die Systeme gemäß beispielhafter Ausführungsformen des erfinderischen Konzepts darstellen.
  • Es versteht sich, dass, wenn ein Element oder eine Schicht als ”auf”, ”verbunden mit”, ”gekoppelt mit” oder ”angrenzend an” einem anderen Element oder einer Schicht bezeichnet ist, es (sie) direkt auf, verbunden mit, gekoppelt mit oder angrenzend an dem anderen Element oder der Schicht angeordnet sein kann oder dazwischen liegende Elemente oder Schichten vorhanden sein können. Wenn hingegen ein Element als ”direkt auf', ”direkt verbunden mit”, ”direkt gekoppelt mit” oder ”unmittelbar angrenzend an” einem anderen Element oder einer Schicht bezeichnet ist, sind keine dazwischen liegenden Elemente oder Schichten vorhanden.
  • Der Bedarf an hochintegrierten nichtflüchtigen Speichern hat zugenommen. Es wurden verschiedene Techniken vorgeschlagen, um diesen Bedarf zu decken. Eine der vorgeschlagenen Techniken liegt darin, die Anzahl an in einer Speicherzelle gespeicherten Datenbits zu erhöhen. Eine Erhöhung der in einer Speicherzelle gespeicherten Datenbits oder eine Erhöhung der Integration von Speicherzellen kann zu verschiedenen Interferenzen führen. Eine solche Interferenz kann eine parasitäre Kapazitätskopplung sein, die zwischen nacheinander programmierten Speicherzellen ausgelöst wird. In der Regel kann die parasitäre Kapazitätskopplung die Bitleitungskopplung in Spaltenrichtung und die Wortleitungskopplung in Zeilenrichtung beinhalten. Bei der Wortleitungskopplung bewirkt, wenn eine Programmieroperation an einer (n + 1)-ten Wortleitung in einer Programmierreihenfolge nach einer Programmieroperation an einer n-ten Wortleitung in der Programmierreihenfolge ausgeführt wird, eine Veränderung von Schwellenspannungen in Speicherzellen, die mit der (n + 1)-ten Wortleitung verbunden sind, eine Veränderung von Schwellenspannungen in Speicherzellen, die mit der n-ten Wortleitung verbunden sind, so dass Schwellenspannungsverteilungen von Speicherzellen, die mit der n-ten Wortleitung verbunden sind, verbreitert werden. Beispielhafte Ausführungsformen des erfinderischen Konzepts stellen Techniken zum Reduzieren des Lesefehlers zur Verfügung, der auftritt, wenn Schwellenspannungsverteilungen verbreitert sind, und werden nachfolgend ausführlicher beschrieben.
  • In dieser Beschreibung können die Ausdrücke ”n-te Wortleitung”, ”ausgewählte Wortleitung”, ”Wortleitung der Leseanfrage” usw. verwendet sein, um eine Wortleitung zu bezeichnen, die Speicherzellen zugeordnet ist, in denen Daten der Leseanfrage gespeichert sind. Die Ausdrücke ”(n + 1)-te programmierte Wortleitung”, ”nächste programmierte Wortleitung”, ”obere programmierte Wortleitung einer Leseanfragewortleitung”, ”obere programmierte Wortleitung” usw. können verwendet sein, um eine Wortleitung zu bezeichnen, die Speicherzellen zugeordnet ist, die die Wortleitungskopplung Speicherzellen aufzwingen, in denen Leseanfragedaten gespeichert sind. Diese Wortleitung kann zur Leseanfragewortleitung nicht physikalisch benachbart oder nicht neben dieser sein.
  • 1 zeigt ein Schaubild, das einen Teil eines nichtflüchtigen Speicherelements gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • Eine Ausführungsform von 1 zeigt einen nichtflüchtigen Speicher mit NAND-Struktur. Die offenbarten Ausführungsformen sind jedoch nicht auf dieses Beispiel beschränkt. Wie in 1 dargestellt kann ein Speicherfeld 100 Wortleitungen WL1 bis WLi und Bitleitungen BL1 bis BLj beinhalten. Das Speicherfeld 100 beinhaltet Zeichenketten, sogenannte Strings (oder NAND-Strings) STR1 bis STRj, wobei jeder Speicherzellen (oder nichtflüchtige Speicherzellen) MC1 bis MCj aufweist. Speicherzellen sind in den Wortleitungen WL1 bis WLi und den Bitleitungen BL1 bis BLj angeordnet. Speicherzeilen in jedem NAND-String sind seriell zwischen einen Stringselektionstransistor (Stringauswahltransistor) SST und einen Masseselektionstransistor (Masseauswahltransistor) GST eingeschleift. Der Stringselektionstransistor SST ist an einem Schnittpunkt einer Bitleitung (beispielsweise BL1) und einer Stringselektionsleitung SSL angeordnet und der Masseselektionstransistor GST ist an einem Schnittpunkt einer Bitleitung (beispielsweise BL1) und einer Masseselektionsleitung GSL angeordnet.
  • Wie in 1 dargestellt ist in jedem NAND-String eine Source des Masseselektionstransistors GST mit einer gemeinsamen Source-Leitung (Common Source Line) CSL verbunden und eine Drain davon ist mit einer Source einer Speicherzelle MC1 eines zugehörigen NAND-Strings (zum Beispiel STR1) verbunden. Eine Drain des Stringselektionstransistors SST ist mit einer zugehörigen Bitleitung BL1 verbunden und eine Source davon ist mit einer Speicherzelle MCi eines zugehörigen NAND-Strings STR1 verbunden.
  • In einigen Ausführungsformen sind Speicherzellen aus einer von verschiedenen Zellstrukturen gebildet, die eine Ladungsspeicherschicht aufweisen. Zellstrukturen mit einer Ladungsspeicherschicht beinhalten eine Ladungsfallen-Flashstruktur mit einer Ladungsfallenschicht, eine Stapel-Flashstruktur, in der Felder in einer Mehrfachschicht gestapelt sind, eine source-drain-freie Flashstruktur, eine Flashstruktur vom Pintyp usw. Eine Speichereinrichtung mit einer Ladungsfallen-Flashstruktur, wie einer Ladungsspeicherschicht, ist im US-Patent Nr. 6,858,906 und in den US-Offenlegungsschriften Nr. 2004/0169238 und 2006/0180851 offenbart, die durch Bezugnahme in vollem Umfang zum Inhalt dieser Beschreibung gemacht werden. Eine source-drain-freie Flashstruktur ist im koreanischen Patent Nr. KR 673020 offenbart, das durch Bezugnahme in vollem Umfang zum Inhalt dieser Beschreibung gemacht wird.
  • In anderen beispielhaften Ausführungsformen können Speicherzellen aus einer Speicherzelle mit variablem Widerstand gebildet sein. Ein Beispiel einer Speicherzelle mit variablem Widerstand und ein Speicherelement, das eine solche beinhaltet, sind im US-Patent Nr. 7,529,124 offenbart, das durch Bezugnahme in vollem Umfang zum Inhalt dieser Beschreibung gemacht wird.
  • Obwohl es in 1 nicht dargestellt ist, aber nachfolgend beschrieben wird und bekannt ist, kann das Speicherfeld 100 mit verschiedenen Schaltkreisen verbunden sein (siehe 10), um Daten aus Speicherzellen zu lesen und Daten in Speicherzellen zu schreiben.
  • 2 zeigt ein Schaubild, das ein Programmierverfahren zum Reduzieren der Wortleitungskopplung beschreibt. Zur Vereinfachung der Beschreibung wird ein Programmierverfahren zum Reduzieren der Wortleitungskopplung unter der Annahme beschrieben, dass jede Speicherzelle 2 Bit Daten speichert, die aus Daten mit unteren oder niedrigstwertigen Bits (Least Significant Bit, LSB) und Daten mit oberen oder hochstwertigen Bits (Most Significant Bit, MSB) gebildet sind. Beispielhafte Ausführungsformen des erfinderischen Konzepts sind jedoch nicht auf Speicherzellen (Multibit-Speicherzellen oder Multi-Level-Speicherzellen (MLC) beschränkt, die 2 Bit Daten speichern. In einigen Ausführungsformen kann die Anzahl an Datenbits, die in zugehörigen Multibit-Speicherzellen gespeichert werden, mehr oder weniger als 2 betragen. In 2 stellen die Kurven 210-0 und 210-1 Schwellenspannungsverteilungen für Speicherzellen nach unterer Seitenprogrammierung dar und die Kurven 220-0, 220-1, 220-2 und 220-3 stellen Schwellenspannungsverteilungen für Speicherzellen nach oberer Seitenprogrammierung dar.
  • Nachdem die LSB und MSB programmiert sind, wie es in 2 dargestellt ist, können Speicherzellen einen von vier Datenzuständen E, P1, P2 und P3 aufweisen. Im Falle eines in 2 dargestellten Verfahrens können Speicherzellen in der Schwellenspannungsverteilung 210-0 nach der LSB-Programmierung (z. B. einer unteren Seitenprogrammierung) auf eine Schwellenspannungsverteilung 220-0 oder eine Schwellenspannungsverteilung 220-1 programmiert werden. Speicherzellen in der Schwellenspannungsverteilung 210-1 können nach der MSB-Programmierung (z. B. einer oberen Seitenprogrammierung) auf eine Schwellenspannungsverteilung 220-2 oder eine Schwellenspannungsverteilung 220-3 programmiert werden. Schwellenspannungen von Speicherzellen einer n-ten Programmierwortleitung können verschoben werden, wenn eine obere Seite bei Speicherzellen einer (n + 1)-ten Wortleitung eines nächsten Worts in der Wortleitungsprogrammierreihenfolge programmiert werden. Das heißt, Schwellenspannungsverteilungen von Speicherzellen der n-ten Programmierwortleitung können sich aufgrund der Wortleitungskopplung im Vergleich zum Zustand, bevor die obere Seite bei Speicherzellen der (n + 1)-ten Pragrammierwortleitung programmiert worden ist, verbreitern. Dass eine Schwellenspannungsverteilung sich verbreitert liegt daran, dass Speicherzellen der n-ten Programmierwortleitung eine selektive Wortleitungskopplung erfahren, wenn die obere Seite bei Speicherzellen der (n + 1)-ten Programmierwortleitung programmiert wird. Es ist zu erkennen, dass die n-te und die (n + 1)-te Programmierwortleitung physikalisch benachbart oder nicht benachbart sein können.
  • In einigen Ausführungsformen werden Speicherzellen mit Datenzuständen P1 und P3 unter den Speicherzellen der (n + 1)-ten Programmierwortleitung als Speicherzellen bezeichnet, die die Kopplung mit Speicherzellen der n-ten Programmierwortleitung erzwingen, und Speicherzellen mit Datenzuständen E und P2 unter den Speicherzellen der (n + 1)-ten Programmierwortleitung werden als Speicherzellen bezeichnet, die die Kopplung mit Speicherzellen der n-ten Programmierwortleitung nicht erzwingen. Durch diese Definition können Speicherzellen der n-ten Programmierwortleitung aus gekoppelten Speicherzellen und ungekoppelten Speicherzellen gebildet sein. Aus diesem Grund kann sich eine Schwellenspannungsverteilung verbreitern. Eine Programmieroperation an der (n + 1)-ten Programmierwortleitung, die die Wortleitungskopplung mit Speicherzellen der n-ten Programmierwortleitung erzwingt, kann gemäß einer Adressen-Scrambling-Technik variabel bestimmt werden.
  • 3 zeigt ein Schaubild, das Schwellenspannungsverteilungen darstellt, die Speicherzellen einer n-ten programmierten Wortleitung zugeordnet sind, vor und nach der Wortleitungskopplung, die auftritt, wenn Speicherzellen einer (n + 1)-ten programmierten Wortleitung programmiert werden.
  • Ein Beispiel in 3 stellt zwei benachbarte Schwellenspannungsverteilungen 230-0 und 230-1, die Speicherzellen einer n-ten programmierten Wortleitung zugeordnet sind, vor einem Programmieren von Speicherzellen einer (n + 1)-ten programmierten Wortleitung, das heißt, vor der Wortleitungskopplung dar. In 3 sind zwei Schwellenspannungsverteilungen gezeigt. Es versteht sich jedoch, dass entsprechend einer Bitanzahl pro Zelle mehr Schwellenspannungsverteilungen auftreten. Die Anzahl an Schwellenspannungsverteilungen kann gemäß der Anzahl an Datenbits, die in einer Speicherzelle gespeichert sind, bestimmt werden. Wenn zum Beispiel m Bit Daten (wobei m eine ganze Zahl gleich oder größer 2 darstellt) in einer Speicherzelle gespeichert werden, können 2m Schwellenspannungsverteilungen auftreten.
  • Schwellenspannungsverteilungen 231-0 und 231-1, die in 3 dargestellt sind, zeigen Schwellenspannungsverteilungen, die Speicherzellen der n-ten Programmierwortleitung zugeordnet sind, nachdem die Wortleitungskopplung aufgetreten ist, die ausgelöst wird, wenn Speicherzellen der (n + 1)-ten Programmierwortleitung programmiert werden. Die Schwellenspannungsverteilungen 231-0 und 231-1 können Schwellenspannungsverteilungen von Speicherzellen beinhalten, bei denen die Wortleitungskopplung aufgetreten ist, und von Speicherzellen, bei denen die Wortleitungskopplung nicht aufgetreten ist, wenn Speicherzellen der (n + i)-ten Programmierwortleitung programmiert werden.
  • 4 zeigt ein Schaubild, das alle Schwellenspannungsverteilungen von 3 mit gekoppelten und nicht gekoppelten Speicherzellen darstellt.
  • Im Beispiel von 4 zeigen Schwellenspannungsverteilungen 233-0 und 233-1 Schwellenspannungsverteilungen von Speicherzellen (oder ungekoppelten Speicherzellen), bei denen keine Schwellenspannungsverschiebung aufgrund einer Wortleitungskopplung aufgetreten ist. Schwellenspannungsverteilungen 235-0 und 235-1 zeigen Schwellenspannungsverteilungen von Speicherzellen (oder gekoppelten Speicherzellen), bei denen eine Schwellenspannungsverschiebung aufgrund einer Wortleitungskopplung aufgetreten ist. Das heißt, die Schwellenspannungsverteilungen 235-0 und 235-1 geben eine Schwellenspannungsverschiebung von Speicherzellen an, die auf Datenzustände 233-0 und 233-1 programmiert worden sind.
  • Programmierte Speicherzellen einer n-ten Programmierwortleitung können ungekoppelten Schwellenspannungsverteilungen 233-0 und 233-1 oder gekoppelten Schwellenspannungsverteilungen 235-0 und 235-1 angehören, die auf einer Schwellenspannungsverschiebung beruhen, die durch Programmieren von Speicherzellen der (n + 1)-ten Programmierwortleitung ausgelöst sind. Wie in 4 dargestellt kann eine Lesespannung DR1 dazu verwendet werden, ungekoppelte Speicherzellen zu lesen, das heißt, Speicherzellen in Schwellenspannungsverteilungen 233-0 und 233-1 zu diskriminieren. Eine Lesespannung DR2 kann dazu verwendet werden, gekoppelte Speicherzellen zu lesen, das heißt, Speicherzellen in Schwellenspannungsverteilungen 235-0 und 235-1 zu diskriminieren.
  • Es können in Bezug auf eine Schwellenspannungsverteilung (oder einen Datenzustand) (gebildet aus einer gekoppelten Verteilung und einer ungekoppelten Verteilung) zwei Leseoperationen unter Verwendung der Lesespannungen DR1 und DR2 vorgenommen werden, um den Lesefehler aufgrund der Wortleitungskopplung zu reduzieren. Zum Beispiel kann eine Leseoperation unter Verwendung der Lesespannung DR1 vorgenommen werden, um Speicherzellen in ungekoppelten Verteilungen 233-0 und 233-1 zu diskriminieren, und eine Leseoperation unter Verwendung der Lesespannung DR2 kann vorgenommen werden, um Speicherzellen in gekoppelten Verteilungen 235-0 und 235-1 zu diskriminieren. Speicherzellen, die unter Verwendung der Lesespannung DR1 zu lesen sind, und Speicherzellen, die unter Verwendung der Lesespannung DR2 zu lesen sind, können danach unterteilt werden, ob Speicherzellen einer oberen Wortleitung programmiert werden, was nachfolgend ausführlicher beschrieben wird. Als Folge davon kann eine Leseoperation von Speicherzellen einer oberen Wortleitung der ausgewählten Wortleitung, das heißt, einer angrenzenden Wortleitung früher ausgeführt werden, bevor Leseoperationen von Speicherzellen einer ausgewählten Wortleitung vorgenommen werden. Die oben beschriebenen Leseoperationen werden Datenrückgewinnungsleseoperationen genannt. Das wird nachfolgend ausführlicher beschrieben.
  • Die 5A und 5B sind Schaubilder, die Abtasttechniken gemäß beispielhafter Ausführungsformen des erfinderischen Konzepts beschreiben.
  • Eine Leseoperation gemäß beispielhafter Ausführungsformen des erfinderischen Konzepts kann unter Verwendung einer von verschiedenen Abtasttechniken vorgenommen werden. Zum Beispiel können, wie in 5A dargestellt, Abtasttechniken eine normale Abtasttechnik und eine beschleunigte Abtasttechnik umfassen. Bei einer 2-stufigen Abtasttechnik kann die normale Abtasttechnik eine Grobabtastoperation und eine Feinabtastoperation beinhalten. Die Grobabtastoperation und die Feinabtastoperation können jeweils ein Bitleitungsvorladeintervall (oder Installationsintervall), ein Bitleitungsentwicklungsintervall, ein Latch-Intervall (oder Abtastintervall) und ein Rückgewinnungsintervall beinhalten. Während der Grobabtastoperation wird bewertet, ob jede Speicherzelle einer ausgewählten Wortleitung eine AN-Zelle (ON-Zelle) oder eine AUS-Zelle (OFF-Zelle) ist. Die Feinabtastoperation kann vorgenommen werden, um AN-Zellen von Speicherzellen zu bewerten, die in der Grobabtastoperation als AUS-Zelle eingestuft worden sind. Zu diesem Zeitpunkt kann das Aufstellen von Bitleitungen in Bezug auf Speicherzellen, die in der Grobabtastoperation als AN-Zelle eingestuft worden sind, übersprungen werden. Das heißt, eine Bitleitung einer Speicherzelle, die als AN-Zelle eingestuft ist, wird nicht vorgeladen. Zum Beispiel wird eine Bitleitung einer Speicherzelle, die als AN-Zelle eingestuft ist, mit Masse verbunden. Dies bedeutet, dass eine Speicherzelle, die in der Grobabtastoperation als AN-Zelle eingestuft worden ist, weiterhin als AN-Zelle beibehalten wird.
  • In einer beispielhaften Ausführungsform können die Grobabtastoperation und die Feinabtastoperation sequentiell vorgenommen werden, wobei eine Lesespannung an eine ausgewählte Wortleitung angelegt wird.
  • Wie in 5A dargestellt kann sich die beschleunigte Abtasttechnik als 1-Schrittabtasttechnik von der normalen Abtasttechnik unter dem Gesichtspunkt eines Rauschens der gemeinsamen Sourceleitung (Common-Source-Line) (nachfolgend als CSL-Rauschen bezeichnet) unterscheiden. Das CSL-Rauschen bewirkt, dass AN-Zellen als AUS-Zellen eingestuft werden. Aus diesem Grund können AN-Zellen wegen des CSL-Rauschens während der Grobabtastoperation als AUS-Zellen eingestuft werden. Wenn AN-Zellen, die das CSL-Rauschen bewirken, durch die Grobabtastoperation eliminiert werden, können Speicherzellen, die fälschlich als AUS-Zelle eingestuft worden sind, während der Feinabtastoperation als AN-Zelle eingestuft werden. Aus diesem Grund kann die Feinabtastoperation unabhängig vom CSL-Rauschen vorgenommen werden. Dementsprechend kann die normale Abtasttechnik mit der Feinabtastoperation als CSL-rauschunabhängige (oder unbeeinflusste) Abtastoperation definiert werden, und die beschleunigte Abtasttechnik kann als CSL-rauschabhängige (oder beeinflusste) Abtastoperation definiert werden. Das heißt, wie in 5A dargestellt, eine Zeit T2, die benötigt wird, um die CSL-rauschabhängige (oder beeinflusste) Abtastoperation durchzuführen, ist kürzer als eine Zeit T1, die benötigt wird, um die CSL-rauschunabhängige (oder unbeeinflusste) Abtastoperation durchzuführen.
  • Als weitere Ausführungsform können eine Mehrzahl von Abtasttechniken auf Grundlage einer Zeit (das heißt einer Bitleitungsentwicklungszeit), die benötigt wird, um eine Bitleitungsvorladespannung zu entwickeln, klassifiziert werden. Wie in 5B dargestellt kann eine Bitleitungsentwicklungszeit T4a bei einer oberen Wortleitung einer Leseanfragewortleitung während einer beschleunigten Abtastung kürzer gesetzt sein als die Entwicklungszeit T3 an der Leseanfragewortleitung während einer normalen Abtastung. Hierbei bedeutet ”obere Wortleitung” die Wortleitung, die der Leseanfragewortleitung in einer Wortleitungsprogrammierreihenfolge folgt. Dementsprechend ist, wie in 5B dargestellt, eine Zeit T4, die benötigt wird, um die CSL-rauschabhängige Abtastoperation durchzuführen, kürzer als eine Zeit T3, die benötigt wird, um die CSL-rauschunabhängige Abtastoperation durchzuführen. Als Folge davon kann die Leseoperation mit der CSL-rauschunabhängigen Abtastoperation kürzer sein als die Leseoperation mit der CSL-rauschabhängigen Abtastoperation. Eine Abtasttechnik, bei der eine Entwicklungszeit relativ kurz wird, kann das CSL-Rauschen erfahren. Das heißt, die Abtasttechnik, bei der eine Entwicklungszeit relativ kürzer wird, kann die CSL-rauschabhängige Abtastoperation sein. Hingegen kann eine Abtasttechnik, bei der eine Entwicklungszeit relativ länger wird, eine Abtasttechnik sein, die kein CSL-Rauschen erfährt, das heißt, eine CSL-rauschunabhängige Abtastoperation.
  • Obwohl es in den Figuren nicht gezeigt ist, kann eine Leseoperation an einer oberen Wortleitung einer Leseanfragewortleitung unter Verwendung einer Grobabtastoperation und einer Feinabtastoperation vorgenommen werden. In diesem Fall ist es möglich, eine Lesedauer für die obere Wortleitung durch Reduzieren einer Zeit, die benötigt wird, um ein beliebiges Zeitintervall (beispielsweise ein Bitleitungsvorladeintervall, ein Bitleitungsentwicklungsintervall, elf Latch-Intervall usw.) der Grob- und Feinabtastoperation durchzuführen, zu reduzieren.
  • 6A zeigt ein Flussbild, das ein Leseverfahren eines nichtflüchtigen Speicherelements gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts beschreibt, und 6B zeigt ein Flussbild, das einen Schritt S110 von 6A beschreibt. 7A zeigt ein Schaubild, das eine Leseoperation an der zweiten Wortleitung der 6A und 6B beschreibt, und 7B zeigt ein Schaubild, das eine Leseoperation der ersten Wortleitung der 6A beschreibt. Nachfolgend wird ein Leseverfahren eines nichtflüchtigen Speicherelements gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts mit Bezug zu den begleitenden Zeichnungen ausführlicher beschrieben.
  • Zunächst mit Bezug zu 6A kann in Schritt S100 eine Leseanfrage an die erste Wortleitung empfangen werden. In Schritt S110 wird eine Leseoperation an der zweiten Wortleitung, die der ersten Wortleitung in einer Wortleitungsprogrammierreihenfolge folgt, in Abhängigkeit von der Leseanfrage durchgeführt. Gleichzeitig kann bewertet werden, ob die zweite Wortleitung (das heißt, mindestens eine Speicherzelle der zweiten Wortleitung) programmiert ist. Wie oben diskutiert kann die zweite Wortleitung eine Wortleitungskopplung von Speicherzellen der ersten Wortleitung bewirken. Eine Leseoperation an der zweiten Wortleitung kann beispielsweise gemäß einer beschleunigten Abtasttechnik vorgenommen werden, wie es in den 5A und 5B beschrieben ist. Eine Leseoperation an der zweiten Wortleitung wird mit Bezug zu den 6B und 7A ausführlicher beschrieben.
  • Mit Bezug zu den 6B und 7A können in Schritt S111 Datenzustände aus Speicherzellen der zweiten Wortleitung gelesen werden, wobei eine Lesespannung RD1 an die zweite Wortleitung angelegt wird. Zu diesem Zeitpunkt können sich Datenzustände von Speicherzellen, die als AN-Zelle eingestuft sind, in einem Löschzustand E befinden, der mit einer Schwellenspannungsverteilung 310-0 korrespondiert. In Schritt S112 kann gemäß einem Teil der Daten, die bei einer Leseoperation gelesen worden sind, die unter Verwendung der Lesespannung RD1 durchgeführt ist, bewertet werden, ob Speicherzellen der zweiten Wortleitung programmiert sind. Alternativ kann stattdessen ein Datenzustand einer Flag-Zelle, die mit der zweiten Wortleitung verbunden ist, bei einer Leseoperation an der zweiten Wortleitung gelesen werden. Ob Speicherzellen der zweiten Wortleitung programmiert sind, kann basiert auf einem Datenzustand einer Flag-Zelle bewertet werden. Das Flag kann programmiert werden, wenn mindestens eine Speicherzelle der zweiten Wortleitung programmiert ist.
  • Wenn in Schritt S112 Speicherzellen der zweiten Wortleitung programmiert sind, wie in 6B dargestellt, geht das Verfahren werter zu Schritt S113, in dem Datenzustände aus Speicherzellen der zweiten Wortleitung gelesen werden. Zum Beispiel unter der Annahme, dass Schritt S112 durch Lesen von Speicherzellen der zweiten Wortleitung mit der Lesespannung RD1 durchgeführt worden ist, wird dann eine Lesespannung RD2 an die zweite Wortleitung angelegt. Ansonsten kann ein Lesevorgang unter Verwendung der Lesespannungen RD1 und RD2 durchgeführt werden. Während jeder Operation kann eine Abtastoperation an Speicherzellen, die bei einer früheren Leseoperation als AN-Zelle eingestuft worden sind, untersagt sein. Dies kann durch Masseverbindung von Bitleitungen von Speicherzellen, die bei einer früheren Leseoperation als AN-Zelle eingestuft worden sind, erreicht werden. Dies bedeutet, dass eine Abtastoperation in Bezug auf Speicherzellen vorgenommen wird, die bei einer früheren Leseoperation als AUS-Zelle eingestuft worden sind. Datenzustände von Speicherzellen, die bei einer Leseoperation mit der Lesespannung RD2 als AN-Zelle eingestuft worden sind, können in einem Programmierzustand P1 sein, der mit einer Schwellenspannungsverteilung 310-1 korrespondiert.
  • Schließlich können in Schritt S114 Daten aus Speicherzellen der zweiten Wortleitung gelesen werden, wobei eine Lesespannung RD3 an die zweite Wortleitung angelegt ist. Gleichermaßen kann eine Abtastoperation in Bezug auf Speicherzellen, die bei früheren Leseoperationen mit den Lesespannungen RD1 und RD2 als AN-Zelle eingestuft worden sind, untersagt sein. Dies kann durch Masseverbindung von Bitleitungen von Speicherzellen, die bei einer früheren Leseoperation als AN-Zelle eingestuft worden sind, erreicht werden. Datenzustände von Speicherzellen, die bei einer Leseoperation mit der Lesespannung RD3 als AN-Zelle eingestuft worden sind, können in einem Programmierzustand P2 sein, der mit einer Schwellenspannungsverteilung 310-2 korrespondiert. Datenzustände von Speicherzellen, die bei einer Leseoperation mit der Lesespannung RD3 als AUS-Zelle eingestuft worden sind, können in einem Programmierzustand P3 sein, der mit einer Schwellenspannungsverteilung 310-3 korrespondiert.
  • Nochmals mit Bezug zu Schritt S112, wenn der Datenzustand von Speicherzellen der zweiten Wortleitung nicht programmiert ist, geht das Verfahren weiter zu Schritt S130. Mit anderen Worten, wenn der Datenzustand von Speicherzellen der zweiten Wortleitung nicht programmiert ist, wie in 6B dargestellt, können die oben beschriebenen Schritte S113 und S114 übersprungen werden.
  • Wie in 2 beschrieben können Speicherzellen mit den Datenzuständen P1 und P3 als Speicherzellen definiert sein, die die Wortleitungskopplung bewirken, und Speicherzellen mit den Datenzuständen E und P2 können als Speicherzellen definiert sein, die keine Wortleitungskopplung bewirken. Zum Beispiel können Seitenpuffer, die mit zugehörigen Bitleitungen gekoppelt sind, Latches (Zwischenspeicher) beinhalten, die gemäß einem Ergebnis einer Leseoperation an der weiten Wortleitung auf ”1” oder ”0” gesetzt sind. Latches von Seitenpuffern, die mit Speicherzellen korrespondieren, die die Datenzustände P1 und P3 aufweisen, können auf ”0” (oder ”1”) gesetzt werden, während Latches von Seitenpuffern, die mit Speicherzellen korrespondieren, die die Datenzustände E und P2 aufweisen, auf ”1” (oder ”0”) gesetzt werden können.
  • Nochmals mit Bezug zu 6A, wenn Speicherzellen der zweiten Wortleitung als programmiert eingestuft sind, das heißt, nachdem Leseoperationen ausgeführt sind, die die Lesespannungen RD1, RD2 und RD3 verwenden, geht das Verfahren weiter zu Schritt S120. In Schritt 120 kann eine Leseoperation bei ungekoppelten Speicherzellen (das heißt, Speicherzellen, die keine Wortleitungskopplung erfahren) bzw. bei gekoppelten Speicherzellen (das heißt, Speicherzellen, die die Wortleitungskopplung erfahren) vorgenommen werden. Dies wird mit Bezug zu 7B ausführlicher beschrieben.
  • Wie oben beschrieben und in 7B dargestellt kann jede der Schwellenspannungsverteilungen 310-0, 310-1, 310-2 und 310-3 eine Verteilung von ungekoppelten Speicherzellen und eine Verteilung von gekoppelten Speicherzellen umfassen. Zum Beispiel kann die Schwellenspannungsverteilung 310-0 eine Verteilung 313-0 von ungekoppelten Speicherzellen und eine Verteilung 315-0 von gekoppelten Speicherzellen beinhalten. Die Schwellenspannungsverteilung 310-1 kann eine Verteilung 313-1 von ungekoppelten Speicherzellen und eine Verteilung 315-1 von gekoppelten Speicherzellen beinhalten. Die Schwellenspannungsverteilung 310-2 kann eine Verteilung 313-2 von ungekoppelten Speicherzellen und eine Verteilung 315-2 von gekoppelten Speicherzellen beinhalten. Die Schwellenspannungsverteilung 310-3 kann eine Verteilung 313-3 von ungekoppelten Speicherzellen und eine Verteilung 315-3 von gekoppelten Speicherzellen beinhalten.
  • Eine Lesereihenfolge kann danach bestimmt werden, ob eine Leseoperation einer unteren Seite (oder niedrigstwertigen Bit, LSB) oder einer oberen Seite (oder höchstwertigen Bit, MSB) zugeordnet ist, und nach einer Bitreihenfolge. Es wird angenommen, dass eine Speicherzelle 2 Bit Daten speichert, und dass eine Bitreihenfolge von ”01”, ”00” und ”10” verwendet wird. Mit dieser Annahme kann eine untere Seite über Leseoperationen gelesen werden, die Lesespannungen DR3 und DR4 anwenden, und eine obere Seite kann über Leseoperationen gelesen werden, die Lesespannungen DR1 und DR2 anwenden, und über Leseoperationen, die Lesespannungen DR5 und DR6 anwenden. Es versteht sich, dass die Bitreihenfolge nicht auf diese Offenbarung beschränkt ist. Zur Vereinfachung der. Beschreibung wird angenommen, dass eine Leseoperation an einer unteren Seite angefordert ist. In diesem Fall kann zunächst eine Leseoperation mit der Lesespannung DR3 vorgenommen werden, um Speicherzellen in den Schwellenspannungsverteilungen 313-1 und 313-2 zu diskriminieren, und dann kann eine Leseoperation mit der Lesespannung DR4 vorgenommen werden, um Speicherzellen in den Schwellenspannungsverteilungen 315-1 und 315-2 zu diskriminieren. Die Leseoperationen mit den Lesespannungen DR3 und DR4 können über eine normale Abtasttechnik vorgenommen werden, die in 5A oder 5B beschrieben ist. In einer anderen Ausführungsform kann eine Leseoperation mit der Lesespannung DR3 über die normale Abtasttechnik vorgenommen werden, während eine Leseoperation mit der Lesespannung DR4 über eine beschleunigte Abtasttechnik vorgenommen werden kann, die in 5A oder 5B beschrieben ist. Da die meisten Speicherzellen der ersten Wortleitung über die Lesespannung DR3 als AN-Zelle eingestuft sind (das heißt, die Leseoperation mit der Lesespannung DR3), kann die Leseoperation mit der Lesespannung DR4 unabhängig vom CSL-Rauschen vorgenommen werden.
  • Die Leseoperation mit der Lesespannung DR3 kann bezüglich eines Teils (das heißt, ungekoppelter Speicherzellen) von Speicherzellen der ersten Wortleitung vorgenommen werden und die Leseoperation mit der Lesespannung DR4 kann bezüglich der anderen (das heißt, ungekoppelten Speicherzellen) Speicherzellen der ersten Wortleitung vorgenommen werden. Dementsprechend beträgt die Dauer der an einer Speicherzelle der zweiten Wortleitung vorgenommenen Lese-/Abtastoperation weniger als die Dauer der an ungekoppelten Speicherzellen der ersten Wortleitung vorgenommenen Lese-/Abtastoperation und kann gleich der Dauer für gekoppelte Speicherzellen der ersten Wortleitung sein. Die ungekoppelten Speicherzellen und die gekoppelten Speicherzellen können gemäß einem Ergebnis einer in Schritt S110 vorgenommenen Leseoperation unterteilt werden. Das heißt, die ungekoppelten Speicherzellen und die gekoppelten Speicherzellen können gemäß den in Latches von Seitenpuffern gespeicherten Werten unterteilt werden, die mit Speicherzellen der ersten Wortleitung korrespondieren. Während die Lesespannung DR3 an der ersten Wortleitung angelegt wird, können Bitleitungen der gekoppelten Speicherzellen entsprechend den Werten zugehöriger Latches auf eine Massespannung gesetzt werden. Während die Lesespannung DR4 an der ersten Wortleitung angelegt wird, können Bitleitungen der ungekoppelten Speicherzellen entsprechend den Werten zugehöriger Latches auf eine Massespannung gesetzt werden. Danach geht das Verfahren weiter zu Schritt S140, in dem in Schritt S120 gelesene Daten einem externen Gerät bereitgestellt werden.
  • Nochmals mit Bezug zu Schritt S110, wenn Speicherzellen der zweiten Wortleitung als nicht programmiert eingestuft sind, das heißt, nachdem Leseoperationen mit den Lesespannungen RD2 und RD3 übersprungen sind, geht das Verfahren weiter zu Schritt S130. In Schritt S130 kann eine Leseoperation an der ersten Wortleitung ausgeführt werden. Die Leseoperation an der ersten Wortleitung kann über die normale Abtasttechnik vorgenommen werden, die in 5A oder 5B beschrieben ist. Hierbei kann die Lesespannung DR3 an der ersten Wortleitung bei einer in Schritt S130 ausgeführten Leseoperation angelegt werden. Das heißt, wenn Leseoperationen der zweiten Wortleitung mit den Lesespannungen RD2 und RD3 übersprungen sind, kann in Schritt S130 eine Leseoperation an der ersten Wortleitung mit Lesespannungen (zum Beispiel DR1, DR3 oder DR5) zum Diskriminieren von Datenzuständen von ungekoppelten Speicherzellen vorgenommen werden. In einer anderen Ausführungsform kann in Schritt S130 eine Lesespannung RD2 verwendet werden, um Datenzustände von Speicherzellen der ersten Wortleitung zu bewerten. Dies liegt daran, dass Speicherellen der zweiten Wortleitung nicht programmiert sind. Danach geht das Verfahren über zu Schritt S140, indem in Schritt S130 gelesene Daten einem externen Gerät bereitgestellt werden.
  • Wie oben beschrieben kann eine Leseoperation an Speicherzellen der zweiten Wortleitung über eine CSL-rauschabhängige Abtasttechnik vorgenommen werden, die eine relativ kürzere Lesezeit aufweist als eine CSL-rauschunabhängige Abtasttechnik. Die Anzahl an Fehlerbits, die in aus Speicherzellen der zweiten Wortleitung über die CSL-rauschabhängige Abtasttechnik gelesenen Daten vorhanden sind, kann im Vergleich zur Anzahl an Fehlerbits, die in aus Speicherzellen der zweiten Wortleitung über die CSL-rauschunabhängige Abtasttechnik gelesenen Daten vorhanden sind, erhöht sein. Speicherzellen, die aufgrund der CSL-rauschabhängigen Abtasttechnik als Fehlerbit eingestuft sind, können an einem Schwanz oder an einem Ende einer Schwellenspannungsverteilung vorliegen. Speicherzellen, die am Schwanz oder am Ende der Schwellenspannungsverteilung liegen, sind jedoch wenige. Mit anderen Worten, wenn bei einer Leseoperation an der zweiten Wortleitung fehlerhaft gelesene Speicherzellen nicht an einem Ende einer Schwellenspannungsverteilung liegen, bewirken die Speicherzellen keinen Lesefehler. Dies wird nachfolgend ausführlicher beschrieben.
  • In einer beispielhaften Ausführungsform ist es möglich, eine Leseoperation unter Verwendung der Lesespannungen RD1, RD2 und RD3 durchzuführen, ohne dass eine Abtastoperation an Speicherzellen, die bei einer früheren Operation als AN-Zelle eingestuft worden sind, untersagt ist.
  • 8 zeigt ein Schaubild, das die Wahrscheinlichkeit darstellt, dass fehlerhaft gelesene Speicherzellen einer Wortleitung, die einer ausgewählten Wortleitung in einer Wortleitungsprogrammierreihenfolge folgt, als Fehler bei einer Leseoperation der ausgewählten Wortleitung bewertet werden.
  • Mit Bezug zu 8, wenn eine Leseoperation an der zweiten Wortleitung (in Wortleitungsprogrammierreihenfolge) unter Verwendung einer CSL-rauschabhängigen Abtasttechnik anstatt einer CSL-rauschunabhängigen Abtasttechnik vorgenommen wird, können Speicherzellen in einem schraffierten Teil 410-0 einer Schwellenspannungsverteilung 410 als Fehler bewertet werden. Dies kann die Wahrscheinlichkeit erhöhen, dass als Fehler eingestufte Speicherzellen als Fehler bei einer Leseoperation an der ersten Wortleitung bewertet werden. Zum Beispiel zeigt eine Verteilung 420 die Wahrscheinlichkeit an, dass Speicherzellen, die bei einer Leseoperation an der zweiten Wortleitung unter Verwendung der CSL-rauschunabhängigen Abtasttechnik als Fehler eingestuft werden, bei einer Leseoperation an der ersten Wortleitung als Fehler bewertet werden. Eine Verteilung 422 zeigt die Wahrscheinlichkeit an, dass Speicherzellen, die bei einer Leseoperation an der zweiten Wortleitung unter Verwendung der CSL-rauschabhängigen Abtasttechnik als Fehler eingestuft werden, bei einer Leseoperation an der ersten Wortleitung als Fehler bewertet werden. Wie in 8 dargestellt, obwohl die Fehlerwahrscheinlichkeit von einer Kurve 420 zu einer Kurve 422 ansteigt, liegt keine Wahrscheinlichkeit vor, dass Speicherzeilen in einem schraffierten Teil 410-0 einer Schwellenspannungsverteilung 410 auf Basis einer Lesespannung DR, die an der ersten Wortleitung angelegt ist, als Fehler, das heißt, als AUS-Zelle gelesen werden. Da außerdem aus Speicherzellen in der zweiten Wortleitung gelesene Daten keine Leseanfragedaten sind, haben in Daten, die aus Speicherzellen der zweiten Wortleitung gelesen sind, enthaltene Fehler keinen Einfluss auf Fehler der Leseanfragedaten.
  • 9 zeigt ein Schaubild, das eine Operation zum Klassifizieren gekoppelter Speicherzellen und nicht gekoppelter Speicherzellen beschreibt.
  • Mit Bezug zu 9 können Seitenpuffer PB1 bis PBj jeweils mit Bitleitungen BL1 bis BLj eines Speicherfelds 100 verbunden sein. Die zugehörigen Seitenpuffer PB1 bis PBj können ein Latch (einen Zwischenspeicher) zum Speichern eines Wertes beinhalten, der anzeigt, ob eine Speicherzelle einer Wortleitung WLn + 1, die einer Leseanfragewortleitung WLn in der Wortleitungsprogrammierreihenfolge folgt, eine Speicherzelle ist, die zur Kopplung führt. Zum Beispiel können als Folge einer in Schritt S110 der 6A und 6B vorgenommenen Leseoperation Latches von Seitenpuffern, die mit Speicherzellen der Datenzustände P1 und P3 korrespondieren, auf ”0” (oder ”1”) gesetzt werden, und Latches von Seitenpuffern, die mit Speicherzellen der Datenzustände E und P2 korrespondieren, können auf ”1” (oder ”0”) gesetzt werden. Ein Seitenpuffer (zum Beispiel PB1) mit einem auf ”0” (oder ”1”) gesetzten Latch kann eine zugehörige Bitleitung BL1 bei einer DR1-Leseoperation, die in Schritt S120 von 6A ausgeführt wird, auf eine Massespannung setzen. Ein Seitenpuffer (zum Beispiel PB2) mit einem auf ”1” (oder ”0”) gesetzten Latch kann eine zugehörige Bitleitung BL2 bei einer DR2-Leseoperation, die in Schritt S120 von 6A ausgeführt wird, auf eine Massespannung setzen. Speicherzellen einer Leseanfragewortleitung WLn können basierend auf Werten von Latches der Seitenpuffer PB1 bis PBj in gekoppelte Speicherzellen und ungekoppelte Speicherzellen unterteilt werden.
  • Wie in 9 dargestellt können Flag-Zellen FC mit Wortleitungen WLn bzw. WLn + 1 verbunden sein. Jede der Flag-Zellen FC kann Flag-Informationen speichern, die angeben, ob Speicherzellen MC einer zugehörigen Wortleitung programmiert sind. Ein Seitenpuffer FPB ist mit einer Bitleitung FBI verbunden, die mit Flag-Zellen FC verbunden ist. In einer beispielhaften Ausführungsform kann die Flag-Zelle FC Flag-Informationen speichern, die angeben, ob bezüglich einer zugehörigen Wortleitung eine obere Seitenprogrammierung (z. B. eine Programmierung von höchstwertigen Bits) vorgenommen wird.
  • Die in 9 dargestellten Seitenpuffer PB1 bis PBj können dazu ausgebildet sein, Vorladungsspannungen von Bitleitungen während einer Abtastoperation konstant zu halten. In diesem Fall können Spannungen von internen Knoten (zum Beispiel als Abtastknoten bekannt) der Seitenpuffer veränderlich sein, und Spannungsänderungen der internen Knoten können gemessen werden. Die in 9 dargestellte Bitleitungsarchitektur kann die All-Bitleitungsarchitektur sein. Es versteht sich jedoch, dass das erfinderische Konzept bei der Gerade/Ungerade-Bitleitungsarchitektur angewendet werden kann. Bei der Gerade/Ungerade-Bitleitungsarchitektur wird ein Seitenpuffer von zwei Bitleitungen gemeinsam genutzt. Eine der beiden Bitleitungen kann mit einem Seitenpuffer verbunden sein.
  • 10 zeigt ein Blockdiagramm, das ein nichtflüchtiges Speicherelement darstellt, bei dem ein Leseverfahren gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts angewendet wird.
  • Mit Bezug zu 10 kann ein nichtflüchtiges Speicherelement ein Zellenfeld 100, eine Zeilendekodiererschaltung 200, eine Lese-/Schreibschaltung 300, eine Spaltendekodiererschaltung 400, eine Eingabe-/Ausgabe-Schnittstelle 500 und eine Steuerlogik 600 umfassen. Das Zellenfeld 100 kann identisch zu dem von 1 ausgebildet sein, und daher wird auf eine Beschreibung hierzu verzichtet. Die Zeilendekodiererschaltung 200 kann ein Auswählen und Treiben von Zeilen des Zellenfelds 100 in Abhängigkeit von der Steuerung der Steuerlogik 600 durchführen. Die Lese-/Schreibschaltung 300 kann als Leseschaltung funktionieren, die eine Abtastoperation bezüglich des Zellenfelds 100 in Abhängigkeit von der Steuerung der Steuerlogik 600 durchführt. Weiter kann die Lese-/Schreibschaltung 300 als Schreibschaltung funktionieren, die eine Schreiboperation bezüglich des Zellenfelds 100 in Abhängigkeit von der Steuerung der Steuerlogik 600 durchführt. Die Lese-/Schreibschaltung 300 kann aus Seitenpuffern PB1 bis PBj und FPB gebildet sein, wie es in 9 beschrieben ist. Die Spaltendekodiererschaltung 400 kann in Abhängigkeit von der Steuerung der Steuerlogik 600 funktionieren, um Spalten des Zellenfelds 100, das heißt, Seitenpuffer der Lese-/Schreibschaltung 300 auszuwählen. Die Eingabe-/Ausgabe-Schnittstelle (I/O) 500 kann eine Schnittstelle mit einem externen Gerät (zum Beispiel einer Speichersteuereinheit oder einem Host) ausbilden.
  • Die Steuerlogik 600 kann dazu ausgebildet sein, eine Gesamtfunktion der nichtflüchtigen Speichereinrichtung 1000 zu steuern. Insbesondere kann die Steuerlogik 600 ein Lesesteuerprogramm 610 beinhalten, das dazu ausgebildet ist, eine Leseoperation unter Verwendung einer Mehrzahl von Abtasttechniken zu steuern. Zum Beispiel kann das Lesesteuerprogramm 610 der Steuerlogik 600 eine Leseoperation derart ansteuern, dass eine Lesezeit an einer Wortleitung, die einer Leseanfragewortleitung in der Wortleitungsprogrammierreihenfolge folgt, kürzer ist als eine Lesezeit an der Leseanfragewortleitung. Die Lesezeit an der Leseanfragewortleitung wird gemäß der ersten Abtasttechnik bestimmt, die eine normale Abtasttechnik ist (zum Beispiel eine CSL-rauschunabhängige Abtasttechnik), wie es in 5A oder 5B beschrieben ist. Die Lesezeit an der Wortleitung, die der Leseanfragewortleitung folgt, wird gemäß der zweiten Abtasttechnik bestimmt, die eine beschleunigte Abtasttechnik ist (zum Beispiel eine CSL-rauschabhängige Abtasttechnik), wie es in 5A oder 5B beschrieben ist. In diesem Fall kann die Lesezeit an der Wortleitung, die der Leseanfragewortleitung folgt, kürzer sein als die Lesezeit an der Leseanfragewortleitung.
  • In einer beispielhaften Ausführungsform sind Speicherzellen, die Datenzustände P1 und P3 aufweisen, als Speicherzeilen definiert, die die Wortleitungskopplung bewirken, und Speicherzellen, die Datenzustände E und P2 aufweisen, als Speicherzellen definiert, die die Wortleitungskopplung nicht bewirken. Speicherzellen mit Datenzuständen P1, P2 und P3 können aber als Speicherzellen definiert sein, die die Wortleitungskopplung bewirken, und Speicherzellen mit einem Datenzustand E können als Speicherzellen definiert sein, die die Wortleitungskopplung nicht bewirken. In diesem Fall wird eine Leseoperation einmal mit einer Lesespannung zwischen den Datenzuständen E und P1 ausgeführt, und Speicherzellen einer Leseanfragewortleitung können gemäß einem Ergebnis der Leseoperation, die einmal ausgeführt wird, in gekoppelte Speicherzellen und ungekoppelte Speicherzellen unterteilt werden.
  • 11 zeigt ein Blockdiagramm, das ein Leseverfahren gemäß einer anderen beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • Mit Bezug zu 11 kann ein Speichersystem 2000 eine Speichersteuereinheit 2200 und ein nichtflüchtiges Speicherelement 2400 umfassen. Die Speichersteuereinheit 2200 kann dazu ausgebildet sein, dass sie das nichtflüchtige Speicherelement 2400 ansteuert. Insbesondere kann die Speichersteuereinheit 2200 ein Abbilden von Informationen des nichtflüchtigen Speicherelements 2400 verwalten. Die Abbildungsinformationen können Informationen beinhalten, die angeben, ob Wortleitungen (oder Seiten) des nichtflüchtigen Speicherelements 2400 programmiert sind. Wenn eine Leseanfrage von einem externen Gerät empfangen wird (zum Beispiel einem Host), kann die Speichersteuereinheit 2200 bewerten, ob eine Wortleitung (”obere Wortleitung”), die einer Anfragewortleitung in der Wortleitungsprogrammierreihenfolge folgt, vorgesehen ist, für die die Anfragedaten gespeichert sind. Die Speichersteuereinheit 2200 kann das nichtflüchtige Speicherelement 2400 basierend auf dem Bewertungsergebnis so ansteuern, dass eine Leseoperation durchgeführt wird, die eine Leseoperation einer oberen Wortleitung begleitet, oder eine Leseoperation, die keine Leseoperation einer oberen Wortleitung begleitet. Das nichfflüchtige Speicherelement 2400 kann in Abhängigkeit von der Steuerung der Speichersteuereinheit 2200 eine Leseoperation durchführen, die keine Leseoperation einer oberen Wortleitung begleitet, oder eine Leseoperation, die eine Leseoperation einer oberen Wortleitung begleitet. Das heißt, das nichtflüchtige Speicherelement 2400 beurteilt nicht, ob Speicherzellen der oberen Wortleitung programmiert sind. Das nichtflüchtige Speicherelement 2400 von 11 kann so betrieben werden, dass es zu einem in den 1 bis 9 beschriebenen Leseverfahren mit Ausnahme der oben beschriebenen Unterschiede identisch ist.
  • 12A zeigt ein Flussbild, das eine Operation einer Speichersteuereinheit von 11 darstellt, und 12B zeigt ein Schaubild, das verschiedene Lesebefehle darstellt, die von einer Speichersteuereinheit von 11 erzeugt werden.
  • Mit Bezug zu 12A kann eine Speichersteuereinheit 2200 dazu ausgebildet sein, eine Leseanfrage zu empfangen (S200), basierend auf Abbildungsinformationen zu bewerten, ob eine Wortleitung (”obere Wortleitung”), die einer Leseanfragewortleitung in einer Wortleitungsprogrammierreihenfolge folgt, eine programmierte Speicherzelle beinhaltet (S210), eine Befehlsstruktur zu erzeugen, die Instruktionen gibt, eine Leseoperation an der oberen Wortleitung und eine Leseoperation an der Leseanfragewortleitung durchzuführen, wenn die obere Wortleitung als programmiert beurteilt worden ist (S220), und eine Befehlsstruktur zu erzeugen, die Instruktionen gibt, eine Leseoperation an der Leseanfragewortleitung (und nicht der oberen Wortleitung) durchzuführen, wenn die obere Wortleitung als nicht programmiert beurteilt worden ist (S230). Zum Beispiel kann der Schritt S220 über einen Satz mit einem Befehl 00 h, einer Adresse und einem Befehl 30 h geleitet werden. Hingegen kann der Schritt S230 über einen Satz mit einem Befehl 00 h, einer Adresse und einem Befehl 3x h geleitet werden.
  • 13 zeigt ein Flussbild, das eine Operation eines nichtflüchtigen Speicherelements von 11 darstellt.
  • Mit Bezug zu 13 kann ein nichtflüchtiges Speicherelement 2400 dazu ausgebildet sein, zu bewerten, ob eine Eingabebefehlsstruktur Instruktionen gibt, eine Leseoperation an einer oberen Wortleitung und einer Leseanfragewortleitung durchzuführen (S300), eine Leseoperation an der oberen Wortleitung durchzuführen (S310) und eine Leseoperation an der Leseanfragewortleitung durchzuführen (S300), basierend auf einem Ergebnis einer Leseoperation an der oberen Wortleitung (S320), wenn die Befehlsstruktur in Schritt S300 positiv beurteilt worden ist, und eine Leseoperation an der Leseanfragewortleitung durchzuführen, wenn die Befehlsstruktur in Schritt S300 negativ beurteilt worden ist (S330). Eine Leseoperation in Schritt S310 kann über eine beschleunigte Abtasttechnik vorgenommen werden, wie es in 5A oder 5B beschrieben ist. Eine Leseoperation in Schritt S310 kann identisch zu der in einem Schritt S110 von 6 beschriebenen durchgeführt werden, mit der Ausnahme, dass eine Operation zum Bewerten, ob die angrenzende Wortleitung programmiert ist, übersprungen wird. Eine Leseoperation in Schritt S320 kann über eine normale Abtasttechnik vorgenommen werden, wie es in 5A oder 5B beschrieben ist. Eine Leseoperation in Schritt S310 kann identisch zu der in einem Schritt S120 von 6 beschriebenen durchgeführt werden. Eine Leseoperation in Schritt S330 kann identisch zu der in einem Schritt S130 von 6 beschriebenen durchgeführt werden.
  • 14 zeigt ein Blockdiagramm, das eine Datenspeichervorrichtung mit einem nichtflüchtigen Speicherelement gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • Mit Bezug zu 14 kann eine Datenspeichereinrichtung 3000 ein Speichermedium 3100 und eine Steuereinheit 3200 umfassen. Das Speichermedium 3100 kann dazu verwendet werden, Dateninformationen mit verschiedenen Datentypen, wie Text, Graphik, Softwarecode usw. zu speichern. Das Speichermedium 3100 kann aus einem nichtflüchtigen Speicherelement gebildet sein, wie es in 10 beschreiben ist, und daher wird auf eine Beschreibung hierzu verzichtet. Die Steuereinheit 3200 kann dazu ausgebildet sein, die Speichermedien 3100 in Abhängigkeit von einer externen Anfrage zu steuern.
  • 15 zeigt ein Blockdiagramm, das eine Steuereinheit von 14 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt. Mit Bezug zu 15 kann eine Steuereinheit 3200 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts eine erste Schnittstelle 3210, eine zweite Schnittstelle 3220, eine Verarbeitungseinheit (Prozesseinheit) 3230, einen Puffer 3240, eine Fehlerdetektions- und/oder -korrektur(ECC)-Einheit 3250, dabei bedeutet ECC Error-Correction Code, und einen ROM 3260 umfassen.
  • Die erste Schnittstelle 3210 kann dazu ausgebildet sein, dass sie mit einem externen Gerät (z. B. einem Host) eine Schnittstelle bildet. Die zweite Schnittstelle 3220 kann dazu ausgebildet sein, dass sie mit einem Speichermedium 3100 von 14 eine Schnittstelle bildet. Zum Beispiel kann die Verarbeitungseinheit 3230, beispielsweise eine CPU, dazu ausgebildet sein, dass sie Firmware, wie eine Flash-Übersetzungsschicht (Flash Translation Layer, FTL) betreibt. Der Puffer 3240 kann dazu verwendet werden, Daten vorübergehend (temporär) zu speichern, die über die erste Schnittstelle 3210 von dem externen Gerät übertragen wurden. Der Puffer 3240 kann dazu verwendet werden, Daten temporär zu speichern, die über die zweite Schnittstelle 3220 vom Speichermedium 3100 übertragen wurden. Die ECC-Einheit 3250 kann dazu ausgebildet sein, dass sie Daten kodiert, die im Speichermedium 3100 zu speichern sind, und Daten dekodiert, die aus dem Speichermedium 3100 gelesen sind.
  • 16 zeigt ein Blockdiagramm, das ein Festkörperlaufwerk mit einem nichtflüchtigen Speicherelement gemäß beispielhafter Ausführungsformen des erfinderischen Konzepts darstellt.
  • Mit Bezug zu 16 kann ein Festkörperlaufwerk (Solid State Drive, SSD) 4000 ein Speichermedium 4100 und eine Steuereinheit 4200 umfassen. Das Speichermedium 4100 ist mit der Steuereinheit 4200 über eine Mehrzahl von Kanälen verbunden, wobei jeder Kanal mit einer Mehrzahl von nichtflüchtigen Speichern verbunden ist. Jedes nichtflüchtige Speicherelement kann aus einem in 10 beschriebenen Speicher gebildet sein. Die Steuereinheit 4200 kann dazu ausgebildet sein, das Speichermedium 4100 anzusteuern.
  • 17 zeigt ein Blockdiagramm, das einen Speicher unter Verwendung eines Festkörperlaufwerks von 16 darstellt, und 18 zeigt ein Blockdiagramm, das einen Speicherserver mit einem Festkörperlaufwerk von 16 darstellt.
  • Ein SSD 4000 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann verwendet werden, um den Speicher auszubilden. Wie in 17 dargestellt umfasst der Speicher eine Mehrzahl von Festkörperlaufwerken 4000, die ebenso ausgebildet sind wie es in 16 beschrieben ist. Ein SSD 4000 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann verwendet werden, um einen Speicherserver auszubilden. Wie in 18 dargestellt umfasst ein Speicherserver eine Mehrzahl von Festkörperlaufwerken 4000, die ebenso ausgebildet sind wie es in 16 beschrieben ist, und einen Server 4000A. Weiter versteht es sich, dass eine bekannte RAID-Steuereinheit 4000B im Speicherserver vorgesehen sein kann, wobei RAID Redundant Array of Independent Disks, also redundante Anordnung unabhängiger Festplatten bedeutet.
  • Die 19 bis 21 zeigen Systeme, bei denen eine Datenspeichereinrichtung gemäß beispielhafter Ausführungsformen des erfinderischen Konzepts angewendet ist.
  • Im Falle, dass ein SSD mit einem Datenspeicherelement gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts als Speicher verwendet wird, wie es in 19 dargestellt ist, kann ein System 6000 einen Speicher 6100 umfassen, der mit einem Host über eine festverdrahtete oder eine drahtlose Verbindung kommuniziert. In einem Fall, bei dem ein SSD mit einem Datenspeicherelement gemäß beispielhafter Ausführungsformen des erfinderischen Konzepts bei einem Speicherserver angewendet ist, wie es in 20 dargestellt ist, kann ein System 7000 Speicherserver 7100 und 7200 beinhalten, die mit einem Host über eine festverdrahtete oder eine drahtlose Verbindung kommunizieren. Weiter kann, wie in 21 dargestellt, ein SSD mit einem Datenspeicherelement gemäß beispielhafter Ausführungsformen des erfinderischen Konzepts bei einem Mailserver 8100 angewendet sein.
  • Die 22 bis 26 zeigen Schaubilder, die andere Systeme darstellen, bei denen eine Datenspeichereinrichtung gemäß beispielhafter Ausführungsformen des erfinderischen Konzepts angewendet ist.
  • 22 zeigt ein Blockdiagramm, das ein Mobiltelefonsystem gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • Mit Bezug zu 22 kann das Mobiltelefonsystem eine ADPCM-Codec-Schaltung 9202 (wobei ADPCM Adaptive Differential Pulse Code Modulation bedeutet) zur Sprachkomprimierung und Dekomprimierung von komprimierter Sprache, einen Lautsprecher 9203, ein Mikrophon 9204, eine TDMA-Schaltung 9206 für ein Zeitmultiplexverfahren (Time Division Multiplex) von digitalen Daten, eine Phasenregelschleifen(PLL)-Schaltung 9210, die dazu ausgebildet ist, eine Trägerfrequenz eines Hochfrequenzsignals festzulegen, eine RF-Schaltung 9211, die dazu ausgebildet ist, ein Hochfrequenzsignal zu senden und zu empfangen, und dergleichen umfassen.
  • Weiter kann das Mobiltelefonsystem verschiedene Arten von Speichern umfassen, wie das nichtflüchtige Speicherelement 9207, den ROM 9208 und den SRAM 9209. Das nichtflüchtige Speicherelement 9207 kann aus einem nichtflüchtigen Speicherelement gemäß Ausführungsformen des erfinderischen Konzepts ausgebildet sein. Der ROM 9208 kann dazu verwendet werden, Programme zu speichern, und der SRAM 9209 kann als Arbeitsbereich für den Mikrocomputer zur Systemsteuerung 9212 und/oder zum temporären Speichern von Daten verwendet werden. Hierbei ist der Mikrocomputer zur Systemsteuerung 9212 ein Prozessor, der dazu ausgebildet ist, Schreib- und Leseoperationen des nichtflüchtigen Speicherelements 9207 zu steuern.
  • 23 zeigt ein Blockdiagramm, das eine Speicherkarte gemäß Ausführungsformen des erfinderischen Konzepts darstellt. Eine Speicherkarte kann beispielsweise eine MMC-Karte, eine SD-Karte, eine Multiuse-Karte, eine Mikro-SD-Karte, ein Speicherstick, eine Compact-SD-Karte, eine ID-Karte, eine PCMCIA-Karte, eine SSD-Karte, eine Chip-Karte, eine Smartcard, eine USB-Karte oder dergleichen sein.
  • Mit Bezug zu 23 kann die Speicherkarte eine Schnittstellenschaltung 9221, die eine Schnittstelle mit einem externen Gerät ausbildet, eine Steuereinheit 9222, die einen Pufferspeicher beinhaltet und eine Operation der Speicherkarte steuert, und mindestens ein nichtflüchtiges Speicherelement 9207 gemäß Ausführungsformen des erfinderischen Konzepts umfassen. Die Steuereinheit 9222 kann ein Prozessor sein, der dazu ausgebildet ist, Schreib- und Leseoperationen des nichtflüchtigen Speicherelements 9207 zu steuern. Insbesondere kann die Steuereinheit 9222 mit dem nichfflüchtigen Speicherelement 9207 und der Schnittstellenschaltung 2221 über einen Datenbus und einen Adressenbus gekoppelt sein.
  • 24 zeigt ein Blockdiagramm, das eine Digitalkamera gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • Mit Bezug zu 24 kann eine Digitalkamera ein Gehäuse 9301, einen Schacht 9302, eine Linse 9303, eine Anzeigeschaltung 9308, einen Blendenauslöser 9312, eine Blitzlichteinrichtung 9318 und dergleichen umfassen. Insbesondere kann eine Speicherkarte 9331 in den Schacht 9308 eingesetzt werden und mindestens ein nichfflüchtiges Speicherelement 9207 gemäß Ausführungsformen des erfinderischen Konzepts beinhalten.
  • Wenn die Speicherkarte 9331 vom Kontakttyp ist, kann ein elektrischer Schaltkreis auf einer Leiterplatte mit der Speicherkarte 9331 elektrisch verbunden werden, wenn sie in den Schacht 9308 eingesetzt wird. Im Falle, dass die Speicherkarte 9331 vom kontaktlosen Typ ist, kann ein elektrischer Schaltkreis auf einer Leiterplatte mit der Speicherkarte 9331 über ein Hochfrequenzuerfahren kommunizieren.
  • 25 zeigt ein Schaubild, das verschiedene Systeme darstellt, bei denen eine Speicherkarte von 23 angewendet ist.
  • Mit Bezug zu 25 kann eine Speicherkarte 9331 bei (a) einer Videokamera, (b) einem Fernsehgerät, (c) einem Audiogerät, (d) einer Spieleanlage, (e) einem elektronischen Musikgerät, (f) einem Mobiltelefon, (g) einem Computer, (h) einem persönlichen digitalen Assistenten (PDA), (i) einem Sprachaufzeichnungsgerät (Voicerecorder), (j) einer PC-Karte und dergleichen angewendet werden.
  • 26 zeigt ein Blockdiagramm, das ein Bildsensorsystem gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • Mit Bezug zu 26 kann ein Bildsensorsystem einen Bildsensor 9332, eine Eingabe-/Ausgabe-Einrichtung 9336, einen RAM 9348, eine CPU 9344 und ein nichtflüchtiges Speicherelement 9354 gemäß Ausführungsformen des erfinderischen Konzepts umfassen. Elemente von 26 können über einen Bus 9352 miteinander kommunizieren. Der Bildsensor 9332 kann eine Photomesseinrichtung beinhalten, wie ein Photo-Gate, eine Photodiode oder dergleichen. Elemente von 26 können auf einem einzigen Chip zusammen mit einem Prozessor oder unabhängig vom Prozessor ausgebildet sein.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 6858906 [0048]
    • US 2004/0169238 [0048]
    • US 2006/0180851 [0048]
    • KR 673020 [0048]
    • US 7529124 [0049]

Claims (27)

  1. Verfahren zum Lesen von Speicherzellen in einem Feld von nichtflüchtigen Speicherzellen, wobei das Verfahren umfasst: – Empfangen einer Anfrage, Daten zu lesen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, – Durchführen einer ersten Leseoperation mindestens einer Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, in Abhängigkeit von der Anforderung, wobei die zweite Wortleitung der ersten Wortleitung in einer Wortleitungsprogrammierreihenfolge folgt und die erste Leseoperation während einer ersten Zeitdauer durchgeführt wird, und – Durchführen einer zweiten Leseoperation der ersten Speicherzelle basierend auf einer Ausgabe der ersten Leseoperation, wobei die zweite Leseoperation während einer zweiten Zeitdauer durchgeführt wird, wobei sich die erste Zeitdauer und die zweite Zeitdauer unterscheiden.
  2. Verfahren nach Anspruch 1, wobei die erste Zeitdauer kürzer als die zweite Zeitdauer ist.
  3. Verfahren nach Anspruch 2, wobei eine Dauer einer Abtastoperation während der zweiten Leseoperation kleiner ist als eine Dauer einer Abtastoperation während der zweiten Leseoperation.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei – das Durchführen einer ersten Leseoperation eine Flag-Speicherzelle liest, die der zweiten Wortleitung zugeordnet ist, wobei die Flag-Speicherzelle programmiert ist, wenn mindestens eine Speicherzelle programmiert ist, die der zweiten Wortleitung zugeordnet ist, und – das Durchführen einer zweiten Leseoperation die erste Speicherzelle unter Verwendung eines ersten Satzes von Lesespannungen liest, wenn die Ausgabe der ersten Leseoperation anzeigt, dass keine Speicherzellen programmiert sind, die der zweiten Wortleitung zugeordnet sind.
  5. Verfahren nach Anspruch 4, weiter umfassend: – Durchführen einer dritten Leseoperation einer Speicherzelle der zweiten Wortleitung, die mit der ersten Speicherzelle korrespondiert, wenn die Ausgabe von der ersten Leseoperation anzeigt, dass mindestens eine Speicherzelle programmiert worden ist, die der zweiten Wortleitung zugeordnet ist, und wobei – die zweite Leseoperation die erste Speicherzelle basierend auf einem Programmierzustand der korrespondierenden Speicherzelle liest.
  6. Verfahren nach Anspruch 5, wobei die zweite Leseoperation die erste Speicherzelle unter Verwendung des ersten Satzes von Lesespannungen und eines zweiten Satzes von Lesespannungen basierend auf dem Programmierzustand der korrespondierenden Speicherzelle liest, wobei eine Lesespannung des zweiten Satzes von Lesespannungen höher ist als eine korrespondierende Lesespannung des ersten Satzes von Lesespannungen.
  7. Verfahren nach Anspruch 6, wobei die zweite Leseoperation die erste Speicherzelle unter Verwendung des ersten Satzes von Lesespannungen liest, wenn der Programmierzustand der korrespondierenden Speicherzelle anzeigt, dass die erste Speicherzelle nicht mit der korrespondierenden Speicherzelle gekoppelt ist, und die zweite Leseoperation die erste Speicherzelle unter Verwendung des zweiten Satzes von Lesespannungen liest, wenn der Programmierzustand der korrespondierenden Speicherzelle anzeigt, dass die erste Speicherzelle mit der korrespondierenden Speicherzelle gekoppelt ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Durchführen einer ersten Leseoperation eine Speicherzelle der zweiten Wortleitung liest, die mit der ersten Speicherzelle korrespondiert.
  9. Verfahren nach Anspruch 8, wobei die zweite Leseoperation die erste Speicherzelle unter Verwendung eines ersten Satzes von Lesespannungen oder eines zweiten Satzes von Lesespannungen basierend auf dem Zustand der korrespondierenden Speicherzelle liest, wobei jede Lesespannung des zweiten Satzes von Lesespannungen höher ist als eine korrespondierende Lesespannung in dem ersten Satz von Lesespannungen.
  10. Verfahren nach Anspruch 9, wobei – die zweite Leseoperation die erste Speicherzelle unter Verwendung des ersten Satzes von Lesespannungen liest, wenn (1.) die korrespondierende Speicherzelle in einem gelöschten Zustand ist oder (2.) der Programmierzustand der korrespondierenden Speicherzelle anzeigt, dass die erste Speicherzelle nicht mit der korrespondierenden Speicherzelle gekoppelt ist, und – die zweite Leseoperation die erste Speicherzelle unter Verwendung des zweiten Satzes von Lesespannungen liest, wenn der Programmierzustand der korrespondierenden Speicherzelle anzeigt, dass die erste Speicherzelle mit der korrespondierenden Speicherzelle gekoppelt ist.
  11. Verfahren zum Lesen von Speicherzellen in einem Feld von nichtflüchtigen Speicherzellen, wobei das Verfahren umfasst: – Empfangen einer Anfrage, Daten zu lesen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, – Bestimmen, ob mindestens eine Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, programmiert worden ist, wobei die zweite Wortleitung in einer Wortleitungsprogrammierreihenfolge auf die erste Wortleitung folgt, – Durchführen einer ersten Leseoperation einer Speicherzelle der zweiten Wortleitung, die mit der ersten Speicherzelle korrespondiert, wenn der Bestimmungsschritt bestimmt, dass mindestens eine Speicherzelle, die der zweiten Wortleitung zugeordnet ist, programmiert worden ist, wobei die erste Leseoperation während einer ersten Zeitdauer durchgeführt wird, – Durchführen einer zweiten Leseoperation der ersten Speicherzelle – (1.) basierend darauf, ob der Bestimmungsschritt bestimmt, dass mindestens eine Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, programmiert worden ist, und/oder – (2.) basieren auf der Ausgabe der ersten Leseoperation, wobei die zweite Leseoperation während einer zweiten Zeitdauer durchgeführt wird, die sich von der ersten Zeitdauer unterscheidet.
  12. Verfahren nach Anspruch 11, wobei der Bestimmungsschritt umfasst: – Lesen einer Flag-Speicherzelle, die der zweiten Wortleitung zugeordnet ist, wobei die Flag-Speicherzelle programmiert wird, wenn mindestens eine Speicherzelle, die der zweiten Wortleitung zugeordnet ist, programmiert ist.
  13. Verfahren nach Anspruch 11 oder 12, wobei der Bestimmungsschritt umfasst: – Zugreifen auf ein Abbild, wobei das Abbild anzeigt, welche Wortleitungen mindestens eine Speicherzelle aufgewiesen haben, die programmiert ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, weiter umfassend: – Empfangen eines Lesebefehls für die zweite Leseoperation, der einen Lesebefehl für die erste Leseoperation begleitet.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei eine Dauer einer Abtastoperation während der ersten Leseoperation kleiner ist als eine Dauer einer Abtastoperation während der zweiten Leseoperation.
  16. Verfahren zum Lesen von Speicherzellen in einem Feld von nichtflüchtigen Speicherzellen, wobei das Verfahren umfasst: – Zugreifen auf ein Abbild in Abhängigkeit von einer Anfrage, Daten zu lesen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, wobei das Abbild anzeigt, welche Wortleitungen mindestens eine programmierte Speicherzelle aufgewiesen haben, und – Anstoßen einer ersten Leseoperation und einer zweiten Leseoperation, wenn das Zugreifen anzeigt, dass mindestens eine Speicherzelle der zweiten Wortleitung programmiert worden ist, wobei die erste Leseoperation mindestens eine Speicherzelle einer zweiten Wortleitung liest, die mit der ersten Speicherzeile korrespondiert, wobei die zweite Wortleitung auf die erste Wortleitung in einer Wortleitungsprogrammierreihenfolge folgt, wobei die zweite Leseoperation die erste Speicherzelle basierend auf einer Ausgabe der ersten Leseoperation liest.
  17. Verfahren nach Anspruch 16, wobei das Anstoßen umfasst: – Senden einer Befehlsstruktur an ein Speicherelement, die anweist, die erste Leseoperation und die zweite Leseoperation durchzuführen.
  18. Verfahren nach Anspruch 17, weiter umfassend: – Senden einer Befehlsstruktur an ein Speicherelement, die anweist, eine dritte Leseoperation durchzuführen, wenn das Zugreifen anzeigt, dass mindestens eine Speicherzelle, die der zweiten Wortleitung zugeordnet ist, nicht programmiert worden ist, wobei die dritte Leseoperation die erste Speicherzelle liest.
  19. Verfahren nach Anspruch 18, wobei die erste Leseoperation während einer Zeitdauer durchgeführt wird, die kürzer ist als die zweite Leseoperation und die dritte Leseoperation.
  20. Verfahren nach Anspruch 19, wobei eine Dauer einer Abtastoperation während der ersten Leseoperation kleiner ist als eine Dauer einer Abtastoperation während der zweiten Leseoperation und der dritten Leseoperation.
  21. Verfahren nach einem der Ansprüche 16 bis 20, wobei die zweite Leseoperation während einer Zeitdauer durchgeführt wird, die auf der Ausgabe der ersten Leseoperation basiert.
  22. Verfahren nach Anspruch 21, wobei die erste Leseoperation während einer Zeitdauer durchgeführt wird, die gleich der zweiten Leseoperation ist, wenn die erste Leseoperation anzeigt, dass die erste Speicherzelle gekoppelt ist, und die erste Leseoperation während einer Zeitdauer durchgeführt wird, die kleiner ist als die zweite Leseoperation, wenn die erste Leseoperation anzeigt, dass die erste Speicherzelle nicht gekoppelt ist.
  23. Verfahren nach Anspruch 22, wobei eine Dauer einer Abtastoperation während der ersten Leseoperation kleiner ist als eine Dauer einer Abtastoperation während der zweiten Leseoperation, wenn die erste Leseoperation anzeigt, dass die erste Speicherzelle nicht gekoppelt ist.
  24. Nichtflüchtiges Speicherelement, umfassend: – ein Feld von nichtflüchtigen Speicherzeilen, die in Zeilen, die durch Wortleitungen gekoppelt sind, und in Spalten, die durch Bit-Leitungen gekoppelt sind, angeordnet sind, – eine Steuerlogik, die dazu ausgebildet ist, eine Anfrage zum Lesen von Daten zu empfangen, die in einer ersten Speicherzelle gespeichert sind, die einer ersten Wortleitung zugeordnet ist, wobei die Steuerlogik dazu ausgebildet ist, eine erste Leseoperation mindestens einer Speicherzelle, die einer zweiten Wortleitung zugeordnet ist, in Abhängigkeit von der Anfrage durchzuführen, wobei die zweite Wortleitung auf die erste Wortleitung in einer Wortleitungsprogrammierreihenfolge folgt und wobei die erste Leseoperation während einer ersten Zeitdauer durchgeführt wird, und – die Steuerlogik dazu ausgebildet ist, eine zweite Leseoperation der ersten Speicherzelle basierend auf einer Ausgabe der ersten Leseoperation durchzuführen, wobei die zweite Leseoperation während einer zweiten Zeitdauer durchgeführt wird, wobei die erste Zeitdauer kleiner ist als die zweite Zeitdauer, wenn die Ausgabe vom Durchführen der ersten Leseoperation anzeigt, dass die erste Speicherzelle nicht gekoppelt ist.
  25. Elektronisches Gerät, umfassend: – das Speicherelement nach Anspruch 24 und – einen Prozessor zum Verarbeiten der Ausgabe der zweiten Leseoperation.
  26. Speicherkarte, umfassend: – eine Kartenschnittstelle und – eine Steuereinheit zum Steuern eines Datenaustausches zwischen der Kartenschnittstelle und einem Speicherelement nach Anspruch 24.
  27. Datenspeichervorrichtung, umfassend: – eine Mehrzahl von Speichermodulen, die ein RAID-Feld bilden und die jeweils mindestens ein Speicherelement und eine Speichersteuereinheit zum Steuern eines Betriebs des zugehörigen mindestens einen Speicherelements umfassen, und – eine RAID-Steuereinheit zum Steuern eines Betriebs der Mehrzahl von Modulen, wobei ein jeweiliges der Speicherelemente ein Speicherelement nach Anspruch 24 ist.
DE102011087102A 2010-11-25 2011-11-25 Verfahren zum Lesen von Speicherzellen, nichtflüchtiges Speicherelement, elektronisches Gerät, Speicherkarte und Datenspeichervorrichtung Pending DE102011087102A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100117947A KR101774471B1 (ko) 2010-11-25 2010-11-25 불 휘발성 메모리 장치 및 그것의 읽기 방법
KR10-2010-0117947 2010-11-25

Publications (1)

Publication Number Publication Date
DE102011087102A1 true DE102011087102A1 (de) 2012-06-06

Family

ID=46083105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011087102A Pending DE102011087102A1 (de) 2010-11-25 2011-11-25 Verfahren zum Lesen von Speicherzellen, nichtflüchtiges Speicherelement, elektronisches Gerät, Speicherkarte und Datenspeichervorrichtung

Country Status (5)

Country Link
US (2) US8537621B2 (de)
JP (1) JP2012113811A (de)
KR (1) KR101774471B1 (de)
CN (1) CN102479551B (de)
DE (1) DE102011087102A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101774471B1 (ko) * 2010-11-25 2017-09-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
KR101772951B1 (ko) 2011-03-10 2017-09-13 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
US8797966B2 (en) 2011-09-23 2014-08-05 Ofinno Technologies, Llc Channel state information transmission
KR101878455B1 (ko) * 2011-11-18 2018-07-16 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법 및 구동 방법
US8885569B2 (en) 2011-12-19 2014-11-11 Ofinno Technologies, Llc Beamforming signaling in a wireless network
CN102903387A (zh) * 2012-09-27 2013-01-30 上海宏力半导体制造有限公司 存储阵列装置及其减小读电流的方法
KR20140042546A (ko) * 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9135972B2 (en) 2013-02-20 2015-09-15 Apple Inc. Readout of interfering memory cells using estimated interference to other memory cells
CN104051015B (zh) * 2013-03-14 2017-10-03 旺宏电子股份有限公司 具有存储器的集成电路及其操作方法
US9430328B2 (en) * 2014-01-24 2016-08-30 Stmicroelectronics S.R.L. Error correction in memory devices by multiple readings with different references
US8988946B1 (en) * 2014-07-07 2015-03-24 Sandisk Technologies Inc. Selective sense amplifier enablement
KR102238579B1 (ko) * 2014-08-06 2021-04-09 삼성전자주식회사 메모리 장치의 프로그램 방법
US9564205B2 (en) * 2014-11-13 2017-02-07 Winbond Electronics Corp. Memory apparatus and method for accessing memory
KR102245129B1 (ko) * 2014-11-24 2021-04-28 삼성전자 주식회사 멀티레벨 셀을 포함하는 크로스 포인트 메모리 장치 및 크로스 포인트 메모리 장치의 동작방법
KR102320955B1 (ko) * 2015-02-02 2021-11-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
CN106340320B (zh) * 2015-07-15 2019-06-21 中国科学院微电子研究所 一种存储器读取方法及读取系统
KR102377453B1 (ko) * 2015-11-05 2022-03-23 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
CN107025937B (zh) * 2016-01-29 2020-06-16 旺宏电子股份有限公司 存储器的读取方法与存储器装置
KR102620820B1 (ko) * 2016-09-23 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
KR102524923B1 (ko) * 2018-06-20 2023-04-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10685722B1 (en) * 2019-01-24 2020-06-16 Western Digital Technologies, Inc. Method and system for improving performance of a storage device using asynchronous independent plane read functionality
KR20210155432A (ko) * 2020-06-15 2021-12-23 삼성전자주식회사 불휘발성 메모리 장치, 및 그것의 동작 방법
KR20220020451A (ko) 2020-08-11 2022-02-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법
CN114220471A (zh) * 2021-01-06 2022-03-22 长江存储科技有限责任公司 3d存储器件及其读取方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169238A1 (en) 2001-06-28 2004-09-02 Chang-Hyun Lee Non-volatile semiconductor memory devices with a gate electrode having a higher work-function than a polysilicon layer
US6858906B2 (en) 2001-06-28 2005-02-22 Samsung Electronics Co., Ltd. Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers
US20060180851A1 (en) 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
KR100673020B1 (ko) 2005-12-20 2007-01-24 삼성전자주식회사 전계효과 소오스/드레인 영역을 가지는 반도체 장치
US7529124B2 (en) 2006-04-06 2009-05-05 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058743B2 (ja) * 1992-01-21 2000-07-04 株式会社日立製作所 ディスクアレイ制御装置
KR100332950B1 (ko) * 1998-04-10 2002-08-21 삼성전자 주식회사 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법
US6493825B1 (en) * 1998-06-29 2002-12-10 Emc Corporation Authentication of a host processor requesting service in a data processing network
US6421711B1 (en) * 1998-06-29 2002-07-16 Emc Corporation Virtual ports for data transferring of a data storage system
US6665743B2 (en) * 2001-04-18 2003-12-16 International Business Machines Corporation Method, system, and program for initializing a storage space
KR100966895B1 (ko) * 2004-01-06 2010-06-30 삼성전자주식회사 불휘발성 메모리의 테스트 장치 및 방법
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7196946B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling in non-volatile storage
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
JP4728726B2 (ja) 2005-07-25 2011-07-20 株式会社東芝 半導体記憶装置
KR100726257B1 (ko) 2005-09-23 2007-06-08 삼성전자주식회사 이동통신 단말기 및 그 ｓｍｓ 메시지 처리방법
US7369437B2 (en) * 2005-12-16 2008-05-06 Sandisk Corporation System for reading non-volatile storage with efficient setup
US7436733B2 (en) 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
KR100706816B1 (ko) * 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
ITRM20070273A1 (it) 2007-05-16 2008-11-17 Micron Technology Inc Lettura di celle di memoria non volatile a livello mutiplo.
US20090063895A1 (en) * 2007-09-04 2009-03-05 Kurt Smith Scaleable and maintainable solid state drive
KR101774471B1 (ko) * 2010-11-25 2017-09-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169238A1 (en) 2001-06-28 2004-09-02 Chang-Hyun Lee Non-volatile semiconductor memory devices with a gate electrode having a higher work-function than a polysilicon layer
US6858906B2 (en) 2001-06-28 2005-02-22 Samsung Electronics Co., Ltd. Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers
US20060180851A1 (en) 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
KR100673020B1 (ko) 2005-12-20 2007-01-24 삼성전자주식회사 전계효과 소오스/드레인 영역을 가지는 반도체 장치
US7529124B2 (en) 2006-04-06 2009-05-05 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods

Also Published As

Publication number Publication date
US8717822B2 (en) 2014-05-06
JP2012113811A (ja) 2012-06-14
US20140010021A1 (en) 2014-01-09
CN102479551A (zh) 2012-05-30
KR20120056422A (ko) 2012-06-04
KR101774471B1 (ko) 2017-09-05
US8537621B2 (en) 2013-09-17
CN102479551B (zh) 2016-04-27
US20120137067A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
DE102011087102A1 (de) Verfahren zum Lesen von Speicherzellen, nichtflüchtiges Speicherelement, elektronisches Gerät, Speicherkarte und Datenspeichervorrichtung
DE69830089T2 (de) Mehrpegelspeicher
DE602006001026T2 (de) Integriertes Schaltgerät, Flash-Speicherarray, nichtflüchtige Speichervorrichtung und Betriebsverfahren
DE102011089880B4 (de) Verfahren zum Programmieren eines Speicherblocks eines nichtflüchtigen Speicherelements, nichtflüchtiges Speicherelement und Speichersystem
DE102012108545A1 (de) Verfahren zum Auslesen von Speicherzellen mit unterschiedlichen Schwellwertspannungen ohne Änderung der Wortleitungsspannung, sowie nicht-flüchtige Speichervorrichtung, die dieses verwendet
DE112017001761B4 (de) NAND-Struktur mit Stufenauswahl-Gate-Transistoren
DE102007006279B4 (de) Nichtflüchtiges Halbleiterspeicherelement und Verfahren zum Betreiben eines nichtflüchtigen Halbleiterspeicherelements
DE102014100161A1 (de) Speichersystem und Betriebsverfahren davon
DE112016003636T5 (de) Unter-Block-Modus für nichtflüchtigen Speicher
DE102013108907A1 (de) Nichtflüchtige Speichervorrichtung mit nahen/fernen Speicherzellengruppierungen und Datenverarbeitungsverfahren
DE112015003761T5 (de) Teilblocklöschung zur datenaktualisierung
DE102018105685A1 (de) Multi-Zustands-Programm, das gesteuertes schwaches Boosten für einen nichtflüchtigen Speicher verwendet
DE102005052696A1 (de) Nichtflüchtiges Speicherbauelement und Seitenpuffer
DE102011087105A1 (de) Verfahren zum Erzeugen einer Betriebsspannung in einem nichtflüchtigen Speicherelement, nichtflüchtiges Speicherelement, Speicherkarte und Festkörperlaufwerk
DE10158849A1 (de) Nichtflüchtiges Speicherbauelement und zugehöriges Datenabtastverfahren
DE102004033443A1 (de) Flashspeicherbauelement mit Mehrpegelzelle sowie Lese- und Programmierverfahren
DE102008009847A1 (de) Verfahren zum Treiben eines nichtflüchtigen Speicherelements und nichtflüchtiges Speicherelement
DE10329627B4 (de) Flash-Speicherbaustein
DE102008003055A1 (de) Flash-Speichervorrichtung und Verfahren zum Betreiben derselben
DE102013108491A1 (de) Nichtflüchtige Speichervorrichtung und Betriebsverfahren mit variablen Speicherzellenzustandsdefinitionen
DE102007021613A1 (de) Nand-Flash-Speicherbauelement und Verfahren zum Verbessern der Charakteristik einer Zelle in demselben
DE112016000654T5 (de) Mehrzustands-Programmierung für nichtflüchtigen Speicher
DE102018129517A1 (de) Leseverstärker mit negativer schwellenwerterfassung für nicht-flüchtige speicher
DE102013108456A1 (de) Nichtflüchtige Speichervorrichtung und Programmierverfahren
DE102020119694A1 (de) Verfahren zur Steuerung einer Operation einer nichtflüchtigen Speichervorrichtung unter Verwendung von Maschinenlernen und Speichersystem

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE