CN106340320B - 一种存储器读取方法及读取系统 - Google Patents

一种存储器读取方法及读取系统 Download PDF

Info

Publication number
CN106340320B
CN106340320B CN201510415294.9A CN201510415294A CN106340320B CN 106340320 B CN106340320 B CN 106340320B CN 201510415294 A CN201510415294 A CN 201510415294A CN 106340320 B CN106340320 B CN 106340320B
Authority
CN
China
Prior art keywords
voltage
storage unit
read
wordline
time period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510415294.9A
Other languages
English (en)
Other versions
CN106340320A (zh
Inventor
龙爽
陈岚
陈巍巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510415294.9A priority Critical patent/CN106340320B/zh
Publication of CN106340320A publication Critical patent/CN106340320A/zh
Application granted granted Critical
Publication of CN106340320B publication Critical patent/CN106340320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种存储器的数据读取方法及数据读取系统，该数据读取方法包括：在进行数据读取的第一时间段为待读取存储单元的字线提供预读取电压；在进行数据读取的第二时间段为所述待读取存储单元的字线提供读取电压；其中，所述第一时间段先于所述第二时间段；所述预读取电压大于NMOS的阈值电压，且小于读取电压；所述读取电压为使得所述NMOS工作在线性区的电压。所述读取方法避免了误写入操作。

Description

一种存储器读取方法及读取系统
技术领域
本发明涉及信息读取技术领域，更具体的说，涉及一种存储器读取方法及读取系统。
背景技术
SRAM(静态随机存储器)是一种常见的存储器，其具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据，存储速度快，本广泛应用到各种集成芯片中。SRAM包括：具有多个存储单元的存储单元阵列、字线以及位线。
参考图1，图1为一种常见的6管CMOS型SRAM的存储单元的电路图，包括：第一驱动管N1以及第二驱动管N2，第一负载管P1以及第二负载管P2，第一选择管N3以及第二选择管N4。其中，第一驱动管N1、第二驱动管N2、第一选择管N3以及第二选择管N4均为NMOS，第一负载管P1以及第二负载管P2均为PMOS。
在图1中，第一负载管P1以及第二负载管P2的源极均连接电源电压(高电平VDD)，第一负载管P1的栅极以及第二负载管P2的漏极均连接输出端B，第二负载管P2的栅极以及第一负载管P1的漏极均连接输出端A；第一驱动管N1以及第二驱动管N2的源极均接地，第一驱动管N1的栅极以及第二驱动管N2漏极均连接输出端B，第二驱动管N2的栅极以及第一驱动管N1漏极均连接输出端A；第一选择管N3以及第二选择管N4的栅极均连接同一字线WL；第一选择管N3的漏极连接输出端A，其源极连接位线BL；第二选择管N4的漏极连接输出端B，其源极连接位线BLB。两个驱动管以及两个负载管构成互补CMOS反相器对，两个选择管通过字线WL控制连接到两条互补位线。对某一存储单元进行数据读取，包括读操作或是写操作。
读操作时，通过预充电路将两条互补位线的电位拉高到高电平VDD。初始状态第一负载管P1和第一驱动管N1所在反相器的输出端A为高电平1，则第二负载管P2和第二驱动管N2所在反相器的输出端B为低电平0。当字线WL选中，第一选择管N3和第二选择管N4开启后，位线BLB会通过第二选择管N4和第二驱动管N2管的通道产生电位下降。这样在位线BL和BLB之间就形成了一个电位差，这个电位差经过灵敏放大器放大后就形成了读出的信息。写操作时，也需要预充两条互补位线，以便于将位线BL拉升到高电平1，将位线BLB下拉到低电平0。选中字线WL后，第一选择管N3管和第二选择管N4管导通。输出端A和B分别通过第一选择管N3和第二选择管N4管变为高电平1和低电平0。
现有技术对存储单元进行数据读取时，一般是直接将位线BL和位线BLB的电位拉高到高电平VDD，发明人研究发现，当字线WL选中，N3和N4开启后，位线BLB会通过第二选择管N4和第二驱动管N2的通道产对输出端B进行充电，如果输出端B被此电流充得过高，高于P1管与N1管组成的反相器的翻转电压，那么此次读取会改变存储于该存储单元的信息，造成误写入操作。
发明内容
为解决上述问题，本发明提供了一种存储器读取方法及读取系统，避免了误写入操作。
为了实现上述目的，本发明提供如下技术方案：
一种存储器的数据读取方法，所述存储器包括：具有多个存储单元的存储单元阵列、字线以及位线，所述读取方法包括：
在进行数据读取的第一时间段为待读取存储单元的字线提供预读取电压；
在进行数据读取的第二时间段为所述待读取存储单元的字线提供读取电压；
其中，所述第一时间段先于所述第二时间段；所述预读取电压大于NMOS的阈值电压，且小于读取电压；所述读取电压为使得所述NMOS工作在线性区的电压。
优选的，在上述读取方法中，所述为待读取存储单元提供预读取电压包括：
检测特设的存储单元的字线电压；
根据所述字线电压生成所述预读取电压；
为所述待读取存储单元的字线提供所述预读取电压。
优选的，在上述读取方法中，所述特设的存储单元为所述存储单元阵列中的一个设定的存储单元；
或，所述特设的存储单元为所述存储单元阵列外的一个附加存储单元。
优选的，在上述读取方法中，所述第一时间段的持续时间不少于所述第二时间段的持续时间。
本发明还提供了一种存储器的数据读取系统，所述存储器包括：具有多个存储单元的存储单元阵列、字线以及位线，所述数据读取系统包括：字线电源产生装置；
所述字线电源产生装置用于在进行数据读取的第一时间段为待读取存储单元的字线提供预读取电压；在进行数据读取的第二时间段为所述待读取存储单元的字线提供读取电压；
其中，所述第一时间段先于所述第二时间段；所述预读取电压大于NMOS的阈值电压，且小于读取电压；所述读取电压为使得所述NMOS工作在线性区的电压。
优选的，在上述读取系统中，所述字线电源产生装置包括：
特设的存储单元；
检测器，所述检测器用于检测所述特设的存储单元的字线电压；
字线电源产生器，所述字线电源产生器用于根据所述字线电压生成所述预读取电压，在所述第一时间段为所述待读取存储单元的字线提供所述预读取电压，在所述第二时间段为所述待读取存储单元的字线提供所述读取电压。
优选的，在上述读取系统中，所述特设的存储单元为所述存储单元阵列中的一个设定的存储单元；
或，所述特设的存储单元为所述存储单元阵列外的一个附加存储单元。
优选的，在上述读取系统中，所述数据读取系统还包括：字线时序控制电路，所述字线时序控制电路用于控制所述存储器的字线扫描时序。
优选的，在上述读取系统中，所述字线时序控制电路还用于控制所述字线电源产生器的电压时序，控制所述字线电源产生器在所述第一时间段为所述待读取存储单元的字线提供所述预读取电压，在所述第二时间段为所述待读取存储单元的字线提供所述读取电压，且控制所述第一时间段的持续时间不少于所述第二时间段的持续时间。
通过上述描述可知，本发明提供的存储器的数据读取方法包括：在进行数据读取的第一时间段为待读取存储单元的字线提供预读取电压；在进行数据读取的第二时间段为所述待读取存储单元的字线提供读取电压；其中，所述第一时间段先于所述第二时间段；所述预读取电压大于NMOS的阈值电压，且小于读取电压；所述读取电压为使得所述NMOS工作在线性区的电压。
所述读取方法在第一时间段时，对待读取的存储单元进行预充电，提供所述预读取电压，使得所述待读取存储单元的选择管导通，且并未完全导通，因此选择管导通后并未处于线性工作区，即选择管处于弱开启状态，减小了由位线BLB对输出端B的充电电流，输出端B的电位不会被此电流充得过高而产生误写入；在第二时间段，将字线WL的电压升至正常的读取电压，以提高位线BL与BLB的电压差，以有利于在第二时间段灵敏放大器能够识别输出端A与输出端B之间的电压差，从而避免了误写入操作。本发明还提供了一种存储器的读取系统，该读取系统基于所述读取方法，该读取系统可以避免误写入操作。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种常见的6管CMOS型SRAM的存储单元的电路；
图2为本申请实施例提供的一种存储器的数据读取方法的流程示意图；
图3为本申请实施例提供的一种为待读取存储单元提供预读取电压的方法流程图；
图4为本申请实施例提供的一种波形图；
图5为本申请实施例提供的一种数据读取系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供了数据读取方法，所述存储器包括所述存储器包括：具有多个存储单元的存储单元阵列、字线以及位线。
参考图2，图2为本申请实施例提供的一种存储器的数据读取方法的流程示意图，所述读取方法包括：
步骤S21：在进行数据读取的第一时间段为待读取存储单元的字线提供预读取电压。
在本实施例中所述存储器可以为SRAM，其存储单元为6管CMOS型SRAM的存储单元，所述存储单元的结构可以如图1所示。
所述预读取电压大于NMOS的阈值电压，且小于读取电压；所述读取电压为使得所述NMOS工作在线性区的电压。
步骤S22：在进行数据读取的第二时间段为所述待读取存储单元的字线提供读取电压。
其中，所述第一时间段先于所述第二时间段。
所述电源电压为设定的高电平VDD。当需要NMOS处于完全导通的线性工作区时，鉴于存储器的各个部件结构中存在压降，为了保证在第二时间段内NMOS完全导通，处于线性工作区，一般的设定所述存储器的电源电压为一个远大于NMOS阈值电压的正电压，且设定所述电源电压大于使得NMOS处于线性工作区的最小导通电压，即高电平VDD为一个较高的正电压，大于所述最小导通电压。一般的，无法准确控制直接加载到各个存储单元字线上的电压值，通过较大的所述高电平VDD以使得NMOS完全导通。
本申请实施例所述读取方法在第一时间段时，对待读取的存储单元进行预充电，提供所述预读取电压，使得所述待读取存储单元的选择管导通，且并未完全导通，因此选择管导通后并未处于线性工作区，即选择管处于弱开启状态，减小了由位线BLB对输出端B的充电电流，输出端B的电位不会被此电流充得过高而产生误写入；在第二时间段，将字线WL的电压升至正常的读取电压，以提高位线BL与BLB的电压差，以有利于在第二时间段灵敏放大器能够识别输出端A与输出端B之间的电压差，从而避免了误写入操作。本发明还提供了一种存储器的读取系统，该读取系统基于所述读取方法，该读取系统可以避免误写入操作。
参考图3，图3为本申请实施例提供的一种为待读取存储单元提供预读取电压的方法流程图，所述为待读取存储单元提供预读取电压包括：
步骤S31：检测特设的存储单元的字线电压。
所述特设的存储单元为所述存储单元阵列中的一个设定的存储单元；或，所述特设的存储单元为所述存储单元阵列外的一个附加存储单元。
步骤S32：根据所述字线电压生成所述预读取电压。
所述预读取电压大于NMOS的阈值电压，且小于所述字线电压。
如上述，由于存储压降，高电平VDD大于使得NMOS处于线性工作区的最小导通电压。如果简单的限定所述预读度电压小于所述电源电压仍然有可能使得预读电压较大，导致位线BLB对应的输出端B被充电过高，造成误写入操作。
通过检测所述特设的存储单元的字线电压，根据所述字线电压生成所述预读取电压可以较为准确的确定所述预读电压，防止预读电压过高，进而可以避免输出端B被预充电，避免误写入操作。可以通过与所述特设的存储单元连接的检测器获取所述字线电压，所述检测器一般为电压采集装置。
所述第一时间段的持续时间不少于所述第二时间段的持续时间。NMOS为电压开关器件，在电压达到开启电压后，栅极只需要较窄脉冲的电压输入即可实现源极与漏极导通，所以，通过时间较长的第一时间段充分拉低输出端B的电压，保持出端A的高电平，使得输出端A与输出端B具有较高的电压差，然后通过时间较短的第二时间进一步拉低输出端B的电压，保持输出端A的电压，这样可以避免误写入操作。
步骤S33：为所述待读取存储单元的字线提供所述预读取电压。
在上一步骤中确定所述预读电压后，在第一时间段内为所述待读取存储单元的字线提供所述读取电压。
此后，在所述第二时间段为所述待读取存储单元的字线提供所述读取电压。
参考图4，图4为本申请实施例提供的一种波形图，图4为图1所示存储单元对应的波形示意图，初始阶段(t0时刻前)，位线BL、BLB均为高电平，字线WL为小于NMOS阈值电压的低电平，因此N3、N4关断，输出端B保持低电平。
传统读取方法中(图4中在t0-t2时间内的虚线所示过程)，在时间轴t上，在t0-t2的读取时间内，直接为存储单元阵列提供设定的高电平VDD，可以视为将字线WL电压VWL拉高到高电平VDD，N3、N4导通，输出端B将会被拉高，位线BLB电压在N2、N4导通后电位被拉低，相当于输出端B被位线BLB充电。在字线WL波形中，由于传统方法直接为存储单元阵列提供设定的高电平VDD，字线电压较大，会导致输出端B的电压被充电电流充的过高，如果输出端B的最高电压Vd2大于P1管与N1管组成的反相器的翻转电压Vtrp，将会导致输出端A电压翻转为低电平，导致误写入操作。
采用本申请实施例所示方式(图4中在t0-t2时间内的实线所示过程)，在第一时间段内(t0-t1)，为存储单元阵列提供设定的电压VUD，即为存储单元提供预读取电压，使得N3、N4处于弱开启状态，可以减弱对输出端B点的充电，在第二时间段内(t1-t2)，为存储单元阵列提供设定的高电平VDD，即为存储单元提供读取电压，使得N3、N4处于完全导通状态，处于线性工作区，相对于虚线所示过程，输出端B点的最高电压Vd3小于Vd2，防止了输出端B的电压被充电电流充的过高的问题，进而避免了误写入操作。且相对于虚线所示过程，位线BLB被拉低到的最低电压Vd1小于Vd0，两个位线电压差较大，便于读取时的电位识别。
通过上述描述可知，本申请实施例所述数据读取方法可以避免存储器的误写入操作。
基于上述读取方法，本申请实施例还提供了一种图1所示存储器的数据读取系统，所述存储器包括：具有多个存储单元的存储单元阵列、字线以及位线，其特征在于。
参考图5，图5为本申请实施例提供的一种数据读取系统的结构示意图，所述数据读取系统包括：字线电源产生装置7以及所述存储器的存储单元阵列1。所述字线电源产生装置7用于在进行数据读取的第一时间段为待读取存储单元的字线提供预读取电压；在进行数据读取的第二时间段为所述待读取存储单元的字线提供读取电压。
其中，所述第一时间段先于所述第二时间段；所述预读取电压大于NMOS的阈值电压，且小于读取电压；所述读取电压为使得所述NMOS工作在线性区的电压。
具体的，所述字线电源产生装置7包括：特设的存储单元10；检测器8，所述检测器8用于检测所述特设的存储单元10的字线电压；字线电源产生器9，所述字线电源产生器9用于根据所述字线电压生成所述预读取电压，在所述第一时间段为所述待读取存储单元的字线提供所述预读取电压，在所述第二时间段为所述待读取存储单元的字线提供所述读取电压。
所述特设的存储单元10为所述存储单元阵列1中的一个设定的存储单元；或，所述特设的存储单元10为所述存储单元阵列1外的一个附加存储单元。
所述数据读取系统还包括：字线时序控制电路5，所述字线时序控制电路5用于控制所述存储器的字线扫描时序；X译码器4，字线驱动器2、Y译码器3以及读写电路6。
所述字线时序控制电路5还用于控制所述字线电源产生器9的电压时序，控制所述字线电源产生器9在所述第一时间段为所述待读取存储单元的字线提供所述预读取电压，在所述第二时间段为所述待读取存储单元的字线提供所述读取电压，且控制所述第一时间段的持续时间不少于所述第二时间段的持续时间。所述字线电源产生器9通过所述字线驱动器2为存储单元阵列1中的待读取存储单元提供预读取电压或是读取电压。
所述数据读取系统开始数据读取时，检测器8对特设的存储单元10进行检测并输出检测信号(存储单元10的字线电压)，字线电源产生器9根据检测信号以及字线时序控制电路5输出的对应的字线电压(预读取电压或是读取电压)，X译码器4选中地址对应的字线驱动器2，并将字线电源产生器9输出的字线电压施加到字线上，读取电路6通过Y译码器连接存储但大运阵列1，对待读取存储单元进行数据读取，通过IO端口输出读出的数据。
通过本申请实施例所述读写系统可知，本所述读写系统通过所述字线电源产生装置可以为待读取存储单元的提供不同的字线电压，在读取的第一时间段提供预读取电压，在第二时间段提供正常的读取电压，以防止图1中存储单元的输出端B的被过充电，导致误写入操作。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种存储器的数据读取方法，所述存储器包括：具有多个存储单元的存储单元阵列、字线以及位线，所述存储单元为6管CMOS型SRAM的存储单元，其特征在于，所述读取方法包括：
在进行数据读取的第一时间段为待读取存储单元的字线提供预读取电压，使得选择管导通，且并未完全导通，所述选择管导通后并未处于线性工作区，减小位线对存储单元输出端的充电电流，避免输出端电流过高导致的误写入；
在进行数据读取的第二时间段为所述待读取存储单元的字线提供读取电压，提高两条位线的电压差，以有利于在所述第二时间段灵敏放大器能够识别存储单元两个输出端之间的电压差，避免误写入；
其中，所述第一时间段先于所述第二时间段；所述预读取电压大于NMOS的阈值电压，且小于读取电压；所述读取电压为使得所述NMOS工作在线性区的电压；所述NMOS为所述待读取存储单元的选择管。
2.根据权利要求1所述的数据读取方法，其特征在于，所述为待读取存储单元提供预读取电压包括：
检测特设的存储单元的字线电压；
根据所述字线电压生成所述预读取电压；
为所述待读取存储单元的字线提供所述预读取电压。
3.根据权利要求2所述的数据读取方法，其特征在于，所述特设的存储单元为所述存储单元阵列中的一个设定的存储单元；
或，所述特设的存储单元为所述存储单元阵列外的一个附加存储单元。
4.根据权利要求1所述的数据读取方法，其特征在于，所述第一时间段的持续时间不少于所述第二时间段的持续时间。
5.一种存储器的数据读取系统，所述存储器包括：具有多个存储单元的存储单元阵列、字线以及位线，所述存储单元为6管CMOS型SRAM的存储单元，其特征在于，所述数据读取系统包括：字线电源产生装置；
所述字线电源产生装置用于在进行数据读取的第一时间段为待读取存储单元的字线提供预读取电压，使得选择管导通，且并未完全导通，所述选择管导通后并未处于线性工作区，减小位线对存储单元输出端的充电电流，避免输出端电流过高导致的误写入；在进行数据读取的第二时间段为所述待读取存储单元的字线提供读取电压，提高两条位线的电压差，以有利于在所述第二时间段灵敏放大器能够识别存储单元两个输出端之间的电压差，避免误写入；
其中，所述第一时间段先于所述第二时间段；所述预读取电压大于NMOS的阈值电压，且小于读取电压；所述读取电压为使得所述NMOS工作在线性区的电压；所述NMOS为所述待读取存储单元的选择管。
6.根据权利要求5所述的数据读取系统，其特征在于，所述字线电源产生装置包括：
特设的存储单元；
检测器，所述检测器用于检测所述特设的存储单元的字线电压；
字线电源产生器，所述字线电源产生器用于根据所述字线电压生成所述预读取电压，在所述第一时间段为所述待读取存储单元的字线提供所述预读取电压，在所述第二时间段为所述待读取存储单元的字线提供所述读取电压。
7.根据权利要求6所述的数据读取系统，其特征在于，所述特设的存储单元为所述存储单元阵列中的一个设定的存储单元；
或，所述特设的存储单元为所述存储单元阵列外的一个附加存储单元。
8.根据权利要求5所述的数据读取系统，其特征在于，所述数据读取系统还包括：字线时序控制电路，所述字线时序控制电路用于控制所述存储器的字线扫描时序。
9.根据权利要求8所述的数据读取系统，其特征在于，所述字线时序控制电路还用于控制所述字线电源产生器的电压时序，控制所述字线电源产生器在所述第一时间段为所述待读取存储单元的字线提供所述预读取电压，在所述第二时间段为所述待读取存储单元的字线提供所述读取电压，且控制所述第一时间段的持续时间不少于所述第二时间段的持续时间。
CN201510415294.9A 2015-07-15 2015-07-15 一种存储器读取方法及读取系统 Active CN106340320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510415294.9A CN106340320B (zh) 2015-07-15 2015-07-15 一种存储器读取方法及读取系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510415294.9A CN106340320B (zh) 2015-07-15 2015-07-15 一种存储器读取方法及读取系统

Publications (2)

Publication Number Publication Date
CN106340320A CN106340320A (zh) 2017-01-18
CN106340320B true CN106340320B (zh) 2019-06-21

Family

ID=57827009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510415294.9A Active CN106340320B (zh) 2015-07-15 2015-07-15 一种存储器读取方法及读取系统

Country Status (1)

Country Link
CN (1) CN106340320B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232267A (zh) * 1998-03-31 1999-10-20 日本电气株式会社 能够完成高速读出操作的半导体存储器器件
CN1771563A (zh) * 2003-04-03 2006-05-10 先进微装置公司 使用a/d转换器的快速、准确且低电源电压的增压器
CN101266838A (zh) * 2007-03-14 2008-09-17 海力士半导体有限公司 在非易失性存储器件中读取数据的方法
CN101595529A (zh) * 2006-11-16 2009-12-02 桑迪士克股份有限公司 非易失性存储器软编程中的受控升压
CN102479551A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 非易失性存储器件及其读取方法
CN103794242A (zh) * 2012-10-31 2014-05-14 台湾积体电路制造股份有限公司 用于升压字线定时方案的字线跟踪

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3560480B2 (ja) * 1998-10-05 2004-09-02 シャープ株式会社 スタティック・ランダム・アクセスメモリ
GB2491831B (en) * 2011-06-13 2014-08-13 Cambridge Silicon Radio Ltd Control circuitry for memory cells

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232267A (zh) * 1998-03-31 1999-10-20 日本电气株式会社 能够完成高速读出操作的半导体存储器器件
CN1771563A (zh) * 2003-04-03 2006-05-10 先进微装置公司 使用a/d转换器的快速、准确且低电源电压的增压器
CN101595529A (zh) * 2006-11-16 2009-12-02 桑迪士克股份有限公司 非易失性存储器软编程中的受控升压
CN101266838A (zh) * 2007-03-14 2008-09-17 海力士半导体有限公司 在非易失性存储器件中读取数据的方法
CN102479551A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 非易失性存储器件及其读取方法
CN103794242A (zh) * 2012-10-31 2014-05-14 台湾积体电路制造股份有限公司 用于升压字线定时方案的字线跟踪

Also Published As

Publication number Publication date
CN106340320A (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
JP2614514B2 (ja) ダイナミック・ランダム・アクセス・メモリ
KR100279877B1 (ko) 반도체 메모리 소자, 반도체 메모리의 데이터 읽기방법 및데이터 저장 장치
CN100538901C (zh) 半导体读出电路
JPH07182886A (ja) 不揮発性半導体記憶装置
CN101593558A (zh) 读取非易失性存储装置中的数据的方法
CN102646444A (zh) 读出放大器
JPH10340583A (ja) ビットラインセンスアンプのオーバードライビング方法
US20070153600A1 (en) Data flow scheme for low power DRAM
KR20070027663A (ko) 반도체 기억 장치
CN106710625A (zh) 突发模式读可控sram
CN101218649A (zh) 改进存储装置中的动态刷新的设备及方法
JP3275554B2 (ja) 半導体記憶装置
US7142468B2 (en) Control method of semiconductor memory device and semiconductor memory device
JPS62134894A (ja) 半導体記憶装置
TWI237826B (en) System and method for early write to memory by injecting small voltage signal
CN106340320B (zh) 一种存储器读取方法及读取系统
KR100302046B1 (ko) 기록을 고속화한 메모리 장치
JP2980368B2 (ja) ダイナミック型半導体記憶装置
KR102115450B1 (ko) 반도체 장치
KR920007444B1 (ko) 반도체기억장치
KR960000891B1 (ko) 데이타 읽어내기 완료 타이밍을 빠르게한 다이내믹 ram
KR101384909B1 (ko) 클록 센스 증폭기를 구비한 메모리
JPH10162587A (ja) 強誘電体メモリ
TW472363B (en) Semiconductor memory device
JPS62114190A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant