CN102903387A - 存储阵列装置及其减小读电流的方法 - Google Patents

存储阵列装置及其减小读电流的方法 Download PDF

Info

Publication number
CN102903387A
CN102903387A CN2012103668699A CN201210366869A CN102903387A CN 102903387 A CN102903387 A CN 102903387A CN 2012103668699 A CN2012103668699 A CN 2012103668699A CN 201210366869 A CN201210366869 A CN 201210366869A CN 102903387 A CN102903387 A CN 102903387A
Authority
CN
China
Prior art keywords
storage array
zone bit
data
sub
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103668699A
Other languages
English (en)
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012103668699A priority Critical patent/CN102903387A/zh
Publication of CN102903387A publication Critical patent/CN102903387A/zh
Priority to US13/963,361 priority patent/US9153322B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

本发明公开一种存储阵列装置及其减小读电流的方法，该装置包含多行存储阵列，每行存储阵列包含多个子存储阵列，每个子存储阵列之间设有开关，其中，于每个子存储阵列的首尾分别具有一编程标志位及反相标志位，该编程标志位用于记录当前子存储阵列是否被编程，该反相标志位用于表示原始数据是否反相后被写入当前子存储阵列，通过本发明，可达到减小存储器的读出电流、降低存储器的读出功耗的目的。

Description

存储阵列装置及其减小读电流的方法
技术领域
本发明涉及一种存储阵列装置及其减小读电流的方法，特别是涉及一种电可操除可编程只读存储器及其减小读电流的方法。
背景技术
随着技术的发展，微处理器的速度以每年60％的速度激增，但主存的速度仅以每年10％的速度增加，两者的差异越来越大，因此存储器的速度成为限制微处理器及存储器等系统性能的重要速度。
存储器一般由存储阵列结构组成，存储阵列结构由一个或多个存储阵列(Array)组成，Array由多个排列整齐的存储单元组成。图1为现有技术一种存储器之存储阵列结构的示意图。如图1所示，该存储器的存储阵列结构包含多行存储阵列(row0～rowm)，每行的存储阵列包含两个子存储阵列：第一子存储阵列101及第二子存储阵列102，第一子存储阵列101及第二子存储阵列102之间设有开关，且每个子存储阵列由n+1个排列整齐的存储单元b0～bn组成，每个存储单元用于存储一个bit。
然而，上述的存储阵列结构却存在如下问题：当数据b0-bn被擦除后即全为1时读出电流最大，这样增加读出功耗，不利于低功耗场合应用，并可能影响存储器的速度。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种存储阵列装置及其减小读电流的方法，其可以减小存储器的读出电流，减小存储器的读出功耗，利于存储速度的提高。
为达上述及其它目的，本发明提供一种存储阵列装置，包含多行存储阵列，每行存储阵列包含第一子存储阵列及第二子存储阵列，其中，于每个子存储阵列的首尾分别具有一编程标志位及反相标志位，该编程标志位用于记录当前子存储阵列是否被编程，该反相标志位用于表示原始数据是否反相后被写入当前子存储阵列。
进一步地，该编程标志位为0表示当前子存储阵列被编程过，该编程标志位为1表示当前子存储阵列未被编程过。
进一步地，该反相标志位为0表示原始数据被反相过后才写入当前子存储阵列，该反相标志位为1表示原始数据写入当前子存储阵列时没有被反相。
为达到上述及其他目的，本发明提供一种减小存储阵列装置读电流的方法，包括如下步骤：
步骤一，于每行存储阵列的每个子存储阵列首尾分别设置一编程标志位及一反相标志位并初始化；
步骤二，编程时，根据一预定规则检验确定反相标志位，并设定该子存储阵列的编程标志位为被编程过；以及
步骤三，根据确定的反相标志位将相应的数据及该反相标志位一起写入。
进一步地，该方法还包括如下步骤：
当读取该存储阵列装置时，首先读取该编程标志位并判断当前子存储阵列是否被编程过；
若判断结果为当前子存储阵列未被编程过，则无需从当前子存储阵列读数据，而直接输出数据‘1’。
若判断结果为当前子存储阵列被编程过，读出该编程标志位后的数据，并对最后的反相标志位进行校验；
若校验的结果为数据写入时被反相过，则将数据反相后再输出，若校验的结果为数据写入时没有被反相过，则直接输出数据。
进一步地，该预定规则为：
写入当前子存储阵列的数据是否1的个数大于或等于n/2；
若是，则令该反相标志位表示数据写入时反相，并将数据反相后连同该反相标志位一起写入；否则，则令该反相标志位表示数据写入时未反相，并将数据连同该反相标志位一起写入。
进一步地，若写入当前子存储阵列的数据是否1的个数大于或等于n/2，则令该反相标志位为0，否则为1。
进一步地，于步骤二中，将该编程标志位设定为0。
与现有技术相比，本发明一种存储阵列装置及其减小读电流的方法，通过于每个子存储阵列的首尾设置编程标志位及反相标志位，于编程时设定标志位，并于读取数据时根据相应的标志位进行相应处理，其可以达到减小存储器的读出电流、降低存储器的读出功耗的目的，有利于存储速度的提高。
附图说明
图1为现有技术一种存储器之存储阵列结构的示意图；
图2为本发明之存储阵列装置之较佳实施例中某行存储阵列的结构示意图；
图3为本发明一种减小存储器读电流的方法之步骤流程图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图2为本发明之存储阵列装置之较佳实施例中某行存储阵列的结构示意图。如图2所示，本发明一种存储阵列装置，包含多行存储阵列，其中每行存储阵列包含多个子存储阵列，每个子存储阵列之间均设有开关，于本发明较佳实施例中，每行存储阵列包含两个子存储阵列：第一子存储阵列201及第二子存储阵列202，第一子存储阵列201及第二子存储阵列202之间设有开关，每个子存储阵列由n+1个排列整齐的存储单元b0～bn组成，每个存储单元用于存储一个bit，同时于每个子存储阵列(如：第一子存储阵列201及第二子存储阵列202)首尾分别设置一编程标志位b_1及反相标志位bn+1，其中编程标志位b_1用于记录该子存储阵列是否被编程，b_1＝0表示被编程过，b_1＝1表示未被编程过；反相标志位bn+1用于表示原始数据是否反相后被写入存储阵列，bn+1＝0表示原始数据被反相过后才写入存储器，bn+1＝1表示原始数据写入存储器时没有被反相。
图3为本发明一种减小存储器读电流的方法之步骤流程图。如图3所示，本发明一种减小存储器读电流的方法，包括如下步骤：
步骤301，于每行存储阵列的每个子存储阵列首尾设置编程标志位及反相标志位，并初始化；
步骤302，编程时，检验所要写入当前子存储阵列的数据是否1的个数大于或等于n/2，并设定该子存储阵列的编程标志位b_1，；
步骤303，若是，则令该子存储阵列的反相标志位bn+1为0，并把数据b0-bn反相后连同反相标志位bn+1＝0一起写入；否则令该子存储阵列的反相标志位bn+1为1，把数据b0-bn连同反相标志位bn+1＝0一起写入。
相应地，当读取该存储阵列装置时，首先读取编程标志位b_1并判断当前子存储阵列是否被编程过；
若判断结果为当前子存储阵列未被编程过，则无需从当前子存储阵列读数据，而直接输出数据‘1’。
若判断结果为当前子存储阵列被编程过，则说明该子存储阵列被编程过，可以读其中的数据，读出编程标志位后的数据，并对最后的反相标志位进行校验；
若校验的结果为数据写入时被反相过，数据需要经过反相后再输出，若校验的结果为数据写入时没有被反相过，则直接输出数据。
以下将继续配合图2及图3通过一具体实施例来进一步说明本发明之工作原理。读取上述存储阵列装置时，首先读取b_1，若b_1＝1则说明该子存储阵列未被编程过即字节数据全部为1，若b_1＝0则说明该子存储阵列被编程过，可以读其中的数据，数据读出后先校验bn+1，如果bn+1＝0，则说明数据写入时被反相过，数据需要经过反相后再输出，若如果bn+1＝1，则说明数据写入时没有被反相过，数据可以直接输出；当对上述存储阵列装置编程时，先检验所要写入的数据是否1的个数大于或等于n/2，若是则令bn+1＝0并把数据b0-bn反相后连同反相标志位bn+1＝0一起写入到存储器，此时写入的1的个数最多只有n/2个，读出电流小；若所要写入的数据中1的个数少于一半则令bn+1＝1，数据b0-bn连同反相标志位bn+1＝1一起写入存储器，这样在读出时b0-bn+1最多有n/2的1，读出电流小。
可见，本发明一种存储阵列装置及其减小读电流的方法，通过于每个子存储阵列的首尾设置编程标志位及反相标志位，于编程时设定标志位，并于读取数据时根据相应的标志位进行相应处理，其可以达到减小存储器的读出电流、降低存储器的读出功耗的目的，有利于存储速度的提高。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种存储阵列装置，包含多行存储阵列，其特征在于：每行存储阵列包含多个子存储阵列，每个子存储阵列之间设有开关，于每个子存储阵列的首尾分别具有一编程标志位及反相标志位，该编程标志位用于记录当前子存储阵列是否被编程，该反相标志位用于表示原始数据是否反相后被写入当前子存储阵列。
2.如权利要求1所述的存储阵列装置，其特征在于：该编程标志位为0表示当前子存储阵列被编程过，该编程标志位为1表示当前子存储阵列未被编程过。
3.如权利要求1所述的存储阵列装置，其特征在于：该反相标志位为0表示原始数据被反相过后才写入当前子存储阵列，该反相标志位为1表示原始数据写入当前子存储阵列时没有被反相。
4.一种减小存储阵列装置读电流的方法，包括如下步骤：
步骤一，于每行存储阵列的每个子存储阵列首尾分别设置一编程标志位及一反相标志位并初始化；
步骤二，编程时，根据一预定规则检验确定反相标志位，并设定该子存储阵列的编程标志位为被编程过；以及
步骤三，根据确定的反相标志位将相应的数据及该反相标志位一起写入。
5.如权利要求4所述的一种减小存储阵列装置读电流的方法，其特征在于，该方法还包括如下步骤：
当读取该存储阵列装置时，首先读取该编程标志位并判断当前子存储阵列是否被编程过；
若判断结果为当前子存储阵列未被编程过，则无需从当前子存储阵列读数据，而直接输出数据‘1’；
若判断结果为当前子存储阵列被编程过，读出该编程标志位后的数据，并对最后的反相标志位进行校验； 
若校验的结果为数据写入时被反相过，则将数据反相后再输出，若校验的结果为数据写入时没有被反相过，则直接输出数据。
6.如权利要求4所述的一种减小存储阵列装置读电流的方法，其特征在于，该预定规则为：
写入当前子存储阵列的数据是否1的个数大于或等于n/2；
若是，则令该反相标志位表示数据写入时反相，并将数据反相后连同该反相标志位一起写入；否则，则令该反相标志位表示数据写入时未反相，并将数据连同该反相标志位一起写入。
7.如权利要求5所述的一种减小存储阵列装置读电流的方法，其特征在于：若写入当前子存储阵列的数据是否1的个数大于或等于n/2，则令该反相标志位为0，否则为1。
8.如权利要求4所述的一种减小存储阵列装置读电流的方法，其特征在于：于步骤二中，将该编程标志位设定为0。 
CN2012103668699A 2012-09-27 2012-09-27 存储阵列装置及其减小读电流的方法 Pending CN102903387A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2012103668699A CN102903387A (zh) 2012-09-27 2012-09-27 存储阵列装置及其减小读电流的方法
US13/963,361 US9153322B2 (en) 2012-09-27 2013-08-09 Memory array device and method for reducing read current of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103668699A CN102903387A (zh) 2012-09-27 2012-09-27 存储阵列装置及其减小读电流的方法

Publications (1)

Publication Number Publication Date
CN102903387A true CN102903387A (zh) 2013-01-30

Family

ID=47575589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103668699A Pending CN102903387A (zh) 2012-09-27 2012-09-27 存储阵列装置及其减小读电流的方法

Country Status (2)

Country Link
US (1) US9153322B2 (zh)
CN (1) CN102903387A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761990A (zh) * 2014-02-19 2014-04-30 上海新储集成电路有限公司 一种减少只读存储器漏电流的方法
CN104681085A (zh) * 2015-03-03 2015-06-03 中国科学院微电子研究所 一种基于翻转编码电路的阻变存储器及相应数据存储方法
CN112466364A (zh) * 2019-09-09 2021-03-09 新唐科技股份有限公司 存储器装置、写入方法以及读取方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020188798A1 (en) * 2001-06-07 2002-12-12 Mitsubishi Denki Kabushiki Kaisha Data processor and data processing method reduced in power consumption during memory access
US6963501B2 (en) * 2003-10-10 2005-11-08 Kabushiki Kaisha Toshiba Nonvolatile memory
CN101783165A (zh) * 2010-03-26 2010-07-21 上海宏力半导体制造有限公司 一种半导体存储器、半导体存储器系统及其对应编程方法
US20110113168A1 (en) * 2006-08-14 2011-05-12 Jung-Yong Choi Methods of Communicating Data Using Inversion and Related Systems
CN102479551A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 非易失性存储器件及其读取方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191413A (ja) * 2003-12-26 2005-07-14 Toshiba Corp 不揮発性半導体記憶装置
US20070039060A1 (en) * 2005-08-12 2007-02-15 Jamieson Georges E Methods and systems for programming secure data into programmable and irreversible cells
US7577028B2 (en) * 2007-03-23 2009-08-18 Intel Corporation Memory storage technique for a bi-directionally programmable memory device
KR100857252B1 (ko) * 2007-12-27 2008-09-05 (주)인디링스 마모도를 비트 수준에서 평준화하는 플래시 메모리 장치 및플래시 메모리 프로그래밍 방법
US8787059B1 (en) * 2011-12-05 2014-07-22 Netlogic Microsystems, Inc. Cascaded content addressable memory array having multiple row segment activation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020188798A1 (en) * 2001-06-07 2002-12-12 Mitsubishi Denki Kabushiki Kaisha Data processor and data processing method reduced in power consumption during memory access
US6963501B2 (en) * 2003-10-10 2005-11-08 Kabushiki Kaisha Toshiba Nonvolatile memory
US20110113168A1 (en) * 2006-08-14 2011-05-12 Jung-Yong Choi Methods of Communicating Data Using Inversion and Related Systems
CN101783165A (zh) * 2010-03-26 2010-07-21 上海宏力半导体制造有限公司 一种半导体存储器、半导体存储器系统及其对应编程方法
CN102479551A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 非易失性存储器件及其读取方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761990A (zh) * 2014-02-19 2014-04-30 上海新储集成电路有限公司 一种减少只读存储器漏电流的方法
CN104681085A (zh) * 2015-03-03 2015-06-03 中国科学院微电子研究所 一种基于翻转编码电路的阻变存储器及相应数据存储方法
CN104681085B (zh) * 2015-03-03 2018-09-04 中国科学院微电子研究所 一种基于翻转编码电路的阻变存储器及相应数据存储方法
CN112466364A (zh) * 2019-09-09 2021-03-09 新唐科技股份有限公司 存储器装置、写入方法以及读取方法

Also Published As

Publication number Publication date
US9153322B2 (en) 2015-10-06
US20140085986A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
TWI425512B (zh) 快閃記憶體控制電路及其儲存系統與資料傳輸方法
CN103309626A (zh) 实现网络芯片多读写端口存储器的方法及相应存储器
CN102903387A (zh) 存储阵列装置及其减小读电流的方法
CN108962304A (zh) 存储装置及其操作方法
CN207115383U (zh) 一种基于fpga+emmc存储阵列的存储系统
CN103150273A (zh) 位级内存控制器及控制方法
CN105260139A (zh) 一种磁盘管理方法以及系统
CN102789424B (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
CN104268225B (zh) 一种多维自由度寻址的文件系统架构及其生成和访问方式
CN105426116A (zh) 控制器及存储器存取方法
CN101493759B (zh) 一种任意容量异步先入先出存储器的地址控制方法
CN105868145A (zh) 一种多高速接口的高速串行总线存储装置
CN105139890B (zh) 一种信息处理方法及固态硬盘
CN103365791B (zh) 一种nand闪存
JP2013527541A5 (zh)
CN101178933A (zh) 一种闪存阵列装置
CN103870204A (zh) 一种cache中数据写入和读取方法、cache控制器
CN102147771A (zh) 查找闪存设备中固件程序存放位置的方法
CN101866695B (zh) 一种NandflashU盘控制器读写Norflash存储器的方法
CN205620997U (zh) 一种多高速接口的高速串行总线存储装置
CN105677576B (zh) 一种面向相变存储器的Bank控制器读写控制装置及方法
CN104216836A (zh) 一种存储系统的并行读写方法和装置
CN105335296A (zh) 一种数据处理方法、装置及系统
CN105701060A (zh) 基于fpga的高速实时数据记录系统
CN104899008B (zh) 并行处理器中的共享存储结构及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140423

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140423

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130130