DE102010042998A1 - Siliciumcarbid-Halbleitervorrichtung - Google Patents

Siliciumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE102010042998A1
DE102010042998A1 DE102010042998A DE102010042998A DE102010042998A1 DE 102010042998 A1 DE102010042998 A1 DE 102010042998A1 DE 102010042998 A DE102010042998 A DE 102010042998A DE 102010042998 A DE102010042998 A DE 102010042998A DE 102010042998 A1 DE102010042998 A1 DE 102010042998A1
Authority
DE
Germany
Prior art keywords
silicon carbide
carbide semiconductor
semiconductor device
schottky electrode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010042998A
Other languages
English (en)
Other versions
DE102010042998B4 (de
Inventor
Yoichiro Tarui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102010042998A1 publication Critical patent/DE102010042998A1/de
Application granted granted Critical
Publication of DE102010042998B4 publication Critical patent/DE102010042998B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es bestand das Problem, dass es schwierig war, Siliciumcarbid-Halbleitervorrichtungen mit niedrig gehaltenen Schwankungen der Eigenschaften herzustellen ohne die Anzahl an Verfahrensschritten zu erhöhen. Eine Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung schließt ein N-Typ SiC-Substrat (1) und ein N-Typ SiC-Epitaxieschicht (2) als ein Siliciumcarbid-Halbleitersubstrat eines ersten Leitungstyps, eine in Abständen in einer Oberfläche der N-Typ SiC-Epitaxieschicht (2) gebildete Mehrzahl von Vertiefungen (10), P-Typ-Regionen (5) als Halbleiterschichten eines zweiten Leitungstyps, die in der N-Typ SiC-Epitaxieschicht (2) in den Böden der Mehrzahl von Vertiefungen (10) gebildet sind und eine selektiv über der Oberfläche der N-Typ SiC-Epitaxieschicht (2) gebildete Schottky-Elektrode (6) ein, wobei die Mehrzahl von Vertiefungen (10) alle eine gleiche Tiefe aufweisen.

Description

  • Die vorliegende Erfindung bezieht sich auf Siliciumcarbid-Halbleitervorrichtungen und insbesondere auf eine Siliciumcarbid-Halbleitervorrichtung, die eine Siliciumcarbid verwendende JBS (Junction Barrier-gesteuerte Schottky-Dioden)- oder MPS (Merged P-i-N/Schottky-Dioden)-Struktur aufweist.
  • Für Siliciumcarbid-Halbleitervorrichtungen verwendetes Siliciumcarbid weist eine elektrische Durchbruchsfeldstärke auf, die etwa zehnmal größer als die von Silicium ist, und eine Bandlücke, die etwa dreimal breiter als die von Silicium ist. Folglich sind Siliciumcarbid verwendende Leistungsvorrichtungen im Vergleich zu derzeit erhältlichen Leistungsvorrichtungen wie Silicium verwendenden Halbleitervorrichtungen bei geringerem Widerstand und bei höherer Temperatur betriebsfähig. Insbesondere Siliciumcarbid verwendende SBDs (Schottky-Barrieren-Dioden) und MOSFETs sind vielversprechend, da deren Verluste während dem Betrieb im Vergleich zu derzeit erhältlichen Silicium-pn-Dioden und IGBTs bei gleichen Haltespannungen geringer sind. Besonders einfachere Vorrichtungsstrukturen aufweisende Schottky-Dioden befinden sich unter intensiver Entwicklung für die praktische Verwendung.
  • Probleme von Schottky-Dioden sind, dass der Leckstrom zur Zeit des Anliegens einer Sperrspannung groß ist, wenn höhere Haltespannungen erwünscht sind, und dass der Verlust zur Zeit der Stromleitung groß ist. Als Maßnahmen gegen diese Probleme werden JBSs (Junction Barrier-gesteuerte Schottky-Dioden) und MPSs (Merged P-i-N/Schottky-Dioden) vorgeschlagen. Beide Strukturen sind dadurch gekennzeichnet, dass P-Typ-Regionen unter der Schottky-Elektrode, an den Enden der Elektrode und in der Umgebung der Elektrode gebildet werden.
  • Im Patent Nr. 3630594 werden beispielsweise P-Typ-Regionen mit verschiedenen Tiefen und verschiedenen Konzentrationen unter der Schottky-Elektrode und an den Enden der Elektrode gebildet. In diesem Fall ist es notwendig, zweimal eine Ionenimplantation durchzuführen, um die verschiedenen P-Typ-Regionen zu bilden. Auch im Patent 3551154 werden P-Typ-Regionen mit der gleichen Tiefe und der gleichen Konzentration unter der Schottky-Elektrode, an den Enden der Elektrode und in deren Umgebung gebildet, aber es gibt keine Justiermarken zur Maskenanordnung. Folglich neigen die Eigenschaften aufgrund von Fehljustierung dazu, zu variieren.
  • Für herkömmliche Siliciumcarbid-JBS- oder MPS-Strukturen war es schwierig, Siliciumcarbid-Halbleitervorrichtungen mit niedrig gehaltenen Schwankungen der Eigenschaften ohne Erhöhen der Anzahl an Verfahrensschritten herzustellen.
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine Siliciumcarbid-Halbleitervorrichtung bereitzustellen, die ohne Erhöhen der Anzahl an Verfahrensschritten hergestellt wird, bei der die Schwankungen der Eigenschaften niedrig gehalten werden.
  • Die Aufgabe wird gelöst durch die Siliciumcarbid-Halbleitervorrichtung gemäß Anspruch 1. Weitere Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Eine Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist ein Siliciumcarbid-Halbleitersubstrat eines ersten Leitungstyps und eine Mehrzahl von in einer Oberfläche des Siliciumcarbid-Halbleitersubstrats in Abständen gebildeten Vertiefungen auf. Sie weist ferner Halbleiterschichten eines zweiten Leitungstyps auf, die in dem Siliciumcarbid-Halbleitersubstrat und in Böden der Mehrzahl von Vertiefungen gebildet sind, und eine selektiv über der Oberfläche des Siliciumcarbid-Halbleitersubstrats gebildete Schottky-Elektrode auf. Die Mehrzahl von Vertiefungen weisen alle eine gleiche Tiefe auf.
  • Die Mehrzahl von Vertiefungen weisen alle eine gleiche Tiefe auf, und Siliciumcarbid-Halbleitervorrichtungen, in denen Schwankungen der Eigenschaften niedrig gehalten werden, können ohne Erhöhen der Anzahl an Verfahrensschritten bereitgestellt werden.
  • Diese und andere Aufgaben, Merkmale, Gegenstände und Vorteile der vorliegenden Erfindung werden an der folgenden detaillierten Beschreibung der vorliegenden Erfindung bei Betrachtung in Zusammenhang mit den beigefügten Zeichnungen deutlicher.
  • 1A bis 1C sind Diagramme, die eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen derselben gemäß einer ersten Ausführungsform zeigen;
  • 2A und 2B sind Diagramme, die die Siliciumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren gemäß der ersten Ausführungsform zeigen;
  • 3A bis 3D sind Diagramme, die eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen derselben gemäß einer zweiten Ausführungsform zeigen;
  • 4A bis 4C sind Diagramme, die eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen derselben gemäß einer dritten Ausführungsform zeigen;
  • 5 ist ein Diagramm, das eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen derselben gemäß einer vierten Ausführungsform zeigt; und
  • 6 ist ein Diagramm, das eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen derselben gemäß einer fünften Ausführungsform zeigt.
  • A. Erste Ausführungsform
  • A-1. Struktur
  • 1A bis 1C sind Diagramme, die eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen derselben gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen. Eine Maske 3, z. B. ein Resist oder ein Oxidfilm, ist auf einer Oberfläche einer N-Typ SiC-Epitaxieschicht 2 gebildet, bei der N-Typ-SiC durch epitaktisches Aufwachsen auf einem N+-Typ-SiC-Substrat 1 als Siliciumcarbid-Halbleitersubstrat eines ersten Leitungstyps ausgebildet wurde (1A).
  • Eine Ionenimplantation und ein Trockenätzen werden unter Verwendung der Maske 3 durchgeführt, um in Abständen eine Mehrzahl von Vertiefungen 10 in der Oberfläche der N-Typ SiC-Epitaxieschicht 2 zu bilden. Ferner werden Ionen in die Vertiefungen 10 implantiert, um P-Typ-Regionen 5 als Halbleiterschichten eines zweiten Leitungstyps in den Böden der Mehrzahl von Vertiefungen zu bilden (1B). Ein Teil der Vertiefungen 10 wird als Justiermarke(n) zum Positionieren verwendet.
  • Zum Schluss wird eine Schottky-Elektrode 6 selektiv über der Oberfläche der N-Typ SiC-Epitaxieschicht 2 gebildet, um unter Verwendung von Siliciumcarbid eine JBS- oder MPS-Struktur zu bilden (1C). Außerdem wird eine Ohmsche Elektrode 7 auf der Rückseite des N-Typ SiC-Substrats 1 gebildet. Diese Struktur ist dadurch gekennzeichnet, dass die Vertiefungen 10 eine gleiche Tiefe aufweisen, und dass die P-Typ-Regionen 5 eine gleiche Tiefe und gleiche Konzentration aufweisen.
  • Folglich werden die Mehrzahl von Vertiefungen 10, einschließlich der Justiermarke 4, der P-Typ-Regionen 5 unter der Schottky-Elektrode 6 und der 2-Typ-Regionen 5 in der Umgebung der Schottky-Elektrode 6 unter Verwendung der gleichen Maske 3 gebildet, so dass die Anzahl an Herstellungsverfahrensschritten nicht erhöht wird. Außerdem werden die P-Typ-Regionen 5 in tieferen Regionen ausgebildet verglichen mit dem Fall, in dem sie in der Oberfläche der N-Typ SiC-Epitaxieschicht 2 ausgebildet sind, so dass das elektrische Feld an der Schottky-Elektrode 6 abgeschwächt ist, und der Leckstrom zur Zeit des Anliegens einer Sperrspannung und der Verlust zur Zeit der Stromleitung niedrig gehalten werden.
  • Außerdem ist die Position eines Endes der Schottky-Elektrode 6 wie in 2A und 2B gezeigt am Boden der Vertiefung 10 angeordnet, und das Ende der Schottky-Elektrode 6 ist auf der P-Typ-Region 5 im Boden der Vertiefung 10 ausgebildet (2B). Das elektrische Feld wird dann abgeschwächt im Vergleich zu dem Fall, in dem das Ende auf der N-Typ-SiC-Epitaxieschicht 2, wo keine Vertiefung 10 vorhanden ist, ausgebildet ist (2A), und der Leckstrom zur Zeit des Anliegens einer Sperrspannung wird verringert.
  • A-2. Effekte
  • Gemäß der ersten Ausführungsform der vorliegenden Erfindung weist eine Siliciumcarbid-Halbleitervorrichtung ein N-Typ SiC-Substrat 1 und eine N-Typ-SiC-Epitaxieschicht 2 als ein Siliciumcarbid-Halbleitersubstrat eines ersten Leitungstyps, eine Mehrzahl von in einer Oberfläche der N-Typ-SiC-Epitaxieschicht 2 in Abständen gebildeten Vertiefungen 10, P-Typ-Regionen 5 als in der N-Typ SiC-Epitaxieschicht 2 in den Böden der Mehrzahl von Vertiefungen 10 gebildete Halbleiterschichten des zweiten Leitungstyps und eine über der Oberfläche der N-Typ SiC-Epitaxieschicht 2 gebildete Schottky-Elektrode 6 auf, wobei die Mehrzahl von Vertiefungen 10 alle eine gleiche Tiefe aufweisen, wodurch Schwankungen der Eigenschaften der Siliciumcarbid-Halbleitervorrichtung ohne Erhöhen der Anzahl der Herstellungsverfahrensschritte niedrig gehalten werden können.
  • Außerdem weist in der Siliciumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung die Schottky-Elektrode 6 ein Ende auf einer P-Typ-Region 5 als einer Halbleiterschicht auf, wodurch das elektrische Feld abgeschwächt wird im Vergleich zu dem Fall, in dem das Ende auf der N-Typ-SiC-Epitaxieschicht 2 gebildet wird, wo keine Vertiefung 10 vorhanden ist, und der Leckstrom zur Zeit des Anliegens einer Sperrspannung wird verringert.
  • B. Zweite Ausführungsform
  • B-1. Struktur
  • 3A bis 3D sind Diagramme, die eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen derselben gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigen. In dem Herstellungsverfahren der Siliciumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform wird unter Verwendung der gleichen Maske 3 zuerst wie in 3A gezeigt eine Ionenimplantation durchgeführt, und als nächstes wird ein Trockenätzen durchgeführt (3B). Das Trockenätzen wird mit einem kleineren Selektivitätsverhältnis von SiC bezüglich Maske 3 durchgeführt (die Ätzrate von Siliciumcarbid ist langsamer), und die Seiten der Vertiefung 10 sind abgeschrägt (bzw. laufen konisch zu).
  • Die abgeschrägte (bzw. konische) Form schwächt das elektrische Feld an der Schottky-Elektrode 6 (3C) ab im Vergleich zu dem Fall, in dem jede Vertiefung 10 vertikale Seiten aufweist (3D), wodurch der Leckstrom zur Zeit des Anliegens einer Sperrspannung verringert wird. Außerdem wird die effektive Fläche der Schottky-Elektrode 6 nicht verringert und eine Erhöhung des Verlusts zur Zeit der Stromleitung aufgrund der Bildung der P-Typ-Region 5 wird niedrig gehalten, da die P-Typ-Region 5 lediglich auf dem Boden ausgebildet ist.
  • B-2. Effekte
  • Gemäß der zweiten Ausführungsform der vorliegenden Erfindung sind bei einer Siliciumcarbid-Halbleitervorrichtung die Seiten einer Mehrzahl von Vertiefungen 10 abgeschrägt sind, und das elektrische Feld an der Schottky-Elektrode 6 wird abgeschwächt im Vergleich zu dem Fall, in dem jede Vertiefung 10 vertikale Seiten aufweist, und der Leckstrom zur Zeit des Anliegens einer Sperrspannung wird verringert.
  • Außerdem wird die effektive Fläche der Schottky-Elektrode 6 dadurch, dass die P-Typ-Region 5 lediglich im Boden der Vertiefung 10 gebildet ist, nicht verringert, und eine Erhöhung des Verlusts zur Zeit der Stromleitung wird niedrig gehalten.
  • C. Dritte Ausführungsform
  • C-1. Struktur
  • 4A bis 4C sind Diagramme, die eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen derselben gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigen. Bei dem Herstellungsverfahren der Siliciumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform wird zuerst ein Trockenätzen unter Verwendung der gleichen Maske 3 durchgeführt. Das Trockenätzen wird mit einem kleineren Selektivitätsverhältnis von SiC gegenüber der Maske 3 (die Ätzrate von SiC ist geringer) durchgeführt, so dass die Vertiefung 10 abgeschrägt ist (4A).
  • Als Nächstes wird eine Ionenimplantation durchgeführt, und die P-Typ-Region 5 wird auch an den Seiten der Mehrzahl von Vertiefungen 10 gebildet (4B). Die P-Typ-Region 5 bildet die Ecken der oberen Oberfläche der Vertiefung 10 (4C) und das elektrische Feld zur Schottky-Elektrode 6 wird weiter abgeschwächt im Vergleich zu dem Fall, in dem die P-Typ-Region 5 lediglich in dem Boden der Vertiefung 10 ausgebildet ist (3C).
  • Außerdem wird ein ionenimplantierter Dotierstoff nicht durch eine thermische Behandlung diffundiert, wenn Siliciumcarbid verwendet wird, und daher ist eine Ionenimplantation bei hoher Energie notwendig, um die P-Typ-Regionen 5 in tieferen Bereichen auszubilden. Allerdings kann durch Durchführen der Ionenimplantation zum Bilden der P-Typ-Regionen 5 nach dem Bilden der Vertiefungen 10 durch Trockenätzen die Notwendigkeit eines Hochenergie-Ionenimplantationssystems umgangen werden, und die Herstellungskosten können verringert werden.
  • C-2. Effekte
  • Gemäß der dritten Ausführungsform der vorliegenden Erfindung werden bei einer Siliciumcarbid-Halbleitervorrichtung die P-Typ-Regionen 5 als Halbleiterschichten auch in den Seiten der Mehrzahl von Vertiefungen 10 ausgebildet, wodurch das elektrische Feld an der Schottky-Elektrode 6 abgeschwächt wird.
  • D. Vierte Ausführungsform
  • D-1. Struktur
  • 5 ist ein Diagramm, das eine Siliciumcarbid-Halbleitervorrichtung und ein Herstellungsverfahren desselben gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt. In dem Siliciumcarbid-Halbleitervorrichtungs-Herstellungsverfahren der ersten Ausführungsform weist die Siliciumcarbid-Halbleitervorrichtung eine Vertiefung 10 auf, die in der Umgebung der Schottky-Elektrode 6 gebildet ist und die nicht in Kontakt mit der Schottky-Elektrode 6 ist, und die Vertiefung 10, die nicht in Kontakt mit der Schottky-Elektrode 6 ist, weist lediglich die Justiermarke 4 auf, und P-Typ-Regionen 5 werden in einzelnen Vertiefungen 10 gebildet. Eine P-Typ-Region 5 in Kontakt mit einem Ende der Schottky-Elektrode 6 fungiert als eine JTE (Junction Termination Extension bzw. Übergangs-Abschluss-Erweiterung), und diese schwächt das elektrische Feld am Ende der Schottky-Elektrode 6 ab.
  • D-2. Effekte
  • Gemäß der vierten Ausführungsform der vorliegenden Erfindung weist bei einer Siliciumcarbid-Halbleitervorrichtung eine Mehrzahl von Vertiefungen 10 eine oder eine Mehrzahl von Vertiefung(en) 10 auf, die nicht in Kontakt mit der Schottky-Elektrode 6 sind, und die eine oder die Mehrzahl von Vertiefung(en) 10 sind alle Justiermarken 4 zum Positionieren, wodurch die P-Typ-Region 5 in einer Vertiefung 10 am Ende der Schottky-Elektrode 6 als eine JTE fungieren kann.
  • E. Fünfte Ausführungsform
  • E-1. Struktur
  • 6 ist ein Diagramm, das eine Siliciumcarbid-Halbleitervorrichtung und ein Herstellungsverfahren desselben gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt. In dem Siliciumcarbid-Halbleitervorrichtungs-Herstellungsverfahren der ersten Ausführungsform weist die Siliciumcarbid-Halbleitervorrichtung eine oder eine Mehrzahl von Vertiefung(en) 10 auf, die in der Umgebung der Schottky-Elektrode 6 gebildet sind und nicht in Kontakt mit der Elektrode sind, und ein Teil der Vertiefung(en) 10 sind Justiermarke(n) 4, und P-Typ-Regionen 5 sind in einzelnen Vertiefungen 10 gebildet. Die P-Typ-Regionen 5 in den Vertiefungen 10, die in der Umgebung der Schottky-Elektrode 6 angeordnet sind und die keine Justiermarken 4 sind, fungieren als FLR (Field Limiting Ring bzw. Feldbegrenzungsring), und dies schwächt das elektrische Feld am Ende der Schottky-Elektrode 6 ab.
  • Die Breite und die Abstände der P-Typ-Regionen 5 in dem FLR-Abschnitt und die Breite und die Abstände der P-Typ-Regionen 5 unter der Schottky-Elektrode 6 werden unabhängig voneinander eingestellt, wodurch eine optimale Struktur zum Abschwächen der elektrischen Felder in den entsprechenden Regionen gebildet werden kann.
  • E-2. Effekte
  • Gemäß der fünften Ausführungsform der vorliegenden Erfindung weisen in einer Siliciumcarbid-Halbleitervorrichtung eine Mehrzahl von Vertiefungen 10 eine oder eine Mehrzahl von Vertiefung(en) 10 auf, die nicht in Kontakt mit der Schottky-Elektrode 6 sind, und ein Teil der einen oder Mehrzahl von Vertiefung(en) 10 fungiert als Justiermarke(n) 4 bzw. als Positionierungsmarkierung(en), wodurch die P-Typ-Regionen 5 in den Vertiefungen 10 am Ende der Schottky-Elektrode 6 als FLR fungieren können.
  • Außerdem sind gemäß der fünften Ausführungsform der vorliegenden Erfindung in der Siliciumcarbid-Halbleitervorrichtung die Abstände zwischen der Mehrzahl von Vertiefungen 10 und die Breiten der Mehrzahl von Vertiefungen 10 unter der Schottky-Elektrode 6 und gegenüber jenen in der Umgebung der Schottky-Elektrode unterschiedlich, wodurch eine optimale Struktur zum Abschwächen der elektrischen Felder in den entsprechenden Regionen gebildet werden kann.
  • Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorangehende Beschreibung in allen ihren Aspekten beispielhaft und nicht beschränkend. Die Merkmale der erwähnten Ausführungsformen können in geeigneter Weise miteinander kombiniert werden.

Claims (6)

  1. Siliciumcarbid-Halbleitervorrichtung mit: einem Siliciumcarbid-Halbleitersubstrat (1, 2) eines ersten Leitungstyps; einer Mehrzahl von Vertiefungen (10), die in einer Oberfläche des Siliciumcarbid-Halbleitersubstrats (1, 2) in Abständen gebildet sind; Halbleiterschichten (5) eines zweiten Leitungstyps, die in dem Siliciumcarbid-Halbleitersubstrat (1, 2) in Böden der Mehrzahl von Vertiefungen (10) gebildet sind; und einer Schottky-Elektrode (6), die selektiv über der Oberfläche der Siliciumcarbid-Halbleitervorrichtung (1, 2) gebildet ist, wobei die Mehrzahl von Vertiefungen (10) alle eine gleiche Tiefe aufweisen.
  2. Siliciumcarbid-Halbleitervorrichtung gemäß Anspruch 1, wobei die Schottky-Elektrode (6) ein Ende auf der Halbleiterschicht (5) aufweist.
  3. Siliciumcarbid-Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei Seiten der Mehrzahl von Vertiefungen (10) abgeschrägt sind.
  4. Siliciumcarbid-Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei die Halbleiterschichten (5) auch in den Seiten der Mehrzahl von Vertiefungen (10) ausgebildet sind.
  5. Siliciumcarbid-Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei die Mehrzahl von Vertiefungen (10) eine oder eine Mehrzahl von Vertiefung(en) (10) einschließt, die nicht in Kontakt mit der Schottky-Elektrode (6) ist/sind, und ein Teil oder alle der einen oder Mehrzahl von Vertiefung(en) (10) (eine) Justiermarke(n) ist/sind.
  6. Siliciumcarbid-Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei Abstände zwischen der Mehrzahl von Vertiefungen (10) und Breiten der Mehrzahl von Vertiefungen (10) unter der Schottky-Elektrode (6) gegenüber jenen in der Umgebung der Schottky-Elektrode unterschiedlich sind.
DE102010042998.8A 2009-10-28 2010-10-27 Siliciumcarbid-Halbleitervorrichtung Active DE102010042998B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-247296 2009-10-28
JP2009247296A JP5600411B2 (ja) 2009-10-28 2009-10-28 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
DE102010042998A1 true DE102010042998A1 (de) 2011-05-05
DE102010042998B4 DE102010042998B4 (de) 2014-07-03

Family

ID=43829009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010042998.8A Active DE102010042998B4 (de) 2009-10-28 2010-10-27 Siliciumcarbid-Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US8513763B2 (de)
JP (1) JP5600411B2 (de)
CN (1) CN102054877B (de)
DE (1) DE102010042998B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2012089612A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板
KR101439805B1 (ko) 2011-01-14 2014-09-11 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
US9318623B2 (en) * 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9153443B2 (en) 2011-04-05 2015-10-06 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) * 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) * 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP2013115394A (ja) * 2011-12-01 2013-06-10 Hitachi Ltd ジャンクションバリアショットキーダイオード
JP5882363B2 (ja) * 2012-01-05 2016-03-09 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN103383969B (zh) * 2012-05-06 2017-04-26 朱江 一种肖特基器件及其制备方法
US8952481B2 (en) * 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
US9093566B2 (en) * 2012-12-31 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. High efficiency FinFET diode
CN104795440B (zh) * 2014-01-17 2018-09-25 北大方正集团有限公司 一种vdmos及其制作方法
CN105047547A (zh) * 2015-07-08 2015-11-11 泰科天润半导体科技（北京）有限公司 一种用于碳化硅器件的对准标记及其制备方法
CN105047536A (zh) * 2015-07-22 2015-11-11 泰科天润半导体科技（北京）有限公司 用于碳化硅器件的对准标记及其制备方法
CN107026082B (zh) * 2016-02-02 2019-11-19 璟茂科技股份有限公司 功率整流二极管的制法
CN109449139A (zh) * 2018-09-27 2019-03-08 全球能源互联网研究院有限公司 半导体器件及定位标记的制备方法
CN110660842A (zh) * 2019-09-10 2020-01-07 大同新成新材料股份有限公司 一种水平结构沟槽肖特基半导体装置及其制备方法
JP2020092282A (ja) * 2020-02-25 2020-06-11 ローム株式会社 ショットキーバリアダイオード
CN118380323A (zh) * 2024-06-24 2024-07-23 中国电子科技集团公司第五十五研究所 一种SiC器件套刻标记和器件终端同步完成的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748465B2 (ja) * 1988-12-19 1998-05-06 ソニー株式会社 半導体装置の製造方法
JPH08115865A (ja) * 1994-10-18 1996-05-07 Sony Corp アライメントマークの形成方法
JP3357793B2 (ja) 1996-07-23 2002-12-16 株式会社東芝 半導体装置及びその製造方法
SE9700141D0 (sv) * 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
FR2803103B1 (fr) * 1999-12-24 2003-08-29 St Microelectronics Sa Diode schottky sur substrat de carbure de silicium
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
JP3860705B2 (ja) * 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
JP2002353161A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6858441B2 (en) * 2002-09-04 2005-02-22 Infineon Technologies Ag MRAM MTJ stack to conductive line alignment method
JP4764003B2 (ja) 2004-12-28 2011-08-31 日本インター株式会社 半導体装置
JP2007036052A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体整流素子
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5101985B2 (ja) * 2007-10-23 2012-12-19 株式会社日立製作所 ジャンクションバリアショットキーダイオード
JP4924440B2 (ja) * 2008-01-14 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
KR101220568B1 (ko) * 2008-03-17 2013-01-21 미쓰비시덴키 가부시키가이샤 반도체 장치
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability

Also Published As

Publication number Publication date
CN102054877A (zh) 2011-05-11
US8513763B2 (en) 2013-08-20
DE102010042998B4 (de) 2014-07-03
US20110095301A1 (en) 2011-04-28
JP5600411B2 (ja) 2014-10-01
CN102054877B (zh) 2013-07-24
JP2011096757A (ja) 2011-05-12

Similar Documents

Publication Publication Date Title
DE102010042998B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE60028134T2 (de) Randabschluss für Silizium-Leistungsanordnungen
DE102013217850B4 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102010016371B4 (de) Halbleitervorrichtung
DE102005002778A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE112013004846T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE3509899A1 (de) Mos-transistoranordnung mit veraenderlicher leitfaehigkeit
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE112010005547T5 (de) Halbleiterbauelement
DE102016106967A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102013114807B4 (de) Verfahren zum herstellen einer schottky-barrieren-diode
DE112004000495B4 (de) Verfahren zur Herstellung eines Leistungsbauteils als Superjunction-Bauelement
DE112005001587T5 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE102014116622B4 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE112018002359T5 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150408

R084 Declaration of willingness to licence