CN107026082B - 功率整流二极管的制法 - Google Patents
功率整流二极管的制法 Download PDFInfo
- Publication number
- CN107026082B CN107026082B CN201610070027.7A CN201610070027A CN107026082B CN 107026082 B CN107026082 B CN 107026082B CN 201610070027 A CN201610070027 A CN 201610070027A CN 107026082 B CN107026082 B CN 107026082B
- Authority
- CN
- China
- Prior art keywords
- opening
- barrier layer
- layer
- preparation
- rectifier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 35
- 210000000746 body region Anatomy 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims description 26
- 239000007943 implant Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 4
- 150000004767 nitrides Chemical group 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种功率整流二极管的制法，包含提供一第一导电型的基板，该基板具有一主动区与一终端区；在该基板上形成一层氧化层；搭配同一道光罩蚀刻该氧化层，以形成一第一开口与一第二开口；形成一多晶硅层与一第一阻挡层；于该基板对应于该第一开口处进行掺杂制程以形成一第二导电型的场环区；形成一第二阻挡层；于该基板对应于该第二开口处进行掺杂制程以形成一第二导电型的主体区；移除位于该主动区上的该第一阻挡层；形成电极。通过改变功率整流二极管的制作过程，可以减化光罩数量，降低制作成本。
Description
技术领域
本发明涉及一种二极管的制法，特别是涉及一种功率整流二极管的制法。
背景技术
参阅图1，已知的功率整流二极管的制法包含以下步骤：提供一个n型的基板11，该基板11具有一n型磊晶层12，以及一位于该n型磊晶层12底部的n型电极接触层10。该基板11具有一个为其主要工作区域的主动区(Cell)111，以及一连接于该主动区111一侧并且位于元件边缘的终端区(Termination)112。在该基板11顶面形成一个氧化层13，并搭配第一道光罩蚀刻移除该氧化层13位于该终端区112上的局部区域，以形成一第一开口131。于该基板11对应于该第一开口131的部位进行离子布植以得到一个p型场环14(p-type fieldring)。接着进行该基板11的主动区111的结构制作，先搭配第二道光罩蚀刻移除该氧化层13位于该主动区111上的局部区域(如图1的第三道流程)。再于该氧化层13上先形成一个连续的n型多晶硅薄膜(图未示)，再搭配第三道光罩将该n型多晶硅薄膜的局部蚀刻移除以形成一个n型多晶硅层15，且该氧化层13局部亦被移除而形成数个第二开口132。接着利用离子布植方式先于该基板11对应于所述第二开口132的部位形成数个p型主体区16，并于每一p型主体区16顶部形成一n型掺杂区17，接着将每一n型掺杂区17局部蚀刻移除而使每一n型掺杂区17形成两个间隔的n型区块171，并于所述n型区块171间且于该p型主体区16上形成一重掺杂的p型接触区161。最后再搭配第四道光罩形成一金属电极层18，该金属电极层18大致延伸于整个基板11上，并接触所述p型接触区161、N型区块171及该n型多晶硅层15，如此就制作完成功率整流二极管。其中，该金属电极层18为图案化设计，故亦需要搭配光罩形成。
由于该功率整流二极管的边缘终端区112的耐压受到许多参数影响而不容易控制，通常该终端区112的崩溃电压比该主动区111小，因此必须通过一些结构设计来提升该终端区112的耐压。故该终端区112形成该p型场环14，其结构与该主动区111有所不同。但由于上述制法中总共必须采用四道光罩制程，光罩数目较多，导致制程时间、制程复杂度，以及制作成本都会提高，故该制法有待改良。
发明内容
本发明的目的在于提供一种可减少光罩制程，降低制作成本的功率整流二极管的制法。
本发明功率整流二极管的制法，包含：步骤A：提供一个第一导电型的基板，该基板具有一个主动区与一个终端区。步骤B：在该基板上形成一个氧化层。步骤C：搭配同一道光罩蚀刻该氧化层，以形成一个第一开口与一个第二开口，该第一开口与该第二开口的位置分别对应该终端区与该主动区，且该第一开口的开口尺寸大于该第二开口的开口尺寸。步骤D：形成一个第一导电型的多晶硅层，该多晶硅层覆盖于该氧化层的该第一开口与该第二开口；于该多晶硅层上形成一个第一阻挡层，且该第一阻挡层覆盖于该第二开口的厚度大于覆盖于该第一开口的厚度。步骤E：于该基板对应于该第一开口处进行掺杂制程以形成一个第二导电型的场环区。步骤F：形成一个第二阻挡层以覆盖该终端区上的部位。步骤G：于该基板对应于该第二开口处进行掺杂制程以形成一个第二导电型的主体区，并于该主体区上形成二个左右间隔且为第一导电型的掺杂区。步骤H：移除位于该主动区上的该第一阻挡层。步骤I：形成一个电极，该电极接触该多晶硅层、该主体区及所述掺杂区。
本发明所述功率整流二极管的制法，步骤F是先于整个基板上形成该第二阻挡层，使该第二阻挡层完全覆盖该多晶硅层与该第一阻挡层，再搭配光罩蚀刻移除该第二阻挡层覆盖于该主动区上的部位。
本发明所述功率整流二极管的制法，该第一阻挡层与该第二阻挡层的材料不同。
本发明所述功率整流二极管的制法，该第一阻挡层为氮化物。
本发明所述功率整流二极管的制法，步骤I是搭配光罩形成该电极。
本发明所述功率整流二极管的制法，步骤E与步骤G是利用离子布植方式形成该场环区与该主体区，且形成该场环区与该主体区的离子布植的能量、剂量与热处理过程不同。
本发明所述功率整流二极管的制法，步骤D中是先形成连续薄膜状的多晶硅层以覆盖该氧化层，再将该多晶硅层的局部蚀刻移除并留下位于该第一开口与该第二开口处的部分；形成该第一阻挡层的步骤是先形成连续薄膜状的第一阻挡层，再将该第一阻挡层的局部蚀刻移除并留下位于该第一开口与该第二开口处的部分。
本发明所述功率整流二极管的制法，步骤D形成该多晶硅层后，对该多晶硅层进行化学机械研磨以使该多晶硅层厚度均匀。
本发明所述功率整流二极管的制法，该主体区包括一个主体部，以及一个载子浓度大于该主体部并接触该电极的重掺杂部。
本发明的有益效果在于：通过改变功率整流二极管的制作过程，其中该氧化层以同一道光罩同时形成尺寸不同的第一开口与第二开口，使该第一阻挡层覆盖于该第二开口的厚度大于覆盖于该第一开口的厚度，具有遮蔽该主动区的功能，避免步骤E的掺杂制程影响到该主动区。而且后续也只有该第二阻挡层的制作过程与该电极形成步骤需要搭配光罩，故本发明整体制程与现有制法完全不同，并且可减化光罩数量，降低制作成本。
附图说明
图1是一制作流程示意图，显示一种已知功率整流二极管的制法；
图2是一步骤流程方块图，显示本发明功率整流二极管的制法的一第一实施例；
图3是该第一实施例的部分步骤的制作流程示意图；
图4是该第一实施例的其他步骤的制作流程示意图，承接图3的步骤；
图5是一制作流程示意图，显示本发明功率整流二极管的制法的一第二实施例的部分步骤；
图6是一结构示意图，显示该第二实施例所制作出的功率整流二极管。
具体实施方式
下面结合附图及实施例对本发明进行详细说明，要注意的是，在以下的说明内容中，类似的元件以相同的编号来表示。
参阅图2、3、4，本发明功率整流二极管的制法的一第一实施例，包含以下步骤：
步骤81：提供一第一导电型的基板2，以水平方向来区分时，该基板2具有相连的一主动区(Cell)21与一终端区(Termination)22。本实施例的基板2为n型的硅基板，以上下方向来区分时，该基板2具有一个第一导电型的磊晶层23，以及一个位于该磊晶层23底部且为第一导电型的电极接触层20。由于该电极接触层20用于连接图未示的一外部金属电极，故可采用重掺杂以提升导电性。该主动区21为二极管元件的主要工作区域，该终端区22连接于该主动区21周边，为二极管元件的边缘区域。
步骤82：在该基板2上形成一层氧化层3，该氧化层3覆盖该主动区21与该终端区22。
步骤83：搭配同一道光罩蚀刻该氧化层3，以形成一第一开口31与数个第二开口32，该第一开口31的位置对应该终端区22，所述第二开口32的位置对应该主动区21，且该第一开口31的开口尺寸s1大于每一第二开口32的开口尺寸s2。
具体来说，在步骤83中，该第一开口31与该第二开口32处的氧化层3已完全蚀刻移除(使该基板2于第一开口31与第二开口32处的表面露出)，就要额外于第一开口31与第二开口32处再形成氧化层3来作为闸极氧化层(gate oxide)，该闸极氧化层的材料与该氧化层3材料相同，只是两者的沈积温度、速度等参数控制不同，因此该闸极氧化层的膜层品质通常较原先形成的该氧化层3的品质更佳。
步骤84：接着形成一第一导电型的多晶硅层(poly-silicon)4，该多晶硅层4覆盖于该氧化层3的该第一开口31与该第二开口32上，且该多晶硅层4覆盖于该第二开口32的厚度d2大于覆盖于该第一开口31的厚度d1。再于该多晶硅层4上形成一第一阻挡层5。
本实施例形成该多晶硅层4的过程，主要是如图3第3道流程所示，先形成连续薄膜状的多晶硅层4以覆盖整个氧化层3，再将该多晶硅层4进行回蚀(Etch Back)，以去除该多晶硅层4一预定厚度，最后可留下位于该第一开口31与第二开口32处的部分。其中，由于该第一开口31的开口尺寸s1大于第二开口32的开口尺寸s2，因此利用真空镀膜方式沈积该多晶硅层4时，第二开口32处的多晶硅层4的厚度自然会比该第一开口31处的多晶硅层4的厚度大，此是因为于镀膜过程中，附着于开口周围直立面上的镀膜材料亦会填入开口中所造成的效应，因此使开口尺寸较小处的镀膜较厚。故接着采用回蚀蚀刻移除该多晶硅层4的局部后，如图3第4道流程所示，该第一开口31处的多晶硅层4被移除而使该氧化层3表面露出时，所述第二开口32处仍会保留有一定厚度的多晶硅层4。
同样地，形成该第一阻挡层5的步骤，是先如图3第5道流程，形成连续薄膜状的第一阻挡层5，再如图3第6道流程，将该第一阻挡层5的局部蚀刻移除仅留下位于该第一开口31与第二开口32处的部分。而且相同道理，该第一阻挡层5覆盖于该第二开口32的厚度大于覆盖于该第一开口31的厚度，故接着采用回蚀蚀刻移除该第一阻挡层5的局部后，该第一开口31处的第一阻挡层5被移除而使该氧化层3表面露出时，所述第二开口32处仍会保留有一定厚度的第一阻挡层5。本实施例的第一阻挡层5为氮化物，其材料不同于该氧化层3。
步骤85：于该基板2对应于该第一开口31处进行掺杂制程以形成一第二导电型的场环(field ring)区24。本实施例是采用离子布植方式形成该场环区24，通过控制适当的离子布植能量，使离子可通过该第一开口31处的氧化层3而布植到该基板2中。本实施例的场环区24为p型半导体，故本实施例的第一导电型与第二导电型分别为n型与p型，于实施时也可以相反。因此，本步骤中主要是对该基板2的终端区22进行掺杂，而且因为在经过上一步骤后，该第一阻挡层5于第二开口32处仍保留有一定的厚度，该氧化层3于该基板2的该主动区21上亦具有一定厚度，因此可作为遮蔽层，避免该基板2的主动区21亦受到该终端区22的离子布植能量的影响。本发明实施时，所述场环区24依据不同耐压需求，可改变其数量，不以本实施例一个为限。
步骤86：形成一第二阻挡层6以覆盖该终端区22上的部位。具体来说，如图4第1道流程，本实施例是先于整个基板2上形成该第二阻挡层6，使该第二阻挡层6完全覆盖该多晶硅层4、该第一阻挡层5与该氧化层3。接着如图4第2道流程，搭配光罩蚀刻移除该第二阻挡层6覆盖于该主动区21上的部位，此时该氧化层3的第二开口32再度形成，该基板2对应于所述第二开口32的表面露出。形成该第二阻挡层6是为了加强对该终端区22的遮挡效果，以利于下一步骤进行。
需要说明的是，本实施例的第二阻挡层6的材料为氧化物，不同于该第一阻挡层5材料。该第二阻挡层6材料与该氧化层3材料相同，故于图中将该第二阻挡层6与该氧化层3绘制为一体，但实施时不以两者的材料相同为限制。
步骤87：如图4第3道流程，于该基板2的主动区21，对应于所述第二开口32处进行掺杂制程以形成数个第二导电型的主体区25。具体来说，本实施例是采用离子布植方式形成所述p型的主体区25，通过控制适当的离子布植能量，使离子可布植到该基板2中，而且由于该终端区22上有该氧化层3与该第二阻挡层6作为遮蔽，所以于该主动区21进行离子布植时不会影响到该终端区22。
接着同样以离子布植的掺杂方式于第二开口32处进行n型的掺杂，以于每一主体区25上与第二开口32处之间形成一第一导电型的掺杂区块26，再如图4第4道流程，将每一掺杂区块26蚀刻而形成二左右间隔的第一导电型的掺杂区261。最后于每一主体区25对应于所述掺杂区261之间的部位进行重掺杂，以形成第二导电型的重掺杂部252。因此，实际上每一p型的主体区25包括一主体部251，以及一载子浓度大于该主体部251的重掺杂部252。
其中，虽然主体区25与场环区24都是p型，但由于两者的功能与需求不同，故载子浓度有所不同。因此，本实施例以离子布植方式形成主体区25与场环区24时，所采用的离子布植的能量、剂量与热处理过程等参数均不同。所述热处理过程的参数包括热处理的温度、时间，另外还涉及热处理时要通入何种气体。
步骤88：移除位于该主动区21上的该第一阻挡层5，使该多晶硅层4露出。如图4第4道流程所示，本步骤是利用湿式蚀刻方式移除该第一阻挡层5，由于该第一阻挡层5材料与该第二阻挡层6的材料不同，故两者对于同一蚀刻液的蚀刻速率不同，故选用适当的蚀刻液可以将该第一阻挡层5完全移除，而该第二阻挡层6仍保留。
步骤89：搭配光罩形成一图案化的电极7，如此即完成功率整流二极管的制作。其中，该电极7延伸于该主动区21与该终端区22上，并接触该多晶硅层4与掺杂区261，且经由该第二开口32接触该主体区25。该电极7与该场环区24之间则隔着该第二阻挡层6与该氧化层3。其中，该主体区25的重掺杂部252为载子浓度较高的区域，以此高载子浓度区接触该电极7，可提升导电性。
综上所述，本发明通过改变整个功率整流二极管的制作过程，其中于该氧化层3以同一道光罩同时形成第一开口31与第二开口32，并使第一开口31与第二开口32的开口尺寸不同，使该第一阻挡层5覆盖于该第二开口32的厚度自然会大于覆盖于该第一开口31的厚度，故可采用回蚀蚀刻方式移除该第一阻挡层5的局部，而且移除后该第一阻挡层5也自然会于第二开口32处保留一定厚度，可于所述步骤85中发挥遮蔽该主动区21的功能。而且后续也只有该第二阻挡层6的制作过程与该电极7形成步骤需要搭配光罩，故本发明整体制程与以往制法完全不同，并且可减化光罩数量，降低制作成本。值得一提的是，由于本发明的制法中，该基板2的主动区21与该终端区22上都设有阻挡层作为遮蔽，因此进行离子布植形成该主体区25与场环区24时，可用不同的离子布植能量进行掺杂，进而可因应主动区21与终端区22的功能不同，或者对于耐压需求的不同，而形成所需掺杂浓度的p型区域，所以本发明的制法于应用上较灵活。
参阅图2、5、6，本发明功率整流二极管的制法的一第二实施例，与该第一实施例的步骤大致相同，不同的地方在于：本实施例于形成该多晶硅层4时，先形成连续薄膜状的多晶硅层4以覆盖整个氧化层3，再进行化学机械研磨(CMP)移除该多晶硅层4的局部，然后进行回蚀制程，使该多晶硅层4仅留下该第一开口31与第二开口32中的部位(如图5的第2道流程)。本实施例搭配CMP制程使该多晶硅层4整体厚度均匀，如此有利于对厚度进行控制，使后续堆叠的膜层厚度较均匀。形成该第一阻挡层5的过程与该第一实施例相同，如图5的第3道与第4道流程，形成连续薄膜状的第一阻挡层5再将其局部蚀刻移除，使第一开口31中的该多晶硅层4可露出。接着如图5的第5道流程，蚀刻移除第一开口31中露出的该多晶硅层4，使下方的氧化层3露出。后续步骤与该第一实施例的步骤85～89相同，不再说明。
图6示意本实施例制作出的功率整流二极管，由于本实施例将该多晶硅层4的膜厚研磨均匀，因此后续叠上膜层形态会与该第一实施例略有不同，但大致上所具备的膜层皆与该第一实施例相同，故不再说明。
Claims (9)
1.一种功率整流二极管的制法，其特征在于其包含：
步骤A：提供一个第一导电型的基板，该基板具有一个主动区与一个终端区；
步骤B：在该基板上形成一个氧化层；
步骤C：搭配同一道光罩蚀刻该氧化层，以形成一个第一开口与一个第二开口，该第一开口与该第二开口的位置分别对应该终端区与该主动区，且该第一开口的开口尺寸大于该第二开口的开口尺寸；
步骤D：形成一个第一导电型的多晶硅层，该多晶硅层覆盖于该氧化层的该第一开口与该第二开口；于该多晶硅层上形成一个第一阻挡层，且该第一阻挡层覆盖于该第二开口的厚度大于覆盖于该第一开口的厚度；采用回蚀蚀刻在该第一开口中局部移除该第一阻挡层以使部分第一阻挡层完全去除；
步骤E：于该基板对应于该第一开口处进行掺杂制程以形成一个第二导电型的场环区；
步骤F：形成一个第二阻挡层以覆盖该终端区上的部位；
步骤G：于该基板对应于该第二开口处进行掺杂制程以形成一个第二导电型的主体区，并于该主体区上形成二个左右间隔且为第一导电型的掺杂区；
步骤H：移除位于该主动区上的该第一阻挡层；
步骤I：形成一个电极，该电极接触该多晶硅层、该主体区及所述掺杂区。
2.如权利要求1所述的功率整流二极管的制法，其特征在于：步骤F是先于整个基板上形成该第二阻挡层，使该第二阻挡层完全覆盖该多晶硅层与该第一阻挡层，再搭配光罩蚀刻移除该第二阻挡层覆盖于该主动区上的部位。
3.如权利要求1所述的功率整流二极管的制法，其特征在于：该第一阻挡层与该第二阻挡层的材料不同。
4.如权利要求1至3中任一权利要求所述的功率整流二极管的制法，其特征在于：该第一阻挡层为氮化物。
5.如权利要求1至3中任一权利要求所述的功率整流二极管的制法，其特征在于：步骤I是搭配光罩形成该电极。
6.如权利要求1所述的功率整流二极管的制法，其特征在于：步骤E与步骤G是利用离子布植方式形成该场环区与该主体区，且形成该场环区与该主体区的离子布植的能量、剂量与热处理过程不同。
7.如权利要求1所述的功率整流二极管的制法，其特征在于：步骤D中是先形成连续薄膜状的多晶硅层以覆盖该氧化层，再将该多晶硅层的局部蚀刻移除并留下位于该第一开口与该第二开口处的部分；形成该第一阻挡层的步骤是先形成连续薄膜状的第一阻挡层，再将该第一阻挡层的局部蚀刻移除，以使该第一开口中的所述部分第一阻挡层完全去除，并留下位于该第一开口中的剩余部分与该第二开口处的部分。
8.如权利要求1所述的功率整流二极管的制法，其特征在于：步骤D形成该多晶硅层后，对该多晶硅层进行化学机械研磨以使该多晶硅层厚度均匀。
9.如权利要求1所述的功率整流二极管的制法，其特征在于：该主体区包括一个主体部，以及一个载子浓度大于该主体部并接触该电极的重掺杂部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610070027.7A CN107026082B (zh) | 2016-02-02 | 2016-02-02 | 功率整流二极管的制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610070027.7A CN107026082B (zh) | 2016-02-02 | 2016-02-02 | 功率整流二极管的制法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107026082A CN107026082A (zh) | 2017-08-08 |
| CN107026082B true CN107026082B (zh) | 2019-11-19 |
Family
ID=59524319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610070027.7A Active CN107026082B (zh) | 2016-02-02 | 2016-02-02 | 功率整流二极管的制法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107026082B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102789977A (zh) * | 2011-05-20 | 2012-11-21 | 英属维京群岛商节能元件股份有限公司 | 直立式金属氧化物半导体整流二极管及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667268B2 (en) * | 2002-08-14 | 2010-02-23 | Advanced Analogic Technologies, Inc. | Isolated transistor |
| JP5600411B2 (ja) * | 2009-10-28 | 2014-10-01 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| TWM462439U (zh) * | 2013-05-31 | 2013-09-21 | Taiwan Semiconductor Co Ltd | 半導體裝置 |
-
2016
- 2016-02-02 CN CN201610070027.7A patent/CN107026082B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102789977A (zh) * | 2011-05-20 | 2012-11-21 | 英属维京群岛商节能元件股份有限公司 | 直立式金属氧化物半导体整流二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107026082A (zh) | 2017-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107017167A (zh) | 具有屏蔽栅的沟槽栅器件的制造方法 | |
| CN102629623B (zh) | 包含宽沟渠终端结构的半导体元件 | |
| CN109103193A (zh) | 垂直存储器件 | |
| CN113178452B (zh) | 一种3d nand存储器及其制造方法 | |
| TW201208111A (en) | Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip | |
| CN109119477A (zh) | 沟槽栅mosfet及其制造方法 | |
| CN108807506A (zh) | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 | |
| JP2018082050A (ja) | 炭化珪素半導体素子およびその製造方法 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| CN109148569A (zh) | 沟槽型双层栅mosfet及其制造方法 | |
| CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN107026082B (zh) | 功率整流二极管的制法 | |
| CN108075017B (zh) | Ibc电池的制作方法 | |
| CN108074968A (zh) | 具有自对准栅极的穿隧finfet | |
| CN111627980A (zh) | 抗辐照双极器件的制备方法 | |
| CN110277348A (zh) | 一种半导体tsv结构的制造工艺方法及半导体tsv结构 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN109962130A (zh) | 一种六面粗化的红外led芯片及制作方法 | |
| KR100961548B1 (ko) | 수평형 ｐ-ｉ-ｎ 다이오드의 제조 방법 | |
| EP0194199A2 (en) | Double gate static induction thyristor and method for manufacturing the same | |
| CN110246888A (zh) | 超结器件结构及其制备方法 | |
| CN116487418B (zh) | 半导体结构及其制备方法 | |
| CN102610659B (zh) | 电压控制变容器及其制备方法 | |
| CN109148558A (zh) | 超结器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |