DE102010004314B4 - Leistungsverstärker - Google Patents

Leistungsverstärker Download PDF

Info

Publication number
DE102010004314B4
DE102010004314B4 DE102010004314.1A DE102010004314A DE102010004314B4 DE 102010004314 B4 DE102010004314 B4 DE 102010004314B4 DE 102010004314 A DE102010004314 A DE 102010004314A DE 102010004314 B4 DE102010004314 B4 DE 102010004314B4
Authority
DE
Germany
Prior art keywords
preceding stage
field effect
effect transistor
stage amplifying
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010004314.1A
Other languages
English (en)
Other versions
DE102010004314A1 (de
Inventor
Kazuya Yamamoto
Satoshi Suzuki
Takao Haruna
Takao Moriwaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of DE102010004314A1 publication Critical patent/DE102010004314A1/de
Application granted granted Critical
Publication of DE102010004314B4 publication Critical patent/DE102010004314B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Abstract

Leistungsverstärker mit: einem Halbleitersubstrat (10); einer Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) einer vorangehenden Stufe auf dem Halbleitersubstrat (10), die ein Eingangssignal verstärkt; einer Verstärkungsvorrichtung (Q2) einer folgenden Stufe auf dem Halbleitersubstrat (10), die ein Ausgangssignal der Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe verstärkt; einer Vorspannungsschaltung (Bias1) der vorangehenden Stufe, die Vorspannungsströme an einen Eingangsanschluss der Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe liefert; einer Vorspannungsschaltung (Bias2) der folgenden Stufe, die Vorspannungsströme an einen Eingangsanschluss der Verstärkungsvorrichtung (Q2) der folgenden Stufe liefert; und einer Zwischenstufenanpassschaltung (C3, C4), die zwischen einen Ausgangsanschluss der Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe und den Eingangsanschluss der Verstärkungsvorrichtung (Q2) der folgenden Stufe geschaltet ist; worin die Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe einen ersten Feldeffekttransistor (Fd1, Fe1) eines Anreicherungsmodus oder eines Verarmungsmodus aufweist; die Verstärkungsvorrichtung (Q2) der folgenden Stufe einen Bipolartransistor eines Heteroübergangs aufweist; die Zwischenstufenanpassschaltung (C3, C4) einen Kondensator aufweist, der galvanisch den Ausgangsanschluss der Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe und den Eingangsanschluss der Verstärkungsvorrichtung (Q2) der folgenden Stufe trennt; der erste Feldeffekttransistor (Fe1) ein Feldeffekttransistor vom Anreicherungsmodus ist, die Verstärkungsvorrichtung (Fe1, Fe4) der vorangehenden Stufe weiter einen zweiten Feldeffekttransistor (Fe4) vom Anreicherungsmodus enthält, mit einer Source, die mit einem Drain des ersten Feldeffekttransistors (Fe1) verbunden ist, und die Vorspannungsschaltung (Bias1) der vorangehenden Stufe aufweist: einen dritten Feldeffekttransistor (Fe2) vom Anreicherungsmodus mit einem Gate, durch das eine Referenzspannung eingegeben wird, einem Drain, der mit einer Leistungsquelle verbunden ist, und einer Source; und ...

Description

  • Die vorliegende Erfindung bezieht sich auf einen Leistungsverstärker, der durch einen BiFET-Prozess gebildet ist, und genauer auf einen Leistungsverstärker, der äquivalente Leistungseigenschaften eines HBT-(bipolarer Transistor vom Heteroübergang)Leistungsverstärker realisieren kann, während niedrige Rauscheigenschaften erhalten werden.
  • GaAs-FET-(Feldeffekttransistor)Leistungsverstärker weisen eine negative Schwellenspannung auf und weisen daher einen Nachteil auf, dass eine negative Gatevorspannung benötigt wird. Dagegen benötigen GaAs-HBT(bipolarer Transistor vom Heteroübergang)Leistungsverstärker keine negative Gatevorspannung, sie können einen Betrieb mit einer einzelnen Leistungsversorgung ausführen und weisen gleichförmigere Vorrichtungseigenschaften im Vergleich mit FET-Leistungsverstärkern auf. Aus diesem Grund ist die Benutzung von GaAs-HBT-Leistungsvertärkern in tragbaren CDMA-(Codemultiflex-Vielfachzugriff)Telefonen, drahtlosen LAN-(lokale Netzwerke)Vorrichtungen usw. deutlich vergrößert worden.
  • Ein BiFET-Prozess zum Herstellen eines FET zusammen mit einem HBT auf einem einzelnen Substrat ist kürzlich auf Produkte angewendet worden. Gewöhnlicherweise werden in einem GaAs-BiFET-Prozess ein HBT und ein FET vom Verarmungsmodus (der normalerweise ein ist) auf einem einzelnen Substrat angebracht. Weiter wurde ein Prozess, bei dem ein FET vom Anreicherungsmodus (der normalerweise aus ist) zusätzlich zu einem HBT und einem FET vom Verarmungsmodus auf einem einzelnen Substrathergestellt wird, kürzlich bei einer wissenschaftlichen Gesellschaft berichtet (IEEE: Radio Frequency Integrated Circuits Symposium 2008).
  • 13 ist ein Schaltbild, das einen HBT-Leistungsverstärker zeigt. Dieser Leistungsverstärker ist ein Zweistufenverstärker. Eine Verstärkungsvorrichtung Q1 einer vorangehenden Stufe und eine Verstärkungsvorrichtung Q2 einer folgenden Stufe sind HBTs. Bias1 und Bias2 bezeichnen Vorspannungsschaltungen zum entsprechenden Liefern von Vorspannungsströmen zu den Basen von Q1 und Q2. IN bezeichnet einen RF-Signaleingangsanschluss. OUT bezeichnet einen RF-Signalausgangsanschluss. R1 bis R4 bezeichnen Widerstände. C1 bis C10 bezeichnen Kondensatoren. L1 und L2 bezeichnen Induktoren. L3 bis L8 bezeichnen Leitungen mit speziellen elektrischen Längen, die als Induktoren funktionieren. Vc1 und Vc2 bezeichnen entsprechend Leistungsanschlüsse von Q1 und Q2. Vcb bezeichnet einen Leistungsanschluss von Bias1 und Bias2. Vref bezeichnet einen Anschluss, an den eine Referenzspannung für Bias1 und Bias2 extern angelegt wird.
  • 14 ist ein Schaltbild, das eine Verstärkungsvorrichtung einer folgenden Stufe und eine Vorspannungsschaltung einer folgenden Stufe zeigt. Qb1 bis Qb5 bezeichnen GaAs-HBTs. Rb1 bis Rb6 bezeichnen Widerstände. Die Vorspannungsschaltung der folgenden Stufe Bias2 ist eine Emitterfolgerschaltung und liefert eine Spannung an eine Basis von Q2 gemäß der Referenzspannung. Eine RF-Signaleingabe von einem Anschluss RFin wird an die Basis von Q2 über C4 als eine Eingangsanpassschaltung eingegeben. Die verstärkten RF-Signale werden von dem Kollektor des Q2 zu dem Anschluss RFout ausgegeben. Die Bias2 ist so tätig, dass konstant der Leerlaufstrom Ictq2 durch Q2 (der Vorspannungsstrom, wenn kein RF-Signal eingegeben wird) und Variieren der Temperatur aufrechterhalten wird. Die Schaltungsaufbauten der Verstärkungsvorrichtung Q1 der vorangehenden Stufe und der Vorspannungsschaltung Bias1 der vorangehenden Stufe sind auch die gleichen.
  • 15 ist ein Diagramm, das die Eingangs-Ausgangseigenschaften des in 13 gezeigten Leistungsverstärkers zeigt. Wenn die Eingangsleistung Pin zunimmt, bleibt der Leerlaufstrom Ictq2 konstant, aber die Ausgangsleistung Pout und der Korrekturstrom Ic2 nehmen zu. Aus der Tatsache, dass die Leistungsverstärkung Gp im Wesentlichen konstant ist, ist bekannt, dass der Leistungsverstärker verzerrungsfrei und linear Signale wie W-CDMA verstärken kann, worin die Amplitude der modulierten Signale augenblicklich deutlich variieren.
  • 16 ist ein Blockschaltbild, das eine WIN-(Breitband/Schmalband)-CDMA-Anschlussmaschine zeigt, die HBT-Leistungsverstärker benutzt. Ein BPF (Bandpassfilter), das in einer Stufe vor dem Leistungsverstärker vorgesehen ist, entfernt Rauschsignale ungleich dem Ausgangssignalband des RF/IF-LSI.
  • 17 ist ein Diagramm, das eine Spektralwellenform an dem in 16 gezeigten Anschluss PAIN zeigt.
  • 18 ist ein Diagramm, das eine Spektralwellenform an dem in 16 gezeigten Anschluss OUT zeigt. Hier wird Band1 (mit einer Sendebandfrequenz von 1920 bis 1980 MHz und einer Empfangsbandfrequenz von 2100 bis 2160 MHz) des W-CDMA als ein Beispiel benutzt. Der Empfangskanal für ein gesendetes Signal von 1950 MHz ist 2130 MHz. Wie jedoch in 17 gezeigt ist, ist der Rauschpegel der Empfangsbandfrequenz an dem Anschluss PAIN auf den Rauschpegel der natürlich Welt (–174 dBm/Hz) durch das BPF verringert. Wenn dieses Signal für den Leistungsverstärker vorgesehen wird, werden die Signale in der Sendebandfrequenz und der Empfangsbandfrequenz im Wesentlichen gleichförmig verstärkt, und ein Hauptsignal fo wird von Pin bis Pout verstärkt. In diesem. Fall sind die Frequenzeigenschaften der Leistungsverstärkung des Leistungsverstärkers praktisch gleichförmig nahe fo, wodurch Rauschen in der Empfangsbandfrequenz ebenfalls verstärkt wird, so dass im Wesentlichen die gleiche Verstärkung wie die Verstärkung erhalten wird, die nahe fo erhalten wird. Das Hauptsignal fo ist moduliert, daher weist die Wellenform einen dicken Schwanz auf, wie in 18 gezeigt ist.
  • Wenn der Leistungsverstärker Verstärkungstätigkeiten ausführt, wird Rauschen nahe der Gleichspannung mit der zweiten Harmonischen des Leistungsverstärkers gemischt, wodurch es aufwärts gewandelt wird zu der Nachbarschaft des Hauptsignals fo. Dieses wird zu dem Rauschen der Empfangsbandfrequenz addiert. Als Resultat nimmt das Rauschen der Empfangsbandfrequenz zu, wie in 18 gezeigt ist. Mehrere Dekaden von dB dieses Rauschens werden in der Empfangsbandfrequenz durch einen Duplexer (ein Filter, das die Sendebandfrequenz und die Empfangsbandfrequenz teilt) unterdrückt, der in der folgenden Stufe des Leistungsverstärkers vorgesehen ist. Das leckende Rauschen wird jedoch direkt zu dem Niederrauschenverstärker in dem Empfänger eingegeben, so dass die Empfangsempfindlichkeit verschlechtert wird. Es ist bei der W-CDMA-Anschlussmaschine notwendig, dass der Rauschpegel der Empfangsbandfrequenz des Ausgangs des Leistungsverstärkers auf ungefähr –135 bis –140 dBm/Hz unterdrückt wird.
  • Im Allgemeinen sind die folgenden Wege bei der Verringerung von Rauschen in der Empfangsbandfrequenz während der Leistungsverstärkungstätigkeit wirksam:
    • i) Verringern der Verstärkung des Leistungsverstärkers;
    • ii) Verringern der Rauschfigur/Rauschzahl (NF) des Leistungsverstärkers in der Empfangsbandfrequenz;
    • iii) Unterdrücken des Aufwärtswandelbetrags des Gleichstromrauschens; und
    • iv) Verringern des Rauschens, das von der Vorspannungsschaltung in die Verstärkerstufe des HBT-Verstärkers fließt.
  • In den HBTs wird jedoch starkes Schrotsrauschen erzeugt, wenn Ladungsträgertransport über pn-Übergänge stattfindet. Daher weisen die HBTs große Rauschfiguren im Vergleich mit FETs wie MOSFETs (Metalloxidhalbleiter FETs) und HEMTs (Transistoren mit hoher Elektronenmobilität) auf. Als Resultat weisen HBT-Leistungsverstärker allgemein ein höheres Empfangsbandfrequenzrauschen im Vergleich mit FET-Leistungsverstärkern auf, die die gleiche Verstärkung und die gleiche Ausgangsleistung aufweisen. Im Vergleich mit den FETs können jedoch die HBTs mit einer hohen Ausbeute hergestellt werden, und sie weisen hohe Leistungsdichten auf. Daher kann die Chipgröße der HBTs verringert werden, wenn ihre Ausgangspegel nicht durch die Wärme beeinflusst werden. Als Resultat werden gegenwärtig HBT-Leistungsverstärker in vielen tragbaren Anschlüssen benutzt.
  • DE 10 2004 038 851 A1 offenbart einen monolithisch integrierten Leistungsverstärker mit einem Eingang zur Entgegennahme eines Mikrowellen-Signals, einer ersten Leistungsverstärkerstufe, einem Impedanz-Anpassungsnetzwerk, welches mit einem Ausgang der ersten Leistungsverstärkerstufe verbunden ist, und einer zweiten Leistungsverstärkerstufe, wobei die erste Leistungsverstärkerstufe zur Versorgung durch eine erste Versorgungsspannung optimiert ist, welche im Wesentlichen geringer als eine zweite Versorgungsspannung ist, mit welcher die zweite Leistungsverstärkerstufe zur Versorgung optimiert ist.
  • DE 198 21 735 A1 offenbart einen Leistungsverstärker mit einer Verstärkerstufe einschließlich einem Heteroübergangsbipolartransistor zur Signalverstärkung, der eine Basiselektrode, die mit einem Hochfrequenzsignaleingangsanschluß verbunden ist, und eine geerdete Emitterelektrode aufweist; und einer Vorspannungsschaltung, die einen ersten Siliziumbipolartransistor enthält, der eine Basiselektrode, die mit einem Spannungsversorgungsanschluß verbunden ist, und einen Anschluß aufweist, an welchem ein im Ansprechen auf einen Basisstrom verstärkter Strom ausgegeben wird, wobei der Anschluß mit der Basiselektrode des in der Verstärkerstufe enthaltenden Heteroübergangsbipolartransistor verbunden ist.
  • Im Hinblick auf das oben beschriebene Problem ist es eine Aufgabe der vorliegenden Erfindung, einen Leistungsverstärker vorzusehen, der äquivalente Leistungseigenschaften eines HBT-Leistungsverstärkers realisieren kann und niedrige Rauscheigenschaften erzielen kann. Diese Aufgabe wird gelöst durch einen Leistungsverstärker nach Anspruch 1.
  • Die vorliegende Erfindung macht es möglich, äquivalente Leistungseigenschaften eines HBT-Leistungsverstärkers mit niedrigen Rauscheigenschaften zu realisieren.
  • Weitere Aufgaben, Merkmale und Vorteile der Erfindung werden vollständiger aus der folgenden Beschreibung anhand der Figuren ersichtlich. Von den Figuren zeigen:
  • 1 ein Schaltbild, das einen Leistungsverstärker gemäß der ersten Ausführungsform zeigt;
  • 2 ein Schaltbild, das eine Verstärkungsvorrichtung einer vorangehenden Stufe und eine Vorspannungsschaltung einer vorangehenden Stufe gemäß der ersten Ausführungsform zeigt;
  • 3 eine Schnittansicht, die einen Leistungsverstärker gemäß der ersten Ausführungsform zeigt;
  • 4 ein Schaltbild, das eine Verstärkungsvorrichtung einer vorangehenden Stufe und eine Vorspannungsschaltung einer vorangehenden Stufe gemäß einer zweiten Ausführungsform zeigt;
  • 5 ein Schaltbild, das eine Verstärkungsvorrichtung einer vorangehenden Stufe und eine Vorspannungsschaltung einer vorangehenden Stufe gemäß einer dritten Ausführungsform zeigt;
  • 6 ein Blockschaltbild, das eine Erzeugungsschaltung einer negativen Spannung gemäß der dritten Ausführungsform zeigt;
  • 7 ein Schaltbild, dass eine Pegelsteuerschaltung zeigt, die in der Erzeugerschaltung der negativen Spannung gemäß einer dritten Ausführungsform benutzt wird;
  • 8 ein Bild, das eine Erzeugerschaltung einer Referenzspannung gemäß der dritten Ausführungsform zeigt;
  • 9 ein Diagramm, das Ids-Vds-Eigenschaften eines FETs vom Verarmungsmodus zeigt;
  • 10 ein Diagramm, das die Ids-Vds-Eigenschaften eines FETs vom Anreicherungsmodus zeigt;
  • 11 ein Diagramm, das die Igs/gm-Vgs-Eigenschaften eines FETs vom Verarmungsmodus und eines FETs vom Anreicherungsmodus zeigt;
  • 12 ein Schaltbild, das eine Verstärkungsvorrichtung einer vorangehenden Stufe und eine Vorspannungsschaltung einer vorangehenden Stufe gemäß einer vierten Ausführungsform zeigt;
  • 13 ein Schaltbild, das einen HBT-Leistungsverstärker zeigt;
  • 14 ein Schaltbild, das eine Verstärkungsvorrichtung einer folgenden Stufe und eine Vorspannungsschaltung einer folgenden Stufe zeigt;
  • 15 ein Bild, das Eingangs-/Ausgangs-Eigenschaften des in 13 gezeigten Leistungsverstärkers zeigt;
  • 16 ein Blockschaltbild, das eine W/N-(Breitband/Schmalband)CDMA-Anschlussmaschine zeigt, die HBT-Leistungsverstärker benutzt;
  • 17 ein Bild, das eine Spektralwellenform an dem in 16 gezeigten Anschluss PAIN zeigt; und
  • 18 ein Bild, das eine Spektralwellenform an dem in 16 gezeigten Anschluss OUT zeigt.
  • Erste Ausführungsform
  • 1 ist ein Schaltbild, das einen Leistungsverstärker gemäß einer ersten Ausführungsform zeigt. Dieser Leistungsverstärker ist ein Zwei-Stufen-Verstärker, der durch einen BiFET-Prozess zum Herstellen eines FET, zusammen mit HBTs, auf einem einzelnen Substrat gebildet ist.
  • Das Gebiet innerhalb des Rahmens mit gestrichelter Linie ist ein GaAs-Chip, und andere Schaltungselemente sind aus Chipteilen und Verdrahtungen zusammengesetzt, die auf einem Modulsubstrat gebildet sind. Eine Verstärkungsvorrichtung Fe1 einer vorangehenden Stufe, die ein Eingangssignal verstärkt, und eine Verstärkungsvorrichtung Q2 einer folgenden Stufe, die ein Ausgangssignal von Fe1 verstärkt, sind auf einem einzelnen GaAs-Substrat gebildet. Fe1 bezeichnet einen FET vom Anreicherungsmodus (HEMT). Q2 bezeichnet einen HBT.
  • Bias1 bezeichnet eine Vorspannungsschaltung einer vorangehenden Stufe, die Vorspannungsströme für das Gate von Fe1 vorsieht. Bias2 bezeichnet eine Vorspannungsschaltung einer folgenden Stufe, die Vorspannungsströme für die Basis von Q2 vorsieht. Der Schaltungsaufbau von Bias2 ist der gleiche wie der in 14 gezeigte Schaltungsaufbau. IN bezeichnet einen RF-Signaleingangsanschluss. OUT bezeichnet einen RF-Signalausgangsanschluss. R2 bis R4 bezeichnen Widerstände. C1 bis C10 bezeichnen Kondensatoren. L1 und L2 bezeichnen Induktoren. L3 bis L8 bezeichnen Leitungen mit speziellen elektrischen Längen, die als Induktoren funktionieren. Vc1 bezeichnet einen Leistungsanschluss von Fe1. Vc2 bezeichnet einen Leistungsanschluss von Q2. Vcb bezeichnet Leistungsanschlüsse von Bias1 und Bias2. Vref bezeichnet einen Anschluss, an den eine Referenzspannung für Bias1 und Bias2 extern angelegt wird. In vielen Fällen beträgt die Referenzspannung für HBT ungefähr 2,8 bis 2,9 V.
  • C3, C4 und L2 bilden eine Zwischenstufenanpassschaltung, die zwischen den Drain von Fe1 und der Basis von Q2 geschaltet ist. Heutzutage wirken in vielen Fällen C1, C2 und L1 als Eingangsanpassschaltung und C3, C4 und L2 wirken als Zwischenstufenanpassschaltung, die ebenfalls auf den GaAs-Chip integriert sind.
  • 2 ist ein Schaltbild, das eine Verstärkungsvorrichtung einer vorangehenden Stufe und eine Vorspannungsschaltung einer vorangehenden Stufe gemäß der ersten Ausführungsform zeigt. Fe2 und Fe3 bezeichnen FETs vom Anreicherungsmodus. Rbb1 und Rbb2 bezeichnen Widerstände. Das Gate von Fe2 ist mit dem Anschluss Vref über Rbb1 verbunden. Eine Referenzspannung wird an das Gate von Fe2 geliefert. Der Drain von Fe2 ist mit einer Leistungsversorgung über den Anschluss Vcb verbunden. Die Source von Fe3 liegt auf Masse. Das Gate und der Drain von Fe3 sind mit der Source von Fe2 über Rbb2 und das Gate von Fe1 über R3 verbunden.
  • 3 ist eine Schnittansicht, die einen Leistungsverstärker gemäß der ersten Ausführungsform zeigt. Der HBT, der als Verstärkungsvorrichtung der vorangehenden Stufe wirkt, und der HEMT, der als eine Verstärkungsvorrichtung der folgenden Stufe wirkt, sind auf einem einzelnen GaAs-Substrat gebildet. Der HBT enthält eine Sub-Kollektorschicht 12, eine Kollektorschicht 14, eine Basisschicht 16, eine Emitterschicht 18 und eine Emitterkontaktschicht 20, die sequentiell auf dem GaAs-Substrat 10 gebildet sind. Eine Kollektorelektrode 22 ist mit der Sub-Kollektorschicht 12 verbunden. Eine Basiselektrode ist mit der Basisschicht 16 verbunden. Eine Emitterelektrode 26 ist mit der Emitterkontaktschicht 20 verbunden. Der HEMT enthält eine Gateelektrode 28, eine Sourceschicht 30 und eine Drainschicht 32, die auf beiden Seiten der Gateelektrode 28 angeordnet sind. Eine Sourceelektrode 34 ist mit der Sourceschicht 30 verbunden. Eine Drainelektrode 36 ist mit der Drainschicht 32 verbunden.
  • Wie oben beschrieben wurde, wird bei dieser Ausführungsform ein FET vom Anreicherungsmodus (HEMT), der bevorzugte Rauscheigenschaften aufweist, als eine Verstärkungsvorrichtung der vorangehenden Stufe benutzt, und ein HBT, der eine hohe Leistungsdichte aufweist, wird als eine Verstärkungsvorrichtung der folgenden Stufe benutzt. Hierdurch können äquivalente Leistungseigenschaften (eine Ausgangsleistung, eine Leistungsverstärkung, Effektivität und Störungen) des in 13 gezeigten HBT-Leistungsverstärkers, der HBTs als Verstärkungsvorrichtungen der vorangehenden Stufe und der folgenden Stufe aufweist, realisiert werden, und niedrige Rauscheigenschaften, die Merkmale des HEMT sind, können erzielt werden.
  • Zum Beispiel beträgt in dem Fall der Verstärkungsvorrichtung der vorangehenden Stufe (HBT) und der Vorspannungsschaltung der vorangehenden Stufe, wie in 13 gezeigt ist, die Rauschfigur in dem 2 GHz-Band ungefähr 4 dB oder mehr (nur der HBT weist die Rauschfigur von 2 dB oder mehr auf). Andererseits kann in dem Fall der Verstärkungsvorrichtung der vorangehenden Stufe (HEMT) und der Vorspannungsschaltung der vorangehenden Stufe gemäß dieser Ausführungsform die Rauschfigur in dem 2 GHz-Band auf ungefähr 2 dB oder weniger reduziert werden. Als Resultat kann der Leistungsverstärker gemäß dieser Ausführungsform das Empfangsbandfrequenzrauschen auf 2 dB reduzieren im Vergleich mit dem HBT-Leistungsverstärker, wie er in 13 gezeigt ist.
  • Im Hinblick auf die Fluktuationen der Herstellungsbedingungen muss die Schwellenspannung des HEMT im Anreicherungsmodus ungefähr +0,15 V oder mehr sein, so dass ausreichend der Leckstrom während das Abschaltens des Verstärkers unterdrückt wird (den gesamten Leckstrom von ungefähr 10 μA oder weniger unterdrücken, wenn 3,4 V an die Anschlüsse Vcb, Vc1, Vc2 angelegt wird und die Spannung des Anschlusses Vref auf 0 V gesetzt ist). Im Fall des GaAs-HEMT ist der Übergang des Gates ein Schottky-Übergang (manchmal ein pn-Übergang), dadurch ist eine maximale Gatespannung auf ungefähr 0,7–0,8 V begrenzt (ungefähr 1,1–1,2 V in dem Fall des pn-Übergangs). Wenn daher die Schwellenspannung zu hoch gesetzt wird für übermäßiges Unterdrücken des Leckstroms, wird der effektive Gatespannungsbereich (0,8–0,15 V) schmaler, so dass es schwierig wird, die große Stromamplitude zu erzielen, daher wird die Ausgangsleistung des einzelnen Transistors schlecht. Wenn der Schwellenwert des FET im Anreicherungsmodus im Hinblick auf diese Sache eingestellt wird, kann der Leckstrom gleich zu dem HBT-Leistungsverstärker reduziert werden, und äquivalent Leistungseigenschaften (eine Ausgangsleistung, eine Leistungsverstärkung, Effektivität und Störungen) des HBT-Leistungsverstärkers können erzielt werden.
  • Der Leistungsverstärker gemäß dieser Ausführungsform enthält eine Zwischenstufenanpassschaltung mit Kondensatoren C3, C4, die galvanisch den Drain der Verstärkungsvorrichtung Fe1 der vorangehenden Stufe und die Basis der Verstärkungsvorrichtung Q2 der folgenden Stufe trennen, im Gegensatz zu der Schaltung, in der der Elektrodenanschluss des HEMT direkt gleichstrommäßig mit dem Elektrodenanschluss des HBT verbunden ist (siehe z. B. JP 2006-278 544 A , JP 2007-194 412 A , JP 62-242 419 A und JP 9-246 877 A ). Da diese Ausführungsform auf den Schmalbandfrequenzverstärker für drahtlose Kommunikationen gerichtet ist, können Eingangs-, Zwischenstufen- und Ausgangsanpassungen durch Benutzung relativ kleiner Kondensatoren realisiert werden, die zum Verstärken nur eines speziellen RF-Frequenzbands geeignet sind.
  • Die Vorspannungsschaltung Bias1 der vorangehenden Stufe gemäß dieser Ausführungsform ist die in 2 gezeigte Stromspiegelschaltung und einfacher als die in 14 gezeigte Schaltung. Selbst wenn daher der HEMT, der eine niedrigere Leistungsdichte als der HBT aufweist, als die Verstärkungsvorrichtung der vorangehenden Stufe benutzt wird, können äquivalente Leistungseigenschaften mit einer sehr kleinen Zunahme der gesamten Chipgröße im Vergleich mit dem HBT-Leistungsverstärker realisiert werden.
  • Bei dieser Ausführungsform sind, wie in 3 gezeigt ist, die Sub-Kollektorschicht 12 des HBT und die Sourceschicht 30 und die Drainschicht 32 des HEMT entsprechend in verschiedenen Epitaxialschichten gebildet, und der HBT ist über dem HEMT gebildet. Die Source- und Drainschicht des HEMT und der Sub-Kollektorschicht des HBT können in einer gemeinsamen Schicht gebildet werden (siehe z. B. US-Patent 7,015,519 B2 ). Daher können die Herstellungskosten des Wavers reduziert werden. Der HEMT kann auf dem HBT gebildet werden (siehe z. B. JP 2006-228 784 A und JP 2009-16 597 A ). Als Resultat kann der Gateprozess, der eine hohe Prozessgenauigkeit benötigt, in der flachen Situation ausgeführt werden (die Situation, die wenige Unterschiede in dem Niveau auf der Waveroberfläche enthält).
  • Bei der in 2 gezeigten Vorspannungsschaltung Bias1 kann ein geeigneter Kondensator zwischen dem Gate (Drain) von Fe2 und einem Massepunkt geschaltet werden. Daher kann eine stabilere Leistungsverstärkungstätigkeit realisiert werden.
  • Zweite Ausführungsform
  • 4 ist ein Schaltbild, das eine Verstärkungsvorrichtung einer vorangehenden Stufe und eine Vorspannungsschaltung einer vorangehenden Stufe gemäß einer zweiten Ausführungsform zeigt. Rbb3 bezeichnet einen Widerstand. Cc1 bezeichnet einen Kondensator. Fe4 bezeichnet einen FET vom Anreicherungsmodus (HEMT). Alle anderen Komponenten sind ähnlich zu jenen, die in Zusammenhang mit der ersten Ausführungsform beschrieben sind.
  • Die Verstärkungsvorrichtung der vorangehenden Stufe weist einen Kaskadenaufbau auf, der nicht nur Fe1, sondern auch Fe4 enthält. Die Source von Fe4 ist mit dem Drain von Fe1 verbunden. Als Resultat unterscheiden sich die Komponenten der Vorspannungsschaltung der vorangehenden Stufe auch etwas. Das Gate und der Drain von Fe3 sind mit der Source von Fe2 über Rbb2 und Rbb3 verbunden, sind mit dem Gate Fe4 über Rbb2 verbunden und sind mit dem Gate von Fe1 über R3 verbunden. Cc1 ist zwischen das Gate Fe4 und einen Massepunkt geschaltet.
  • Da die Verstärkungsvorrichtung der vorangehenden Stufe in einem Kaskadenaufbau gebildet ist, kann ein höherer Gewinn als bei der ersten Ausführungsform erzielt werden. Eine Zunahme in der Source-Drain-Spannung Vds durch Stapeln von FETs vergrößert die minimale Betriebsspannung der Drainspannung, die an den Anschluss Vc1 angelegt wird. Andere Effekte ähnlich zu jenen der ersten Ausführungsform können erzielt werden.
  • Dritte Ausführungsform
  • 5 ist ein Schaltbild, das eine Verstärkungsvorrichtung einer vorangehenden Stufe und eine Vorspannungsschaltung einer vorangehenden Stufe gemäß einer dritten Ausführungsform zeigt. Fe5 und Fe6 bezeichnen FETs vom Anreicherungsmodus (HEMTs). Rs1 und Rs3 bezeichnen Widerstände. Ven bezeichnet einen Freigabeanschluss der Schaltung. 38 bezeichnet eine Erzeugerschaltung einer negativen Spannung. 40 bezeichnet eine Pegelsteuerschaltung. Fd1 bezeichnet einen FET vom Verarmungsmodus (HEMT). Vss bezeichnet eine erzeugte negative Spannung. Alle anderen Komponenten sind ähnlich zu jenen, die in Zusammenhang mit der ersten Ausführungsform beschrieben worden sind.
  • Der Fd1 des Verarmungsmodus wird als die Verstärkungsvorrichtung der vorangehenden Stufe anstelle von Fe1 gemäß der ersten Ausführungsform benutzt. Fe5 schaltet, ob der Drain von Fd1 mit dem Anschluss Vc1 (Leistungsquelle) oder nicht verbunden ist, in Abhängigkeit von dem Freigabesignal, das an den Anschluss Ven angelegt ist.
  • Die Vorspannungsschaltung der vorangehenden Stufe enthält eine Erzeugerschaltung 38 einer negativen Spannung, eine Pegelsteuerschaltung 40, einen Fe6 und einen Rs2. Die Erzeugerschaltung 38 der negativen Spannung und die Pegelsteuerschaltung 40 sind durch einen BiFET-Prozess, unter Benutzung der FETs des Anreicherungsmodus oder des Verarmungsmodus, gebildet.
  • Da die negative Spannung als die Gatevorspannung des FET Fd1 des Verarmungsmodus benötigt wird, erzeugt die Erzeugerschaltung 38 der negativen Spannung Vss. Die Pegelsteuerschaltung 40 wandelt die negative Spannung Vss in einen gewünschten Pegel als Reaktion auf die Referenzspannung um und gibt die umgewandelte negative Spannung an das Gate von Fd1 über R3 aus. Als Resultat wird Fd1 durch einen geeigneten Leerlaufstrom vorgespannt.
  • Fe6 schaltet, ob die Erzeugerschaltung 38 der negativen Spannung und die Pegelsteuerschaltung 40 mit dem Anschluss Vcb (Leistungsquelle) oder nicht verbunden sind, in Abhängigkeit von dem Freigabesignal, das an den Anschluss Ven angelegt ist. Zum Beispiel wird die an den Anschluss Ven angelegte Spannung von 0 V zu Vdd geändert, die Erzeugerschaltung 38 der negativen Spannung und die Pegelsteuerschaltung 40 können den Betrieb starten.
  • 6 ist ein Blockschaltbild, das eine Erzeugerschaltung einer negativen Spannung gemäß der dritten Ausführungsform zeigt. 42 bezeichnet einen Oszillator oder einen externen Eingangssignalpuffer. 44a und 44b bezeichnen Treiberschaltungen, die Ausgaben des Oszillators oder des externen Eingangssignalpuffers 42 auf eine gewünschte Spannungsamplitude verstärken. 46a und 46b bezeichnen Ladungspumpenschaltungen. Die Ausgangsspannung Vout1 und Vout2 des Oszillators oder des externen Eingangssignalpuffers 42 sind in einer komplementären Beziehung. Die Ladungspumpenschalten 46a, 46b sind komplementär tätig.
  • 7 ist ein Schaltbild, das eine Pegelsteuerschaltung zeigt, die in der Erzeugerschaltung der negativen Spannung gemäß der dritten Ausführungsform benutzt wird. Fd2 bezeichnet einen FET vom Verarmungsmodus (HEMT). FE7 bis FE10 bezeichnen FETs vom Anreicherungsmodus (HEMTs). D1 bis D8 bezeichnen Dioden. R5 bis R7 bezeichnen Widerstände. Vdd bezeichnet ein Leistungsquellenpotential. VTRIM2 bezeichnet einen Referenzspannungsanschluss. Ig3 bezeichnet einen Ausgangsstrom (einen Gatestrom durch Fd1). Ib1, Ib2 und Is2 bezeichnen Zweigströme der Schaltung. Der Anschluss Vg3 ist mit dem Gate von Fd1 über den Widerstand R3 verbunden, wie in 5 gezeigt ist. Der Pegel der negativen Spannung, die von dem Anschluss Vg3 ausgegeben wird, wird entsprechend zu der Referenzspannung gesetzt, die an den Anschluss VTRIM2 angelegt ist.
  • 8 ist ein Bild, das eine Erzeugerschaltung einer Referenzspannung gemäß der dritten Ausführungsform zeigt. Fg3 bis Fg6 bezeichnen FETs vom Verarmungsmodus (HEMTs). Fe11 und Fe12 bezeichnen FETs vom Anreicherungsmodus (HEMTs). Q3 bezeichnet einen HBT. R8 bis R14 bezeichnen Widerstände. Diese Referenzspannungserzeugerschaltung erzeugt eine stabile Referenzspannung (z. B. 2,85 V), die nicht in Bezug auf die Spannung des Anschlusses Vcb steht.
  • 9 ist ein Diagramm, das die Ids-Vds-Eigenschaften eines FET vom Verarmungsmodus zeigt. 10 ist ein Diagramm, das die Ids-Vds-Eigenschaften eines FET vom Anreicherungsmodus zeigt. 11 ist ein Diagramm, das die Ids/gm-Vgs-Eigenschaften eines FET vom Verarmungsmodus und eines FET vom Anreicherungsmodus zeigt. Aus diesen Figuren ist bekannt, dass der FET vom Verarmungsmodus eine höhere Stromdichte pro Einheitsgatebreite als die des FET vom Anreicherungsmodus erzielen kann. Bei dieser Ausführungsform wird der FET vom Verarmungsmodus als die Verstärkungsvorrichtung der vorangehenden Stufe benutzt, wodurch die Gatebreite der Verstärkungsvorrichtung der vorangehenden Stufe kleiner sein kann als jene der Schaltungen gemäß der ersten und der zweiten Ausführungsform. Allgemein weist jedoch der FET vom Anreicherungsmodus die höhere gegenseitige Konduktanz gm als die des FET vom Verarmungsmodus auf.
  • Durch die FETs Fe5 und Fe6 vom Anreicherungsmodus kann der Leckstrom während Ven = 0 V (das Abschalten des Verstärkers) auf den des HBT-Leistungsverstärkers unterdrückt werden. Ungleich den Fällen der ersten und der zweiten Ausführungsform führt der FET vom Anreicherungsmodus keine RF-Verstärkungstätigkeiten aus, dadurch kann seine Gatelänge länger als die von Fd1 sein, somit kann eine stabile positive Schwellenspannung Vth realisiert werden. Andere Effekte, die die gleichen wie jene der ersten Ausführungsform sind, können auch erzielt werden.
  • Vierte Ausführungsform
  • 12 ist ein Schaltbild, das eine Verstärkungsvorrichtung einer vorangehenden Stufe und eine Vorspannungsschaltung einer vorangehenden Stufe gemäß der vierten Ausführungsform zeigt. Rbb4 und Rbb5 bezeichnen Widerstände. Cc1 bezeichnet einen Kondensator. Fd7 bezeichnet einen FET vom Verarmungsmodus (HEMT). Alle anderen Komponenten sind ähnlich zu jenen, die in Zusammenhang mit de dritten Ausführungsform beschrieben wurden.
  • Die Verstärkungsvorrichtung der vorangehenden Stufe weist einen Kaskadenaufbau auf, der nicht nur Fd1, sondern auch Fd7 enthält. Die Source von Fd7 ist mit dem Drain von Fd1 verbunden. Fe5 schaltet, ob der Drain Fd7 mit dem Anschluss Vc1 (Leistungsquelle) oder nicht verbunden ist, in Abhängigkeit von dem Freigabesignal, das an den Anschluss Ven angelegt wird. Die Pegelsteuerschaltung 40 wandelt die negative Spannung Vss in einen gewünschten Pegel als Reaktion auf die Referenzspannung um und gibt die umgewandelte negative Spannung an das Gate von Fd1 über R3 und an das Gate von Fd7 über Rbb4 aus.
  • Da die Verstärkungsvorrichtung der vorangehenden Stufe in einem Kaskadenaufbau gebildet ist, kann ein höherer Gewinn als bei der dritten Ausführungsform erzielt werden. eine Zunahme in der Source-Drain-Spannung Vbs durch Stapeln von FETs erhöht jedoch die minimale Betriebsspannung der Drainspannung, die an den Anschluss Vc1 angelegt wird. Andere Effekte ähnlich zu jenen der dritten Ausführungsform können erzielt werden.

Claims (1)

  1. Leistungsverstärker mit: einem Halbleitersubstrat (10); einer Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) einer vorangehenden Stufe auf dem Halbleitersubstrat (10), die ein Eingangssignal verstärkt; einer Verstärkungsvorrichtung (Q2) einer folgenden Stufe auf dem Halbleitersubstrat (10), die ein Ausgangssignal der Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe verstärkt; einer Vorspannungsschaltung (Bias1) der vorangehenden Stufe, die Vorspannungsströme an einen Eingangsanschluss der Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe liefert; einer Vorspannungsschaltung (Bias2) der folgenden Stufe, die Vorspannungsströme an einen Eingangsanschluss der Verstärkungsvorrichtung (Q2) der folgenden Stufe liefert; und einer Zwischenstufenanpassschaltung (C3, C4), die zwischen einen Ausgangsanschluss der Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe und den Eingangsanschluss der Verstärkungsvorrichtung (Q2) der folgenden Stufe geschaltet ist; worin die Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe einen ersten Feldeffekttransistor (Fd1, Fe1) eines Anreicherungsmodus oder eines Verarmungsmodus aufweist; die Verstärkungsvorrichtung (Q2) der folgenden Stufe einen Bipolartransistor eines Heteroübergangs aufweist; die Zwischenstufenanpassschaltung (C3, C4) einen Kondensator aufweist, der galvanisch den Ausgangsanschluss der Verstärkungsvorrichtung (Fd1, Fd7, Fe1, Fe4) der vorangehenden Stufe und den Eingangsanschluss der Verstärkungsvorrichtung (Q2) der folgenden Stufe trennt; der erste Feldeffekttransistor (Fe1) ein Feldeffekttransistor vom Anreicherungsmodus ist, die Verstärkungsvorrichtung (Fe1, Fe4) der vorangehenden Stufe weiter einen zweiten Feldeffekttransistor (Fe4) vom Anreicherungsmodus enthält, mit einer Source, die mit einem Drain des ersten Feldeffekttransistors (Fe1) verbunden ist, und die Vorspannungsschaltung (Bias1) der vorangehenden Stufe aufweist: einen dritten Feldeffekttransistor (Fe2) vom Anreicherungsmodus mit einem Gate, durch das eine Referenzspannung eingegeben wird, einem Drain, der mit einer Leistungsquelle verbunden ist, und einer Source; und einen vierten Feldeffekttransistor (Fe3) vom Anreicherungsmodus mit einer Source, die auf Masse liegt, und einem Gate und einem Drain, die mit der Source des dritten Feldeffekttransistors (Fe2) über einen ersten Widerstand (Rbb2) und einen zweiten Widerstand Rbb3) verbunden sind, mit dem Gate des zweiten Feldeffekttransistors (Fe4) über den ersten Widerstand (Rbb2) verbunden sind und mit dem Gate des ersten Feldeffekttransistors (Fe1) verbunden sind.
DE102010004314.1A 2009-05-26 2010-01-11 Leistungsverstärker Active DE102010004314B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-126427 2009-05-26
JP2009126427A JP2010278521A (ja) 2009-05-26 2009-05-26 電力増幅器

Publications (2)

Publication Number Publication Date
DE102010004314A1 DE102010004314A1 (de) 2010-12-02
DE102010004314B4 true DE102010004314B4 (de) 2017-02-02

Family

ID=43028674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010004314.1A Active DE102010004314B4 (de) 2009-05-26 2010-01-11 Leistungsverstärker

Country Status (3)

Country Link
US (1) US7928804B2 (de)
JP (1) JP2010278521A (de)
DE (1) DE102010004314B4 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105488B2 (en) 2010-11-04 2015-08-11 Skyworks Solutions, Inc. Devices and methodologies related to structures having HBT and FET
JP5640725B2 (ja) 2010-12-20 2014-12-17 三菱電機株式会社 電力増幅器
WO2012088523A1 (en) 2010-12-23 2012-06-28 Marvell Asia Pte, Ltd. Techniques to improve the stress issue in cascode power amplifier design
KR101767298B1 (ko) 2011-05-13 2017-08-10 스카이워크스 솔루션즈, 인코포레이티드 파워 증폭기들을 바이어스하기 위한 장치 및 방법들
CN104011998B (zh) 2011-11-04 2016-12-14 天工方案公司 用于功率放大器的装置和方法
US9876478B2 (en) 2011-11-04 2018-01-23 Skyworks Solutions, Inc. Apparatus and methods for wide local area network power amplifiers
WO2013071152A2 (en) 2011-11-11 2013-05-16 Skyworks Solutions, Inc. Flip-chip linear power amplifier with high power added efficiency
US8666339B2 (en) * 2012-03-29 2014-03-04 Triquint Semiconductor, Inc. Radio frequency power amplifier with low dynamic error vector magnitude
KR101680511B1 (ko) * 2012-06-14 2016-11-28 스카이워크스 솔루션즈, 인코포레이티드 계조를 갖는 쌍극성 트랜지스터 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈
US8854140B2 (en) 2012-12-19 2014-10-07 Raytheon Company Current mirror with saturated semiconductor resistor
JP6341461B2 (ja) * 2013-09-11 2018-06-13 株式会社村田製作所 電力増幅器
CN104467745B (zh) 2013-09-19 2018-07-20 天工方案公司 动态误差向量幅度占空比校正
US9660600B2 (en) 2013-12-23 2017-05-23 Skyworks Solutions, Inc. Dynamic error vector magnitude compensation
JP5900756B2 (ja) * 2014-02-28 2016-04-06 株式会社村田製作所 電力増幅モジュール
US9306514B2 (en) * 2014-05-28 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Hybrid power amplifier comprising heterojunction bipolar transistors (HBTs) and complementary metal oxide semiconductor (CMOS) devices
US9553549B2 (en) * 2014-05-28 2017-01-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Hybrid power amplifier having electrical and thermal conduction path
US9874893B2 (en) * 2015-05-27 2018-01-23 Analog Devices, Inc. Self-biased multiple cascode current mirror circuit
US9960740B2 (en) 2015-06-18 2018-05-01 Raytheon Company Bias circuitry for depletion mode amplifiers
CN109565262B (zh) * 2016-07-28 2020-09-04 华为技术有限公司 用于mmic hemt放大器的补偿器器件
JP2018050200A (ja) * 2016-09-21 2018-03-29 株式会社村田製作所 電力増幅モジュール
US10476454B2 (en) 2016-09-21 2019-11-12 Murata Manufacturing Co., Ltd. Power amplifier module
JP6686993B2 (ja) 2017-09-12 2020-04-22 株式会社村田製作所 高周波回路、高周波フロントエンド回路および通信装置
JP2019097152A (ja) * 2017-11-20 2019-06-20 株式会社村田製作所 電力増幅器及び化合物半導体装置
US10778159B2 (en) 2017-11-20 2020-09-15 Murata Manufacturing Co., Ltd. Power amplifier and compound semiconductor device
US10447208B2 (en) 2017-12-15 2019-10-15 Raytheon Company Amplifier having a switchable current bias circuit
GB2577602B (en) 2018-08-01 2023-01-18 Skyworks Solutions Inc Variable power amplifier bias impedance
US11159134B2 (en) * 2019-12-19 2021-10-26 Nxp Usa, Inc. Multiple-stage power amplifiers and amplifier arrays configured to operate using the same output bias voltage
US20230208364A1 (en) 2021-12-28 2023-06-29 Raytheon Company Amplifier bias circuit
CN114567263A (zh) * 2022-03-03 2022-05-31 优镓科技(苏州)有限公司 基于异质晶体管堆叠结构的混合功率放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19821735A1 (de) * 1997-11-27 1999-06-02 Mitsubishi Electric Corp Leistungsverstärker und Vorspannungsschaltung für den Leistungsverstärker
DE102004038851A1 (de) * 2003-08-27 2005-06-09 Infineon Technologies Ag Monolithisch integrierter Leistungsverstärker

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242419A (ja) 1986-04-15 1987-10-23 Matsushita Electric Ind Co Ltd 化合物半導体集積回路
JP3177559B2 (ja) * 1994-01-20 2001-06-18 アルプス電気株式会社 高周波増幅器
US5838031A (en) * 1996-03-05 1998-11-17 Trw Inc. Low noise-high linearity HEMT-HBT composite
JPH09326642A (ja) * 1996-06-06 1997-12-16 Mitsubishi Electric Corp 集積回路装置
JP2000114886A (ja) * 1998-09-29 2000-04-21 Nec Corp Ｍｏｓ逆相増幅回路およびそれを用いたｒｆフロントエンド回路
JP2002111400A (ja) * 2000-10-03 2002-04-12 Nec Corp 電力増幅器
JP2005073210A (ja) * 2003-08-28 2005-03-17 Renesas Technology Corp 高周波電力増幅回路
JP2005175560A (ja) * 2003-12-08 2005-06-30 Renesas Technology Corp 高周波電力増幅回路
US7015519B2 (en) * 2004-02-20 2006-03-21 Anadigics, Inc. Structures and methods for fabricating vertically integrated HBT/FET device
JP2006228784A (ja) 2005-02-15 2006-08-31 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ
KR100677816B1 (ko) * 2005-03-28 2007-02-02 산요덴키가부시키가이샤 능동 소자 및 스위치 회로 장치
JP2007194412A (ja) 2006-01-19 2007-08-02 Sanyo Electric Co Ltd 能動素子およびスイッチ回路装置
JP2006278544A (ja) 2005-03-28 2006-10-12 Sanyo Electric Co Ltd 能動素子およびその製造方法
DE102005035150B4 (de) * 2005-07-27 2010-07-08 Infineon Technologies Ag Verstärkerschaltung und Verfahren zum Verstärken eines zu verstärkenden Signals
JP2009016597A (ja) 2007-07-05 2009-01-22 Hitachi Cable Ltd トランジスタ素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19821735A1 (de) * 1997-11-27 1999-06-02 Mitsubishi Electric Corp Leistungsverstärker und Vorspannungsschaltung für den Leistungsverstärker
DE102004038851A1 (de) * 2003-08-27 2005-06-09 Infineon Technologies Ag Monolithisch integrierter Leistungsverstärker

Also Published As

Publication number Publication date
JP2010278521A (ja) 2010-12-09
US7928804B2 (en) 2011-04-19
US20100301944A1 (en) 2010-12-02
DE102010004314A1 (de) 2010-12-02

Similar Documents

Publication Publication Date Title
DE102010004314B4 (de) Leistungsverstärker
DE60317160T2 (de) Hochleistungsfähiger rauscharmer bifet-verstärker
DE60027128T2 (de) Verstärker mit veränderbarer verstärkung und erhöhter linearität
DE102009003892B4 (de) Systeme und Verfahren für Kaskoden-Schaltleistungsverstärker
DE10000319B4 (de) Hochfrequenz-Leistungsverstärker
DE112016007234T5 (de) Body-Bindungs-Optimierung für Verstärker mit gestapelten Transistoren
DE10132800C1 (de) Rauscharme Verstärkerschaltung
DE102012215332B4 (de) Eine klasse von leistungsverstärkern zum verbesserten backoff-betrieb
DE102011083912B4 (de) Schaltung und leistungsverstärker
DE112018002602T5 (de) Transient stabilisierte SOI-FETs
DE10000486A1 (de) Vorspannungsschaltung und Vorspannungszuführungsverfahren für einen mehrstufigen Leistungsverstärker
DE60133088T2 (de) Eingangsstufe und hochfrequenzempfänger mit rauscharmem quadraturverstärker
DE112017007348B4 (de) Stromwiederverwendungstyp-Feldeffekttransistor-Verstärker
DE102014103329A1 (de) System und Verfahren für einen Frequenzverdoppler
DE102019119641A1 (de) Biasschaltkreis für hocheffiziente komplementärerer-metall-oxid-halbleiter(cmos)-leistungsverstärker
DE102015115225A1 (de) Elektronische Vorrichtung für eine Hochfrequenzsignal-Empfangskette, die eine rauscharme Transkonduktanzverstärkerstufe umfasst
DE10302630A1 (de) Leistungsverstärker mit schaltbarem Verstärkungsfaktor bei gleichzeitiger Unterdrückung der Rauschleistung im Empfangsband
DE102016102105B4 (de) Vorrichtungen und verfahren für rauscharme multimodeverstärker
DE10034864A1 (de) Verstärkerschaltung mit einer Schalterumgehung
DE112022001307T5 (de) Lna-architektur mit geschaltetem doppelspannungs-zweig
Shi et al. A 0.1-3.4 GHz LNA with multiple feedback and current-reuse technique based on 0.13-μm SOI CMOS
DE102021113765A1 (de) Mehrstufige puffer zum vorspannen von hochfrequenzschaltern
DE19724485A1 (de) Rauscharmer Verstärker
DE112017007373T5 (de) Diodenlinearisierer
Yang et al. A D-band monolithic low noise amplifier on InP HEMT technology

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R084 Declaration of willingness to licence
R085 Willingness to licence withdrawn
R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: MURATA MANUFACTURING CO., LTD., JP

Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CORP., TOKYO, JP

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final