JP2005073210A - 高周波電力増幅回路 - Google Patents

Abstract

【課題】 最終段の増幅用素子としてＩｎＧａＰ−ＨＢＴを用いた高周波電力増幅回路において、高出力時に負荷が急に軽くなってコレクタ電圧が上昇しても素子が破壊に至るのを回避できるようにする。
【解決手段】 高周波電力増幅回路の最終段の増幅用トランジスタ（Ｑ３）としてＩｎＧａＰ−ＨＢＴを用い、そのバイアス電圧が出力電力検出信号と出力レベル指定信号との誤差電圧に応じた制御電圧（Ｖａｐｃ）を生成する回路（２６０）からの電圧に基づいて制御されるようにした高周波電力増幅回路（ＲＦパワーモジュール）において、上記増幅用トランジスタに印加される電源電圧を検出して電源電圧がある電圧よりも高い場合や制御電圧（Ｖａｐｃ）がある電圧よりも高い場合に、最終段の増幅用トランジスタのバイアス電圧が高くなりすぎないように抑える制御電圧抑制回路（１００）を設けるようにした。
【選択図】 図１

Description

本発明は、携帯電話機等の無線通信装置を構成する高周波電力増幅回路における負荷変動による増幅用トランジスタの破壊防止に適用して有効な技術に関し、例えば最終段の増幅用素子としてＩｎＧａＰ−ＨＢＴ（ヘテロ接合バイポーラ・トランジスタ）を用いた高周波電力増幅回路に利用して有効な技術に関する。

携帯電話機等の無線通信装置（移動体通信装置）の送信側出力部には、ＭＯＳＦＥＴ（電界効果トランジスタ）やＧａＡｓ−ＭＥＳＦＥＴ、ＩｎＧａＰ−ＨＢＴ等の半導体増幅素子を用いた高周波電力増幅回路（一般には多段構成にされる）が組み込まれている。

この種の高周波電力増幅回路は、一般に、増幅用トランジスタとそのバイアス回路などを含んだ半導体チップが、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に他の半導体チップや容量などのディスクリート部品とともに実装されて、上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されることが多い。この電子部品は一般にＲＦパワーモジュールと呼ばれる。

ところで、携帯電話機では基地局からのパワーレベル指示情報によって基地局から遠い時は出力電力（送信パワー）を高め基地局に近い時は出力電力を低くするように周囲環境に合わせた出力電力制御を行ない、他の携帯電話機との間で混信を生じさせないようにシステムが構成される。

従来、ＧＳＭ（Global System for Mobile Communication）方式の携帯電話機における送信側出力段のＲＦパワーモジュールには、出力のＤＣレベルをカップラ等により検出し、出力レベル指定信号（Ｖramp）と比較して各段の増幅用トランジスタの入力バイアス電圧を生成するバイアス回路にフィードバックをかけて通話に必要な出力電力となるように制御するＡＰＣ（Automatic Power Control）回路が設けられているものがある（例えば特許文献１参照）。
特開２０００−１５１３１０号公報

本発明者等は、ＲＦパワーモジュールの小型化を図るために最終段の増幅用素子として小型で高出力のＩｎＧａＰ−ＨＢＴ（ヘテロ接合バイポーラ・トランジスタ）を使用することを検討した。しかしながら、上記ＩｎＧａＰ−ＨＢＴは、高出力時に負荷が急に軽くなるとそのコレクタ電圧が上昇して電源電圧よりも高くなりコレクタ−基板間やコレクタ−ベース間のＰＮ接合が破壊されるおそれがあるという課題があることが分かった。負荷が急に軽くなるとコレクタ電圧が上昇するのは、ＨＢＴのコレクタ端子がインピーダンス整合のためのインダクタを介して電源電圧端子に接続されているためである。

現在の携帯電話機の多くはリチウムイオン電池などの充電式の二次電池を電源として使用しているが、リチウムイオン電池は、充電直後は４．７Ｖのような比較的高い電圧値であるがその後徐々にレベルが下がり、必要最小限のパワーが得られるレベルまで消耗した場合には２．９Ｖのようなかなり低い電圧値まで下がってしまう。

携帯電話機では、一般に再充電が必要になる直前の２．９Ｖのような電圧においても充分なパワーが得られるように増幅用トランジスタのベース端子やゲート端子のバイアス電圧が制御される。そのため、特に充電直後は電池からＲＦパワーモジュールへ印加される電源電圧が高いので、高出力時に負荷が急に軽くなるとそのコレクタ電圧の上昇も大きくなり一層コレクタ−基板間やコレクタ−ベース間のＰＮ接合が破壊され易くなる。

本発明の目的は、少なくとも最終段の増幅用素子としてＩｎＧａＰ−ＨＢＴを用いた高周波電力増幅回路において、高出力時に負荷が急に軽くなってコレクタ電圧が上昇しても素子が破壊に至るのを回避できるようにすることにある。
本発明の他の目的は、小型で信頼性の高い高周波電力増幅回路および無線通信システムを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、高周波電力増幅回路の最終段の増幅用トランジスタとしてＩｎＧａＰ−ＨＢＴを用い、そのバイアス電圧が出力電力検出信号と出力レベル指定信号との誤差電圧に応じた制御電圧（Ｖａｐｃ）を生成する回路からの電圧に基づいて制御されるようにした高周波電力増幅回路（ＲＦパワーモジュール）において、上記増幅用トランジスタに印加される電源電圧を検出して電源電圧がある所定の電圧よりも高い場合には、最終段の増幅用トランジスタのバイアス電圧が高くなりすぎないように抑える制御電圧抑制回路を設けるようにしたものである。また、望ましくは、制御電圧自身が所定の電圧よりも高い場合には電圧を制限するリミッタ機能を制御電圧抑制回路を設ける。

上記した手段によれば、電源電圧がある所定の電圧よりも高くなると、最終段の増幅用トランジスタの制御端子（ベース端子）に印加されるバイアス電圧が減圧されるため、高出力時の出力電力が抑えられ負荷が急に軽くなっても最終段の増幅用トランジスタのコレクタ電圧が極端に上昇するのが防止される。また、制御電圧がある程度高くなるとリミッタ機能が働いて電圧が制限される。そのため、最終段の増幅用トランジスタが破壊に至るのを回避できる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、本発明に従うと、最終段の増幅用素子としてＩｎＧａＰ−ＨＢＴのような化合物半導体トランジスタを用いた高周波電力増幅回路において、高出力時に負荷が急に軽くなってコレクタ電圧もしくはドレイン電圧が上昇しても素子が破壊に至るのを回避することができる。これにより、小型で信頼性の高い高周波電力増幅回路（ＲＦパワーモジュール）および無線通信システムを実現することができるという効果がある。

以下、図面を参照して本発明の実施の形態を詳細に説明する。

図１は、本発明に係る高周波電力増幅回路に用いられる制御電圧抑制回路の一実施例を示す。本実施例の制御電圧抑制回路は、出力電力のレベルをカップラ等により検出し、出力レベル指定信号（Ｖramp）と比較して高周波電力増幅回路のバイアス回路にフィードバックをかけて通話に必要な出力電力となるように制御するＡＰＣ回路から出力される制御電圧Ｖａｐｃのレベルを抑制するものである

図１の制御電圧抑制回路１００は、電源電圧Ｖｃｃが例えば３．５Ｖのような所定のレベル以上になっているときにバイアス回路に供給される制御電圧Ｖａｐｃのレベルを下げる減圧回路部１１０と、出力レベル指定信号（Ｖramp）に応じて制御電圧Ｖａｐｃが高くされた時にバイアス回路に供給される制御電圧ＶapcLを制限する電圧制限回路部１２０とからなる。ここで、電源電圧Ｖｃｃは、リチウム電池などのバッテリから供給される電圧である。

減圧回路部１１０は、互いにソースが共通接続された一対の差動ＭＯＳトランジスタＭ２，Ｍ３と、Ｍ２，Ｍ３の共通ソースと接地点との間に接続された定電流源ＣＩ１と、Ｍ２のドレイン端子と電源電圧端子との間に直列に接続されたＭＯＳトランジスタＭ１および抵抗Ｒ２と、Ｍ３のドレイン端子と電源電圧端子との間に直列に接続されたＭＯＳトランジスタＭ４および抵抗Ｒ１と、抵抗Ｒ１とトランジスタＭ４との接続ノードＮａと接地点との間に接続された定電流源ＣＩ２と、接続ノードＮａと接地点との間に定電流源ＣＩ２と並列に直列接続されたＭＯＳトランジスタＭ５およびＭ６と、所定の電流ＩＡが入力される電流入力端子Ｉｉｎと接地点との間に接続されたＭＯＳトランジスタＭ７と、Ｍ７と並列に接続された抵抗Ｒ３とから構成されている。

上記ＭＯＳトランジスタＭ１とＭ３はそれぞれゲートとドレインが結合されダイオードとして作用する。Ｍ４とＭ５はカレントミラー接続され素子サイズ（Ｗ／Ｌ）の比に応じた電流が流され、Ｍ６とＭ７もカレントミラー接続され素子サイズ（Ｗ／Ｌ）の比に応じた電流が流される。ここで、ＷはＭＯＳトランジスタのゲート幅、Ｌはゲート長である。特に制限されるものでないが、この実施例では、Ｍ１とＭ４の素子サイズ、Ｍ２とＭ３の素子サイズ、Ｍ４とＭ５の素子サイズはそれぞれ同一にされ、Ｍ６とＭ７の素子サイズは異なるように設定されている。

この実施例の減圧回路部１１０においては、電源電圧Ｖｃｃが３．５Ｖよりも低い時はＭＯＳトランジスタＭ４がオフし、電源電圧Ｖｃｃが３．５Ｖよりも高い時はＭＯＳトランジスタＭ４がオンするように、抵抗Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２および定電流源ＣＩ１，ＣＩ２の電流値が設定されている。以下、減圧回路部１１０の動作を、Ｖｃｃ<３．５Ｖの時とＶｃｃ≧３．５Ｖの時に分けて説明する。なお、ここでは、抵抗Ｒ１，Ｒ２に流れる電流をそれぞれＩ１，Ｉ２、ＭＯＳトランジスタＭ４，Ｍ５に流れる電流をＩ３、Ｍ７に流れる電流をＩ４とする。

Ｖｃｃ<３．５Ｖの時、ＭＯＳトランジスタＭ４がオフであるため、Ｍ６，Ｍ７もオフし、電流Ｉ３，Ｉ４は「０」である。そのため、電流入力端子Ｉｉｎより入力された電流ＩＡがそのまま抵抗Ｒ３に流され、抵抗Ｒ３とトランジスタＭ７の接続ノードＮｃの電位Ｖｒｅｆは、Ｖｒｅｆ＝Ｒ３・ＩＡ＝一定となる。

一方、Ｖｃｃ≧３．５Ｖの時は、ノードＮａの電位ＶＡが電源電圧Ｖｃｃに追従して高くなり、ノードＮａとＮｂの電位差ＶＡ−ＶＢがＭＯＳトランジスタＭ４のしきい値電圧Ｖｔｈよりも高くなってＭ４がオンする。そのため、ＭＯＳトランジスタＭ５にはＭ４と同一の電流Ｉ３が流れ、Ｍ６，Ｍ７にも電流Ｉ３，Ｉ４が流されるようになる。これによって、入力端子Ｉｉｎより入力された電流ＩＡの一部がＭ７に引き抜かれ、抵抗Ｒ３に流される電流Ｉｒｅｆが減少して抵抗Ｒ３とトランジスタＭ７の接続ノードＮｃの電位Ｖｒｅｆは、Ｖｒｅｆ＝Ｒ３・（ＩＡ−Ｉ４）となり電源電圧Ｖｃｃが高くなるほどＶｒｅｆは低くなる。

図２には、実施例の制御電圧抑制回路１００における電源電圧Ｖｃｃの変化に対するノードＮａとＮｂの電位差ＶＡ−ＶＢの変化と、抵抗Ｒ１，Ｒ２の電流Ｉ１，Ｉ２の変化を示す。図２より、ノードＮａとＮｂの電位差ＶＡ−ＶＢがＭ４のしきい値電圧Ｖｔｈ（＝０．７５Ｖ）まではＩ１＝Ｉ２であるが、ＶＡ−ＶＢがＶｔｈよりも高くなると電流Ｉ１が次第に増加しＩ２は次第に減少することが分かる。

図３には、電源電圧Ｖｃｃが変化したときのＭＯＳトランジスタＭ７の電流Ｉ４および抵抗Ｒ３の電流Ｉｒｅｆの変化と、ノードＮｃの電位Ｖｒｅｆの変化を示す。図３より、電源電圧Ｖｃｃが３．５Ｖ以下ではＩ４，Ｉｒｅｆ，Ｖｒｅｆはそれぞれ一定であるが、Ｖｃｃが３．５Ｖよりも高くなると電流Ｉ４が次第に増加しＩｒｅｆは次第に減少してＶｒｅｆが下がることが分かる。この実施例の回路では、Ｖｒｅｆが低くなる割合は、抵抗Ｒ１，Ｒ２の比およびＭＯＳトランジスタＭ６，Ｍ７のサイズ比によって変えることができる。また、ノードＮｃの電位Ｖｒｅｆのレベルは抵抗Ｒ３の抵抗値で設定することができる。

電圧制限回路部１２０は、互いにソースが共通接続された一対の差動ＭＯＳトランジスタＭ１０，Ｍ１１と、Ｍ１０，Ｍ１１の共通ソースと接地点との間に接続された定電流源ＣＩ３と、Ｍ１０，Ｍ１１のドレイン端子と電源電圧端子との間に接続されたアクティブ負荷ＭＯＳトランジスタＭ８，Ｍ９と、Ｍ９とＭ１１の接続ノードＮｄにゲート端子が接続されドレイン端子が電源電圧端子に接続されたソース・フォロワ型ＭＯＳトランジスタＭ１２と、電源電圧端子と接地点との間にＭ１２と直列に接続された定電流源ＣＩ４と、Ｍ１２と定電流源ＣＩ４との接続ノードＮｅにゲート端子が接続されドレイン端子が出力端子ＯＵＴにまたソース端子が接地点に接続されたＭＯＳトランジスタＭ１３と、制御電圧入力端子ＶＩＮと出力端子ＯＵＴとの間に接続された抵抗Ｒ４と、出力端子ＯＵＴと接地点との間に接続された抵抗Ｒ５とから構成されている。そして、上記差動ＭＯＳトランジスタＭ１０のゲート端子に上記減圧回路部１１０のノードＮｃの電圧Ｖｒｅｆが印加され、他方の差動ＭＯＳトランジスタＭ１１のゲート端子に出力端子ＯＵＴの電圧ＶapcLが印加されている。

この実施例の電圧制限回路部１２０は、Ｍ８，Ｍ９に流れる電流をＩ５，Ｉ６、Ｍ１３，Ｍ１２に流れる電流をＩ７，Ｉ８とすると、出力電圧ＶapcLが減圧回路部１１０からの電圧Ｖｒｅｆよりも低い時はＩ５>Ｉ６となって、Ｍ１２，Ｍ１３がオフ状態にされることで、出力端子ＯＵＴには入力電圧Ｖａｐｃを抵抗Ｒ４，Ｒ５の抵抗比で分割したＶａｐｃ・Ｒ５／（Ｒ４＋Ｒ５）が電圧ＶapcLとして出力され、出力電圧ＶapcLが減圧回路部１１０からの電圧Ｖｒｅｆよりも高くなるとＩ５＝Ｉ６となって、Ｍ１２，Ｍ１３がオン状態にされることで、出力電圧ＶapcLがＶｒｅｆにクランプされ、ＶapcL＝Ｖｒｅｆとなる。

これによって、電圧制限回路部１２０は、ＶapcL<Ｖｒｅｆのときは入力制御電圧Ｖapcに比例した電圧電圧ＶapcLを出力し、ＶapcL≧ＶｒｅｆのときはＶｒｅｆにクランプされた電圧ＶapcLを出力するように動作する。ここで、Ｖｒｅｆは前述したように、電源電圧Ｖｃｃに依存してＶｃｃが高くなるほど低くなる電圧であるため、クランプ電圧も電源電圧Ｖｃｃが高くなるほど低くなる。

図４には、実施例の電圧制限回路部１２０における入力制御電圧Ｖapcの変化に対するトランジスタＭ８，Ｍ９，Ｍ１３，Ｍ１２に流れる電流Ｉ５，Ｉ６，Ｉ７，Ｉ８の変化を、また図５には、入力制御電圧Ｖapcの変化に対するトランジスタＭ１３の電流Ｉ７と出力電圧ＶapcLの変化を示す。図４より、入力制御電圧Ｖapcが１．９Ｖ以下では、Ｉ５>Ｉ６，Ｉ８＝０であり、Ｖapcが１．９Ｖを超えるとＩ５＝Ｉ６，Ｉ８＝８０μＡでＩ７が次第に多くなることが分かる。また、図５より、入力制御電圧Ｖapcが約２Ｖまでは出力電圧ＶapcLはＶapcに比例して増加し、２Ｖを超えると出力電圧ＶapcLは一定（＝Ｖｒｅｆ）になることが分かる。

図６は、上記実施例の制御電圧抑制回路を適用して好適な高周波電力増幅回路の実施例の概略構成を示す。本実施例の高周波電力増幅回路は、特に制限されるものでないが、複数の半導体チップと容量などのディスクリート部品がセラミック基板のような絶縁基板上に実装されたモジュールとして構成される。ただし、複数の半導体チップとディスクリート部品で構成する代わりに１つの半導体集積回路と若干の外付け部品で構成することも可能である。本明細書においては、かかる半導体集積回路と上記ＲＦパワーモジュールを総称して高周波電力増幅回路と称する。

図６の実施例の高周波電力増幅回路（ＲＦパワーモジュール）は、３段の増幅段２１１、２１２、２１３が縦続接続されてなるパワーアンプ部２１０と、該パワーアンプ部２１０の各増幅段２１１、２１２、２１３のトランジスタＱ１〜Ｑ３の制御端子（ゲート端子もしくはベース端子）にバイアス電圧Ｖｂ１，Ｖｂ２，Ｖｂ３を印加するバイアス回路２３０とから構成されている。特に制限されるものでないが、この実施例のパワーアンプ部２１０の各増幅段２１１、２１２、２１３は、初段の増幅段２１１はＭＯＳＦＥＴ Ｑ１により、また２段目と３段目の増幅段２１２と２１３はＩｎＧａＰ−ＨＢＴによって構成されている。

初段ＦＥＴ Ｑ１のドレイン端子と電源電圧端子Ｖｃｃとの間、２段目のＨＢＴ Ｑ２のコレクタ端子と電源電圧端子Ｖｃｃとの間、３段目のＨＢＴ Ｑ３のコレクタ端子と電源電圧端子Ｖｃｃとの間、にはそれぞれインピーダンス整合用のインダクタンス素子Ｌ１，Ｌ２，Ｌ３が接続されている。また、入力端子と初段ＦＥＴ Ｑ１のゲート端子の間、初段ＦＥＴ Ｑ１のドレイン端子と２段目のＨＢＴ Ｑ２のベース端子との間、２段目のＨＢＴ Ｑ２のコレクタ端子と２段目のＨＢＴ Ｑ２のベース端子との間、３段目のＨＢＴ Ｑ３のコレクタ端子と出力端子との間、にはそれぞれ直流成分を遮断する容量素子ＣDC1，ＣDC2，ＣDC3，ＣDC4が接続されている。

この実施例の高周波電力増幅回路は、出力電力Ｐｏｕｔを検出するカップラ２４０からの信号を検波して振幅レベルを検出するための検波回路２５０と、該検波回路２５０の出力と図示しないベースバンド回路などから供給される出力レベル指定信号Ｖrampとを比較して電位差に応じた電圧Ｖａｐｃを出力する誤差アンプ２６０を備え、該誤差アンプ２６０と前記バイアス回路２３０との間に、図１に示されているような制御電圧抑制回路１００が設けられている。

そして、この制御電圧抑制回路１００で抑制された制御電圧ＶapcLがバイアス回路２３０に供給され、バイアス回路２３０により各増幅段２１１〜２１３のバイアス電圧Ｖｂ１〜Ｖｂ３が生成されてパワーアンプ部２１０の利得が制御されるように構成されている。バイアス回路２３０は、制御電圧ＶapcLに基づいて各増幅段２１１〜２１３のトランジスタＱ１〜Ｑ３に所望の比率でアイドル電流が流れるように適切なバイアス電圧Ｖｂ１〜Ｖｂ３を生成して供給する。

このようなフィードバックループにより、実施例の高周波電力増幅回路はその出力Ｐｏｕｔが出力レベル指定信号Ｖrampに応じたレベルになるように制御される。さらに、この実施例では上記制御電圧抑制回路１００により、電源電圧Ｖｃｃが高い時にバイアス回路２３０に供給される制御電圧ＶapcLが高くなり過ぎないように制限される。上記検波回路２５０と誤差アンプ２６０と制御電圧抑制回路１００とによりいわゆるＡＰＣ回路が構成される。

なお、バイアス回路２３０は、抵抗素子を用いた単純な抵抗分圧回路により構成しても良いし、例えば図７に示すように、電圧−電流変換回路を用いて制御電圧ＶapcLを一旦電流に変換し、その電流を基準にしてカレントミラー回路などを用いて所定の比を有する電流を生成し、それを再び電圧に変換して各段のバイアス電圧Ｖｂ１〜Ｖｂ３として供給するようにしても良い。

図７のバイアス回路２３０は、上記制御電圧抑制回路１００からの制御電圧ＶapcLを受けてそれに比例した電流を流す電圧−電流変換用アンプＡＭＰ１と、該アンプＡＭＰ１の出力ＭＯＳＦＥＴ Ｑ１１とゲート共通接続されたＭＯＳＦＥＴ Ｑ１２，Ｑ１３と、これらのＭＯＳＦＥＴ Ｑ１２，Ｑ１３と直列に接続されたダイオード接続のＭＯＳＦＥＴ Ｑ２２，Ｑ２３と、ＭＯＳＦＥＴ Ｑ１２，Ｑ１３のドレイン端子に非反転入力端子が接続されてボルテージフォロワとして動作するアンプＡＭＰ２，ＡＭＰ３と、アンプＡＭＰ３の出力電圧を分圧する抵抗Ｒ１１〜Ｒ１４などから構成されている。

このバイアス回路では、アンプＡＭＰ１の出力ＭＯＳＦＥＴ Ｑ１１とＭＯＳＦＥＴ Ｑ１２，Ｑ１３のＷ／Ｌ（ゲート幅／ゲート長）が１：ｍ：ｎのような比に設定されることにより、ＭＯＳＦＥＴ Ｑ１２，Ｑ１３にＭＯＳＦＥＴ Ｑ１１に流れる電流のそれぞれｍ倍、ｎ倍の電流が流され、その電流が電圧に変換され、ボルテージフォロワとして動作するアンプＡＭＰ２，ＡＭＰ３に供給される。そして、アンプＡＭＰ２によりＭＯＳＦＥＴ Ｑ１２のドレイン電圧は初段の増幅用トランジスタＱ１のバイアス電圧Ｖｂ１として出力される。

一方、ＭＯＳＦＥＴ Ｑ１３のドレイン電圧はアンプＡＭＰ３を介して抵抗Ｒ１１〜Ｒ１４からなる抵抗分割回路により分圧されて、２段目と３段目の増幅用トランジスタＱ２，Ｑ３のバイアス電圧Ｖｂ２，Ｖｂ３として出力される。この実施例の場合、バイアス電圧Ｖｂ２とＶｂ３は共通のアンプＡＭＰ３の出力を抵抗分割して生成されるため、入力制御電圧ＶapcLの最小レベルから最大レベルまで同じ比率で変化する電圧となる。これに対し、バイアス電圧Ｖｂ１は別個のアンプＡＭＰ２により生成されるため、バイアス電圧Ｖｂ２，Ｖｂ３とは異なる比率で変化される。ＭＯＳＦＥＴ Ｑ１２，Ｑ１３と並列にサイズの異なる別のＭＯＳＦＥＴ Ｑ１４（図示略）とそのドレイン端子に接続された別個のアンプを設けて、それぞれ異なる比率で変化するバイアス電圧Ｖｂ２，Ｖｂ３を生成するように構成しても良い。

また、各増幅段２１１〜２１３のトランジスタＱ１〜Ｑ３に対応してカレントミラー接続されたトランジスタを設け、これらのトランジスタに上記ＭＯＳＦＥＴ Ｑ１２，Ｑ１３，Ｑ１４により各段ごとに生成された電流を流してＱ１〜Ｑ３のベース端子（もしくはゲート端子）にバイアスを与えるように構成しても良い。このような構成のバイアス回路２３０は公知であるので、具体的な回路の図示と説明は省略する。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、制御電圧抑制回路１００が、電源電圧Ｖｃｃを監視してＶｃｃがある電圧（例えば３．５Ｖ）よりも高い時は制御電圧Ｖａｐｃのレベルを下げる減圧回路部１１０と、制御電圧Ｖａｐｃを監視してＶａｐｃがある電圧（Ｖｒｅｆ）よりも高い時はバイアス回路に供給される制御電圧ＶapcLを制限する電圧制限回路部１２０とから構成されているが、減圧回路部１１０のみからなる回路としても良い。

これによって、制御電圧抑制回路１００の回路規模を小さくすることができるとともに、減圧回路部１１０によって充電直後のような電源電圧が高い時にパワーを抑えて消費電力を減らすことができる。その結果、この高周波電力増幅回路を使用した携帯電話機等の無線通信システムにおける１回のバッテリ充電による通話可能時間および最大待受け時間を長くすることができる。

また、前記実施例では、２段目と３段目の増幅用トランジスタとしてＩｎＧａＰ−ＨＢＴを用いるとしたが、３段目のみＩｎＧａＰ−ＨＢＴで構成されている場合にも適用することができる。また、実施例ではパワーアンプ部が３段接続されているが、２段構成あるいは４段以上であっても良い。さらに、前記実施例では、増幅用トランジスタがＩｎＧａＰ−ＨＢＴで構成されている場合について説明したが、増幅用トランジスタがＧａＡｓ−ＨＢＴやＧａＡｓＭＥＳＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor）等他の化合物半導体トランジスタで構成されている場合にも本発明を適用することで同様な効果を得ることができる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機等の無線通信装置を構成する高周波電力増幅回路に適用した場合について説明したが、本発明は無線ＬＡＮを構成する高周波電力増幅回路に適用することも可能である。

本発明に係る高周波電力増幅回路に用いられる制御電圧抑制回路の一実施例を示す回路図である。 実施例の制御電圧抑制回路における電源電圧Ｖｃｃと回路の内部ノードの電圧および内部電流との関係を示すグラフである。 実施例の制御電圧抑制回路における電源電圧Ｖｃｃと回路内部の基準電圧および内部電流との関係を示すグラフである。 実施例の制御電圧抑制回路における入力電圧Ｖａｐｃと回路の内部電流との関係を示すグラフである。 実施例の制御電圧抑制回路における入力電圧Ｖａｐｃと生成される出力電力制御電圧ＶapcLとの関係を示すグラフである。 本発明を適用して好適な高周波電力増幅回路（ＲＦパワーモジュール）の一例を示す回路構成図である。 バイアス回路の一例を示す回路構成図である。

符号の説明

１００ 制御電圧抑制回路
１１０ 減圧回路部
１２０ 電圧制限回路部
２１０ パワーアンプ部
２１１〜２１３ 増幅段
２３０ バイアス回路
２４０ カップラ
２５０ 検波回路
２６０ 誤差アンプ

Claims (5)

1. 増幅用トランジスタを含む複数の増幅段が縦続接続され、少なくとも最終段の増幅用トランジスタが化合物半導体トランジスタにより構成されている電力増幅回路と、制御電圧に基づいて前記増幅用トランジスタの制御端子に印加されるバイアス電圧を生成するバイアス回路とを備えた高周波電力増幅回路であって、前記増幅用トランジスタに印加される電源電圧を検出して電源電圧が所定の電圧よりも高い場合に、最終段の増幅用トランジスタのバイアス電圧を抑える制御電圧抑制回路を備えることを特徴とする高周波電力増幅回路。
2. 供給された出力制御電圧が所定の電位よりも高い場合に前記バイアス回路へ供給する前記制御電圧を制限する電圧制限回路を備えることを特徴とする請求項１に記載の高周波電力増幅回路。
3. 前記制御電圧抑制回路は前記電源電圧が高くなるほど低くなる基準電圧を発生するようにされ、前記電圧制限回路は供給された出力制御電圧が所定の電位よりも高い場合に前記バイアス回路へ供給する前記制御電圧を前記基準電圧に制限することを特徴とする請求項２に記載の高周波電力増幅回路。
4. 前記最終段の増幅用トランジスタはＩｎＧａＰヘテロ接合バイポーラ・トランジスタであることを特徴とする請求項１〜３のいずれかに記載の高周波電力増幅回路。
5. 前記電源電圧は二次電池から供給される電圧であることを特徴とする請求項１〜４のいずれかに記載の高周波電力増幅回路。

Images