JP2019097152A - 電力増幅器及び化合物半導体装置 - Google Patents
電力増幅器及び化合物半導体装置 Download PDFInfo
- Publication number
- JP2019097152A JP2019097152A JP2018140613A JP2018140613A JP2019097152A JP 2019097152 A JP2019097152 A JP 2019097152A JP 2018140613 A JP2018140613 A JP 2018140613A JP 2018140613 A JP2018140613 A JP 2018140613A JP 2019097152 A JP2019097152 A JP 2019097152A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- node
- electrically connected
- power amplifier
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 150000001875 compounds Chemical class 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims description 77
- 230000003321 amplification Effects 0.000 abstract description 25
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 25
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Amplifiers (AREA)
Abstract
【課題】消費電力を抑制することを可能とする。【解決手段】電力増幅器は、初段増幅回路と、出力段増幅回路と、初段バイアス回路と、出力段バイアス回路と、を備える。初段増幅回路は、ソースが基準電位に電気的に接続され、ゲートに高周波入力信号が入力される第1の高電子移動度トランジスタと、エミッタが第1の高電子移動度トランジスタのドレインに電気的に接続され、ベースが交流的に基準電位に電気的に接続され、コレクタに直流電力が供給され、コレクタから高周波信号を出力する第1のヘテロ接合バイポーラトランジスタと、を含む。出力段増幅回路は、エミッタが基準電位に電気的に接続され、ベースに第1のヘテロ接合バイポーラトランジスタから出力された高周波信号が入力され、コレクタに直流電力が供給され、コレクタから高周波出力信号を出力する第2のヘテロ接合バイポーラトランジスタを含む。【選択図】図2
Description
本発明は、電力増幅器及び化合物半導体装置に関する。
現在、移動通信システムは、第4世代(4G)から第5世代(5G)へ移行しようとしている。第5世代の移動通信システムでは、第4世代に比べて、周波数の高いバンドも用いられる。周波数が高くなるに従い、高周波回路での電力損失も大きくなる。このことから、第5世代の通信装置(携帯電話装置が例示される)の主要部品の1つである高周波電力増幅器に対しては、更なる高利得化、高出力化の要求が強くなっている。
下記の特許文献1には、初段増幅素子及び後段増幅素子が同一のGaAs基板上に形成された、電力増幅器が記載されている。初段増幅素子は、エンハンスメント型の電界効果トランジスタであり、後段増幅素子は、ヘテロ接合バイポーラトランジスタである。
特許文献1記載の電力増幅器では、正電源だけで動作して負電源を不要にするために、初段増幅素子としてエンハンスメント型の電界効果トランジスタを用いている。
一般に、化合物半導体を用いたエンハンスメント型の電界効果トランジスタは、ゲート電圧を0Vにしても、無視できない程度(例えば、1×10−6A程度)のドレイン電流Idssが流れ、完全に遮断することができない。このドレイン電流Idssは、温度が高くなるほど、多くなる。この結果として、通信装置のバッテリの消費電力が多くなるという問題がある。バッテリの消費電力が多くなると、連続通話時間が短くなる。
本発明は、上記に鑑みてなされたものであって、消費電力を抑制することを可能とする
ことを目的とする。
ことを目的とする。
本発明の一側面の電力増幅器は、ソースが基準電位に電気的に接続され、ゲートに高周波信号が入力される第1の高電子移動度トランジスタと、エミッタが第1の高電子移動度トランジスタのドレインに電気的に接続され、ベースが交流的に基準電位に電気的に接続され、コレクタに直流電力が供給され、コレクタから高周波信号を出力する第1のヘテロ接合バイポーラトランジスタと、を含む初段増幅回路と、エミッタが基準電位に電気的に接続され、ベースに第1のヘテロ接合バイポーラトランジスタから出力された高周波信号が入力され、コレクタに直流電力が供給され、コレクタから高周波出力信号を出力する第2のヘテロ接合バイポーラトランジスタを含む出力段増幅回路と、第1の高電子移動度トランジスタのゲート、及び、第1のヘテロ接合バイポーラトランジスタのベースにバイアス電圧を出力する初段バイアス回路と、第2のヘテロ接合バイポーラトランジスタのベースにバイアス電圧を出力する出力段バイアス回路と、を備える。
この構成では、第1の高電子移動度トランジスタのゲート電圧及び第1のヘテロ接合バイポーラトランジスタのベース電圧が0Vになった場合、第1のヘテロ接合バイポーラトランジスタは、遮断領域になり、エミッタ電流が流れず、シャットダウンする。従って、第1の高電子移動度トランジスタには、ドレイン電流が流れない。従って、電力増幅器は、無駄な電流が流れることを抑制できるので、消費電力を抑制できる。
本発明によれば、消費電力を抑制することが可能となる。
以下に、本発明の電力増幅器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第2の実施の形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
(第1の実施の形態)
図1は、本発明の第1の実施の形態の電力増幅器の構成を示す図である。電力増幅器1は、携帯電話装置で例示される移動体通信装置において、音声、データ等の各種信号を基地局へ送信するために利用可能である。
図1は、本発明の第1の実施の形態の電力増幅器の構成を示す図である。電力増幅器1は、携帯電話装置で例示される移動体通信装置において、音声、データ等の各種信号を基地局へ送信するために利用可能である。
電力増幅器1は、前段の回路から入力される高周波入力信号RFinを増幅する。そして、電力増幅器1は、増幅後の高周波出力信号RFoutを後段の回路に出力する。前段の回路は、変調信号の電力を調整する送信電力制御回路が例示されるが、これに限定されない。後段の回路は、高周波出力信号RFoutに対するフィルタリング等を行ってアンテナに送信するフロントエンド回路が例示されるが、これに限定されない。高周波入力信号RFinの周波数は、数GHz(ギガヘルツ)から数十GHz程度が例示されるが、これに限定されない。
電力増幅器1は、高周波入力信号RFinを増幅し、増幅後の高周波信号RFampを出力する初段増幅回路2と、高周波信号RFampを増幅し、増幅後の高周波出力信号RFoutを出力する出力段増幅回路3と、を含む。初段増幅回路2及び出力段増幅回路3は、2段の増幅回路を構成する。なお、増幅回路の段数は2段に限定されず、1段であっても良いし、3段以上であっても良い。
また、電力増幅器1は、初段増幅回路2の電気的バイアス状態を設定する初段バイアス回路4を含む。初段バイアス回路4は、バイアス電圧を初段増幅回路2に出力する。また、電力増幅器1は、出力段増幅回路3の電気的バイアス状態を設定する出力段バイアス回路5を含む。出力段バイアス回路5は、バイアス電圧を出力段増幅回路3に出力する。
また、電力増幅器1は、電源電位Vccと初段増幅回路2との間に接続されたチョークインダクタ6を含む。また、電力増幅器1は、電源電位Vccと出力段増幅回路3との間に接続されたチョークインダクタ7を含む。チョークインダクタ6、及び、チョークインダクタ7は、交流電力をチョークする機能を担っている。
チョークインダクタ6及び7は、高周波入力信号RFin、高周波信号RFamp及び高周波出力信号RFoutの周波数帯域に対して、十分に高いインピーダンスを有するものとする。つまり、チョークインダクタ6及び7のインピーダンスは、高周波入力信号RFin、高周波信号RFamp及び高周波出力信号RFoutの周波数帯域を考慮するに際して、無視できるものとする。また、チョークインダクタ6及び7は、高周波入力信号RFin、高周波信号RFamp及び高周波出力信号RFoutの電源回路への結合を抑制する。
また、電力増幅器1は、前段の回路と初段増幅回路2との間のインピーダンス整合を行う第1の整合回路8と、初段増幅回路2と出力段増幅回路3との間のインピーダンス整合を行う第2の整合回路9と、出力段増幅回路3と後段の回路との間のインピーダンス整合を行う第3の整合回路10と、を含む。第1の整合回路8、第2の整合回路9及び第3の整合回路10の各々は、キャパシタやインダクタや抵抗を用いて構成可能である。
また、電力増幅器1は、基準電流I1を初段バイアス回路4に出力するとともに、基準電流I2を出力段バイアス回路5に出力する、基準電流生成回路11を含む。なお、出力段バイアス回路5と初段バイアス回路4の基準電流生成回路は、各々構成されていても良い。
基準電流生成回路11は、外部回路から供給される制御信号Sがハイレベルの場合に、正の一定の基準電流I1(I1>0)を初段バイアス回路4に出力するとともに、正の一定の基準電流I2(I2>0)を出力段バイアス回路5に出力する。一方、基準電流生成回路11は、制御信号Sがローレベルの場合に、基準電流I1を0Aにするとともに、基準電流I2を0Aにする。
制御信号Sのハイレベルが、本開示の「第1の値」に対応する。制御信号Sのローレベルが、本開示の「第2の値」に対応する。
基準電流生成回路11は、例えば、電流源及びカレントミラー接続されたMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)で構成可能である。外部回路は、CPU(Central Processing Unit)が例示されるが、これに限定されない。外部回路は、ハイレベルの制御信号Sを基準電流生成回路11に出力することによって、電力増幅器1を動作させることができる。一方、外部回路は、ローレベルの制御信号Sを基準電流生成回路11に出力することによって、電力増幅器1を停止(遮断、シャットダウン)させることができる。つまり、外部回路は、制御信号Sによって、電力増幅器1の動作及び停止(遮断、シャットダウン)を制御できる。
初段バイアス回路4は、基準電流生成回路11から出力される基準電流I1に応じたバイアス電圧を生成し、生成したバイアス電圧を初段増幅回路2に出力する。出力段バイアス回路5は、基準電流生成回路11から出力される基準電流I2に応じたバイアス電圧を生成し、生成したバイアス電圧を出力段増幅回路3に出力する。
図2は、本発明の第1の実施の形態の電力増幅器の回路構成を示す図である。
初段増幅回路2は、エンハンスメント型の高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)21と、ヘテロ接合バイポーラトランジスタ(Heterojunction Bipolar Transistor:HBT)22と、を含む。以降において、高電子移動度トランジスタをHEMTと称し、ヘテロ接合バイポーラトランジスタをHBTと称する。
HEMT21が、本開示の「第1の高電子移動度トランジスタ」に対応する。HBT22が、本開示の「第1のヘテロ接合バイポーラトランジスタ」に対応する。
第1の実施の形態において、HEMTは、基本トランジスタを電気的に並列接続した、マルチフィンガーHEMTであっても良い。HBTは、基本トランジスタを電気的に並列接続した、マルチフィンガーHBTであっても良い。
HEMT21のソースは、基準電位に接続されている。基準電位は、接地電位が例示されるが、これに限定されない。HEMT21のゲートには、初段バイアス回路4からバイアス電圧が入力される。HEMT21のドレインは、HBT22のエミッタに接続されている。つまり、HEMT21は、ソース接地回路である。
HBT22のエミッタは、HEMT21のドレインに接続されている。HBT22のベースには、初段バイアス回路4からバイアス電圧が入力される。HBT22のコレクタは、チョークインダクタ6を介して、電源電位Vccに接続されている。後で説明するように、HBT22のベースは、初段バイアス回路4によって、交流的に接地されている。つまり、HBT22は、ベース接地回路である。
以上のように、HEMT21のソースは基準電位に接続され、HEMT21のドレインはHBT22のエミッタに接続され、HBT22のコレクタはチョークインダクタ6を介して電源電位Vccに接続されている。つまり、HEMT21及びHBT22は、カスコード接続回路を構成する。
出力段増幅回路3は、HBT31を含む。HBT31のエミッタは、基準電位に接続されている。HBT31のベースには、出力段バイアス回路5からバイアス電圧が入力される。HBT31のコレクタは、チョークインダクタ7を介して、電源電位Vccに接続されている。つまり、HBT31は、エミッタ接地回路である。
HBT31が、本開示の「第2のヘテロ接合バイポーラトランジスタ」に対応する。
高周波入力信号RFinは、第1の整合回路8を通過した後、HEMT21のゲートに入力される。HEMT21及びHBT22は、高周波入力信号RFinを増幅した高周波信号RFampを、HBT22のコレクタから第2の整合回路9に出力する。高周波信号RFampは、第2の整合回路9を通過した後、HBT31のベースに入力される。HBT31は、高周波信号RFampを増幅した高周波出力信号RFoutを、HBT31のコレクタから出力する。
初段バイアス回路4は、HEMT41と、HBT42及び43と、抵抗44、45、46及び48と、キャパシタ47と、を含む。
HEMT41のソースは、基準電位に接続されている。HEMT41のゲートは、抵抗45を介して、ノードN42に接続されている。HEMT41のドレインは、HBT42のエミッタに接続されている。HBT42のベース及びコレクタは、ノードN41に接続されている。
ノードN41が、本開示の「第1のノード」に対応する。ノードN42が、本開示の「第2のノード」に対応する。HEMT41が、本開示の「第2の高電子移動度トランジスタ」に対応する。HBT42が、本開示の「第3のヘテロ接合バイポーラトランジスタ」に対応する。
抵抗48の一端は、ノードN41に接続されている。抵抗48の他端は、HBT43のベースに接続されている。HBT43のコレクタは、電源電位Vbattに接続されている。電源電位Vbattは、電源電位Vccと同じであっても良いし、異なっていても良い。HBT43のエミッタは、ノードN42に接続されている。
HBT43が、本開示の「第4のヘテロ接合バイポーラトランジスタ」に対応する。
抵抗44の一端、抵抗45の一端及び抵抗46の一端は、ノードN42に接続されている。抵抗44の他端は、HEMT21のゲートに接続されている。抵抗45の他端は、HEMT41のゲートに接続されている。抵抗46の他端は、基準電位に接続されている。抵抗46は、HBT43のエミッタ電流を基準電位に流す。
抵抗44が、本開示の「第1の抵抗」に対応する。抵抗45が、本開示の「第2の抵抗」に対応する。抵抗46が、本開示の「第3の抵抗」に対応する。
基準電流生成回路11は、基準電流I1をノードN41に出力する。従って、HBT42のエミッタ電流と、HBT43のベース電流と、HBT22のベース電流と、の和は、基準電流I1となる。
HBT43のベース電圧は、ノードN41の電圧から抵抗48による電圧降下分を引いた電圧になる。HBT43は、エミッタ出力のエミッタフォロワ回路として動作する。エミッタフォロワ回路は、ベース−エミッタ間電圧を一定に保つように動作する。従って、ノードN42の電圧は、一定に保たれる。従って、HEMT21のゲート電圧は、一定に保たれる。同様に、HEMT41のゲート電圧も一定に保たれる。抵抗48の抵抗値を調整することで、抵抗48による電圧降下を調整できるので、HEMT41のゲート電圧を調整できる。
ここで、HEMT21及び41のサイズ及び特性が同じであり、HBT22及び42のサイズ及び特性が同じである場合について、説明する。なお、実際には、HEMT21のバイアス電圧及びHBT22のバイアス電圧を調整するために、HEMT21のサイズ及び特性とHEMT41のサイズ及び特性とを異ならせることができる。同様に、HBT22のサイズ及び特性とHBT42のサイズ及び特性とを異ならせることができる。
HBT22のベース、並びに、HBT42のベース及びコレクタには、ノードN41の電圧が入力される。なお、ノードN41の電圧は、HBT42のコレクタ−エミッタ間の電圧降下分と、HEMT41のドレイン−ソース間の電圧降下分と、の和である。また、HEMT21のゲート及びHEMT41のゲートには、ノードN42の電圧が入力される。なお、ノードN42の電圧は、ノードN41の電圧から、抵抗48の電圧降下分及びHBT43のベース−エミッタ間の電圧降下分を引いた電圧である。
従って、HEMT21及びHBT22と、HEMT41及びHBT42とは、カスコードカレントミラー回路と同様の回路構成を有する。これにより、HBT22のエミッタ電流即ちHEMT21のドレイン電流は、HBT42のエミッタ電流即ちHEMT41のドレイン電流と同じになる。従って、初段バイアス回路4は、初段増幅回路2の動作点を定めることができる。なお、実際には、HEMT21のサイズ及び特性とHEMT41のサイズ及び特性とを異ならせたり、HBT22のサイズ及び特性とHBT42のサイズ及び特性とを異ならせたりすることにより、初段増幅回路2の動作点を調整できる。
キャパシタ47の一端は、ノードN41に接続されている。キャパシタ47の他端は、基準電位に接続されている。キャパシタ47は、高周波入力信号RFinの初段バイアス回路4内への混入による初段バイアス回路4内の電圧変動を抑制する。従って、キャパシタ47は、初段増幅回路2の動作を安定させることができる。
初段バイアス回路4は、HEMT21のゲートのバイアス電圧及びHBT22のベースのバイアス電圧を安定させることができる。従って、電力増幅器1は、安定した増幅を行うことができる。
出力段バイアス回路5は、HBT61及び62と、抵抗63及び64と、キャパシタ65と、を含む。
HBT61のエミッタは、基準電位に接続されている。HBT61のベースは、抵抗64を介して、ノードN52に接続されている。HBT61のコレクタは、ノードN51に接続されている。
HBT62のベースは、ノードN51に接続されている。HBT62のコレクタは、電源電位Vbattに接続されている。HBT62のエミッタは、ノードN52に接続されている。
抵抗63の一端及び抵抗64の一端は、ノードN52に接続されている。抵抗63の他端は、HBT31のベースに接続されている。抵抗64の他端は、HBT61のベースに接続されている。
基準電流生成回路11は、基準電流I2をノードN51に出力する。HBT61のコレクタ電流と、HBT62のベース電流と、の和は、基準電流I2となる。
HBT62は、エミッタ出力のエミッタフォロワ回路として動作する。従って、HBT31のベース電圧は、一定に保たれる。同様に、HBT61のベース電圧も、一定に保たれる。
ここで、HBT31及び61のサイズ及び特性が同じである場合について、説明する。なお、実際には、HBT31のバイアス電圧を調整するために、HBT31のサイズ及び特性とHBT61のサイズ及び特性とを異ならせることができる。
HBT31のベース及びHBT61のベースには、ノードN52の電圧が入力される。なお、ノードN52の電圧は、電源電位VbattからHBT62のコレクタ−エミッタ間の電圧降下分を引いた電圧になる。
従って、HBT31と、HBT61とは、カレントミラー回路と同様の回路構成を有する。これにより、HBT31のエミッタ電流は、HBT61のエミッタ電流と同じになる。従って、出力段バイアス回路5は、出力段増幅回路3の動作点を定めることができる。なお、実際には、HBT31のサイズ及び特性とHBT61のサイズ及び特性とを異ならせることにより、出力段増幅回路3の動作点を調整できる。
キャパシタ65は、HBT61のベースとノードN51との間に接続されている。キャパシタ65は、高周波信号RFampの出力段バイアス回路5内への混入による出力段バイアス回路5内の電圧変動を抑制する。従って、キャパシタ65は、出力段増幅回路3の動作を安定させることができる。
次に、外部回路から供給される制御信号Sがハイレベルの場合、即ち、基準電流生成回路11が、正の一定の基準電流I1を初段バイアス回路4に出力する場合の初段増幅回路2の動作について、説明する。
HEMT21は、ソース接地回路であるので、反転増幅を行う。従って、HEMT21には、ミラー効果(Miller effect)が発生し得る。つまり、HEMT21の電圧増幅率をA21とすると、HEMT21のゲート−ドレイン間の静電容量は、(1+A21)倍に増加し得る。しかしながら、HEMT21のドレインには、HBT22のエミッタが接続されている。そして、HBT22は、ベース接地回路である。従って、HBT22は、ベース−エミッタ間の電圧が一定になるように、動作する。これにより、HEMT21のドレイン電圧は、HBT22のエミッタ電圧に抑制される。つまり、HEMT21の電圧増幅率A21は、抑制される。従って、HEMT21のゲート−ドレイン間の静電容量の増加は、抑制される。つまり、HEMT21のミラー効果が抑制される。また、HBT22は、ベース接地回路であるので、非反転増幅を行う。従って、HBT22に於ける、ミラー効果が抑制される。
従って、初段増幅回路2のカットオフ周波数は、高くなる。つまり、初段増幅回路2は、高い周波数まで、線形増幅を行うことができる。従って、初段増幅回路2は、高周波入力信号RFinの増幅に好適である。
また、HEMT21の相互コンダクタンスをgmとし、HEMT21のゲート電圧をVggとすると、HEMT21のドレイン−ソース間電流Idsは、Ids=gm・Vggとなる。一方、上記したように、HEMT21のドレイン電圧は、HBT22のエミッタ電圧に抑制される。従って、HEMT21の電圧増幅率A21は、抑制される。HEMT21の電圧増幅率A21は、1程度が例示されるが、これに限定されない。
また、HBT22は、ベース接地回路である。一般に、ベース接地回路の電流増幅率αは、0.99程度である。また、ベース接地回路の電圧増幅率は、エミッタ接地回路と同様に高い。また、HEMT21及びHBT22がカスコード接続されているので、初段増幅回路2の出力インピーダンスは、高い。
従って、初段増幅回路2は、電力利得を大きくすることができる。
なお、高周波入力信号RFinが最大パワー時のHEMT21及びHBT22の電圧条件の制約は、次の通りである。なお、HEMT21の閾値電圧をVthとし、HBT22の閾値電圧をVonとし、HEMT21のゲート電圧をVggとし、HEMT21のドレイン電圧即ちHBT22のエミッタ電圧をVeeとし、HBT22のベース電圧をVbbとする。
HEMT21が増幅動作するためには、次の式(1)が成り立つことが好適である。
Vth≦Vgg ・・・(1)
Vth≦Vgg ・・・(1)
HBT22が増幅動作するためには、次の式(2)が成り立つことが好適である。
Von+Vee≦Vbb ・・・(2)
Von+Vee≦Vbb ・・・(2)
HEMT21が増幅動作し且つHEMT21でミラー効果が発生することを抑制するためには、次の式(3)が成り立つことが好適である。
Vth≦Vee≦2・Vth ・・・(3)
Vth≦Vee≦2・Vth ・・・(3)
次に、外部回路から供給される制御信号Sがローレベルの場合、即ち、基準電流生成回路11が、基準電流I1を0Aにする場合の初段増幅回路2の動作について、説明する。
基準電流I1が0Aである場合、ノードN41及びN42の電位は、基準電位まで自然に低下する。つまり、HBT22のベース電圧は、0Vになる。従って、HBT22は、遮断領域になり、エミッタ電流が流れず、シャットダウンする。また、HEMT21のゲート電圧は、0Vになる。先に説明したように、HEMT21は、ゲート電圧が0Vであっても、無視できない程度(例えば、1×10−6A程度)のドレイン電流Idssが流れ得る。しかしながら、HBT22が遮断領域になりシャットダウンしている。従って、HEMT21には、ドレイン電流Idssが流れない。
従って、初段増幅回路2は、無駄な、HBT22のエミッタ電流即ちHEMT21のドレイン電流が流れることを抑制できるので、消費電力を抑制できる。
なお、カスコード接続回路の他のパターンとして、(1)基準電位側がHBT且つ高電位側がHBT、(2)基準電位側がHEMT且つ高電位側がHEMT、(3)基準電位側がHBT且つ高電位側がHEMT、という3つのパターンが考え得る。
しかしながら、上記(1)のパターンでは、HBTは、HEMTと比較して、動作ノイズが大きく、利得が低い。従って、上記(1)のパターンでは、第1の実施の形態の初段増幅回路2よりも電力利得が小さい。
また、上記(2)のパターンでは、HEMTのゲート電圧が0Vであっても、無視できない程度のドレイン電流が流れてしまい、第1の実施の形態の初段増幅回路2よりも消費電力が大きい。
また、上記(3)のパターンでは、上記(1)のパターンと同様に、第1の実施の形態の初段増幅回路2よりも電力利得が小さい。
従って、第1の実施形態の初段増幅回路2の、基準電位側がHEMT且つ高電位側がHBTであるパターンが、電力利得を大きくできると共に、消費電力を抑制できるので、好適である。
なお、第1の実施の形態では、HEMT21がエンハンスメント型であることとしたが、これに限定されない。HEMT21は、デプレッション型であっても良い。デプレッション型のHEMTは、ゲートの閾値電圧が負である。従って、HEMT21のゲート電圧Vggを0Vとしても、HEMT21を遮断(シャットダウン)することはできない。しかしながら、HBT22は、ベース電圧Vbbを0Vとすることで、遮断(シャットダウン)することができる。
従って、HEMT21をデプレッション型としても、HEMT21に無駄なドレイン電流が流れることを抑制できる。従って、電力増幅器1は、消費電力を抑制できる。
また、デプレッション型のHEMTは、エンハンスメント型のHEMTと比較して、同じゲート電圧が印加された場合に、より多くのドレイン電流を流すことができる。
従って、HEMT21をデプレッション型とすることにより、HEMT21をエンハンスメント型とした場合と比較して、初段増幅回路2の電力利得を向上することができる。従って、電力増幅器1は、同じサイズで、電力利得を向上することができる。これにより、電力増幅器1は、小型化、低コスト化を図ることができる。
電力増幅器1は、正電源だけで動作し、負電源を不要とすることができる。また、電力増幅器1は、電力利得を大きくすることができる。従って、電力増幅器1は、小型化を実現できるとともに、低コスト化を実現できる。
(第2の実施の形態)
図3は、本発明の第2の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図3は、本発明の第2の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路4aは、第1の実施の形態の電力増幅器1の初段バイアス回路4と比較して、抵抗48(図2参照)に代えて、抵抗49を含む。抵抗49の一端は、HBT43のエミッタに接続されている。抵抗49の他端は、ノードN42に接続されている。
初段バイアス回路4では、ノードN42の電圧は、ノードN41の電圧から、抵抗48の電圧降下分及びHBT43のベース−エミッタ間の電圧降下分を引いた電圧である。つまり、抵抗48の抵抗値を調整することで、HEMT21のゲート電圧を調整できる。
初段バイアス回路4aでは、ノードN42の電圧は、ノードN41の電圧から、HBT43のベース−エミッタ間の電圧降下分及び抵抗49の電圧降下分を引いた電圧である。
従って、抵抗49の抵抗値を調整することで、HEMT21のゲートのバイアス電圧を調整できる。従って、初段増幅回路2は、電力利得を調整できる。
但し、初段バイアス回路4では、抵抗48は、HBT43のベースに接続されている。従って、抵抗48の抵抗値のHEMT21のゲートのバイアス電圧への関与分は、HBT43の直流電流利得hFEの個体差(ばらつき)の影響を受けてしまう。従って、ノードN42の電圧は、HBT43の直流電流利得hFEの個体差(ばらつき)の影響が大きい。
一方、初段バイアス回路4aでは、抵抗49は、HBT43のエミッタに接続されている。従って、抵抗49の抵抗値のHEMT21のゲートのバイアス電圧への関与分は、HBT43の直流電流利得hFEの個体差(ばらつき)の影響を受けない。従って、ノードN42の電圧は、HBT43の直流電流利得hFEの個体差(ばらつき)による影響が小さい。
従って、初段バイアス回路4aは、初段バイアス回路4と比較して、初段増幅回路2の動作を更に安定させることができる。
なお、抵抗49の抵抗値は、抵抗48の抵抗値の1/hFE倍とすると好適である。
(第3の実施の形態)
図4は、本発明の第3の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図4は、本発明の第3の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路4bは、第1の実施の形態の電力増幅器1の初段バイアス回路4と比較して、抵抗48に加えて、抵抗49を更に含む。抵抗49の一端は、HBT43のエミッタに接続されている。抵抗49の他端は、ノードN42に接続されている。
初段バイアス回路4bでは、ノードN42の電圧は、ノードN41の電圧から、抵抗48の電圧降下分、HBT43のベース−エミッタ間の電圧降下分及び抵抗49の電圧降下分を引いた電圧である。つまり、抵抗48又は抵抗49の抵抗値を調整することで、HEMT21のゲート電圧を調整できる。
初段バイアス回路4bは、抵抗48及び49によって、HEMT21のゲート電圧を調整することができる。
第1の実施の形態の初段バイアス回路4(図2参照)、第2の実施の形態の初段バイアス回路4a(図3参照)、及び、第3の実施の形態の初段バイアス回路4b(図4参照)に示したように、HBT43のベースとノードN41との間、及び、HBT43のエミッタとノードN42との間、の内の少なくとも1箇所に、抵抗が接続されると、好適である。
(第4の実施の形態)
図5は、本発明の第4の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図5は、本発明の第4の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路4cは、第1の実施の形態の初段バイアス回路4と比較して、キャパシタ50を更に含む。キャパシタ50の一端は、HEMT41のゲートに接続されている。キャパシタ50の他端は、基準電位に接続されている。
キャパシタ50は、キャパシタ47に加えて、高周波入力信号RFinの初段バイアス回路4c内への混入による初段バイアス回路4c内の電圧変動を更に抑制する。
従って、初段バイアス回路4cは、初段バイアス回路4と比較して、初段増幅回路2の動作を更に安定させることができる。
なお、キャパシタ50の追加に伴い、キャパシタ47を削除することも可能である。このようにしても、キャパシタ50は、初段増幅回路2の動作を安定させることができる。
また、第4の実施の形態を、第2及び第3の実施の形態と組み合わせても良い。つまり、第2の実施の形態の初段バイアス回路4a(図3参照)において、HEMT41のゲートと基準電位との間に、キャパシタ50を設けても良い。同様に、第3の実施の形態の初段バイアス回路4b(図4参照)において、HEMT41のゲートと基準電位との間に、キャパシタ50を設けても良い。そして、キャパシタ50の追加に伴い、キャパシタ47を削除しても良い。
(第5の実施の形態)
図6は、本発明の第5の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図6は、本発明の第5の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路4dは、第1の実施の形態の電力増幅器1の初段バイアス回路4と比較して、キャパシタ50を更に含む。キャパシタ50の一端は、ノードN42に接続されている。キャパシタ50の他端は、基準電位に接続されている。
キャパシタ50は、キャパシタ47に加えて、高周波入力信号RFinの初段バイアス回路4d内への混入による初段バイアス回路4d内の電圧変動を更に抑制する。
従って、初段バイアス回路4dは、初段バイアス回路4と比較して、初段増幅回路2の動作を更に安定させることができる。
なお、キャパシタ50の追加に伴い、キャパシタ47を削除することも可能である。このようにしても、キャパシタ50は、初段増幅回路2の動作を安定させることができる。
つまり、ノードN41と基準電位との間、HEMT41のゲートと基準電位との間、及び、ノードN42と基準電位との間、の内の少なくとも1箇所に、キャパシタが電気的に接続されると、好適である。
また、第5の実施の形態を、第2及び第3の実施の形態と組み合わせても良い。つまり、第2の実施の形態の初段バイアス回路4a(図3参照)において、ノードN42と基準電位との間に、キャパシタ50を設けても良い。同様に、第3の実施の形態の初段バイアス回路4b(図4参照)において、ノードN42と基準電位との間に、キャパシタ50を設けても良い。そして、キャパシタ50の追加に伴い、キャパシタ47を削除しても良い。
(第6の実施の形態)
図7は、本発明の第6の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図7は、本発明の第6の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路4eは、第1の実施の形態の電力増幅器1の初段バイアス回路4と比較して、キャパシタ51を更に含む。キャパシタ51の一端は、HEMT41のゲートに接続されている。キャパシタ51の他端は、HEMT41のドレインに接続されている。
キャパシタ51は、キャパシタ47に加えて、高周波入力信号RFinの初段バイアス回路4e内への混入による初段バイアス回路4e内の電圧変動を更に抑制する。
従って、初段バイアス回路4eは、初段バイアス回路4と比較して、初段増幅回路2の動作を更に安定させることができる。
図8は、本発明の第6の実施の形態の電力増幅器の初段バイアス回路の一部の回路構成を示す図である。詳細には、図8は、初段バイアス回路4eのHEMT41、抵抗45及びキャパシタ51の回路構成を示す図である。
図9は、本発明の第4の実施の形態の電力増幅器の初段バイアス回路の一部の回路構成を示す図である。詳細には、図9は、初段バイアス回路4cのHEMT41、抵抗45及びキャパシタ50の回路構成を示す図である。
HEMT41の電圧増幅率をA41とし、キャパシタ50の静電容量値をC50とし、キャパシタ51の静電容量値をC51とすると、次の式(4)が成り立つ場合に、図8の回路と図9の回路とは、電気的に等価と見なすことができる。その理由は、キャパシタ51の静電容量は、HEMT41による、ミラー効果と同様の効果によって、(1+A41)倍されることになるからである。
C51≒C50/(1+A41) ・・・(4)
C51≒C50/(1+A41) ・・・(4)
従って、キャパシタ51の静電容量値は、キャパシタ50の静電容量値よりも、小さくすることができる。つまり、キャパシタ51のサイズは、キャパシタ50のサイズよりも小さくすることができる。
従って、初段バイアス回路4eは、初段バイアス回路4cと比較して、幾何学的面積を縮小できる。これにより、初段バイアス回路4eは、電力増幅器1の小型化を図ることができる。
なお、キャパシタ51の追加に伴い、キャパシタ47を削除することも可能である。このようにしても、キャパシタ51は、初段増幅回路2の動作を安定させることができる。
また、第6の実施の形態を、第2及び第3の実施の形態と組み合わせても良い。つまり、第2の実施の形態の初段バイアス回路4a(図3参照)において、HEMT41のゲートとHEMT41のドレインとの間に、キャパシタ51を設けても良い。同様に、第3の実施の形態の初段バイアス回路4b(図4参照)において、HEMT41のゲートとHEMT41のドレインとの間に、キャパシタ51を設けても良い。そして、キャパシタ51の追加に伴い、キャパシタ47を削除しても良い。
(第7の実施の形態)
図10は、本発明の第7の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図10は、本発明の第7の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路4fは、第6の実施の形態の初段バイアス回路4eと比較して、キャパシタ51の接続点が異なっている。初段バイアス回路4fでは、キャパシタ51の一端は、ノードN42に接続されている。キャパシタ51の他端は、HEMT41のドレインに接続されている。
キャパシタ51は、キャパシタ47に加えて、高周波入力信号RFinの初段バイアス回路4f内への混入による初段バイアス回路4f内の電圧変動を更に抑制する。
従って、初段バイアス回路4fは、第6の実施の形態の初段バイアス回路4eと同様に、初段増幅回路2の動作を更に安定させることができる。
また、第6の実施の形態と同様の理由により、キャパシタ51の静電容量値は、キャパシタ50(図6参照)の静電容量値よりも、小さくすることができる。つまり、キャパシタ51のサイズは、キャパシタ50のサイズよりも小さくすることができる。
従って、初段バイアス回路4fは、初段バイアス回路4eと同様に、電力増幅器1の小型化を図ることができる。
なお、キャパシタ51の追加に伴い、キャパシタ47を削除することも可能である。このようにしても、キャパシタ51は、初段増幅回路2の動作を安定させることができる。
つまり、ノードN41と基準電位との間、HEMT41のゲートとドレインとの間、及び、ノードN42とHEMT41のドレインとの間、の内の少なくとも1箇所に、キャパシタが電気的に接続されると、好適である。
また、第7の実施の形態を、第2及び第3の実施の形態と組み合わせても良い。つまり、第2の実施の形態の初段バイアス回路4a(図3参照)において、HEMT41のゲートとHEMT41のドレインとの間に、キャパシタ51を設けても良い。同様に、第3の実施の形態の初段バイアス回路4b(図4参照)において、HEMT41のゲートとHEMT41のドレインとの間に、キャパシタ51を設けても良い。そして、キャパシタ51の追加に伴い、キャパシタ47を削除しても良い。
(第8の実施の形態)
第1の実施の形態の初段バイアス回路4(図2参照)では、制御信号Sがローレベルになることによって基準電流I1が0Aになった場合に、ノードN41の電位が基準電位まで自然に低下することを利用して、HBT22が遮断(シャットダウン)することとしていた。しかしながら、何らかの要因が作用することにより、ノードN41の電位が変動することによってHBT22がオン状態になってしまい、HBT22のエミッタ電流即ちHEMT21のドレイン電流が流れてしまうことが、考えられる。何らかの要因は、高周波入力信号RFinが入力されることが例示されるが、これに限定されない。
第1の実施の形態の初段バイアス回路4(図2参照)では、制御信号Sがローレベルになることによって基準電流I1が0Aになった場合に、ノードN41の電位が基準電位まで自然に低下することを利用して、HBT22が遮断(シャットダウン)することとしていた。しかしながら、何らかの要因が作用することにより、ノードN41の電位が変動することによってHBT22がオン状態になってしまい、HBT22のエミッタ電流即ちHEMT21のドレイン電流が流れてしまうことが、考えられる。何らかの要因は、高周波入力信号RFinが入力されることが例示されるが、これに限定されない。
第8の実施の形態は、何らかの要因が作用したとしても、HBT22のエミッタ電流即ちHEMT21のドレイン電流が流れてしまうことを、抑制する。
図11は、本発明の第8の実施の形態の電力増幅器の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
基準電流生成回路11gは、定電流回路71と、制御回路72と、スイッチSW1及びSW2と、を含む。スイッチSW1は、定電流回路71の、基準電流I1を出力する端子と基準電位との間に接続されている。スイッチSW2は、定電流回路71の、基準電流I2を出力する端子と基準電位との間に接続されている。
制御回路72には、制御信号Sが入力される。制御回路72は、制御信号Sがハイレベルの場合には、一定の基準電流I1(I1>0)及び一定の基準電流I2(I2>0)を出力するように、定電流回路71を制御する。また、制御回路72は、スイッチSW1及びSW2をオフ状態に制御する。基準電流I1は、初段バイアス回路4に入力される。これにより、初段増幅回路2は、増幅を行う。基準電流I2は、出力段バイアス回路5に入力される。これにより、出力段増幅回路3は、増幅を行う。
制御回路72は、制御信号Sがローレベルの場合には、基準電流I1及び基準電流I2を0Aにするように、定電流回路71を制御する。また、制御回路72は、スイッチSW1及びSW2をオン状態に制御する。これにより、ノードN41及びN51は、基準電位に固定される。
電力増幅器1gでは、何らかの要因が作用したとしても、ノードN41は、基準電位に固定される。従って、HBT22は、遮断(シャットダウン)状態に固定される。これにより、電力増幅器1gは、無駄な、HBT22のエミッタ電流即ちHEMT21のドレイン電流が流れてしまうことを抑制できるので、消費電力を抑制できる。
また、第8の実施の形態を、第2から第7の実施の形態と組み合わせても良い。つまり、各実施の形態において、基準電流生成回路11を基準電流生成回路11gに置き換えても良い。
(第9の実施の形態)
図12は、本発明の第9の実施の形態の電力増幅器の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図12は、本発明の第9の実施の形態の電力増幅器の回路構成を示す図である。なお、第1の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
電力増幅器1の構成要素の内、初段増幅回路2、出力段増幅回路3、初段バイアス回路4、出力段バイアス回路5、第1の整合回路8、第2の整合回路9は、1個の化合物半導体チップ200上に形成される。
化合物半導体チップ200は、次のウエハを用いて作成される。ウエハは、有機金属気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD)を利用して、半絶縁性GaAs(ヒ化ガリウム)基板上にエピタキシャル成長した多層の半導体膜を含む、エピタキシャルウエハである。
図13は、本発明の第9の実施の形態の半導体チップの一部の断面図である。なお、1個の化合物半導体チップ200上にHBT及びHEMTを形成すると言う観点を主に説明するために、抵抗、キャパシタ、インダクタ、配線、パッド、ハンダバンプ並びにCuピラーバンプ等の半導体部品、及び、絶縁膜等の記載は、省略する。
化合物半導体チップ200は、HBTが形成されたHBT形成領域200Hと、HEMTが形成されたHEMT形成領域200Fと、を含む。HBT形成領域200HとHEMT形成領域200Fとの間には、アイソレーション領域240が形成されている。アイソレーション領域240は、イオン注入絶縁化によって、形成される。アイソレーション領域240は、HBT形成領域200HとHEMT形成領域200Fとの間を電気的に絶縁する。
半絶縁性GaAs基板201上には、アンドープGaAs第1バッファ層202、アンドープAlGaAs(ヒ化アルミニウムガリウム)第2バッファ層203、p型AlGaAs第3バッファ層204、n型AlGaAs第1キャリア供給層205、アンドープAlGaAs第1スペーサ層206、アンドープGaAs第2スペーサ層207、アンドープInGaAs(ヒ化インジウムガリウム)チャネル層208、アンドープGaAs第3スペーサ層209、アンドープAlGaAs第4スペーサ層210、n型AlGaAs第2キャリア供給層211、アンドープAlGaAsショットキー層212、アンドープInGaP(リン化インジウムガリウム)第1エッチングストッパ層213、及び、n型GaAs第1コンタクト層214が、この順序で積層されている。
これらの、アンドープGaAs第1バッファ層202からn型GaAs第1コンタクト層214までは、HBT形成領域200HとHEMT形成領域200Fとで、共通する。
HBT形成領域200Hにおいて、n型GaAs第1コンタクト層214上には、アンドープInGaP第2エッチングストッパ層215、n型GaAsサブコレクタ層216、n型GaAsコレクタ層217、p型GaAsベース層218、n型InGaPエミッタ層219、n型GaAsキャップ層220、及び、n型InGaAs第2コンタクト層221が、この順序で積層されている。
また、HBT形成領域200Hにおいて、n型GaAsサブコレクタ層216上には、コレクタ電極233が形成されている。コレクタ電極233は、AuGe、Ni、Auの順序で積層された多層金属膜で形成されている。コレクタ電極233の最下層のAuGeが、n型GaAsサブコレクタ層216に接している。
また、HBT形成領域200Hにおいて、p型GaAsベース層218上には、ベース電極234が形成されている。ベース電極234は、Pt、Ti、Pt、Auの順序で積層された多層金属膜で形成されている。ベース電極234の最下層のPtが、n型InGaPエミッタ層219を貫通して、p型GaAsベース層218に接している。
また、HBT形成領域200Hにおいて、n型InGaAs第2コンタクト層221上には、エミッタ電極235が形成されている。エミッタ電極235は、Mo、Ti、Pt、Auの順序で積層された多層金属膜で形成されている。エミッタ電極235の最下層のMoが、n型InGaAs第2コンタクト層221に接している。
HEMT形成領域200Fにおいて、アンドープAlGaAsショットキー層212上には、ゲート電極230が形成されている。ゲート電極230は、Ti、Pt、及び、Auの順序で積層された多層金属膜で形成されている。ゲート電極230の最下層のTiが、アンドープAlGaAsショットキー層212に接している。
また、HEMT形成領域200Fにおいて、n型GaAs第1コンタクト層214上には、ソース電極231が形成されている。ソース電極231は、AuGe、Ni、及び、Auの順序で積層された多層金属膜で形成されている。ソース電極231の最下層のAuGeが、n型GaAs第1コンタクト層214に接している。
また、HEMT形成領域200Fにおいて、n型GaAs第1コンタクト層214上には、ドレイン電極232が形成されている。ドレイン電極232は、AuGe、Ni、及び、Auの順序で積層された多層金属膜で形成されている。ドレイン電極232の最下層のAuGeが、n型GaAs第1コンタクト層214に接している。
HEMT形成領域200F内に形成されたHEMTにおいて、キャリア供給層から発生した電子がチャネル層に二次元電子ガスとして存在することにより、電流が流れる。第9の実施の形態では、アンドープInGaAsチャネル層208の下層側に、n型AlGaAs第1キャリア供給層205が配置されている。アンドープInGaAsチャネル層208の上層側に、n型AlGaAs第2キャリア供給層211が配置されている。このため、アンドープInGaAsチャネル層208に存在する二次元電子ガスの濃度を高くすることができ、HEMTの電流駆動能力を高くすることができる。
従って、化合物半導体チップ200は、電力増幅器1の電力利得を向上させることができる。
なお、第9の実施の形態と他の実施の形態とを組み合わせても良い。即ち、第9の実施の形態の初段バイアス回路4に代えて、第2の実施の形態の初段バイアス回路4a、第3の実施の形態の初段バイアス回路4b、第4の実施の形態の初段バイアス回路4c、第5の実施の形態の初段バイアス回路4d、第6の実施の形態の初段バイアス回路4e、又は、第7の実施の形態の初段バイアス回路4fを、化合物半導体チップ200上に形成しても良い。
なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るとともに、本発明にはその等価物も含まれる。
1、1g 電力増幅器
2 初段増幅回路
3 出力段増幅回路
4、4a、4b、4c、4d、4e、4f 初段バイアス回路
5 出力段バイアス回路
6、7 チョークインダクタ
8 第1の整合回路
9 第2の整合回路
10 第3の整合回路
11、11g 基準電流生成回路
21、41 高電子移動度トランジスタ
22、31、42、43、61、62 ヘテロ接合バイポーラトランジスタ
44、45、46、48、49、63、64 抵抗
47、50、51、65 キャパシタ
71 定電流回路
72 制御回路
200 化合物半導体チップ
2 初段増幅回路
3 出力段増幅回路
4、4a、4b、4c、4d、4e、4f 初段バイアス回路
5 出力段バイアス回路
6、7 チョークインダクタ
8 第1の整合回路
9 第2の整合回路
10 第3の整合回路
11、11g 基準電流生成回路
21、41 高電子移動度トランジスタ
22、31、42、43、61、62 ヘテロ接合バイポーラトランジスタ
44、45、46、48、49、63、64 抵抗
47、50、51、65 キャパシタ
71 定電流回路
72 制御回路
200 化合物半導体チップ
Claims (9)
- ソースが基準電位に電気的に接続され、ゲートに高周波入力信号が入力される第1の高電子移動度トランジスタと、エミッタが前記第1の高電子移動度トランジスタのドレインに電気的に接続され、ベースが交流的に基準電位に電気的に接続され、コレクタに直流電力が供給され、コレクタから高周波信号を出力する第1のヘテロ接合バイポーラトランジスタと、を含む初段増幅回路と、
エミッタが基準電位に電気的に接続され、ベースに前記第1のヘテロ接合バイポーラトランジスタから出力された前記高周波信号が入力され、コレクタに直流電力が供給され、コレクタから高周波出力信号を出力する第2のヘテロ接合バイポーラトランジスタを含む出力段増幅回路と、
前記第1の高電子移動度トランジスタのゲート、及び、前記第1のヘテロ接合バイポーラトランジスタのベースにバイアス電圧を出力する初段バイアス回路と、
前記第2のヘテロ接合バイポーラトランジスタのベースにバイアス電圧を出力する出力段バイアス回路と、
を備える、電力増幅器。 - 請求項1に記載の電力増幅器であって、
前記第1の高電子移動度トランジスタは、デプレッション型である、
電力増幅器。 - 請求項1又は2に記載の電力増幅器であって、
前記初段バイアス回路は、
基準電流が供給され、前記第1のヘテロ接合バイポーラトランジスタのベースに電気的に接続された第1のノードと、
ソースが基準電位に電気的に接続された第2の高電子移動度トランジスタと、
エミッタが前記第2の高電子移動度トランジスタのドレインに電気的に接続され、ベース及びコレクタが前記第1のノードに電気的に接続された第3のヘテロ接合バイポーラトランジスタと、
コレクタが電源電位に電気的に接続され、ベースが前記第1のノードに電気的に接続され、エミッタが第2のノードに電気的に接続された第4のヘテロ接合バイポーラトランジスタと、
前記第2のノードと前記第1の高電子移動度トランジスタのゲートとの間に電気的に接続された第1の抵抗と、
前記第2のノードと前記第2の高電子移動度トランジスタのゲートとの間に電気的に接続された第2の抵抗と、
前記第2のノードと基準電位との間に電気的に接続された第3の抵抗と、
を含む、
電力増幅器。 - 請求項3に記載の電力増幅器であって、
前記第4のヘテロ接合バイポーラトランジスタのベースと前記第1のノードとの間、及び、前記第4のヘテロ接合バイポーラトランジスタのエミッタと前記第2のノードとの間、の内の少なくとも1箇所に、抵抗が電気的に接続されている、
電力増幅器。 - 請求項4に記載の電力増幅器であって、
前記第4のヘテロ接合バイポーラトランジスタのエミッタと前記第2のノードとの間に、抵抗が電気的に接続されている、
電力増幅器。 - 請求項3から5のいずれか1項に記載の電力増幅器であって、
前記第1のノードと基準電位との間、前記第2のノードと基準電位との間、前記第2の高電子移動度トランジスタのゲートと基準電位との間、前記第2の高電子移動度トランジスタのゲートとドレインとの間、及び、前記第2のノードと前記第2の高電子移動度トランジスタのドレインとの間、の内の少なくとも1箇所に、キャパシタが電気的に接続されている、
電力増幅器。 - 請求項6に記載の電力増幅器であって、
前記第2の高電子移動度トランジスタのゲートとドレインとの間又は前記第2のノードと前記第2の高電子移動度トランジスタのドレインとの間に、キャパシタが電気的に接続されている、
電力増幅器。 - 請求項3から7のいずれか1項に記載の電力増幅器であって、
制御信号に基づいて、前記基準電流を前記第1のノードに出力する基準電流生成回路を更に備え、
前記基準電流生成回路は、
前記基準電流を前記第1のノードに出力可能な定電流回路と、
前記第1のノードと基準電位との間を電気的に接続可能なスイッチと、
前記制御信号が第1の値の場合には、前記基準電流を出力するように前記定電流回路を制御するとともに、前記第1のノードと基準電位との間を電気的に接続しないように前記スイッチを制御し、前記制御信号が第2の値の場合には、前記基準電流を出力しないように前記定電流回路を制御するとともに、前記第1のノードと基準電位との間を電気的に接続するように前記スイッチを制御する、制御回路と、
を含む、
電力増幅器。 - 請求項1から7のいずれか1項に記載の電力増幅器の内の、少なくとも前記初段増幅回路、前記出力段増幅回路、前記初段バイアス回路、及び、前記出力段バイアス回路、が同一の化合物半導体チップ上に形成された、化合物半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107135091A TWI681622B (zh) | 2017-11-20 | 2018-10-04 | 功率放大器以及化合物半導體裝置 |
US16/192,890 US10778159B2 (en) | 2017-11-20 | 2018-11-16 | Power amplifier and compound semiconductor device |
CN201811389121.4A CN109818580B (zh) | 2017-11-20 | 2018-11-20 | 功率放大器以及化合物半导体装置 |
US16/995,902 US11309852B2 (en) | 2017-11-20 | 2020-08-18 | Power amplifier and compound semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017222992 | 2017-11-20 | ||
JP2017222992 | 2017-11-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019097152A true JP2019097152A (ja) | 2019-06-20 |
Family
ID=66972168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018140613A Pending JP2019097152A (ja) | 2017-11-20 | 2018-07-26 | 電力増幅器及び化合物半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11309852B2 (ja) |
JP (1) | JP2019097152A (ja) |
TW (1) | TWI681622B (ja) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4617927A (en) | 1984-02-29 | 1986-10-21 | Aspen Laboratories, Inc. | Electrosurgical unit |
US5838031A (en) | 1996-03-05 | 1998-11-17 | Trw Inc. | Low noise-high linearity HEMT-HBT composite |
US5923217A (en) * | 1997-06-27 | 1999-07-13 | Motorola, Inc. | Amplifier circuit and method for generating a bias voltage |
US5920230A (en) | 1997-10-21 | 1999-07-06 | Trw Inc. | HEMT-HBT cascode distributed amplifier |
US6204728B1 (en) | 1999-01-28 | 2001-03-20 | Maxim Integrated Products, Inc. | Radio frequency amplifier with reduced intermodulation distortion |
US7348855B2 (en) | 2006-03-30 | 2008-03-25 | Texas Instruments Incorporated | Bias circuitry for cascode transistor circuit |
JP4332570B2 (ja) * | 2006-09-29 | 2009-09-16 | シャープ株式会社 | バイアス回路および電力増幅器 |
JP2010278521A (ja) | 2009-05-26 | 2010-12-09 | Mitsubishi Electric Corp | 電力増幅器 |
FR2959077B1 (fr) | 2010-04-19 | 2012-08-17 | Alcatel Lucent | Amplificateur a faible facteur de bruit, a gain variable et de puissance |
US9294056B2 (en) * | 2013-03-12 | 2016-03-22 | Peregrine Semiconductor Corporation | Scalable periphery tunable matching power amplifier |
US9595933B2 (en) * | 2013-12-30 | 2017-03-14 | Lansus Technologies Inc. | Power amplifier device and circuits |
US9520836B1 (en) | 2015-08-13 | 2016-12-13 | Raytheon Company | Multi-stage amplifier with cascode stage and DC bias regulator |
US10181820B2 (en) * | 2016-05-17 | 2019-01-15 | Skyworks Solutions, Inc. | Power amplification system with envelope-based bias |
JP2017225104A (ja) * | 2016-06-14 | 2017-12-21 | 株式会社村田製作所 | 電力増幅回路 |
US10230332B2 (en) | 2016-08-18 | 2019-03-12 | Skyworks Solutions, Inc. | Apparatus and methods for biasing low noise amplifiers |
US10461705B2 (en) * | 2017-03-27 | 2019-10-29 | Skyworks Solutions, Inc. | Apparatus and methods for oscillation suppression of cascode power amplifiers |
US10587225B2 (en) * | 2018-07-24 | 2020-03-10 | Psemi Corporation | Transient stabilized cascode biasing |
EP3826172A1 (en) * | 2019-11-21 | 2021-05-26 | Nxp B.V. | Rf amplifier |
-
2018
- 2018-07-26 JP JP2018140613A patent/JP2019097152A/ja active Pending
- 2018-10-04 TW TW107135091A patent/TWI681622B/zh active
-
2020
- 2020-08-18 US US16/995,902 patent/US11309852B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201929426A (zh) | 2019-07-16 |
TWI681622B (zh) | 2020-01-01 |
US11309852B2 (en) | 2022-04-19 |
US20200382083A1 (en) | 2020-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7928804B2 (en) | Power amplifier | |
TWI645669B (zh) | 功率放大電路 | |
US9276526B2 (en) | Amplifier with variable feedback impedance | |
US7439805B1 (en) | Enhancement-depletion Darlington device | |
JPWO2018179088A1 (ja) | 電流再利用型電界効果トランジスタ増幅器 | |
US8633771B2 (en) | Power amplifier | |
US11070176B2 (en) | Amplifier linearization and related apparatus thereof | |
US9083291B2 (en) | Low voltage high efficiency gallium arsenide power amplifier | |
Green et al. | Cascode connected algan/gan hemts on sic substrates | |
US6664842B1 (en) | FET active load and current source | |
TWI642272B (zh) | 具有加強線性之分離偏壓射頻功率放大器 | |
CN113765487A (zh) | 用以提高低噪声放大器的线性度的可调电容器 | |
CN109818580B (zh) | 功率放大器以及化合物半导体装置 | |
JP2006279316A (ja) | スイッチ回路装置 | |
US7154340B2 (en) | Circuit for increasing the unity gain crossover frequency of an amplifier element | |
US11309852B2 (en) | Power amplifier and compound semiconductor device | |
Kobayashi et al. | Sub-1.3 dB noise figure direct-coupled MMIC LNAs using a high current-gain 1-/spl mu/m GaAs HBT technology | |
Yokoyama et al. | Low current dissipation pseudomorphic MODFET MMIC power amplifier for PHS operating with a 3.5 V single voltage supply | |
US8248166B2 (en) | Triplet transconductor | |
JP2021106376A (ja) | 電力増幅回路 | |
US11128264B1 (en) | Bias compensation circuit and amplifying module | |
US9641130B2 (en) | Low noise amplifier with noise and linearity improvement | |
Tu et al. | DC and RF characteristics of E-mode Ga/sub 0.51/In/sub 0.49/P-In/sub 0.15/Ga/sub 0.85/As pseudomorphic HEMTs | |
US8717092B1 (en) | Current mirror circuit | |
US20210288612A1 (en) | Bias Compensation Circuit and Amplifying Module |