JP2019097152A - 電力増幅器及び化合物半導体装置 - Google Patents

電力増幅器及び化合物半導体装置 Download PDF

Info

Publication number
JP2019097152A
JP2019097152A JP2018140613A JP2018140613A JP2019097152A JP 2019097152 A JP2019097152 A JP 2019097152A JP 2018140613 A JP2018140613 A JP 2018140613A JP 2018140613 A JP2018140613 A JP 2018140613A JP 2019097152 A JP2019097152 A JP 2019097152A
Authority
JP
Japan
Prior art keywords
circuit
node
electrically connected
power amplifier
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018140613A
Other languages
English (en)
Inventor
大部　功
Isao Obe
功 大部
田中　聡
Satoshi Tanaka
聡 田中
孝幸 筒井
Takayuki Tsutsui
孝幸 筒井
梅本　康成
Yasunari Umemoto
康成 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to TW107135091A priority Critical patent/TWI681622B/zh
Priority to US16/192,890 priority patent/US10778159B2/en
Priority to CN201811389121.4A priority patent/CN109818580B/zh
Publication of JP2019097152A publication Critical patent/JP2019097152A/ja
Priority to US16/995,902 priority patent/US11309852B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)

Abstract

【課題】消費電力を抑制することを可能とする。【解決手段】電力増幅器は、初段増幅回路と、出力段増幅回路と、初段バイアス回路と、出力段バイアス回路と、を備える。初段増幅回路は、ソースが基準電位に電気的に接続され、ゲートに高周波入力信号が入力される第１の高電子移動度トランジスタと、エミッタが第１の高電子移動度トランジスタのドレインに電気的に接続され、ベースが交流的に基準電位に電気的に接続され、コレクタに直流電力が供給され、コレクタから高周波信号を出力する第１のヘテロ接合バイポーラトランジスタと、を含む。出力段増幅回路は、エミッタが基準電位に電気的に接続され、ベースに第１のヘテロ接合バイポーラトランジスタから出力された高周波信号が入力され、コレクタに直流電力が供給され、コレクタから高周波出力信号を出力する第２のヘテロ接合バイポーラトランジスタを含む。【選択図】図２

Description

本発明は、電力増幅器及び化合物半導体装置に関する。
現在、移動通信システムは、第４世代（４Ｇ）から第５世代（５Ｇ）へ移行しようとしている。第５世代の移動通信システムでは、第４世代に比べて、周波数の高いバンドも用いられる。周波数が高くなるに従い、高周波回路での電力損失も大きくなる。このことから、第５世代の通信装置（携帯電話装置が例示される）の主要部品の１つである高周波電力増幅器に対しては、更なる高利得化、高出力化の要求が強くなっている。
下記の特許文献１には、初段増幅素子及び後段増幅素子が同一のＧａＡｓ基板上に形成された、電力増幅器が記載されている。初段増幅素子は、エンハンスメント型の電界効果トランジスタであり、後段増幅素子は、ヘテロ接合バイポーラトランジスタである。
特開２０１０−２７８５２１号公報
特許文献１記載の電力増幅器では、正電源だけで動作して負電源を不要にするために、初段増幅素子としてエンハンスメント型の電界効果トランジスタを用いている。
一般に、化合物半導体を用いたエンハンスメント型の電界効果トランジスタは、ゲート電圧を０Ｖにしても、無視できない程度（例えば、１×１０−６Ａ程度）のドレイン電流Ｉｄｓｓが流れ、完全に遮断することができない。このドレイン電流Ｉｄｓｓは、温度が高くなるほど、多くなる。この結果として、通信装置のバッテリの消費電力が多くなるという問題がある。バッテリの消費電力が多くなると、連続通話時間が短くなる。
本発明は、上記に鑑みてなされたものであって、消費電力を抑制することを可能とする
ことを目的とする。
本発明の一側面の電力増幅器は、ソースが基準電位に電気的に接続され、ゲートに高周波信号が入力される第１の高電子移動度トランジスタと、エミッタが第１の高電子移動度トランジスタのドレインに電気的に接続され、ベースが交流的に基準電位に電気的に接続され、コレクタに直流電力が供給され、コレクタから高周波信号を出力する第１のヘテロ接合バイポーラトランジスタと、を含む初段増幅回路と、エミッタが基準電位に電気的に接続され、ベースに第１のヘテロ接合バイポーラトランジスタから出力された高周波信号が入力され、コレクタに直流電力が供給され、コレクタから高周波出力信号を出力する第２のヘテロ接合バイポーラトランジスタを含む出力段増幅回路と、第１の高電子移動度トランジスタのゲート、及び、第１のヘテロ接合バイポーラトランジスタのベースにバイアス電圧を出力する初段バイアス回路と、第２のヘテロ接合バイポーラトランジスタのベースにバイアス電圧を出力する出力段バイアス回路と、を備える。
この構成では、第１の高電子移動度トランジスタのゲート電圧及び第１のヘテロ接合バイポーラトランジスタのベース電圧が０Ｖになった場合、第１のヘテロ接合バイポーラトランジスタは、遮断領域になり、エミッタ電流が流れず、シャットダウンする。従って、第１の高電子移動度トランジスタには、ドレイン電流が流れない。従って、電力増幅器は、無駄な電流が流れることを抑制できるので、消費電力を抑制できる。
本発明によれば、消費電力を抑制することが可能となる。
第１の実施の形態の電力増幅器の構成を示す図である。 第１の実施の形態の電力増幅器の回路構成を示す図である。 第２の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。 第３の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。 第４の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。 第５の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。 第６の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。 第６の実施の形態の電力増幅器の初段バイアス回路の一部の回路構成を示す図である。 第４の実施の形態の電力増幅器の初段バイアス回路の一部の回路構成を示す図である。 第７の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。 第８の実施の形態の電力増幅器の回路構成を示す図である。 第９の実施の形態の電力増幅器の回路構成を示す図である。 第９の実施の形態の半導体チップの一部の断面図である。
以下に、本発明の電力増幅器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
（第１の実施の形態）
図１は、本発明の第１の実施の形態の電力増幅器の構成を示す図である。電力増幅器１は、携帯電話装置で例示される移動体通信装置において、音声、データ等の各種信号を基地局へ送信するために利用可能である。
電力増幅器１は、前段の回路から入力される高周波入力信号ＲＦｉｎを増幅する。そして、電力増幅器１は、増幅後の高周波出力信号ＲＦｏｕｔを後段の回路に出力する。前段の回路は、変調信号の電力を調整する送信電力制御回路が例示されるが、これに限定されない。後段の回路は、高周波出力信号ＲＦｏｕｔに対するフィルタリング等を行ってアンテナに送信するフロントエンド回路が例示されるが、これに限定されない。高周波入力信号ＲＦｉｎの周波数は、数ＧＨｚ（ギガヘルツ）から数十ＧＨｚ程度が例示されるが、これに限定されない。
電力増幅器１は、高周波入力信号ＲＦｉｎを増幅し、増幅後の高周波信号ＲＦａｍｐを出力する初段増幅回路２と、高周波信号ＲＦａｍｐを増幅し、増幅後の高周波出力信号ＲＦｏｕｔを出力する出力段増幅回路３と、を含む。初段増幅回路２及び出力段増幅回路３は、２段の増幅回路を構成する。なお、増幅回路の段数は２段に限定されず、１段であっても良いし、３段以上であっても良い。
また、電力増幅器１は、初段増幅回路２の電気的バイアス状態を設定する初段バイアス回路４を含む。初段バイアス回路４は、バイアス電圧を初段増幅回路２に出力する。また、電力増幅器１は、出力段増幅回路３の電気的バイアス状態を設定する出力段バイアス回路５を含む。出力段バイアス回路５は、バイアス電圧を出力段増幅回路３に出力する。
また、電力増幅器１は、電源電位Ｖｃｃと初段増幅回路２との間に接続されたチョークインダクタ６を含む。また、電力増幅器１は、電源電位Ｖｃｃと出力段増幅回路３との間に接続されたチョークインダクタ７を含む。チョークインダクタ６、及び、チョークインダクタ７は、交流電力をチョークする機能を担っている。
チョークインダクタ６及び７は、高周波入力信号ＲＦｉｎ、高周波信号ＲＦａｍｐ及び高周波出力信号ＲＦｏｕｔの周波数帯域に対して、十分に高いインピーダンスを有するものとする。つまり、チョークインダクタ６及び７のインピーダンスは、高周波入力信号ＲＦｉｎ、高周波信号ＲＦａｍｐ及び高周波出力信号ＲＦｏｕｔの周波数帯域を考慮するに際して、無視できるものとする。また、チョークインダクタ６及び７は、高周波入力信号ＲＦｉｎ、高周波信号ＲＦａｍｐ及び高周波出力信号ＲＦｏｕｔの電源回路への結合を抑制する。
また、電力増幅器１は、前段の回路と初段増幅回路２との間のインピーダンス整合を行う第１の整合回路８と、初段増幅回路２と出力段増幅回路３との間のインピーダンス整合を行う第２の整合回路９と、出力段増幅回路３と後段の回路との間のインピーダンス整合を行う第３の整合回路１０と、を含む。第１の整合回路８、第２の整合回路９及び第３の整合回路１０の各々は、キャパシタやインダクタや抵抗を用いて構成可能である。
また、電力増幅器１は、基準電流Ｉ１を初段バイアス回路４に出力するとともに、基準電流Ｉ２を出力段バイアス回路５に出力する、基準電流生成回路１１を含む。なお、出力段バイアス回路５と初段バイアス回路４の基準電流生成回路は、各々構成されていても良い。
基準電流生成回路１１は、外部回路から供給される制御信号Ｓがハイレベルの場合に、正の一定の基準電流Ｉ１（Ｉ１＞０）を初段バイアス回路４に出力するとともに、正の一定の基準電流Ｉ２（Ｉ２＞０）を出力段バイアス回路５に出力する。一方、基準電流生成回路１１は、制御信号Ｓがローレベルの場合に、基準電流Ｉ１を０Ａにするとともに、基準電流Ｉ２を０Ａにする。
制御信号Ｓのハイレベルが、本開示の「第１の値」に対応する。制御信号Ｓのローレベルが、本開示の「第２の値」に対応する。
基準電流生成回路１１は、例えば、電流源及びカレントミラー接続されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成可能である。外部回路は、ＣＰＵ（Central Processing Unit）が例示されるが、これに限定されない。外部回路は、ハイレベルの制御信号Ｓを基準電流生成回路１１に出力することによって、電力増幅器１を動作させることができる。一方、外部回路は、ローレベルの制御信号Ｓを基準電流生成回路１１に出力することによって、電力増幅器１を停止（遮断、シャットダウン）させることができる。つまり、外部回路は、制御信号Ｓによって、電力増幅器１の動作及び停止（遮断、シャットダウン）を制御できる。
初段バイアス回路４は、基準電流生成回路１１から出力される基準電流Ｉ１に応じたバイアス電圧を生成し、生成したバイアス電圧を初段増幅回路２に出力する。出力段バイアス回路５は、基準電流生成回路１１から出力される基準電流Ｉ２に応じたバイアス電圧を生成し、生成したバイアス電圧を出力段増幅回路３に出力する。
図２は、本発明の第１の実施の形態の電力増幅器の回路構成を示す図である。
初段増幅回路２は、エンハンスメント型の高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）２１と、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）２２と、を含む。以降において、高電子移動度トランジスタをＨＥＭＴと称し、ヘテロ接合バイポーラトランジスタをＨＢＴと称する。
ＨＥＭＴ２１が、本開示の「第１の高電子移動度トランジスタ」に対応する。ＨＢＴ２２が、本開示の「第１のヘテロ接合バイポーラトランジスタ」に対応する。
第１の実施の形態において、ＨＥＭＴは、基本トランジスタを電気的に並列接続した、マルチフィンガーＨＥＭＴであっても良い。ＨＢＴは、基本トランジスタを電気的に並列接続した、マルチフィンガーＨＢＴであっても良い。
ＨＥＭＴ２１のソースは、基準電位に接続されている。基準電位は、接地電位が例示されるが、これに限定されない。ＨＥＭＴ２１のゲートには、初段バイアス回路４からバイアス電圧が入力される。ＨＥＭＴ２１のドレインは、ＨＢＴ２２のエミッタに接続されている。つまり、ＨＥＭＴ２１は、ソース接地回路である。
ＨＢＴ２２のエミッタは、ＨＥＭＴ２１のドレインに接続されている。ＨＢＴ２２のベースには、初段バイアス回路４からバイアス電圧が入力される。ＨＢＴ２２のコレクタは、チョークインダクタ６を介して、電源電位Ｖｃｃに接続されている。後で説明するように、ＨＢＴ２２のベースは、初段バイアス回路４によって、交流的に接地されている。つまり、ＨＢＴ２２は、ベース接地回路である。
以上のように、ＨＥＭＴ２１のソースは基準電位に接続され、ＨＥＭＴ２１のドレインはＨＢＴ２２のエミッタに接続され、ＨＢＴ２２のコレクタはチョークインダクタ６を介して電源電位Ｖｃｃに接続されている。つまり、ＨＥＭＴ２１及びＨＢＴ２２は、カスコード接続回路を構成する。
出力段増幅回路３は、ＨＢＴ３１を含む。ＨＢＴ３１のエミッタは、基準電位に接続されている。ＨＢＴ３１のベースには、出力段バイアス回路５からバイアス電圧が入力される。ＨＢＴ３１のコレクタは、チョークインダクタ７を介して、電源電位Ｖｃｃに接続されている。つまり、ＨＢＴ３１は、エミッタ接地回路である。
ＨＢＴ３１が、本開示の「第２のヘテロ接合バイポーラトランジスタ」に対応する。
高周波入力信号ＲＦｉｎは、第１の整合回路８を通過した後、ＨＥＭＴ２１のゲートに入力される。ＨＥＭＴ２１及びＨＢＴ２２は、高周波入力信号ＲＦｉｎを増幅した高周波信号ＲＦａｍｐを、ＨＢＴ２２のコレクタから第２の整合回路９に出力する。高周波信号ＲＦａｍｐは、第２の整合回路９を通過した後、ＨＢＴ３１のベースに入力される。ＨＢＴ３１は、高周波信号ＲＦａｍｐを増幅した高周波出力信号ＲＦｏｕｔを、ＨＢＴ３１のコレクタから出力する。
初段バイアス回路４は、ＨＥＭＴ４１と、ＨＢＴ４２及び４３と、抵抗４４、４５、４６及び４８と、キャパシタ４７と、を含む。
ＨＥＭＴ４１のソースは、基準電位に接続されている。ＨＥＭＴ４１のゲートは、抵抗４５を介して、ノードＮ４２に接続されている。ＨＥＭＴ４１のドレインは、ＨＢＴ４２のエミッタに接続されている。ＨＢＴ４２のベース及びコレクタは、ノードＮ４１に接続されている。
ノードＮ４１が、本開示の「第１のノード」に対応する。ノードＮ４２が、本開示の「第２のノード」に対応する。ＨＥＭＴ４１が、本開示の「第２の高電子移動度トランジスタ」に対応する。ＨＢＴ４２が、本開示の「第３のヘテロ接合バイポーラトランジスタ」に対応する。
抵抗４８の一端は、ノードＮ４１に接続されている。抵抗４８の他端は、ＨＢＴ４３のベースに接続されている。ＨＢＴ４３のコレクタは、電源電位Ｖｂａｔｔに接続されている。電源電位Ｖｂａｔｔは、電源電位Ｖｃｃと同じであっても良いし、異なっていても良い。ＨＢＴ４３のエミッタは、ノードＮ４２に接続されている。
ＨＢＴ４３が、本開示の「第４のヘテロ接合バイポーラトランジスタ」に対応する。
抵抗４４の一端、抵抗４５の一端及び抵抗４６の一端は、ノードＮ４２に接続されている。抵抗４４の他端は、ＨＥＭＴ２１のゲートに接続されている。抵抗４５の他端は、ＨＥＭＴ４１のゲートに接続されている。抵抗４６の他端は、基準電位に接続されている。抵抗４６は、ＨＢＴ４３のエミッタ電流を基準電位に流す。
抵抗４４が、本開示の「第１の抵抗」に対応する。抵抗４５が、本開示の「第２の抵抗」に対応する。抵抗４６が、本開示の「第３の抵抗」に対応する。
基準電流生成回路１１は、基準電流Ｉ１をノードＮ４１に出力する。従って、ＨＢＴ４２のエミッタ電流と、ＨＢＴ４３のベース電流と、ＨＢＴ２２のベース電流と、の和は、基準電流Ｉ１となる。
ＨＢＴ４３のベース電圧は、ノードＮ４１の電圧から抵抗４８による電圧降下分を引いた電圧になる。ＨＢＴ４３は、エミッタ出力のエミッタフォロワ回路として動作する。エミッタフォロワ回路は、ベース−エミッタ間電圧を一定に保つように動作する。従って、ノードＮ４２の電圧は、一定に保たれる。従って、ＨＥＭＴ２１のゲート電圧は、一定に保たれる。同様に、ＨＥＭＴ４１のゲート電圧も一定に保たれる。抵抗４８の抵抗値を調整することで、抵抗４８による電圧降下を調整できるので、ＨＥＭＴ４１のゲート電圧を調整できる。
ここで、ＨＥＭＴ２１及び４１のサイズ及び特性が同じであり、ＨＢＴ２２及び４２のサイズ及び特性が同じである場合について、説明する。なお、実際には、ＨＥＭＴ２１のバイアス電圧及びＨＢＴ２２のバイアス電圧を調整するために、ＨＥＭＴ２１のサイズ及び特性とＨＥＭＴ４１のサイズ及び特性とを異ならせることができる。同様に、ＨＢＴ２２のサイズ及び特性とＨＢＴ４２のサイズ及び特性とを異ならせることができる。
ＨＢＴ２２のベース、並びに、ＨＢＴ４２のベース及びコレクタには、ノードＮ４１の電圧が入力される。なお、ノードＮ４１の電圧は、ＨＢＴ４２のコレクタ−エミッタ間の電圧降下分と、ＨＥＭＴ４１のドレイン−ソース間の電圧降下分と、の和である。また、ＨＥＭＴ２１のゲート及びＨＥＭＴ４１のゲートには、ノードＮ４２の電圧が入力される。なお、ノードＮ４２の電圧は、ノードＮ４１の電圧から、抵抗４８の電圧降下分及びＨＢＴ４３のベース−エミッタ間の電圧降下分を引いた電圧である。
従って、ＨＥＭＴ２１及びＨＢＴ２２と、ＨＥＭＴ４１及びＨＢＴ４２とは、カスコードカレントミラー回路と同様の回路構成を有する。これにより、ＨＢＴ２２のエミッタ電流即ちＨＥＭＴ２１のドレイン電流は、ＨＢＴ４２のエミッタ電流即ちＨＥＭＴ４１のドレイン電流と同じになる。従って、初段バイアス回路４は、初段増幅回路２の動作点を定めることができる。なお、実際には、ＨＥＭＴ２１のサイズ及び特性とＨＥＭＴ４１のサイズ及び特性とを異ならせたり、ＨＢＴ２２のサイズ及び特性とＨＢＴ４２のサイズ及び特性とを異ならせたりすることにより、初段増幅回路２の動作点を調整できる。
キャパシタ４７の一端は、ノードＮ４１に接続されている。キャパシタ４７の他端は、基準電位に接続されている。キャパシタ４７は、高周波入力信号ＲＦｉｎの初段バイアス回路４内への混入による初段バイアス回路４内の電圧変動を抑制する。従って、キャパシタ４７は、初段増幅回路２の動作を安定させることができる。
初段バイアス回路４は、ＨＥＭＴ２１のゲートのバイアス電圧及びＨＢＴ２２のベースのバイアス電圧を安定させることができる。従って、電力増幅器１は、安定した増幅を行うことができる。
出力段バイアス回路５は、ＨＢＴ６１及び６２と、抵抗６３及び６４と、キャパシタ６５と、を含む。
ＨＢＴ６１のエミッタは、基準電位に接続されている。ＨＢＴ６１のベースは、抵抗６４を介して、ノードＮ５２に接続されている。ＨＢＴ６１のコレクタは、ノードＮ５１に接続されている。
ＨＢＴ６２のベースは、ノードＮ５１に接続されている。ＨＢＴ６２のコレクタは、電源電位Ｖｂａｔｔに接続されている。ＨＢＴ６２のエミッタは、ノードＮ５２に接続されている。
抵抗６３の一端及び抵抗６４の一端は、ノードＮ５２に接続されている。抵抗６３の他端は、ＨＢＴ３１のベースに接続されている。抵抗６４の他端は、ＨＢＴ６１のベースに接続されている。
基準電流生成回路１１は、基準電流Ｉ２をノードＮ５１に出力する。ＨＢＴ６１のコレクタ電流と、ＨＢＴ６２のベース電流と、の和は、基準電流Ｉ２となる。
ＨＢＴ６２は、エミッタ出力のエミッタフォロワ回路として動作する。従って、ＨＢＴ３１のベース電圧は、一定に保たれる。同様に、ＨＢＴ６１のベース電圧も、一定に保たれる。
ここで、ＨＢＴ３１及び６１のサイズ及び特性が同じである場合について、説明する。なお、実際には、ＨＢＴ３１のバイアス電圧を調整するために、ＨＢＴ３１のサイズ及び特性とＨＢＴ６１のサイズ及び特性とを異ならせることができる。
ＨＢＴ３１のベース及びＨＢＴ６１のベースには、ノードＮ５２の電圧が入力される。なお、ノードＮ５２の電圧は、電源電位ＶｂａｔｔからＨＢＴ６２のコレクタ−エミッタ間の電圧降下分を引いた電圧になる。
従って、ＨＢＴ３１と、ＨＢＴ６１とは、カレントミラー回路と同様の回路構成を有する。これにより、ＨＢＴ３１のエミッタ電流は、ＨＢＴ６１のエミッタ電流と同じになる。従って、出力段バイアス回路５は、出力段増幅回路３の動作点を定めることができる。なお、実際には、ＨＢＴ３１のサイズ及び特性とＨＢＴ６１のサイズ及び特性とを異ならせることにより、出力段増幅回路３の動作点を調整できる。
キャパシタ６５は、ＨＢＴ６１のベースとノードＮ５１との間に接続されている。キャパシタ６５は、高周波信号ＲＦａｍｐの出力段バイアス回路５内への混入による出力段バイアス回路５内の電圧変動を抑制する。従って、キャパシタ６５は、出力段増幅回路３の動作を安定させることができる。
次に、外部回路から供給される制御信号Ｓがハイレベルの場合、即ち、基準電流生成回路１１が、正の一定の基準電流Ｉ１を初段バイアス回路４に出力する場合の初段増幅回路２の動作について、説明する。
ＨＥＭＴ２１は、ソース接地回路であるので、反転増幅を行う。従って、ＨＥＭＴ２１には、ミラー効果（Miller effect）が発生し得る。つまり、ＨＥＭＴ２１の電圧増幅率をＡ２１とすると、ＨＥＭＴ２１のゲート−ドレイン間の静電容量は、（１＋Ａ２１）倍に増加し得る。しかしながら、ＨＥＭＴ２１のドレインには、ＨＢＴ２２のエミッタが接続されている。そして、ＨＢＴ２２は、ベース接地回路である。従って、ＨＢＴ２２は、ベース−エミッタ間の電圧が一定になるように、動作する。これにより、ＨＥＭＴ２１のドレイン電圧は、ＨＢＴ２２のエミッタ電圧に抑制される。つまり、ＨＥＭＴ２１の電圧増幅率Ａ２１は、抑制される。従って、ＨＥＭＴ２１のゲート−ドレイン間の静電容量の増加は、抑制される。つまり、ＨＥＭＴ２１のミラー効果が抑制される。また、ＨＢＴ２２は、ベース接地回路であるので、非反転増幅を行う。従って、ＨＢＴ２２に於ける、ミラー効果が抑制される。
従って、初段増幅回路２のカットオフ周波数は、高くなる。つまり、初段増幅回路２は、高い周波数まで、線形増幅を行うことができる。従って、初段増幅回路２は、高周波入力信号ＲＦｉｎの増幅に好適である。
また、ＨＥＭＴ２１の相互コンダクタンスをｇｍとし、ＨＥＭＴ２１のゲート電圧をＶｇｇとすると、ＨＥＭＴ２１のドレイン−ソース間電流Ｉｄｓは、Ｉｄｓ＝ｇｍ・Ｖｇｇとなる。一方、上記したように、ＨＥＭＴ２１のドレイン電圧は、ＨＢＴ２２のエミッタ電圧に抑制される。従って、ＨＥＭＴ２１の電圧増幅率Ａ２１は、抑制される。ＨＥＭＴ２１の電圧増幅率Ａ２１は、１程度が例示されるが、これに限定されない。
また、ＨＢＴ２２は、ベース接地回路である。一般に、ベース接地回路の電流増幅率αは、０．９９程度である。また、ベース接地回路の電圧増幅率は、エミッタ接地回路と同様に高い。また、ＨＥＭＴ２１及びＨＢＴ２２がカスコード接続されているので、初段増幅回路２の出力インピーダンスは、高い。
従って、初段増幅回路２は、電力利得を大きくすることができる。
なお、高周波入力信号ＲＦｉｎが最大パワー時のＨＥＭＴ２１及びＨＢＴ２２の電圧条件の制約は、次の通りである。なお、ＨＥＭＴ２１の閾値電圧をＶｔｈとし、ＨＢＴ２２の閾値電圧をＶｏｎとし、ＨＥＭＴ２１のゲート電圧をＶｇｇとし、ＨＥＭＴ２１のドレイン電圧即ちＨＢＴ２２のエミッタ電圧をＶｅｅとし、ＨＢＴ２２のベース電圧をＶｂｂとする。
ＨＥＭＴ２１が増幅動作するためには、次の式（１）が成り立つことが好適である。
Ｖｔｈ≦Ｖｇｇ ・・・（１）
ＨＢＴ２２が増幅動作するためには、次の式（２）が成り立つことが好適である。
Ｖｏｎ＋Ｖｅｅ≦Ｖｂｂ ・・・（２）
ＨＥＭＴ２１が増幅動作し且つＨＥＭＴ２１でミラー効果が発生することを抑制するためには、次の式（３）が成り立つことが好適である。
Ｖｔｈ≦Ｖｅｅ≦２・Ｖｔｈ ・・・（３）
次に、外部回路から供給される制御信号Ｓがローレベルの場合、即ち、基準電流生成回路１１が、基準電流Ｉ１を０Ａにする場合の初段増幅回路２の動作について、説明する。
基準電流Ｉ１が０Ａである場合、ノードＮ４１及びＮ４２の電位は、基準電位まで自然に低下する。つまり、ＨＢＴ２２のベース電圧は、０Ｖになる。従って、ＨＢＴ２２は、遮断領域になり、エミッタ電流が流れず、シャットダウンする。また、ＨＥＭＴ２１のゲート電圧は、０Ｖになる。先に説明したように、ＨＥＭＴ２１は、ゲート電圧が０Ｖであっても、無視できない程度（例えば、１×１０−６Ａ程度）のドレイン電流Ｉｄｓｓが流れ得る。しかしながら、ＨＢＴ２２が遮断領域になりシャットダウンしている。従って、ＨＥＭＴ２１には、ドレイン電流Ｉｄｓｓが流れない。
従って、初段増幅回路２は、無駄な、ＨＢＴ２２のエミッタ電流即ちＨＥＭＴ２１のドレイン電流が流れることを抑制できるので、消費電力を抑制できる。
なお、カスコード接続回路の他のパターンとして、（１）基準電位側がＨＢＴ且つ高電位側がＨＢＴ、（２）基準電位側がＨＥＭＴ且つ高電位側がＨＥＭＴ、（３）基準電位側がＨＢＴ且つ高電位側がＨＥＭＴ、という３つのパターンが考え得る。
しかしながら、上記（１）のパターンでは、ＨＢＴは、ＨＥＭＴと比較して、動作ノイズが大きく、利得が低い。従って、上記（１）のパターンでは、第１の実施の形態の初段増幅回路２よりも電力利得が小さい。
また、上記（２）のパターンでは、ＨＥＭＴのゲート電圧が０Ｖであっても、無視できない程度のドレイン電流が流れてしまい、第１の実施の形態の初段増幅回路２よりも消費電力が大きい。
また、上記（３）のパターンでは、上記（１）のパターンと同様に、第１の実施の形態の初段増幅回路２よりも電力利得が小さい。
従って、第１の実施形態の初段増幅回路２の、基準電位側がＨＥＭＴ且つ高電位側がＨＢＴであるパターンが、電力利得を大きくできると共に、消費電力を抑制できるので、好適である。
なお、第１の実施の形態では、ＨＥＭＴ２１がエンハンスメント型であることとしたが、これに限定されない。ＨＥＭＴ２１は、デプレッション型であっても良い。デプレッション型のＨＥＭＴは、ゲートの閾値電圧が負である。従って、ＨＥＭＴ２１のゲート電圧Ｖｇｇを０Ｖとしても、ＨＥＭＴ２１を遮断（シャットダウン）することはできない。しかしながら、ＨＢＴ２２は、ベース電圧Ｖｂｂを０Ｖとすることで、遮断（シャットダウン）することができる。
従って、ＨＥＭＴ２１をデプレッション型としても、ＨＥＭＴ２１に無駄なドレイン電流が流れることを抑制できる。従って、電力増幅器１は、消費電力を抑制できる。
また、デプレッション型のＨＥＭＴは、エンハンスメント型のＨＥＭＴと比較して、同じゲート電圧が印加された場合に、より多くのドレイン電流を流すことができる。
従って、ＨＥＭＴ２１をデプレッション型とすることにより、ＨＥＭＴ２１をエンハンスメント型とした場合と比較して、初段増幅回路２の電力利得を向上することができる。従って、電力増幅器１は、同じサイズで、電力利得を向上することができる。これにより、電力増幅器１は、小型化、低コスト化を図ることができる。
電力増幅器１は、正電源だけで動作し、負電源を不要とすることができる。また、電力増幅器１は、電力利得を大きくすることができる。従って、電力増幅器１は、小型化を実現できるとともに、低コスト化を実現できる。
（第２の実施の形態）
図３は、本発明の第２の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第１の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路４ａは、第１の実施の形態の電力増幅器１の初段バイアス回路４と比較して、抵抗４８（図２参照）に代えて、抵抗４９を含む。抵抗４９の一端は、ＨＢＴ４３のエミッタに接続されている。抵抗４９の他端は、ノードＮ４２に接続されている。
初段バイアス回路４では、ノードＮ４２の電圧は、ノードＮ４１の電圧から、抵抗４８の電圧降下分及びＨＢＴ４３のベース−エミッタ間の電圧降下分を引いた電圧である。つまり、抵抗４８の抵抗値を調整することで、ＨＥＭＴ２１のゲート電圧を調整できる。
初段バイアス回路４ａでは、ノードＮ４２の電圧は、ノードＮ４１の電圧から、ＨＢＴ４３のベース−エミッタ間の電圧降下分及び抵抗４９の電圧降下分を引いた電圧である。
従って、抵抗４９の抵抗値を調整することで、ＨＥＭＴ２１のゲートのバイアス電圧を調整できる。従って、初段増幅回路２は、電力利得を調整できる。
但し、初段バイアス回路４では、抵抗４８は、ＨＢＴ４３のベースに接続されている。従って、抵抗４８の抵抗値のＨＥＭＴ２１のゲートのバイアス電圧への関与分は、ＨＢＴ４３の直流電流利得ｈＦＥの個体差（ばらつき）の影響を受けてしまう。従って、ノードＮ４２の電圧は、ＨＢＴ４３の直流電流利得ｈＦＥの個体差（ばらつき）の影響が大きい。
一方、初段バイアス回路４ａでは、抵抗４９は、ＨＢＴ４３のエミッタに接続されている。従って、抵抗４９の抵抗値のＨＥＭＴ２１のゲートのバイアス電圧への関与分は、ＨＢＴ４３の直流電流利得ｈＦＥの個体差（ばらつき）の影響を受けない。従って、ノードＮ４２の電圧は、ＨＢＴ４３の直流電流利得ｈＦＥの個体差（ばらつき）による影響が小さい。
従って、初段バイアス回路４ａは、初段バイアス回路４と比較して、初段増幅回路２の動作を更に安定させることができる。
なお、抵抗４９の抵抗値は、抵抗４８の抵抗値の１／ｈＦＥ倍とすると好適である。
（第３の実施の形態）
図４は、本発明の第３の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第１の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路４ｂは、第１の実施の形態の電力増幅器１の初段バイアス回路４と比較して、抵抗４８に加えて、抵抗４９を更に含む。抵抗４９の一端は、ＨＢＴ４３のエミッタに接続されている。抵抗４９の他端は、ノードＮ４２に接続されている。
初段バイアス回路４ｂでは、ノードＮ４２の電圧は、ノードＮ４１の電圧から、抵抗４８の電圧降下分、ＨＢＴ４３のベース−エミッタ間の電圧降下分及び抵抗４９の電圧降下分を引いた電圧である。つまり、抵抗４８又は抵抗４９の抵抗値を調整することで、ＨＥＭＴ２１のゲート電圧を調整できる。
初段バイアス回路４ｂは、抵抗４８及び４９によって、ＨＥＭＴ２１のゲート電圧を調整することができる。
第１の実施の形態の初段バイアス回路４（図２参照）、第２の実施の形態の初段バイアス回路４ａ（図３参照）、及び、第３の実施の形態の初段バイアス回路４ｂ（図４参照）に示したように、ＨＢＴ４３のベースとノードＮ４１との間、及び、ＨＢＴ４３のエミッタとノードＮ４２との間、の内の少なくとも１箇所に、抵抗が接続されると、好適である。
（第４の実施の形態）
図５は、本発明の第４の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第１の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路４ｃは、第１の実施の形態の初段バイアス回路４と比較して、キャパシタ５０を更に含む。キャパシタ５０の一端は、ＨＥＭＴ４１のゲートに接続されている。キャパシタ５０の他端は、基準電位に接続されている。
キャパシタ５０は、キャパシタ４７に加えて、高周波入力信号ＲＦｉｎの初段バイアス回路４ｃ内への混入による初段バイアス回路４ｃ内の電圧変動を更に抑制する。
従って、初段バイアス回路４ｃは、初段バイアス回路４と比較して、初段増幅回路２の動作を更に安定させることができる。
なお、キャパシタ５０の追加に伴い、キャパシタ４７を削除することも可能である。このようにしても、キャパシタ５０は、初段増幅回路２の動作を安定させることができる。
また、第４の実施の形態を、第２及び第３の実施の形態と組み合わせても良い。つまり、第２の実施の形態の初段バイアス回路４ａ（図３参照）において、ＨＥＭＴ４１のゲートと基準電位との間に、キャパシタ５０を設けても良い。同様に、第３の実施の形態の初段バイアス回路４ｂ（図４参照）において、ＨＥＭＴ４１のゲートと基準電位との間に、キャパシタ５０を設けても良い。そして、キャパシタ５０の追加に伴い、キャパシタ４７を削除しても良い。
（第５の実施の形態）
図６は、本発明の第５の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第１の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路４ｄは、第１の実施の形態の電力増幅器１の初段バイアス回路４と比較して、キャパシタ５０を更に含む。キャパシタ５０の一端は、ノードＮ４２に接続されている。キャパシタ５０の他端は、基準電位に接続されている。
キャパシタ５０は、キャパシタ４７に加えて、高周波入力信号ＲＦｉｎの初段バイアス回路４ｄ内への混入による初段バイアス回路４ｄ内の電圧変動を更に抑制する。
従って、初段バイアス回路４ｄは、初段バイアス回路４と比較して、初段増幅回路２の動作を更に安定させることができる。
なお、キャパシタ５０の追加に伴い、キャパシタ４７を削除することも可能である。このようにしても、キャパシタ５０は、初段増幅回路２の動作を安定させることができる。
つまり、ノードＮ４１と基準電位との間、ＨＥＭＴ４１のゲートと基準電位との間、及び、ノードＮ４２と基準電位との間、の内の少なくとも１箇所に、キャパシタが電気的に接続されると、好適である。
また、第５の実施の形態を、第２及び第３の実施の形態と組み合わせても良い。つまり、第２の実施の形態の初段バイアス回路４ａ（図３参照）において、ノードＮ４２と基準電位との間に、キャパシタ５０を設けても良い。同様に、第３の実施の形態の初段バイアス回路４ｂ（図４参照）において、ノードＮ４２と基準電位との間に、キャパシタ５０を設けても良い。そして、キャパシタ５０の追加に伴い、キャパシタ４７を削除しても良い。
（第６の実施の形態）
図７は、本発明の第６の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第１の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路４ｅは、第１の実施の形態の電力増幅器１の初段バイアス回路４と比較して、キャパシタ５１を更に含む。キャパシタ５１の一端は、ＨＥＭＴ４１のゲートに接続されている。キャパシタ５１の他端は、ＨＥＭＴ４１のドレインに接続されている。
キャパシタ５１は、キャパシタ４７に加えて、高周波入力信号ＲＦｉｎの初段バイアス回路４ｅ内への混入による初段バイアス回路４ｅ内の電圧変動を更に抑制する。
従って、初段バイアス回路４ｅは、初段バイアス回路４と比較して、初段増幅回路２の動作を更に安定させることができる。
図８は、本発明の第６の実施の形態の電力増幅器の初段バイアス回路の一部の回路構成を示す図である。詳細には、図８は、初段バイアス回路４ｅのＨＥＭＴ４１、抵抗４５及びキャパシタ５１の回路構成を示す図である。
図９は、本発明の第４の実施の形態の電力増幅器の初段バイアス回路の一部の回路構成を示す図である。詳細には、図９は、初段バイアス回路４ｃのＨＥＭＴ４１、抵抗４５及びキャパシタ５０の回路構成を示す図である。
ＨＥＭＴ４１の電圧増幅率をＡ４１とし、キャパシタ５０の静電容量値をＣ５０とし、キャパシタ５１の静電容量値をＣ５１とすると、次の式（４）が成り立つ場合に、図８の回路と図９の回路とは、電気的に等価と見なすことができる。その理由は、キャパシタ５１の静電容量は、ＨＥＭＴ４１による、ミラー効果と同様の効果によって、（１＋Ａ４１）倍されることになるからである。
Ｃ５１≒Ｃ５０／（１＋Ａ４１） ・・・（４）
従って、キャパシタ５１の静電容量値は、キャパシタ５０の静電容量値よりも、小さくすることができる。つまり、キャパシタ５１のサイズは、キャパシタ５０のサイズよりも小さくすることができる。
従って、初段バイアス回路４ｅは、初段バイアス回路４ｃと比較して、幾何学的面積を縮小できる。これにより、初段バイアス回路４ｅは、電力増幅器１の小型化を図ることができる。
なお、キャパシタ５１の追加に伴い、キャパシタ４７を削除することも可能である。このようにしても、キャパシタ５１は、初段増幅回路２の動作を安定させることができる。
また、第６の実施の形態を、第２及び第３の実施の形態と組み合わせても良い。つまり、第２の実施の形態の初段バイアス回路４ａ（図３参照）において、ＨＥＭＴ４１のゲートとＨＥＭＴ４１のドレインとの間に、キャパシタ５１を設けても良い。同様に、第３の実施の形態の初段バイアス回路４ｂ（図４参照）において、ＨＥＭＴ４１のゲートとＨＥＭＴ４１のドレインとの間に、キャパシタ５１を設けても良い。そして、キャパシタ５１の追加に伴い、キャパシタ４７を削除しても良い。
（第７の実施の形態）
図１０は、本発明の第７の実施の形態の電力増幅器の初段バイアス回路の回路構成を示す図である。なお、第１の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
初段バイアス回路４ｆは、第６の実施の形態の初段バイアス回路４ｅと比較して、キャパシタ５１の接続点が異なっている。初段バイアス回路４ｆでは、キャパシタ５１の一端は、ノードＮ４２に接続されている。キャパシタ５１の他端は、ＨＥＭＴ４１のドレインに接続されている。
キャパシタ５１は、キャパシタ４７に加えて、高周波入力信号ＲＦｉｎの初段バイアス回路４ｆ内への混入による初段バイアス回路４ｆ内の電圧変動を更に抑制する。
従って、初段バイアス回路４ｆは、第６の実施の形態の初段バイアス回路４ｅと同様に、初段増幅回路２の動作を更に安定させることができる。
また、第６の実施の形態と同様の理由により、キャパシタ５１の静電容量値は、キャパシタ５０（図６参照）の静電容量値よりも、小さくすることができる。つまり、キャパシタ５１のサイズは、キャパシタ５０のサイズよりも小さくすることができる。
従って、初段バイアス回路４ｆは、初段バイアス回路４ｅと同様に、電力増幅器１の小型化を図ることができる。
なお、キャパシタ５１の追加に伴い、キャパシタ４７を削除することも可能である。このようにしても、キャパシタ５１は、初段増幅回路２の動作を安定させることができる。
つまり、ノードＮ４１と基準電位との間、ＨＥＭＴ４１のゲートとドレインとの間、及び、ノードＮ４２とＨＥＭＴ４１のドレインとの間、の内の少なくとも１箇所に、キャパシタが電気的に接続されると、好適である。
また、第７の実施の形態を、第２及び第３の実施の形態と組み合わせても良い。つまり、第２の実施の形態の初段バイアス回路４ａ（図３参照）において、ＨＥＭＴ４１のゲートとＨＥＭＴ４１のドレインとの間に、キャパシタ５１を設けても良い。同様に、第３の実施の形態の初段バイアス回路４ｂ（図４参照）において、ＨＥＭＴ４１のゲートとＨＥＭＴ４１のドレインとの間に、キャパシタ５１を設けても良い。そして、キャパシタ５１の追加に伴い、キャパシタ４７を削除しても良い。
（第８の実施の形態）
第１の実施の形態の初段バイアス回路４（図２参照）では、制御信号Ｓがローレベルになることによって基準電流Ｉ１が０Ａになった場合に、ノードＮ４１の電位が基準電位まで自然に低下することを利用して、ＨＢＴ２２が遮断（シャットダウン）することとしていた。しかしながら、何らかの要因が作用することにより、ノードＮ４１の電位が変動することによってＨＢＴ２２がオン状態になってしまい、ＨＢＴ２２のエミッタ電流即ちＨＥＭＴ２１のドレイン電流が流れてしまうことが、考えられる。何らかの要因は、高周波入力信号ＲＦｉｎが入力されることが例示されるが、これに限定されない。
第８の実施の形態は、何らかの要因が作用したとしても、ＨＢＴ２２のエミッタ電流即ちＨＥＭＴ２１のドレイン電流が流れてしまうことを、抑制する。
図１１は、本発明の第８の実施の形態の電力増幅器の回路構成を示す図である。なお、第１の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
基準電流生成回路１１ｇは、定電流回路７１と、制御回路７２と、スイッチＳＷ１及びＳＷ２と、を含む。スイッチＳＷ１は、定電流回路７１の、基準電流Ｉ１を出力する端子と基準電位との間に接続されている。スイッチＳＷ２は、定電流回路７１の、基準電流Ｉ２を出力する端子と基準電位との間に接続されている。
制御回路７２には、制御信号Ｓが入力される。制御回路７２は、制御信号Ｓがハイレベルの場合には、一定の基準電流Ｉ１（Ｉ１＞０）及び一定の基準電流Ｉ２（Ｉ２＞０）を出力するように、定電流回路７１を制御する。また、制御回路７２は、スイッチＳＷ１及びＳＷ２をオフ状態に制御する。基準電流Ｉ１は、初段バイアス回路４に入力される。これにより、初段増幅回路２は、増幅を行う。基準電流Ｉ２は、出力段バイアス回路５に入力される。これにより、出力段増幅回路３は、増幅を行う。
制御回路７２は、制御信号Ｓがローレベルの場合には、基準電流Ｉ１及び基準電流Ｉ２を０Ａにするように、定電流回路７１を制御する。また、制御回路７２は、スイッチＳＷ１及びＳＷ２をオン状態に制御する。これにより、ノードＮ４１及びＮ５１は、基準電位に固定される。
電力増幅器１ｇでは、何らかの要因が作用したとしても、ノードＮ４１は、基準電位に固定される。従って、ＨＢＴ２２は、遮断（シャットダウン）状態に固定される。これにより、電力増幅器１ｇは、無駄な、ＨＢＴ２２のエミッタ電流即ちＨＥＭＴ２１のドレイン電流が流れてしまうことを抑制できるので、消費電力を抑制できる。
また、第８の実施の形態を、第２から第７の実施の形態と組み合わせても良い。つまり、各実施の形態において、基準電流生成回路１１を基準電流生成回路１１ｇに置き換えても良い。
（第９の実施の形態）
図１２は、本発明の第９の実施の形態の電力増幅器の回路構成を示す図である。なお、第１の実施の形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
電力増幅器１の構成要素の内、初段増幅回路２、出力段増幅回路３、初段バイアス回路４、出力段バイアス回路５、第１の整合回路８、第２の整合回路９は、１個の化合物半導体チップ２００上に形成される。
化合物半導体チップ２００は、次のウエハを用いて作成される。ウエハは、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）を利用して、半絶縁性ＧａＡｓ（ヒ化ガリウム）基板上にエピタキシャル成長した多層の半導体膜を含む、エピタキシャルウエハである。
図１３は、本発明の第９の実施の形態の半導体チップの一部の断面図である。なお、１個の化合物半導体チップ２００上にＨＢＴ及びＨＥＭＴを形成すると言う観点を主に説明するために、抵抗、キャパシタ、インダクタ、配線、パッド、ハンダバンプ並びにＣｕピラーバンプ等の半導体部品、及び、絶縁膜等の記載は、省略する。
化合物半導体チップ２００は、ＨＢＴが形成されたＨＢＴ形成領域２００Ｈと、ＨＥＭＴが形成されたＨＥＭＴ形成領域２００Ｆと、を含む。ＨＢＴ形成領域２００ＨとＨＥＭＴ形成領域２００Ｆとの間には、アイソレーション領域２４０が形成されている。アイソレーション領域２４０は、イオン注入絶縁化によって、形成される。アイソレーション領域２４０は、ＨＢＴ形成領域２００ＨとＨＥＭＴ形成領域２００Ｆとの間を電気的に絶縁する。
半絶縁性ＧａＡｓ基板２０１上には、アンドープＧａＡｓ第１バッファ層２０２、アンドープＡｌＧａＡｓ（ヒ化アルミニウムガリウム）第２バッファ層２０３、ｐ型ＡｌＧａＡｓ第３バッファ層２０４、ｎ型ＡｌＧａＡｓ第１キャリア供給層２０５、アンドープＡｌＧａＡｓ第１スペーサ層２０６、アンドープＧａＡｓ第２スペーサ層２０７、アンドープＩｎＧａＡｓ（ヒ化インジウムガリウム）チャネル層２０８、アンドープＧａＡｓ第３スペーサ層２０９、アンドープＡｌＧａＡｓ第４スペーサ層２１０、ｎ型ＡｌＧａＡｓ第２キャリア供給層２１１、アンドープＡｌＧａＡｓショットキー層２１２、アンドープＩｎＧａＰ（リン化インジウムガリウム）第１エッチングストッパ層２１３、及び、ｎ型ＧａＡｓ第１コンタクト層２１４が、この順序で積層されている。
これらの、アンドープＧａＡｓ第１バッファ層２０２からｎ型ＧａＡｓ第１コンタクト層２１４までは、ＨＢＴ形成領域２００ＨとＨＥＭＴ形成領域２００Ｆとで、共通する。
ＨＢＴ形成領域２００Ｈにおいて、ｎ型ＧａＡｓ第１コンタクト層２１４上には、アンドープＩｎＧａＰ第２エッチングストッパ層２１５、ｎ型ＧａＡｓサブコレクタ層２１６、ｎ型ＧａＡｓコレクタ層２１７、ｐ型ＧａＡｓベース層２１８、ｎ型ＩｎＧａＰエミッタ層２１９、ｎ型ＧａＡｓキャップ層２２０、及び、ｎ型ＩｎＧａＡｓ第２コンタクト層２２１が、この順序で積層されている。
また、ＨＢＴ形成領域２００Ｈにおいて、ｎ型ＧａＡｓサブコレクタ層２１６上には、コレクタ電極２３３が形成されている。コレクタ電極２３３は、ＡｕＧｅ、Ｎｉ、Ａｕの順序で積層された多層金属膜で形成されている。コレクタ電極２３３の最下層のＡｕＧｅが、ｎ型ＧａＡｓサブコレクタ層２１６に接している。
また、ＨＢＴ形成領域２００Ｈにおいて、ｐ型ＧａＡｓベース層２１８上には、ベース電極２３４が形成されている。ベース電極２３４は、Ｐｔ、Ｔｉ、Ｐｔ、Ａｕの順序で積層された多層金属膜で形成されている。ベース電極２３４の最下層のＰｔが、ｎ型ＩｎＧａＰエミッタ層２１９を貫通して、ｐ型ＧａＡｓベース層２１８に接している。
また、ＨＢＴ形成領域２００Ｈにおいて、ｎ型ＩｎＧａＡｓ第２コンタクト層２２１上には、エミッタ電極２３５が形成されている。エミッタ電極２３５は、Ｍｏ、Ｔｉ、Ｐｔ、Ａｕの順序で積層された多層金属膜で形成されている。エミッタ電極２３５の最下層のＭｏが、ｎ型ＩｎＧａＡｓ第２コンタクト層２２１に接している。
ＨＥＭＴ形成領域２００Ｆにおいて、アンドープＡｌＧａＡｓショットキー層２１２上には、ゲート電極２３０が形成されている。ゲート電極２３０は、Ｔｉ、Ｐｔ、及び、Ａｕの順序で積層された多層金属膜で形成されている。ゲート電極２３０の最下層のＴｉが、アンドープＡｌＧａＡｓショットキー層２１２に接している。
また、ＨＥＭＴ形成領域２００Ｆにおいて、ｎ型ＧａＡｓ第１コンタクト層２１４上には、ソース電極２３１が形成されている。ソース電極２３１は、ＡｕＧｅ、Ｎｉ、及び、Ａｕの順序で積層された多層金属膜で形成されている。ソース電極２３１の最下層のＡｕＧｅが、ｎ型ＧａＡｓ第１コンタクト層２１４に接している。
また、ＨＥＭＴ形成領域２００Ｆにおいて、ｎ型ＧａＡｓ第１コンタクト層２１４上には、ドレイン電極２３２が形成されている。ドレイン電極２３２は、ＡｕＧｅ、Ｎｉ、及び、Ａｕの順序で積層された多層金属膜で形成されている。ドレイン電極２３２の最下層のＡｕＧｅが、ｎ型ＧａＡｓ第１コンタクト層２１４に接している。
ＨＥＭＴ形成領域２００Ｆ内に形成されたＨＥＭＴにおいて、キャリア供給層から発生した電子がチャネル層に二次元電子ガスとして存在することにより、電流が流れる。第９の実施の形態では、アンドープＩｎＧａＡｓチャネル層２０８の下層側に、ｎ型ＡｌＧａＡｓ第１キャリア供給層２０５が配置されている。アンドープＩｎＧａＡｓチャネル層２０８の上層側に、ｎ型ＡｌＧａＡｓ第２キャリア供給層２１１が配置されている。このため、アンドープＩｎＧａＡｓチャネル層２０８に存在する二次元電子ガスの濃度を高くすることができ、ＨＥＭＴの電流駆動能力を高くすることができる。
従って、化合物半導体チップ２００は、電力増幅器１の電力利得を向上させることができる。
なお、第９の実施の形態と他の実施の形態とを組み合わせても良い。即ち、第９の実施の形態の初段バイアス回路４に代えて、第２の実施の形態の初段バイアス回路４ａ、第３の実施の形態の初段バイアス回路４ｂ、第４の実施の形態の初段バイアス回路４ｃ、第５の実施の形態の初段バイアス回路４ｄ、第６の実施の形態の初段バイアス回路４ｅ、又は、第７の実施の形態の初段バイアス回路４ｆを、化合物半導体チップ２００上に形成しても良い。
なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
１、１ｇ 電力増幅器
２ 初段増幅回路
３ 出力段増幅回路
４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ 初段バイアス回路
５ 出力段バイアス回路
６、７ チョークインダクタ
８ 第１の整合回路
９ 第２の整合回路
１０ 第３の整合回路
１１、１１ｇ 基準電流生成回路
２１、４１ 高電子移動度トランジスタ
２２、３１、４２、４３、６１、６２ ヘテロ接合バイポーラトランジスタ
４４、４５、４６、４８、４９、６３、６４ 抵抗
４７、５０、５１、６５ キャパシタ
７１ 定電流回路
７２ 制御回路
２００ 化合物半導体チップ

Claims (9)

  1. ソースが基準電位に電気的に接続され、ゲートに高周波入力信号が入力される第１の高電子移動度トランジスタと、エミッタが前記第１の高電子移動度トランジスタのドレインに電気的に接続され、ベースが交流的に基準電位に電気的に接続され、コレクタに直流電力が供給され、コレクタから高周波信号を出力する第１のヘテロ接合バイポーラトランジスタと、を含む初段増幅回路と、
    エミッタが基準電位に電気的に接続され、ベースに前記第１のヘテロ接合バイポーラトランジスタから出力された前記高周波信号が入力され、コレクタに直流電力が供給され、コレクタから高周波出力信号を出力する第２のヘテロ接合バイポーラトランジスタを含む出力段増幅回路と、
    前記第１の高電子移動度トランジスタのゲート、及び、前記第１のヘテロ接合バイポーラトランジスタのベースにバイアス電圧を出力する初段バイアス回路と、
    前記第２のヘテロ接合バイポーラトランジスタのベースにバイアス電圧を出力する出力段バイアス回路と、
    を備える、電力増幅器。
  2. 請求項１に記載の電力増幅器であって、
    前記第１の高電子移動度トランジスタは、デプレッション型である、
    電力増幅器。
  3. 請求項１又は２に記載の電力増幅器であって、
    前記初段バイアス回路は、
    基準電流が供給され、前記第１のヘテロ接合バイポーラトランジスタのベースに電気的に接続された第１のノードと、
    ソースが基準電位に電気的に接続された第２の高電子移動度トランジスタと、
    エミッタが前記第２の高電子移動度トランジスタのドレインに電気的に接続され、ベース及びコレクタが前記第１のノードに電気的に接続された第３のヘテロ接合バイポーラトランジスタと、
    コレクタが電源電位に電気的に接続され、ベースが前記第１のノードに電気的に接続され、エミッタが第２のノードに電気的に接続された第４のヘテロ接合バイポーラトランジスタと、
    前記第２のノードと前記第１の高電子移動度トランジスタのゲートとの間に電気的に接続された第１の抵抗と、
    前記第２のノードと前記第２の高電子移動度トランジスタのゲートとの間に電気的に接続された第２の抵抗と、
    前記第２のノードと基準電位との間に電気的に接続された第３の抵抗と、
    を含む、
    電力増幅器。
  4. 請求項３に記載の電力増幅器であって、
    前記第４のヘテロ接合バイポーラトランジスタのベースと前記第１のノードとの間、及び、前記第４のヘテロ接合バイポーラトランジスタのエミッタと前記第２のノードとの間、の内の少なくとも１箇所に、抵抗が電気的に接続されている、
    電力増幅器。
  5. 請求項４に記載の電力増幅器であって、
    前記第４のヘテロ接合バイポーラトランジスタのエミッタと前記第２のノードとの間に、抵抗が電気的に接続されている、
    電力増幅器。
  6. 請求項３から５のいずれか１項に記載の電力増幅器であって、
    前記第１のノードと基準電位との間、前記第２のノードと基準電位との間、前記第２の高電子移動度トランジスタのゲートと基準電位との間、前記第２の高電子移動度トランジスタのゲートとドレインとの間、及び、前記第２のノードと前記第２の高電子移動度トランジスタのドレインとの間、の内の少なくとも１箇所に、キャパシタが電気的に接続されている、
    電力増幅器。
  7. 請求項６に記載の電力増幅器であって、
    前記第２の高電子移動度トランジスタのゲートとドレインとの間又は前記第２のノードと前記第２の高電子移動度トランジスタのドレインとの間に、キャパシタが電気的に接続されている、
    電力増幅器。
  8. 請求項３から７のいずれか１項に記載の電力増幅器であって、
    制御信号に基づいて、前記基準電流を前記第１のノードに出力する基準電流生成回路を更に備え、
    前記基準電流生成回路は、
    前記基準電流を前記第１のノードに出力可能な定電流回路と、
    前記第１のノードと基準電位との間を電気的に接続可能なスイッチと、
    前記制御信号が第１の値の場合には、前記基準電流を出力するように前記定電流回路を制御するとともに、前記第１のノードと基準電位との間を電気的に接続しないように前記スイッチを制御し、前記制御信号が第２の値の場合には、前記基準電流を出力しないように前記定電流回路を制御するとともに、前記第１のノードと基準電位との間を電気的に接続するように前記スイッチを制御する、制御回路と、
    を含む、
    電力増幅器。
  9. 請求項１から７のいずれか１項に記載の電力増幅器の内の、少なくとも前記初段増幅回路、前記出力段増幅回路、前記初段バイアス回路、及び、前記出力段バイアス回路、が同一の化合物半導体チップ上に形成された、化合物半導体装置。
JP2018140613A 2017-11-20 2018-07-26 電力増幅器及び化合物半導体装置 Pending JP2019097152A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107135091A TWI681622B (zh) 2017-11-20 2018-10-04 功率放大器以及化合物半導體裝置
US16/192,890 US10778159B2 (en) 2017-11-20 2018-11-16 Power amplifier and compound semiconductor device
CN201811389121.4A CN109818580B (zh) 2017-11-20 2018-11-20 功率放大器以及化合物半导体装置
US16/995,902 US11309852B2 (en) 2017-11-20 2020-08-18 Power amplifier and compound semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017222992 2017-11-20
JP2017222992 2017-11-20

Publications (1)

Publication Number Publication Date
JP2019097152A true JP2019097152A (ja) 2019-06-20

Family

ID=66972168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018140613A Pending JP2019097152A (ja) 2017-11-20 2018-07-26 電力増幅器及び化合物半導体装置

Country Status (3)

Country Link
US (1) US11309852B2 (ja)
JP (1) JP2019097152A (ja)
TW (1) TWI681622B (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617927A (en) 1984-02-29 1986-10-21 Aspen Laboratories, Inc. Electrosurgical unit
US5838031A (en) 1996-03-05 1998-11-17 Trw Inc. Low noise-high linearity HEMT-HBT composite
US5923217A (en) * 1997-06-27 1999-07-13 Motorola, Inc. Amplifier circuit and method for generating a bias voltage
US5920230A (en) 1997-10-21 1999-07-06 Trw Inc. HEMT-HBT cascode distributed amplifier
US6204728B1 (en) 1999-01-28 2001-03-20 Maxim Integrated Products, Inc. Radio frequency amplifier with reduced intermodulation distortion
US7348855B2 (en) 2006-03-30 2008-03-25 Texas Instruments Incorporated Bias circuitry for cascode transistor circuit
JP4332570B2 (ja) * 2006-09-29 2009-09-16 シャープ株式会社 バイアス回路および電力増幅器
JP2010278521A (ja) 2009-05-26 2010-12-09 Mitsubishi Electric Corp 電力増幅器
FR2959077B1 (fr) 2010-04-19 2012-08-17 Alcatel Lucent Amplificateur a faible facteur de bruit, a gain variable et de puissance
US9294056B2 (en) * 2013-03-12 2016-03-22 Peregrine Semiconductor Corporation Scalable periphery tunable matching power amplifier
US9595933B2 (en) * 2013-12-30 2017-03-14 Lansus Technologies Inc. Power amplifier device and circuits
US9520836B1 (en) 2015-08-13 2016-12-13 Raytheon Company Multi-stage amplifier with cascode stage and DC bias regulator
US10181820B2 (en) * 2016-05-17 2019-01-15 Skyworks Solutions, Inc. Power amplification system with envelope-based bias
JP2017225104A (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 電力増幅回路
US10230332B2 (en) 2016-08-18 2019-03-12 Skyworks Solutions, Inc. Apparatus and methods for biasing low noise amplifiers
US10461705B2 (en) * 2017-03-27 2019-10-29 Skyworks Solutions, Inc. Apparatus and methods for oscillation suppression of cascode power amplifiers
US10587225B2 (en) * 2018-07-24 2020-03-10 Psemi Corporation Transient stabilized cascode biasing
EP3826172A1 (en) * 2019-11-21 2021-05-26 Nxp B.V. Rf amplifier

Also Published As

Publication number Publication date
TW201929426A (zh) 2019-07-16
TWI681622B (zh) 2020-01-01
US11309852B2 (en) 2022-04-19
US20200382083A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US7928804B2 (en) Power amplifier
TWI645669B (zh) 功率放大電路
US9276526B2 (en) Amplifier with variable feedback impedance
US7439805B1 (en) Enhancement-depletion Darlington device
JPWO2018179088A1 (ja) 電流再利用型電界効果トランジスタ増幅器
US8633771B2 (en) Power amplifier
US11070176B2 (en) Amplifier linearization and related apparatus thereof
US9083291B2 (en) Low voltage high efficiency gallium arsenide power amplifier
Green et al. Cascode connected algan/gan hemts on sic substrates
US6664842B1 (en) FET active load and current source
TWI642272B (zh) 具有加強線性之分離偏壓射頻功率放大器
CN113765487A (zh) 用以提高低噪声放大器的线性度的可调电容器
CN109818580B (zh) 功率放大器以及化合物半导体装置
JP2006279316A (ja) スイッチ回路装置
US7154340B2 (en) Circuit for increasing the unity gain crossover frequency of an amplifier element
US11309852B2 (en) Power amplifier and compound semiconductor device
Kobayashi et al. Sub-1.3 dB noise figure direct-coupled MMIC LNAs using a high current-gain 1-/spl mu/m GaAs HBT technology
Yokoyama et al. Low current dissipation pseudomorphic MODFET MMIC power amplifier for PHS operating with a 3.5 V single voltage supply
US8248166B2 (en) Triplet transconductor
JP2021106376A (ja) 電力増幅回路
US11128264B1 (en) Bias compensation circuit and amplifying module
US9641130B2 (en) Low noise amplifier with noise and linearity improvement
Tu et al. DC and RF characteristics of E-mode Ga/sub 0.51/In/sub 0.49/P-In/sub 0.15/Ga/sub 0.85/As pseudomorphic HEMTs
US8717092B1 (en) Current mirror circuit
US20210288612A1 (en) Bias Compensation Circuit and Amplifying Module