TWI681622B - 功率放大器以及化合物半導體裝置 - Google Patents

功率放大器以及化合物半導體裝置 Download PDF

Info

Publication number
TWI681622B
TWI681622B TW107135091A TW107135091A TWI681622B TW I681622 B TWI681622 B TW I681622B TW 107135091 A TW107135091 A TW 107135091A TW 107135091 A TW107135091 A TW 107135091A TW I681622 B TWI681622 B TW I681622B
Authority
TW
Taiwan
Prior art keywords
circuit
node
electrically connected
output
primary
Prior art date
Application number
TW107135091A
Other languages
English (en)
Other versions
TW201929426A (zh
Inventor
大部功
田中聡
筒井孝幸
梅本康成
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW201929426A publication Critical patent/TW201929426A/zh
Application granted granted Critical
Publication of TWI681622B publication Critical patent/TWI681622B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供一種能夠抑制耗電的功率放大器以及化合物半導體裝置。功率放大器具備初級放大電路、輸出級放大電路、初級偏壓電路和輸出級偏壓電路。初級放大電路包括：第一高電子移動率電晶體，源極與基準電位電性連接，閘極被輸入高頻輸入信號；和第一異質接合雙極性電晶體，射極與第一高電子移動率電晶體的汲極電性連接，基極與交流基準電位電性連接，集極被供給直流電力，從集極輸出高頻信號。輸出級放大電路包括第二異質接合雙極性電晶體，射極與基準電位電性連接，基極被輸入從第一異質接合雙極性電晶體輸出的高頻信號，集極被供給直流電力，從集極輸出高頻輸出信號。

Description

功率放大器以及化合物半導體裝置
本發明涉及功率放大器以及化合物半導體裝置。
現在，移動通信系統正要從第四代(4G)向第五代(5G)轉換。在第五代的移動通信系統中，也採用頻率比第四代高的波段。隨著頻率變高，高頻電路中的功率損耗也變大。由此，對於作為第五代的通信裝置(例示有行動電話裝置)的主要部件之一的高頻功率放大器，更高增益化、高輸出化的要求變強。
在下述的專利文獻1中，記載有初級放大元件以及後級放大元件形成於相同的GaAs基板上的功率放大器。初級放大元件為增強型場效電晶體，後級放大元件為異質接合雙極性電晶體。
先前技術文獻
專利文獻
專利文獻1：日本特開2010-278521號公報
在專利文獻1記載的功率放大器中，為了僅利用正電源進行動作 而不需要負電源，作為初級放大元件使用增強型場效電晶體。
一般，即使將閘極電壓設為0V，使用了化合物半導體的增強型場效電晶體也流過不能忽視的程度(例如，1×10-6A程度)的汲極電流Idss，無法完全遮斷。該汲極電流Idss是溫度越高，變得越多。作為其結果，存在通信裝置的電池的耗電變多的問題。如果電池的耗電變多，則連續通話時間變短。
本發明是鑒於上述而完成的，其目的在於能夠抑制耗電。
本發明的一方面的功率放大器具備：初級放大電路，包括：第一高電子移動率電晶體，源極與基準電位電性連接，閘極被輸入高頻信號；和第一異質接合雙極性電晶體，射極與第一高電子移動率電晶體的汲極電性連接，基極與交流基準電位電性連接，集極被供給直流電力，從集極輸出高頻信號；輸出級放大電路，包括：第二異質接合雙極性電晶體，射極與基準電位電性連接，基極被輸入從第一異質接合雙極性電晶體輸出的高頻信號，集極被供給直流電力，從集極輸出高頻輸出信號；初級偏壓電路，向第一高電子移動率電晶體的閘極以及第一異質接合雙極性電晶體的基極輸出偏壓電壓；和輸出級偏壓電路，向第二異質接合雙極性電晶體的基極輸出偏壓電壓。
在該結構中，在第一高電子移動率電晶體的閘極電壓以及第一異質接合雙極性電晶體的基極電壓為0V的情況下，第一異質接合雙極性電晶體成為遮斷區域，射極電流不流過，而關閉。因此，汲極電流不流過第一高電子移動率電晶體。因此，功率放大器由於能夠抑制無用的電流流過，由此能夠抑制耗電。
根據本發明，能夠抑制耗電。
1、1g‧‧‧功率放大器
2‧‧‧初級放大電路
3‧‧‧輸出級放大電路
4、4a、4b、4c、4d、4e、4f‧‧‧初級偏壓電路
5‧‧‧輸出級偏壓電路
6、7‧‧‧扼流圈電感器(choke inductor)
8‧‧‧第一匹配電路
9‧‧‧第二匹配電路
10‧‧‧第三匹配電路
11、11g‧‧‧基準電流生成電路
21、41‧‧‧高電子移動率電晶體
22、31、42、43、61、62‧‧‧異質接合雙極性電晶體
44、45、46、48、49、63、64‧‧‧電阻
47、50、51、65‧‧‧電容器
71‧‧‧定電流電路
72‧‧‧控制電路
200‧‧‧化合物半導體晶片
圖1是示出第一實施方式的功率放大器的結構的圖。
圖2是示出第一實施方式的功率放大器的電路結構的圖。
圖3是示出第二實施方式的功率放大器的初級偏壓電路的電路結構的圖。
圖4是示出第三實施方式的功率放大器的初級偏壓電路的電路結構的圖。
圖5是示出第四實施方式的功率放大器的初級偏壓電路的電路結構的圖。
圖6是示出第五實施方式的功率放大器的初級偏壓電路的電路結構的圖。
圖7是示出第六實施方式的功率放大器的初級偏壓電路的電路結構的圖。
圖8是示出第六實施方式的功率放大器的初級偏壓電路的一部分的電路結構的圖。
圖9是示出第四實施方式的功率放大器的初級偏壓電路的一部分的電路結構的圖。
圖10是示出第七實施方式的功率放大器的初級偏壓電路的電路結構的圖。
圖11是示出第八實施方式的功率放大器的電路結構的圖。
圖12是示出第九實施方式的功率放大器的電路結構的圖。
圖13是第九實施方式的半導體晶片的一部分的剖視圖。
以下，基於附圖，對本發明的功率放大器的實施方式進行詳細地說明。另外，本發明並不被該實施方式限定。各實施方式只是例示，當然能夠進行不同實施方式所示的結構的局部置換或組合。在第二實施方式以後，省略與第一實施方式共同的事項的描述，僅對不同點進行說明。特別是，關於由同樣的結構帶來的同樣的作用效果，在每個實施方式中不一一贅述。
(第一實施方式)
圖1是示出本發明的第一實施方式的功率放大器的結構的圖。功率放大器1在以行動電話裝置作為例示的移動體通信裝置中，能夠用於將聲音、資料等各種信號向基地台發送。
功率放大器1對從前級的電路輸入的高頻輸入信號RFin進行放大。而且，功率放大器1將放大後的高頻輸出信號RFout向後級的電路輸出。前級的電路例示有調整調製信號的功率的發送功率控制電路，但不限於此。後級的電路例示有進行針對高頻輸出信號RFout的濾波等而發送至天線的前端電路，但不限於此。高頻輸入信號RFin的頻率例示有幾GHz(gigahertz)~幾十GHz的程度，但不限於此。
功率放大器1包括：初級放大電路2，對高頻輸入信號RFin進行放大，並輸出放大後的高頻信號RFamp；和輸出級放大電路3，對高頻信號RFamp進行放大，輸出放大後的高頻輸出信號RFout。初級放大電路2以及輸出級放大電路3構成二級的放大電路。另外，放大電路的級數不限於二級，可以是一級，也可以是三級以上。
此外，功率放大器1包括對初級放大電路2的電偏壓狀態進行設定的初級偏壓電路4。初級偏壓電路4將偏壓電壓輸出到初級放大電路2。此外，功率放大器1包括對輸出級放大電路3的電偏壓狀態進行設定的輸出級偏壓電路5。輸出級偏壓電路5將偏壓電壓輸出到輸出級放大電路3。
此外，功率放大器1包括連接於電源電位Vcc和初級放大電路2之間的扼流圈電感器6。此外，功率放大器1包括連接於電源電位Vcc和輸出級放大電路3之間的扼流圈電感器7。扼流圈電感器6以及扼流圈電感器7承擔對交流電力(AC power)進行扼流的功能。
扼流圈電感器6以及扼流圈電感器7相對於高頻輸入信號RFin、 高頻信號RFamp以及高頻輸出信號RFout的頻帶具有足夠高的阻抗。換句話說，扼流圈電感器6以及扼流圈電感器7的阻抗在考慮到高頻輸入信號RFin、高頻信號RFamp以及高頻輸出信號RFout的頻帶時，可以忽視。此外，扼流圈電感器6以及扼流圈電感器7抑制高頻輸入信號RFin、高頻信號RFamp以及高頻輸出信號RFout向電源電路的耦合。
此外，功率放大器1包括：第一匹配電路8，進行前級的電路和初級放大電路2之間的阻抗匹配；第二匹配電路9，進行初級放大電路2和輸出級放大電路3之間的阻抗匹配；和第三匹配電路10，進行輸出級放大電路3和後級的電路之間的阻抗匹配。第一匹配電路8、第二匹配電路9以及第三匹配電路10的各自能夠使用電容器、電感器、電阻而構成。
此外，功率放大器1包括將基準電流I1輸出到初級偏壓電路4，並且，將基準電流I2輸出到輸出級偏壓電路5的基準電流生成電路11。另外，輸出級偏壓電路5和初級偏壓電路4的基準電流生成電路也可以分別構成。
基準電流生成電路11在從外部電路供給的控制信號S為高位準的情況下，將正的固定的基準電流I1(I1>0)輸出到初級偏壓電路4，並且，將正的固定的基準電流I2(I2>0)輸出到輸出級偏壓電路5。另一方面，基準電流生成電路11在控制信號S為低位準的情況下，將基準電流I1設為0A，將基準電流I2設為0A。
控制信號S的高位準與本公開的“第一值”對應。控制信號S的低位準與本公開的“第二值”對應。
基準電流生成電路11例如可以由電流源以及電流鏡連接的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金屬氧化物半導體場效電晶體)構成。外部電路例示有CPU(Central Processing Unit：中央處理器)，但不限於此。外部電路能夠藉由將高位準的控制信號S輸出到基準電 流生成電路11，從而使功率放大器1動作。另一方面，外部電路能夠藉由將低位準的控制信號S輸出到基準電流生成電路11，從而使功率放大器1停止(遮斷、關閉)。換句話說，外部電路能夠藉由控制信號S控制功率放大器1的動作以及停止(遮斷、關閉)。
初級偏壓電路4生成與從基準電流生成電路11輸出的基準電流I1對應的偏壓電壓，將生成的偏壓電壓輸出到初級放大電路2。輸出級偏壓電路5生成與從基準電流生成電路11輸出的基準電流I2對應的偏壓電壓，將生成的偏壓電壓輸出到輸出級放大電路3。
圖2是示出本發明的第一實施方式的功率放大器的電路結構的圖。
初級放大電路2包括增強型高電子移動率電晶體(High Electron Mobility Transistor：HEMT)21和異質接合雙極性電晶體(Heterojunction Bipolar Transistor：HBT)22。以下，將高電子移動率電晶體稱為HEMT，將異質接合雙極性電晶體稱為HBT。
HEMT21與本公開的“第一高電子移動率電晶體”對應。HBT22與本公開的“第一異質接合雙極性電晶體”對應。
在第一實施方式中，HEMT也可以是電性並聯連接了單位電晶體(unit transistor)的多指HEMT。HBT也可以是電性並聯連接了單位電晶體的多指HBT。
HEMT21的源極與基準電位連接。基準電位例示有接地電位，但不限於此。從初級偏壓電路4輸入偏壓電壓到HEMT21的閘極。HEMT21的汲極與HBT22的射極連接。換句話說，HEMT21為源極接地電路。
HBT22的射極與HEMT21的汲極連接。從初級偏壓電路4輸入偏壓電壓到HBT22的基極。HBT22的集極經由扼流圈電感器6，與電源電位Vcc連 接。如後前述，HBT22的基極藉由初級偏壓電路4而交流地接地。換句話說，HBT22為基極接地電路。
如上所述，HEMT21的源極與基準電位連接，HEMT21的汲極與HBT 22的射極連接，HBT22的集極經由扼流圈電感器6與電源電位Vcc連接。換句話說，HEMT21以及HBT22構成共射共基連接電路(cascode connected circuit)。
輸出級放大電路3包括HBT31。HBT31的射極與基準電位連接。從輸出級偏壓電路5輸入偏壓電壓到HBT31的基極。HBT31的集極經由扼流圈電感器7，與電源電位Vcc連接。換句話說，HBT31為射極接地電路。
HBT31與本公開的“第二異質接合雙極性電晶體”對應。
高頻輸入信號RFin在通過第一匹配電路8後輸入到HEMT21的閘極。HEMT21以及HBT22將放大了高頻輸入信號RFin的高頻信號RFamp從HBT22的集極輸出到第二匹配電路9。高頻信號RFamp在通過第二匹配電路9後輸入到HBT31的基極。HBT31將放大了高頻信號RFamp的高頻輸出信號RFout從HBT31的集極輸出。
初級偏壓電路4包括HEMT41、HBT42以及HBT43、電阻44、電阻45、電阻46以及電阻48、電容器47。
HEMT41的源極與基準電位連接。HEMT41的閘極經由電阻45與節點N42連接。HEMT41的汲極與HBT42的射極連接。HBT42的基極以及集極與節點N41連接。
節點N41與本公開的“第一節點”對應。節點N42與本公開的“第二節點”對應。HEMT41與本公開的“第二高電子移動率電晶體”對應。HBT42與本公開的“第三異質接合雙極性電晶體”對應。
電阻48的一端與節點N41連接。電阻48的另一端與HBT43的基 極連接。HBT43的集極與電源電位Vbatt連接。電源電位Vbatt可以與電源電位Vcc相同，也可以不同。HBT43的射極與節點N42連接。
HBT43與本公開的“第四異質接合雙極性電晶體”對應。
電阻44的一端、電阻45的一端以及電阻46的一端與節點N42連接。電阻44的另一端與HEMT21的閘極連接。電阻45的另一端與HEMT41的閘極連接。電阻46的另一端與基準電位連接。電阻46使HBT43的射極電流流向基準電位。
電阻44與本公開的“第一電阻”對應。電阻45與本公開的“第二電阻”對應。電阻46與本公開的“第三電阻”對應。
基準電流生成電路11將基準電流I1輸出到節點N41。因此，HBT42的射極電流、HBT43的基極電流、HBT22的基極電流的和為基準電流I1。
HBT43的基極電壓成為從節點N41的電壓減去電阻48引起的電壓降的量而得到的電壓。HBT43作為射極輸出的射極跟隨器電路進行動作。射極跟隨器電路以使基極-射極間電壓保持固定之方式進行動作。因此，節點N42的電壓保持固定。因此，HEMT21的閘極電壓保持固定。同樣地，HEMT41的閘極電壓也保持固定。藉由調整電阻48的電阻值，能夠調整電阻48引起的電壓降，因此，能夠調整HEMT41的閘極電壓。
在此，對HEMT21以及HEMT41的尺寸以及特性相同、HBT22以及HBT42的尺寸以及特性相同的情況進行說明。另外，實際上，為了調整HEMT21的偏壓電壓以及HBT22的偏壓電壓，能夠使HEMT21的尺寸以及特性與HEMT41的尺寸以及特性不同。同樣地，能夠使HBT22的尺寸以及特性與HBT42的尺寸以及特性不同。
節點N41的電壓被輸入到HBT22的基極以及HBT42的基極以及 集極。另外，節點N41的電壓是HBT42的集極-射極間的電壓降的量與HEMT41的汲極-源極間的電壓降的量之和。此外，節點N42的電壓被輸入到HEMT21的閘極以及HEMT41的閘極。另外，節點N42的電壓是從節點N41的電壓減去電阻48引起的電壓降的量以及HBT43的基極-射極間的電壓降的量而得到的電壓。
因此，HEMT21以及HBT22、HEMT41以及HBT42具有與共射共基電流鏡電路同樣的電路結構。由此，HBT22的射極電流即HEMT21的汲極電流與HBT42的射極電流即HEMT41的汲極電流相同。因此，初級偏壓電路4能夠確定初級放大電路2的動作點。另外，實際上，藉由使HEMT21的尺寸以及特性與HEMT41的尺寸以及特性不同，或者使HBT22的尺寸以及特性與HBT42的尺寸以及特性不同，由此能夠調整初級放大電路2的動作點。
電容器47的一端與節點N41連接。電容器47的另一端與基準電位連接。電容器47抑制高頻輸入信號RFin向初級偏壓電路4內的混入引起的初級偏壓電路4內的電壓變動。因此，電容器47能夠使初級放大電路2的動作穩定。
初級偏壓電路4能夠使HEMT21的閘極的偏壓電壓以及HBT22的基極的偏壓電壓穩定。因此，功率放大器1能夠進行穩定的放大。
輸出級偏壓電路5包括HBT61以及HBT62、電阻63以及電阻64和電容器65。
HBT61的射極與基準電位連接。HBT61的基極經由電阻64，與節點N52連接。HBT61的集極與節點N51連接。
HBT62的基極與節點N51連接。HBT62的集極與電源電位Vbatt連接。HBT62的射極與節點N52連接。
電阻63的一端以及電阻64的一端與節點N52連接。電阻63的另一端與HBT31的基極連接。電阻64的另一端與HBT61的基極連接。
基準電流生成電路11將基準電流I2輸出到節點N51。HBT61的集極電流、HBT62的基極電流之和成為基準電流I2。
HBT62作為射極輸出的射極跟隨器電路進行動作。因此，HBT31的基極電壓保持固定。同樣地，HBT61的基極電壓也保持固定。
在此，對HBT31以及HBT61的尺寸以及特性相同的情況進行說明。另外，實際上，為了調整HBT31的偏壓電壓，能夠使HBT31的尺寸以及特性與HBT61的尺寸以及特性不同。
節點N52的電壓被輸入到HBT31的基極以及HBT61的基極。另外，節點N52的電壓成為從電源電位Vbatt減去HBT62的集極-射極間的電壓降的量而得到的電壓。
因此，HBT31、HBT61具有與電流鏡電路同樣的電路結構。由此，HBT31的射極電流與HBT61的射極電流相同。因此，輸出級偏壓電路5能夠確定輸出級放大電路3的動作點。另外，實際上，藉由使HBT31的尺寸以及特性與HBT61的尺寸以及特性不同，從而能夠調整輸出級放大電路3的動作點。
電容器65連接於HBT61的基極與節點N51之間。電容器65抑制高頻信號RFamp向輸出級偏壓電路5內的混入引起的輸出級偏壓電路5內的電壓變動。因此，電容器65能夠使輸出級放大電路3的動作穩定。
接下來，對在從外部電路供給的控制信號S為高位準的情況下，即，基準電流生成電路11將正的固定的基準電流I1向初級偏壓電路4輸出的情況下的初級放大電路2的動作進行說明。
HEMT21為源極接地電路，因此，進行反向放大。因此，在HEMT21會產生米勒效應(Miller effect)。換句話說，如果將HEMT21的電壓放大率設為A21，則HEMT21的閘極-汲極間的電容會增加到(1+A21)倍。然 而，在HEMT21的汲極連接有HBT22的射極。而且，HBT22為基極接地電路。因此，HBT22以使基極-射極間的電壓固定之方式進行動作。由此，HEMT21的汲極電壓被抑制為HBT22的射極電壓。換句話說，HEMT21的電壓放大率A21被抑制。因此，HEMT21的閘極-汲極間的電容的增加被抑制。換句話說，HEMT21的米勒效應被抑制。此外，HBT22由於是基極接地電路，因此，進行非反向放大。因此，HBT22中的米勒效應被抑制。
因此，初級放大電路2的截止頻率變高。換句話說，初級放大電路2能夠進行線性放大到高頻率。因此，初級放大電路2適合於高頻輸入信號RFin的放大。
此外，如果將HEMT21的互導設為gm，將HEMT21的閘極電壓設為Vgg，則HEMT21的汲極-源極間電流Ids為Ids=gm．Vgg。另一方面，如上所述，HEMT21的汲極電壓被抑制為HBT22的射極電壓。因此，HEMT21的電壓放大率A21被抑制。HEMT21的電壓放大率A21例示為1左右，但不限於此。
此外，HBT22為基極接地電路。一般，基極接地電路的電流放大率α為0.99左右。此外，基極接地電路的電壓放大率與射極接地電路同樣高。此外，HEMT21以及HBT22被共射共基連接，因此，初級放大電路2的輸出阻抗高。
因此，初級放大電路2能夠增大功率增益。
另外，高頻輸入信號RFin為最大功率時的HEMT21以及HBT22的電壓條件的限制如下。另外，將HEMT21的閾值電壓設為Vth，將HBT22的閾值電壓設為Von，將HEMT21的閘極電壓設為Vgg，將HEMT21的汲極電壓即HBT22的射極電壓設為Vee，將HBT22的基極電壓設為Vbb。
為了HEMT21進行放大動作，較佳以下式(1)成立。
Figure 107135091-A0202-12-0011-3
為了HBT22進行放大動作，較佳以下式(2)成立。
Figure 107135091-A0202-12-0012-1
為了HEMT21進行放大動作且抑制在HEMT21產生米勒效應，較佳以下式(3)成立。
Figure 107135091-A0202-12-0012-2
接下來，對在從外部電路供給的控制信號S為低位準的情況下，即，基準電流生成電路11將基準電流I1設為0A的情況下的初級放大電路2的動作進行說明。
在基準電流I1為0A的情況下，節點N41以及N42的電位自然地降低到基準電位。換句話說，HBT22的基極電壓為0V。因此，HBT22成為遮斷區域，射極電流不流過，而關閉。此外，HEMT21的閘極電壓為0V。如上所述，在HEMT21，即使閘極電壓為0V，也會流過不能無視的程度(例如，1×10-6A程度)的汲極電流Idss。然而，HBT22成為遮斷區域而關閉。因此，在HEMT21中不流過汲極電流Idss。
因此，初級放大電路2能夠抑制無用的HBT22的射極電流即HEMT21的汲極電流流過，因此，能夠抑制耗電。
另外，作為共射共基連接電路的其他模式，可以考慮(1)基準電位側為HBT且高電位側為HBT，(2)基準電位側為HEMT且高電位側為HEMT，(3)基準電位側為HBT且高電位側為HEMT這三個模式。
然而，在上述(1)的模式中，HBT相較於HEMT，動作雜訊大，且增益低。因此，在上述(1)的模式中，功率增益比第一實施方式的初級放大電路2小。
此外，在上述(2)的模式中，即使HEMT的閘極電壓為0V，也流過不能無視的程度的汲極電流，耗電比第一實施方式的初級放大電路2大。
此外，在上述(3)的模式中，與上述(1)的模式同樣，功率增益比第一實施方式的初級放大電路2小。
因此，第一實施方式的初級放大電路2的、基準電位側為HEMT且高電位側為HBT的模式能夠增大功率增益，並且，能夠抑制耗電，因此較佳。
另外，在第一實施方式中，HEMT21為增強型，但不限於此。HEMT21也可以為耗盡型。耗盡型的HEMT的閘極的閾值電壓為負。因此，即使將HEMT21的閘極電壓Vgg設為0V，也無法遮斷(關閉)HEMT21。然而，HBT22藉由將基極電壓Vbb設為0V，從而能夠遮斷(關閉)。
因此，即使將HEMT21設為耗盡型，也能夠抑制在HEMT21中流過無用的汲極電流。因此，功率放大器1能夠抑制耗電。
此外，耗盡型HEMT相較於增強型HEMT，在被施加了相同的閘極電壓的情況下，能夠使更多的汲極電流流過。
因此，藉由將HEMT21設為耗盡型，與將HEMT21設為增強型的情況比較，能夠提高初級放大電路2的功率增益。因此，功率放大器1能夠以相同的尺寸提高功率增益。由此，功率放大器1能夠實現小型化、低成本化。
功率放大器1能夠僅利用正電源進行動作而不需要負電源。此外，功率放大器1能夠增大功率增益。因此，功率放大器1能夠實現小型化，並且，能夠實現低成本化。
(第二實施方式)
圖3是示出本發明的第二實施方式的功率放大器的初級偏壓電路的電路結構的圖。另外，對與第一實施方式相同的結構要素標注相同的附圖標記，並省略說明。
初級偏壓電路4a相較於第一實施方式的功率放大器1的初級偏壓 電路4，取代電阻48(參照圖2)而包括電阻49。電阻49的一端與HBT43的射極連接。電阻49的另一端與節點N42連接。
在初級偏壓電路4中，節點N42的電壓是從節點N41的電壓減去電阻48的電壓降的量以及HBT43的基極-射極間的電壓降的量而得到的電壓。換句話說，藉由調整電阻48的電阻值，從而能夠調整HEMT21的閘極電壓。
在初級偏壓電路4a中，節點N42的電壓是從節點N41的電壓減去HBT43的基極-射極間的電壓降的量以及電阻49的電壓降的量而得到的電壓。
因此，藉由調整電阻49的電阻值，從而能夠調整HEMT21的閘極的偏壓電壓。因此，初級放大電路2能夠調整功率增益。
不過，在初級偏壓電路4中，電阻48與HBT43的基極連接。因此，電阻48的電阻值對HEMT21的閘極的偏壓電壓的干預度受到HBT43的直流電流增益hFE的個體差(偏差)的影響。因此，節點N42的電壓對HBT43的直流電流增益hFE的個體差(偏差)的影響大。
另一方面，在初級偏壓電路4a中，電阻49與HBT43的射極連接。因此，電阻49的電阻值對HEMT21的閘極的偏壓電壓的干預度不受HBT43的直流電流增益hFE的個體差(偏差)的影響。因此，節點N42的電壓受HBT43的直流電流增益hFE的個體差(偏差)的影響小。
因此，初級偏壓電路4a相較於初級偏壓電路4，能夠使初級放大電路2的動作更穩定。
另外，電阻49的電阻值較佳為電阻48的電阻值的1/hFE倍。
(第三實施方式)
圖4是示出本發明的第三實施方式的功率放大器的初級偏壓電路的電路結構的圖。另外，對與第一實施方式相同的結構要素標注相同的附圖標記，並省略說明。
初級偏壓電路4b與第一實施方式的功率放大器1的初級偏壓電路4比較，除了電阻48之外，進一步包括電阻49。電阻49的一端與HBT43的射極連接。電阻49的另一端與節點N42連接。
在初級偏壓電路4b中，節點N42的電壓是從節點N41的電壓減去電阻48的電壓降的量、HBT43的基極-射極間的電壓降的量以及電阻49的電壓降的量而得到的電壓。換句話說，能夠藉由調整電阻48或者電阻49的電阻值，從而調整HEMT21的閘極電壓。
初級偏壓電路4b能夠藉由電阻48與電阻49來調整HEMT21的閘極電壓。
如第一實施方式的初級偏壓電路4(參照圖2)、第二實施方式的初級偏壓電路4a(參照圖3)以及第三實施方式的初級偏壓電路4b(參照圖4)所示那樣，較佳地，在HBT43的基極與節點N41之間以及HBT43的射極與節點N42之間中的至少一個位置連接有電阻。
(第四實施方式)
圖5是示出本發明的第四實施方式的功率放大器的初級偏壓電路的電路結構的圖。另外，對與第一實施方式相同的結構要素標注相同的附圖標記，並省略說明。
初級偏壓電路4c相較於第一實施方式的初級偏壓電路4，進一步包括電容器50。電容器50的一端與HEMT41的閘極連接。電容器50的另一端與基準電位連接。
電容器50加上電容器47，進一步抑制高頻輸入信號RFin向初級偏壓電路4c內的混入引起的初級偏壓電路4c內的電壓變動。
因此，初級偏壓電路4c相較於初級偏壓電路4，能夠使初級放大電路2的動作更穩定。
另外，隨著電容器50的追加，也可以去掉電容器47。即使這樣，電容器50也能夠使初級放大電路2的動作穩定。
此外，也可以將第四實施方式與第二以及第三實施方式組合。換句話說，在第二實施方式的初級偏壓電路4a(參照圖3)中，也可以在HEMT41的閘極與基準電位之間設置電容器50。同樣地，在第三實施方式的初級偏壓電路4b(參照圖4)中，也可以在HEMT41的閘極與基準電位之間設置電容器50。而且，隨著電容器50的追加，也可以去掉電容器47。
(第五實施方式)
圖6是示出本發明的第五實施方式的功率放大器的初級偏壓電路的電路結構的圖。另外，對與第一實施方式相同的結構要素標注相同的附圖標記，並省略說明。
初級偏壓電路4d相較於第一實施方式的功率放大器1的初級偏壓電路4，進一步包括電容器50。電容器50的一端與節點N42連接。電容器50的另一端與基準電位連接。
電容器50加上電容器47，進一步抑制高頻輸入信號RFin向初級偏壓電路4d內的混入引起的初級偏壓電路4d內的電壓變動。
因此，初級偏壓電路4d相較於初級偏壓電路4，能夠使初級放大電路2的動作更穩定。
另外，隨著電容器50的追加，也可以去掉電容器47。即使這樣，電容器50也能夠使初級放大電路2的動作穩定。
換句話說，較佳地，在節點N41與基準電位之間、HEMT41的閘極與基準電位之間以及節點N42與基準電位之間中的至少一個位置電性連接有電容器。
此外，也可以將第五實施方式與第二實施方式以及第三實施方 式組合。換句話說，在第二實施方式的初級偏壓電路4a(參照圖3)中，也可以在節點N42與基準電位之間設置電容器50。同樣地，在第三實施方式的初級偏壓電路4b(參照圖4)中，也可以在節點N42與基準電位之間設置電容器50。而且，隨著電容器50的追加，也可以去掉電容器47。
(第六實施方式)
圖7是示出本發明的第六實施方式的功率放大器的初級偏壓電路的電路結構的圖。另外，對與第一實施方式相同的結構要素標注相同的附圖標記，並省略說明。
初級偏壓電路4e相較於第一實施方式的功率放大器1的初級偏壓電路4，進一步包括電容器51。電容器51的一端與HEMT41的閘極連接。電容器51的另一端與HEMT41的汲極連接。
電容器51加上電容器47，進一步抑制高頻輸入信號RFin向初級偏壓電路4e內的混入引起的初級偏壓電路4e內的電壓變動。
因此，初級偏壓電路4e較佳初級偏壓電路4，能夠使初級放大電路2的動作更穩定。
圖8是示出本發明的第六實施方式的功率放大器的初級偏壓電路的一部分的電路結構的圖。詳細而言，圖8是示出初級偏壓電路4e的HEMT41、電阻45以及電容器51的電路結構的圖。
圖9是示出本發明的第四實施方式的功率放大器的初級偏壓電路的一部分的電路結構的圖。詳細而言，圖9是示出初級偏壓電路4c的HEMT41、電阻45以及電容器50的電路結構的圖。
如果將HEMT41的電壓放大率設為A41，將電容器50的電容值設為C50，將電容器51的電容值設為C51，在下式(4)成立的情況下，圖8的電路與圖9的電路能夠視為電性等效。其理由是電容器51的電容藉由基於HEMT41的 與米勒效應同樣的效應而成為(1+A41)倍。
C51≒C50/(1+A41)．．．(4)
因此，電容器51的電容值能夠小於電容器50的電容值。換句話說，電容器51的尺寸能夠小於電容器50的尺寸。
因此，初級偏壓電路4e相較於初級偏壓電路4c，能夠縮小幾何學上的面積。由此，初級偏壓電路4e能夠實現功率放大器1的小型化。
另外，隨著電容器51的追加，也可以去掉電容器47。即使這樣，電容器51也能夠使初級放大電路2的動作穩定。
此外，也可以將第六實施方式與第二實施方式以及第三實施方式組合。換句話說，在第二實施方式的初級偏壓電路4a(參照圖3)中，也可以在HEMT41的閘極與HEMT41的汲極之間設置電容器51。同樣地，在第三實施方式的初級偏壓電路4b(參照圖4)中，也可以在HEMT41的閘極與HEMT41的汲極之間設置電容器51。而且，隨著電容器51的追加，也可以去掉電容器47。
(第七實施方式)
圖10是示出本發明的第七實施方式的功率放大器的初級偏壓電路的電路結構的圖。另外，對與第一實施方式相同的結構要素標注相同的附圖標記，並省略說明。
初級偏壓電路4f相較於第六實施方式的初級偏壓電路4e，電容器51的連接點不同。在初級偏壓電路4f中，電容器51的一端與節點N42連接。電容器51的另一端與HEMT41的汲極連接。
電容器51加上電容器47，進一步抑制高頻輸入信號RFin向初級偏壓電路4f內的混入引起的初級偏壓電路4f內的電壓變動。
因此，初級偏壓電路4f與第六實施方式的初級偏壓電路4e同 樣，能夠使初級放大電路2的動作更穩定。
此外，根據與第六實施方式同樣的理由，電容器51的電容值能夠比電容器50(參照圖6)的電容值小。換句話說，電容器51的尺寸能夠比電容器50的尺寸小。
因此，初級偏壓電路4f與初級偏壓電路4e同樣，能夠實現功率放大器1的小型化。
另外，隨著電容器51的追加，也可以去掉電容器47。即使這樣，電容器51也能夠使初級放大電路2的動作穩定。
換句話說，較佳地，在節點N41與基準電位之間、HEMT41的閘極與汲極之間以及節點N42與HEMT41的汲極之間中的至少一個位置電性連接有電容器。
此外，也可以將第七實施方式與第二實施方式以及第三實施方式組合。換句話說，在第二實施方式的初級偏壓電路4a(參照圖3)中，也可以在HEMT41的汲極與閘極之間設置電容器51。同樣地，在第三實施方式的初級偏壓電路4b(參照圖4)中，也可以在HEMT41的汲極與閘極之間設置電容器51。而且，隨著電容器51的追加，也可以去掉電容器47。
(第八實施方式)
在第一實施方式的初級偏壓電路4(參照圖2)中，在藉由控制信號S為低位準而基準電流I1成為0A的情況下，利用節點N41的電位自然地降低到基準電位，使HBT22被遮斷(關閉)。然而，可以認為由於某種主要因素作用，使節點N41的電位變動，而使得HBT22成為導通狀態，致使HBT22的射極電流即HEMT21的汲極電流流過。某些主要因素例示有輸入高頻輸入信號RFin，但不限於此。
即使某些主要因素作用，第八實施方式也抑制HBT22的射極電 流即HEMT21的汲極電流流過。
圖11是示出本發明的第八實施方式的功率放大器的電路結構的圖。另外，對與第一實施方式相同的結構要素標注相同的附圖標記，並省略說明。
基準電流生成電路11g包括定電流電路71、控制電路72、開關SW1以及開關SW2。開關SW1連接於定電流電路71的輸出基準電流I1的端子與基準電位之間。開關SW2連接於定電流電路71的輸出基準電流I2的端子與基準電位之間。
向控制電路72輸入控制信號S。控制電路72在控制信號S為高位準的情況下，以使固定的基準電流I1(I1>0)以及固定的基準電流I2(I2>0)輸出之方式，控制定電流電路71。此外，控制電路72將開關SW1以及SW2控制為斷開狀態。基準電流I1被輸入到初級偏壓電路4。由此，初級放大電路2進行放大。基準電流I2被輸入到輸出級偏壓電路5。由此，輸出級放大電路3進行放大。
控制電路72在控制信號S為低位準的情況下，以使基準電流I1以及基準電流I2為0A之方式，控制定電流電路71。此外，控制電路72將開關SW1以及SW2控制為導通狀態。由此，節點N41以及N51被固定在基準電位。
在功率放大器1g中，即使某些主要因素作用，節點N41被固定在基準電位。因此，HBT22被固定為遮斷(關閉)狀態。由此，功率放大器1g能夠抑制無用的HBT22的射極電流即HEMT21的汲極電流流過，因此，能夠抑制耗電。
此外，也可以將第八實施方式與第二實施方式~第七實施方式組合。換句話說，在各實施方式中，也可以將基準電流生成電路11置換為基準電流生成電路11g。
(第九實施方式)
圖12是示出本發明的第九實施方式的功率放大器的電路結構的圖。另外，對與第一實施方式相同的結構要素標注相同的附圖標記，並省略說明。
功率放大器1的結構要素中的初級放大電路2、輸出級放大電路3、初級偏壓電路4、輸出級偏壓電路5、第一匹配電路8、第二匹配電路9形成於一個化合物半導體晶片200上。
化合物半導體晶片200使用以下的晶圓製作。晶圓是包括利用有機金屬化學氣相沉積法(Metal Organic Chemical Vapor Deposition：MOCVD)在半絕緣性GaAs(砷化鎵)基板上磊晶成長的多層半導體膜的磊晶晶圓。
圖13是本發明的第九實施方式的半導體晶片的一部分的剖視圖。另外，為了主要說明在一個化合物半導體晶片200上形成HBT以及HEMT這一觀點，省略電阻、電容器、電感器、佈線、焊盤、焊料凸塊以及Cu柱凸塊等半導體部件以及絕緣膜等的記載。
化合物半導體晶片200包含形成有HBT的HBT形成區域200H和形成有HEMT的HEMT形成區域200F。在HBT形成區域200H與HEMT形成區域200F之間形成有隔離區域240。隔離區域240藉由離子注入絕緣化而形成。隔離區域240將HBT形成區域200H與HEMT形成區域200F之間電性絕緣。
在半絕緣性GaAs基板201上，按照未摻雜GaAs第一緩衝層202、未摻雜AlGaAs(砷化鋁鎵)第二緩衝層203、p型AlGaAs第三緩衝層204、n型AlGaAs第一載子供給層205、未摻雜AlGaAs第一分隔層206、未摻雜GaAs第二分隔層207、未摻雜InGaAs(砷化銦鎵)溝道層208、未摻雜GaAs第三分隔層209、未摻雜AlGaAs第四分隔層210、n型AlGaAs第2載子供給層211、未摻雜AlGaAs蕭特基層212、未摻雜InGaP(磷化銦鎵)第一蝕刻阻止層213以及n型GaAs第一接觸層214的順序將這些層積層。
從未摻雜GaAs第一緩衝層202到n型GaAs第一接觸層214為止，在HBT形成區域200H和HEMT形成區域200F是共通的。
在HBT形成區域200H中，在n型GaAs第一接觸層214上按照未摻雜InGaP第二蝕刻阻止層215、n型GaAs子集極層216、n型GaAs集極層217、p型GaAs基極層218、n型InGaP射極層219、n型GaAs覆蓋層220以及n型InGaAs第二接觸層221的順序將這些層積層。
此外，在HBT形成區域200H中，在n型GaAs子集極層216上形成有集極電極233。集極電極233由按照AuGe、Ni、Au的順序積層的多層金屬膜形成。集極電極233的最下層的AuGe與n型GaAs子集極層216相接。
此外，在HBT形成區域200H中，在p型GaAs基極層218上形成有基極電極234。基極電極234由按照Pt、Ti、Pt、Au的順序積層的多層金屬膜形成。基極電極234的最下層的Pt貫通n型InGaP射極層219，與p型GaAs基極層218相接。
此外，在HBT形成區域200H中，在n型InGaAs第二接觸層221上形成有射極電極235。射極電極235由按Mo、Ti、Pt、Au的順序積層的多層金屬膜形成。射極電極235的最下層的Mo與n型InGaAs第二接觸層221相接。
在HEMT形成區域200F中，在未摻雜AlGaAs蕭特基層212上形成有閘極電極230。閘極電極230由按照Ti、Pt以及Au的順序積層的多層金屬膜形成。閘極電極230的最下層的Ti與未摻雜AlGaAs蕭特基層212相接。
此外，在HEMT形成區域200F中，在n型GaAs第一接觸層214上形成有源極電極231。源極電極231由按照AuGe、Ni以及Au的順序積層的多層金屬膜形成。源極電極231的最下層的AuGe與n型GaAs第一接觸層214相接。
此外，在HEMT形成區域200F中，在n型GaAs第一接觸層214上形成有汲極電極232。汲極電極232由按照AuGe、Ni以及Au的順序積層的多層 金屬膜形成。汲極電極232的最下層的AuGe與n型GaAs第一接觸層214相接。
在形成于HEMT形成區域200F內的HEMT中，藉由從載子供給層產生的電子作為二維電子氣體存在於溝道層，使電流流過。在第九實施方式中，在未摻雜InGaAs溝道層208的下層側配置有n型AlGaAs第一載子供給層205。在未摻雜InGaAs溝道層208的上層側配置有n型AlGaAs第二載子供給層211。因此，能夠提高存在於未摻雜InGaAs溝道層208的二維電子氣體的濃度，能夠提高HEMT的電流驅動能力。
因此，化合物半導體晶片200能夠提高功率放大器1的功率增益。
另外，也可以將第九實施方式與其他實施方式組合。即，取代第九實施方式的初級偏壓電路4，也可以使第二實施方式的初級偏壓電路4a、第三實施方式的初級偏壓電路4b、第四實施方式的初級偏壓電路4c、第五實施方式的初級偏壓電路4d、第六實施方式的初級偏壓電路4e或者第七實施方式的初級偏壓電路4f形成於化合物半導體晶片200上。
另外，上述實施方式是用於容易理解本發明的實施方式，並不是用於限定本發明來進行解釋的實施方式。本發明在不脫離其主旨的範圍內可以進行變更/改進，並且，在本發明中也包含其等價物。
1‧‧‧功率放大器
2‧‧‧初級放大電路
3‧‧‧輸出級放大電路
4‧‧‧初級偏壓電路
5‧‧‧輸出級偏壓電路
6、7‧‧‧扼流圈電感器(choke inductor)
8‧‧‧第一匹配電路
9‧‧‧第二匹配電路
10‧‧‧第三匹配電路
11‧‧‧基準電流生成電路
21、41‧‧‧高電子移動率電晶體
22、31、42、43、61、62‧‧‧異質接合雙極性電晶體
44、45、46、48、63、64‧‧‧電阻
47、65‧‧‧電容器
I1、I2‧‧‧基準電流
N41、N42、N51、N52‧‧‧節點
RFamp‧‧‧高頻信號
RFin‧‧‧高頻輸入信號
RFout‧‧‧高頻輸出信號
S‧‧‧控制信號
Vbatt、Vcc‧‧‧電源電位
Vbb‧‧‧基極電壓
Vee‧‧‧射極電壓
Vgg‧‧‧閘極電壓

Claims (8)

  1. 一種功率放大器，具備：初級放大電路，包括：第一高電子移動率電晶體，源極與基準電位電性連接，閘極被輸入高頻輸入信號；和第一異質接合雙極性電晶體，射極與前述第一高電子移動率電晶體的汲極電性連接，基極與交流基準電位電性連接，集極被供給直流電力，從集極輸出高頻信號；輸出級放大電路，包括：第二異質接合雙極性電晶體，射極與基準電位電性連接，基極被輸入從前述第一異質接合雙極性電晶體輸出的前述高頻信號，集極被供給直流電力，從集極輸出高頻輸出信號；初級偏壓電路，向前述第一高電子移動率電晶體的閘極以及前述第一異質接合雙極性電晶體的基極輸出偏壓電壓；和輸出級偏壓電路，向前述第二異質接合雙極性電晶體的基極輸出偏壓電壓；其中，前述初級偏壓電路包括：第一節點，被供給基準電流，與前述第一異質接合雙極性電晶體的基極電性連接；第二高電子移動率電晶體，源極與基準電位電性連接；第三異質接合雙極性電晶體，射極與前述第二高電子移動率電晶體的汲極電性連接，基極以及集極與前述第一節點電性連接；第四異質接合雙極性電晶體，集極與電源電位電性連接，基極與前述第一節點電性連接，射極與第二節點電性連接；第一電阻，電性連接於前述第二節點與前述第一高電子移動率電晶體的閘極之間；第二電阻，電性連接於前述第二節點與前述第二高電子移動率電晶體 的閘極之間；和第三電阻，電性連接於前述第二節點與基準電位之間。
  2. 如請求項1所述的功率放大器，其中，前述第一高電子移動率電晶體為耗盡型。
  3. 如請求項1所述的功率放大器，其中，在前述第四異質接合雙極性電晶體的基極與前述第一節點之間以及前述第四異質接合雙極性電晶體的射極與前述第二節點之間當中的至少一個位置電性連接有電阻。
  4. 如請求項3所述的功率放大器，其中，在前述第四異質接合雙極性電晶體的射極與前述第二節點之間電性連接有電阻。
  5. 如請求項1所述的功率放大器，其中，在前述第一節點與基準電位之間、前述第二節點與基準電位之間、前述第二高電子移動率電晶體的閘極與基準電位之間、前述第二高電子移動率電晶體的閘極與汲極之間以及前述第二節點與前述第二高電子移動率電晶體的汲極之間當中的至少一個位置電性連接有電容器。
  6. 如請求項5所述的功率放大器，其中，在前述第二高電子移動率電晶體的閘極與汲極之間或者前述第二節點與前述第二高電子移動率電晶體的汲極之間電性連接有電容器。
  7. 如請求項1所述的功率放大器，其中，前述功率放大器還具備：基準電流生成電路，基於控制信號，將前述基準電流輸出到前述第一節點，前述基準電流生成電路包括：定電流電路，能夠將前述基準電流輸出到前述第一節點； 開關，能夠將前述第一節點與基準電位之間電性連接；和控制電路，在前述控制信號為第一值的情況下，控制前述定電流電路，使得輸出前述基準電流，並且，控制前述開關，使得不將前述第一節點與基準電位之間電性連接，在前述控制信號為第二值的情況下，控制前述定電流電路，使得不輸出前述基準電流，並且，控制前述開關，使得將前述第一節點與基準電位之間電性連接。
  8. 一種化合物半導體裝置，其中，在同一化合物半導體晶片上形成有請求項1~6中的任一項所述的功率放大器中的至少前述初級放大電路、前述輸出級放大電路、前述初級偏壓電路以及前述輸出級偏壓電路。
TW107135091A 2017-11-20 2018-10-04 功率放大器以及化合物半導體裝置 TWI681622B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP2017-222992 2017-11-20
JP2017222992 2017-11-20
JPJP2018-140613 2018-07-26
JP2018140613A JP2019097152A (ja) 2017-11-20 2018-07-26 電力増幅器及び化合物半導体装置

Publications (2)

Publication Number Publication Date
TW201929426A TW201929426A (zh) 2019-07-16
TWI681622B true TWI681622B (zh) 2020-01-01

Family

ID=66972168

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135091A TWI681622B (zh) 2017-11-20 2018-10-04 功率放大器以及化合物半導體裝置

Country Status (3)

Country Link
US (1) US11309852B2 (zh)
JP (1) JP2019097152A (zh)
TW (1) TWI681622B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100301944A1 (en) * 2009-05-26 2010-12-02 Mitsubishi Electric Corporation Power amplifier
US20170141749A1 (en) * 2013-12-30 2017-05-18 Lansus Technologies Inc. Power Amplifier and Gain Switching Circuit Thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617927A (en) 1984-02-29 1986-10-21 Aspen Laboratories, Inc. Electrosurgical unit
US5838031A (en) 1996-03-05 1998-11-17 Trw Inc. Low noise-high linearity HEMT-HBT composite
US5923217A (en) * 1997-06-27 1999-07-13 Motorola, Inc. Amplifier circuit and method for generating a bias voltage
US5920230A (en) 1997-10-21 1999-07-06 Trw Inc. HEMT-HBT cascode distributed amplifier
US6204728B1 (en) 1999-01-28 2001-03-20 Maxim Integrated Products, Inc. Radio frequency amplifier with reduced intermodulation distortion
US7348855B2 (en) 2006-03-30 2008-03-25 Texas Instruments Incorporated Bias circuitry for cascode transistor circuit
JP4332570B2 (ja) * 2006-09-29 2009-09-16 シャープ株式会社 バイアス回路および電力増幅器
FR2959077B1 (fr) 2010-04-19 2012-08-17 Alcatel Lucent Amplificateur a faible facteur de bruit, a gain variable et de puissance
US9294056B2 (en) * 2013-03-12 2016-03-22 Peregrine Semiconductor Corporation Scalable periphery tunable matching power amplifier
US9520836B1 (en) 2015-08-13 2016-12-13 Raytheon Company Multi-stage amplifier with cascode stage and DC bias regulator
US10181820B2 (en) * 2016-05-17 2019-01-15 Skyworks Solutions, Inc. Power amplification system with envelope-based bias
JP2017225104A (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 電力増幅回路
US10230332B2 (en) 2016-08-18 2019-03-12 Skyworks Solutions, Inc. Apparatus and methods for biasing low noise amplifiers
US10461705B2 (en) * 2017-03-27 2019-10-29 Skyworks Solutions, Inc. Apparatus and methods for oscillation suppression of cascode power amplifiers
US10587225B2 (en) * 2018-07-24 2020-03-10 Psemi Corporation Transient stabilized cascode biasing
EP3826172A1 (en) * 2019-11-21 2021-05-26 Nxp B.V. Rf amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100301944A1 (en) * 2009-05-26 2010-12-02 Mitsubishi Electric Corporation Power amplifier
US20170141749A1 (en) * 2013-12-30 2017-05-18 Lansus Technologies Inc. Power Amplifier and Gain Switching Circuit Thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2010年12月17日公開文件Hong-Yeh Chang ; Yu-Cheng Liu ; Shou-Hsien Weng "Design and Analysis of a DC–43.5-GHz Fully Integrated Distributed Amplifier Using GaAs HEMT–HBT Cascode Gain Stage" IEEE Transactions on Microwave Theory and Techniques( Volume: 59 , Issue: 2 , Feb. 2011 )
年12月17日公開文件Hong-Yeh Chang ; Yu-Cheng Liu ; Shou-Hsien Weng "Design and Analysis of a DC–43.5-GHz Fully Integrated Distributed Amplifier Using GaAs HEMT–HBT Cascode Gain Stage" IEEE Transactions on Microwave Theory and Techniques( Volume: 59 , Issue: 2 , Feb. 2011 ) *

Also Published As

Publication number Publication date
TW201929426A (zh) 2019-07-16
JP2019097152A (ja) 2019-06-20
US20200382083A1 (en) 2020-12-03
US11309852B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
US7928804B2 (en) Power amplifier
US9276526B2 (en) Amplifier with variable feedback impedance
US8354883B2 (en) Power amplifier
US7619482B1 (en) Compact low voltage low noise amplifier
JP5756794B2 (ja) 帰還抵抗を有するフィールドプレートトランジスタ
CN107735944B (zh) 自举d类宽带rf功率放大器
US11545944B2 (en) Power amplifier circuit
Gruner et al. Analysis, design, and evaluation of LDMOS FETs for RF power applications up to 6 GHz
TWI647908B (zh) 功率放大模組
US8633771B2 (en) Power amplifier
US9083291B2 (en) Low voltage high efficiency gallium arsenide power amplifier
Chen et al. Dual-gate AlGaN/GaN modulation-doped field-effect transistors with cut-off frequencies f T> 60 GHz
US20210058040A1 (en) Amplifier circuit
CN109818580B (zh) 功率放大器以及化合物半导体装置
JP2006279316A (ja) スイッチ回路装置
TWI681622B (zh) 功率放大器以及化合物半導體裝置
US20210320194A1 (en) Heterojunction bipolar transistor including ballast resistor and semiconductor device
CN112214061B (zh) 偏置电路
JP2007194412A (ja) 能動素子およびスイッチ回路装置
Tu et al. DC and RF characteristics of E-mode Ga/sub 0.51/In/sub 0.49/P-In/sub 0.15/Ga/sub 0.85/As pseudomorphic HEMTs
Bhuyan RF Semiconductor Devices Technology: History and Evolution, Prospects and Opportunities, Current and the Future
US20060054932A1 (en) Semiconductor device, high-frequency amplifier and personal digital assistant
Chen et al. High power Al0. 3Ga0. 7As/In0. 2Ga0. 8As enhancement-mode PHEMT for low-voltage wireless communication systems
US20190187733A1 (en) HIGH-VOLTAGE, HIGH-SPEED GaN DRIVER CIRCUIT
Shen et al. Comparison of enhancement-and depletion-mode triple stacked power amplifiers in 0.5 µm AlGaAs/GaAs PHEMT technology