CN107735944B - 自举d类宽带rf功率放大器 - Google Patents
自举d类宽带rf功率放大器 Download PDFInfo
- Publication number
- CN107735944B CN107735944B CN201680038029.6A CN201680038029A CN107735944B CN 107735944 B CN107735944 B CN 107735944B CN 201680038029 A CN201680038029 A CN 201680038029A CN 107735944 B CN107735944 B CN 107735944B
- Authority
- CN
- China
- Prior art keywords
- fet
- field effect
- effect transistor
- gate
- transistor fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Abstract
一种高功率高频率射频功率放大器包括输出级和单相驱动器。输出级被设置为D类放大器配置,并且包括:第一耗尽型场效应晶体管(FET)、第二耗尽型FET、以及将输出级的输出联接到第二FET的栅极的自举路径。第一耗尽型FET和第二耗尽型FET在单相驱动器的引导下被切换为异相且在完全导通(ON)与完全截止(OFF)状态之间切换。单相驱动器直接控制第一耗尽型FET的导通/截止状态,并且提供放电路径,通过该放电路径,输出级中的第二耗尽型FET的输入栅极电容器可以放电,以截止第二耗尽型FET。自举路径提供电流路径,通过该电流路径,第二耗尽型FET的输入栅极电容器可以充电,以导通第二耗尽型FET。
Description
关于政府赞助的研究或开发的声明
本发明在代表DARPA的空军研究实验室授予的合同号为FA8750-14-C-0099的政府支持下进行。政府在本发明中具有特定权利。
背景技术
射频功率放大器(RF PA:Radio frequency power amplifier)用于将低功率RF信号转换成高功率RF信号。在一些应用中,期望或需要RF PA能够在微波频率下产生高功率RF信号。设计具有这种能力而且能够在大范围的微波频率下以高能量效率操作的RF PA提出各种困难的设计挑战。以下所描述的本发明解决了这些挑战。
发明内容
公开了高功率高频率射频功率放大器(RF PA)。示例性RF PA包括高功率高频率输出级和单相驱动器。高功率高频率输出级被设置为D类放大器配置,并且包括第一耗尽型场效应晶体管(FET)、第二耗尽型FET以及自举路径(bootstrap path),该自举路径将D类输出级的输出联接到第二FET的栅极。第一耗尽型FET和第二耗尽型FET在单相驱动器的引导下在完全导通(饱和)与完全截止(切断)状态之间切换,该单相驱动器根据由外部RF源提供的输入RF信号RFin的变化来操作。第一耗尽型FET和第二耗尽型FET被切换为异相,使得在第一耗尽型导通时,第二耗尽型FET截止,反之亦然,由此允许输出级以高能量效率操作。在第一耗尽型FET导通且第二耗尽型FET截止时,单相驱动器提供放电路径,通过该放电路径,输出级中的第二耗尽型FET的输入栅极电容器可以放电。对输入栅极电容器放电使得第二耗尽型FET的源漏沟道夹断,从而截止第二耗尽型FET。相反,在第一耗尽型FET截止且第二耗尽型FET导通时,自举路径提供电流路径,通过该电流路径,第二耗尽型FET的输入栅极电容器可以充电。所累积的电荷感应第二耗尽型FET的栅极下方且在其漏极与源极之间的高电导率沟道,从而使得第二耗尽型FET导通。
本发明的RF PA具有超过传统RF PA的大量显著优点。第一,单相驱动器避免生成并控制两个单独异相驱动信号所需的复杂度和电路。第二,因为RF PA是非线性基于开关的设计,所以它比非切换RF PA实质上更能量高效。与同等RF输出功率的非切换线性RF PA所需的热沉(heatsink)相比,该优点连同不复杂的单相驱动器设计允许远远更小的热沉用于耗散由RF PA生成的热量。第三,RF PA不需要如在单端RF PA方法中必要的大漏极电感器。消除对大漏极电感器的需要和不复杂的单相驱动器设计使RF PA的覆盖区最小化,并且允许RF PA在小的紧凑单片微波集成电路(MMIC)中制造。第四,RF PA能够在大范围的微波频率下操作。实际上,RF PA能够在超过一个十倍频程(decade)的微波频率的带宽上以高转换效率产生高RF输出功率。
在本发明的一个实施方式中,RF PA的FET使用氮化镓铝/氮化镓(AlGaN/GaN)高电子迁移率晶体管(GaN HEMT)来实施。GaN HEMT可以被制造为具有非常高的击穿电压(数百伏),并且具有优越的电子传递特性(例如,接近3x107cm/s的漂移速度)。属性的该组合允许RF PA用于雷达应用、先进通信系统以及高功率转换器中。GaN HEMT还可以被制造为具有传统硅(Si)基和砷化镓(GaAs)基FET的数量级或比其更大的功率密度。虽然本发明的RF PA不限于使用GaN HEMT,但在使用它们时,所获得的优点进一步减小RF PA的覆盖区和制造它的MMIC的尺寸。实际上,在使用GaN HEMT时,RF PA的产生MMIC的尺寸可以被使得大幅小于在使用更传统的耗尽型FET的时候。各GaN HEMT的小独立尺寸、GaN HEMT的优秀功率密度、RFPA的不复杂设计以及不需要大漏极电感器,一起允许MMIC的尺寸大幅小于传统RF PAMMIC。在一些情况下,MMIC的尺寸甚至可以被使得比同等输出功率的传统RF PAMMIC小十倍。
现在将针对附图详细来描述包括本发明的以上总结和其他示例性实施方式的详细描述的、本发明的另外特征和优点,在附图中,同样的附图标记用于指示相同或功能上类似的元件。
附图说明
图1是根据本发明的实施方式的高功率高频射频功率放大器(RF PA)的示意图;
图2A和图2B是强调图1中的RF PA的第三FET和第一FET的DC偏置的漏极电流(ID)对栅极电压(VG)曲线;
图3是强调RF PA的轨对轨输出特性的、由图1的RF PA产生的RF输出电压的简化图;
图4是强调图1的RF PA的第二FET的导通(饱和)和截止(切断)状态之间的切换的、该FET的漏源电流(IDS)对漏源电压VDS特性的简化图;
图5是根据本发明的另一个实施方式的高功率高频率RF PA的示意图;
图6A是示出了在RF PA的第二FET从完全截止状态切换至完全导通状态的时间期间的、图5中的RF PA的第四FET的漏源电流IDS对漏源电压VDS特性的图;
图6B是示出了在RF PA的第二FET从完全导通状态切换至完全截止状态的时间期间的、图5中的RF PA的第四FET的漏源电流IDS对漏源电压VDS特性的图;
图7是描绘了根据本发明的实施方式的、用于图1中的RF PA和图5中的RF PA中的氮化镓铝/氮化镓AlGaN/GaN HEMT(GaN-HEMT)中的一个的各种材料层和物理特性的剖面图;以及
图8是图7中的GaN-HEMT的简化能带图。
具体实施方式
参照图1,示出了根据本发明的实施方式的射频(RF)功率放大器(PA)100的示意图。RF PA100包括D类输出级和单相驱动器。D类输出级包括:第一和第二耗尽型场效应晶体管(FET)102和104,以及自举电阻器(bootstrap resistor)118。第一FET 102的漏极连接到第二FET 104的源极。漏极/源极连接充当RF PA 100的RF输出端子120。自举电阻器118连接在RF输出端子120与第二FET 104的栅极之间的自举路径(或“反馈”路径)中,并且用于控制跨第二FET 104的栅源端子施加的栅源电压VGS(104)。单相驱动器直接控制输出级中的第一FET 102的导通/截止状态,并且包括第三耗尽型FET 106,该第三耗尽型FET 106用于在第二FET 104截止的时间期间提供用于第二FET 104的输入栅极电容器的放电路径。
在图1所例示的RF PA 100的示例性实施方式中,第一、第二以及第三耗尽型FET102、104以及106包括:n沟道耗尽型金属半导体FET(MESFET)(诸如例如,砷化镓(GaAs)MESFET(或GaAs FET))。因此,在图1中,第一FET 102、第二FET 104以及第三FET 106各使用常用于n沟道耗尽型MESFET的传统n沟道耗尽型晶体管符号来描绘。然而,应提及的是,RFPA 100可以被容易地修改为或适于采用其他类型的耗尽型装置(诸如例如,p沟道MESFET、n沟道或p沟道耗尽型结式场效应晶体管(JFET)或n沟道或p沟道耗尽型金属氧化物半导体场效应晶体管(MOSFET))。RF PA的耗尽型FET 102、104以及106还可以使用异质结构FET来实施。例如,在本发明的优选实施方式中,第一耗尽型FET 102、第二耗尽型FET 104以及第三耗尽型FET 106全部使用氮化镓铝/氮化镓(AlGaN/GaN)高电子迁移率晶体管(或“GaN-HEMT”)来实施。
因为第一FET 102、第二FET 104以及第三FET 106是耗尽型装置,所以它们“常导通”。常导通FET意味着平衡时,在没有外部电压跨FET的栅源端子施加时,在FET的栅极下方且在FET的源极与漏极端子之间形成导电沟道。对于n沟道耗尽型FET(诸如用于图1的RF PA100中的),导电沟道由电子来形成。因为电子带负电,所以为了“夹断”FET的导电沟道并从而截止FET,必须跨各FET的栅源端子施加负电压。仅夹断导电沟道的负电压被称为“夹断电压”或“阈值电压”。维持比阈值电压VT更负的VGS将确保导电沟道保持完全夹断。增大所施加的VGS使得它比阈值电压VT更正将允许导电沟道改造(reform)。沟道改造的程度取决于所施加的栅源电压VGS被使得相对于阈值电压VT更正多少。
RF PA 100的第一FET 102、第二FET 104以及第三FET 106全部操作为被切换为完全导通(饱和)或完全截止(切断)二者之一的开关。在以下的描述中,将认为第一FET 102、第二FET 104以及第三FET 106中的每一个在跨其栅源端子施加的栅源电压V切换升至零伏特(0V)水平时完全导通,并且在栅源电压VGS降至等于或少于FET的阈值电压VT(即,比VT更负)时完全截止。在大多数n沟道耗尽型FET中,0V的栅源电压VGS在允许导电沟道完全形成使得FET完全导通时是有效的。然而,应提及的是,取决于所使用的耗尽型FET的实际类型(包括所选FET的材料、电子以及结构特性),小于或大于0V的栅源电压VGS可以足以完全导通所选FET。因此,以下描述中的VGS=0V完全导通情况用于说明目的,并且强调示例性RF PA 100的一般操作特性,而不用于将RF PA 100限于任何特定类型的耗尽型FET。还应提及的是,尽管可以使第一FET 102、第二FET 104以及第三FET 106中的两个或更多个具有不同的阈值电压,并且RF PA 100可以被修改为或适于容纳不同阈值的装置,然而在典型集成电路实施方案中,阈值电压VT通常将对于第一FET 102、第二FET 104以及第三FET 106相同。因此,虽然就关系本发明而言不是绝对要求,但在以下的示例性RF PA 100的描述中,将假定阈值电压VT对于RF PA 100的全部FET 102、104以及106相同。
RF PA 100的第一FET 102和第三FET 106根据在RF PA 100的RF输入112处接收的输入RF信号RFin的电压而导通和截止。输入RF信号RFin可以是或可以不是角度调制的(即,频率或相位调制的),并且它是角度调制还是不是角度调制的,将取决于使用RF PA 100的特定应用。输入RF信号RFin经由第一和第二AC联接电容器108和110AC联接到第一FET 102和第三FET 106的栅极。第一和第二偏置电压电阻器114和116以及第一和第三DC偏置电源电压VBIAS1和VBIAS3用于在第一FET 102和第三FET 106的栅极处创建DC操作点VDC(102)和VDC(106)。DC操作点VDC(102)和VDC(106)确定DC电压,在该DC电压周围,输入RF信号RFin在第一FET 102和第三FET 106的栅极处摆动,并且被设置为使得产生的DC偏置输入RF信号RFin在将第一FET 102和第三FET 106在完全导通(饱和)与完全截止(切断)状态之间切换时有效。
用于DC操作点VDC(106)和VDC(102)的DC值受被施加于第三和第一FET 106和102的源极的第二和第四DC偏置电压VBIAS2和VBIAS4的存在影响。RF PA 100的输出级是D类输出级,这意味着在第一FET 102导通时,第二FET 104截止,反之亦然。第二FET 104的导通/截止状态受第一FET 102和第三FET 106的导通/截止状态影响,第一和第三FET在输入RF电压RFin的控制下同步导通和截止。在第一FET102和第三FET 106导通时,跨第二FET 104的栅源端子施加压差VBIAS2-VBIAS4。该压差VBIAS2-VBIAS4在第二FET 104截止时跨自举电阻器118下降,因此为了使第二FET 104的导电沟道能够被夹断,该压差必须等于或小于第二FET 104的阈值电压VT(即,比VT更负)。换言之,(VBIAS2-VBIAS4)<VT。在本发明的一个实施方式中,VBIAS4被设置为0V,并且VBIAS2被设置为小于VT(即,比VT更负)的某一负电压。假定VBIAS2和VBIAS4的这些值(即,VBIAS2<VT,并且VBIAS4=0V),用于第一DC偏置电压VBIAS1的值和第一偏置电压电阻器114的电阻的值,可以被选择为创建用于第三FET 106的DC操作点VDC(106)。如图2A例示,使第三FET 106的栅极偏置到DC操作点VDC(106)允许第三FET 106的栅极电压VG(106)在高值VBIAS2与低值VT+VBIAS2之间摆动,因此允许跨第三FET 106的栅源端子的栅源电压VGS(106)在高值0V与低值VT之间摆动。在第三FET 106的DC操作点被设置到VDC(106)的情况下,因此,栅极电压VG(106)能够使第三FET 106在完全导通与完全截止状态之间切换。
在VBIAS4=0V且VBIAS2<VT的情况下,第三DC偏置电压VBIAS3的值和第二偏置电压电阻器116的电阻的值还可以被选择为,创建用于第一FET 102的DC操作点VDC(102)。如图2B例示,使第一FET 102的栅极偏置到DC操作点VDC(102)允许第一FET 102的栅极电压VG(102)在高值0V与小于VT的低值之间摆动,由此允许跨第一FET 102的栅源端子的栅源电压VGS(102)在0V与低值VT之间摆动。在第一FET 106的DC操作点被设置到VDC(102)的情况下,因此,栅极电压VG(102)能够使第一FET 102在完全导通与完全截止状态之间切换。
第三FET 106具有比第一FET 102的饱和电流IDSS(102)显著更低的饱和电流IDSS(106)(比较图2A和图2B)。饱和电流的该差异是由于以下事实而产生:第一FET 102形成高功率输出级的一部分,并且必须能够在导通时渗漏大漏极电流。因为第三FET 106仅需要驱动高功率输出级,所以它不需要渗漏(或引起)大漏极电流。因此,可以使得第三FET 106的栅极区域A(106)小于第一FET 102的栅极区域A(102)。和第一FET 102一样,第二FET 104形成高功率输出级的一部分,并且必须被调整为发起大漏极电流。因此,还可以使得栅极区域A(104)大于第三FET 106的栅极区域A(106)。在本发明的一个实施方式中,第一FET 102和第二FET 104的栅极区域A(102)和A(104)被设计为相等(即,A(102)=A(104)),并且第三FET 106的栅极区域A(106)被设计为比第一FET 102和第二FET 104的栅极区域A(102)和A(104)小e倍,换言之,A(106)=A(102)/e=A(104)/e,其中,“e”是自然对数的底(近似为2.7)。因为第一FET 102、第二FET 104以及第三FET 106通常将(但不是必须)具有相同的栅极长度,所以FET 102、104以及106的宽度将被调节为,在RF PA集成电路的布局期间设置期望或所需的栅极区域。应提及的是,还可以将与第一FET 102(该第一FET操作为共源极放大器)的较高输出阻抗相比的、第二FET 104(该第二FET操作为共漏极放大器)的更低输出阻抗考虑在内,以允许使得第二FET 104的栅极区域A(104)在某种程度上小于第一FET 102的栅极区域A(102)。
第一FET 102和第二FET 104用来根据输入SF信号RFin的变化将从DC电源VSUPPLY供给的DC功率转换成RF功率。如以上所讨论的,输出级的D类控制导致第一FET 102和第二FET104异相。换言之,在第一FET 102导通时,第二FET 104截止,反之亦然。图3示出了在RF PA100的RF输出120处产生的RF输出电压VOUT的该轨对轨特性。如可以看到的,RF PA 100产生在VSUPPLY与VBIAS4=0之间摆动的轨对轨RF输出电压VOUT。当在异相的第一FET 102和第二FET104之间切换时,理想地在RF PA 100的RF输出120处产生的电压和电流波形没有交叠。因此,RF PA100在将DC功率转换成RF功率时极其高效,具有理想的转换效率100%。D类配置还免除对如在单端RF PA设计中需要的大漏极电感器(即,扼流圈)的任何需要。该优点连同仅需要单个FET(如与在双相D类驱动器中所需的两个或更多个FET相对的)单相驱动器的不复杂设计,允许RF PA 100集成在小的紧凑单片微波集成电路(MMIC)中。
RF PA 100的第一FET 102在施加于其栅极的DC偏置输入RF电压RFin的直接控制下在其导通与截止状态之间切换。第二FET 104由第一FET 102、第三FET 106以及自举电阻器118的协调控制和操作在其导通与截止状态之间切换。图4是强调第二FET 104的导通(饱和)与截止(切断)状态之间的切换的、示出了第二FET 104的IDS(104)对VDS(104)特性的图。初始地,在第二FET 104完全导通且施加于第一FET 102和第三FET 106的栅极电压VG(102)和VG(106)大幅增大至它们摆动的上端时(参见以上的图2A和图2B),第一FET 102和第三FET 106导通,从而将第二FET 104的栅极下拉至VBIAS2,并且将第二FET 104的源极下拉至VBIAS2,因为VBIAS4=0V且VBIAS2<VT,所以第二FET 104的栅源电压VGS(104)被箝位至小于阈值电压VT的电压(即,比VT更负)。由此,第二FET 104的输入栅极电容器通过第三FET 106快速放电至偏置电源VBIAS2,这使得第二FET 104截止。因为第一FET 102在第二FET截止时导通,所以在RF输出120处产生的输出电压VOUT被下拉至VBIAS4=0V。第二FET 104在施加于第一FET102和第三FET 160的栅极的栅极电压VG(102)和VG(106)返回下落到它们摆动的下端时将再次导通。在该情况发生时,第三FET几乎立即截止,并且自举电阻器118将来自RF输出120的电流自举到第二FET 104的栅极中。自举电流最初由第二FET 104的栅源电容器Cgs来供给,该栅源电容器之前在第一FET 102和第三FET 106之前导通的时间期间由VBIAS2反向充电。然而,在第二FET 104开始导通之后不久且随着第一FET 102截止,来自电源VSUPPLY的电流快速完成栅源电容器Cgs的正向充电。对栅源电容器Cgs正向充电非常快速地发生,并且可以取决于自举电阻器118的电阻和栅源电容器Cgs的电容在皮秒或更少的量级上完成。在栅源电容器Cgs被完全充电之后,跨自举电阻器118的电压降降为零(因为然后没有电流流过它)。因为自举电阻器118跨第二FET 104的栅源端子连接,所以第二FET 104的栅源电压VGS(104)也降为0V。在跨第二FET的栅源端子施加的VGS(104)=0V的情况下,第二FET 104然后完全导通,并且在RF输出120处产生的输出电压VOUT被上拉至电源电压VSUPPLY,如果必要的话,为了将第二FET 104维持在其完全导通状态,电源VSUPPLY将经由自举电阻器118向第二FET 104的栅极供给另外的电流。该自举效应将继续,直到施加于第一FET 102和第三FET 106的栅极电压VG(102)和VG(106)再次增大至它们摆动的上端且使得第二FET 104再次截止为止。
为了优化RF PA 100的性能,应将自举电阻器118的电阻和第二FET 104的栅源电容器Cgs的电容考虑在内。为了使第二FET 104在第二FET 104导通的时间期间的导通时间最小化,期望使器具电阻器118的电阻小。第二FET 104的导通时间受由第二FET 104的栅源电容器Cgs和自举电阻器118呈现的RC时间常数限制(即,R(118)xCgs)。因此,为了实现短RC时间常数,应保持第二FET 104的栅源电容器Cgs的电容和自举电阻器118的电阻小。另一方面,在为了使第二FET的导通时间最小化而期望使自举电阻器118的电阻小时,在第二FET 104应截止时,还期望使自举电阻器118的电阻足够大,使得它将第二FET 104维持在完全截止状态,从而防止或减少穿过第一FET 102和第二FET 104的任何潜在直通电流。自举电阻器118的更高电阻还将具有避免在第一FET 102导通且第二FET 104截止时由于穿过自举电路的泄漏电流而引起的不必要的12R损失的期望效应。在低功率应用下,在VSUPPLY低时,可以接受使得偏置电压电阻器118的电阻小于防止所有直通电流而必要的电阻,并且接受作为用于减少第二FET 104的导通时间的折衷的泄漏电流12R的轻微增大。然而,对于大多数高功率应用,期望使自举电阻器118的电阻足够大,以至能够在第二FET 104应截止的时间期间将第二FET 104维持在完全截止情况下,以便防止或至少大幅减小任何潜在的直通电流(因为通常,直通电流导致高功率损耗)。在优化RF PA 100的性能时,将这些效应和因素中的一些或全部考虑在内。
图5是根据本发明的另一个实施方式的RF PA 500的示意图。RF PA 500在构造上与以上所描述的RF PA 100类似,除了RF PA 500在自举路径中使用具有非线性电阻特性的有源装置502,而不是使用线性固定电阻自举电阻器118。有源装置502的非线性电阻特性被利用来更有效地控制第二FET 104的导通/截止状态。(应注意,如果第二FET 104的阈值电压非常负,则可以串联连接多个n沟道耗尽型FET 502,而不是仅串联单个有源装置502。)在本发明的一个实施方式中,如在图5中示出,使用四个n沟道耗尽型FET(在以下描述中被称为第四FET 502)来实施有源装置502,第四FET 502的栅极被短路至其源极。注意,因为第四FET 502的栅极被短路至其源极,所以第四FET 502的栅源电压VGS(502)总是为0V。另外,因为第四FET 502的漏源端子跨第二FET 102的栅源端子直接连接,所以第四FET 502的漏源电压VDS(502)总是等于第二FET 104的栅源电压VGS(104)(即,VDS(502)=VGS(104))。图6A是示出了在第二FET 104从完全截止状态切换至完全导通状态的时间期间的、第四FET 502的IDS(502)对VDS(502)特性的图。(注意,因为穿过自举路径的电流从第四FET 502的源极向其漏极流过第四FET,所以IDS(502)和VDS(502)都为负。由于该原因,图6A(和以下的图6B)中绝对值|VDS(502)|被描绘为对绝对值|IDS(502)|,而不是IDS(502)对VDS(502)。在时间t=t1前不久,第一FET 102和第三FET 106都完全导通,并且第二FET 104完全截止,跨第二FET 104的栅源端子施加栅源电压VGS(104)=VDS(502)=VBIAS2<VT。随后,在施加于第一FET 102和第三FET 106栅极的栅极电压VG(102)和VG(106)降至它们摆动的下端时,与图2A和图2B相同,第三FET 106几乎立即截止,并且第一FET 102因为第二FET 104导通而截止。第二FET 104由从电源VSUPPLY供给的电流导通,并且经由第四FET 502自举至第二FET 104的栅极中。如由图6A中的1/R(502)电阻线504的增大范围指示的,第四FET(502)的绝对电阻R(502)随着第二FET 104的栅源电容器Cgs在充电时段的开始(t=t1)与充电时段的结束(t=t2)之间充电而快速减小。在该时间段t1至t2期间利用第四FET 502的非线性电阻特性,使得对于t1与t2之间的某些时间,由第四FET 502呈现的绝对电阻R(502)小于否则由自举电阻器118呈现的固定电阻(参见图1)。因此,更低的绝对电阻允许第二FET 104比在要使用固定电阻自举电阻器118时更快地从完全截止状态过渡到完全导通状态。
如图6B例示,第四FET 502的非线性电阻特性还在第二FET 104从完全导通状态切换到完全截止状态的时间期间利用。在时间t=t3前不久,第一FET 102和第三FET 106都完全截止,并且第二FET 104完全导通,跨第二FET 104的栅源端子施加栅源电压VGS(104)=VDS(502)=0V。随后,在施加于第一FET 102和第三FET 106的栅极的栅极电压VG(102)和VG(106)增大它们摆动的上端时,与图2A和图2B中相同,第三FET 106几乎立即导通,并且第一FET 102因为第二FET 104截止而导通。第二FET 104在t=t3与t=t4之间的时间段期间截止,这通过第三FET 106将其栅极电容放电至偏置电源VBIAS2。在该时间段期间,第四FET(502)的绝对电阻R(502)如由图6B中的1/R(502)电阻线506的较小范围指示的快速增大。随着第二FET 104截止,增大的绝对电阻R(502)用来抵抗来自电源VSUPPLY的电流流入到自举路径中。而且,一旦第二FET 104完全截止,则由第四FET 502呈现的高绝对电阻继续抵抗来自偏置电源VBIAS2的电流流入到自举路径中。第四FET 104被设计为,使得对于t3与t4之间的某些时间,其绝对电阻R(502)大于在使用线性固定电阻(诸如图1中的线性固定电阻自举电阻器118)时提供的绝对电阻。因此,与在使用固定电阻自举电阻器118时发生的耗散相比,在放电时间段t3至t4期间减小自举路径中的功耗。因为由第四FET 502呈现的最终绝对电阻R(502)大于将由固定电阻自举电阻器118提供的电阻,所以在第二FET 104完全截止之后也减小自举路径中的功耗。而且,因为由第四FET 502呈现的最终绝对电阻R(502)大于将由固定电阻自举电阻器118提供的电阻,所以由第四FET 502呈现的更高电阻R(502)在将第二FET 104维持在完全截止情况时更有效,因此在防止任意潜在直通电流穿过第一FET 102和第二FET 104时更有效。
本发明的RF PA 100和500被设计为在微波频率(例如,多达单个甚至数十GHz)下操作,被设计为产生非常高的RF输出功率(数十到甚至可能数百瓦),当然能够在大范围的微波频率(甚至超过一个十倍频程)下以高转换效率操作。由此,以上所描述的RF PA 100和500适于诸如在军事(例如,雷达)、先进通信系统以及高功率转换器中需要或期望的高功率高频率操作。为了进一步促进高功率高频率宽带操作,RF PA 100的FET和RF PA 500的FET可以使用氮化镓铝/氮化镓(AlGaN/GaN)n沟道耗尽型高电子迁移率晶体管(即,n沟道耗尽型GaN-HEMT)来实施。图7是描绘了在RF PA 100和RF PA 500中使用的GaN-HEMT 700中的一个的各种材料层和物理特性的简化剖面图。GaN-HEMT 700包括:AlGaN/GaN异质结构702,该异质结构使用分子束外延(MBE)、金属氧化物化学气相沉积(MOCVD)或其他合适的制造方法而生长在半绝缘(S.I.)衬底704(诸如碳化硅(SiC)、蓝宝石(Al2O3)或硅(Si))上。以极性Ga面晶体取向生长GaN和AlGaN层706和708。GaN和AlGaN层706和708材料也为天然压电的。因此,当在GaN层706上生长AlGaN层708时,跨AlGaN/GaN异质结构702形成:可归于GaN和AlGaN层706和708的极性性质的自发极化偶极子,和由于GaN和AlGaN层706和708的拉伸应变引起的压电极化偶极子。自发和压电偶极子的组合效果是在AlGaN/GaN异质结702处产生净正电荷。产生的净正电荷在AlGaN/GaN异质结702附近在GaN层706中感应高浓度的二维电子气(2DEG)710。和被调制掺杂为产生2DEG的、诸如AlGaAs/GaA异质结构的其他类型的III-V化合物异质结构不同,在GaN-HEMT 700中产生2DEG 710不需要掺杂。相反,2DEG 710由放出电子的电子放出面来产生,电子然后由前面提及的自发和压电极化偶极子附着到在AlGaN/GaN异质结702处形成的净正电荷。
如在图8中的GaN-HEMT 700的简化能带图800中示出的,GaN和AlGaN层706和708的不同带隙,当在GaN层706上生长AlGaN层708时,使得两种材料的导带和价带弯曲并失真。带弯曲和失真导致被称为内部形成2DEG 710的量子阱的内容。可以增大AlGaN层706中Al的摩尔分数,以增强压电偶极子并因此增强2DEG 710的导电性和电子传递性能,但为了避免不适合的错位和破裂的形成,该摩尔分数通常被维持在小于0.3的值。AlGaN层708还通常生长到远远小于GaN层706的厚度,使得两种材料之间的晶格失配由弹性应变来适应,而不是由错位的形成来适应。
由于AlGaN/GaN异质结702的唯一能带结构和极化感应的2DEG 710,2DEG 710(或“导电沟道”)平衡时(即,在没有电压施加于GaN-HEMT 700的栅极712时)存在于GaN-HEMT700中,并且导电沟道从GaN-HEMT的源极714延伸到其漏极716。因此,GaN-HEMT 700是天然适于用于本发明的高频高功率RF PA 100和500中的n沟道耗尽型(“常导通”)装置。
GaN-HEMT 700可以被制造为具有非常高的峰值漂移速度(例如,近似3x107cm/s),并且固有地具有非常高的击穿电压(数百伏)。属性的该组合允许RF PA 100和500在微波频率下产生非常高的RF输出功率。GaN HEMT 700还可以被制造为具有可在硅(Si)基和砷化镓(GaAs)基FET中实现的功率密度的数量级或比其更大的数量级。利用该优秀的功率密度,由RF PA 100和500的基于开关的设计实现的高能量效率以及GaN的更高热导率(该热导率比GaAs高大约四倍),允许与在同等RF输出功率的传统GaAs基RF PA中需要的热沉相比远远更小的热沉用于散热。功率密度的数量级优越性结合RF PA 100和RF PA 500都不需要大漏极电源电感器(如在单端RF PA设计中需要的)的事实,进一步给予在小的紧凑MMIC中制造RFPA 100和500的能力,这些MMIC中的每一个在尺寸上大幅小于(在一些情况下,小十倍)同等输出功率的传统Si基或GaAs基RF PA的MMIC的尺寸。
虽然已经提出了本发明的各种实施方式,但它们仅用示例且不限制的方式来提出。将对相关领域技术人员显而易见的是,可以在不偏离本发明的真实精神和范围的情况下对示例性实施方式进行形式和细节的各种变更。因此,本发明的范围不应受本发明的示例性实施方式的详情限制,而是相反应由所附权利要求来确定,这些所附权利要求包括享有这种权利要求的权利的等同物的全范围。
Claims (8)
1.一种放大器,该放大器包括:
第一场效应晶体管FET,该第一场效应晶体管FET具有:栅极;漏极,该漏极被配置为联接到电源;以及源极;
第二场效应晶体管FET,该第二场效应晶体管FET具有:栅极;漏极,该漏极联接到所述第一场效应晶体管FET的源极;以及源极;
自举路径,该自举路径包括电阻元件,该电阻元件联接在所述第一场效应晶体管FET的栅极与源极之间;
第三场效应晶体管FET,该第三场效应晶体管FET具有:栅极;漏极,该漏极联接到所述第一场效应晶体管FET的栅极;以及源极;以及
输入端子,该输入端子经由电容器联接到所述第二场效应晶体管FET和所述第三场效应晶体管FET两者的栅极,并且被配置为接收驱动所述第二场效应晶体管FET和所述第三场效应晶体管FET两者的公共开关驱动信号,
其中,所述第二场效应晶体管FET的源极被配置为由第一偏置电压来偏置,并且所述第三场效应晶体管FET被配置为由比所述第一偏置电压低的第二偏置电压来偏置。
2.根据权利要求1所述的放大器,其中,所述第一场效应晶体管FET和所述第二场效应晶体管FET的栅极具有比所述第三场效应晶体管FET的栅极的面积大的面积。
3.根据权利要求1所述的放大器,其中,所述第二偏置电压比所述第一偏置电压低至少一个场效应晶体管FET阈值电压。
4.根据权利要求1所述的放大器,其中,所述第一场效应晶体管FET、所述第二场效应晶体管FET以及所述第三场效应晶体管FET是氮化镓场效应晶体管FET。
5.一种在包括第一场效应晶体管FET和第二场效应晶体管FET的D类输出级中导通和截止所述第一场效应晶体管FET的方法,该方法包括以下步骤:
提供自举路径,该自举路径包括电阻元件,该电阻元件在所述第一场效应晶体管FET的源极与栅极之间;
响应于公共开关驱动信号来截止所述第二场效应晶体管FET和第三场效应晶体管FET,以允许跨所述自举路径的电压升至大于所述第一场效应晶体管FET的阈值电压的电平,从而导通所述第一场效应晶体管FET,所述第二场效应晶体管FET的漏极联接到所述第一场效应晶体管FET的源极,该第三场效应晶体管FET的漏极联接到所述第一场效应晶体管FET的栅极;
使所述第二场效应晶体管FET的源极偏置到第一偏置电压;
使所述第三场效应晶体管FET的源极偏置到比所述第一偏置电压低至少一个阈值电压的第二偏置电压;以及
响应于所述公共开关驱动信号而导通所述第二场效应晶体管FET和所述第三场效应晶体管FET,以迫使跨所述自举路径的电压为小于所述第一场效应晶体管FET的阈值电压的值,从而截止所述第一场效应晶体管FET。
6.根据权利要求5所述的方法,其中,所述第一场效应晶体管FET和所述第二场效应晶体管FET的栅极具有比所述第三场效应晶体管FET的栅极的面积大的面积。
7.根据权利要求5所述的方法,其中,所述第二场效应晶体管FET的源极被配置为由第一偏置电压来偏置,并且所述第三场效应晶体管FET被配置为由比所述第一偏置电压低的第二偏置电压来偏置。
8.根据权利要求5所述的方法,其中,所述第一场效应晶体管FET、所述第二场效应晶体管FET以及所述第三场效应晶体管FET是氮化镓场效应晶体管FET。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/754,656 | 2015-06-29 | ||
US14/754,656 US9806678B2 (en) | 2015-06-29 | 2015-06-29 | Bootstrap class-D wideband RF power amplifier |
PCT/US2016/028458 WO2017003541A1 (en) | 2015-06-29 | 2016-04-20 | Bootstrap class-d wideband rf power amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107735944A CN107735944A (zh) | 2018-02-23 |
CN107735944B true CN107735944B (zh) | 2021-05-07 |
Family
ID=57602946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680038029.6A Active CN107735944B (zh) | 2015-06-29 | 2016-04-20 | 自举d类宽带rf功率放大器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9806678B2 (zh) |
EP (1) | EP3314758B1 (zh) |
CN (1) | CN107735944B (zh) |
ES (1) | ES2895248T3 (zh) |
WO (1) | WO2017003541A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017108828B3 (de) | 2017-04-25 | 2018-07-05 | Forschungsverbund Berlin E.V. | Vorrichtung zur Ansteuerung eines selbstleitenden n-Kanal Endstufenfeldeffekttransistors |
US10692996B1 (en) | 2018-02-05 | 2020-06-23 | United States Of America As Represented By The Secretary Of The Air Force | Systems, methods and apparatus for radio frequency devices |
US10510694B2 (en) | 2018-04-18 | 2019-12-17 | Analog Devices, Inc. | Radio frequency communication systems |
CN109245730B (zh) * | 2018-08-21 | 2022-08-02 | 中国科学院微电子研究所 | 开关功率放大器和数字发射机 |
US10574229B1 (en) | 2019-01-23 | 2020-02-25 | Tagore Technology, Inc. | System and device for high-side supply |
US10735034B1 (en) * | 2019-08-13 | 2020-08-04 | Eridan Communications, Inc. | Polar modulation transmitter with wideband product mode control |
DE102020112980B3 (de) * | 2020-05-13 | 2021-08-19 | Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik | Schaltungsanordnung zur Begrenzung des Gatestromes an einem Feldeffekttransistors |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3531660A (en) * | 1967-11-21 | 1970-09-29 | Ampex | Digital coaxial line driver |
US4320352A (en) * | 1980-01-29 | 1982-03-16 | Ford Aerospace & Communications Corp. | Input optimized FET bias circuit |
JP2005523631A (ja) * | 2002-04-19 | 2005-08-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力増幅器 |
US6888410B1 (en) * | 2003-10-10 | 2005-05-03 | Broadcom Corp. | Power amplifier having low gate oxide stress |
US7535320B2 (en) * | 2005-07-12 | 2009-05-19 | U.S. Monolithics, L.L.C. | Phase shifter with flexible control voltage |
WO2008054797A2 (en) * | 2006-10-30 | 2008-05-08 | Nortel Networks Limited | High efficiency digital power amplifier |
US8063616B2 (en) * | 2008-01-11 | 2011-11-22 | International Rectifier Corporation | Integrated III-nitride power converter circuit |
US8149027B2 (en) * | 2008-07-02 | 2012-04-03 | Motorola Mobility, Inc. | Circuit with a voltage dependent resistor for controlling an on/off state of a transistor |
US8294440B2 (en) * | 2009-06-27 | 2012-10-23 | Lowe Jr Brian Albert | Voltage regulator using depletion mode pass driver and boot-strapped, input isolated floating reference |
WO2012085685A2 (en) * | 2010-12-23 | 2012-06-28 | Marvell World Trade Ltd. | Accurate bias tracking for process variation and supply modulation |
CN202075655U (zh) * | 2011-01-26 | 2011-12-14 | 武汉光华芯科技有限公司 | 带斩波低温度系数的带隙基准电压源电路 |
KR101238488B1 (ko) * | 2011-10-07 | 2013-03-04 | 숭실대학교산학협력단 | 모드 주입을 이용한 차동 전력 증폭기 |
JP5510564B2 (ja) * | 2012-05-25 | 2014-06-04 | 日本電気株式会社 | スイッチングアンプおよびそれを用いた送信機 |
WO2014113027A1 (en) * | 2013-01-18 | 2014-07-24 | Lsi Corporation | High-voltage voltage-switched class-s amplifier |
US20140368279A1 (en) * | 2013-06-18 | 2014-12-18 | Auriga Measurement Systems, LLC | Direct Biasing A Gate Electrode Of A Radio Frequency Power Amplifier Through a Driver Stage |
JP2015065526A (ja) * | 2013-09-24 | 2015-04-09 | ソニー株式会社 | 増幅回路 |
-
2015
- 2015-06-29 US US14/754,656 patent/US9806678B2/en active Active
-
2016
- 2016-04-20 WO PCT/US2016/028458 patent/WO2017003541A1/en unknown
- 2016-04-20 ES ES16818378T patent/ES2895248T3/es active Active
- 2016-04-20 EP EP16818378.8A patent/EP3314758B1/en active Active
- 2016-04-20 CN CN201680038029.6A patent/CN107735944B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107735944A (zh) | 2018-02-23 |
EP3314758A1 (en) | 2018-05-02 |
US20160380600A1 (en) | 2016-12-29 |
WO2017003541A1 (en) | 2017-01-05 |
US9806678B2 (en) | 2017-10-31 |
ES2895248T3 (es) | 2022-02-18 |
EP3314758A4 (en) | 2019-01-30 |
EP3314758B1 (en) | 2021-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107735944B (zh) | 自举d类宽带rf功率放大器 | |
KR101269301B1 (ko) | 고효율의 스위치 모드 전력 증폭기 | |
KR101343770B1 (ko) | 필드 플레이트 확장부를 가지는 fet를 사용하는 스위치모드 전력 증폭기 | |
US8054110B2 (en) | Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs) | |
JP5848171B2 (ja) | アクティブ発振防止付き複合半導体デバイス | |
US9985593B2 (en) | Limiting driver for switch-mode power amplifier | |
CN110098823B (zh) | 电平转换器及其操作方法及包括电平转换器的门驱动电路 | |
US8736383B2 (en) | Power amplifier circuit and control method | |
KR101011591B1 (ko) | 다수의 전압 제어 커패시터를 갖는 반도체 장치 및 회로 | |
US7355215B2 (en) | Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies | |
JP5526174B2 (ja) | ターンオン防止付き複合半導体デバイス | |
US7368971B2 (en) | High power, high frequency switch circuits using strings of power transistors | |
Green et al. | Cascode connected algan/gan hemts on sic substrates | |
CN109818580B (zh) | 功率放大器以及化合物半导体装置 | |
Mishra et al. | Field effect transistors | |
US7560985B2 (en) | Two-stage amplification using intermediate non-linear square wave | |
US7795672B2 (en) | Profiled gate field effect transistor with enhanced high harmonic gain | |
TW201929426A (zh) | 功率放大器以及化合物半導體裝置 | |
Trew | High voltage microwave/mm-wave field-effect transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |