-
Gebiet der vorliegenden Erfindung
-
Im
Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen
und betrifft insbesondere Halbleiterbauelemente, etwa Substratdioden,
von SOI-Schaltungen, die in dem kristallinen Material des Substrats
hergestellt sind.
-
Beschreibung des Stands der
Technik
-
Die
Herstellung integrierter Schaltungen erfordert, dass eine große Anzahl
an Schaltungselementen, etwa Transistoren und dergleichen, auf einer vorgegebenen
Chipfläche
gemäß einem
spezifizierten Schaltungsaufbau gebildet werden. Es wird allgemein
eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für komplexe
Schaltungen, etwa Mikroprozessoren, Speicherchips, ASICS (anwendungsspezifische
IC's) und dergleichen,
die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen
auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder
Leistungsaufnahme und/oder Kosteneffizienz ist. Während der
Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie
werden Millionen komplementärer
Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren,
auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht
aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor
oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die
durch eine Grenzfläche
stark dotierter Drain- und Sourcegebiete zu einem invers oder schwach
dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet
und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d.
h. der Durchlassstrom des leitenden Kanals, ist durch Gateelektrode
gesteuert, die über
dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende
Schicht getrennt ist. Die Leitfähigkeit
des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des
Anliegens einer geeigneten Steuerspannung an der Gateelektrode hängt von der
Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene
Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem
Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch
als Kanallänge
bezeichnet wird. Somit bestimmt in Verbindung mit der Fähigkeit,
rasch einen leitenden Kanal unter der isolierenden Schicht beim
Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die
Leitfähigkeit des
Kanalgebiets wesentlich das Leistungsverhalten der MOS-Transistoren.
Somit macht der zuletzt genannte Aspekt die Verringerung der Kanallänge – und damit
verknüpft
die Verringerung des Kanalwiderstands – zu einem wesentlichen Entwurfkriterium,
um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen
zu erreichen.
-
Im
Hinblick auf das weitere Steigern der Leistungsfähigkeit von Transistoren wird
zusätzlich
zu anderen Vorteilen zunehmend die SOI-(Halbleiter- oder Silizium-auf-Isolator-)Architektur
als wichtiges Mittel zur Herstellung von MOS-Transistoren eingesetzt
auf Grund der Eigenschaften einer geringeren parasitären Kapazität der pn-Übergänge, wodurch höhere Schaltgeschwindigkeiten
im Vergleich zu Vollsubstrattransistoren möglich sind. In SOI-Transistoren ist
das Halbleitergebiet, in welchem die Drain- und Sourcegebiete sowie
das Kanalgebiet angeordnet sind, und das auch als Körper bezeichnet
wird, isolationsmäßig eingeschlossen.
Dieser Aufbau liefert deutliche Vorteile, gibt aber auch Anlass
zu einer Vielzahl von Problemen. Im Gegensatz zum Körper von
Vollsubstratbauelementen, der elektrisch mit dem Substrat verbunden
ist, und wodurch durch das Anlegen eines speziellen Potentials an
das Substrat die Körper
der Vollsubstrattransistoren auf einem spezifizierten Potential
gehalten werden, ist der Körper
der SOI-Transistoren nicht mit einem spezifizierten Bezugspotential
verbunden und somit kann sich das Potential des Körpers in
freier Weise auf Grund der Ansammlung von Minoritätsladungsträgern frei einstellen,
so lange nicht geeignete Gegenmaßnahmen getroffen werden.
-
Ein
weiteres Problem in Bauelementen mit hohem Leistungsvermögen, etwa
in Mikroprozessoren und dergleichen, ist eine effiziente bauteilinterne Temperatursteuerung
auf Grund der ausgeprägten Wärmeentwicklung.
Auf Grund der geringeren Wärmeableitfähigkeiten
von SOI-Bauelementen, was durch die vergrabene isolierende Schicht
hervorgerufen wird, ist die entsprechende Erfassung der aktuellen
Temperatur in SOI-Bauelementen von besonderer Bedeutung.
-
Typischerweise
wird für
thermische Detektionsanwendungen eine geeignete Diodenstruktur verwendet,
wobei die entsprechende Charakteristik der Diode das Gewinnen von
Informationen über
die thermischen Bedingungen in der Nähe der Diodenstruktur ermöglicht.
Die Empfindlichkeit und die Genauigkeit der jeweiligen Messdaten,
die auf der Grundlage der Diodenstruktur erhalten werden, hängen entscheidend
von der Diodencharakteristik ab, d. h. von der Strom/Spannungscharakteristik
der Diode, die wiederum von der Temperatur und anderen Parametern
abhängig
ist. Für
thermische Detektionsanwendungen ist es daher typischerweise wünschenswert
eine im Wesentlichen „ideale” Diodencharakteristik
zu erzeugen, um damit eine genaue Abschätzung der Temperaturbedingungen
innerhalb des Bauelements zu ermöglichen.
In SOI-Bauelementen wird eine entsprechende Diodenstruktur, d. h.
der entsprechende pn-Übergang,
häufig
in dem Substratmaterial hergestellt, der unter der vergrabenen isolierenden
Schicht angeordnet ist, über
welchem die „Halbleiterschicht” ausgebildet,
die zur Herstellung der Transistorelemente verwendet wird. Somit sind
zumindest einige zusätzliche
Prozessschritte erforderlich, beispielsweise das Ätzen durch
die Halbleiterschicht oder ein entsprechendes Grabenisolationsgebiet
und durch die vergrabene isolierende Schicht, um das kristalline
Substratmaterial freizulegen. Andererseits ist der Prozessablauf
zur Herstellung der Substratdiode typischerweise so gestaltet, dass
ein hohes Maß an
Kompatibilität
mit der Prozesssequenz zur Herstellung der eigentlichen Schaltungselemente,
etwa der Transistorstrukturen, erreicht wird, ohne dass negative
Auswirkungen auf die eigentlichen Schaltungselemente erzeugt werden.
-
In
anderen Fällen
müssen
andere Schaltungselemente in dem kristallinen Substratmaterial auf
der Grundlage geeignet gestalteter pn-Übergänge hergestellt werden, ohne
dass kein wesentlicher Zuwachs an Prozesskomplexität entsteht.
Somit werden die Schaltungselemente, die in dem Substratmaterial
herzustellen sind, typischerweise mit einem hohen Maß an Kompatibilität zu der üblichen
Fertigungssequenz für
Schaltungselemente aufgebaut, die in und über der aktiven Halbleiterschicht
gebildet werden, die wiederum auf der vergrabenen isolierenden Materialschicht
ausgebildet ist. Beispielsweise werden typischerweise die pn-Übergänge der
Schaltungselemente in dem kristallinen Substratmaterial auf der
Grundlage von Implantationsprozessen hergestellt, die auch in der
aktiven Halbleiterschicht durchgeführt werden, um tiefe Drain-
und Sourcegebiete zu erzeugen, um damit einen effizienten Gesamtfertigungsablauf
zu erreichen. In diesem Falle wird typischerweise eine Öffnung so
hergestellt, dass diese sich durch die vergrabene isolierende Schicht und
in das kristalline Substratmaterial erstreckt, bevor der entsprechende
Implantationsprozess durchgeführt
wird. Daher wird die Dotierstoffsorte in das kristalline Substratmaterial,
d. h. in den Bereich, der durch die Öffnung freigelegt wird, eingeführt, so
dass entsprechende pn-Übergänge im Wesentlichen
zu den Seitenwänden
der Öffnung
ausgerichtet sind, wodurch ebenfalls ein gewisser „Überlapp” auf Grund der
Natur des Implantationsprozesses und auf Grund nachfolgender Ausheizprozesse
erzeugt wird, die typischerweise zum Aktivieren der Dotierstoffsorte
in den Drain- und Sourcegebieten der Transistoren und auch zum Rekristallisieren
von durch Implantation hervorgerufenen Schäden erforderlich sind. Während der
weiteren Bearbeitung des Halbleiterbauelements, beispielsweise beim
Ausführen
geeigneter nasschemischer Ätz-
und Reinigungsprozesse, wird jedoch die laterale Abmessung der Öffnung auf Grund
der Wechselwirkung mit aggressiven nasschemischen Ätzchemien
vergrößert. Der
resultierende Materialabtrag von den Seitenwänden der Öffnung besitzt jedoch einen
wesentlichen Einfluss auf entsprechende pn-Übergänge, die in dem kristallinen Substratmaterial
gebildet sind, die detaillierter mit Bezug zu den 1a bis 1c erläutert ist.
-
1a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 100,
das ein SOI-Bauelement repräsentiert.
Das Halbleiterbauelement 100 umfasst ein Substrat 101,
das zumindest in seinem oberen Bereich ein im Wesentlichen kristallines
Substratmaterial 102 aufweist, das entsprechend den Bauteilerfordernissen
dotiert sein kann. Beispielsweise besitzt das Substratmaterial 102 darin eingebaut
eine geeignete lokal beschränkte
Konzentration einer p-Dotierstoffsorte oder eine n-Dotierstoffsorte
und dergleichen. Wie gezeigt, enthält das kristalline Substratmaterial 102 ein
p-Wannengebiet bzw. p-Potentialtopfgebiet 102a, wie es
zur Herstellung einer Substratdiode und dergleichen erforderlich ist.
Ferner ist eine vergrabene Siliziumdioxidschicht 103 auf
dem kristallinen Substratmaterial 102 gebildet, woran sich
eine Halbleiterschicht 104 anschließt, die typischerweise in Form
einer Siliziumschicht bereitgestellt wird, die jedoch auch andere
Komponenten, etwa Germanium, Kohlenstoff und dergleichen zumindest
in gewissen Bauteilbereichen aufweisen kann. Das Halbleiterbauelement 100 umfasst
ein erstes Bauteilgebiet 110, das in dem gezeigten Beispiel eine
Substratdiode 130 mit einem pn-Übergang 102p enthält. Wie
zuvor erläutert
ist, können
die Substratdiode 130 und damit insbesondere der pn-Übergang 102p als
eine Temperaturüberwachung
zum Bewerten der Temperatur des Halbleiterbauelements 100 in lokal
aufgelöster
Weise verwendet werden. Folglich besitzen die elektronischen Eigenschaften
des pn-Übergangs 102p einen
großen
Einfluss auf die Genauigkeit eines entsprechenden Temperatursignals,
was auf der Grundlage der Substratdiode 130 gewonnen wird.
Der pn-Übergang 102p kann
mittels eines stark n-dotierten Gebiets 132 gebildet werden, in
dem leicht p-dotierten Wannengebiet 102a eingebettet ist.
Ferner ist ein stark p-dotiertes Gebiet 131 vorgesehen
und dient als ein Kontaktbereich der Substrat 130. In der
in 1a gezeigten Fertigungsphase sind Öffnungen 130a, 130b in
der vergrabenen isolierenden Schicht 103 und in der Halbleiterschicht 104 oder
in einem entsprechenden Isolationsgebiet 105 vorgesehen,
was in der Schicht 104a ausgebildet ist, um damit lateral
das erste und das zweite Bauteilgebiet 110, 120 abzugrenzen.
Andererseits sind in dem Bauteilgebiet 120 oder mehrere n-Kanaltransistoren 140 in
und über
der Halbleiterschicht 104 gemäß den gesamten Bauteilerfordernissen
hergestellt. In dem gezeigten Beispiel ist eine planare Transistorkonfiguration
dargestellt und umfasst eine Gateelektrodenstruktur 141,
die ein Elektrodenmaterial 141a, etwa ein Polysiliziummaterial und
dergleichen, in Verbindung mit einem Gatedielektrikumsmaterial 141b aufweist,
das das Elektrodenmaterial 141a von einem Kanalgebiet 141 trennt, das
in der Halbleiterschicht 104 lateral zwischen dem Draingebiet
und dem Sourcegebiet 142 angeordnet ist. Ferner umfasst
die Gateelektrodenstruktur 141 eine Abstandshalterstruktur 141c,
die eine beliebige geeignete Ausbildung aufweist, um damit als eine
Implantationsmaske während
einer Implantationssequenz 106 zu dienen, um die Dotierstoffsorte
der Drain- und Sourcegebiete 142 einzuführen.
-
Typischerweise
wird das in 1a gezeigte Halbleiterbauelement 100 auf
der Grundlage der folgenden Prozesse hergestellt. Das Substrat 101 wird so
vorgesehen, dass es die vergrabene Oxidschicht 103, die
auf dem kristallinen Substratmaterial 102 gebildet ist,
enthält,
während
die Halbleiterschicht 104 auf der vergrabenen isolierenden
Schicht 103 hergestellt wird, was auf der Grundlage gut
etablierter Scheibenverbundtechniken, aufwendiger Implantations-
und Oxidationsprozesse und dergleichen erfolgen kann. Daraufhin
wird die Isolationsstruktur 105 von einer flachen Grabenisolation
hergestellt, indem gut etablierte Lithographie-, Ätz-, Abscheide-
und Einebnungstechniken eingesetzt werden, um die Isolationsgräben zu erhalten,
die mit einem geeigneten dielektrischen Material, etwa Siliziumdioxid,
gefüllt sind.
Vor oder nach dem Herstellen der Isolationsstruktur 105 wird
die grundlegende Dotierstoffkonzentration der p-Wanne 102a festgelegt,
etwa durch Ionenimplantation. Als nächstes werden geeignete Materialien
für die
Gateelektrodenstruktur 141 des Transistors 140 vorgesehen,
etwa durch komplexe Oxidations- und/oder Abscheidetechniken zum
Bereitstellen des Gatedielektrikumsmaterials 141b, woran
sich das Abscheiden des Gateelektrodenmaterials 141a etwa
in Form von Polysilizium und dergleichen anschließt. Auf
der Grundlage aufwendiger Lithographie- und Ätztechniken werden diese Materialien
strukturiert, um die Gateelektrodenstruktur 141 zu schaffen.
Daraufhin werden geeignete Implantationsprozesse ausgeführt, um
eine gewünschte
Dotierstoffkonzentration benachbart zu der Gateelektrodenstruktur 141 möglicherweise
auf der Grundlage von Versatzabstandshalterelementen (nicht gezeigt) einzuführen. Daraufhin
wird die Seitenwandabstandshalterstruktur 141c durch gut
etablierte Techniken hergestellt, d. h. durch Abscheiden eines Ätzstoppmaterials
(nicht gezeigt), etwa von Siliziumdioxid, gefolgt von der Abscheidung
eines Siliziumnitridmaterials, das dann durch anisotrope Techniken
geätzt
wird. Zu beachten ist, dass die Abstandshalterstruktur 141c zwei
oder mehr einzelne Abstandshalterelemente enthalten kann, wenn ein
entsprechend komplexes Dotierstoffprofil für die Drain- und Sourcegebiete 142 erforderlich
ist. Gemäß einer
gut etablierten Prozessstrategie werden vor dem Einbau der endgültigen Dotierstoffkonzentration
für die Drain- und Sourcegebiete 142 die Öffnungen 103a, 103b hergestellt,
was durch geeignetes Abdecken des zweiten Bauteilgebiets 120 mittels
einer Ätzmaske
gelingt, die auch die gewünschten
laterale Größe und Lage
der Öffnungen 103a, 103b in
dem ersten Bauteilgebiet 110 festlegt. Daraufhin wird ein
anisotroper Ätzprozess
ausgeführt,
um beispielsweise durch die Halbleiterschicht 104 oder
die Isolationsstruktur 105 zu ätzen und um durch die vergrabene isolierende
Schicht 103 zu ätzen,
um damit Bereiche der p-Wanne 102a freizulegen, die den
Gebieten 131 bzw. 132 entsprechen. Nach dem Ätzprozess
zur Herstellung der Öffnungen 103a, 103b wird
die Ätzmaske
abgetragen mittels eines geeigneten Abtragungsprozesses. Es sollte
beachtet werden, dass die Ätzmaske
in Form eines Hartmaskenmaterials in Verbindung mit Lackmaterialien
abhängig
von der gesamten Prozessstrategie vorgesehen werden kann. Beispielsweise
kann Polysiliziummaterial als ein Hartmaskenmaterial wirksam eingesetzt
werden, das dann auf der Grundlage einer geeigneten Ätztechnik entfernt
wird, während
das zweite Bauteilgebiet 120 beispielsweise auf der Grundlage
einer Lackmaske abgedeckt wird. Daraufhin wird die weitere Bearbeitung
fortgesetzt, indem eine Sequenz aus Implantationsprozessen ausgeführt wird.
In dem gezeigten Beispiel sei angenommen, dass der Transistor 140 einen
n-Kanaltransistor repräsentiert,
in welchem die Drain- und Sourcegebiete 142 auf der Grundlage
eines n-Dotierstoffprofilmaterials
während
des Implantationsprozesses 106 erzeugt werden, in welchem gleichzeitig
das n-Gebiet 132 in der p-Wanne 102a gebildet
wird. Zu diesem Zweck wird eine Implantationsmaske 107,
etwa eine Lackmaske und dergleichen so vorgesehen, dass der Transistor 140 und
die Öffnung 103a frei
liegen, während
die Öffnung 103b abgedeckt
ist. In dem gezeigten Beispiel kann ferner ein entsprechender Implantationsprozess
vor dem Prozess 106 ausgeführt worden sein unter Anwendung
einer geeigneten Maske, um die Öffnung 103a und
den Transistor 140 abzudecken, während p-Kanaltransistoren (nicht
gezeigt) und die Öffnung 103 frei
liegen, wobei diese Öffnung
dann als eine Implantationsmaske dient, um das p-dotierte Gebiet 131 zusammen
mit Drain- und Sourcegebieten der freiliegenden p-Kantaltransistoren
zu bilden. In anderen Fällen
werden das p-dotierte Gebiet 131 und entsprechende Drain-
und Sourcegebiete von p-Kanaltransistoren nach dem Implantationsprozess 106 hergestellt.
-
Folglich
entspricht die Dotierstoffkonzentration des Gebiets 132 im
Wesentlichen der Dotierstoffkonzentration vier Drain- und Sourcebereiche
des Gebiets 142 des Transistors 140. Aus diesem
Grunde sind die Eigenschaften des pn-Übergangs 102p durch
Prozessbedingungen bestimmt, die zum Erreichen eines gewünschten
Dotierstoffprofils für
die Drain- und Sourcegebiete 142 des Transistors 140 erforderlich
sind. Danach werden typischerweise geeignet gestaltete Ausheizprozesse
ausgeführt,
um die Dotierstoffsorte zu aktivieren und auch um durch Implantation
hervorgerufene Schäden
zu rekristallisieren. Auf Grund der Natur des Implantationsprozesses 106 und
auf Grund des nachfolgenden Ausheizprozesses wird der pn-Übergang 102p nach „außen” getrieben,
wie dies durch die gestrichelte Linie 102f angegeben ist,
so dass ein gewisser Grad an Überlappung
zwischen der Schicht 103 und dem stark dotierten Gebiet 132 abhängig von
den Prozessparametern der zuvor ausgeführten Prozesssequenz erhalten
wird. Daher ist die Größe des resultierenden Überlapps
im Wesentlichen durch Prozessparameter bestimmt, die typischerweise
so gewählt werden,
dass bessere Eigenschaften der Drain- und Sourcegebiete 142 erreicht
werden, insbesondere wenn sehr kleine Transistorbauelemente betrachtet werden.
Beispielsweise beträgt
in aufwendigen planaren Transistorstrukturen eine Gatelänge, d.
h. in 1a die horizontale Erstreckung
des Elektrodenmaterials 141a ungefähr 50 nm und weniger, wodurch
sehr präzise
definierte Eigenschaften der Drain- und Sourcegebiete 142 erforderlich
sind. Beispielsweise wird eine ausgeprägte Dotierstoffdiffusion in
den Drain- und Sourcegebieten 142 typischerweise vermieden,
um einen gewünschten
steigen Dotierstoffgradienten für
die Drain- und Sourcegebiete 142 zu erreichen.
-
Danach
wird die weitere Bearbeitung fortgesetzt, indem weitere Fertigungsschritte
ausgeführt werden,
wie sie zur Fertigstellung der grundlegenden Transistorstruktur
in dem Bauteilgebiet 120 erforderlich sind. Insbesondere
müssen
ein oder mehrere aufwendige nasschemische Reinigungs- oder Ätzprozesse
ausgeführt
werden, um die freiliegenden Oberflächenbereiche des Bauelements 100 zur
Herstellung eines Metallsilizids in den Drain- und Sourcegebieten 142 und
möglicherweise
in der Gateelektrodenstruktur 141 vorzubereiten, wodurch
entsprechende Metallsilizidbereiche in den Gebieten 131 und 132 erzeugt
werden. Typischerweise ist das Vorsehen eines Metallsilizids zur
Verringerung des gesamten Kontaktwiderstands des Transistors 140 und auch
der Diode 130 erforderlich.
-
1b zeigt
schematisch das Halbleiterbauelement 100 während eines
nasschemischen Ätzprozesses 108,
der typischerweise so gestaltet ist, das Oxid von freiliegenden
Siliziumoberflächen
entfernt wird, um damit bessere Oberflächenbedingungen während des
nachfolgenden Silizidierungsprozesses zu schaffen. Während des
nasschemischen Prozesses 108 werden folglich auch freiliegende
Seitenwandbereiche 103s zumindest der vergrabenen isolierenden
Schicht 103 in den Öffnungen 103a, 103b angegriffen,
wodurch ein gewisser Grad an Materialabtrag hervorgerufen wird.
In dem gezeigten Beispiel erleidet auch der Seitenwandbereich 105s der Isolationsstruktur 105 einen
gewissen Grad an Materialverlust. Folglich geben die Seitenwände 103s, 105s der Öffnungen 103a, 103b,
die während
des Implantationsprozesses 106 (siehe 1a)
als Implantationsmasken dienten, nunmehr einen mehr oder weniger
ausgeprägten
Bereich der dotierten Gebiete 131, 132, wie dies
durch die gestrichelten Linien 103r angegeben ist. Die
Vergrößerung zumindest
der Öffnung 103a übt einen
Einfluss auf die schließlich
erreichten Eigenschaften des pn-Übergangs 102p nach
der Herstellung eines Metallsilizidmaterials aus.
-
1c zeigt
schematisch das Hableiterbauelement 100 in einer weiter
fortgeschrittenen Fertigungsphase, in der Metallsilizidgebiete 144 in
dem Transistor 140 und Metallsilizidgebiete 134 den
dotierten Gebieten 132, 131 der Substratdiode 120 gebildet
sind. Auf Grund des vorhergehenden Materialverlustes an den Seitenwänden 103s kann
sich das Metallsilizid 134 bis zu den pn-Übergang 102p erstrecken,
und kann somit zu einem Kurzschluss an kritischen Gebieten 102c führen, woraus
sich ein vollständiger
Ausfall der Subtratdiode 130 ergibt. Selbst wenn das Metallsilizid 134 sich
nicht über
den pn-Übergang 102p hinweg
in den kritischen Bereichen 102c erstreckt, kann eine ausgeprägte Modifizierung
der Übergangseigenschaften
auf Grund der geringeren lateralen Größe des Übergangsgebiets 102p beobachtet
werden. Dies kann insbesondere die elektronischer Eigenschaften
komplexer pn-Übergänge beeinflussen,
die gemäß einer
Prozesssequenz hergestellt sind, wie sie zuvor beschrieben ist,
wenn sehr komplexe Transistorelemente betrachtet werden. Folglich
kann ein mehr oder weniger modifiziertes Verhalten der Diodeneigenschaft
der Substratdiode 130 hervorgerufen werden, wodurch sich
die Zuverlässigkeit
einer Information deutlich reduziert, die auf der Grundlage der
Substratdiode 130 gewonnen wird.
-
Angesichts
der zuvor beschriebenen Situation betrifft die vorliegende Erfindung
Halbleiterbauelemente und Techniken zur Herstellung geeigneter pn-Übergänge für Substratdioden in
dem kristallinen Substratmaterial, wobei eines oder mehrere der
oben erkannten Probleme vermieden oder zumindest in der Auswirkung
reduziert wird.
-
Überblick über die Erfindung
-
Im
Allgemeinen betrifft die vorliegende Erfindung Techniken und Halbleiterbauelemente,
in denen verbesserte pn-Übergänge in dem
kristallinen Substratmaterial von Halbleiterbauelementen, beispielsweise
für Substratdioden
hergestellt werden, ohne dass speziell gestaltete Implantationsprozesse erforderlich
sind, um den unerwünschten
Materialabtrag zur Herstellung von Metallsilizidgebieten Rechnung
zu tragen. Zu diesem Zweck wird der interessierende pn-Übergang
in dem kristallinen Substratmaterial auf der Grundlage einer Aussparung
hergestellt, die zuminderst teilweise mit einem n-dotierten Halbleitermaterial,
etwa einer kohlenstoffenthaltenden Halbleiterlegierung, gefüllt ist.
Folglich können
die Eigenschaften des resultierenden pn-Übergangs auf der Grundlage
der geeigneten Dimensionierung und Formgebung der entsprechenden
Aussparung und durch das Auswahlen geeigneter Prozessparameter für den Abscheideprozess,
beispielsweise einem selektiven epitaktischen Aufwachsprozess, eingestellt werden,
um damit eine gewünschte
Konzentration einer Dotierstoffsorte einzubauen. In einigen hierin
offenbarten Aspekten werden die resultierenden Übergangseigenschaften und damit
das elektronische Verhalten einer Substratdiode ferner eingestellt,
indem die grundlegende Materialzusammensetzung des in-situ-dotierten Halbleitermaterials
festgelegt wird, so dass Leckströme
verringert werden und daher eine verbesserte Diodencharakteristik
erreich wird. Beispielsweise wird eine Silizium/Kohlenstofflegierung
als ein in-situ-dotiertes Material vorgesehen, um eine Diode mit
geringem Leckstrom und einem geringeren Spannungsabfall zu erhalten.
Gemäß den hierin
offenbarten Prinzipien wird daher der pn-Übergang an einer geeigneten
lateralen Position angeordnet, um eine unerwünschte Wechselwirkung des pn-Übergangs
während
eines nachfolgenden Silizidierungsprozesses zu erreichen, die ansonsten
in konventionellen Strategien hervorgerufen wird, in denen der pn-Übergang
mittels Ionenimplantation durch eine entsprechende Öffnung in
dem dielektrischen Material hindurch gebildet wird. Ein gewünschter
Grad an Überlappung
in dem stark dotierten Gebiet, das auf der Grundlage des dotierten
Halbleitermaterials zu bilden ist, und einer Isolationsstruktur oder
einer vergrabenen isolierenden Schicht, wenn eine SOI-Konfiguration
betrachtet wird, wird erhalten, indem isotrope Ätztechniken angewendet werden, wobei
der Grad an Unterätzung
des dielektrischen Material somit für gewünschte große Prozesstoleranzen während des
nachfolgenden Silizidierungsprozesses sorgt.
-
Ein
anschauliches hierin offenbartes Verfahren betrifft das Herstellen
eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer Öffnung in
einer Isolationsstruktur, die in einer Halbleiterschicht des Halbleiterbauelements
gebildet ist, so dass ein Bereich eines kristallinen Materials eines Substrats
des Halbleiterbauelements frei liegt. Das Verfahren umfasst ferner
das Bilden einer Aussparung in einem Bereich des kristallinen Materials
durch die Öffnung
hindurch, wobei die Aussparung eine größere laterale Abmessung im
Vergleich zur Öffnung
besitzt. Das Verfahren umfasst ferner das Bilden eines Halbleitermaterials
in einer Aussparung, wobei zumindest ein Teil des Halbleitermaterials
eine n-Dotierstoffsorte
aufweist, um einen pn-Übergang mit
dem kristallinen Material zu bilden. Schließlich wird ein Metallsilizid
auf der Grundlage des Halbleitermaterials hergestellt.
-
Ein
noch weiteres anschauliches hierin offenbartes Verfahren betrifft
das Herstellen einer Substratdiode eines Halbleiterbauelements.
Das Verfahren umfasst das Bilden einer Öffnung in einem dielektrischen
Material, das auf einem kristallen Substratmaterial des Halbleiterbauelements
gebildet ist. Das Verfahren umfasst das ferner das Bilden einer
Aussparung in dem kristallinen Substratmaterial durch die Öffnung hindurch
und das Füllen
zumindest eines Teils der Aussparung mit einem n-dotierten Halbleitermaterial.
Schließlich
wird ein Metallsilizid so gebildet, dass es eine elektrische Verbindung
zu dem n-dotierten Halbleitermaterial herstellt.
-
Ein
anschauliches hierin offenbartes Halbleiterbauelement umfasst ein
n-dotiertes Gebiet, das lateral in einem kristallinen Substratmaterial
eingebettet ist und eine Halbleiterlegierung aufweist. Ein p-dotiertes
Gebiet ist in dem kristallinen Substratmaterial ausgebildet, wobei
n-dotierte Gebiet und das p-dotierte Gebiet einen pn-Übergang
einer Substratdiode bilden. Das Halbleiterbauelement umfasst ferner
ein Metallsilizid, das in einem Bereich des n-dotierten Gebiets gebildet ist, und
umfasst ferner eine Isolationsstruktur die in einer Halbleiterschicht
und auf dem kristallinen Substratmaterial gebildet ist, wobei die Isolationsstruktur
eine Öffnung
aufweist, die sich bis zu dem Metallsilizid erstreckt.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen deutlicher aus der folgenden detaillierten Beschreibung
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird,
in denen:
-
1a bis 1c schematisch
Querschnittsansichten eines konventionellen SOI-Bauelements während diverser
Fertigungsphasen zeigen, wenn eine Substratdiode in einem kristallinen
Substratmaterial zusammen mit Drain- und Sourcegebieten von Transistorelementen
auf der Grundlage konventioneller Techniken hergestellt wird;
-
2a bis 2g schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Fertigungsphasen zeigen, wenn eine Substratdiode gemäß anschaulicher
Ausführungsformen hergestellt
werden, wobei der pn-Übergang
auf der Grundlage eines Ätzprozesses
mit einer anschließenden
selektiven epitaktischen Aufwachstechnik bereitgestellt wird, wobei
eine n-Dotierstoffsorte enthalten ist;
-
2h bis 2p schematisch
Querschnittsansichten eines Halbleiterbauelements gemäß noch weiterer
anschaulicher Ausführungsformen
zeigen, in denen das in-situ-n-dotierte Halbleitermaterial für den pn-Übergang
der Substratdiode während
einer Sequenz hergestellt wird, um eine eingebettete Halbleiterlegierung
in einem Transistor bereitzustellen, um damit das Leistungsverhalten
des Transistors durch Hervorrufen einer Verformung in dessen Kanalgebiet
zu verbessern.
-
Detaillierte Beschreibung
-
Obwohl
die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist,
wie sie in der folgenden detaillierten Beschreibung sowie in den
Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende
detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen,
die vorliegende Erfindung auf die speziellen anschaulichen offenbarten
Ausführungsformen
einzuschränken, sondern
die beschriebenen anschaulichen Ausführungsformen stellen lediglich
beispielhaft die diversen Aspekte der vorliegenden Erfindung dar,
deren Schutzbereich durch die angefügten Patentansprüche definiert
ist.
-
Im
Allgemeinen stellt die vorliegende Erfindung Techniken und Halbleiterbauelemente
bereit, in denen der pn-Übergang
einer Substratdiode auf der Grundlage eines in-situ n-dotierten Halbleitermaterials
gebildet wird, das in eine geeignet gestaltete und dimensionierte
Aussparung in dem Substratmaterial eingefüllt wird. Auf diese Weise können die
Eigenschaften des pn-Übergangs
der Substratdiode in einer sehr vorhersagbaren Weise bereitgestellt
werden, ohne dass ein Einfluss durch einen ausgeprägten Materialabtrag
besteht, der durch nasschemische Ätz- und Reinigungsrezepte hervorgerufen
wird, die vor dem eigentlichen Herstellen eines Metallsilizids auszuführen sind.
Anders ausgedrückt,
durch Bereitstellen einer Aussparung in dem Substratmaterial an der
Unterseite einer entsprechenden Öffnung,
die in der Grabenisolation und/oder einer vergrabenen isolierenden
Schicht gebildet ist, kann ein gewünschter lateraler Abstand des
pn-Übergangs
auf der Grundlage von Prozessparametern des Ätzprozesses zur Herstellung
der Aussparung eingestellt werden. Durch Auswählen einer geeigneten lateralen Ätzrate während des Ätzprozesses
für die
Aussparung kann somit ein ausreichend großer Abstand zwischen einem
Metallsilizid und dem pn-Übergang
erreicht werden, wodurch ein höherer
Grad an Robustheit der pn-Übergangseigenschaften
im Hinblick auf die Prozesssequenz zur Herstellung des Metallsilizids
geschaffen werden, wie dies auch zuvor mit Bezug zu den 1a und 1c erläutert ist.
Zusätzlich
zum Verringern der Bauteilvariabilität können auch andere Elektroneneigenschaften
des resultierenden pn-Übergangs
unter Anwendung eines geeigneten in-situ n-dotierten Halbleitermaterials
eingestellt werden, was etwa als Halbleiterlegierung für siliziumbasierte
Bauelemente vorgesehen wird, um das gewünschte Diodenverhalten zu schaffen.
In einigen anschaulichen Ausführungsformen
wird das in-situ dotierte Halbleitermaterial in Form einer Silizium/Kohlenstofflegierung
bereitgestellt. In einigen anschaulichen Ausführungsformen wird die Herstellungssequenz
zum Bereitstellen des in-situ dotierten Halbleitermaterials für die Subtratdiode
unabhängig zu
der Fertigungssequenz zur Herstellung von Transistorelementen ausgeführt, wodurch
ein hohes Maß an
Flexibilität
beim speziellen Einstellen der Transistoreigenschaft erreicht wird,
ohne dass die gewünschten
Diodeneigenschaften beeinflusst werden. Zu diesem Zweck wird der
Prozess zur Herstellung einer Aussparung in dem Substratmaterial
und zum Füllen
dergleichen mit in-situ dotiertem Halbleitermaterial an einer beliebigen
geeigneten Phase des gesamten Prozessablaufs ausgeführt. In
diesem Falle können
gut etablierte Prozesstechniken eingesetzt werden, beispielsweise
selektive epitaktische Aufwachsverfahren, die häufig benutzt werden, um ein eingebettetes
verformungsinduzierendes Halbleitermaterial in komplexen Halbleiterbauelementen
bereitzustellen. In diesem Falle sind verfügbare Ressourcen und Fertigungsstrategien
effizient verwendbar, um auch die Substratdiode herzustellen, wodurch
die gesamte Prozesskomplexität
nicht unnötig erhöht wird.
-
In
anderen anschaulichen hierin offenbarten Ausführungsformen wird der Prozess
zur Herstellung des pn-Übergangs
von Substratdioden mit einem hohen Grad an Kompatibilität zu der
Fertigungssequenz zur Herstellung einer Halbleiterlegierung in Drain-
und Sourcegebieten von Transistorelementen ausgeführt, wodurch
ein sehr effizienter Fertigungsablauf erreicht wird, wobei dennoch
deutlich bessere Eigenschaften der resultierenden Substratdioden
erreicht werden.
-
Unabhängig von
der Fertigungsstrategie erhält
in einigen anschaulichen Ausführungsformen das
in-situ n-dotierte Halbleitermaterial eine geeignet gestaltete Deckschicht,
um die weitere Bearbeitung zu verbessern, im Hinblick auf das Herstellen
eines Metallsilizids. D. h., es wird eine Deckschicht mit einer
geeigneten Materialzusammensetzung vorgesehen, um ein gewünschtes
stabiles Metallsilizid zu erhalten, beispielsweise durch Anpassen
der Siliziumkonzentration in dem Deckmaterial und dergleichen. In
diesem Falle besitzt das Halbleitermaterial bessere Eigenschaften
im Hinblick auf die Substratdiode und kann auch für bessere
Bedingungen während der
Silizidbildung durch geeignetes Auswählen der Zusammensetzung des
Deckmaterials sorgen.
-
Mit
Bezug zu den 2a bis 2p werden nunmehr
weitere anschauliche Ausführungsformen detaillierter
beschrieben, wobei auch bei Bedarf auf die 1a bis 1c verwiesen
wird.
-
2a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit
einem Substrat 201, das ein kristallines Substratmaterial 202 aufweist.
Des weiteren ist eine vergrabene isolierende Schicht 203 auf
dem kristallinen Substratmaterial 202 gebildet, zumindest
in einigen Bereichen des Halbleiterbauelements, um eine SOI-Konfiguration zu
erzeugen. Wie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist,
besitzt das kristalline Substratmaterial 202 eine geeignete
Dotierstoffkonzentration in dieser Fertigungsphase, die den gesamten
Bauteilerfordernissen entspricht. In der gezeigten Ausführungsform
ist ein Wannengebiet bzw. Potentialtopfgebiet 202a, etwa
ein p-dotiertes Gebiet, in dem Material 202 gebildet, um
einen geeigneten pn-Übergang
für ein
Schaltungselement, etwa eine Substratdiode, zu erhalten. Das Halbleiterbauelement 200 umfasst
ferner eine Halbleiterschicht 204, die eine Isolationsstruktur 205 aufweist,
um unterschiedliche Bauteilgebiete des Bauelements 200 lateral
abzugrenzen. Beispielsweise ist in 2a lediglich
die Isolationsstruktur 205 der Halbleiterschicht 204 dargestellt,
wobei zu beachten ist, dass ein Halbleitermaterial der Schicht 204 sich
lateral zwischen benachbarten Isolationsstrukturen erstreckt, wie
dies auch mit Bezug zu dem Halbleiterbauelement 100 beschrieben
ist oder wie dies nachfolgend auch detaillierter gezeigt ist. In
anderen Fällen
ist das Wannengebiet 202a unter einem Halbleitermaterial
der Schicht 204 gebildet, wenn dies für die Gesamtkonfiguration des
Halbleiterbauelements 200 als geeignet erachtet wird. In
anderen Ausführungsformen
ist die vergrabene isolierende Schicht 203 nicht vorhanden, zumindest
lokal innerhalb des Bauelements, wenn eine Vollsubstratarchitektur
betrachtet wird. In diesem Falle kann die Isolationsstruktur 205 direkt
auf dem kristallinen Substratmaterial 202 gebildet sein. Des
weiteren ist in der gezeigten Fertigungsphase eine Ätzmaske 209 über der
Halbleiterschicht 204 gebildet und ist in geeigneter Weise
gestaltet, um die laterale Größe und Position
und Öffnungen
zu definieren, die noch durch die Schicht 204, beispielsweise
durch die Isolationsstruktur 205, und durch die vergrabene
isolierende Schicht 203 hindurch zu bilden sind. Die Ätzmaske 209 kann
in Form eines beliebigen geeigneten Materials, etwa als ein dielektrisches
Material, ein Polysiliziummaterial, ein Lackmaterial oder Kombinationen
davon, vorgesehen sein, wie dies auch zuvor erläutert ist.
-
Das
in 2a gezeigte Halbleiterbauelement 200 kann
auf der Grundlage der folgenden Prozesse hergestellt werden. Das
Substrat 201 mit dem kristallinen Material 202 und
der Halbleiterschicht 204 mit der Isolationsstruktur 205 können auf
der Grundlage von Fertigungstechniken hergestellt werden, wie dies
zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben
ist. Des weiteren ist zu beachten, dass in anderen Bauteilbereichen
(nicht gezeigt) andere Schaltungselemente, etwa Widerstände, Transistoren
und dergleichen, gemäß einer
spezifizierten Fertigungstechnik vorgesehen sind. Diese Schaltungselemente
können
in einer Fertigungsphase sein, die kompatibel mit der weiteren Bearbeitung zur
Herstellung eines pn-Übergangs
in dem Wannengebiet 202a ist, beispielsweise können Gateelektroden
von Feldeffekttransistoren in anderen Bauteilbereichen zu sein und
können
in anderen Bauteilbereichen vorhanden sein.
-
Nach
der Herstellung der p-Wanne 202a und der Isolationsstrukturen
in der Schicht 204, etwa der Isolationsstruktur 205,
und möglicherweise
nach der Herstellung der Schaltungskomponenten wird somit die Ätzmaske 209 auf
der Grundlage von Abscheidetechniken in Verbindung mit geeigneten
Lithographieprozessen aufgebaut, wobei gut etablierte Techniken
und Rezepte angewendet werden. Daraufhin wird ein Prozess 211 ausgeführt, um
durch die Schicht 204 zu ätzen, d. h. in der gezeigten
Ausführungsform,
durch die Isolationsstruktur 205 und durch die vergrabene
isolierende Schicht 203. Zu diesem Zweck ist eine Vielzahl
gut etablierter Ätzrezepte verfügbar, beispielsweise
siliziumdioxidbasiertes Material, das dann selektiv in Bezug auf
Silizium, Siliziumnitrid und dergleichen geätzt werden kann.
-
2b zeigt
schematisch das Halbleiterbauelement 200 in einer weiter
fortgeschrittenen Fertigungsphase. Wie gezeigt sind Öffnungen 203a, 203b in
den Schichten 203, 204 gebildet, so dass diese eine
Verbindung zu dem Wannengebiet 202a herstellen. Ferner
ist eine Maskenschicht 212, beispielsweise in Form eines
Siliziumnitridmaterials und dergleichen, so vorgesehen, dass diese
das Wannengebiet 202a in der Öffnung 203b abdeckt.
Andererseits lässt die
Maskenschicht 212 zumindest einen Teil der Unterseite der Öffnung 203a während der
weiteren Bearbeitung frei. Wie gezeigt, kann die Maskenschicht 212 zumindest
in einigen horizontalen Oberflächenbereichen
der Halbleiterschicht 204 und der Isolationsstruktur 205 ausgebildet
sein. Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen
die Maskenschicht 212 ebenfalls an Seitenwänden der Öffnung 203a abhängig von
der Ätzstrategie,
die zum Strukturieren der Maskenschicht 212 eingesetzt
wird, vorhanden sein kann. In diesem Falle wird die zusätzliche
Breite entsprechender Seitenwandabstandshalter (nicht gezeigt) berücksichtigt,
in dem eine laterale Erstreckung einer in dem Wannengebiet 202a auf
der Grundlage der Öffnung 203a zu
bildenden Aussparung geeignet eingestellt wird.
-
Das
in 2b gezeigte Halbleiterbauelement kann auf der
Grundlage der folgenden Prozesse hergestellt werden. Nach dem Ätzprozess 211 (siehe 2a)
wird die Maske 209 abgetragen, beispielsweise durch einen
beliebigen geeigneten Abtragungsprozess, um das Material der Maske 209 selektiv
in Bezug auf die darunter liegenden Materialien zu entfernen. Daraufhin
wird die Maskenschicht 212 abgeschieden, etwa durch CVD
(chemische Dampfabscheidung) und dergleichen, woran sich ein Lithographieschritt
zum Bereitstellen einer Maske (nicht gezeigt), etwa einer Lackmaske,
anschließt,
um die Schicht 212 zu strukturieren. Beispielsweise werden isotrope Ätztechniken
eingesetzt, wenn das Material der Maskenschicht 212 im Wesentlichen
vollständig von
der Öffnung 203a zu
entfernen ist. Zu diesem Zweck ist eine Vielzahl gut etablierter Ätzrezepte
verfügbar.
Beispielsweise kann Siliziumnitridmaterial effizient auf der Grundlage
heißer
Phosphorsäure
entfernt werden, ohne dass Siliziumdioxidmaterial, Siliziummaterial
und dergleichen übermäßig abgetragen wird.
In anderen Fällen
wird ein anisotroper Ätzprozess
angewendet auf der Grundlage gut etablierter Ätzrezepte, was zu verbleibenden
Seitenwandabstandshaltern (nicht gezeigt) innerhalb der Öffnung 203a führt.
-
2c zeigt
schematisch das Halbleiterbauelement 200, wenn es der Einwirkung
einer Ätzumgebung 213 unterliegt.
Die Ätzumgebung 213 kann
auf der Grundlage einer plasmabasierten Umgebung, einer nasschemischen
Umgebung und dergleichen eingerichtet werden, solange eine gewünschte laterale Ätzrate erreicht
wird, um damit eine Aussparung 202c zu bilden, die sich
unter die vergrabene isolierende Schicht 203, oder unter
die Isolationsstruktur 205 im Falle einer Vollsubstratkonfiguration,
bis zu einem gewünschten
Maße erstreckt.
Beispielsweise ist eine Vielzahl von Ätzchemien auf Chlorbasis und
Fluorbasis verfügbar
und kann für
den Prozess 213 eingesetzt werden. In anderen Fällen werden
nasschemische Ätzrezepte,
etwa auf der Grundlage einer geeigneten Base, etwa Kaliumhydroxid
und dergleichen, verwendet. Wie gezeigt, wird während des Ätzprozesses 213 die
laterale Ätzrate,
die durch 213l angegeben ist, so gewählt, dass ein weiterer Materialabtrag
in der Öffnung 203a,
wie dies durch 20d3r angegeben ist, geeignet berücksichtigt
werden kann, der während
der weiteren Bearbeitung des Bauelements 200 auftreten
kann, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. D.
h., ein gewisser Grad an Unterätzung 213u wird während der
Herstellung der Aussparung 202c so erzeugt, dass ein ausreichende
Abstand zwischen einem pn-Übergang,
der noch in der Aussparung 202c zu bilden ist, und der Öffnung 203a entsteht,
selbst wenn die größere laterale
Abmessung, die durch 203r angegeben ist, beibehalten wird,
so dass die resultierende Eigenschaften des pn-Übergangs von einem Silizidierungsprozess
im Wesentlichen entkoppelt sind.
-
2d zeigt
schematisch das Halbleiterbauelement 200 in einer weiter
fortgeschrittenen Fertigungsphase, in der das Bauelement 200 der
Einwirkung einer Abscheideumgebung 214 unterworfen wird,
um die Aussparung 202c zumindest teilweise mit einem in-situ
n-dotierten Halbleitermaterial
zu füllen.
In einer anschaulichen Ausführungsform
wird die Abscheideumgebung 214 auf der Grundlage von Prozessparametern
eingerichtet, die eine ausgeprägte
Materialabscheidung auf freiliegenden Oberflächenbereichen des kristallinen
Materials 202a bewirken, während eine Abscheidung auf
dielektrischen Oberflächenbereichen
im Wesentlichen unterdrückt wird.
In diesem Falle wird die Abscheidung auch als ein selektiver epitaktischer
Aufwachsprozess bezeichnet. Zu diesem Zweck ist eine Vielzahl gut
etablierter Abscheiderezepte verfügbar und kann somit verwendet
werden. In der gezeigten Ausführungsform
wird eine n-Dotierstoffsorte, etwa Phosphor, eingebaut, um einen
pn-Übergang
mit dem verbleibenden Bereich des Wannengebiets 202a zu
erhalten. Während
des Abscheideprozesses 214 wird somit ein geeignetes Halbleitermaterial,
etwa eine Silizium/Kohlenstofflegierung, eingebaut, wobei auch eine spezielle
Menge an Vorstufengasen der Umgebung 214 hinzugefügt wird,
um damit eine gewünschte
Dotierstoffkonzentration zu erhalten. Das Zuführen eines Vorstufengases mit
einem Dotiermittel zu der Abscheideumgebung 214 wird auch
als eine in-situ-Dotierung bezeichnet. Während des Abscheideprozesses 214 werden
ein oder mehrere Prozessparmeter variiert, um die resultierende
Eigenschaft einer Substratdiode speziell zu gestalten. Beispielsweise
wird die Materialzusammensetzung des in die Aussparung 202c einzufüllenden
Halbleitermaterials in geeigneter Weise angepasst, während in
anderen Fällen
zusätzlich
oder alternativ zum ändern
der Materialzusammensetzung auch die Konzentration der Dotierstoffsorte
variiert wird. Es sollte beachtet werden, dass eine Variation der
Dotierstoffkonzentration nicht als eine Änderung der grundlegenden Materialzusammensetzung
betrachtet wird, da typischerweise die Konzentration der Dotierstoffsorte
eine oder mehrere Größenordnungen
kleiner ist als im Vergleich zur Konzentration der grundlegenden
Materialien der Legierung. Wenn beispielsweise eine Silizium/Kohlenstoff-Legierung
gebildet wird, sind die Konzentrationen der Siliziumsorte und der
Kohlenstoffsorte größer als
die Konzentration der Dotierstoffsorte, etwa von Phosphor, selbst
wenn eine moderat hohe Dotierstoffkonzentration von 1020 bis
1021 an dem entsprechenden pn-Übergang
gewünscht
ist.
-
2e zeigt
schematisch das Halbleiterbauelement 200 mit einem in-situ
n-dotierten Halbleitermaterial 232, das in der Aussparung 202c (siehe 2d)
gebildet ist und sich in der gezeigten Ausführungsform auch in die Öffnung 203a erstreckt.
In einer anschaulichen Ausführungsform
umfasst das Halbleitermaterial 232 eine Silizium/Kohlenstoff-Legierung
mit einer geeigneten Konzentration an Kohlenstoff von ungefähr 1 bis
10 Atomprozent, um die gewünschten
Diodeneigenschaften, etwa einem geringeren Leckstrom und dergleichen,
zu erhalten. Ferner wird eine gewünschte Dotierstoffkonzentration
an und in der Nähe
eines pn-Übergangs 202p bereitgestellt,
wobei diese auf der Grundlage auf der Steuerung von Prozessparametern
des Abscheideprozesses 214 (siehe 2d) eingestellt
wird, wie dies zuvor erläutert
ist. Folglich kann der Abstand 213d des Gebiets 232 und
somit des pn-Übergangs 202p an
der Grenzfläche
zwischen dem Wannengebiet 212a und der vergrabenen isolierenden
Schicht 203 geeignet so eingestellt werden, dass ein negativer
Einfluss eines noch auszuführenden
Silizidierungsprozesses reduziert oder im Wesentlichen vermieden
wird, selbst wenn ein weiterer Materialabtrag in der Öffnung 203a auftritt,
wie dies durch 203r angezeigt ist.
-
2f zeigt
schematisch das Halbleiterbauelement 200 gemäß weiterer
anschaulicher Ausführungsformen,
wobei das Bauelement 200 der Wirkung einer Abscheideumgebung 214a unterliegt, nachdem
die Aussparung 202c zu einem gewissen Grad mit dem Material 232 gefüllt ist.
Zu beachten ist, dass eine beliebige gewünschte Menge des Materials 232 in
der Aussparung 202c gebildet werden kann, bevor der Abscheideprozess 214a ausgeführt wird,
um eine Deckschicht 232a zu bilden, die sich beispielsweise
von dem Material 232 in der Dotierstoffkonzentration und/oder
der Materialzusammensetzung und dergleichen unterscheidet, um damit
die weitere Bearbeitung des Bauelements 200 zu verbessern.
In einer anschaulichen Ausführungsform besitzt
die Deckschicht 232a eine erhöhte Konzentration der Siliziumsorte
im Vergleich zu dem Material 232, um einen Silizidierungsprozess
und ein resultierendes Metallsilizid, etwa im Hinblick auf die Stabilität und dergleichen
zu verbessern. Wenn beispielsweise das Material 232 in
Form eines Silizium/Kohlenstoffmaterials bereitgestellt wird, wird
die Kohlenstoffkonzentration deutlich in der Deckschicht 232a verringert,
beispielsweise von einer Konzentration von 1 bis 10 Atomprozent
zu einem geringeren Pegel an ungefähr 0,1 bis 3 Atomprozent. In
noch anderen anschaulichen Ausführungsformen
wird die Deckschicht 232a als ein im Wesentlichen „reines” Siliziummaterial
mit Ausnahme einer Dotierstoffsorte und dergleichen bereitgestellt.
-
Der
Abscheideprozess 214a kann einen separaten Abscheideschritt
repräsentieren,
beispielsweise durch Bilden der Deckschicht 232a mit einer geeigneten
Dicke und Materialzusammensetzung, wobei in einigen anschaulichen
Ausführungsformen die
Menge des Materials 232a so gewählt ist, dass die Schicht 232a während des
nachfolgenden Silizidierungsprozesses im Wesentlichen vollständig aufgebracht
wird. In anderen Fällen
repräsentiert
der Abscheideprozess 214a eine abschließende Phase eines selektiven
epitaktischen Aufwachsprozesses, während welchem das Material 232 in
einer vorhergehenden Prozessphase hergestellt wird.
-
2g zeigt
schematisch das Halbleiterbauelement 200 in einer weiter
fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst eine Substratdiode 230 das
in-situ dotierte Halbleitermaterial 232, wodurch der pn-Übergang 202p mit
einem p-dotierten Gebiete 231 gebildet ist. Des weiteren
sind Metallsilizidgebiete 234 in den Gebieten 232, 231 ausgebildet, wodurch
ein geringer Kontaktwiderstand in Bezug auf Kontaktelemente geschaffen
wird, die noch in einer späteren
Fertigungsphase herzustellen sind, wenn eine Kontaktebene des Halbleiterbauelements 200 geschaffen
wird. Wie gezeigt, besitzt das Metallsilizidgebiete 234,
das in dem in-situ n-dotierten Material 232 gebildet ist,
einen Abstand 234g in Bezug auf den pn-Übergang 202p, obwohl
die laterale Größe der Öffnungen 203a, 203b während der
vorhergehenden Fertigungssequenz vergrößert worden sein kann, wenn
beispielsweise nasschemische Ätzrezepte
ausgeführt
werden, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Folglich
kann die Diodencharakteristik der Subtratdiode 230 in einer
sehr vorhersagbaren Weise eingestellt werden, unabhängig von
dem Materialverlust und der vorhergehenden nasschemischen Ätzprozesse
auf Grund des Abstandes 234d. Wie ferner zuvor erläutert ist,
können
die elektronischen Eigenschaften des Materials 232 selbst
geeignet ausgewählt
werden, um das gewünschte
Diodenverhalten zu erreichen. Beispielsweise wird ein Verhalten
mit geringem Leckstrom erreicht, indem eine Silizium/Kohlenstofflegierung
vorgesehen wird, während gleichzeitig
der Dotierstoffgradient an dem pn-Übergang 202p auf der
Grundlage des Grades an in-situ-Dotierung des Materials 232 eingestellt
werden kann.
-
Das
Halbleiterbauelement 200 mit der Substratdiode 230 kann
auf der Grundlage der folgenden Prozesse hergestellt werden. Nach
dem Bereitstellen des in-situ dotierten Halbleitermaterials 232 wird
die Maske 232 (siehe 2f) während einer
beliebigen geeigneten Fertigungsphase entfernt und das Gebiet 231 wird
beispielsweise durch Ionenimlantation möglicherweise in Verbindung
mit der Herstellung von Drain- und Sourcegebieten von p-Transistoren und anderen
Bauteilbereichen hergestellt, wie dies auch zuvor mit Bezug zu dem
Halbleiterbauelement 100 erläutert ist. Daraufhin wird die
weitere Bearbeitung durch Ausheizprozesse fortgesetzt, in denen
eine weitere Diffusion des pn-Übergangs 202p auftreten kann,
was jedoch berücksichtigt
werden kann, wenn eine geeignete Form und Größe für die Aussparung 202c gewählt wird.
Danach werden nasschemische Reinigungs- oder Ätzprozesse ausgeführt, um
das Bauelement 200 für
das nachfolgende Abscheiden eines geeigneten hochschmelzenden Metalls
vorzubereiten, wodurch die Öffnungen 203a, 203b vergrößert werden
können,
wie dies zuvor erläutert
ist. Nachfolgend wird das Metall abgeschieden und wärmebehandelt,
um eine chemische Reaktion mit einer Siliziumsorte von freiliegenden
kristallinen Bereichen in Gang zu setzen, etwa in den Materialien 232 und 231.
Die entsprechende Silizidherstellung kann ebenfalls gesteuert werden,
indem eine geeignete Materialzusammensetzung zumindest in einem
oberen Bereich des Materials 232, etwa in Form der Schicht 232,
wie sie in 2f gezeigt ist, vorgesehen wird.
Somit wird das Metallsilizid 234 in einer sehr zuverlässigen Weise
erhalten, ohne dass im Wesentlichen das Gesamtverhalten der Diode 230 beeinflusst wird.
Daraufhin wird die weitere Bearbeitung fortgesetzt, indem ein dielektrisches
Zwischenschichtmaterial abgeschieden und diese strukturiert wird,
um Kontaktelemente (nicht gezeigt) zu erzeugen, um damit eine Verbindung
in den Gebieten 231 und 232 herzustellen. Zu diesem
Zweck kann eine beliebige geeignete Prozessstrategie angewendet
werden.
-
Folglich
sorgt die vorliegende Erfindung für bessere Eigenschaften der
Substratdiode 230, da eine unerwünschte unmittelbare Nachbarschaft
des Metallgebiets 234 und des pn-Übergangs 202p vermieden
wird, was konventioneller Weise sogar zu einem Kurzschluss des pn-Übergangs
führen
kann. Dies wird bewerkstelligt, indem ein Implantationsschritt zum
Bereitstellen einer gewünschten
Dotierstoffkonzentration vermieden wird.
-
Mit
Bezug zu den 2h bis 2p werden nunmehr
weitere anschauliche Ausführungsformen beschrieben,
in denen die Herstellung eines in-situ n-dotierten Halbleitermaterials
für Substratdioden
mit dem Bereitstellen einer eingebetteten verformungsinduzierenden
Halbleiterlwegierung in komplexen Transistorelementen kombiniert
wird.
-
2h zeigt
schematisch das Halbleiterbauelement 200, in welchem die
Substratdiode in einem ersten Bauteilgebiet 210 herzustellen
ist, während Transistorelemente 240a, 240b in
einem zweiten Bauteilgebiet 220 zu erzeugen sind. In der
gezeigten Fertigungsphase umfassen die Transistoren 240a, 240b eine
Gateelektrodenstruktur 241 mit einem Gateelektrodenmaterial 241a,
einem Gatedielektrikumsmaterial 241b und einer Deckschicht 241d.
Ferner ist eine Ätzmaske 209a so
gebildet, dass die Größe und die
laterale Position von Öffnungen
definiert sind, die in den Schichten 203 und 204 zu
bilden sind, während
die Transistoren 240a, 240b abgedeckt sind. Beispielsweise
wird die Ätzmaske 209a in
Form eines Siliziumnitridmaterials und dergleichen bereitgestellt.
-
2i zeigt
schematisch das Halbleiterbauelement 200 in einer fortgeschrittenen
Fertigungsphase. Wie gezeigt, sind die Öffnungen 203a, 203b in
den Schichten 203, 204, in der gezeigten Ausführungsform,
etwa in der Isolationsstufe 205, gebildet, wodurch Bereiche
des Wannengebiets 202a freigelegt sind. Zu diesem Zweck
kann eine beliebige geeignete anisotrope Ätztechnik eingesetzt werden,
wie dies auch zuvor erläutert
ist. In der in 2igezeigten Ausführungsform
ist das Bauelement 200 der Einwirkung der Ätzumgebung 213 ausgesetzt,
um Aussparungen 202c auf der Grundlage der Öffnung 203a, 203b zu
erzeugen. Im Hinblick auf die Größe und die
Form der Aussparungen 202c gelten die gleichen Kriterien,
wie sie zuvor erläutert
sind.
-
2j zeigt
schematisch das Halbleiterbauelement 200 mit den Aussparungen 202c,
die in dem Wannengebiet 202a gebildet sind, und wobei die Ätzmaske 209a (siehe 2i)
entfernt ist. Das Abtragen der Ätzmaske 209a kann
auf der Grundlage einer beliebigen geeigneten Ätzstrategie abhängig von
der Materialzusammensetzung bewerkstelligt werden. Beispielsweise
kann heiße
phosphorische Säure
effizient für
ein Siliziumnitridmaterial eingesetzt werden. Zu beachten ist, dass
andere Materialien zugehörige Ätzstrategien
angewendet werden können.
Beispielsweise werden die Deckschichten 214d der Gateelektrodenstrukturen 241 in
einer geeigneten Form vorgesehen, um ein vollständiges Entfernen während des
vorhergehenden Ätzprozesses
zum Abtragen der Ätzmaske 209a zu
vermeiden. Daraufhin kann die weitere Bearbeitung fortgesetzt werden,
wie dies mit Bezug zu 2k beschrieben ist, wobei beachtet werden
sollte, dass die Anwesenheit der Aussparung 202c und der Öffnung 203b die
resultierende Substratdiode nicht negativ beeinflusst, da diese
Seite der Substratdiode lediglich als ein Kontaktbereich dient.
-
In 2k ist
das Halbleiterbauelement 200 in einer Phase gezeigt, die
einer Anfangsphase entspricht, wie sie in 2i gezeigt
ist, wobei der Ätzprozess 213 zur
Herstellung der Aussparungen 202c noch nicht ausgeführt ist.
Somit ist in dieser Phase die Maskenschicht 212 in ähnlicher
Weise gebildet, wie dies zuvor mit Bezug zu 2b beschrieben
ist. In Ausführungsformen
gemäß der 2j wird
die Maskenschicht 213 somit auch in den Aussparungen 202c der 2j hergestellt.
In Bezug auf geeignete Materialien und Abscheidetechniken für die Maskenschicht 202 gelten
die gleichen Kriterien, wie sie zuvor erläutert sind.
-
2l zeigt
schematisch das Halbleiterbauelement 200 mit einer Ätzmaske 215,
die die Öffnung 203a freilässt, während die Öffnung 203b und
auch das Bauteilgebiet 220 abgedeckt sind. Daraufhin wird die Ätzsequenz 214a ausgeführt, um
zunächst
den freiliegenden Bereich der Maskenschicht 212 zu entfernen
und nachfolgend in das Material des Gebiets 202a zu ätzen, um
damit eine Aussparung zu bilden. Zu diesem Zweck wird die Sequenz 213a auf
Grundlage gut etablierter Rezepte ausgeführt, etwa heißer phosphorischer
Säure zum
Entfernen von Siliziumnitridmaterial selektiv zu Siliziumdioxidmaterial
und nachfolgend wird ein beliebiges geeignetes isotropes Ätzrezept
zum Ätzen
des Siliziummaterials angewendet, wie dies zuvor erläutert ist.
Es sollte beachtet werden, dass die Ätzsequenz 213a auch
einen anisotropen Ätzschritt
zum Ätzen
der Maskenschicht 212 aufweisen kann, wodurch möglicherweise
Seitenwandabstandshalter in der Öffnung 203a beibehalten werden,
deren Breite jedoch berücksichtigt
werden kann, indem in geeigneter Weise die laterale Größe der entsprechenden
Aussparungen vergrößert wird, die
in dem Material 202a zu bilden ist.
-
2m zeigt
schematisch das Halbleiterbauelement 200, wobei die Aussparung 202 unter der Öffnung 203a gebildet
ist, und die Ätzmaske 215 (siehe 2l)
entfernt ist.
-
2n zeigt
schematisch das Halbleiterbauelement 200 mit einer weiteren Ätzmaske 216,
die den Transistor 204b freilässt, während der Transistor 240a und
das Bauteilgebiet 210 abgedeckt sind. In der gezeigten
Ausführungsform
sei angenommen, dass der Transistor 240b eine eingebettete
Halbleiterlegierung erhält,
um dessen Leistung zu steigern, beispielsweise durch Hervorrufen
einer gewünschten Größe und Art
an Verformung in einem Kanalgebiet 243. Nach der Herstellung
der Ätzmaske 216,
beispielsweise in Form einer Lackmaske und dergleichen, wird ein Ätzprozess
ausgeführt,
um zunächst die
Maskenschicht 212 zu ätzen
und nachfolgend in die Halbleiterschicht 204 zu ätzen, um
darin entsprechende Aussparungen herzustellen. Zu diesem Zweck können gut
etablierte Ätzrezepte
angewendet werden.
-
2o zeigt
schematisch das Halbleiterbauelement 200 nach dem Ausführen der
zuvor beschriebenen Prozesssequenz und nach dem Entfernen der Ätzmaske 216 (siehe 2n).
Wie gezeigt, umfasst der Transistor 240b einen Seitenwandabstandshalter 212s,
der den verbleibenden Teil der Maskenschicht 212 repräsentiert.
Ferner sind Aussparungen 204c lateral benachbart zu dem
Kanalgebiet 243 gebildet, die mittels eines geeigneten
verformungsinduzierenden Halbleitermaterials in einem nachfolgenden
selektiven epitaktischen Aufwachsprozess gefüllt werden. In ähnlicher
Weise ist im Bauteilgebiet 210 die Aussparung 202c nach
dem Entfernen der Ätzmaske 216 freigelegt,
während
eine Maskenschicht weiterhin in der Öffnung 203b gebildet bleibt.
In dieser Fertigungsphase ist das Bauelement 200 bereit
für das
selektive Abscheiden der verformungsinduzierenden Halbleiterlegierung.
-
2p zeigt
schematisch das Halbleiterbauelement 200, wenn es der Einwirkung
einer Abscheideumgebung 214 unterliegt, um das in-situ
dotierte Halbleitermaterial 232 in der Aussparung 202c zu
bilden. Während
des Prozesses 214 wird in ähnlicher Weise ein Halbleitermaterial 232b,
das im Wesentlichen die gleiche Zusammensetzung und in-situ Dotierung
wie das Material 232 aufweist, in den Aussparungen 204c des
Transistors 204b gebildet. In der gezeigten Ausführungsform
wird das Hableitermaterial 232 und 232b als eine
Silizium/Kohlenstofflegierung bereitgestellt, so dass eine entsprechende Fehlanpassung
der natürlichen
Gitterkonstante im Hinbick auf das Material der Schicht 204c erreich wird,
wodurch das Material 232b in einem zugverformten Zustand
erzeugt wird, was somit zu einer entsprechenden Zugverformung 243s in
dem Kanalgebiet 243 führt.
Zu beachten ist, dass auch das Material 232 in einem entsprechenden
verformten Zustand abhängig
von den kristallographischen Eigenschaften des Gebiets 202a aufgewachsen
wird. Zu beachten ist, dass das in-situ Dotierung des Materials 232b auch
zu einer „Vordotierung” der jeweiligen Drain-
und Sourcegebiete des Transistor 240b führt, wobei das Dotierstoffprofil
durch eine Implantationssequenz weiter modifiziert werden kann,
wenn die als geeignet erachtet wird. Andererseits werden das Dotierstoffprofil
und die Konzentration des Materials 232 so gewählt, dass
die gewünschten
Diodeneigenschaften für
die Substratdiode 230 erhalten werden. Somit kann eine
verbesserte Charakteristik der Subtratdiode erreicht werden und
es wird ein leistungssteigender Mechanismus im Transistor 240b eingerichtet,
was bewerkstelligt werden kann, ohne dass zusätzliche selektive epitaktische
Aufwachsschritte erforderlich sind. Daher wird ein sehr effizienter
Gesamtfertigungsablauf in Ausführungsformen
erreicht, in denen ein verformungsinduzierender Mechanismus in zumindest
einer Art an Transistoren bereitzustellen ist. Daraufhin wird die
weitere Bearbeitung fortgesetzt, wenn beispielsweise die Maskenschicht 212 in
Verbindung mit dem Seitenwandabstandshalter 121s entfernt
wird, was bewerkstelligt werden kann auf der Grundlage gut etablierter Ätztechniken, etwa
nasschemische Ätzrezepte
unter Anwendung heißer
phosphorischer Säure,
wenn die Maskenschicht 212 aus Siliziumnitrid aufgebaut
ist. Als nächstes
werden Drain- und Sourcegebiete in dem Transistor 240a durch
Ionenimplantation hergestellt, wie dies zuvor beschrieben ist, und
schließlich
werden Metallsilizidgebiete in der Subtratdiode und den Transistoren 240a, 240b erzeugt,
wie dies ebenfalls zuvor erläutert
ist.
-
In
anderen Ausführungsformen
(nicht gezeigt) wird der Einbau des n-dotierten Silizium/Kohlenstoffmaterials
in die Substratdiode mit dem Einbau eines p-dotierten Halbleitermaterials,
etwa einem Silizium/Germanium-Material kombiniert, das typischerweise
in Verbindung mit komplexen p-Transistoren verwendet wird. In diesem
Falle wird die zuvor beschriebene Prozesssequenz wiederholt, um
die andere Transistorart zu maskieren, etwa den Transistor 240b,
der das Material 232b erhalten hat, um die andere Art an
Substratdioden (nicht gezeigt) zu maskieren, die auf der Grundlage
einer n-Wanne hergestellt werden, oder um das Halbleitergebiet 232 einer einzelnen
Substratdiode 230 zu maskieren und um ein weiteres in-situ
dotiertes Halbleitermaterial, etwa ein p-dotiertes Halbleitermaterial
in dem Transistor 240a und in den Substratdioden zu erzeugen,
die in einer n-Wanne hergestellt sind oder in einer Aussparung,
die auf der Grundlage der Öffnung 203b der
Diode 230 gebildet ist. In diesem Falle kann ein noch höherer Grad
an Flexibilität
beim Einstellen der gesamten Diodeneigenschaften erreicht werden,
wobei ein oder beide Implantationsprozesse mit hoher Dosis zur Herstellung
einer Substratdiode vermieden werden. Auch in diesem Falle ist der
Abstand der pn-Übergänge in geeigneter
Weise so festgelegt und eine Deckschicht mit gut definierten Eigenschaften während eines
Silizidierungsprozesses auf einen oder beiden in-situ dotierten
Halbleiterlegierungen der Substratdiode bereitgestellt werden, indem
die zuvor beschriebenen Techniken zur Herstellung der Deckschicht 232a (siehe 2f)
angewendet werden.
-
Es
gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente
und Techniken bereit, in denen Diodeneigenschaften verbessert werden,
da die unmittelbare Nähe
eines Metallsilizids am pn-Übergang
vermieden wird. Ferner können
die Diodeneigenschaften auf der Grundlage eines geeigneten Halbleitermaterials,
etwa eines Silizium/Kohlenstoffmaterials, eingestellt werden, und
auch durch Auswählen
einer geeigneten in-situ Dotierstoffkonzentration. Durch Vorsehen
einer Deckschicht mit gewünschter
Materialzusammensetzung können
andererseits spezielle Prozessbedingungen für die Metallsilizidherstellung
vorgegeben werden, indem beispielsweise eine hohe Siliziumkonzentration
bereitgestellt wird, wodurch sehr stabile Metallsilizidmaterialien
geschaffen werden.
-
Weitere
Modifizierungen und Variationen der vorliegenden Erfindung werden
für den
Fachmann angesichts dieser Beschreibung offenkundig. Daher dient
diese Beschreibung lediglich anschaulichen Zwecken und soll dem
Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung
vermitteln. Selbstverständlich
sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten
Ausführungsformen
zu betrachten.
