-
GEBIET DER ERFINDUNG
-
Die
Erfindung betrifft eine elektronische Vorrichtung und ein Verfahren
zur DC-DC-Umwandlung.
-
HINTERGRUND
-
Bei
integrierten geschalteten DC-DC-Wandlern (z. B. Abwärts-, Aufwärts- oder Abwärts-/Aufwärts-Wandlern)
gibt es zwei Hauptarten von Leistungsverlusten. Eine ist auf das
Laden und Entladen des Steuergates (d. h. der Gatekapazität) der Leistungsschalter
(z. B. Leistungs-MOSFETs) zurückzuführen. Das Steuergate
empfängt üblicherweise
eine alternierende Steuerspannung, die zwischen dem primären Spannungsversorgungspegel
(oder einem höheren
Spannungspegel in Abhängigkeit
von der speziellen Art des Wandlers und seiner Architektur) und
Masse wechselt. Die alternierenden Spannungspegel an der Gatekapazität CG bewirken
einen durchschnittlichen DC-Strom IDC in der Gateansteuerstufe,
der von der primären Spannungsversorgung
(Eingangsspannung VIN) zu Masse GND fließt. Der Strom IDC kann ungefähr wie folgt approximiert
werden: IDC = CG·f·VON (1)wobei f die
Schaltfrequenz ist. Der Energieverbrauch POWC aufgrund dieses Effekts
beträgt
dann: POWC = CG·f·VON2 (2)
-
Er
ist proportional zur Schaltfrequenz, zur Gatekapazität CG und
zum Quadrat des Spannungspegels VON zum Einschalten des Schalters
(hoher Pegel). IDC kann mehrere mA erreichen, was maßgeblich
zum Gesamtenergieverbrauch des DC-DC-Wandlers beiträgt.
-
Die
zweite Art Leistungsverlust ist auf den EIN-Widerstand der Leistungsschalter
zurückzuführen. Diese
Art Leistungsverlust ist resistiv und wird als „RDSON-Verlust” bezeichnet.
RDSON bezieht sich auf den Widerstand eines Leistungsschalters,
wenn ein Strom durch den Schalter fließt, d. h. wenn er eingeschaltet
ist. Dieser Leistungsverlust kann wie folgt beschrieben werden: PRES = RDSON·IL2 (3)wobei
IL der Ladestrom oder der Ausgangsstrom des DC-DC Wandlers ist.
Die Approximationen erster Ordnung des EIN-Widerstands RDSON und
der Steuergatekapazität
sind: RDSON = (μ·Cox·WL (Vgs – Vt) – Vds)–1 (4)und CG = Cox·W·L (5)
-
Cox
ist die Gateoxidkapazität
pro Steuergatebereich, μ die
Mobilität
der Ladungsträger
und W und L die Breite bzw. Länge
des Steuergates.
-
Die
obigen Gleichungen (2) bis (5) zeigen, dass eine Erhöhung der
Abmessungen des Leistungsschalters (Erhöhung der Breite W bezüglich der
Länge L)
den EIN-Widerstand RDSON verringern kann. Eine Erhöhung von
Vgs senkt auch den EIN-Widerstand RDSON, doch dies erhöht POWC,
da VON proportional zu Vgs ist. Darüber hinaus führt eine
Erhöhung
des Gatebereichs (W mal L) auch zu einer Erhöhung der Gatekapazität CG.
-
Das
bedeutet, dass eine Konstruktionsmaßnahme, die darauf abzielt,
eine der beiden Leistungsverluste POWC oder PRES zu verringern,
den jeweils anderen Verlust negativ beeinflusst.
-
KURZZUSAMMENFASSUNG
-
Eine
Aufgabe der Erfindung besteht darin, eine elektronische Vorrichtung
und ein Verfahren zur DC-DC-Umwandlung bereitzustellen, mit Leistungsverlusten
aufgrund einer Steuergatekapazität
und eines EIN-Widerstands von Leistungsschaltern, die geringer sind
als Vorrichtungen und Verfahren aus dem Stand der Technik.
-
Dementsprechend
wird eine elektronische Vorrichtung zur geschalteten DC-DC-Umwandlung eines Eingangsspannungspegels
in einen Ausgangsspannungspegel bereitgestellt. Der Eingangsspannungspegel kann
sich auf eine Eingangsspannungsversorgung oder eine primäre Spannungsversorgung
(zum Beispiel von einer Batterie) beziehen. Die Ausgangsspannung
wird auch als sekundäre
Spannungsversorgung bezeichnet und dazu verwendet, eine Last mit
einer Ausgangsspannung und einem Ausgangsstrom oder Ladestrom zu
versorgen. Die elektronische Vorrichtung kann so ausgeführt sein,
dass sie ein Steuergate eines Leistungsschalters steuert. Die elektronische
Vorrichtung ist vorteilhaft so ausgeführt, dass sie eine Ladung einer Kapazität des Steuergates,
die während
eines Schaltvorgangs freigegeben wird, daran hindert, zur Masse
zu fließen.
Die elektronische Vorrichtung kann so ausgeführt sein, dass sie die Ladung
einer Kapazität
des Steuergates, die während
eines Schaltvorgangs freigegeben wird, zu einem Ausgangsstrom der
DC-DC-Umwandlung addiert. Die Ladung kann zumindest teilweise die
Ladung einer Gatekapazität
eines Leistungs-MOSFET sein, der als Leistungsschalter verwendet
wird. Beim Schalten des Leistungsschalters kann sich der Betrag
der Ladung am Steuergate ändern,
was zu einem Strom führen
kann. Die Ladung kann aufgrund des Schattens, zum Beispiel wenn
der Leistungsschalter abgeschaltet wird, von dem Steuergate freigegeben
werden. Gemäß diesem
Aspekt der Erfindung kann das Steuergate des Leistungsschalters
nicht direkt an Masse gekoppelt werden, um den Schalter auszuschalten.
Die Ladung kann in einen Knoten eingespeist werden, an dem sie zum
Ladestrom beitragen kann statt direkt zur Masse zu fließen. Die
freigegebene Ladung wird dann zur Versorgung der Last wiederverwendet,
und die Verluste werden verringert.
-
Bei
einem weiteren Aspekt der Erfindung kann die elektronische Vorrichtung
(z. B. die Ansteuerstufe der elektronischen Vorrichtung) eine Ladungspumpe
aufweisen, um einen ersten Steuerspannungspegel für das Steuergate
des Leistungsschalters zu erzeugen. Der erste Steuerspannungspegel
kann vorteilhaft größer sein
als der Eingangsspannungspegel (primäre Spannungsversorgung) und/oder
als der Ausgangsspannungspegel (sekundäre Spannungsversorgung). Eine
Erhöhung
des Steuerspannungspegels des Leistungsschalters (z. B. eines Leistungs-MOSFET)
führt zu
einer Verringerung des EIN-Widerstands und verringert die resistiven
Leistungsverluste. Die Erhöhung
des Steuerspannungspegels erhöht
jedoch aufgrund des Ladens und Entladens des Steuergates (der Kapazität des Steuergates)
auch den Energieverbrauch.
-
Die
elektronische Vorrichtung kann so ausgeführt sein, dass sie das Steuergate
von dem ersten Steuerspannungspegel auf den Ausgangsspannungspegel
schaltet. Die elektronische Vorrichtung kann dann dazu geeignet
sein, das Steuergate vorübergehend
mit einem Ausgangsknoten zu verbinden. Der Ausgangsknoten kann die
sekundäre
Spannungsversorgung bereitstellen. Das bedeutet, dass der Ausgangsknoten
vorübergehend
an das Steuergate des Leistungsschalters gekoppelt sein kann und
das Steuergate vorübergehend
den Ausgangsspannungspegel empfängt,
der dann niedriger sein kann als der erste Steuerspannungspegel.
-
Bei
einem Aspekt der Erfindung kann die Ladungspumpe einen fliegenden
Kondensator aufweisen. Der Kapazitätswert des fliegenden Kondensators
kann dann so bemessen sein, dass er x mal größer ist als der Kapazitätswert der
Gatekapazität
des Low-Side-Schalters. Der Parameter x kann dann viel größer sein
als 1. Wenn der fliegende Kondensator gemäß diesem Aspekt der Erfindung
bemessen ist, kann die Effizienz der DC-DC-Umwandlung optimiert
werden.
-
Die
Ladungspumpe kann so ausgeführt
sein, dass sie eine Seite des fliegenden Kondensators zwischen dem
Eingangsspannungspegel und dem Ausgangsspannungspegel des DC-DC-Wandlers
schaltet. Die andere Seite des fliegenden Kondensators kann dann
einen maximalen Spannungspegel von etwa zwei Mal Eingangsspannungspegel
minus ein Mal Ausgangsspannungspegel annehmen. Der Ausgangsspannungspegel
kann hier niedriger sein als der Eingangsspannungspegel, wie beispielsweise
in einem Abwärtswandler. Ein
Wechsel der Spannung zwischen dem Eingangsspannungspegel und dem
Ausgangsspannungspegel in der Ladungspumpe ist viel effizienter
als ein Wechsel zwischen dem Eingangsspannungspegel und Masse, wie
herkömmliche
Ladungspumpen betrieben werden. Die Ladungspumpe kann zwei Inverter
aufweisen. Ein erster Inverter kann so gekoppelt sein, dass er eine
Seite des fliegenden Kondensators entweder auf den Eingangsspannungspegel
oder auf den Ausgangsspannungspegel bringt. Der zweite Inverter
kann so gekoppelt sein, dass er das Steuergate des Leistungsschalters
entweder auf den ersten Steuerspannungspegel oder den Ausgangsspannungspegel
bringt. Ein Schalter des zweiten Inverters kann so ausgeführt sein,
dass er das Steuergate des Leistungsschalters während des Vorgangs des Ausschaltens
des Leistungsschalters vorübergehend
an einen Ausgangsknoten des DC-DC-Wandlers koppelt, um den Ausgangsspannungspegel
während einer
ersten Phase, in der der Leistungsschalter ausgeschaltet wird, an
das Steuergate anzulegen. Der Schalter der Ladungspumpe kann dann
als erster Hilfsschalter dienen. Ein zweiter Hilfsschalter kann
dann vorgesehen und so ausgeführt
sein, dass er das Steuergate des Leistungsschalters auf Masse bringt,
um den Schalter vollständig
auszuschalten. Der erste und der zweite Hilfsschalter können dann
in zwei aufeinanderfolgenden Phasen eines Vorgangs, in dem der Leistungsschalter
ausgeschaltet wird, abwechselnd eingeschaltet werden. Dies sorgt
dafür,
dass die Ladungspumpe so ausgeführt
ist, dass sie die entsprechenden Spannungspegel an das Steuergate
des Leistungsschalters anlegt und zwischen dem Eingangsspannungspegel
und dem Ausgangsspannungspegel arbeitet. Dies ist eine sehr effiziente
Methode zur Ansteuerung des Steuergates des Leistungsschalters.
-
Bei
einer Ausführungsform
kann die elektronische Vorrichtung so ausgeführt sein, dass sie einen High-Side-Schalter
und/oder einen Low-Side-Schalter des DC-DC-Wandlers schaltet. Der
High-Side-Schalter kann ein Leistungs-MOSFET sein, und der Low-Side-Schalter
kann auch ein Leistungs-MOSFET sein. Der High-Side-Schalter kann
mit einem NMOS-Transistor oder einem PMOS-Transistor implementiert sein. Der Low-Side-Schalter
ist üblicherweise
ein NMOS-Transistor. Die Erfindung kann dann vorteilhaft auf den
Low-Side-Schalter angewendet werden. Der High-Side-Schalter kann
an die primäre
Versorgungsspannung, d. h. an den Eingangsspannungspegel gekoppelt
sein. Der Low-Side-Schalter
kann an Masse gekoppelt sein. Der DC-DC-Wandler kann einen Schaltknoten
zwischen dem High-Side-Schalter und dem Low-Side-Schalter haben.
Der Schaltknoten kann dann an eine Induktivität gekoppelt sein. Die Leistungsschalter
(High-Side- und Low-Side-Schalter) können dann abwechselnd ein-
und ausgeschaltet werden (z. B. mit alternierenden Taktsignalen,
die sich nicht überlappen),
um einen Strom durch die Induktivität zu steuern und die Ausgangsspannung
an der anderen Seite der Induktivität zu erzeugen. Die elektronische Vorrichtung
kann dann eine Steuerstufe zur Steuerung von Tastverhältnissen
und/oder Taktperioden der Taktsignale für die Leistungsschalter aufweisen,
um einen Ausgangsstrom (z. B. en Strom durch die Induktivität) und/oder
den Ausgangsspannungspegel zu steuern. Die elektronische Vorrichtung
kann in einem Strommodus, in einem Spannungsmodus oder in beiden
betrieben werden, und es können
entsprechende Strom- und/oder Spannungserfassungsmittel implementiert
sein.
-
Die
Erfindung findet vorteilhaft bei einem Abwärtswandler Anwendung. Abwärtswandler
haben einen Ausgangsspannungspegel, der niedriger ist als der Eingangsspannungspegel.
Das Steuergate kann dann sogar über
den Eingangsspannungspegel angehoben werden, um den Leistungsschalter
einzuschalten. Um den Leistungsschalter in einen ausgeschalteten
Zustand (nicht leitend) zu schalten, kann das Steuergate – zumindest
vorübergehend – so gekoppelt
sein, dass es den Ausgangsspannungspegel empfängt. Bei einer Ausführungsform
kann der Leistungsschalter ein Low-Side-Leistungs-MOS-Feldeffekttransistor
(MOSFET; z. B. NMOS) sein. Das Steuergate des MOSFET kann dann so
gekoppelt sein, dass es in einer ersten Phase von dem ersten Steuerspannungspegel
zu dem Ausgangsspannungspegel und in einer zweiten Phase von dem Ausgangsspannungspegel
zu Masse geschaltet wird. Dies stellt sicher, dass zumindest ein
Teil der Ladung, die auf den hohen anfänglichen Steuerspannungspegel
zurückzuführen ist,
in den Ladestrom zurückgeführt werden
kann.
-
Die
elektronische Vorrichtung kann einen ersten Hilfsschalter aufweisen,
der zwischen dem Steuergate und einem Ausgangsknoten gekoppelt ist.
Es kann einen zweiten Hilfsschalter geben, der zwischen dem Steuergate
des Leistungsschalters und Masse gekoppelt ist. Die elektronische
Vorrichtung kann dann so ausgeführt
sein, dass sie das Steuergate in einer ersten Phase von dem ersten
Steuerspannungspegel auf den Ausgangsspannungspegel und in einer
zweiten Phase von dem Ausgangsspannungspegel auf Masse schaltet.
Die zweite Phase kann auf die erste Phase folgen. Dies sorgt dafür, dass
das Steuergate des Leistungsschalters zuverlässig mit geringen Verlusten
entladen werden kann.
-
Die
Erfindung stellt auch ein Verfahren zum Betreiben eines DC-DC-Wandlers bereit.
Ein erster Steuerspannungspegel kann an ein Steuergate eines Leistungsschalters
angelegt werden, um einen EIN-Widerstand des Leistungsschalters
während
einer leitenden Phase des Schalters zu verringern. Eine Ladung von dem
Steuergate des Leistungsschalters kann dann umgeleitet werden, um
zu einem Ausgangsstrom des DC-DC-Wandlers addiert zu werden, während der
Leistungsschalter ausgeschaltet wird. Eine Ladung, die von dem Steuergate
des Leistungsschalters freigegeben wird, wenn der Leistungsschalter
ausgeschaltet wird, kann in einen Ausgangsknoten eingespeist werden
statt die freigegebene Ladung in Masse einzuspeisen. Weitere Aspekte
und Schritte des Verfahrens können
von der Beschreibung der elektronischen Vorrichtung und den bevorzugten
Ausführungsformen
der Erfindung abgeleitet werden.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Weitere
Aspekte der Erfindung ergeben sich aus der nachfolgenden Beschreibung
bevorzugter Ausführungsformen
der Erfindung anhand der beigefügten
Zeichnungen. Darin zeigen:
-
1 ein
vereinfachtes Schaltbild eines DC-DC-Wandlers aus dem Stand der
Technik,
-
2 ein
vereinfachtes Schaltbild eines Aspekts der Erfindung,
-
3 ein
vereinfachtes Schaltbild einer Ausführungsform der Erfindung,
-
4 ein
vereinfachtes Schaltbild einer Ausführungsform der Erfindung und
-
5 Signalverläufe für Signale
der Ausführungsformen
der Erfindung.
-
AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER
AUSFÜHRUNGSFORMEN
-
1 ist
ein vereinfachtes Schaltbild eines DC-DC-Wandlers gemäß dem Stand
der Technik. Es sind lediglich die wichtigsten Komponenten eines
DC-DC-Wandlers gezeigt.
Es gibt einen High-Side-Schalter HSS und einen Low-Side-Schalter LSS. Die
Schalter können
als PMOS- und NMOS-Transistoren implementiert sein. Bei dieser Ausführungsform
sind beide Schalter NMOS-Transistoren.
Der High-Side-Schalter HSS empfängt
ein erstes Taktsignal CLK1 über
einen ersten Buffer BUF1. Der Low-Side-Schalter LSS empfängt ein zweites Taktsignal
CLK2 über
einen zweiten Buffer BUF2. Statt den Buffern BUF1, BUF2 können Inverter
verwendet werden. Die Taktsignale CLK1, CLK2 können Taktsignale sein, die
sich nicht überlappen.
Die Takt- oder Ansteuersignale CLK1, CLK2 können pulsbreitenmodulierte
(PWM-)Signale sein. Der High-Side-Schalter ist an VIN gekoppelt. Der Low-Side-Schalter
LSS ist an einem Schaltknoten SW an den High-Side-Schalter HSS und
mit der anderen Seite an Masse gekoppelt. Eine Induktivität L ist
auch an den Schaltknoten SW gekoppelt. Wenn der High-Side-Schalter
HSS und der Low-Side-Schalter LSS abwechselnd an- und ausgeschaltet werden, wird der
Schaltknoten SW entweder auf den Eingangsspannungspegel VIN oder
auf Masse GND gebracht. Dies erzeugt einen steigenden und fallenden
Strom durch die Induktivität,
der den Bufferkondensator CB lädt
und eine Ausgangsspannung VOUT erzeugt. Ein Ladestrom IL fließt von dem
Ausgangsknoten VOUT durch eine Last RL.
-
Die
Leistungsschalter HSS und LSS haben einen inhärenten finiten EIN-Widerstand RDSON
und eine inhärente
Steuergatekapazität
CG (gestrichelt dargestellt), die über die Buffer BUF1 und BUF2,
die Versorgungsspannungspegel VCC1 und Masse GND bzw. VCC2 und Masse
GND haben, zu den oben erwähnten unerwünschten
Leistungsverlusten POWC und PRES (Gleichung (2) und (3)) führen können.
-
2 ist
ein vereinfachtes Schaltbild, das einen Aspekt der Erfindung zeigt.
Ein Low-Side-Schalter LSS eines DC-DC-Wandlers wird mit einem Gateansteuersignal
GDRV (z. B. einem periodischen Taktsignal oder einem PWM-Signal mit einer
Frequenz f und einem spezifischen Tastverhältnis) an seinem Steuergate
G angesteuert. Ein Steuerspannungspegel des Gateansteuersignals
ist VCG. Es ist ein Hilfsschalter SAUX vorgesehen, der mit dem Hilfssteuersignal
SCAUX gesteuert wird. Der Leistungsschalter LSS kann nun eingeschaltet
werden, indem ein hoher Spannungspegel VCG angelegt wird, um den
EIN-Widerstand RDSON
des Leistungsschalters zu reduzieren. Wenn der Leistungsschalter
LSS ausgeschaltet ist, kann eine Ladung von dem Steuergate G freigegeben
werden. Die freigegebene Ladung kann eine Ladung aufgrund der parasitären Gatekapazität CG (gestrichelt
dargestellt) sein. Das Hilfssteuersignal SCAUX kann nun den Hilfsschalter SAUX
in einen leitenden Zustand bringen. Der Eingangsknoten GDRV kann
gleichzeitig in einen hochohmigen Zustand gebracht oder so entkoppelt
werden, dass er verhindert, dass die Ladung zurückfließt. Die freigegebene Ladung
fließt
durch den Schalter SAUX, um zu einem Versorgungsstrom hinzugefügt zu werden.
Die freigegebene und fließende
Ladung von dem Steuergate wird als Strom ICG angegeben, der schließlich zum
Ladestrom IL beiträgt.
Das bedeutet, dass die Ladung (oder ein bestimmter Teil der Ladung)
des Steuergates dazu verwendet wird, eine Last RL zu versorgen statt
direkt zu Masse zu fließen.
Mit anderen Worten wird ein gewisser Betrag der Ladung von dem Steuergate
durch die Last RL geleitet, bevor sie Masse erreicht.
-
3 zeigt
ein vereinfachtes Schaltbild einer Ausführungsform der Erfindung. Die
elektronische Vorrichtung 1 kann Komponenten aufweisen,
die in einer integrierten Halbleitervorrichtung (IC) integriert
sind. Weitere Komponenten können
extern mit dieser integrierten Schaltung gekoppelt sein. Die gestrichelten
Linien deuten verschiedene Konfigurationen für integrierte und externe Komponenten
an, die Erfindung ist jedoch auf keine dieser Konfigurationen beschränkt. Eine
Ausführungsform
einer integrierten Schaltung IC kann die Steuerstufen zur DC-DC-Umwandlung
und die Ansteuerstufen BUF sowie die Ladungspumpe 2 oder
Ladungspumpen 2, 3 und den Hilfsschalter MAUX
aufweisen. Der High-Side-
und/oder Low-Side-Schalter kann wie die Induktivität L, der
Bufferkondensator CB und die Last RL integriert oder extern sein.
-
Die
elektronische Vorrichtung 1 kann auch Regelschleifen zur
Steuerung des Induktivitätsstroms
durch die Induktivität
L und des Pegels der Ausgangsspannung VOUT aufweisen. Die Steuermechanismen
sind nicht gezeigt. Die Steuerung des Ausgangsspannungspegels und
die Steuerung des Betrags des Induktivitätsstroms können dann über Tastverhältnisse
und/oder die Schaltfrequenz der Ansteuersignale CLK1, CLK2 für die Leistungsschalter
HSS, LSS durchgeführt
werden.
-
Bei
dieser Ausführungsform
kann der High-Side-Schalter HSS mit einem Ansteuertakt CLK1 angesteuert
werden, der über
einen Buffer BUF an das Steuergate von HSS angelegt wird. Der Low-Side-Schalter LSS
wird gemäß Aspekten
der Erfindung gesteuert. Das zweite Taktsignal CLK2 zur Ansteuerung
des Low-Side-Schalters wird an eine Ladungspumpe 2 angelegt.
Die Ladungspumpe 2 erzeugt eine Steuerspannung VCG. Die
Steuerspannung VCG hat einen ersten Steuerspannungspegel, der dazu
verwendet wird, den Low-Side-Schalter
LSS einzuschalten. Der erste Steuerspannungspegel kann höher sein als
die Eingangsspannung VIN und/oder die Ausgangspannung VOUT. Dadurch
werden der EIN-Widerstand RDSON des Low-Side-Schalters und somit
die resistiven Leistungsverluste (Gleichung (3)) während der
eingeschalteten Phasen des Low-Side-Schalters LSS verringert. Eine
Erhöhung
des Energieverbrauchs aufgrund des erhöhten Steuerspannungspegels
VCG wird mit den Hilfsschaltern MAUX1, MAUX2 und der Zeitgeberschaltung 3 verhindert.
Die Zeitgeberschaltung 3 führt eine zeitliche Abstimmung
und Pulserzeugung in Reaktion auf das Ansteuersignal CLK2 aus und
stellt Steuersignale SCAUX1 und SCAUX2 für die Schalter MAUX1 bzw. MAUX2 bereit.
Um den Low-Side-Schalter LSS auszuschalten, muss der Steuerspannungspegel
VCG verringert werden. Gemäß einem
Aspekt der Erfindung kann dies in zwei Phasen erfolgen. In einer
ersten Phase wird das Steuergate des Low-Side-Schalters LSS über den
ersten Hilfsschalter MAUX1 an den Ausgangsknoten VOUT gekoppelt.
Dies sorgt dafür,
dass der Ausgangsspannungspegel VOUT an das Gate des Low-Side-Schalters LSS
angelegt wird. Der Ausgangsspannungspegel VOUT kann niedriger sein
als der erste Steuerspannungspegel, auf den das Gate von LSS zuvor
geladen wurde. Die sorgt dafür,
dass ein gewisser Betrag der Ladung von der Gatekapazität freigegeben
wird. Diese Ladung fließt
als Strom ICG durch den Hilfsschalter MAUX1 zu VOUT. Die Ladung
trägt als
Strom ICG zum Ladestrom IL bei. In einer zweiten Phase wird der
zweite Hilfsschalter MAUX2 eingeschaltet, und das Gate des Low-Side-Schalters
LSS wird an Masse gekoppelt. Lediglich die verbleibende Ladung (die
am Steuergate von LSS gespeichert wird, wenn der Steuerspannungspegel
VCG dem Ausgangsspannungspegel VOUT entspricht) fließt direkt
zur Masse. Somit trägt
ein gewisser Betrag der Ladung (zum Beispiel der Betrag aufgrund
eines erhöhten
Steuerspannungspegels) am Steuergate zum Versorgungsstrom IL bei.
Der Energieverbrauch PRES aufgrund von RDSON kann somit reduziert
werden, ohne zwangsläufig
POWC um denselben Betrag zu erhöhen.
-
4 zeigt
ein vereinfachtes Schaltbild einer Ausführungsform der Erfindung. Die
Ausführungsform zeigt
die Ladungspumpe 2 und die Zeitgeberstufe 3 aus 3 in
einer ausführlicheren
Weise. Die Ladungspumpe weist eine erste Stufe 6 und eine
zweite Stufe 7 auf. Die erste Stufe weist einen ersten
fliegenden Kondensator CF1 und einen Kondensator C1 auf. Der Eingang
des Inverters mit den Transistoren M11, M12 empfängt das Taktsignal CLK2 am
Eingangsknoten CLK2. Der Ausgang des Inverters M11, M12 ist an eine
erste Seite des Kondensators CF1 gekoppelt. Die erste Seite des
ersten fliegenden Kondensators CF1 kann über die Transistoren M11, M12
und in Reaktion auf das Eingangssignal CLK2 abwechselnd auf den
Eingangsspannungspegel VIN oder auf Masse GND gebracht werden. Die
zweite Seite des fliegenden Kondensators CF1 wird entweder über den
Transistor M15 geladen oder über
den Transistor M14 entladen. Das Steuergate des Transistors M15
ist an die zweite Seite des Kondensators C1 gekoppelt. Die erste
Seite des Kondensators C1 ist an den Eingangsknoten IN gekoppelt
und empfängt
auch das Eingangssignal CLK2. Die Spannung am Steuergate von M15
wird auf einen höheren
Spannungspegel erhöht,
um den Transistor einzuschalten. Das Gate des Transistors M14 ist
an den Ausgangsknoten VOUT gekoppelt. Da M14 ein PMOS-Transistor
ist, benötigt
er keine Übersteuerungsspannung
an seinem Steuergate. Der Kondensator C1 wird über den Transistor M16 geladen,
dessen Gate auch an die zweite Seite des ersten fliegenden Kondensators
CF1 gekoppelt ist. Wenn die erste Seite des ersten fliegenden Kondensators
CF1 über
den Transistor M12 auf VIN gebracht wird, kann die zweite Seite
des fliegenden Kondensators CF1 einen Spannungspegel VCP1OUT erreichen,
der etwa VIN + VOUT betragen kann. Die Ausgangsspannung V1OUT der
ersten Stufe kann geringfügig
niedriger sein als VCP1OUT. Die zweite Stufe 7 weist Transistoren
M17 bis M21, einen zweiten fliegenden Kondensator CF2 und einen
weiteren Kondensator C2 auf. Die zweite Stufe 7 arbeitet
im Wesentlichen ähnlich
wie die erste Stufe 6, doch der Spannungspegel VCPOUT an
der zweiten Seite des zweiten Kondensators kann einen maximalen
Spannungspegel von etwa zweimal Eingangsspannungspegel VIN minus
einmal Ausgangsspannungspegel VOUT (2VIN – VOUT) betragen. Das Steuergate
des Low-Side-Schalters LSS ist über
den Transistor M21 an VCPOUT gekoppelt. Die Ladungspumpe ist so
ausgeführt,
dass sie den Steuerspannungspegel am Steuergate des Low-Side-Schalters
LSS zwischen VCPOUT und VOUT ändert.
Die erste Seite des zweiten fliegenden Kondensators CF2 ist an den
Inverter mit den Transistoren M18, M17 gekoppelt und wird abwechselnd
auf den Eingangsspannungspegel VIN oder auf VOUT gebracht. Das bedeutet,
dass dieser Knoten (Source-Anschlüsse der Transistoren M17 und
MAUX1) der Ladungspumpe so gekoppelt ist, dass er den Ausgangsspannungspegel
VOUT des DC-DC-Wandlers empfängt.
Die zweite Stufe 7 der Ladungspumpe ist so ausgeführt, dass
sie zwischen VIN und VOUT statt zwischen VIN und Masse GND arbeitet.
Dies führt
zu einer zusätzlichen
Effektivität.
Die zweite Seite des zweiten fliegenden Kondensators CF2 wird entweder über den Transistor
M19 auf den Eingangsspannungspegel VIN neu geladen oder über M21
auf etwa zweimal VIN minus einmal VOUT hochgebracht und entladen.
Das Gate von M19 ist an die zweite Seite von C2 gekoppelt. V1OUT
wird an die erste Seite von C2 angelegt. Der Transistor M20 lädt die zweite
Seite von C2. Das Gate von M20 ist an die zweite Seite von CF2 gekoppelt.
-
Es
gibt ferner einen Pulsgenerator 4. Der Pulsgenerator ist
so ausgeführt,
dass er Pulse mit einer spezifischen Periode erzeugt. Die Pulslänge ist
so bemessen, dass sie kürzer
ist als die volle Dauer eines hohen Pulses des Signals V1OUT. Dies
ist die Dauer des hohen Pulses des Taktsignals CLK2. Die Pulse,
die von dem Pulsgenerator 4 ausgegeben werden, werden in
das Steuergate des ersten Hilfsschalters MAUX1 eingespeist. Der
erste Hilfsschalter MAUX1 ist zwischen dem Knoten VCG gekoppelt,
an dem ein Steuergate eines Low-Side-Leistungsschalters LSS gekoppelt
sein kann. In Reaktion auf einen Puls vom Pulsgenerator 4 wird der
erste Hilfsschalter MAUX1 eingeschaltet, wenn der Low-Side-Schalter
LSS ausgeschaltet werden muss. Die von der Gatekapazität des Low-Side-Schalters
freigegebene Ladung wird dann in den Ausgangsknoten VOUT eingespeist.
Nach einem kurzen ersten Puls wird der erste Hilfsschalter MAUX1
geschlossen, und der zweite Hilfsschalter MAUX2 wird eingeschaltet.
Somit ist eine weitere Zeitgeberstufe 5 so gekoppelt, dass
sie das Signal V1OUT empfängt
und ein Steuersignal für
das Steuergate des zweiten Hilfsschalters MAUX2 bereitstellt. Der
zweite Hilfsschalter ist zwischen dem Knoten VCG und Masse GND gekoppelt.
Dies sorgt dafür, dass
der Low-Side-Schalter
vollständig
abgeschaltet wird, wenn der zweite Hilfsschalter MAUX2 eingeschaltet wird.
An Masse GND wird jedoch nur die Ladung verloren, die während der
zweiten Phase, wenn MAUX2 eingeschaltet ist, freigegeben wird. Während der
erste Phase wird ein bestimmter Betrag der Ladung in den Ausgangsknoten
eingespeist und zum Ladestrom IL addiert, wenn lediglich MAUX1 eingeschaltet
ist und der zweite Schalter weiterhin abgeschaltet ist.
-
5 zeigt
ein vereinfachtes Schaltbild von Steuersignalen für die Gates
des Low-Side-Schalters LSS (VCG), des ersten Hilfsschalters MAUX1
(SCAUX1) und des zweiten Hilfsschalters MAUX2 (SCAUX2). Der Low-Side-Schalter
wird ein- und ausgeschaltet, indem die Gatespannung zwischen einem
Hochspannungspegel von der Ladungspumpe und Masse wechselt. Die
fallenden Flanken des Steuersignals VCG sind auch mit gestrichelten
Linien in einer ausgedehnten Weise (nicht realistisch) gezeigt,
um die beiden Phasen PH1, PH2 zu veranschaulichen, in denen der
Low-Side-Schalter LSS abgeschaltet wird. In einer ersten Phase PH1
wird der erste Hilfsschalter MAUX1 eingeschaltet, d. h. das Gatesignal
SCAUX1 ist hoch. Während
der ersten Phase PH1 ist das Gate des Low-Side-Schalters an VOUT
gekoppelt, wobei dessen Ausschaltung beginnt. LSS wird in einem
Umfang abgeschaltet, der von verschiedenen Faktoren abhängt, wie
etwa von dem Ausgangsspannungspegel. Die von der Gatekapazität des Low-Side-Schalters
freigegebene Ladung fließt
jedoch zum Ausgangsknoten und nicht zur Masse. Um den Low-Side-Schalter
LSS vollständig
auszuschalten, wird der zweite Hilfsschalter MAUX2 während einer
zweiten Phase PH2 eingeschaltet, die auf die erste Phase PH1 folgt.
Während
der zweiten Phase bringt der zweite Hilfsschalter MAUX2 das Gate
des Low-Side-Schalters
auf Masse. Die zweite Phase PH2 endet, wenn LSS wieder eingeschaltet
werden muss.
-
Gemäß einem
Aspekt der Erfindung können
die Ausführungsformen
der Erfindung so bemessen sein, dass sie die Effizienz der Schaltung
erhöhen.
Der Kapazitätswert
CF2 des fliegenden Kondensators kann so bemessen sein, dass er das
x-fache des parasitären
Kapazitätswerts
CG des High-Side-Schalters beträgt.
Da zwischen dem fliegenden Kondensator und dem parasitären Kondensator
Ladung beibehalten wird, kann die folgende Beziehung angenommen
werden: x·CG·(VIN – VOUT) = x·CG·(V' – VIN)
+ CG·V' (6)wobei V' die Spannung ist,
die sich der fliegende Kondensator CF2 und die Gatekapazität CG teilen.
Dies kann verwendet werden, um einen Term für V' als Funktion von x, VOUT und VIN zu
finden: V' = xx+1 ·(2·VIN + VOUT) (7)
-
Der
Ladungsverlust durch den fliegenden Kondensator CF im Betrieb ist
dann: ΔQ = CG·V' = xx+1 ·CG·(2·VIN + VOUT) (8)
-
Der
Strom I, der zum erneuten Laden des fliegenden Kondensators CF erforderlich
ist, ist dann I = ΔQ·f = xx+1 ·CG·(2·VIN + VOUT)·f (9)
-
Die
erforderliche Leistung P zum erneuten Laden des fliegenden Kondensators
CF ist: P = xx+1 ·CG·VIN·(2·VIN + VOUT)·f (10)
-
Die
entsprechende Energie E ist wie folgt angegeben: E =xx+1 ·CG·VIN·(2·VIN +
VOUT) (11)
-
Der
Wirkungsgrad EFF ist der Quotient aus der Energie ECG, die in der
Gatekapazität
gespeichert ist, und E, die Energie, die zum erneuten Laden des
Gates erforderlich ist
-
Der
Wirkungsgrad EFFCONV eines herkömmlichen
DC-DC Wandlers, bei dem das Steuergate des Low-Side-Schalters an
Masse gekoppelt ist, hat die Effizienz
-
Gemäß diesem
Aspekt der Erfindung können
der fliegende Kondensator CF2 und die Gatekapazität CG in
Bezug zueinander so bemessen werden, dass sie x optimieren. Darüber hinaus
sind die Werte von VOUT und VIN auch für die erreichbare Gatetreibereffizienz
und somit für
die erreichbare Wandlereffizienz relevant. Der Parameter x sollte
viel größer sein
als 1. Das bedeutet, dass der fliegende Kondensator CF2 einen viel
größeren Kapazitätswert haben
sollte als die Gatekapazität
CG (x >> 1; CF2 >> CG).
-
Obwohl
die Ausführungsformen
hauptsächlich
in Bezug auf einen Abwärtswandler
beschrieben sind, können
die gleichen Prinzipien bei anderen Wandlertypen angewendet werden.
Bei verschiedenen Ausführungsformen
der Erfindung kann es erforderlich sein, die entsprechenden Spannungspegel
(z. B. VIN und VOUT) und/oder Transistortypen (z. B. NMOS durch
PMOS oder umgekehrt) zu tauschen. Die Erfindung wurde im Vorangehenden
zwar anhand besonderer Ausführungsformen
beschrieben, sie ist jedoch nicht auf diese Ausführungsformen beschränkt, und
der Fachmann wird zweifellos weitere Alternativen finden, die im
Umfang der Erfindung, wie sie beansprucht ist, liegen.
