DE102017205956A1 - Beseitigung von sperrladung in dc/dc-leistungswandlern - Google Patents

Beseitigung von sperrladung in dc/dc-leistungswandlern Download PDF

Info

Publication number
DE102017205956A1
DE102017205956A1 DE102017205956.7A DE102017205956A DE102017205956A1 DE 102017205956 A1 DE102017205956 A1 DE 102017205956A1 DE 102017205956 A DE102017205956 A DE 102017205956A DE 102017205956 A1 DE102017205956 A1 DE 102017205956A1
Authority
DE
Germany
Prior art keywords
side transistor
transistor switch
low
state
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017205956.7A
Other languages
English (en)
Inventor
Francesco Dalena
Alexandre Morello
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Priority to DE102017205956.7A priority Critical patent/DE102017205956A1/de
Priority to US15/915,205 priority patent/US10523118B2/en
Publication of DE102017205956A1 publication Critical patent/DE102017205956A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0032Control circuits allowing low power mode operation, e.g. in standby mode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0048Circuits or arrangements for reducing losses
    • H02M1/0051Diode reverse recovery losses
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

Diese Anmeldung betrifft eine Schaltmodus-Leistungswandlerschaltung. Die Schaltmodus-Leistungswandlerschaltung weist auf einen ersten hochseitigen Transistorschalter (11) und einen ersten niedrigseitigen Transistorschalter (21), die in Serie zwischen einem Eingangsspannungspegel und einem Referenzspannungspegel gekoppelt sind, einen zweiten hochseitigen Transistorschalter (12) und einen zweiten niedrigseitigen Transistorschalter (22), die in Serie zwischen dem Eingangsspannungspegel und dem Referenzspannungspegel gekoppelt sind, und eine Steuerschaltung zum Steuern eines Schaltbetriebs der ersten und zweiten hochseitigen Transistorschalter (11, 12) und der ersten und zweiten niedrigseitigen Transistorschalter (21, 22). Der erste hochseitige Transistorschalter (11) hat einen größeren Ein-Zustand-Widerstand als der zweite hochseitige Transistorschalter (12) und der erste niedrigseitige Transistorschalter (21) hat einen größeren Ein-Zustand-Widerstand als der zweite niedrigseitige Transistorschalter (22). Die Steuerschaltung ist konfiguriert zum Steuern, während eines Ein-Zustands der ersten und zweiten niedrigseitigen Transistorschalter (21, 22), des zweiten niedrigseitigen Transistorschalters (22), um in den Aus-Zustand zu schalten, und Steuern des ersten hochseitigen Transistorschalters (11), um in den Ein-Zustand zu schalten, so dass der erste hochseitige Transistorschalter (11) und der erste niedrigseitige Transistorschalter (21) beide in dem Ein-Zustand sind. Die Anmeldung betrifft weiter ein Verfahren für einen Betrieb einer derartigen Schaltmodus-Leistungswandlerschaltung.

Description

  • Technischer Bereich
  • Diese Anmeldung betrifft Schaltmodus-Leistungswandlerschaltungen (z.B. synchrone DC/DC-Leistungswandler) und Verfahren zum Betrieb von Schaltmodus-Leistungswandlerschaltungen. Die Anmeldung betrifft insbesondere solche Schaltungen und Verfahren, die einen Effizienzverlust aufgrund des Reverse-Recovery-Ladungs-Phänomens („reverse recovery change phnenomen“) der Rück- bzw. Sperrladung reduzieren.
  • Hintergrund
  • Schaltregler (Schaltmodus-Leistungswandler), einschließlich Welligkeitsregler, werden üblicherweise aufgrund ihrer Eigenschaft einer hohen Effizienz und einer hohen Leistungsdichte verwendet, die aus kleineren magnetischen, kapazitiven und Wärmeabgabe-Komponenten resultieren.
  • Synchrone Buck- bzw. Abwärts-Leistungsstufen sind ein spezifisches Beispiel für Schaltregler, die zwei Leistungsschalter verwenden, wie Leistungs-MOSFET-Vorrichtungen. Ein hochseitiger Schalter koppelt selektiv einen Induktor mit einer positiven Leistungsversorgung, während ein niedrigseitiger Schalter den Induktor selektiv mit einem Referenzspannungspegel (z.B. Masse) koppelt. Eine Pulsweitenmodulation(PWM- pulse width modulation)-Steuerschaltung wird verwendet, um die hochseitigen und niedrigseitigen Schalter zu steuern. Synchrone Abwärtsregler bieten eine hohe Effizienz, wenn Leistungsschalter mit niedrigem EIN-Widerstand, wie MOSFET-Vorrichtungen, verwendet werden.
  • Ein Abwärtswandler ist ein Beispiel eines üblicherweise verwendeten Schaltmodus-Leistungswandlers. Ein typischer Abwärtswandler umfasst hochseitige und niedrigseitige Leistungstransistoren (z.B. Schalttransistoren oder Transistorschalter), die zwischen einer Versorgungsspannung (Eingangsspannung) und dem Referenzspannungspegel (z.B. Masse) verbunden sind, sowie einen Ausgangsinduktor und einen Ausgangsfilterkondensator, in Serie verbunden zwischen einem Zwischenknoten (Schaltknoten, LX-Knoten), der zwischen den hochseitigen und niedrigseitigen Schalttransistoren angeordnet ist, und dem Referenzspannungspegel (z.B. Masse). Die Schalttransistoren können FET-Vorrichtungen sein, wie z.B. MOSFETs.
  • In dieser Anordnung werden die Schalttransistoren alternativ aktiviert (z.B. in den EIN-Zustand versetzt), um Energie an eine Last vorzusehen durch den Ausgangsinduktor und über den Ausgangsfilterkondensator. Die Ausgangsspannung wird durch eine Steuervorrichtung (z.B. Steuerschaltung) geregelt, die die EIN- und AUS-Zyklen der Schalttransistoren bestimmt. Dabei werden die Schalttransistoren alternativ in den EIN-Zustand versetzt, da ein gleichzeitiges Versetzen der Schalttransistoren in den EIN-Zustand effektiv einen Kurzschluss über die Eingangsspannung erzeugen würde.
  • Die Übergänge, wenn beide Schalttransistoren für eine kurze Zeitperiode in dem AUS-Zustand sind, werden üblicherweise als Totzeiten bezeichnet. Während dieser Perioden erzeugt der Ausgangsinduktor einen Freilaufstrom, der durch die Körperdiode des niedrigseitigen Schalttransistors fließt. Der große Vorwärtsspannungsabfall der Körperdiode („body diode“) führt zu hoher Diodenleitung und Reverse-Recovery- bzw. Sperrverlusten und trägt zu der thermischen Belastung des niedrigseitigen Schalttransistors bei. Da dieser Vorgang während jedes Schaltzyklus wiederholt wird, wird auch die maximale Schaltfrequenz des Schaltmodus-Leistungswandlers begrenzt. Dies wiederum verhindert eine Größenreduzierung des Schaltmodus-Leistungswandlers, was für Endprodukte, wie tragbare Geräte, ein großer Vorteil wäre.
  • Zusätzlich tritt eine MOSFET-parasitäre-Körperdiode-Reverse-Recovery während eines Schaltens der Diode von dem EIN-Zustand in den AUS-Zustand auf, da ihre gespeicherten Minoritätsladungen entfernt werden müssen. Die Minoritätsladungen können entweder aktiv über einen negativen Strom oder passiv über eine Rekombination im Inneren der Vorrichtung entfernt werden. Die gesamte gespeicherte Ladung sollte entfernt werden, so dass der Verarmungsbereich groß genug werden kann, um die Sperrspannung zu blockieren.
  • Die vorgenannte Bedingung tritt bei synchronen DC/DC-Leistungswandlern immer dann auf, wenn der niedrigseitige Schalttransistor ausgeschaltet wird und der hochseitige Schalttransistor eingeschaltet wird. In anderen Worten, die akkumulierte Ladung in der Körperdiode des niedrigseitigen Schalttransistors muss jedes Mal entfernt werden, wenn der hochseitige Schalttransistor eingeschaltet wird.
  • Somit besteht ein Bedarf für eine verbesserte Schaltmodus-Leistungswandlerschaltung und für ein verbessertes Verfahren zur Schaltmodus-Leistungswandlung. Es besteht weiter ein Bedarf für eine derartige Schaltung und ein derartiges Verfahren, die/das die Reverse-Recovery-Ladung in der Körperdiode des niedrigseitigen Schalttransistors eliminiert oder reduziert. Es besteht ein weiterer Bedarf für eine derartige Schaltung und ein derartiges Verfahren, die/das keine zusätzlichen Komponenten erfordert.
  • Zusammenfassung
  • Im Hinblick auf einige oder alle dieser Anforderungen schlägt das vorliegende Dokument eine Schaltmodus-Leistungswandlerschaltung und ein Verfahren für einen Betrieb einer Schaltmodus-Leistungswandlerschaltung mit den Merkmalen der jeweiligen unabhängigen Ansprüche vor.
  • Ein Aspekt der Offenbarung betrifft eine Schaltmodus-Leistungswandlerschaltung. Der Schaltmodus-Leistungswandler kann einen ersten hochseitigen Transistorschalter und einen ersten niedrigseitigen Transistorschalter umfassen, die in Serie zwischen einem Eingangsspannungspegel und einem Referenzspannungspegel (z.B. Masse) gekoppelt (z.B. verbunden) sind. Die Schaltmodus-Leistungswandlerschaltung kann weiter einen zweiten hochseitigen Transistorschalter und einen zweiten niedrigseitigen Transistorschalter umfassen, die in Serie zwischen dem Eingangsspannungspegel und dem Referenzspannungspegel (z.B. Masse) gekoppelt (z.B. verbunden) sind. Die zweiten hochseitigen und niedrigseitigen Transistorschalter können parallel zu den ersten hochseitigen und niedrigseitigen Transistorschaltern gekoppelt (z.B. verbunden) sein. Die Schaltmodus-Leistungswandlerschaltung kann weiter eine Steuerschaltung zum Steuern eines Schaltbetriebs der ersten und zweiten hochseitigen Transistorschalter und der ersten und zweiten niedrigseitigen Transistorschalter umfassen. Der erste hochseitige Transistorschalter kann einen größeren Ein-Zustand-Widerstand als der zweite hochseitige Transistorschalter haben und der erste niedrigseitige Transistorschalter kann einen größeren Ein-Zustand-Widerstand haben als der zweite niedrigseitige Transistorschalter. Die Steuerschaltung kann konfiguriert sein zum Steuern, während eines Ein-Zustands der ersten und zweiten niedrigseitigen Transistorschalter, des zweiten niedrigseitigen Transistorschalters, um in den Aus-Zustand zu schalten, und Steuern des ersten hochseitigen Transistorschalters, um in den Ein-Zustand zu schalten, so dass der erste hochseitige Transistorschalter und der erste niedrigseitige Transistorschalter beide (z.B. gleichzeitig) in dem Ein-Zustand sind. Der erste hochseitige Transistorschalter und der erste niedrigseitige Transistorschalter können beide für eine gegebene Zeitperiode in dem Ein-Zustand sein.
  • Wie oben beschrieben konfiguriert, werden der erste (z.B. kleine) hochseitige Transistorschalter und der erste (z.B. kleine) niedrigseitige Transistorschalter beide in den Ein-Zustand geschaltet nach der niedrigseitigen Ein-Bedingung. Dementsprechend kann ein Strom von dem Eingangsspannungspegel Vin zu dem Referenzspannungspegel (z.B. Masse) durch den ersten hochseitigen Transistorschalter und den ersten niedrigseitigen Transistorschalter fließen, so dass eine Leitung durch die parasitäre Körperdiode der niedrigseitigen Transistorschalter vermieden wird. Dadurch wird ein Aufbau der Sperrladung vermieden und eine Gesamteffizienz der Schaltmodus-Leistungswandlerschaltung wird verbessert. Andererseits wird der Strom, der in dieser Stufe fließt, durch die kleinen Größen der ersten hochseitigen und niedrigseitigen Transistorschalter begrenzt, so dass die Verlustleistung gut unter Kontrolle ist. Insbesondere wird der Strom durch die Größe des ersten hochseitigen Transistorschalters begrenzt, der in dem Sättigungsbereich arbeitet. Diese Verbesserung der Effizienz der Schaltmodus-Leistungswandlerschaltung kann ohne externe Komponenten erreicht werden, die zu der Schaltmodus-Leistungswandlerschaltung hinzugefügt werden müssten, wie Schottky-Dioden, so dass das Phänomen der Sperrladung gelöst werden kann, ohne zusätzliche Kosten und ohne zusätzliche Siliziumfläche zu benötigen.
  • In Ausführungsbeispielen kann die Steuerschaltung weiter konfiguriert sein zum Steuern, wenn der erste hochseitige Transistorschalter und der erste niedrigseitige Transistorschalter beide (z.B. gleichzeitig) in dem Ein-Zustand sind, des ersten niedrigseitigen Transistorschalters, um in den Aus-Zustand zu schalten. Weiter kann die Steuerschaltung konfiguriert sein zum Steuern des ersten niedrigseitigen Transistorschalters, um in den Aus-Zustand zu schalten, innerhalb einer vorgegebenen Zeitperiode, nachdem der erste hochseitige Transistorschalter gesteuert wurde, um in den Ein-Zustand zu schalten. Dementsprechend kann durch die Begrenzung der Zeit, während der die ersten hochseitigen und niedrigseitigen Transistorschalter gleichzeitig in dem Ein-Zustand sind, ein Leistungsverlust weiter reduziert werden.
  • In Ausführungsbeispielen kann die Schaltmodus-Leistungswandlerschaltung weiter eine Komparatorstufe umfassen zum Erfassen, dass sowohl der erste hochseitige Transistorschalter als auch der erste niedrigseitige Transistorschalter in dem Ein-Zustand sind, und zum Erzeugen eines Signals, das angibt, dass sowohl der erste hochseitige Transistorschalter als auch der erste niedrigseitige Transistorschalter in dem Ein-Zustand sind. Dies ermöglicht ein Schalten des ersten niedrigseitigen Transistorschalters in den Aus-Zustand unmittelbar nach dem Schalten des ersten hochseitigen Transistorschalters in den Ein-Zustand. Dadurch kann die Leistung, die durch den Strom abgeführt wird, der von dem Eingangsspannungspegel zu dem Referenzspannungspegel (z.B. Masse) durch die ersten hochseitigen und niedrigseitigen Transistorschalter fließt, minimiert werden.
  • In Ausführungsbeispielen kann die Steuerschaltung weiter konfiguriert sein zum Steuern, nach dem Steuern des ersten niedrigseitigen Transistorschalters zum Schalten in den Aus-Zustand, des zweiten (z.B. großen) hochseitigen Transistorschalters zum Schalten in den Ein-Zustand. Nachdem der zweite hochseitige Transistorschalter in den Ein-Zustand geschaltet ist, ist der Übergang der Schaltmodus-Leistungswandlerschaltung von der niedrigseitigen Ein-Bedingung zu der hochseitigen Ein-Bedingung abgeschlossen.
  • In Ausführungsbeispielen können der erste und der zweite hochseitige Transistorschalter eine hochseitige Durchlassvorrichtung bilden und der erste und der zweite niedrigseitige Transistorschalter können eine niedrigseitige Durchlassvorrichtung bilden. Weiter können die hochseitige Durchlassvorrichtung und die niedrigseitige Durchlassvorrichtungjeweils eine Vielzahl von Abschnitten bzw. Abschnitten umfassen. Die Abschnitte können gleich dimensionierte (z.B. identische) Abschnitte sein.
  • Der erste hochseitige Transistorschalter kann durch einen Teilsatz (z.B. einen) der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung gebildet werden und der zweite hochseitige Transistorschalter kann durch einen Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung gebildet werden. Weiter kann der erste niedrigseitige Transistorschalter durch einen Teilsatz (z.B. einen) der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung gebildet werden und der zweite niedrigseitige Transistorschalter kann durch einen Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung gebildet werden. Dies liefert einen einfachen und effizienten Vorgang zum Vorsehen der ersten und zweiten hochseitigen Transistorschalter und zum Vorsehen der ersten und zweiten niedrigseitigen Transistorschalter.
  • In Ausführungsbeispielen kann die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung kleiner sein kann als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung. Weiter kann die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung kleiner sein kann als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung. Dementsprechend ist der Ein-Zustand-Widerstand des ersten hochseitigen Transistorschalters größer als der Ein-Zustand-Widerstand des zweiten hochseitigen Transistorschalters und der Ein-Zustand-Widerstand des ersten niedrigseitigen Transistorschalters ist größer als der Ein-Zustand-Widerstand des zweiten niedrigseitigen Transistorschalters.
  • Ein weiterer Aspekt der Offenbarung betrifft ein Verfahren für einen Betrieb einer Schaltmodus-Leistungswandlerschaltung. Die Schaltmodus-Leistungswandlerschaltung kann einen ersten hochseitigen Transistorschalter und einen ersten niedrigseitigen Transistorschalter aufweisen, die in Serie zwischen einem Eingangsspannungspegel und einem Referenzspannungspegel (z.B. Masse) gekoppelt sind (z.B. verbunden). Die Schaltmodus-Leistungswandlerschaltung kann weiter einen zweiten hochseitigen Transistorschalter und einen zweiten niedrigseitigen Transistorschalter aufweisen, die in Serie zwischen dem Eingangsspannungspegel und dem Referenzspannungspegel (z.B. Masse) gekoppelt sind (z.B. verbunden). Die zweiten hochseitigen und niedrigseitigen Transistorschalter können parallel zu den ersten hochseitigen und niedrigseitigen Transistorschaltern gekoppelt sein (z.B. verbunden). Der erste hochseitige Transistorschalter kann einen größeren Ein-Zustand-Widerstand haben als der zweite hochseitige Transistorschalter und der erste niedrigseitige Transistorschalter kann einen größeren Ein-Zustand-Widerstand haben als der zweite niedrigseitige Transistorschalter. Das Verfahren kann umfassen, während eines Ein-Zustands der ersten und zweiten niedrigseitigen Transistorschalter, ein Steuern des zweiten niedrigseitigen Transistorschalters zum Schalten in den Aus-Zustand und Steuern des ersten hochseitigen Transistorschalters zum Schalten in den Ein-Zustand, so dass der erste hochseitige Transistorschalter und der erste niedrigseitige Transistorschalter beide (z.B. gleichzeitig) in dem Ein-Zustand sind. Der erste hochseitige Transistorschalter und der erste niedrigseitige Transistorschalter können beide für eine gegebene Zeitperiode in dem Ein-Zustand sein.
  • In Ausführungsbeispielen kann das Verfahren weiter umfassen, wenn der erste hochseitige Transistorschalter und der erste niedrigseitige Transistorschalter beide (z.B. gleichzeitig) in dem Ein-Zustand sind, ein Steuern des ersten niedrigseitigen Transistorschalters zum Schalten in den Aus-Zustand.
  • In Ausführungsbeispielen kann das Verfahren weiter umfassen ein Steuern des ersten niedrigseitigen Transistorschalters zum Schalten in den Aus-Zustand innerhalb einer vorgegebenen Zeitperiode, nachdem der erste hochseitige Transistorschalter zum Schalten in den Ein-Zustand gesteuert wurde.
  • In Ausführungsbeispielen kann das Verfahren weiter ein Erfassen umfassen, dass sowohl der erste hochseitige Transistorschalter als auch der erste niedrigseitige Transistorschalter in dem Ein-Zustand sind. Das Verfahren kann weiter ein Erzeugen eines Signals umfassen, das angibt, dass sowohl der erste hochseitige Transistorschalter als auch der erste niedrigseitige Transistorschalter in dem Ein-Zustand sind.
  • In Ausführungsbeispielen kann das Verfahren weiter umfassen, nach einem Steuern des ersten niedrigseitigen Transistorschalters zum Schalten in den Aus-Zustand, ein Steuern des zweiten hochseitigen Transistorschalters zum Schalten in den Ein-Zustand.
  • In Ausführungsbeispielen können der erste und der zweite hochseitige Transistorschalter eine hochseitige Durchlassvorrichtung bilden und der erste und der zweite niedrigseitige Transistorschalter können eine niedrigseitige Durchlassvorrichtung bilden.
  • In Ausführungsbeispielen können die hochseitige Durchlassvorrichtung und die niedrigseitige Durchlassvorrichtungjeweils eine Vielzahl von Abschnitten aufweisen. Die Abschnitte können gleich dimensionierte Abschnitte sein. Der erste hochseitige Transistorschalter kann durch einen Teilsatz (z.B. einen) der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung gebildet werden und der zweite hochseitige Transistorschalter kann durch einen Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung gebildet werden. Weiter kann der erste niedrigseitige Transistorschalter durch einen Teilsatz (z.B. einen) der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung gebildet werden und der zweite niedrigseitige Transistorschalter kann durch einen Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung gebildet werden.
  • In Ausführungsbeispielen kann die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung kleiner sein kann als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung. Weiter kann die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung kleiner sein als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung.
  • Insbesondere kann das Verfahren auf jede der oben beschriebenen Schaltungen angewendet werden, zum Beispiel als ein Verfahren für einen Betrieb dieser Schaltungen.
  • In der vorliegenden Offenbarung ist unter der niedrigseitigen Ein-Bedingung eine Angabe eines Zustands zu verstehen, in dem der erste und der zweite hochseitige Transistorschalter in dem Aus-Zustand (AUS) sind und der erste und der zweite niedrigseitige Transistorschalter in dem Ein-Zustand (EIN) sind. Weiter ist unter der hochseitigen Ein-Bedingung eine Angabe eines Zustands zu verstehen, in dem der erste und der zweite hochseitige Transistorschalter in dem Ein-Zustand (EIN) sind und der erste und der zweite niedrigseitige Transistorschalter in dem AUS-Zustand (AUS) sind.
  • Es ist offensichtlich, dass sich in der vorliegenden Offenbarung der Begriff „koppeln“ oder „gekoppelt“ auf Elemente bezieht, die miteinander in elektrischer Verbindung sind, entweder direkt, z.B. über Drähte, oder auf andere Weise verbunden.
  • Es ist offensichtlich, dass Verfahrensschritte und Vorrichtungsmerkmale auf viele Arten ausgetauscht werden können. Insbesondere können die Details des offenbarten Verfahrens als eine Vorrichtung implementiert werden, die ausgebildet ist zum Ausführen einiger oder aller Schritte des Verfahrens, und umgekehrt, wie für Fachleute offensichtlich ist. Insbesondere ist offensichtlich, dass Verfahren gemäß der Offenbarung Verfahren für einen Betrieb der Schaltungen gemäß den obigen Ausführungsbeispielen und Variationen davon betreffen, und dass jeweilige Aussagen in Bezug auf die Schaltungen ebenfalls die entsprechenden Verfahren betreffen. Eine Wiederholung solcher Aussagen für die entsprechenden Verfahren kann aus Gründen der Kürze weggelassen werden.
  • Figurenliste
  • Beispielhafte Ausführungsbeispiele der Offenbarung werden im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen erläutert, in denen gleiche Bezugszeichen identische oder gleiche Elemente angeben, sofern nicht anders angegeben, und eine wiederholte Beschreibung davon kann aus Gründen der Kürze weggelassen werden.
    • 1 zeigt schematisch ein Beispiel einer Ausgangsstufe einer Schaltmodus-Leistungswandlerschaltung, auf die Ausführungsbeispiele der Offenbarung angewendet werden können,
    • 2 zeigt schematisch Beispiele für mögliche Schaltzustände der Ausgangsstufe von 1,
    • 3 zeigt schematisch ein Beispiel einer Stromwellenform in der Ausgangsstufe von 1,
    • 4 zeigt schematisch ein Beispiel eines Zeitdiagramms eines Schaltvorgangs in der Ausgangsstufe der Schaltmodus-Leistungswandlerschaltung von 1,
    • 5 zeigt schematisch ein Beispiel einer Spannung an einem Schaltknoten der Ausgangsstufe der Schaltmodus-Leistungswandlerschaltung von 1,
    • 6 zeigt schematisch ein Beispiel einer Schaltung zur adaptiven Steuerung in einer Schaltmodus-Leistungswandlerschaltung,
    • 7 zeigt schematisch ein weiteres Beispiel einer Ausgangsstufe einer Schaltmodus-Leistungswandlerschaltung,
    • 8 zeigt schematisch ein weiteres Beispiel einer Ausgangsstufe einer Schaltmodus-Leistungswandlerschaltung,
    • 9 zeigt schematisch ein weiteres Beispiel einer Ausgangsstufe einer Schaltmodus-Leistungswandlerschaltung, auf die Ausführungsbeispiele der Offenbarung angewendet werden können,
    • 10A und 10B zeigen schematisch ein Beispiel einer Ausgangsstufe einer Schaltmodus-Leistungswandlerschaltung gemäß Ausführungsbeispielen der Offenbarung, und
    • 11 zeigt schematisch Beispiele von Strom- und Spannungswellenformen in einer Schaltmodus-Leistungswandlerschaltung gemäß Ausführungsbeispielen der Offenbarung.
  • Detaillierte Beschreibung
  • Die vorliegende Offenbarung ist auf jede Art von DC/DC-Synchronleistungswandlern (z.B. Schaltmodus-Leistungswandler) anwendbar. Zum Beispiel kann die vorliegende Offenbarung auf eine Buck- bzw. Abwärtsschaltung, eine Boost- bzw. Aufwärtsschaltung, eine Buck-Boost- bzw. Abwärts-Aufwärts-Schaltung und isolierte Topologien angewendet werden, die von einer Abwärtsschaltung, einer Aufwärtsschaltung und einer Abwärts-Aufwärts-Schaltung abgeleitet sind. Aus Gründen der Kürze, ohne beabsichtigte Beschränkung, wird im Rest der Offenbarung auf einen Abwärtswandler Bezug genommen.
  • Ein Beispiel einer Ausgangsstufe eines Abwärtswandlers (als nicht einschränkendes Beispiel einer Schaltmodus-Leistungswandlerschaltung) ist in 1 dargestellt. Die Ausgangsstufe (z.B. der Abwärtswandler oder die Schaltmodus-Leistungswandlerschaltung) kann eine hochseitige Durchlassvorrichtung 10 und eine niedrigseitige Durchlassvorrichtung 20 aufweisen, die zwischen einem Eingangsspannungspegel (z.B. Versorgungsspannungspegel) Vin und einem Referenzspannungspegel (z.B. Masse) verbunden (oder allgemein gekoppelt) sind. Die hochseitige Durchlassvorrichtung 10 kann näher an dem Eingangsspannungspegel angeordnet sein und die niedrigseitige Durchlassvorrichtung 20 kann näher an dem Referenzspannungspegel (z.B. Masse) angeordnet sein. Die hochseitigen und niedrigseitigen Durchlassvorrichtungen 10, 20 können FET-Vorrichtungen, wie MOSFETs (z.B. PMOS-Transistoren oder NMOS-Transistoren) sein oder diese aufweisen. Die Ausgangsstufe kann weiter eine Ausgangsschaltung aufweisen, die einen Ausgangsinduktor 90 und einen Ausgangskondensator (z.B. Ausgangsfilterkondensator) 95 aufweist, in Serie gekoppelt zwischen einem Zwischenknoten (z.B. Schaltknoten, LX-Knoten) 30, der zwischen den hochseitigen und niedrigseitigen Durchlassvorrichtungen 10, 20 angeordnet ist, und dem Referenzspannungspegel (z.B. Masse). Eine Ausgangsspannung Vout kann an einem Ausgangsknoten 80 vorgesehen sein, der zwischen dem Ausgangsinduktor 90 und dem Ausgangskondensator 95 angeordnet ist.
  • Ein wichtiges Thema in einer solchen Ausgangsstufe besteht darin, ein Durchschießen (shoot-through) während des Schaltens zwischen der hohen Seite und der niedrigen Seite zu vermeiden. Mögliche Schaltzustände der Ausgangsstufe sind schematisch in dem Zustandsdiagramm von 2 dargestellt. Die Zustände A 210, B 220 und C 230 in diesem Zustandsdiagramm sind zulässige Zustände. Der Zustand D 240 sollte vermieden werden, da in diesem Zustand ein Durchschießen auftreten würde. Die Zustände B und C sind funktionale Zustände für den Abwärtswandler. Zustand A ist ein Zwischenzustand, in dem der Großteil der Leistung verloren geht; jedoch ist ein Durchlaufen des Zustands A notwendig, um den Zustand D zu vermeiden, wodurch das Durchschießen vermieden wird.
  • Der Abwärtswandler von 1 wird durch die eingangs angegebenen Probleme beeinflusst. Während der Totzeiten (wenn beide Durchlassvorrichtungen in dem AUS-Zustand sind) kann der Ausgangsinduktor 90 einen Freilaufstrom erzeugen, der durch die Körperdiode der niedrigseitigen Durchlassvorrichtung 20 fließt. Der große Vorwärtsspannungsabfall der Körperdiode kann zu hoher Diodenleitung und Sperrverlusten führen. Weiter kann eine Reverse-Recovery der parasitären Körperdiode während eines Schaltens der Diode aus dem EIN-Zustand in den AUS-Zustand auftreten, da ihre gespeicherten Minoritätsladungen entfernt werden müssen. Die Minoritätsladungen können entweder aktiv über einen negativen Strom oder passiv über eine Rekombination innerhalb der Vorrichtung entfernt werden. Die gesamte gespeicherte Ladung sollte entfernt werden, so dass der Verarmungsbereich groß genug werden kann, um die Sperrspannung zu blockieren.
  • Die oben angeführte Bedingung kann jedes Mal auftreten, wenn die niedrigseitige Durchlassvorrichtung 20 AUS-geschaltet ist und die hochseitige Durchlassvorrichtung 10 EIN-geschaltet wird. In anderen Worten, die akkumulierte Ladung (Sperrladung, QRR (Reverse Recovery Charge)) in der Körperdiode der niedrigseitigen Durchlassvorrichtung 20 muss jedes Mal entfernt werden, wenn die hochseitige Durchlassvorrichtung 10 eingeschaltet wird.
  • Das Phänomen der Reverse-Recovery wird in 3 gezeigt, die schematisch ein Beispiel einer Stromwellenform 310 des Spulenstroms If (z.B. durch den Ausgangsinduktor 90 fließend) in der Schaltmodus-Leistungswandlerschaltung von 1 zeigt. Es ist möglich, dass Verluste aufgrund der Totzeit auftreten, wenn sowohl die hochseitigen als auch niedrigseitigen Durchlassvorrichtungen 10, 20 AUS sind und der Spulenstrom If durch den Ausgangsinduktor 90 durch die Körperdiode 25 der niedrigseitigen Durchlassvorrichtung 20 geht. Die Größe des Reverse-Recovery- bzw. Sperrladung-Phänomens (QRR-Phänomen) hängt von dem Spulenstrom If und der zeitlichen Ableitung dlf/dt des Spulenstroms ab. Der Spulenstrom If und die Sperrladung QRR haben eine positive Beziehung. Um die Sperrladung QRR zu reduzieren oder zu eliminieren, besteht eine Lösung darin, die Totzeit so weit wie möglich zu reduzieren. Dies begrenzt den Spulenstrom If in die Körperdiode, was das QRR-Phänomen verursacht. Die Sperrladung QRR ist durch den gestrichelten Bereich 320 in 3 angegeben.
  • 4 zeigt schematisch ein Beispiel von Steuerspannungen (z.B. Gate-Spannungen) der hochseitigen und niedrigseitigen Durchlassvorrichtungen 10, 20 in der Schaltmodus-Leistungswandlerschaltung von 1. Das Diagramm 410 zeigt das hochseitige Schalter-Steuersignal für die hochseitige Durchlassvorrichtung 10 und das Diagramm 420 zeigt das niedrigseitige Schalter-Steuersignal für die niedrigseitige Durchlassvorrichtung 20. Wie aus den Diagrammen 410, 420 ersichtlich ist, wird die niedrigseitige Durchlassvorrichtung eine erste Zeitperiode (bei t2), nachdem die hochseitige Durchlassvorrichtung ausgeschaltet wurde (bei t1), eingeschaltet, und wieder ausgeschaltet (bei t3) eine zweite Zeitperiode, bevor die hochseitige Durchlassvorrichtung eingeschaltet wird (bei t4). Durch Verwendung von Steuerspannungen, wie in 4 gezeigt, kann ein Durchschießen vermieden werden.
  • Die erste und die zweite Zeitperiode können als die (ersten und zweiten) Totzeiten bezeichnet werden. Das QRR-Phänomen betrifft die zweite Zeitperiode, d.h. betrifft die niedrigseitige Durchlassvorrichtung 20, die ausgeschaltet wurde, und die hochseitige Durchlassvorrichtung 10, die eingeschaltet werden wird.
  • Ein Beispiel des Spannungsprofils 510 des Zwischenknotens (z.B. Ausgangsschaltknoten, LX-Knoten) 30 des Abwärtswandlers ist in 5 gezeigt. Es ist möglich, den Zeitpunkt zu erkennen, an dem die Körperdiode der niedrigseitigen Durchlassvorrichtung 20 aktiviert wird, da an diesem Punkt die Spannung an dem Zwischenknoten 30 auf -VD (z.B. ∼ -700 mV) geht, wobei VD der Spannungsabfall über die Körperdiode ist. Für den Fall eines synchronen DC/DC-Wandlers ist die Körperdiode die Körperdiode der niedrigseitigen Durchlassvorrichtung 20.
  • Im Detail, wenn die hochseitige Durchlassvorrichtung 10 in dem EIN-Zustand ist, ist der Zwischenknoten 30 mit dem Eingangsspannungspegel Vin gekoppelt. Wenn die hochseitige Durchlassvorrichtung 10 in den AUS-Zustand geschaltet wird, fällt die Spannung an dem Zwischenknoten 30 schnell ab. Die (erste) Totzeit (Totzeitperiode) ist vorhanden, bis die niedrigseitige Durchlassvorrichtung 20 in den EIN-Zustand versetzt wird.
  • Wenn die niedrigseitige Durchlassvorrichtung 20 in dem EIN-Zustand ist, ist die Spannung an dem Zwischenknoten 30 nahezu Null (0 V), wenn der Zwischenknoten 30 mit dem Referenzspannungspegel (z.B. Masse) gekoppelt ist. Wenn die niedrigseitige Durchlassvorrichtung 20 in den AUS-Zustand übergeht, erfährt die Spannung an dem Zwischenknoten 30 einen steilen negativen Abfall, was die (zweite) Totzeit (Totzeitperiode) beginnt. Wenn die hochseitige Durchlassvorrichtung 10 in den EIN-Zustand versetzt wird, wird der Zwischenknoten 30 erneut mit dem Eingangsspannungspegel Vin gekoppelt, und die Spannung an dem Zwischenknoten 30 erfährt einen schnellen Anstieg.
  • Das oben beschriebene Schaltschema kann durch eine Steuerlogik sichergestellt werden, die ausgehend von einem PWM-Signal die Steuerspannungen (z.B. Gate-Spannungen) der Durchlassvorrichtungen steuert. Unter Bezugnahme auf eine Rückkopplung von dem Zwischenknoten (z.B. LX-Knoten, Ausgangsschaltknoten) kann ein Durchschießen zuverlässig vermieden werden. Ein Beispiel einer derartigen Steuerlogik ist schematisch in 6 dargestellt. In dieser Figur werden Steuerspannungen (z.B. Gate-Spannungen) der hochseitigen und niedrigseitigen Durchlassvorrichtungen 10, 20 durch einen hochseitigen Treiber 60 beziehungsweise einen niedrigseitigen Treiber 62 gesteuert, die mit den Steueranschlüssen (z.B. Gate-Anschlüssen) der hochseitigen und niedrigseitigen Durchlassvorrichtungen 10, 20 gekoppelt sind (z.B. verbunden sind). Die Steuerspannungen können auch als Steuersignale bezeichnet werden. Die hochseitigen und niedrigseitigen Treiber 60, 62 werden von einer Steuerschaltung 40 gesteuert. Ein hochseitiger Auslöser 64 und ein niedrigseitiger Auslöser 66 liefern eine Rückkopplung der Steuerspannung (z.B. Gate-Spannung) der hochseitigen Durchlassvorrichtung 10 bzw. der niedrigseitigen Durchlassvorrichtung 20 an die Steuerschaltung 40. Zum Beispiel kann der hochseitige Auslöser 64 die Steuerspannung (z.B. Gate-Spannung) der hochseitigen Durchlassvorrichtung 10 in ein digitales Signal zur Verarbeitung durch die Steuerschaltung 40 transformieren. Der niedrigseitige Auslöser 66 kann die Steuerspannung (z.B. Gate-Spannung) der niedrigseitigen Durchlassvorrichtung 20 in ein digitales Signal zur Verarbeitung durch die Steuerschaltung 40 transformieren. Die Steuerschaltung 40 kann PWM-Signale 41, 42 empfangen, die Signale zum Steuern der hochseitigen Durchlassvorrichtung 10 bzw. der niedrigseitigen Durchlassvorrichtung 20 sind. Das heißt, die PWM-Signale 41, 42 können Zeitpunkte angeben, bei denen die hochseitige Durchlassvorrichtung 10 bzw. die niedrigseitige Durchlassvorrichtung 20 geschaltet werden sollen.
  • Diese Art der Steuerung verhindert jedoch nicht das Reverse-Recovery-Phänomen, da die Totzeit immer vorhanden ist.
  • Ein Ansatz, um das vorliegende Problem anzugehen und Verluste zu reduzieren, die durch den Freilaufstrom verursacht werden, besteht darin, eine Schottky-Diode mit niedrigem Vorwärtsabfall parallel zu der Körperdiode der niedrigseitigen Durchlassvorrichtung 20 zu platzieren. Ein Beispiel einer derartigen Schaltmodus-Leistungswandlerschaltung ist in 7 schematisch dargestellt, wobei die Schottky-Diode 70 parallel zu der niedrigseitigen Durchlassvorrichtung 20 verbunden ist. Die Bezugszeichen 72 und 74 bezeichnen parasitäre Induktoren Lp1 und Lp2 und das Bezugszeichen 96 bezeichnet eine Last, die mit dem Ausgangsknoten 80 verbunden werden kann.
  • Eine Schottky-Diode wird durch eine Metall-Halbleiter-Verbindung gebildet, so dass die Minoritätsladungen nicht vorhanden sind und es keine Reverse-Recovery-Ladungen gibt. Ein Problem besteht jedoch darin, dass die Schottky-Diode typischerweise extern zu der integrierten Schaltmodus-Leistungswandlerschaltung hinzugefügt wird, was zu einer größeren Fläche der Leiterplatte (PCB - printed circuit board) führt. Da die Schottky-Diode extern ist, muss im Hinblick auf die Schaltungsgestaltung darauf geachtet werden, den Effekt der parasitären Induktoren Lp1 und Lp2 zu minimieren (insbesondere des parasitären Induktors Lp2, da der parasitäre Induktor Lp1 weniger wichtig ist, da er in Serie mit dem typischerweise viel größeren Ausgangsinduktor 90 gekoppelt ist). Auch wenn die Schottky-Diode integriert wäre, würde dies eine große Siliziumfläche erfordern, da die Schottky-Diode typischerweise große Ströme unterstützen muss.
  • Die Adressierung des Phänomens der Reverse-Recovery mittels einer Schottky-Diode erhöht somit die Kosten und die Größe des Gesamtsystems.
  • Andere Lösungen können den Effekt des Phänomens der Reverse-Recovery durch Minimieren der Totzeit reduzieren, aber diese Lösungen erfordern typischerweise eine sehr komplexe Gestaltung.
  • Die vorliegende Offenbarung schlägt eine andere Lösung vor. Allgemein gesprochen, startet die Idee für eine QRR-Reduzierung bei der Ausgangsstufenarchitektur einer Schaltmodus-Leistungswandlerschaltung (z.B. Abwärtswandler). Ein Beispiel einer derartigen Ausgangsstufe ist in 8 dargestellt. Einfach ausgedrückt ist die Ausgangsstufe ein (großer) Inverter, der einen Ausgangsinduktor 90 ansteuert, gefolgt von einem Ausgangskondensator 95. Eine typische Art, eine solche Ausgangsstufe einer Schaltmodus-Leistungswandlerschaltung zu implementieren, ist mit einer bestimmten Anzahl von gleichen (z.B. identischen) Abschnitten. Ein Beispiel einer Ausgangsstufe einer Schaltmodus-Leistungswandlerschaltung, die aus einer Vielzahl von Abschnitten besteht, ist schematisch in 9 dargestellt. In dem Beispiel von 9 weist die Ausgangsstufe N identische Abschnitte (N ≥ 3) einer Ausgangsstufe auf. Die N Abschnitte sind parallel gekoppelt (z.B. verbunden). Jeder Abschnitt der Ausgangsstufe weist einen jeweiligen Abschnitt 10-1, 10-2, ..., 10-N der hochseitigen Durchlassvorrichtung 10 (d.h. diese Abschnitte bilden die hochseitige Durchlassvorrichtung 10) und einen Abschnitt 20 -1, 20-2, ..., 20-N der niedrigseitigen Durchlassvorrichtung 20 auf (d.h. diese Abschnitte bilden die niedrigseitige Durchlassvorrichtung 20). Jeder der Abschnitte der Ausgangsstufe weist weiter einen jeweiligen hochseitigen Treiber 60-1, 60-2, ..., 60-N zum Antreiben der jeweiligen Abschnitte 10-1, 10-2, ..., 10-N der hochseitigen Durchlassvorrichtung 10, einen jeweiligen niedrigseitigen Treiber 62-1, 62-2, ..., 62-N zum Antreiben der jeweiligen Abschnitte 20-1, 20-2, ..., 20-N der niedrigseitigen Durchlassvorrichtung 20 und eine jeweilige Steuerschaltung 40-1, 40-2, ..., 40-N zum Steuern jeweiliger hochseitiger und niedrigseitiger Treiber auf. Jeder Abschnitt der Ausgangsstufe kann weiter jeweilige hochseitige Auslöser 64-1, 64-2, ..., 64-N aufweisen zum Vorsehen einer Rückkopplung der Steuerspannung des jeweiligen Abschnitts 10-1, 10-2, ..., 10-N der hochseitigen Durchlassvorrichtung 10 an die jeweilige Steuerschaltungen 40-1, 40-2, ..., 40-N und jeweilige niedrigseitige Auslöser 66-1, 66-2, ..., 66-N aufweisen zum Vorsehen einer Rückkopplung der Steuerspannung des jeweiligen Abschnitts 20-1, 20-2, ..., 20-N der niedrigseitigen Durchlassvorrichtung 20 an die jeweilige Steuerschaltung 40-1, 40-2, ..., 40N, zum Beispiel in der oben unter Bezugnahme auf 6 beschriebenen Art und Weise. Jeder Abschnitt der Ausgangsstufe kann weiter einen jeweiligen Zwischenknoten (z.B. LX-Knoten, Schaltknoten) 30-1, 30-2, ..., 30-N aufweisen, der zwischen jeweiligen Abschnitten der hochseitigen Durchlassvorrichtung 10 und der niedrigseitigen Durchlassvorrichtung 20 angeordnet ist. Diese Zwischenknoten sind mit dem Zwischenknoten 30 der Ausgangsstufe gekoppelt. PWM-Signale 41, 42, eines für die hohe Seite und eines für die niedrige Seite, werden an jede der Steuerschaltungen 40-1, 40-2, ..., 40-N zum Steuern der Abschnitte der Durchlassvorrichtungen vorgesehen, um z.B. Zeitpunkte anzugeben, an denen die jeweiligen Abschnitte der Durchlassvorrichtungen geschaltet werden sollen.
  • Auf diese Weise ist die Gestaltung der Ausgangsstufe der Schaltmodus-Leistungswandlerschaltung modular und es ist möglich, abhängig von dem Ausgangsstrom, einzelne Abschnitte zu aktivieren oder zu deaktivieren, um die maximale Effizienz zu erreichen.
  • Die Idee, die der durch die vorliegende Offenbarung vorgeschlagenen Lösung zugrunde liegt, besteht darin, das Einschalten der niedrigseitigen Körperdiode zu vermeiden, was einen großen Effizienzverlust verursacht, insbesondere bei hoher Spannung und hohem Strom. Ausgehend von der niedrigseitigen Ein-Bedingung (niedrigseitige Durchlassvorrichtung 20 in dem Ein-Zustand, hochseitige Durchlassvorrichtung 10 in dem Aus-Zustand) ist es notwendig, zu einer hochseitigen Ein-Bedingung zu gehen (hochseitige Durchlassvorrichtung 10 in dem Ein-Zustand, niedrigseitige Durchlassvorrichtung 20 in dem Aus-Zustand), ohne die Körperdiode der niedrigseitigen Durchlassvorrichtung 20 einzuschalten. Zu diesem Zweck sind die Durchlassvorrichtungen 10, 20 jeweils unterteilt in einen kleinen Transistorschalter (z.B. bestehend aus einem Abschnitt oder mit wenigen Abschnitten parallel) und einen großen Transistorschalter (z.B. den Rest der Abschnitte parallel aufweisend).
  • Die resultierende Gesamtkonfiguration einer Schaltmodus-Leistungswandlerschaltung gemäß Ausführungsbeispielen der Offenbarung ist schematisch in 10A und 10B dargestellt. Die Schaltmodus-Leistungswandlerschaltung gemäß Ausführungsbeispielen der Offenbarung weist einen ersten hochseitigen Transistorschalter 11 und einen ersten niedrigseitigen Transistorschalter 21 auf, die in Serie zwischen der Eingangsspannung und dem Referenzspannungspegel (z.B. Masse) gekoppelt sind (z.B. verbunden). Die Schaltmodus-Leistungswandlerschaltung weist weiter einen zweiten hochseitigen Transistorschalter 12 und einen zweiten niedrigseitigen Transistorschalter 22 auf, die zwischen dem Eingangsspannungspegel und dem Referenzspannungspegel (z.B. Masse) gekoppelt sind (z.B. verbunden), zum Beispiel parallel zu der Serienverbindung des ersten hochseitigen Transistorschalters 11 und des ersten niedrigseitigen Transistorschalters 21. Der erste und der zweite hochseitige Transistorschalter 11, 12 können eine hochseitige Durchlassvorrichtung 10 bilden und der erste und der zweite niedrigseitige Transistorschalter 21, 22 können eine niedrigseitige Durchlassvorrichtung 20 bilden. Der erste hochseitige Transistorschalter 11 hat einen größeren Ein-Zustand-Widerstand als der zweite hochseitige Transistorschalter 12 (ist z.B. eine kleinere Vorrichtung als der zweite hochseitige Transistorschalter 12) und der erste niedrigseitige Transistorschalter 21 hat einen größeren Ein-Zustand-Widerstand als der zweite niedrigseitige Transistorschalter 22 (ist z.B. eine kleinere Vorrichtung als der zweite niedrigseitige Transistorschalter 22).
  • Wie oben angegeben, können die hochseitige Durchlassvorrichtung 10 und die niedrigseitige Durchlassvorrichtung 20 jeweils eine Vielzahl von Abschnitten aufweisen (z.B. dieselbe Anzahl von Abschnitten). Dann kann der erste hochseitige Transistorschalter 11 durch einen Teilsatz (z.B. eine oder wenige) der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung 10 gebildet werden und der zweite hochseitige Transistorschalter 12 kann durch den Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung 10 gebildet werden. Weiter kann der erste niedrigseitige Transistorschalter 21 durch einen Teilsatz (z.B. eine oder wenige) der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung 20 gebildet werden und der zweite niedrigseitige Transistorschalter 22 kann durch den Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung 20 gebildet werden. Die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung 10 kann kleiner sein als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung 10. Dadurch kann sichergestellt werden, dass der Ein-Zustand-Widerstand des ersten hochseitigen Transistorschalters 11 größer ist als der Ein-Zustand-Widerstand des zweiten hochseitigen Transistorschalters 12, d.h. es kann sichergestellt werden, dass der erste hochseitige Transistorschalter 11 eine kleinere Vorrichtung ist als der zweite hochseitige Transistorschalter 12. Ebenso kann die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung 20 kleiner sein als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung 20. Dadurch kann sichergestellt werden, dass der Ein-Zustand-Widerstand des ersten niedrigseitigen Transistorschalters 21 größer ist als der Ein-Zustand-Widerstand der zweiten niedrigseitigen Transistorschalters 22, d.h. es kann sichergestellt werden, dass der erste niedrigseitige Transistorschalter 21 eine kleinere Vorrichtung ist als der zweite niedrigseitige Transistorschalter 22.
  • Ein Zwischenknoten (z.B. ein LX-Knoten, ein Schaltknoten) 30 der Schaltmodus-Leistungswandlerschaltung ist mit entsprechenden Knoten gekoppelt (z.B. verbunden), die zwischen dem ersten hochseitigen Transistorschalter 11 und dem ersten niedrigseitigen Transistorschalter 11 und zwischen dem zweiten hochseitigen Transistorschalter 12 und dem zweiten niedrigseitigen Transistorschalter 22 angeordnet sind. Anders ausgedrückt sind der erste hochseitige Transistorschalter 11 und der zweite hochseitige Transistorschalter 12 parallel zwischen der Eingangsspannung und dem Zwischenknoten 30 gekoppelt (z.B. verbunden) und der erste niedrigseitige Transistorschalter 21 und der zweite niedrigseitige Transistorschalter 22 sind parallel zwischen dem Zwischenknoten 30 und dem Referenzspannungspegel (z.B. Masse) gekoppelt (z.B. verbunden). Ein Ausgangsinduktor 90 und ein Ausgangskondensator 95 sind in Serie zwischen dem Zwischenknoten 30 und dem Referenzspannungspegel (z.B. Masse) gekoppelt (z.B. verbunden), wobei ein Ausgangsknoten 80 der Schaltmodus-Leistungswandlerschaltung dazwischen liegt. Die Schaltmodus-Leistungswandlerschaltung weist weiter eine oder mehrere Steuerschaltungen auf zum Steuern einer Schaltoperation der ersten und zweiten hochseitigen Transistorschalter 11, 12 und der ersten und zweiten niedrigseitigen Transistorschalter 21, 22, die in 10A und 10B aus Gründen der Kürze nicht gezeigt sind. Die Schaltmodus-Leistungswandlerschaltung kann weiter entsprechende Treiber und/oder Verstärker (ebenfalls nicht gezeigt) aufweisen, analog zu der Konfiguration, die zum Beispiel in 9 gezeigt wird.
  • In dieser Konfiguration wird anstelle eines Ausschaltens aller niedrigseitiger Transistorschalter 21, 22 nur der zweite (z.B. große) niedrigseitige Transistorschalter ausgeschaltet (beginnend von der niedrigseitigen Ein-Bedingung), so dass der Strom durch den ersten (z.B. kleinen) niedrigseitigen Transistorschalter 21 gehen kann und ein Einschalten der Körperdiode vermieden wird. Dies wird schematisch in dem Beispiel von 10A dargestellt, wobei die durchgezogenen Pfeile die Richtung des Stromflusses angeben.
  • Nachdem der erste (z.B. kleine) hochseitige Transistorschalter 11 eingeschaltet ist, fließt ein Strom von dem Eingangsspannungspegel Vin zu dem Referenzspannungspegel (z.B. Masse). Dies ist schematisch in dem Beispiel von 10B dargestellt. Dieser Strom ist jedoch gut gesteuert, da nur die ersten (z.B. kleinen) Transistorschalter der hochseitigen und niedrigseitigen Durchlassvorrichtungen eingeschaltet sind.
  • Der Querleitungsstrom wird nun durch den ersten (z.B. kleinen) hochseitigen Transistorschalter 11 begrenzt (da er in dem Sättigungsbereich arbeitet, während die kleine niedrige Seite in dem Triode-Bereich arbeitet). Der erste hochseitige Transistorschalter 11 kann so klein wie möglich dimensioniert sein (z.B. sollte er den Zwischenknoten 30 kaum über den Referenzspannungspegel (z.B. Masse) ansteigen lassen können, so dass ein Signal zum Ausschalten des ersten (z.B. kleinen) niedrigseitigen Transistorschalters 21 ausgelöst werden kann). Zusätzlich arbeitet der erste hochseitige Transistorschalter 11 in Querleitung (cross-conduction) mit dem ersten niedrigseitigen Transistorschalter 21 nur für eine begrenzte (z.B. sehr kurze) Zeitdauer (z.B. wenige ns, dies kann die Verzögerung zum Auslösen des Signals zum Ausschalten des ersten niedrigseitigen Transistorschalters 21 sein).
  • Demgemäß kann die Steuerschaltung der Schaltmodus-Leistungswandlerschaltung konfiguriert sein zum Steuern, während eines Ein-Zustands der ersten und zweiten niedrigseitigen Transistorschalter 21, 22, des zweiten (z.B. großen) niedrigseitigen Transistorschalters 22, um in den Aus-Zustand zu schalten, und des ersten (z.B. kleinen) hochseitigen Transistorschalters 11, um in den Ein-Zustand zu schalten, so dass der erste hochseitige Transistorschalter 11 und der erste niedrigseitige Transistorschalter 21 beide in dem Ein-Zustand sind. Der zweite niedrigseitige Transistorschalter 22 kann gesteuert werden, um zuerst in den Aus-Zustand zu schalten.
  • Bei einem Vergleich der vorgeschlagenen Lösung mit den oben beschriebenen Lösungen (was als eine Verwendung nur eines großen hochseitigen Transistorschalters und eines großen niedrigseitigen Transistorschalters anzusehen ist) ist der Leistungsverlust aufgrund der Sperrladung QRR in den oben beschriebenen Lösungen aufgrund eines größeren Stroms (nur durch den hochseitigen Transistorschalter begrenzt) und einer längeren Dauer (aufgrund der Diode-Reverse-Recovery-Zeit) viel größer.
  • Wie oben angegeben, können die ersten hochseitigen und niedrigseitigen Transistorschalter 11, 21 so klein wie möglich dimensioniert sein. Kleine Größen dieser Transistorschalter helfen auch, die niedrigseitige Ausschaltverzögerung zu reduzieren. Eine Untergrenze für ihre Größe wird durch die Bedingung festgelegt, dass eine Vorwärtsleitung ihrer Rückdioden vermieden werden soll. Diese Grenze ist näherungsweise gegeben durch If · Ron_small < 0,7 V, wobei If der Induktorstrom ist, der durch den Ausgangsinduktor 90 fließt.
  • Sobald der erste (z.B. kleine) hochseitige Transistorschalter 11 eingeschaltet wurde, wird der erste niedrigseitige Transistorschalter 21 ausgeschaltet, vorzugsweise sehr schnell. Dementsprechend kann die Steuerschaltung der Schaltmodus-Leistungswandlerschaltung konfiguriert sein zum Steuern, wenn der erste (z.B. kleine) hochseitige Transistorschalter 11 und der erste (z.B. kleine) niedrigseitige Transistorschalter 21 beide in dem Ein-Zustand sind, dass der erste niedrigseitige Transistorschalter 21 in den Aus-Zustand schaltet. In Ausführungsbeispielen wird der erste niedrigseitige Transistorschalter 21 gesteuert, um in den Aus-Zustand zu schalten innerhalb einer vorgegebenen (z.B. kurzen) Zeitperiode, nachdem der erste hochseitige Transistorschalter 11 gesteuert wurde, in den Ein-Zustand zu schalten. Zu diesem Zweck kann die Schaltmodus-Leistungswandlerschaltung eine Komparatorstufe (z.B. mit einem schnellen Komparator) aufweisen zum Erfassen, dass sowohl der erste hochseitige Transistorschalter 11 als auch der erste niedrigseitige Transistorschalter 21 in dem Ein-Zustand sind. Die Komparatorstufe kann weiter ein Signal erzeugen, das angibt, dass sowohl der erste hochseitige Transistorschalter 11 als auch der erste niedrigseitige Transistorschalter 21 in dem Ein-Zustand sind. Dieses Signal kann zum Auslösen einer Steuerung für den ersten niedrigseitigen Transistorschalter 21 verwendet werden, um in den Aus-Zustand zu schalten.
  • Nachdem der erste niedrigseitige Transistorschalter 21 in den Aus-Zustand geschaltet wurde, wird der zweite (z.B. große) hochseitige Transistorschalter 12 gesteuert, um in den Ein-Zustand zu schalten. Entsprechend kann die Steuerschaltung der Schaltmodus-Leistungswandlerschaltung weiter konfiguriert sein zum Steuern, nach dem Steuern des ersten niedrigseitigen Transistorschalters 21 zum Schalten in den Aus-Zustand, des zweiten hochseitigen Transistorschalters 12, um in den Ein-Zustand zu schalten.
  • Dann, nachdem der zweite (z.B. große) hochseitige Transistorschalter 12 eingeschaltet wurde, hat das System den Übergang von der niedrigseitigen Ein-Bedingung zu der hochseitigen Ein-Bedingung beendet, ohne die Körperdiode der niedrigseitigen Durchlassvorrichtung 20 einzuschalten.
  • Zusammengefasst erfolgt ein Schalten von der niedrigseitigen Ein-Bedingung (niedrigseitige Durchlassvorrichtung 20 eingeschaltet, d.h. der erste und der zweite niedrigseitige Transistorschalter 21, 22 eingeschaltet, und die hochseitige Durchlassvorrichtung 10 ausgeschaltet, d.h. der erste und der zweite hochseitige Transistorschalter 11, 12 ausgeschaltet) zu der hochseitigen Ein-Bedingung (hochseitige Durchlassvorrichtung 10 eingeschaltet, d.h. der erste und der zweite hochseitige Transistorschalter 11, 12 eingeschaltet, und die niedrigseitige Durchlassvorrichtung 20 ausgeschaltet, d.h. der erste und der zweite niedrigseitige Transistorschalter ausgeschaltet), wie folgt (d.h. durchläuft die folgenden Zustände):
    1. 1. Erster und zweiter niedrigseitiger Transistorschalter 21, 22 eingeschaltet, erster und zweiter hochseitiger Transistorschalter ausgeschaltet
    2. 2. Erster niedrigseitiger Transistorschalter 21 eingeschaltet, zweiter niedrigseitiger Transistorschalter 22 und erster und zweiter hochseitiger Transistorschalter 11, 12 ausgeschaltet
    3. 3. Erster niedrigseitiger Transistorschalter 21 und erster hochseitiger Transistorschalter 11 eingeschaltet, zweiter niedrigseitiger Transistorschalter 22 und zweiter hochseitiger Transistorschalter 12 ausgeschaltet
    4. 4. Erster hochseitiger Transistorschalter 11 eingeschaltet, zweiter hochseitiger Transistorschalter 12 und erster und zweiter niedrigseitiger Transistorschalter 21, 22 ausgeschaltet
    5. 5. Erster und zweiter hochseitiger Transistorschalter 11, 12 eingeschaltet, erster und zweiter niedrigseitiger Transistorschalter 21, 22 ausgeschaltet.
  • 11 zeigt ein Beispiel von Strom- und Spannungswellenformen in einer Schaltmodus-Leistungswandlerschaltung gemäß Ausführungsbeispielen der Offenbarung. In dieser Figur zeigt das Diagramm 1110 den durch die niedrigseitige Durchlassvorrichtung 20 fließenden Strom, das Diagramm 1120 zeigt die Spannung an dem Zwischenknoten (z.B. LX-Knoten, Schaltknoten) 30, das Diagramm 1130 zeigt die Steuerspannung (z.B. Gate-Spannung, Gate-Source-Spannung) des zweiten (z.B. großen) niedrigseitigen Transistorschalters 22, das Diagramm 1140 zeigt die Steuerspannung (z.B. Gate-Spannung, Gate-Source-Spannung) des ersten (z.B. kleinen) niedrigseitigen Transistorschalters 21, das Diagramm 1150 zeigt die Steuerspannung (z.B. Gate-Spannung, Gate-Source-Spannung) des ersten (z.B. kleinen) hochseitigen Transistorschalters 11, das Diagramm 1160 zeigt die Steuerspannung (z.B. Gate-Spannung, Gate-Source-Spannung) des zweiten (z.B. großen) hochseitigen Transistorschalters 12, und das Diagramm 1170 zeigt den Strom, der durch den ersten (z.B. kleinen) niedrigseitigen Transistorschalter 21 fließt. Wie aus dieser Figur ersichtlich ist, geht der Zwischenknoten (z.B. LX-Knoten, Schaltknoten) 30 nicht auf -VD während des Übergangs zwischen der niedrigseitigen Ein-Bedingung und der hochseitigen Ein-Bedingung.
  • Ein wichtiger Vorteil der vorgeschlagenen Lösung gegenüber den oben beschriebenen Lösungen besteht darin, dass das QRR-Phänomen gelöst wird, ohne eine zusätzliche Siliziumfläche zu erfordern.
  • Im Vergleich zu herkömmlichen Schaltmodus-Leistungswandlerschaltungen kann die Schaltmodus-Leistungswandlerschaltung gemäß Ausführungsbeispielen der Offenbarung eine zusätzliche Komparatorstufe (z.B. umfassend oder bestehend aus einem sehr schnellen Komparator) zum Erfassen des Einschaltens des kleinen hochseitigen Transistorschalters, um den kleinen niedrigseitigen Transistorschalter auszuschalten. Je schneller diese Komparatorstufe ist, desto kleiner ist der Verlust aufgrund eines Kurzschlusses (Durchschusses). Dieser Kurzschluss ist jedoch nicht wirklich gefährlich, da die Transistorschaltvorrichtungen (Transistorschalter) klein sind und die hohe Seite aufgrund des Miller-Plateaus nicht wirklich eingeschaltet ist.
  • Die vorgeschlagene Lösung kann sowohl auf eine hochseitige NMOS-Topologie als auch auf eine hochseitige PMOS-Topologie angewendet werden; das zugrundeliegende Konzept, wie oben erläutert, ist in beiden Fällen gleich. 6, 9, 10A und 10B zeigen hochseitige NMOS-Topologien, während 7 und 8 hochseitige PMOS-Topologien zeigen.
  • Es sollte angemerkt werden, dass die oben beschriebenen Vorrichtungsmerkmale jeweiligen Verfahrensmerkmalen entsprechen, die jedoch aus Gründen der Prägnanz nicht explizit beschrieben werden. Die Offenbarung des vorliegenden Dokuments gilt auch für derartige Verfahrensmerkmale. Insbesondere soll sich die vorliegende Offenbarung auf Verfahren für einen Betrieb der oben beschriebenen Schaltungen beziehen.
  • Es sollte weiter angemerkt werden, dass die Beschreibung und die Zeichnungen lediglich die Prinzipien der vorgeschlagenen Vorrichtung veranschaulichen. Fachleute werden in der Lage sein, verschiedene Anordnungen zu implementieren, die, obwohl hier nicht explizit beschrieben oder gezeigt, die Prinzipien der Erfindung verkörpern und in ihrem Sinn und Umfang aufgenommen sind. Weiter sollen alle in dem vorliegenden Dokument beschriebenen Beispiele und Ausführungsbeispiele hauptsächlich ausdrücklich nur zu erläuternden Zwecken dienen, um den Leser bei einem Verständnis der Prinzipien des vorgeschlagenen Verfahrens zu unterstützen. Weiter sollen alle hier enthaltenen Aussagen, die Prinzipien, Aspekte und Ausführungsbeispiele der Erfindung vorsehen, sowie spezifische Beispiele davon, deren Äquivalente umfassen.

Claims (16)

  1. Schaltungsmodus-Leistungswandlerschaltung, die aufweist: einen ersten hochseitigen Transistorschalter (11) und einen ersten niedrigseitigen Transistorschalter (21), die in Serie zwischen einem Eingangsspannungspegel und einem Referenzspannungspegel gekoppelt sind; einen zweiten hochseitigen Transistorschalter (12) und einen zweiten niedrigseitigen Transistorschalter (22), die in Serie zwischen dem Eingangsspannungspegel und dem Referenzspannungspegel gekoppelt sind; und eine Steuerschaltung zum Steuern eines Schaltbetriebs der ersten und zweiten hochseitigen Transistorschalter (11, 12) und der ersten und zweiten niedrigseitigen Transistorschalter (21, 22), wobei der erste hochseitige Transistorschalter (11) einen größeren Ein-Zustand-Widerstand hat als der zweite hochseitige Transistorschalter (12) und der erste niedrigseitige Transistorschalter (21) einen größeren Ein-Zustand-Widerstand hat als der zweite niedrigseitige Transistorschalter (22); und wobei die Steuerschaltung konfiguriert ist zum Steuern, während eines Ein-Zustands der ersten und zweiten niedrigseitigen Transistorschalter (21, 22), des zweiten niedrigseitigen Transistorschalters (22), um in den Aus-Zustand zu schalten, und Steuern des ersten hochseitigen Transistorschalters (11), um in den Ein-Zustand zu schalten, so dass der erste hochseitige Transistorschalter (11) und der erste niedrigseitige Transistorschalter (21) beide in dem Ein-Zustand sind.
  2. Die Schaltmodus-Leistungswandlerschaltung gemäß Anspruch 1, wobei die Steuerschaltung weiter konfiguriert ist zum Steuern, wenn der erste hochseitige Transistorschalter (11) und der erste niedrigseitige Transistorschalter (21) beide in dem Ein-Zustand sind, des ersten niedrigseitigen Transistorschalters (21), um in den Aus-Zustand zu schalten.
  3. Die Schaltmodus-Leistungswandlerschaltung gemäß Anspruch 2, wobei die Steuerschaltung konfiguriert ist zum Steuern des ersten niedrigseitigen Transistorschalters (21), um in den Aus-Zustand zu schalten, innerhalb einer vorgegebenen Zeitperiode, nachdem der erste hochseitige Transistorschalter (11) gesteuert wurde, um in den Ein-Zustand zu schalten.
  4. Die Schaltmodus-Leistungswandlerschaltung gemäß Anspruch 3, die weiter eine Komparatorstufe aufweist zum Erfassen, dass sowohl der erste hochseitige Transistorschalter (11) als auch der erste niedrigseitige Transistorschalter (21) in dem Ein-Zustand sind, und zum Erzeugen eines Signals, das angibt, dass sowohl der erste hochseitige Transistorschalter (11) als auch der erste niedrigseitige Transistorschalter (21) in dem Ein-Zustand sind.
  5. Die Schaltmodus-Leistungswandlerschaltung gemäß einem der Ansprüche 2 bis 4, wobei die Steuerschaltung weiter konfiguriert ist zum Steuern, nach dem Steuern des ersten niedrigseitigen Transistorschalters (21) zum Schalten in den Aus-Zustand, des zweiten hochseitigen Transistorschalters (12) zum Schalten in den Ein-Zustand.
  6. Die Schaltmodus-Leistungswandlerschaltung gemäß einem der Ansprüche 1 bis 5, wobei der erste und der zweite hochseitige Transistorschalter (11, 12) eine hochseitige Durchlassvorrichtung (10) bilden und der erste und der zweite niedrigseitige Transistorschalter (21, 22) eine niedrigseitige Durchlassvorrichtung (20) bilden.
  7. Die Schaltmodus-Leistungswandlerschaltung gemäß Anspruch 6, wobei die hochseitige Durchlassvorrichtung (10) und die niedrigseitige Durchlassvorrichtung (20) jeweils eine Vielzahl von Abschnitten aufweisen; der erste hochseitige Transistorschalter (11) durch einen Teilsatz der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung (10) gebildet wird und der zweite hochseitige Transistorschalter (12) durch einen Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung (10) gebildet wird; und der erste niedrigseitige Transistorschalter (21) durch einen Teilsatz der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung (20) gebildet wird und der zweite niedrigseitige Transistorschalter (22) durch einen Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung (20) gebildet wird.
  8. Die Schaltmodus-Leistungswandlerschaltung gemäß Anspruch 7, wobei die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung (10) kleiner ist als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung (10); und die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung (20) kleiner ist als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung (20).
  9. Ein Verfahren für einen Betrieb einer Schaltmodus-Leistungswandlerschaltung mit einem ersten hochseitigen Transistorschalter (11) und einem ersten niedrigseitigen Transistorschalter (21), die in Serie zwischen einem Eingangsspannungspegel und einem Referenzspannungspegel gekoppelt sind, und einem zweiten hochseitigen Transistorschalter (12) und einem zweiten niedrigseitigen Transistorschalter (22), die in Serie zwischen dem Eingangsspannungspegel und dem Referenzspannungspegel gekoppelt sind, wobei der erste hochseitige Transistorschalter (11) einen größeren Ein-Zustand-Widerstand hat als der zweite hochseitige Transistorschalter (12) und der erste niedrigseitige Transistorschalter (21) einen größeren Ein-Zustand-Widerstand hat als der zweite niedrigseitige Transistorschalter (22), wobei das Verfahren aufweist: während eines Ein-Zustands der ersten und zweiten niedrigseitigen Transistorschalter (21, 22), Steuern des zweiten niedrigseitigen Transistorschalters (22), um in den Aus-Zustand zu schalten, und Steuern des ersten hochseitigen Transistorschalters (11), um in den Ein-Zustand zu schalten, so dass der erste hochseitige Transistorschalter (11) und der erste niedrigseitige Transistorschalter (21) beide in dem Ein-Zustand sind.
  10. Das Verfahren gemäß Anspruch 9, das weiter aufweist: wenn der erste hochseitige Transistorschalter (11) und der erste niedrigseitige Transistorschalter (21) beide in dem Ein-Zustand sind, Steuern des ersten niedrigseitigen Transistorschalters (21), um in den Aus-Zustand zu schalten.
  11. Das Verfahren gemäß Anspruch 10, das weiter aufweist: Steuern des ersten niedrigseitigen Transistorschalters (21), um in den Aus-Zustand zu schalten, innerhalb einer vorgegebenen Zeitperiode, nachdem der erste hochseitige Transistorschalter (11) gesteuert wurde, um in den Ein-Zustand zu schalten.
  12. Das Verfahren gemäß Anspruch 11, das weiter aufweist: Erfassen, dass sowohl der erste hochseitige Transistorschalter (11) als auch der erste niedrigseitige Transistorschalter (21) in dem Ein-Zustand sind; und Erzeugen eines Signals, das angibt, dass sowohl der erste hochseitige Transistorschalter (11) als auch der erste niedrigseitige Transistorschalter (21) in dem Ein-Zustand sind.
  13. Das Verfahren gemäß einem der Ansprüche 10 bis 12, das weiter aufweist: nach dem Steuern des ersten niedrigseitigen Transistorschalters (21) zum Schalten in den Aus-Zustand, Steuern des zweiten hochseitigen Transistorschalters (12) zum Schalten in den Ein-Zustand.
  14. Das Verfahren gemäß einem der Ansprüche 9 bis 13, wobei der erste und der zweite hochseitige Transistorschalter (11, 12) eine hochseitige Durchlassvorrichtung (10) bilden und der erste und der zweite niedrigseitige Transistorschalter (21, 22) eine niedrigseitige Durchlassvorrichtung (20) bilden.
  15. Das Verfahren gemäß Anspruch 14, wobei die hochseitige Durchlassvorrichtung (10) und die niedrigseitige Durchlassvorrichtung (20) jeweils eine Vielzahl von Abschnitten aufweisen; der erste hochseitige Transistorschalter (11) durch einen Teilsatz der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung (10) gebildet wird und der zweite hochseitige Transistorschalter (12) durch einen Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung (10) gebildet wird; und der erste niedrigseitige Transistorschalter (21) durch einen Teilsatz der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung (20) gebildet wird und der zweite niedrigseitige Transistorschalter (22) durch einen Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung (20) gebildet wird.
  16. Das Verfahren gemäß Anspruch 15, wobei die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung (10) kleiner ist als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der hochseitigen Durchlassvorrichtung (10); und die Anzahl von Abschnitten in dem Teilsatz der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung (20) kleiner ist als die Anzahl von Abschnitten in dem Rest der Vielzahl von Abschnitten der niedrigseitigen Durchlassvorrichtung (20).
DE102017205956.7A 2017-04-07 2017-04-07 Beseitigung von sperrladung in dc/dc-leistungswandlern Pending DE102017205956A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017205956.7A DE102017205956A1 (de) 2017-04-07 2017-04-07 Beseitigung von sperrladung in dc/dc-leistungswandlern
US15/915,205 US10523118B2 (en) 2017-04-07 2018-03-08 Reverse recovery charge elimination in DC/DC power converters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017205956.7A DE102017205956A1 (de) 2017-04-07 2017-04-07 Beseitigung von sperrladung in dc/dc-leistungswandlern

Publications (1)

Publication Number Publication Date
DE102017205956A1 true DE102017205956A1 (de) 2018-10-11

Family

ID=63588045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017205956.7A Pending DE102017205956A1 (de) 2017-04-07 2017-04-07 Beseitigung von sperrladung in dc/dc-leistungswandlern

Country Status (2)

Country Link
US (1) US10523118B2 (de)
DE (1) DE102017205956A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10826325B2 (en) * 2018-02-21 2020-11-03 X2 Power Technologies Limited Hybrid control apparatus and method
US10466732B2 (en) * 2018-03-28 2019-11-05 Richtek Technology Corporation Switching regulator and control circuit and control method thereof
US11175713B2 (en) 2018-07-27 2021-11-16 Intel Corporation Fault tolerance for power loss imminent circuitry failure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10243885A1 (de) * 2002-09-21 2004-04-01 Philips Intellectual Property & Standards Gmbh Konverterschaltung und Ansteuerverfahren hierfür
US20060007713A1 (en) * 2004-07-06 2006-01-12 International Rectifier Corporation Method and apparatus for intelligently setting dead time
US20140266113A1 (en) * 2013-03-15 2014-09-18 Volterra Semiconductor Corporation Voltage Regulators with Multiple Transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2270816C (en) * 1999-05-03 2003-12-23 Argus Technologies Ltd. Zero voltage switching buck derived converter
US6396250B1 (en) 2000-08-31 2002-05-28 Texas Instruments Incorporated Control method to reduce body diode conduction and reverse recovery losses
US6441597B1 (en) * 2001-10-31 2002-08-27 Semtech Corporation Method and apparatus for sensing output inductor current in a DC-to-DC power converter
US6737842B2 (en) 2002-10-11 2004-05-18 Virginia Tech Intellectual Properties, Inc. Method and circuits for reducing dead time and reverse recovery loss in buck regulators

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10243885A1 (de) * 2002-09-21 2004-04-01 Philips Intellectual Property & Standards Gmbh Konverterschaltung und Ansteuerverfahren hierfür
US20060007713A1 (en) * 2004-07-06 2006-01-12 International Rectifier Corporation Method and apparatus for intelligently setting dead time
US20140266113A1 (en) * 2013-03-15 2014-09-18 Volterra Semiconductor Corporation Voltage Regulators with Multiple Transistors

Also Published As

Publication number Publication date
US10523118B2 (en) 2019-12-31
US20180294723A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
DE112017006120B4 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
DE102008032990B4 (de) Solar-Modul-System und Bypass-Bauteil
DE102008032876B4 (de) Verfahren, Schaltungsanordnung und Brückenschaltung
EP3028377B1 (de) Gleichspannungswandler
DE112009001632T5 (de) Spannungswandler
DE102012111905A1 (de) Adaptive Totzeitsteuerung
DE102015114371A1 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
EP2225824B1 (de) Spannungswandlerschaltung und verfahren zum getakteten zuführen von energie zu einem energiespeicher
DE10207137A1 (de) Systeme und Verfahren zum Steuern des Ladungsprofils eines synchronen Schaltransistors
DE102019206970A1 (de) Mehrstufen-Leistungsumsetzer mit Regelung der Spannung des massefreien Kondensators bei Schwachlast
DE102016204374A1 (de) Schaltleistungswandler mit mehreren Ausgängen
DE102015121996B4 (de) Gatetreiber-veranlasstes Nullspannungsschalter-Einschalten
DE102010013353A1 (de) Schaltwandler-Steuerschaltung
DE102014107815A1 (de) System und Verfahren zum Ansteuern von Transistoren
DE202017106662U1 (de) Schaltung mit einem Gatetreiber
EP2709257A2 (de) Stromrichterschaltung und Verfahren zur Steuerung der Stromrichterschaltung
DE112017005404T5 (de) DC-DC Wandler
DE102014106417A1 (de) Systeme und Verfahren zum Eliminieren von Übergangsverlusten in DC-DC-Wandlern
DE102016104294A1 (de) Verfahren zum Betreiben einer Leistungswandlerschaltung und Leistungswandlerschaltung
DE102017205956A1 (de) Beseitigung von sperrladung in dc/dc-leistungswandlern
DE10328782B4 (de) Steuerschaltung für einen MOSFET zur Synchrongleichrichtung
DE102009024160A1 (de) Elektronische Vorrichtung und Verfahren zur DC-DC-Umwandlung
DE4421249C2 (de) Schaltstromversorgungsgerät mit Snubber-Schaltung
DE102016122191A1 (de) Stromschwellenwerterkennung bei Synchronregelung
DE112019001366T5 (de) Kaskadierter abwärtswandler mit gekoppeltem induktor und schnellem einschwingverhalten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication