DE102010024482B4

DE102010024482B4 - Elektronische Vorrichtung zur geschalteten DC-DC-Umwandlung und Verfahren zum Betreiben dieser Vorrichtung

Info

Publication number: DE102010024482B4
Application number: DE102010024482.1A
Authority: DE
Inventors: Michael Couleur; Neil Gibson; Christophe Vaucourt
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2010-06-21
Filing date: 2010-06-21
Publication date: 2020-07-16
Anticipated expiration: 2030-06-22
Also published as: DE102010024482A1; US8816656B2; US20110309807A1

Abstract

Elektronische Vorrichtung zur geschalteten Gleichspannungs-Gleichspannungs-Umwandlung eines Eingangsspannungspegels (VIN) in einen Ausgangsspannungspegel (VOUT),mit einem ersten Leistungsschalter (GS), einem zweiten Leistungsschalter (GB), einem Komparator (COMP) und einer NAND-Logik (NAND),wobei der erste Leistungsschalter eingerichtet ist, um mit einer Last gekoppelt zu werden und ein Pulsweiten-moduliertes Signal (PWM_GS), im Folgenden PWM-Signal, zu empfangen, um eine Ausgangsspannung (VOUT) zu erzeugen,wobei der zweite Leistungsschalter (GB) eingerichtet ist, um parallel zum ersten Leistungsschalter (GS) gekoppelt zu werden, um eine größere Gateweite als der erste Leistungsschalter zu haben und um mit der Last gekoppelt zu werden,wobei der Komparator (COMP) ein Spannungsbild eines Laststroms (VI_LS) mit einem Sägezahn-Gatesteuerungssignal (RS_LF) vergleicht, wobei das Sägezahn-Gatesteuerungssignal (RS_LF) eine niedrigere Frequenz als das Pulsweitenmodulierte Signal (PWM_GS) aufweist, wobei die NAND-Logik ein Ausgangssignal des Komparators (PWM_LF) und das Pulsweiten-modulierte Signal (PWM_GS) empfängt,wobei der erste Leistungsschalter (GS) eingerichtet ist, um kontinuierlich mit dem PWM-Signal (PWM_GS) betrieben zu werden und der zweite Leistungsschalter (GB) eingerichtet ist, um entsprechend einem ersten Betriebsmodus mit einem Ausgangssignal (PWM_GB) der NAND-Logik betrieben zu werden, wobei das Ausgangssignal (PWM_GB) der NAND-Logik dem Pulsweiten-modulierten Signal (PWM-GS) folgt solange das Sägezahn-Gatesteuerungssignal (RS_LF) kleiner als das Spannungsbild des Laststroms (VI_LS) ist, und wobei das Ausgangssignal (PWM_GB) der NAND-Logik ansonsten derart ist, dass ein Gatetreiber (GD) des zweiten Leistungsschalters (GB) entsprechend einem zweiten Betriebsmodus des zweiten Leistungsschalters (GB) ausgeschaltet ist.

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft eine elektronische Vorrichtung für eine geschaltete DC-DC-Umwandlung und betrifft ferner ein Verfahren zum Betreiben dieser Vorrichtung.
HINTERGRUND
Bei integrierten geschalteten DC-DC-Wandlern (z. B. einem Abwärts-, Aufwärts- oder Abwärts-/Aufwärts-Wandler) gibt es hauptsächlich zwei Arten Leistungsverluste. Eine Art Leistungsverlust ist auf das Laden und Entladen des Steuergates, d. h. der Gatekapazität der Leistungsschalter, z. B. der Leistungs-MOSFETs, zurückzuführen. Das Steuergate empfängt üblicherweise eine Wechseisteuerspannung, die zwischen dem primären Spannungsversorgungspegel (auch als Eingangsspannung oder VIN bezeichnet) und Masse variiert. In Abhängigkeit von der besonderen Art des Wandlers und seiner Architektur kann das Steuergate auch eine höhere Spannung empfangen. Die Wechselspannungspegel an der Gatekapazität CG bewirken einen durchschnittlichen DC-Strom in der Gatetreiberstufe, der von der primären Spannungsversorgung VIN zur Masse fließt. Der Leistungsverbrauch POWC kann in etwa wie folgt approximiert werden: $P O W C = C G \cdot f \cdot V O N^{2}$
Der Leistungsverbrauch POWC ist proportional zu der Schaltfrequenz f, der Gatekapaztität CG und dem Quadrat des Spannungspegels VON zum Schalten des Leistungsschalters von einem hohen zu einem niedrigen Pegel.
Die zweite Art Leistungsverlust ist auf den EIN-Widerstand der Leistungsschalter zurückzuführen. Diese Art Leistungsverlust ist resistiv und wird auch als RDSON-Verlust bezeichnet. Die Approximation erster Ordnung des EIN-Widerstands RDSON beträgt: $RDSON = {(μ \cdot C O X \cdot \frac{W}{L} (V g s - V t) - V d s)}^{- 1}$
wobei COX die Gateoxidkapazität pro Steuergateflächeneinheit ist, µ die Mobilität der Ladungsträger und W und L die Weite bzw. die Länge des Steuergates sind.
Aus den obigen Gleichungen wird ersichtlich, dass durch Erhöhung der Abmessungen des Leistungsschalters, was eine Erhöhung seiner Weite W bedeutet, der EIN-Widerstand RDSON gesenkt werden kann. Die kapazitiven Verluste erhöhen sich jedoch, da der Leistungsverbrauch POWC (siehe Formel 1) direkt proportional zur Gatekapazität ist, die wie folgt angegeben wird: $C G = C o x \cdot W \cdot L$
Das bedeutet, dass durch den Versuch, den EIN-Widerstand zu reduzieren, der Leistungsverbrauch steigt und umgekehrt.
Dies führt zu Leistungsschaltwandlern, die herkömmlicherweise eine Wirkungsgradspitze für eine gegebene optimale Stromlast haben. Diese Wirkungsgradspitze wird dadurch definiert, dass die kapazitiven Verluste (d. h. durch den Leistungsverbrauch POWC) und die resistiven Verluste (d. h. RDSON) minimal sind. Wenn jedoch der Laststrom niedriger oder höher ist als die optimale Last, steigen die Gesamtverluste, und der Wirkungsgrad sinkt rasch. Somit ist für den Benutzer lediglich ein kleines Laststromfenster verfügbar, in dem der Wirkungsgrad nicht zu weit abgefallen ist und der Wandler mit einem akzeptablen Wirkungsgradverhalten arbeitet.
JP H11- 98 824 A zeigt einen Boost-Konverter, welcher zwei Leistungs-MOSFETS umfasst, die eine unterschiedliche Gate-Weite aufweisen. In Abhängigkeit von dem abgefragten Strom wird wahlweise einer der beiden Leistungsschalter zur Spannungswandlung verwendet.
Die US 2009/0168475 A1 verfolgt einen vom Grundprinzip anderen Ansatz, bei diesem DC-DC-Wandler werden zwei getrennte Stufen verwendet, wobei in Abhängigkeit vom abgefragten Strom eine oder beide dieser Stufen eingesetzt wird.
KURZZUSAMMENFASSUNG
Eine Aufgabe der Erfindung besteht darin, eine elektronische Vorrichtung für eine geschaltete DC-DC-Umwandlung und ein Verfahren zum Betreiben dieser Vorrichtung bereitzustellen, die bei einem Betrieb bei unterschiedlichen Stromlasten hinsichtlich des Umwandlungswirkungsgrads verbessert sind.
Dementsprechend wird eine elektronische Vorrichtung zur geschalteten DC-DC-Umwandlung eines Eingangsspannungspegels in einen Ausgangsspannungspegel bereitgestellt. Der Eingangsspannungspegel kann sich auf eine Eingangsspannungsversorgung oder primäre Spannungsversorgung (z. B. von einer Batterie oder einer anderen Spannungsquelle) beziehen. Der Ausgangsspannungspegel wird auch als sekundäre Spannungsversorgung bezeichnet und kann dazu verwendet werden, eine Last mit einer Ausgangsspannung, einem Ausgangsstrom bzw. einem Laststrom zu versorgen. Die elektronische Vorrichtung weist ferner einen ersten Leistungsschalter und einen zweiten Leistungsschalter auf. Der erste und der zweite Leistungsschalter sind parallel geschaltet. Der erste Leistungsschalter und der zweite Leistungsschalter haben unterschiedliche Gateweiten. Die elektronische Vorrichtung weist ferner eine Treiberstufe auf, die so ausgeführt ist, dass sie den ersten Leistungsschalter und/oder den zweiten Leistungsschalter in Abhängigkeit von einer Laststromausgabe selektiv ansteuert.
Für einen gegebenen Ausgangslaststrom gibt es eine optimale Gateweite, die auch als Schaltkanalweite bezeichnet wird. Der Wirkungsgrad der DC-DC-Umwandlung ist für diesen besonderen Ausgangslaststrom optimiert, indem die Summe der kapazitiven und resistiven Verluste minimiert wird. DC-DC-Wandler aus dem Stand der Technik haben eine feste Kanalweite, wobei ihr Wirkungsgrad dementsprechend lediglich für eine einzige bestimmte Laststromausgabe optimiert ist. Die erfindungsgemäße elektronische Vorrichtung weist vorteilhaft mehr als einen, d.h. vorzugsweise zwei Leistungsschalter mit unterschiedlichen Gateweiten auf. Dementsprechend gibt es mindestens zwei unterschiedliche Lastströme, für die die elektronische Vorrichtung mit dem maximalen Wirkungsgrad arbeitet. Somit ist die erfindungsgemäße elektrische Vorrichtung zur geschalteten DC-DC-Umwandlung im Vergleich zu DC-DC-Wandlern aus dem Stand der Technik flexibler. Darüber hinaus sind der erste und der zweite Leistungsschalter parallel geschaltet. Wenn beide Leistungsschalter synchron arbeiten, führt dies zu einer dritten Wirkungsgradspitze. Dies ist darauf zurückzuführen, dass die Gateweiten der beiden Leistungsschalter, die parallel geschaltet sind, addiert werden können. Es entsteht ein virtueller dritter Leistungsschalter, wobei die Summe der Gateweiten des ersten und des zweiten Leistungsschalters die Gateweite dieses virtuellen dritten Leistungsschalters bildet.
Bei einem weiteren Aspekt der Erfindung weist die elektronische Vorrichtung einen ersten Leistungsschalter mit einer kleineren Gateweite als der zweite Leistungsschalter auf. Die Treiberstufe kann ferner so ausgeführt sein, dass sie einen ersten oder einen zweiten Betriebsmodus auswählt. Im ersten Betriebsmodus wird der erste Leistungsschalter selektiv angesteuert, während der zweite Leistungsschalter ausgeschaltet ist. Im zweiten Betriebsmodus werden der erste und der zweite Leistungsschalter synchron angesteuert. Dementsprechend hat die elektronische Vorrichtung bei einem Betrieb im ersten Modus eine erste Wirkungsgradspitze bei einem niedrigen Laststrom. Ein vergleichsweise höherer Laststrom ist einer zweiten Wirkungsgradspitze zugeordnet, die von dem zweiten Betriebsmodus definiert wird.
Die Treiberstufe ist vorzugsweise ferner so ausgeführt, dass sie den ersten Betriebsmodus auswählt, wenn die Laststromausgabe einem ersten Spitzenwirkungsgradpegel des ersten Leistungsschalters entspricht oder niedriger ist als dieser. Darüber hinaus kann die Treiberstufe so ausgeführt sein, dass sie den zweiten Betriebsmodus auswählt, wenn die Laststromausgabe einem zweiten Spitzenwirkungsgradpegel des ersten und des zweiten Leistungsschalters, die synchron arbeiten, entspricht oder höher ist als dieser. Wenn der Laststrom dem ersten oder zweiten Spitzenwirkungsgradpegel entspricht, wird die elektronische Vorrichtung bei maximalem Wirkungsgrad betrieben. Wenn der Laststrom höher ist als der zweite Spitzenwirkungsgradpegel, ist ferner die Geschwindigkeit, mit der der Wirkungsgrad aufgrund von resistiven Verlusten sinkt, die bei hohen Ausgangsströmen dominant sind, nicht zu hoch. Ein ähnliches Argument gilt bei niedrigen Lastströmen. Kapazitive Verluste für Lastströme, die niedriger sind als der erste Spitzenwirkungsgradpegel, sind nicht zu hoch, da der zweite Leistungsschalter, der eine hohe Gateweite aufweist, die zu großen kapazitiven Verlusten führt, ausgeschaltet ist.
Gemäß einem weiteren Aspekt der Erfindung ist die Treiberstufe so ausgeführt, dass sie einen dritten Betriebsmodus auswählt, wenn die Laststromausgabe zwischen dem ersten und dem zweiten Spitzenwirkungsgradpegel liegt. Die Treiberstufe kann ferner so ausgeführt sein, dass sie bei einem Betrieb im dritten Betriebsmodus innerhalb eines vorbestimmten Zeitintervalls zwischen dem ersten und dem zweiten Betriebsmodus schaltet. Das Zeitintervall wird durch ein Gatesteuerungssignal mit einer Frequenz definiert, die vorzugsweise viel niedriger ist als die Steuerfrequenz des DC-DC-Wandlers. Durch das Einführen dieses dritten Betriebsmodus wird die Flexibilität der elektronischen Vorrichtung weiter verbessert.
Bei einem weiteren Aspekt der Erfindung ist die Treiberstufe so ausgeführt, dass sie zwischen dem ersten und dem zweiten Betriebsmodus schaltet, um ein Tastverhältnis des dritten Betriebsmodus auf einen Wert einzustellen wird, der von dem Wert der Laststromausgabe abhängig ist. Diese Laststromausgabe liegt in einem Intervall, das von dem ersten und dem zweiten Spitzenwirkungsgradpegel definiert wird. Ein Betrag des Tastverhältnisses ist ferner vorzugsweise proportional zum Wert der Laststromausgabe in dem Intervall zwischen dem ersten und dem zweiten Spitzenwirkungsgradpegel. Mit anderen Worten, wenn der Laststrom nahe einem Stromwert ist, bei dem der erste und kleinere Leistungsschalter bei einem optimalen Wirkungsgrad arbeitet, ist das Tastverhältnis des Schaltvorgangs zwischen dem ersten und dem zweiten Betriebsmodus sehr niedrig. Bei einem Stromwert, bei dem der erste Leistungsschalter mit einem optimalen Wirkungsgrad arbeitet, beträgt das Tastverhältnis null. Andererseits, wenn sich der Laststrom einem Wert nähert, bei dem der erste und der zweite Leistungsschalter, die in Phase (d. h. synchron) arbeiten, einen optimalen Wirkungsgrad haben, ist das Tastverhältnis des Schaltvorgangs zwischen dem ersten und dem zweiten Betriebsmodus sehr hoch. Bei einem Laststrom, bei dem der erste und der zweite Leistungsschalter, die synchron arbeiten, einen optimalen Wirkungsgrad haben, ist das Tastverhältnis des Schaltvorgangs gleich eins. Innerhalb des Intervalls zwischen der ersten und der zweiten Wirkungsgradspitze variiert das Tastverhältnis vorzugsweise linear. Aufgrund dieser Maßnahme kann der Gesamtwirkungsgrad der DC-DC-Umwandlung innerhalb des gesamten Intervalls optimiert werden. Der optimale Umwandlungswirkungsgrad wird für Laststromwerte erreicht, die zwischen dem ersten und dem zweiten Spitzenwirkungsgradpegel liegen.
Die Erfindung sieht auch ein Verfahren zum Betreiben einer elektronischen Vorrichtung für eine geschaltete DC-DC-Umwandlung eines Eingangsspannungspegels in einen Ausgangsspannungspegel vor, wobei die elektronische Vorrichtung einen ersten und einen zweiten Leistungsschalter aufweist. Der erste und der zweite Leistungsschalter sind parallel geschaltet. Die Schalter haben unterschiedliche Gateweiten. Das Verfahren umfasst den Schritt, bei dem der erste und/oder der zweite Leistungsschalter in Abhängigkeit von der Laststromausgabe selektiv angesteuert werden.
Weitere Aspekte und Schritte des Verfahrens können aus der Beschreibung der elektronischen Vorrichtung und der bevorzugten Ausführungsformen der Erfindung abgeleitet werden. Gleiche oder ähnliche Vorteile, die bereits für die elektronische Vorrichtung erwähnt wurden, gelten auch für das erfindungsgemäße Verfahren.
Figurenliste
Weitere Aspekte der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung anhand der beigefügten Zeichnungen. Darin zeigen:

- 1 ein vereinfachtes Schaltbild einer elektronischen Vorrichtung für eine geschaltete DC-DC-Umwandlung einer erfindungsgemäßen Ausführungsform,
- 2 schematische Graphen von zeitabhängigen Signalen, die einen DC-DC-Wandler gemäß einem Aspekt der Erfindung ansteuern, und
- 3 ein vereinfachtes Schaltbild einer Ausführungsform der Erfindung,

AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUNGSFORM
1 ist ein vereinfachtes Schaltbild einer elektronischen Vorrichtung für eine geschaltete DC-DC-Umwandlung gemäß einer Ausführungsform der Erfindung. Lediglich die wichtigsten Komponenten eines DC-DC-Wandlers sind abgebildet. Ausgelassene Komponenten, die für den praktischen Betrieb des DC-DC-Wandlers erforderlich sein könnten, sind dem Fachmann aus dem Stand der Technik bekannt.
Es gibt einen ersten und einen zweiten Leistungsschalter, die auch als kleines Gate GS (mit einer kleineren Gateweite als GB) und einem großen Gate GB (mit einer größeren Gateweite als GS) bezeichnet werden. Die Leistungsschalter können als PMOS- oder NMOS-Transistoren implementiert sein und sind ferner vorzugsweise Feldeffekttransistoren (MOSFETs). Jeder Leistungsschalter GS, GB ist mit einem geeigneten Gatetreiber GD verbunden. Eine erste oder hohe Seite des Schalters GB, GS ist mit einer Eingangsspannung VIN verbunden, während eine zweite oder niedrige Seite eine Ausgangsspannung VOUT ausgibt. Das kleine Gate GS und das große Gate GB sind parallel geschaltet.
Die Leistungsschalter GS, GB werden vorzugsweise in einem Pulsweitenmodulationsmodus betrieben. Der Gatetreiber GD des kleinen Gates GS empfängt ein Signal PWM_GS von dem Modulatorkern. Dieses zeitabhängige Signal ist exemplarisch in 2 abgebildet und auch mit PWM_GS bezeichnet. Wenn der DC-DC-Wandler gemäß der beispielhaften Ausführungsform bei einem Laststrom betrieben wird, der kleiner ist als der Spitzenwirkungsgradpegel des kleinen Gates GS oder diesem entspricht, ist das große Gate GB vollständig ausgeschaltet. Dies wird auch als erster Betriebsmodus bezeichnet. Andererseits, wenn der DC-DC-Wandler bei einem Laststrom betrieben wird, der größer ist als ein Summenspitzenwirkungsgradpegel, der durch die Summe aus dem Spitzenwirkungsgradpegel des kleinen Gates GS und dem Spitzenwirkungsgradpegel des großen Gates GB definiert ist, arbeiten beide Gates, das große Gate GB und das kleine Gate GS, synchron, d.h. in Phase. Dementsprechend werde beide Gatetreiber GD, der des kleinen und der des großen Gates GS, GB, mit dem gleichen pulsweitenmodulierten Signal PWM_GS gespeist. Dieser Modus wird als zweiter Betriebsmodus bezeichnet.
Zwischen den oben genannten Spitzenwirkungsgradpegeln wird der DC-DC-Wandler in einem dritten Betriebsmodus betrieben. Einzelheiten werden mit Bezug auf das vereinfachte Schaltbild in 1 und durch Bezug auf die Signale in 2 erläutert.
Ein Puls des modulierten Signals PWM_GS wird von dem Modulatorkern erzeugt und zum Gatetreiber GD des kleinen Gates GS und zu einer NAND-Logik geleitet. Ein Sägezahn-Gatesteuerungssignal RS_LF, das vorzugsweise eine viel niedrigere Frequenz als das pulsweitenmodulierte Signal PWM_GS hat, wird zu einem Komparator Comp geleitet. Das Signal RS_LF wird von dem Komparator Comp mit einem Spannungsbild des Laststroms VI_LS verglichen. Dieser wird von einem geeigneten Stromsensor RMS_CS am Ausgang VOUT erfasst. Der Stromsensor RMS_CS erfasst vorzugsweise einen quadratischen Mittelwert des Laststroms VOUT. Solange das Signal RS_LF kleiner ist als das Spannungsbild des Laststroms VI_LC (siehe Zeitspanne zwischen t1 und tx in 2), bleibt das Signal PWM_LF, das zur NAND-Logik geleitet wird, hoch. Da die NAND-Logik das Signal PWM_LF und das pulsweitenmodulierte Treibersignal PWM_GS kombiniert, folgt ihr Ausgangssignal PWM_GB dem Signal PWM_GS innerhalb der Zeitspanne zwischen t1 und tx. Das Signal PWM_GB wird zum Gatetreiber GD des großen Gates BG geleitet. Wenn die niederfrequente Rampenspannung RS_LF das Spannungsbild des Laststroms VI_LC kreuzt (dies ist zum Zeitpunkt tx der Fall), stellt der Komparator Comp das Signal PWM_LF auf niedrig. Folglich schaltet die NAND-Logik den Gatetreiber GD des großen Gates GB aus. Wie in 2 gezeigt, bleibt dementsprechend das pulsweitenmodulierte Signal PWM_GB zwischen tx und t2 hoch. Wenn die Rampenspannung RS_LF zurückgesetzt wird und ein neues Zeitintervall/Gate beginnt, wird der gleiche Ablauf erneut begonnen.
Das Tastverhältnis der DC-DC-Umwandlung wird durch das Verhältnis des Zeitintervalls tx minus t1 geteilt durch t2 minus tx definiert. Der Wert des Tastverhältnisses hängt offensichtlich von dem Pegel des Spannungsbilds des Laststroms VI_LC mit Bezug auf das niederfrequente Rampensignal RS_LF ab. Wenn der Pegel des Laststrombildes VI_LC steigt, verschiebt sich tx zu längeren Perioden. Somit steigt das Tastverhältnis. Der gegenteilige Effekt tritt auf, wenn das Spannungsbild des Laststroms VI_LC sinkt. Der Zeitpunkt tx verschiebt sich zu kürzeren Perioden, und das Tastverhältnis sinkt.
Wenn sich der Laststrom einem Wert nähert, bei dem der kleinere Leistungsschalter GS bei maximalem Wirkungsgrad arbeitet, nähert sich der Wert des Tastverhältnisses null. Wenn sich andererseits der Laststrom einem Wert nähert, bei dem das kleine Gate GS und das große Gate GB, die synchron arbeiten, eine maximale Wirkungsgrad haben, nähert sich der Wert des Tastverhältnisses eins. Wenn der Laststrom zwischen diesen beiden maximalen Wirkungsgradspitzen liegt, variiert das Tastverhältnis linear mit dem Laststrom.
3 zeigt eine weitere Ausführungsform der Erfindung. Im Vergleich zu der aus 1 bekannten Ausführungsform zeigt diese Ausführungsform einen anderen RMS-Stromsensor RMS_CS. Der RMS-Wert des Laststroms VOUT wird von einem Erfassungswiderstand SR und einem Komparator mit einem integrierten Kondensator IC erfasst.
Nachfolgend wird eine kurze mathematische Analyse des Wirkungsgrads der elektronischen Vorrichtung zur DC-DC-Umwandlung angegeben. Es wird gezeigt, dass der Wirkungsgrad der DC-DC-Umwandlung zumindest für Lastströme innerhalb der beiden Spitzen des maximalen Wirkungsgrads optimiert ist, die von der Gatelänge des kleinen Gates GS und der des großen Gates GB definiert werden.
Beispielhaft soll angenommen werden, dass WOPT die optimale Schaltkanalweite ist, bei der der Wirkungsgrad optimiert ist, indem die Summe der kapazitiven und resistiven Verluste minimiert wird. WOPT ist proportional zum Laststrom, wobei der Verhältnisfaktor ein rein ausführungsbezogener Wert ist, der von dem Laststrom abhängig ist.
Gemäß einem Aspekt der Erfindung weist die elektronische Vorrichtung zur DC-DC-Umwandlung einen ersten und einen zweiten Leistungsschalter auf. Der erste Leistungsschalter GB hat eine große Gateweite Wgroß, und der kleine Leistungsschalter GS hat eine kleine Gateweite Wklein. Dementsprechend gibt es einen optimalen Laststrom (klein, der von der kleinen Gateweite Wklein definiert wird. Wenn der große und der kleine Leistungsschalter GB, GS synchron arbeiten, gibt es einen maximalen Wirkungsgrad bei Laststrom Igroß. Ferner soll angenommen werden, dass das Tastverhältnis zum Schalten zwischen dem ersten und dem zweiten Betriebsmodus D beträgt. Mit anderen Worten ist D das Tastverhältnis der elektronischen Vorrichtung, wenn sie im dritten Betriebsmodus arbeitet. Wie oben erwähnt, entspricht D null, wenn der Laststrom geringer ist oder gleich Iklein ist, und D beträgt eins, wenn der Laststrom Ilast gleich oder größer ist als Igroß. Wenn der Laststrom Ilast zwischen Iklein und Igroß liegt, wird D durch die folgende Gleichung angegeben: $D = \frac{| I l a s t | - | I k l e i n |}{| I g r o ß | - | I k l e i n |} w e n n | I k l e i n | \leq | I l a s t | \leq | I g r o ß |$
Das Tastverhältnis D ist offensichtlich proportional zum Laststrom Ilast.
Wenn die elektronische Vorrichtung im dritten Betriebsmodus arbeitet, kann die Weite W der beiden Leistungsschalter, die synchron arbeiten, wie folgt ausgedrückt werden, wenn sie zeitlich gemittelt wird: $W = Wklein + D * Wgroß$
Dabei ist Wklein die Weite des kleinen Gates SG, Wgroß die Gateweite des großen Gates BG und D das durch Formel (4) definierte Tastverhältnis. Wie bereits bekannt, ist die optimale Weite beim Spitzenwirkungsgradpegel für das kleine Gate Wklein bei einem Laststrom Iklein. Dementsprechend wird Wklein durch die folgende Gleichung definiert: $W k l e i n = α | I k l e i n |$
Wenn der DC-DC-Wandler im zweiten Betriebsmodus arbeitet, definiert die Summe aus der Gateweite des kleinen Gates und der des großen Gates den optimalen Laststrom Igroß gemäß der nachfolgenden Gleichung: $W k l e i n + W g r o ß = α | I g r o ß |$
Wie aus Gleichung 5 ersichtlich ist, wird ein optimaler Wirkungsgrad erhalten, wenn die Werte von Wklein und Wgroß eingefügt werden, da die Gateweite W durch den Wert des Tastverhältnisses D für alle Ströme zwischen Iklein und Igroß verändert werden kann: $W = α | I k l e i n | + D (α | I g r o ß | - α | I k l e i n |)$
Dementsprechend ist eine virtuelle Weite des Gates und somit der Wirkungsgrad innerhalb eines vollständigen Laststromfensters, das von Iklein bis Igroß reicht, optimal.
Die Erfindung wurde im Vorhergehenden zwar anhand besonderer Ausführungsformen beschrieben, sie ist jedoch nicht auf diese Ausführungsformen beschränkt, und der Fachmann wird zweifellos weitere Alternativen finden, die im Umfang der Erfindung, wie sie beansprucht ist, liegen.

Claims

Elektronische Vorrichtung zur geschalteten Gleichspannungs-Gleichspannungs-Umwandlung eines Eingangsspannungspegels (VIN) in einen Ausgangsspannungspegel (VOUT), mit einem ersten Leistungsschalter (GS), einem zweiten Leistungsschalter (GB), einem Komparator (COMP) und einer NAND-Logik (NAND), wobei der erste Leistungsschalter eingerichtet ist, um mit einer Last gekoppelt zu werden und ein Pulsweiten-moduliertes Signal (PWM_GS), im Folgenden PWM-Signal, zu empfangen, um eine Ausgangsspannung (VOUT) zu erzeugen, wobei der zweite Leistungsschalter (GB) eingerichtet ist, um parallel zum ersten Leistungsschalter (GS) gekoppelt zu werden, um eine größere Gateweite als der erste Leistungsschalter zu haben und um mit der Last gekoppelt zu werden, wobei der Komparator (COMP) ein Spannungsbild eines Laststroms (VI_LS) mit einem Sägezahn-Gatesteuerungssignal (RS_LF) vergleicht, wobei das Sägezahn-Gatesteuerungssignal (RS_LF) eine niedrigere Frequenz als das Pulsweitenmodulierte Signal (PWM_GS) aufweist, wobei die NAND-Logik ein Ausgangssignal des Komparators (PWM_LF) und das Pulsweiten-modulierte Signal (PWM_GS) empfängt, wobei der erste Leistungsschalter (GS) eingerichtet ist, um kontinuierlich mit dem PWM-Signal (PWM_GS) betrieben zu werden und der zweite Leistungsschalter (GB) eingerichtet ist, um entsprechend einem ersten Betriebsmodus mit einem Ausgangssignal (PWM_GB) der NAND-Logik betrieben zu werden, wobei das Ausgangssignal (PWM_GB) der NAND-Logik dem Pulsweiten-modulierten Signal (PWM-GS) folgt solange das Sägezahn-Gatesteuerungssignal (RS_LF) kleiner als das Spannungsbild des Laststroms (VI_LS) ist, und wobei das Ausgangssignal (PWM_GB) der NAND-Logik ansonsten derart ist, dass ein Gatetreiber (GD) des zweiten Leistungsschalters (GB) entsprechend einem zweiten Betriebsmodus des zweiten Leistungsschalters (GB) ausgeschaltet ist.
Elektronische Vorrichtung nach Anspruch 1, wobei der Gatetreiber (GD) zwischen dem ersten und zweiten Betriebsmodus geschaltet werden kann, um ein Tastverhältnis eines dritten Betriebsmodus auf einen Wert einzustellen, der von einer Laststromausgabe abhängt.
Elektronische Vorrichtung nach Anspruch 1, wobei der erste und der zweite Leistungsschalter (GS, GB) eingerichtet sind, um im Wesentlichen synchron derart zu arbeiten, dass der DC-DC-Wandler bei einem Laststrom betreibbar ist, der größer als ein Summenwirkungsgradpegel ist, wobei der Summenwirkungsgradpegel durch eine Summe aus einem Spitzenwirkungsgradpegel des ersten Leistungsschalters und einem Spitzenwirkungsgradpegel des zweiten Leistungsschalters gebildet wird.
Elektronische Vorrichtung nach Anspruch 2, wobei das Tastverhältnis zum Betreiben des zweiten Leistungsschalters (GB) durch ein Verhältnis der Zeitintervalle (tx - t1)/(t2 - tx) bestimmt ist, wobei t1 ein Startzeitpunkt für das Sägezahn-Gatesteuerungssignal (RS_LF) ist, t2 ein Endzeitpunkt für das Sägezahn-Gatesteuerungssignal (RS_LF) und tx ein Zeitpunkt innerhalb des durch t1 und t2 bestimmten Intervalls ist, an dem das Sägezahn-Gatesteuerungssignal (RS_LF) einen Wert des Ausgangsstroms übersteigt.
Ein Verfahren zum Betreiben einer elektronischen Vorrichtung zur geschalteten Gleichspannungs-Gleichspannungs-Umwandlung eines Eingangsspannungspegels (VIN) in einen Ausgangsspannungspegel (VOUT) umfassend: - Koppeln eines ersten Leistungsschalters (GS), der eingerichtet ist, um ein Pulsweiten-moduliertes Signal (PWM_GS), im Folgenden PWM-Signal, zu empfangen, mit einer Last, um eine Ausgangsspannung (VOUT) zu erzeugen; - Koppeln eines zweiten Leistungsschalters (GB) parallel zum ersten Leistungsschalter (GS) an die Last, wobei der zweite Leistungsschalter (GB) eingerichtet ist, um eine größere Gateweite als der erste Leistungsschalter (GS) zu haben; - Bereitstellen eines Sägezahn-Gatesteuerungssignal (RS_LF), wobei das Sägezahn-Gatesteuerungssignal (RS_LF) eine niedrigere Frequenz als das Pulsweiten-modulierte Signal (PWM_GS) aufweist; - Vergleichen eines Spannungsbildes eines Laststroms (VI_LS) mit dem Sägezahn-Gatesteuerungssignal (RS_LF) anhand eines Komparators (COMP); - Beaufschlagen einer NAND-Logik (NAND) mit einem Ausgangssignal des Komparators (PWM_LF) und dem Pulsweiten-modulierte Signal (PWM_GS); - Betreiben des ersten Leistungsschalters (GS) mit dem Pulsweiten-modulierten Signal (PWM_GS) in kontinuierlicher Weise; und - Betrieben des zweiten Leistungsschalters (GB) entsprechend einem ersten Betriebsmodus mit einem Ausgangssignal (PWM_GB) der NAND-Logik, wobei das Ausgangssignal (PWM_GB) der NAND-Logik dem Pulsweiten-modulierten Signal (PWM-GS) folgt solange das Sägezahn-Gatesteuerungssignal (RS_LF) kleiner als das Spannungsbild des Laststroms (VI_LS) ist, und wobei das Ausgangssignal (PWM_GB) der NAND-Logik ansonsten derart ist, dass ein Gatetreiber (GD) des zweiten Leistungsschalters (GB) entsprechend einem zweiten Betriebsmodus des zweiten Leistungsschalters (GB) ausgeschaltet ist.
Das Verfahren gemäß Anspruch 5, wobei der Gatetreiber (GD) zwischen dem ersten und zweiten Betriebsmodus geschaltet werden kann, um ein Tastverhältnis eines dritten Betriebsmodus auf einen Wert einzustellen, der von einer Laststromausgabe abhängt.
Das Verfahren gemäß Anspruch 6, wobei der erste und der zweite Leistungsschalter (GS, GB) eingerichtet sind, um im Wesentlichen synchron derart zu arbeiten, , dass der DC-DC-Wandler bei einem Laststrom betreibbar ist, der größer als ein Summenwirkungsgradpegel ist, wobei der Summenwirkungsgradpegel durch eine Summe aus einem Spitzenwirkungsgradpegel des ersten Leistungsschalters und einem Spitzenwirkungsgradpegel des zweiten Leistungsschalters gebildet wird.
Das Verfahren gemäß Anspruch 5, wobei das Tastverhältnis zum Betreiben des zweiten Leistungsschalters (GB) durch ein Verhältnis der Zeitintervalle (tx - t1)/(t2 - tx) bestimmt ist, wobei t1 ein Startzeitpunkt für das Sägezahn-Gatesteuerungssignal (RS_LF) ist, t2 ein Endzeitpunkt für das Sägezahn-Gatesteuerungssignal (RS_LF) und tx ein Zeitpunkt innerhalb des durch t1 und t2 bestimmten Intervalls ist, an dem das Sägezahn-Gatesteuerungssignal (RS_LF) einen Wert des Ausgangsstroms übersteigt.