-
Gebiet der vorliegenden Offenbarung
-
Im
Allgemeinen betrifft die vorliegende Offenbarung moderne integrierte
Schaltungen, etwa CPU's
mit Transistorelementen mit geringen Abmessungen, und betrifft insbesondere
das Erzeugen das Leistungsvermögen
verringender Ladungsträger
und Zentren an der Grenzfläche
zwischen dem Gatedielektrikumsmaterial und dem Kanalgebiet.
-
Beschreibung des Stands der
Technik
-
Die
Herstellung moderner integrierter Schaltungen, etwa CPU's, Speicherbauelemente,
ASIC's (anwendungsspezifischer
integrierter Schaltungen) und dergleichen erfordert das Herstellen
einer großen
Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einer
spezifizierten Schaltungsanordnung, wobei Feldeffekttransistoren eine
wichtige Art an Schaltungselementen repräsentieren, die im Wesentlichen
das Leistungsverhalten der integrierten Schaltungen bestimmen. Im
Allgemeinen werden eine Vielzahl von Prozesstechnologien aktuell
eingesetzt, wobei für
viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie
eine der vielversprechendsten Lösungen
auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit
und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der
Herstellung komplexer integrierter Schaltungen unter Anwendung von
beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise
n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat
hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein
Feldeffekttransistor enthält,
unabhängig
davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet
wird, sogenannte pn-Übergänge, die
durch eine Grenzfläche
stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet
werden, mit einem leicht dotierten oder nicht-dotierten Gebiet,
etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark
dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor
wird die Leitfähigkeit
des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals,
durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet
angeordnet und davon durch eine dünne isolierende Schicht getrennt
ist. Die Leitfähigkeit
des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des
Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von
der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene
Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem
Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch
als Kanallänge
bezeichnet wird. Somit ist in Verbindung mit der Fähigkeit,
schnell einen leitenden Kanal unter der isolierenden Schicht beim
Anliegen der Steuerspannung an der Gateelektrode aufzubauen, die
Leitfähigkeit
des Kanalgebiets ein wesentlicher Einflussfaktor für das Leistungsverhalten
von MOS-Transistoren. Da somit die Geschwindigkeit des Aufbaus des
Kanals, was von der Leitfähigkeit
der Gateelektrode abhängt,
und der Kanalwiderstand im Wesentlichen die Transistoreigenschaften
bestimmen, ist die Verringerung der Kanallänge – und damit die Verringerung
des Kanalwiderstands und eine Vergrößerung des Gatewiderstands – ein wichtiges
Gestaltungskriterium, um eine Zunahme der Arbeitsgeschwindigkeit
integrierter Schaltungen zu erreichen.
-
Gegenwärtig wird
der größte Teil
integrierter Schaltungen auf der Grundlage von Silizium hergestellt
auf Grund der im Wesentlichen unbegrenzten Verfügbarkeit, den gut verstandenen
Eigenschaften des Siliziums und der dazugehörigen Materialien und Prozess
und der Erfahrung, die während
der letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher
Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen,
die für
Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums
bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften
einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische
Isolierung unterschiedlicher Gebiete ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist
bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender
Hochtemperaturprozesse, wie sie beispielsweise für Ausheizzyklen zur Aktivierung
von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich
sind, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
-
Aus
den zuvor dargelegten Gründen
wird Siliziumdioxid vorzugsweise als eine Gateisolationsschicht
in Feldeffekttransistoren verwendet, die die Gateelektrode, die
häufig
aus Polysilizium oder anderen metallenthaltenden Materialien aufgebaut
ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern
des Leistungsverhaltens von Feldeffekttransistoren wird die Länge des
Kanalgebiets ständig verringert,
um damit die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern.
Da die Transistorleistung durch die Spannung gesteuert wird, die der
Gateelektrode zum Invertieren der Oberfläche des Kanalgebiets in eine
ausreichend hohe Ladungsdichte zum Erreichen des gewünschten
Durchlassstromes für eine
gegebene Versorgungsspannung zugeführt wird, muss ein gewisses
Maß an
kapazitiver Kopplung, die durch den Kondensator gebildet wird, der
durch die Gateelektrode, das Kanalgebiet und das zwischen angeordnete
Siliziumdioxid gebildet ist, beibehalten werden. Es zeigt sich,
dass die Verringerung der Kanallänge
eine Erhöhung
der kapazitiven Kopplung benötigt,
um ein sogenanntes Kurzkanalverhalten während des Transistorbetriebs zu
vermeiden. Das Kurzkanalverhalten kann zu erhöhten Leckströmen führen und
zu einer Abhängigkeit
der Schwellwertspannung von der Kanallänge. Größenreduzierte Transistorbauelemente
mit einer relativ geringen Versorgungsspannung und damit einer reduzierten
Schwellwertspannung zeigen einen exponentiellen Anstieg des Leckstromes,
wobei auch eine erhöhte
kapazitive Kopplung der Gateelektrode zu dem Kanalgebiet erforderlich
ist. Somit muss die Dicke der Siliziumdioxidschicht entsprechend
verringert werden, um die erforderliche Kapazität zwischen dem Gate und dem
Kanalgebiet zu schaffen. Beispielsweise erfordert eine Kanallänge von
ungefähr 0,08 μm ein Gatedielektrikum
aus Siliziumdioxid, das lediglich eine Dicke von ungefähr 1,2 nm
aufweist. Obwohl im Allgemeinen Hochgeschwindigkeitstransistorelemente
mit einem äußerst kurzen
Kanal vorzugsweise für
Hochgeschwindigkeitsanwendungen eingesetzt werden, während Transistorelemente
mit einem längeren
Kanal für
weniger kritische Anwendungen verwendet werden, etwa Speichertransistorelemente,
kann der relativ hohe Leckstrom, der durch das direkte Tunneln von
Ladungsträgern
durch eine sehr dünne
Siliziumdioxid-Gateisolationsschicht hervorgerufen wird, für eine Oxiddicke
im Bereich von 1 bis 2 nm Werte erreichen, die über leistungsorientierte Schaltungen
eine Beschränkung
darstellen. D. h. die Produktzuverlässigkeit und die Lebensdauer
hängen
eng mit Kurzkanaleffekten zusammen, d. h. mit der Stoßionisierung
und dem Einfang energiereicher Ladungsträger (HCl) in Verbindung mit
Leckströmen im
Gatedielektrikum.
-
Ein
weiterer lang bekannter Effekt spielt zunehmend eine wichtige Rolle
für CMOS-Bauelemente, wenn
die Schwellwertspannungen und die Versorgungsspannungen ständig verringert
werden. Es wurde in den sechziger Jahren beobachtet, dass das Anlegen
einer negativen Spannung möglicherweise in
Verbindung mit thermischen Verspannungen an der Gateelektrode von
MOS-Transistoren zu einer Verschiebung der Schwellwertspannung führen, d.
h. eine Verschiebung der spezifischen Gatespannung, bei der sich
ein leitender Kanal benachbart zu der Gateisolationsschicht ausbildet.
Dieser Effekt wird auch als „negative
Vorspannungstemperaturinstabilität
(NBTI)” bezeichnet
und ist vorwiegend in PMOS-Transistoren
vorhanden und wurde als nicht besonders relevant für Halbleiterbauelemente in
den folgenden Jahren erachtet auf Grund des geringen Einflusses
auf das gesamte Bauteilleistungsverhalten von Bauelementen, insbesondere
da NMOS-Bauelemente zunehmend entwickelt wurden. Diese Situation änderte sich
mit der Einführung
komplexer CMOS-Bauelemente, die Hochleistungslogikschaltungen enthalten,
in denen Millionen an Signalknoten mit PMOS- und NMOS-Transistoren
typischerweise vorgesehen sind. Wie zuvor erläutert ist, wurden in diesen
Bauelementen die Schwellwertspannung und die Versorgungsspannung
verringert, während
andererseits das elektrische Feld im Gatedielektrikum zunimmt. Unter
derartigen Bedingungen kann eine Änderung der Schwellwertspannung
einen noch höheren
Einfluss ausüben,
da sich die Variabilität
beim Transistorbetrieb auf Grund des relativ hohen Einflusses einer
Verschiebung der Schwellwertspannung zunehmend auswirkt. Ferner
können
die Betriebszustände,
die sich aus dem Anlegen einer negativen Spannung an die Gateelektrode
eines PMOS-Transistors ergeben, von dem betrachteten Signalweg und
den gesamten Betriebsbedingungen abhängen, wodurch die Schwellwertverschiebung
in höchstem
Maße nicht
vorhersagbar ist und somit entsprechend festgelegte Entwurfskriterien
erforderlich sind, um damit das gewünschte Leistungsverhalten der
Transistoren über
die gesamte spezifizierte Lebensdauer des Bauelements sicherzustellen.
Beispielsweise kann eine Verschiebung der Schwellwertspannung über die
kumulierte Betriebszeit schließlich
zu einer Verletzung der Zeitspezifizierung des Bauelements führen, wodurch
eine weitere Verwendung des Bauelements nicht möglich ist trotz der Tatsache,
dass kein anderer wesentlicher Fehler aufgetreten ist.
-
Im
Allgemeinen ist der NBTI-Effekt mit der Qualität des Gatedielektrikums verknüpft, das
beispielsweise Silizium, Sauerstoff und Stickstoff aufweist, und
auch die Qualität
der Grenzfläche
zwischen dem Silizium in dem Kanalgebiet und dem Gatedielektrikum
ist von Bedeutung. D. h., bei einer negativen Gatespannung, höheren Temperaturen und
anderen anspruchsvollen Umgebungsbedingungen wird eine Ladungsträgerfalle
in der Nähe
der Grenzfläche
erzeugt, wodurch Löcher
eingefangen werden. Auf Grund der lokalisierten positiven Grenzflächenzustände und
der eingefangenen Ladungen wird eine Verschiebung in der Schwellwertspannung beobachtet,
die im Laufe der Zeit abhängig
von den gesamten Belastungsbedingungen, denen der Transistor ausgesetzt
ist, zunimmt. In NMOS-Transistoren
ist diese Wirkung deutlich weniger ausgeprägt, da die Grenzflächenzustände und
die fixierten Ladungen von entgegengesetzter Polarität sind,
woraus sich ein geringerer die Leistung beeinträchtigender Nettoeffekt ergibt.
-
Aus
diesem Grunde ist es wichtig in anspruchsvollen Anwendungen, die
Eigenschaften des Gatedielektrikumsmaterials in Bezug auf die Materialzusammensetzung
und die Dicke geeignet auszuwählen,
um die Wirkungen des Einprägens
energiereicher Ladungsträger
und von NBTI auf einem akzeptablen Niveau insbesondere für p-Kanaltransistoren
zu halten. Auf Grund der geringeren Entwurfsflexibilität und der
ausgeprägten
Zunahme des Bauteilleistungsverhaltens für Halbleiterbauelemente, die sehr
geringe Werte für
die Dicke des Gatedielektrikums und auch für die gesamten Bauteilabmessungen
benötigen,
betrifft die vorliegende Offenbarung Verfahren und Bauelemente zum
Vermeiden oder zumindest zum Reduzieren der Auswirkungen eines oder
mehrerer der oben erkannten Probleme.
-
Überblick über die vorliegende Offenbarung
-
Im
Allgemeinen betrifft der hierin offenbarte Gegenstand Techniken
und Halbleiterbauelemente, in denen eine durch Belastung hervorgerufene
Verschiebung von Schwellwertspannungen im Laufe der Zeit insbesondere
in p-Kanaltransistoren in Verbindung mit größeren Wirkungen des Einprägens energiereicher
Ladungsträger
reduziert werden, indem selektiv ein Gatedielektrikumsmaterial für p-Kanaltransistoren
vorgesehen wird, das eine größere Dicke
im Vergleich zu n-Kanaltransistoren aufweist, wodurch eine erhöhte Flexibilität bei dem
Einstellen der gesamten Produktleistungsfähigkeit komplexer integrierter
Schaltungen geschaffen wird, etwa beim Mikroprozessoren. Andererseits
kann die Produktzuverlässigkeit
im Hinblick auf beeinträchtigende
Mechanismen, etwa NBTI, Einprägung
energiereicher Ladungsträger
und dergleichen für
modernste p-Kanaltransistoren verbessert werden, ohne dass das Leistungsverhalten
von n-Kanaltransistoren unnötig beeinträchtigt wird,
oder es kann das Leistungsverhalten der n-Kanaltransistoren auf
Grund der größeren Flexibilität bei dem
individuellen Anpassen der Dicke des Gatedielektrikumsmaterials
für die
n-Kanaltransistoren
verbessert werden. Obwohl das Leistungsverhalten der p-Kanaltransistoren
geringfügig durch
die größere Dicke
des Gatedielektrikumsmaterials beeinflusst werden kann, ist die
Beeinträchtigung
des Produktleistungsverhaltens, was durch NBTI und die Einprägung energiereicher
Ladungsträger
in p-Kanaltransistoren verknüpft
ist, deutlich weniger ausgeprägt,
wodurch eine anspruchsvollere Festlegung von Produktspezifikationen
für das
gesamte Halbleiterprodukt möglich
ist, d. h. die entsprechenden Toleranzbereiche können kleiner gewählt werden,
wodurch tatsächlich
die Anzahl der Produkte vergrößert wird,
die die höheren
Qualitätserfordernisse
erfüllen.
Die erhöhte
Flexibilität
beim Bereitstellen von p-Kanaltransistoren und n-Kanaltransistoren
mit einem Gatedie lektrikumsmaterial mit unterschiedlicher Dicke
kann gemäß einiger
anschaulicher hierin offenbarter Aspekte auf der Grundlage eines
zusätzlichen
Lithographieschrittes erreicht werden, während in anderen Aspekten die
Sequenz des Vorsehens der Gatedielektrikumsmataerialien mit unterschiedlicher
Dicke in dem Prozess kombiniert werden kann, um die Wannen- bzw.
Potentialtopfdotierung in den jeweiligen aktiven Gebieten festzulegen,
wodurch die Gesamtprozesskomplexität durch Vermeiden eines zusätzlichen
Lithographieschrittes weiter verringert wird. In anderen anschaulichen
Aspekten werden weitere unterschiedliche Dickenwerte für Gatedielektrikumsmaterialien
vorgesehen, um die Gesamtflexibilität bei der Einstellung des Transistorleistungsverhaltens
und der Zuverlässigkeit
weiter zu erhöhen.
-
Ein
hierin offenbartes anschauliches Verfahren umfasst das Bilden eines
ersten Gatedielektrikumsmaterials auf einem ersten aktiven Gebiet,
wobei das erste Gatedielektrikumsmaterial eine erste Dicke besitzt.
Das Verfahren umfasst ferner das Bilden eines zweiten Gatedielektrikumsmaterials
auf einem zweiten aktiven Gebiet, wobei das zweite Gatedielektrikumsamterial
eine zweite Dicke aufweist, die kleiner ist als die erste Dicke.
Des weiteren wird ein p-Kanaltransistor auf der Grundlage des ersten
Dielektrikumsmaterials und ein n-Kanaltransistor
wird auf der Grundlage des zweiten Dielektrikumsmaterials gebildet.
-
Ein
weiteres anschauliches hierin offenbartes Verfahren betrifft das
Bilden eines Gatedielektrikumsmaterials. Das Verfahren umfasst das
Bilden eines dielektrischen Basismaterials auf einem ersten aktiven
Gebiet und einem zweiten aktiven Gebiet, wobei das erste aktive
Gebiet eine erste Wannen- bzw. Potentialtopfdotierung aufweist.
Das Verfahren umfasst ferner das selektive Bilden einer zweiten Wannen-
bzw. Potentialtopfdotierung in dem zweiten aktiven Gebiet unter
Anwendung einer Maske, die das zweite aktive Gebiet freilässt und
das erste aktive Gebiet abdeckt. Ferner wird das erste dielektrische Basismaterial
selektiv entfernt und Anwendung der Maske, die dann entfernt wird.
Des weiteren umfasst das Verfahren das Bilden eines weiteren dielektrischen
Materials über
dem ersten und dem zweiten aktiven Gebiet, um ein erste Gatedielektrikumsmaterial
auf dem ersten aktiven Gebiet und ein zweites Gatedielektrikumsmaterial
auf dem zweiten aktiven Gebiet zu erhalten, wobei eine Dicke des
zweiten Gatedielektrikumsmaterials kleiner ist als eine Dicke des
Gatedielektrikumsmaterials.
-
Ein
anschauliches hierin offenbartes Halbleiterbauelement umfasst eine
erste Gateelektrodenstruktur mit einem ersten Gatedielektrikumsmaterial mit
einer ersten Dicke. Das Halbleiterbauelement umfasst einen n-Kanaltransistor
mit einer zweiten Gateelektrodenstruktur mit einem zweiten Gatedielektrikumsmaterial
mit einer zweiten Dicke, die kleiner ist als die erste Dicke.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Ausführungsformen
der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert
und gehen deutlicher aus der folgenden detaillierten Beschreibung
hervor, wenn dies mit Bezug zu den begleitenden Zeichnungen studiert wird,
in denen:
-
1a bis 1e schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Fertigungsphasen bei der Herstellung eines Gatedielektrikumsmaterials
mit unterschiedlicher Dicke für
einen p-Kanaltransistor und einen n-Kanaltransistor zeigen, wobei
dies auf der Grundlage spezieller Lithographieprozesse gemäß anschaulicher Ausführungsformen
erfolgt;
-
2a bis 2e schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Fertigungsphasen zeigen, in denen ein Gatedielektrikumsmaterial
individuell beispielsweise im Hinblick auf die Dicke, die Materialzusammensetzung
und dergleichen eingestellt wird während einer Sequenz zum Bilden
entsprechender Wannen- bzw. Potentialtopfdotierungen gemäß noch weiterer
anschaulicher Ausführungsformen;
und
-
3a bis 3d schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Fertigungsphasen bei der Herstellung von Gatedielektrikumsmaterialien
mit unterschiedlicher Dicke für
mehrere Transistorelemente gemäß noch weiterer
anschaulicher Ausführungsformen
zeigen.
-
Detaillierte Beschreibung
-
Obwohl
die vorliegende Offenbarung mit Bezug zu den Ausführungsformen
beschrieben ist, wie sie in der folgenden detaillierten Beschreibung
sowie in den Zeichnungen dargestellt sind, sollte beachtet werden,
dass die folgende detaillierte Beschreibung sowie die Zeich nungen
nicht beabsichtigen, den hierin offenbarten Gegenstand auf die speziellen
anschaulichen offenbarten Ausführungsformen
einzuschränken,
sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich
beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar,
deren Schutzbereich durch die angefügten Patentansprüche definiert
ist.
-
Im
Allgemeinen stellt der hierin offenbarte Gegenstand Fertigungstechniken
und Halbleiterbauelemente bereit, in denen die Transistorbeeinträchtigung,
die durch NBTI und Einprägung
energiereicher Ladungsträger
hervorgerufen wird, selektiv für
p-Kanaltransistoren reduziert wird, ohne im Wesentlichen das Leistungsverhalten
von n-Kanaltransistoren negativ zu beeinflussen. Zu diesem Zweck
werden die Eigenschaften von Gatedielektrikumsmaterialien individuell
für p-Kanaltransistoren
und n-Kanaltranistoren beispielsweise in Bezug auf Dicke, Materialzusammensetzung
und dergleichen eingestellt, was zu einer erhöhten p-Kanaltransistorzuverlässigkeit
führt, während das
Leistungsverhalten des n-Kanaltransistors
auf hohen Niveau gehalten werden kann oder die Eigenschaften des
Leistungsverhaltens sogar verbessert werden können auf Grund der Möglichkeit, beispielsweise
eine geeignet ausgewählte
Dicke vorzusehen, die geringer ist im Vergleich zu modernen konventionellen
Halbleiterbauelementen. Dazu wird ein zusätzlicher Maskierungsschritt
eingeführt,
um eine unterschiedliche Gatedielektrikumsdicke für p-Kanaltransistoren
und n-Kanaltransistoren
vorzusehen, zumindest in speziellen Bauteilgebieten, in denen im
Allgemeinen Transistorelemente mit hohem Leistungsverhalten auf
Grund des Vorhandenseins kritischer Signalpfade und dergleichen
erforderlich sind. Folglich erhält
in diesem Falle der p-Kanaltransistor eine größere Dicke des Gatedielektrikumsmaterials,
wodurch die Schwellwertspannungsvariabilität während der Lebensdauer des Halbleiterbauelements
verringert wird, wie dies zuvor erläutert ist, während andererseits
der n-Kanaltransistor eine Dicke des Gatedielektrikumsmaterials
gemäß den gewünschten
Gesamtbauteilieistungsverhalten erhält. Da eine einzelne Dicke
des Gatedielektrikumsmaterials nicht mehr im Hinblick auf das Transistorleistungsverhalten
und die Beeinträchtigungsmechanismen
auszuwählen
ist, kann im Allgemeinen das Leistungsverhalten des n-Kanaltransistors
beibehalten oder sogar erhöht
werden, während
andererseits eine minimale Leistungsbeeinträchtigung des p-Kanaltransistors
kompensiert oder überkompensiert
wird durch das Erreichen einer erhöhten Zuverlässigkeit und damit Stabilität im Hinblick
auf die oben erkannten Beeinträchtigungsmechanismen, wodurch
die Anwendung kleinerer Toleranzbereiche im Hin blick auf diese Beeinträchtigungsmechanismen
möglich
ist. Somit kann die Produktausbeute für eine spezifizierte Produktqualität erhöht werden.
-
In
anderen anschaulichen Ausführungsformen
wird eine individuelle Anpassung von Eigenschaften der Gatedielektrikumsmaterialien
für p-Kanaltransistoren
und n-Kanaltransistoren ohne einen zusätzlichen Lithographieschritt
erreicht, indem das Maskierungsschema angewendet wird, das zum Bilden
der grundlegenden Wannendotierung in den jeweiligen aktiven Gebieten
erforderlich ist. In diesem Falle wird zumindest eine der Masken
zum Bilden einer Wannendotierung ebenfalls zum Einstellen beispielsweise
einer Dicke eines Gatedielektrikumsmaterials verwendet, indem etwa
ein Teil eines zuvor hergestellten Basismaterials entfernt wird
oder indem die aktiven Gebiete für
den Empfang von Gatedielektrikumsmaterialien mit unterschiedlicher
Dicke anderweitig präpariert
werden.
-
In
noch weiteren anschaulichen Ausführungsformen
werden die zuvor beschriebnen Konzepte in einer geeigneten Weise
kombiniert, um Gatedielektrikumsmaterialien für drei oder mehr unterschiedliche
Dicken zu bilden, um damit noch einen größeren Draht an Flexibilität bei der
Einstellung der Eigenschaften von p-Kanaltransistoren und n-Kanaltransistoren
im Hinblick auf das Leistungsverhalten und die Zuverlässigkeit
zu schaffen. Beispielsweise erhalten n-Kanaltransistoren mit hohem
Leistungsverhalten ein sehr dünnes
Gatedielektrikumsmaterial, während
weniger kritische n-Kanaltransistoren ein etwas dickeres Gatedielektrikum
erhalten, während p-Kanaltransistoren
ein Gatedielektrikum mit einer noch größeren Dicke erhalten, um damit
deren Zuverlässigkeit
im Hinblick auf die oben erkannten Beeinträchtigungsmechanismen zu erhöhen. In
weiteren Fällen
wird eine im Allgemeinen erhöhte
Dicke des Gatedielektrikumsmaterials in spezifischen Bauteilgebieten
vorgesehen, etwa Speicherbereichen und dergleichen, während in
geschwindigkeitskritischen Bauteilgebieten, etwa logischen Funktionsblöcken und
dergleichen, n-Kanaltransistoren ein dünnes Gatedielektrikumsmaterial
erhalten, während p-Kanaltransistoren
ein Gatedielektrikumsmaterial mit erhöhter Dicke erhalten, die größer oder
kleiner ist als eine Dicke des Gatematerials in den weniger kritischen
Bauteilgebieten, in denen eine höherer Schwellwertstabilität gewünscht ist.
In anderen anschaulichen Ausführungsformen
wird auch in den Gebieten in einer mit allgemeineren größeren Dicke des
Gatedielektrikumsmaterials ebenfalls ein Unterschied auf der Grundlage
der zuvor beschriebenen Prozesstechniken erreicht.
-
Es
sollte beachtet werden, dass die hierin offenbarten Prinzipien auf
Halbleiterbauelemente mit sehr geringen Abmessungen angewendet werden kann,
da hier eine unerwünschte
Zunahme der Schwellwertspannung insbesondere bei p-Kanaltransistoren
eine ausgeprägtere
Wirkung auf das Gesamtleistungsverhalten im Vergleich zu weniger
kritischen Halbleiterbauelementen ausübt. Es sollte jedoch beachtet
werden, dass die hierin offenbarten Techniken aber auch auf eine
beliebige Art von Halbleiterbauelementen angewendet werden können, die auf
der Grundlage gut etablierter CMOS-Techniken hergestellt werden,
da das höhere
Maß an
Flexibilität bei
der Bereitstellung von Gatedielektrikumsmaterialien ebenfalls vorteilhaft
im Hinblick auf eine generelle Zunahme des Leistungsverhaltens und
der Zuverlässigkeit
ausgenutzt werde kann. Des weiteren ist zu beachten, dass die folgende
Beschreibung weitere anschauliche Ausführungsformen auf eine planare Transistorkonfiguration
Bezug nimmt, da diese Art an Transistoren aktuell die wesentliche
Transistorarchitektur in komplexen integrierten Schaltungen auf
Siliziumbasis repräsentiert.
Jedoch kann das Konzept des Vorsehens eines Gatedielektrikumsmaterials
individuell für
p-Kanaltransistoren
und n-Kanaltransistoren auch auf andere Bauteilarchitekturen erweitert werden,
etwa FinFET-Architekturen, in denen das Gatedielektrikumsmaterial
auf zwei oder mehr Oberflächenbereichen
eines Halbleiterstegs gebildet wird. Sofern in der Beschreibung
und/oder den angefügten Patentansprüchen dies
nicht anders dargestellt ist, sollte die vorliegende Offenbarung
nicht auf eine spezielle planare Transistorkonfiguration eingeschränkt erachtet
werden.
-
Mit
Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche
Ausführungsformen
detaillierter beschrieben.
-
1a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit
einem Substrat 101, über
welchem eine Halbleiterschicht 103 gebildet ist. Das Substrat 101 repräsentiert
ein beliebiges geeignetes Trägermaterial,
etwa ein Halbleitermaterial, ein Halbleitermaterial in Verbindung mit
einem isolierenden Material und dergleichen. In einigen anschaulichen
Ausführungsformen
umfasst das Substrat 101 im Wesentlichen kristalline Halbleiteroberflächenbereiche
in Verbindung mit Oberflächenbereichen,
die durch ein isolierendes Material gebildet sind. Eine entsprechende
Konfiguration, in der die Halbleiterschicht 103 auf einem
isolierenden Oberflächenbereich
des Substrats 101 gebildet ist, wird als eine SOI-(Silizium-auf-Isolator-)Konfiguration
bezeichnet, während
eine Konfiguration, in der die Halbleiterschicht 103 auf
einen im Wesentlichen kristallinen Halbleitermaterial des Substrats 101 gebildet ist,
als eine „Vollsubstratkonfiguration” bezeichnet wird.
Abhängig
von den gesamten Bauteilerfordernissen repräsentiert somit das Halbleiterbauelement 100 eine
Vollsubstratkonfiguration, eine SOI-Konfiguration oder eine Mischung
aus Vollsubstrat- und SOI-Konfiguration.
Die Halbleiterschicht 103 kann eine siliziumbasierte Schicht
repräsentieren,
d. h. ein Siliziummaterial, das ebenfalls weitere Komponenten, etwa
Germanium, Kohlenstoff und geeignete Dotierstoffsorten und dergleichen
aufweist. In anderen Fällen
repräsentiert
die Halbleiterschicht 103 ein beliebiges geeignetes Material
oder eine Materialzusammensetzung, um darin und darüber einen
p-Kanaltransistor 150p und einen n-Kanaltransistor 150n zu bilden.
In der gezeigten Fertigungsphase umfasst die Halbleiterschicht 103 entsprechende
Isolationsstrukturen 102, die in Form einer flachen Grabenisolation
und dergleichen vorgesehen sein können. In der gezeigten Ausführungsform
trennt die Isolationsstruktur 102 ein aktives Gebiet 103p des
p-Kanaltransistors 150p von einem aktiven Gebiet 103n des n-Kanaltransistors 150n.
Es sollte beachtet werden, dass ein aktives Gebiet als ein Gebiet
in der Halbleiterschicht 103 zu verstehen ist, das eine
gewisse Leitfähigkeit
besitzt und das einen oder mehrere pn-Übergänge eines Transistorelements
erhält.
Zu diesem Zweck enthalten die aktiven Gebiete 103t, 103n eine
spezielle Wannen- bzw. Potentialtopfgrunddotierung, die in Verbindung
mit einer Dotierstoffsorte entgegengesetzter Leitfähigkeitsart
für entsprechende
pn-Übergänge in einer
späteren
Fertigungsphase sorgt. Somit besitzt das aktive Gebiet 103p eine
grundlegende n-Wannendotierung, während das aktive Gebiet 103n eine
grundlegende p-Dotierung aufweist. Des weiteren ist in der gezeigten
Fertigungsphase ein dielektrisches Basismaterial 151 auf
den aktiven Gebieten 103p, 103n mit einer geeigneten
Materialzusammensetzung und Dicke entsprechend den Erfordernissen
des p-Kanaltransistors 150p und des n-Kanaltransistors 150n ausgebildet.
Beispielsweise repräsentiert
das dielektrische Basismaterial 151 ein Oxid des Halbleitermaterials der
Halbleiterschicht 103, etwa ein Siliziumdioxid und dergleichen,
während
auch andere weitere Komponenten, etwa Stickstoff und dergleichen,
in das dielektrische Basismaterial 151 eingebaut sein können. Es
sollte beachtet werden, dass das dielektrische Basismaterial 151
im Wesentlichen auf die Oberfläche der
aktiven Gebiete 103p, 103n beschränkt sein kann,
während
in anderen Fällen
die Schicht 151 als eine im Wesentlichen kontinuierliche
Schicht vorgesehen ist, die sich auch über die Isolationsstruktur 102 erstreckt,
wie dies durch die gestrichelte Linie angedeutet ist. In anderen
anschaulichen Ausführungsformen
enthält
das dielektrische Basismaterial 151 Materialien mit erhöhter dielektrischer
Konstante, die auch als dielektrische Materialien mit großem ε bezeichnet
werden und die als Materialien zu verstehen sind, die eine Dielektrizitätskonstante
von ungefähr
10,0 oder höher aufweisen.
Beispielsweise sind Hafniumoxid, Zirkonoxid und dergleichen geeignete
Kandidaten für
dielektrische Materialien mit großem ε. Eine Dicke 151t der
dielektrischen Basisschicht 151 ist so festgelegt, dass
eine kombiniert Dicke für
den p-Kanaltransistor 150p in einer späteren Fertigungsphase erreicht
wird, wenn ein Gatedielektrikumsmaterial für einen Transistor 150n mit
einer vordefinierten Dicke gebildet wird. Beispielsweise liegt in
anspruchsvollen Anwendungen die Dicke 151t im Bereich von
ungefähr
0,8 nm bis 2,0 nm, wobei zu beachten ist, dass auch andere Werte
gewählt werden
können,
wenn im Allgemeinen die Gatedielektrikumsmaterialien mit einer größeren Dicke
zu verwenden sind, beispielsweise wenn ein dielektrisches Material
mit großem ε vorgesehen
wird.
-
Das
in 1a gezeigte Halbleiterbauelement 100 kann
auf der Grundlage der folgenden Prozesse hergestellt werden. Vor
oder nach dem Bilden der Isolationsstruktur 102 wird die
grundlegende Wannendotierung in den aktiven Gebieten 103p, 103n erzeugt
unter Anwendung gut etablierter Maskierungsschemata. D. h., das
aktive Gebiet 103p wird mittels einer Lackmaske abgedeckt,
während
die gewünschte
Dotierstoffsorte in das aktive Gebiet 103n implantiert
wird. Andererseits wird das aktive Gebiet 103n maskiert
und ein n-Dotierstoff wird in das aktive Gebiet 103p eingeführt. Die
Isolationsstruktur 102 wird unter Anwendung gut etablierter
Prozessschemata hergestellt, wozu Lithographietechniken, Ätztechniken,
Abscheid- und Planarisierungsprozesse gehören. Beispielsweise ist die
Isolationsstruktur 102 aus Siliziumdioxid, Siliziumnitrid
und dergleichen aufgebaut. Danach wird die Oberfläche der
Halbleiterschicht 103 für
das Bilden des dielektrischen Basismaterials 151 vorbereitet,
wozu geeignete Reinigungsprozesse unter Anwendung nasschemischer Ätzchemien,
etwa APM (Ammoniumperoxidmischung) und dergleichen gehören können. Als nächstes wird
das dielektrische Basismaterial 151 gemäß einer geeigneten Fertigungstechnik
hergestellt. Beispielsweise wird zumindest ein Teil der Schicht 151 durch
einen Oxidationsprozess gebildet, der in einem Ofen mit gut gesteuertem
sauerstoffenthaltenden Umgebung ausgeführt wird, wodurch ein langsamer
und steuerbarer Oxidationswachstumsprozess auf freiliegenden Oberflächenbereichen
der aktiven Gebiete 103p, 103n erreicht wird.
Der entsprechende Oxidationsprozess kann so gesteuert werden, dass
die gewünschte
Dicke 151t erhalten wird. Des weiteren können zusätzliche
Prozessschritte ausgeführt
werden, beispielsweise können andere
Sorten in die Schicht 151, etwa Stickstoff und dergleichen,
eingebaut werden, wenn dies durch die Gesamtprozessstrategie vorgegeben
ist. In anderen Fällen
wird eine andere geeignete Atomsorte der Oxidationsumgebung zugefügt, um die
gewünschte
Gesamtmaterialzusammensetzung zu erreichen. In noch anderen anschauli chen
Ausführungsformen wird
die Schicht 151 durch Abscheidung hergestellt, oder es
wird zumindest ein Teil der Schicht 151 durch Abscheidung
gebildet, etwa durch Abscheiden eines dielektrischen Materials mit
großem ε mittels
CVD (chemischer Dampfabscheidung). Beispielsweise wird eine dünne Oxidschicht
(nicht gezeigt) in Verbindung mit einem dielektrischen Material
mit großem ε (nicht gezeigt)
mittels eines Oxidationsprozesses und mittels eines nachfolgenden
Abscheideschrittes hergestellt.
-
1b zeigt
schematisch das Halbleiterbauelement 100 in einer weiter
fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Maske 104,
etwa eine Lackmaske und dergleichen, vorgesehen, um das aktive Gebiet 103n freizulassen,
d. h. den Bereich der Schicht 151, der darauf gebildet
ist, und um das aktive Gebiet 103p abzudecken. Des weiteren unterliegt
das Halbleiterbauelement 100 der Einwirkung einer Ätzumgebung 105,
die in Form eines nasschemischen Ätzprozesses oder eines plasmagestützten Ätzprozesses
abhängig
von der Materialzusammensetzung der Schicht 151 eingerichtet
wird. Beispielsweise können
Siliziumnitridmaterial und eine Vielzahl anderer dielektrischer
Materialien, die häufig
als ein Gatedielektrikumsmaterial verwendet werden, effizient durch
gut etablierte Ätztechniken entfernt
werden.
-
1c zeigt
schematisch das Halbleiterbauelement nach dem Ätzprozess 105 und
dem Entfernen der Maske 104 (siehe 1b). Somit
ist das aktive Gebiet 103n freigelegt, so dass es ein Gatedielektrikumsmaterial
mit einer Dicke erhalten kann, wie es für den Transistor 150n erforderlich
ist. Andererseits dient der verbleibende Teil der Schicht 151 als ein
erster Teil eines Gatedielektrikumsmaterials für den Transistor 150p,
so dass eine endgültige
Dicke erhöht
werden kann, ohne dass eine Dicke eines Gatedielektrikumsmaterials
in dem Transistor 150n beeinflusst wird. Ferner wird in
der gezeigten Fertigungsphase ein geeigneter Reinigungsprozess ausgeführt, beispielsweise
auf der Grundlage gut etablierter nasschemischer Rezepte unter Anwendung von
etwa APM (Amoniumperoxidmischung) und dergleichen. Auf diese Weise
können
Rest der vorhergehenden Fertigungsschritte und andere Teilchen und Kontaminationen
verringert werden.
-
1d zeigt
schematisch das Halbleiterbauelement 100 während eines
Prozesses 106 zur Herstellung eines dielektrischen Materials 152 auf
dem aktiven Gebiet 103n und auf dem Material 151,
das auf dem aktiven Gebiet 103p angeordnet ist. In einigen
anschaulichen Ausführungsformen
repräsentiert der
Prozess 106 einen Oxidationsprozess, wozu eine ge eignete
oxidierende Umgebung bei erhöhten
Temperaturen eingerichtet wird, um ein Oxidmaterial auf dem aktiven
Gebiet 103n aufzuwachsen und um eine Dicke des Materials 151 über dem
aktiven Gebiet 103p zu vergrößern. In diesem Falle kann
die Wachstumsrate für
die Schicht 152 über
dem aktiven Gebiet 103n und dem aktiven Gebiet 103p unterschiedliche sein
auf Grund der unterschiedlichen Anfangsbedingungen des Wachstumsprozesses,
was zu einer unterschiedlichen Dicke der jeweiligen oxidierten Bereiche
in den aktiven Gebieten 103n, 103p führen kann. Ein
entsprechender Unterschied in der Wachstumsrate kann im Voraus ermittelt
werden, so dass eine kombinierte Dicke 151s über dem
aktiven Gebiet 103p auf der Grundlage einer Dicke der Schicht 101 (siehe 1a)
in Verbindung mit einer gewünschten Dicke 152t der
Schicht 152 über
dem aktiven Gebiet 103n eingestellt werden kann. Somit
erhält
der n-Kanaltransistor 150n das Gatedielektrikumsmaterial
mit der Dicke 152t, die im Hinblick auf das Leistungsverhalten
und die Zuverlässigkeitsaspekte
dieses Transistors ausgewählt
ist, während
die kombinierte Dicke 151s im Hinblick auf eine höhere Zuverlässigkeit für den p-Kanaltransistor 150p ausgewählt ist,
wie dies zuvor erläutert
ist. In anderen anschaulichen Ausführungsformen repräsentiert
der Prozess 106 einen Abscheideprozess, um die Schicht 152 in
einer gewünschten
Zusammensetzung und Dicke vorzusehen. Beispielsweise können moderne
CVD-Prozesstechniken, ALD (Atomschichtenabscheidung) und dergleichen
eingesetzt werden, um ein gewünschtes Material
abzuscheiden, wobei auch dielektrische Materialien mit großem ε vorgesehen
werden können, wie
dies zuvor erläutert
ist. In noch anderen anschaulichen Ausführungsformen repräsentiert
der Prozess 106 eine geeignete Oberflächenbehandlung, etwa eine Oxidation
auf der Grundlage nasschemischer Mittel, eine Nitrierung und dergleichen,
wie dies zum Bereitstellen der Schicht 152 in Form eines
dielektrischen Materials für
den Transistor 150n als geeignet erachtet wird, wobei eine
Dicke des Basismaterials 151 über dem aktiven Gebiet 103p vergrößert wird.
-
1e zeigt
schematisch das Halbleiterbauelement 100 in einer weiter
fortgeschrittenen Fertigungsphase. Wie gezeigt, enthalten die Transistoren 150p, 150n eine
Gateelektrodenstruktur 153, die ein Gateelektrodenmaterial 153a aufweist,
das ein beliebiges geeignetes Material repräsentiert, etwa Polysilizium,
Polysilizium in Verbindung mit einem metallenthaltenden Material
und dergleichen, wobei dies von den Bauteilerfordernissen abhängt. Des
weiteren umfasst die Gateelektrodenstruktur 153 eine Gateisolationsschicht 153b,
die das Gateelektrodenmaterial 153a von einem Kanalgebiet 155 trennt,
das wiederum lateral von Drain- und Sourcegebieten 154 eingeschlossen
ist. Des weiteren weisen die Gatee lektrodenstruktur 153 eine
Abstandshalterstruktur 153c gemäß den gesamten Bauteilerfordernissen und
der Herstellung der Transistoren 150p, 150n angewendeten
Prozessstrategie auf. Es sollte beachtet werden, dass eine oder
beide Transistoren 150p, 150n weitere Komponenten
aufweisen können,
etwa verformungsinduzierende Quellen, um damit die gesamten elektrischen
Leistungseigenschaften eines oder beider der Transistoren 150p, 150n einzustellen.
Beispielsweise kann der Transistor 150p ein eingebettetes
Halbleitermaterial in dem aktiven Gebiet 103p aufweisen,
etwa Silizium/Germanium und dergleichen, um damit eine gewünschte Verformungskomponente
in dem Kanalgebiet 155 zu erzeugen. In ähnlicher Weise kann der Transistor 150n ein
verformtes und damit eine Verformung hervorrufendes Halbleitermaterial
in den Drain- und Sourcegebieten 154 besitzen, wodurch
eine gewünschte
Verformungskomponente, etwa eine Zugverformungskomponente in dem
benachbarten Kanalgebiet 155 erhalten wird. Der Einfachheit
halber sind derartige zusätzliche
Mechanismen und/oder Materialien zur Verbesserung des gesamten Bauteilleistungsverhaltens in 1e nicht
gezeigt. Ferner ist, wie gezeigt ist, die Gateisolationsschicht 153b des
Transistor 150n aus der Schicht 152 mit der Dicke 152t aufgebaut,
die so gewählt
ist, dass das gewünschte
elektrische Verhalten des Transistors 150n erreicht wird,
während
auch die Dotierstoffprofile und Konzentrationen in dem aktiven Gebiet 103n an
die Dicke 152t angepasst sind. Im Vergleich zu konventionellen
Strategien, in denen die Gateisolationsschichten 153b in
einem gemeinsamen Fertigungsprozess vorgesehen werden so dass die
Materialzusammensetzung und die Dicke an die Leistungskriterien
sowie an die Zuverlässigkeitskriterien
anzupassen sind, insbesondere zu p-Kanaltransistoren, ist dies in
der vorliegenden Ausführungsform
unterschiedlich. Andererseits ist die Gateisolationsschicht 153b des
Transistor 150p aus den Materialien 151 und 152 mit
der Dicke 151s aufgebaut, wodurch für eine bessere Zuverlässigkeit
im Hinblick auf die zuvor erkannten Beeinträchtigungsmechanismen gesorgt
ist, so dass das Gesamtverhalten im Hinblick auf die Schwellwertvariabilität über die
Produktlebensdauer verbessert ist. Folglich wird ein geringes Bauteilleistungsverhalten
auf Grund der größeren Dicke 151s im
Vergleich zu konventionellen Strategien kompensiert oder sogar überkompensiert durch
einen Leistungszuwachs des n-Kanaltransistors 150n und
der Möglichkeit,
kleinere Toleranzbereiche im Hinblick auf NBTI und Einprägung von
Ladungsträger
für die
p-Kanaltransistoren zu definieren, so dass insgesamt eine größere Anzahl
an Produkt mit den Transistoren 150p, 150n ein
spezielles höheres
Qualitätskriterium
erfüllen.
Somit wird die Produktionsausbeute im Hinblick auf eine spezifizierte
hohe Produktqualität
erhöht,
wobei sich ggf. auch ein höheres
Leistungsverhalten für
die Produkte ergibt.
-
Das
in 1e gezeigte Halbleiterbauelement 100 kann
auf der Grundlage der folgenden Prozesse hergestellt werden. Beginnend
von der Bauteilkonfiguration, wie sie in 1d gezeigt
ist, wird ein geeignetes Gateelektrodenmaterial oder Platzhaltermaterial
abgeschieden, beispielsweise durch gut etablierte CVD-Techniken
bei geringem Druck, wenn Polysiliziummaterial vorzusehen ist. Das
Gateelektrodenmaterial kann möglicherweise
in Verbindung mit anderen Materialien, etwa Deckmaterialien, ARC-(antireflektierende)Materialien
werden strukturiert unter Anwendung aufwendiger Lithographie- und Ätztechniken,
beispielsweise auf der Grundlage gut bekannter Prozessstrategien.
Danach wird eine geeignete Dotierstoffsorte eingeführt und
die Abstandshalterstrukturen 153c oder einzelne Abstandshalterelemente
davon werden in Verbindung zum Ausführen von Implantationsprozessen
hergestellt, um damit das gewünschte
laterale und vertikale Dotierstoffprofil für die Drain- und Sourcegebiete 154 zu schaffen.
Bei einem entsprechenden Ausheizprozess wird das endgültige Dotierstoffprofil
eingestellt, um damit die in 1e gezeigte
Bauteilkonfiguration zu erreichen. Danach wird die weitere Bearbeitung fortgesetzt,
indem beispielsweise ein Metallsilizid in den Drain- und Sourcegebieten 154 und
in den Gateelektrodenstrukturen 153 hergestellt wird, woran
sich das Abscheiden eines dielektrischen Zwischenschichtmaterials
anschließt,
um die Transistoren 150p, 150n zu passivieren.
Die entsprechende Prozesssequenz zum Vorsehen des dielektrischen
Zwischenschichtmaterials kann das Aufbringen stark verspannter dielektrischer
Materialien mit einschließen,
um damit eine gewünschte
Verformungskomponente in den Kanalgebieten 155 für eine weitere
Verbesserung des gesamten Bauteilverhaltens abhängig von den jeweiligen Prozess-
und Bauteilerfordernissen zu schaffen. Danach wird eine Kontaktstruktur hergestellt
und es werden zusätzliche
Verdrahtungsschichten, d. h. Metallisierungsschichten aufgebracht,
um die elektrischen Verbindungen zwischen den einzelnen Schaltungselementen
des Bauelements 100, etwa den Transistoren 150p, 150n,
herzustellen.
-
Mit
Bezug zu den 2a bis 2d werden nunmehr
weitere anschauliche Ausführungsformen beschrieben,
in denen die Eigenschaften eines Gatedielektrikumsmaterials, beispielsweise
dessen Dicke individuell für
p-Kanaltransistoren und n-Kanaltransistoren ohne weitere Lithographieschritte
angepasst werden.
-
2a zeigt
schematisch ein Halbleiterbauelement 200 mit einem Substrat 201, über welchem eine
Halbleiterschicht 203 ausgebildet ist. Des weiteren ist
in der gezeigten Ausfüh rungsform
eine Isolationsstruktur 202 vorgesehen, um ein aktives
Gebiet 203p für
einen p-Kanaltransistor
und ein aktives Gebiet 203n für einen n-Kanaltransistor zu
definieren. Es sollte beachtet werden, dass in anderen Fällen die Isolationsstruktur 202 in
dieser Fertigungsphase noch nicht hergestellt ist. Im Hinblick auf
die bislang beschriebenen Komponenten gelten die gleichen Kriterien,
wie sie zuvor mit Bezug zu dem Bauelement 100 erläutert sind.
Es sollte jedoch beachtet werden, dass in der gezeigten Fertigungsphase
eine Dotierstoffsorte 207a in dem aktiven Gebiet 203p vorgesehen
sein kann, um damit eine geeignete Potentialtopfdotierung zu definieren,
die die grundlegende Leitfähigkeitsart
des betrachteten Transistors vorgibt. In der gezeigten Ausführungsform
repräsentiert
die Dotierstoffsorte 207a eine n-Dotierstoffsorte, so dass das
aktive Gebiet 203p das aktive Gebiet eines p-Kanaltransistors
repräsentiert.
-
Die
Dotierstoffsorte 207a wird auf der Grundlage eines Implantationsprozesses 208 eingefügt, der
auf der Basis einer Implantationsmaske 209 ausgeführt wird,
die das aktive Gebiet 203n abdeckt, um damit das Eindringen
der Dotierstoffsorte 207a in das aktive Gebiet 203n zu
vermeiden. Die Implantationsmaske 209 wird auf der Grundlage
gut etablierter Maskierungstechniken hergestellt. Auch der Implantationsprozess 208 wird
auf der Grundlage gut etablierter Prozesstechniken durchgeführt.
-
2b zeigt
schematisch das Halbleiterbauelement 200 in einer weiter
fortgeschrittenen Fertigungsphase, d. h. nach dem Entfernen der
Maske 209 und einem entsprechenden Reinigungsprozess zum
Vorbereiten der aktiven Gebiete 203p, 203n für einen
Prozess 206a zum Herstellen eines dielektrischen Basismaterials 251.
Beispielsweise repräsentiert
der Prozess 206a einen Oxidationsprozess unter Anwendung
erhöhter
Temperaturen in Verbindung mit einer oxidierenden Umgebung, einer
nasschemischen Oxidationsumgebung und dergleichen. In anderen Fällen wird
zusätzlich
oder alternativ zu einem Oxidationsprozess eine andere Oberflächenbehandlung
eingesetzt, um die gewünschte
Materialzusammensetzung der Schicht 251 zu erhalten. In
weiteren Fällen
wird zusätzlich
oder alternativ zu einem Oxidationsprozess oder einer anderen Oberflächenbehandlung
ein Abscheideprozess ausgeführt,
um die Schicht 251 mit der Materialzusammensetzung und einer
Dicke zu schaffen, wie dies für
die weitere Bearbeitung des Bauelements 200 erforderlich
ist. In diesem Falle kann die Materialschicht 251 oder
zumindest ein Teil davon auch über
der Isolationsstruktur 202 gebildet werden. In einigen
anschaulichen Ausführungsformen
wird eine Dicke 251t der Schicht 251 entsprechend ähnlicher
Kriterien eingestellt, wie sie zuvor mit Bezug zu der Schicht 151 und
der Dicke 151t erläutert
sind. D. h., die Dicke 251t repräsentiert eine Basisdicke, die
in einer späteren
gewissen Fertigungsphase über
dem aktiven Gebiet 203p vergrößert wird, um damit die endgültig gewünschte Dicke zu
erreichen, während
gleichzeitig eine geringere Dicke über dem aktiven Gebiet 203n geschaffen
wird.
-
2c zeigt
schematisch das Halbleiterbauelement 200 während eines
weiteren Implantationsprozesses 210, der auf Grund einer
Maske 211 ausgeführt
wird, die das aktive Gebiet 203p abdeckt, während das
aktive Gebiet 203 freiliegt. Während des Implantationsprozesses 210 wird
eine geeignete Dotierstoffsorte 207b eingeführt, um
eine gewünschte
grundlegende Potentialtopfdotierung für das aktive Gebiet 203n zu
definieren, während
in diesem Falle eine p-Dotierstoffsorte eingeführt wird, um einen n-Kanaltransistor
in und über
dem aktiven Gebiet 203n herzustellen.
-
2d zeigt
schematisch das Halbleiterbauelement 200 während eines Ätzprozesses 205,
der auf der Grundlage einer Ätzumgebung
eingerichtet wird, die zum selektiven Entfernen des Materials der Schicht 251 gestaltet
ist. Der Ätzprozess 205 kann auf
der Grundlage der Maske 211 ausgeführt werden, wodurch ein zusätzlicher
Lithographieprozess vermieden wird, um damit unterschiedliche Gatedielektrika über den
aktiven Gebieten 203p, 203n zu schaffen. Nach
dem Ätzprozess 205,
der unter Anwendung gut etablierter Ätztechniken ausgeführt werden kann,
wie dies zuvor auch beschrieben ist, wird die Maske 211 entfernt
und es wird ein geeigneter Reinigungsprozess ausgeführt, um
das Bauelement 200 für
einen weiteren Prozess zur Herstellung eines Gatedielektrikumsmaterials
vorzubereiten.
-
2e zeigt
schematisch das Bauelement 200 während eines Prozesses 206,
der zum Vorsehen eines Gatedielektrikumsmaterials 252 gestaltet ist.
Wie zuvor erläutert
ist, kann der Prozess 206 eine Nitrierung und dergleichen
repräsentieren,
möglicherweise
in Verbindung mit einem Abscheideprozess. In anderen Fällen enthält der Prozess 206 einen
oder mehrere Abscheideschritte ohne weitere Oberflächenbehandlungsprozesse.
Somit kann das Gatedielektrikumsmaterial 252 mit einer
gewünschten
Dicke und einer Materialzusammensetzung gemäß den gesamten Bauteilerfordernissen
für Transistoren
aufgebracht werden, die in und über
den aktiven Gebieten 203p, 203n zu bilden sind.
Auf der Grundlage der Bauteilkonfiguration, wie sie in 2e gezeigt
ist, kann die weitere Bearbeitung fortgesetzt werden, wie dies beispielsweise
mit Bezug zu dem Bauelement 100 beschrieben ist.
-
Folglich
kann eine unterschiedliche Dicke und/oder Materialzusammensetzung
eines Gatedielektrikumsmaterials für n-Kanaltransistoren und p-Kanaltransistoren
geschaffen werden, ohne dass weitere Lithographieschritte erforderlich
sind, indem der Prozess zum Bilden der grundlegenden Dotierung mit
dem Prozess zur Herstellung von Gatedielektrikumsmaterialien mit
unterschiedlicher Dicke oder anderen Eigenschaften kombiniert wird.
-
Mit
Bezug zu den 3a bis 3d werden nunmehr
weitere anschauliche Ausführungsformen beschrieben,
in denen Gatedielektrikumsmaterialien mit mehr als zwei unterschiedlichen
Dicken vorgesehen werden.
-
3a zeigt
schematisch ein Halbleiterbauelement 300 mit einem Substrat 201, über welchem eine
Halbleiterschicht 303 gebildet ist, die mehrere Isolationsstrukturen 302 aufweist.
Im Hinblick auf diese Komponenten gelten die gleichen Kriterien,
wie sie zuvor mit Bezug zu den Bauelementen 100 und 200 erläutert sind.
Des weiteren umfasst das Halbleiterbauelement 300 ein erstes
Bauteilgebiet 320a, das im Allgemeinen ein Gatedielektrikumsmaterial mit
größerer Dicke
erfordert. Ferner ist ein zweites Bauteilgebiet 320b vorgesehen,
in welchem Transistorelemente mit hohem Leistungsverhalten herzustellen
sind, etwa Transistoren, die in geschwindigkeitskritischen Signalpfaden
und dergleichen erforderlich sind. Es sollte beachtet werden, dass
in anspruchsvollen Halbleiterbauelementen häufig unterschiedliche Bauteilbereiche
eine unterschiedliche Konfiguration der Transistoren erfordem und
insbesondere von deren Gatedielektrikumsmaterialien. Beispielsweise
werden die Bauteilgebiete 320a, 320b mit einer
unterschiedlichen Betriebsspannung betrieben, wodurch insgesamt
eine höhere
Stabilität und
eine Spannungsfestigkeit entsprechender Gatedielektrikumsmaterialien
erforderlich ist. In anderen Fällen
ist das Transistorleistungsverhaltenin dem Gebiet 320a weniger
kritisch, während
andererseits eine erhöhte
Schwellwertstabilität
erforderlich ist, beispielsweise wenn das Gebiet 320a statische RAM-Bereiche
(Speicher mit wahlfreiem Zugriff) enthält, wie dies in modernen Mikroprozessoren
der Fall ist. Ferner ist in der gezeigten Fertigungsphase ein erstes
Basismaterial 351a auf aktiven Gebieten 303p, 303n des
Bauteilgebiets 320a gebildet. Das erste Basismaterial 351a ist
etwa aus zwei unterschiedlichen Materialschichten aufgebaut oder
enthält
ein kontinuierliches Material mit einer größeren Dicke im Vergleich zu
einem zweiten Basismaterial 351b, das auf aktiven Gebieten 303p, 303n des
zweiten Bauteilgebiets 320b ausgebildet ist. Beispielsweise
repräsentieren
die Basismaterialien 351a, 351b oxidbasierte Materialien
und dergleichen, wie dies auch zuvor für die Basismaterialien 151 und 152 erläutert ist.
-
Das
in 3a gezeigte Halbleiterbauelement 300 kann
auf der Grundlage der folgenden Prozesse hergestellt werden. Nach
dem Bilden der aktiven Gebiete 303p, 303n in dem
ersten und dem zweiten Bauteilgebiet 320a, 320b und
nach dem Herstellen der Isolationsstruktur 302a wird ein
dielektrisches Material, beispielsweise durch Oxidation hergestellt
und wird selektiv von dem zweiten Bauteilgebiet 320b unter
Anwendung geeignet gestalteter Photomasken abgetragen. Als nächstes wird
ein weiteres dielektrisches Material gebildet, beispielsweise durch
Oxidation und dergleichen, wodurch die Schicht 351b mit
einer geringeren Dicke in dem Bauteilgebiet 320b geschaffen
wird, während
eine Dicke des verbleibenden Teils des zuvor hergestellten dielektrischen
Materials erhöht
wird, wodurch das erste Basismaterial 351h mit der gewünschten
größeren Dicke
bereitgestellt wird.
-
3b zeigt
schematisch das Halbleiterbauelement 300 in einem weiter
fortgeschrittenen Fertigungsstadium. In der gezeigten Ausführungsform
ist eine Maske 304, etwa eine Lackmaske, vorgesehen, um
einen Teil des ersten Bauteilgebiets 320a und des zweiten
Bauteilgebiets 320b freizulassen, während entsprechende Bereiche
des ersten und des zweiten Bauteilgebiets 320a, 320b während eines Ätzprozesses 305 abgedeckt
sind. In der gezeigten Ausführungsform
sind unterschiedliche Dickenwerte für die dielektrischen Materialien
von p-Kanaltransistoren und n-Kanaltransitoren in dem ersten und
dem zweiten Bauteilgebiet 320a, 320b erforderlich.
In diesem Falle lässt
die Maske die aktiven Gebiete 303n in dem ersten und dem
zweiten Bauteilgebiet 320a, 320b frei, die entsprechende
n-Kanaltransistoren
repräsentieren.
In anderen anschaulichen Ausführungsformen
(nicht gezeigt), trägt
die Maske 304 das gesamte Gebiet 320a ab, wenn
eine entsprechende Differenz in der Dicke in dem ersten Bauteilgebiet 320a nicht
gewünscht
ist. Der Ätzprozess 305 wird auf
der Grundlage eines geeigneten Ätzrezepts
ausgeführt,
wie dies auch zuvor beschrieben ist.
-
3c zeigt
schematisch das Halbleiterbauelement 300 nach dem Ätzprozess 305 und
nach dem Entfernen der Ätzmaske 304.
Somit ist in dem zweiten Bauteilgebiet 320b das aktive
Gebiet 303n freigelegt, während die Schicht 351b über dem
aktiven Gebiet 303p beibehalten wird. In dem ersten Bauteilgebiet 320a bleibt
das zuvor hergestellte erste dielektrische Basismaterial 351a über dem
aktiven Gebiet 303p erhalten, während ein Material 351c über dem
aktiven Gebiet 303n auf Grund des Ätzprozesses 305 gebildet
ist. D. h., auf Grund der anfänglich
größeren Dicke
des Materials 351a tritt eine Verringerung der Dicke auf,
ohne dass im Wesentlichen das aktive Gebiet 303n in dem
ersten Bauteilgebiet 320a freigelegt wird. Abhängig von
den gesamten Bauteilerfordernissen ist eine Dicke der Schicht 351c größer oder
kleiner als eine Dicke der Schicht 351b. D. h., falls gewünscht ist
die endgültige
Dicke des Gatedielektrikumasmaterials über dem aktiven Gebiet 303n in
dem ersten Bauteilgebiet 320a kleiner als eine endgültige Dicke
eines p-Kanaltransistors des zweiten Bauteilgebiets 320b,
während
in anderen Fällen
die endgültig
erreichte Dicke des Gatedielektrikumsmaterials des n-Kanaltransistors
in dem ersten Bauteilgebiet 320a größer ist als eine endgültige Dicke
des Gatedielektrikumsmaterials des p-Kanaltransistors in dem zweiten
Bauteilgebiet 320b.
-
3d zeigt
schematisch das Halbleiterbauelement 300 in einem weiter
fortgeschrittenen Herstellungsstadium. D. h., ein weiteres dielektrisches Material 352 ist
in dem ersten und dem zweiten Bauteilgebiet 320a, 320b ausgebildet,
wodurch ein Unterschied in den aktiven Gebieten 303p, 303n in
den Bauteilgebieten 320a, 320b erreicht wird.
D. h., das Gatedielektrikumsmaterial 352 definiert ein dritte Dicke 352t über den
aktiven Gebieten 303n des zweiten Bauteilgebiets 320b,
wodurch ein besseres Transistorleistungsverhalten eines n-Kanaltransistors möglich ist,
wie dies zuvor erläutert
ist. In ähnlicher Weise
definiert über
dem aktiven Gebiet 303p des zweiten Bauteilgebiets 320b das
Material 352 in Verbindung mit dem Material 351b eine
Dicke 351s, um damit eine erhöhte Zuverlässigkeit eines p-Kanaltransistors
zu erreichen. In dem aktiven Gebiet 303n des ersten Bauteilgebiets 320a definiert
das Material 352 in Verbindung mit dem Material 351c,
eine Dicke 352s, die größer oder
kleiner als die Dicke 351s, wie dies zuvor erläutert ist.
Somit wird eine moderate Leistung für einen n-Kanaltransistor in
dem ersten Bauteilgebiet 320a erreicht. Des weiteren definiert das
Material 352 in Verbindung mit dem Material 351a eine
vierte Dicke 351r, die für p-Kanaltransistoren in dem
Bauteilgebiet 320a geeignet ist. Auf der Grundlage der
unterschiedlichen Dickenwerte in dem ersten und dem zweiten Bauteilgebiet 320a, 320b wird
die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken
fortgesetzt, um entsprechende Transistorelemente in und über den
aktiven Gebieten 303p, 303n zu bilden. Somit kann
eine individuelle Anpassung eines Gatedielektrikumsmaterials für p-Kanaltransistoren
und n-Kanaltransistoren auf der Grundlage einer Bauteilkonfiguration
erreicht werden, die an sich eine unterschiedliche Art und/oder
Dicke eines Gatedielektrikumsmaterials in unterschiedlichen Bauteilgebieten
erfordert.
-
Es
gilt also: Die vorliegende Offenbarung stellt Techniken und Halbleiterbauelemente
bereit, in denen p-Kanaltransistoren und n-Kanaltransistoren ein
Gatedielektrikumsmaterial mit unterschiedlicher Dicke erhalten,
um damit individuell das gesamte Bauteilleistungsverhalten und die
Zuverlässigkeit einzustellen.
In einigen anschaulichen Ausführungsformen
erhalten p-Kanaltransistoren ein dielektrisches Material mit größerer Dicke
im Vergleich zu n-Kanaltransistoren, um damit die Auswirkungen von Beeinträchtigungsmechanismen,
etwa der negativen Vorspannung in entsprechender Schwellwertsinstabilität und dem
Einprägen
energiereicher Ladungsträger
zu verringern, ohne dass das Leistungsverhalten von n-Kanaltransistoren
negativ beeinflusst wird oder dieses sogar verbessert wird, da eine
geringere Dicke im Vergleich zu konventionellen Strategien vorgesehen
werden kann. Dies wird erreicht, indem ein zusätzlicher Lithographieschritt
zum selektiven Vorsehen der Bedingungen für Gatedielektrikumsmaterialien
mit unterschiedlicher Dicke ausgeführt wird, beispielsweise durch
Entfernen eines Teils eines zuvor hergestellten Basismaterials und
nachfolgendes Hinzufügen
eines weiteren Gatedielektrikumsmaterials. In anderen Fällen (nicht
gezeigt) wird die Wachstumsrate eines Oxidationsprozesses selektiv
für p-Kanaltransistoren
und n-Kanaltransistoren eingestellt, indem beispielsweise ein Implantationsprozess ausgeführt wird
oder eine andere Oberflächenbehandlung
durchgeführt
wird, die zu einer unterschiedlichen Diffusionsrate und damit Oxidationsrate
führt. Das
Prinzip des Vorsehens einer zusätzlichen
Lithographiemaske für
das individuelle Anpassen der Dicke des Gatedielektrikumsmaterials
für p-Kanaltransistoren
und n-Kanaltransistoren kann mehr als ein mal angewendet werden,
um die Dickenverteilung für p-Kanaltransistoren
und n-Kanaltransistoren über
ein spezifiziertes Bauteilgebiet hinweg zu „verfeinern”. D. h.,
insbesondere leistungsorientierte n-Kanaltransistoren erhalten ein
sehr dünnes
Gatedielektrikumsmaterial, während
andere geschwindigkeitskritische n-Kanaltransistoren eine moderat
dünne Gatedielektrikumsschicht
erhalten, jedoch mit einer leicht größeren Dicke im Vergleich zu
den kritischen Transistoren. Andererseits erhalten die p-Kanaltransistoren eine
größere Dicke
und zeigen daher eine erhöhte Zuverlässigkeit,
wie dies zuvor erläutert
ist. Wenn eine weitere Verfeinerung erforderlich ist, können weitere
Lithographieprozesse ausgeführt
werden. In anderen anschaulichen Ausführungsformen wird eine individuelle
Einstellung der Dicke von Gatedielektrikumsmaterialien für p-Kanaltransistoren
und n-Kanaltransistoren
auf der Grundlage eines Maskierungsschemas erreicht, wie es auch
zum Bilden der grundlegenden Potentialtopfdotierung in den jeweiligen
aktiven Gebieten angewendet wird. Somit kann ein sehr effizienter
Gesamtfertigungsablauf erreicht werden, wobei dennoch eine erhöhte Zuverlässigkeit für p-Kanaltransistoren
geschaffen wird, ohne dass im Wesentlichen das Leistungsverhalten
von n-Kanaltransistoren beeinträchtigt
wird oder das Leistungsverhalten sogar verbessert wird.
-
Weitere
Modifizierungen und Variationen der vorliegenden Offenbarung werden
für den
Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese
Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann
die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung
zu vermitteln. Selbstverständlich
sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten
Ausführungsformen
zu betrachten.