DE102008014295A1 - Resistiver Speicher und Verfahren - Google Patents

Resistiver Speicher und Verfahren Download PDF

Info

Publication number
DE102008014295A1
DE102008014295A1 DE102008014295A DE102008014295A DE102008014295A1 DE 102008014295 A1 DE102008014295 A1 DE 102008014295A1 DE 102008014295 A DE102008014295 A DE 102008014295A DE 102008014295 A DE102008014295 A DE 102008014295A DE 102008014295 A1 DE102008014295 A1 DE 102008014295A1
Authority
DE
Germany
Prior art keywords
fin
memory
contact area
memory device
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008014295A
Other languages
English (en)
Other versions
DE102008014295B4 (de
Inventor
Michael Kund
Christian Pacha
Tim Schoenauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Qimonda AG filed Critical Infineon Technologies AG
Publication of DE102008014295A1 publication Critical patent/DE102008014295A1/de
Application granted granted Critical
Publication of DE102008014295B4 publication Critical patent/DE102008014295B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Speichervorrichtung (100) weist einen Multi-Gate-Feldeffekttransistor (115) (MuGFET) mit einer Finne (120) und einem Kontaktbereich auf. Ein programmierbares Speicherelement (110) stößt an den Finnenkontaktbereich an.

Description

  • Programmierbare resistive Speicher oder Widerstandsspeicher, wie z. B. Phasenwechselspeicher mit wahlfreiem Zugriff (PC-RAM, Phase Change Random Access Memory), Brückenleiterspeicher mit wahlfreiem Zugriff (CB-RAM, Conductive Bridge Random Access Memory, resistive Speicher mit wahlfreiem Zugriff (R-RAM, Resistive Random Access Memory, Nanospeicher mit wahlfreiem Zugriff (N-RAM, Nano-Random Access Memory) oder oxydische resistive Speicher (OX-RAM, Oxide-Resistive Memory), werden als vielversprechende Kandidaten für zukünftige nicht flüchtige Speicher angesehen. Sie können aufgrund ihres geringen Energieverbrauchs im Betrieb und ihrer geringen Integrationskosten in Technologieplattformen für Metalloxidhalbleiterfeldeffekttransistoren (MOSFET) mit planarem Bulk bzw. Substrat integriert werden, da sie nur wenige Schritte für ein Ausbilden erfordern.
  • Derzeitige Prototypen von programmierbaren resistiven RAMs können auf herkömmlichen MOSFETs mit planarem Bulk bzw. Substrat basieren, wobei das resistive Speicherelement typischerweise als mehrere Schichten über einem Kontaktloch in einer vertikalen Art und Weise realisiert ist. Programmierbare resistive Speicherzellen können als eigenständige Speicher oder als eingebettete Speicher innerhalb einer CMOS-Logiktechnologie verwendet werden, um eine nicht flüchtige Datenspeicherung in Anwendungen, wie z. B. Fahrzeugmikrokontrollern, frei programmierbaren logischen Anwendungen (Field Programmable Gate Arrays) und Kommunikations-ICs, zu ermöglichen.
  • Obwohl eine Speicherzellengröße eine Vorzugsschlüsselgröße für eigenständige Speicher ist, ist die Möglichkeit einer einfachen und kostengünstigen Integration der resistiven Speicherzelle auf einer Oberseite einer CMOS-Logiktechnologie von großer Bedeutung. Ein Nachteil des derzeitigen Ansatzes ist, dass die vertikale Herstellung eines programmierbaren Volumens des resistiven Speichermaterials zwischen den Metallisierungsschichten togologische Höhendifferenzen in Bereichen mit resistiven Speichern und Bereichen ohne resistive Speicher erzeugt, wo CMOS-Schaltkreise realisiert werden.
  • Im Fall eines PC-RAM wird das programmierbare Volumen zwischen einer Heiz- und einer Oberelektrode angeordnet. Die se topologischen Höhendifferenzen sind bei einer Herstellung von CMOS-Schaltkreisen mit typischerweise sechs bis neun Metallschichten ungewünscht. Über dies bestimmt die Größe des programmierbaren Volumens eine Schreibgeschwindigkeit und einen benötigten Strom sowie die Größe eines Rücksetzstroms. Für eine hohe Leistung und einen Betrieb mit niedrigem Energieverbrauch ist es wünschenswert, das programmierbare Volumen anhand gewünschter Schreibgeschwindigkeiten und Stromanforderungen zu minimieren.
  • Gemäß der vorliegenden Erfindung wird eine Speichervorrichtung nach Anspruch 1, Anspruch 7, Anspruch 12 oder Anspruch 16 und ein Verfahren eines Interagierens mit einem resistiven Speicher nach Anspruch 21 bereitgestellt. Die abhängigen Ansprüche definieren Ausführungsformen der Erfindung.
  • 1 ist eine perspektivische Blockdarstellung einer Speicherzelle mit einem resistiven Speicherelement mit einer Mulit-Gate-Feldeffekttransistor-Auswahlvorrichtung gemäß einer Beispielausführungsform.
  • 2 ist eine Ansicht von oben der Speicherzelle der 1 gemäß einer Beispielausführungsform.
  • 3 ist ein Beispielschaltdiagramm der Speicherzelle der 1.
  • 4 ist eine Ansicht von oben einer alternativen Speicherzelle mit einer Multi-Gate-Feldeffekttransistor-Auswahlvorrichtung mit mehreren Finnen gemäß einer Beispielausführungsform.
  • 5 ist eine Ansicht von oben eines alternativen Kontakts mit einem resistiven Speicherelement gemäß einer Beispielausführungsform.
  • 6 ist eine Ansicht von oben eines weiteren alternativen Kontakts mit einem resistiven Speicherelement gemäß einer Beispielausführungsform.
  • 7 ist eine Perspektivansicht eines alternativen Kontakts mit einem resistiven Speicherelement gemäß einer Beispielausführungsform.
  • 8 ist eine Perspektivansicht eines weiteren alternativen Kontakts mit einem resistiven Speicherelement gemäß einer Beispielausführungsform.
  • 9 ist eine Blockdarstellung, welche eine Anordnung von Speicherzellen mit entsprechenden Wortleitungen und Bitleitungen gemäß einer Beispielausführungsform darstellt.
  • In der nachfolgenden Beschreibung wird Bezug auf die beigefügten Zeichnungen genommen, welche einen Bestandteil dieser ausbilden und in welchen in Form einer Darstellung spezielle Ausführungsformen gezeigt sind, welche ausgeführt werden können. Diese Ausführungsformen werden ausreichend genau beschrieben, um einem Fachmann zu ermöglichen, die Erfindung auszuführen, und es ist klar, dass weitere Ausführungsformen verwendet werden können, und dass strukturelle, logische und elektrische Änderungen ausgeführt werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Die nachfolgende Beschreibung von Beispielausführungsformen soll daher nicht in einem beschränkenden Sinn aufgefasst werden und der Umfang der vorliegenden Erfindung ist durch die beigefügten Ansprüche definiert.
  • Eine Speicherzelle weist ein resistives Speicherelement auf, welches mit einer Finne einer Multi-Gate-Feldeffekttransistor-Auswahlvorrichtung (MuGFET) verbunden ist. Als ein programmierbares resistives Speicherelement wird im Allgemeinen ein Element angenommen, dessen Widerstand zwischen zwei Zuständen geändert werden kann und dann durch ein Interagieren mit der Finne der MuGFET-Auswahlvorrichtung gemessen werden kann. Der Widerstand wird typischerweise durch Anwenden eines Schreib- oder Rücksetzstromes, welcher durch das programmierbare Volumen der Speicherzelle fließt, geändert und dann von einem niedrigeren Strom gelesen. Bei einem programmierbaren Volumen, welches auf einem PC-RAM basiert, wird ein Erhitzen des Volumens verwendet, um einen Widerstand zu ändern, z. B. durch Zuführen eines Stromes oder einer Spannung. Andere Arten von resistiven Speicherelementen können auf unterschiedliche Arten im Einklang mit ihren Eigenschaften programmiert werden. Unterschiedliche Ausführungsformen werden beschrieben, welche unterschiedliche Arten von resistiven Speicherelementen, unterschiedliche Finnenquerschnitte und eine Anordnung derartiger Elemente aufweisen, welche Wortleitungen und Bitleitungen aufweist, um eine nicht flüchtige Speicheranordnung mit wahlfreiem Zugriff bereitzustellen.
  • 1 ist eine perspektivische Blockdarstellung einer Beispielspeicherzelle 100 mit einem resistiven Speicherelement 110 mit einer Multi-Gate-Feldeffekttransistor-Auswahlvorrichtung (MuGFET) 115 gemäß einer Beispielausführungsform. Die MuGFET-Auswahlvorrichtung 115 kann aus einem einzelnen n-Typ oder p-Typ Finnentransistor ausgebildet sein, welcher einen Körper 120 aufweist, welcher auch als eine Finne (Fin) 120 bezeichnet wird. Die Finne kann auf einer isolierenden Fläche 122 eines Substrats 124 derart ausgebildet sein, dass der MuGFET von dem Substrat 124 elektrisch isoliert ist. Die isolierende Fläche kann ein verdecktes Oxyd oder eine andere isolierende Schicht 122 über einem Siliziumsubstrat oder einem anderen Halbleitersubstrat 124 sein. Ein Gate-Dielektrikum 130 kann über der Oberseite und an den Seiten der Halbleiterfinne 120 ausgebildet sein. Eine Gate-Elektrode 135 kann über der Oberseite und an den Seiten des Gates-Dielektrikums 130 ausgebildet sein und kann eine Metallschicht aufweisen. Die Gate-Elektrode 135 kann mit einer Wortleitung für die Speicherzelle 100 gekoppelt sein. Ein Source-Bereich 140 und ein Drain-Bereich 145 können in der Halbleiterfinne 120 an jeder Seite der Gate-Elektrode 135 ausgebildet sein und können sich seitlich in verschiedenen Ausführungsformen erstrecken, um größer als die Finne 120 unter der Gate-Elektrode 135 zu sein.
  • Die Finne 120 weist eine obere Fläche 150 und seitlich gegenüberliegende Seitenwände 155 auf. Die Halbleiterfinne weist eine Höhe oder Dicke T und eine Breite W auf. Die Gate-Breite eines einzelnen Finnen-MuGFET-Transistors ist gleich der Summe der Gate-Breiten eines jeden der drei Gates, welche auf dem Halbleiterkörper ausgebildet sind, oder gleich T + W + T, wodurch eine hohe Verstärkung bereitgestellt wird. Spezielle Realisierungen eines MuGFET können eine dickere Isolierschicht auf der oberen Fläche 150 und eine dünnere Isolierschicht an den Seitenwänden 120 derart aufweisen, dass der Stromfluss auf der oberen Fläche unterdrückt werden kann und die Gate-Breite näherungsweise 2T beträgt. Diese Variante des MuGFET wird als ein FinFET bezeichnet. Ein Ausbilden des Transistors auf einem Isolator 122 kann eine bessere Rauschisolation zur Folge haben. Ein Ausbilden auf dem Isolator stellt eine Isolation zwischen Vorrichtungen bereit und somit eine bessere Rauschisolation. Es verringert ferner den Bedarf an mehreren großen Wannenbereichen, um Leckströme zu verringern, was ferner zu einem verringerten Grundflächenbedarf führt. Da das Gate zwei oder mehr Seiten der Finne oder des Kanals durchläuft, führt dies zu kleineren Sperrströmen und höheren Schaltströmen aufgrund der dreidimensionalen Natur des MuGFETs als bei früheren Bulk-CMOS-Vorrichtungen. Kleine Sperrströme sind gewünscht, um einen geringen gesamten Stromverlust in einer großen Speicheranordnung zu erreichen. Höhere Schaltströme ermöglichen einen schnellen Speicherbetrieb.
  • Die Finne 120 stößt an oder kontaktiert das resistive Speicherelement 110 mit einem Kontaktbereich, welcher ihrer Querschnittsfläche von T × W entspricht. In einer Ausführungsform befindet sich das Speicherelement 110 an einer Schnittstelle zwischen der Finne 120 und einem Kontaktblock 160, welcher aus Silizium oder einem anderen Material gebildet ist. Ein programmierbarer Volumenabschnitt des Speicherelements 110 stößt an den Kontaktbereich an dem distalen Ende der Finne 120. Gemäß einer Ausführungsform wird der programmierbare Volumenabschnitt und sein Flächenbereich in Kontakt mit der Finne 120 klein gehalten, um die Stromdichte, welche zu dem programmierbaren Volumenabschnitt für ein Schreiben und ein Zurücksetzen anzulegen ist, zu erhöhen.
  • Der Kontaktblock 160 dient als eine Anschlussfläche für ein Kontaktloch. Ein weiterer Kontaktblock 165 ist mit der Source 140 gekoppelt. Der Kontaktblock 165 kann in einer Ausführungsform auch mit Masse gekoppelt sein. Die Auswahlvorrichtung 115 und das resistive Speicherelement 110 sind somit in einer seitlichen Art und Weise angeordnet. Der Vorteil dieser seitlichen Anordnung des resistiven Speicherelements 110, welches an eine MuGFET-Zugriffsvorrichtung anstösst, ist, dass ein kleines programmierbares Volumen erreicht wird, da der Drain der Finne bereits typischerweise sehr kleine Abmessungen wie z. B. T = 18 – 80 nm und W = 5 – 80 nm aufweist. Zusätzlich wird die gesamte Speicherzelle unterhalb der ersten Metallisierungsebene hergestellt und somit werden Stufenhöhendifferenzen vermieden.
  • Der Kontaktbereich des Endes der Finne 120, welche gegen den programmierbaren Volumenabschnitt des resistiven Speicherelements 110 stößt, ist verhältnismäßig klein und wird durch die Finnenbreite und Finnenhöhe an dem Ende der Finne bestimmt. Derzeit stellen Finnenbreiten von näherungsweise 10 – 30 nm oder größer und Finnenhöhen zwischen näherungsweise 10 – 80 nm die Möglichkeit bereit, einen Strom ohne Schwierigkeiten oder erhöhte Zusatzkosten zu einem sehr kleinen programmierbaren Volumen zu führen, wo der Querschnitt der Finne das Speicherelement 110 kontaktiert. Die Finnenbreite und -höhe kann in weiteren Ausführungsformen weiter verändert sein.
  • Ein Herstellen der resistiven Speicherzelle wird durchgeführt nachdem die MuGFET-Vorrichtungen hergestellt sind und bevor die Finne und die Kontaktflächen siliziert werden. Üblicherweise können die Drain- und Sourcebereiche eines MuGFETs siliziert werden, d. h., dass Silizium außerhalb des Kanals und der Abstandsregion wird in ein Metallsilizid wie z. B. CoSi, TiSi oder NiSi oder andere Silizide umgesetzt, um den parasitären Vorrichtungswiderstand zu verringern. Um den resistiven Speicher in einer Ausführungsform zu realisieren, wird eine kleine Lücke zwischen dem MuGFET-Drain-Bereich 145 und dem Kontaktbereich 160 geätzt. Nach dem Ätzen wird in dieser Lücke ein Material lokal abgeschieden, welches die gewünschte resistive Schaltwirkung aufweist. Unnötiges Material außerhalb des Kontaktbereiches kann unter Verwenden eines weiteren Lithographie- und Ätzverfahrens entfernt werden. Weitere Verfahren können auch verwendet werden, um das resistive Speicherelement zu realisieren.
  • Gemäß einer Ausführungsform kann das programmierbare Volumen des resistiven Speicherelements 110 ein Phasenwechselspeicher mit wahlfreiem Zugriff (PC-RAM, Phase Change Random Access Memory), ein Brückenleiterspeicher mit wahlfreiem Zugriff (CB-RAM, Conductive Bridge Random Access Memory), ein resistiver Speicher mit wahlfreiem Zugriff (R-RAM, Resistive Random Access Memory), ein Nanospeicher mit wahlfreiem Zugriff (NRAM, Nano- Random Access Memory), ein oxydischer resistiver Speicher (OX-RAM, Oxide Resistive Memory) oder eine andere Art eines programmierbaren Volumens sein. Gemäß einer Ausführungsform kann das PC-RAM aus Chalcogenid-Gemischen ausgebildet sein. Weitere Speicherelemente, welche verändert werden können, wie z. B. durch Anwenden verschiedener Ströme programmiert oder geändert werden können, können auch verwendet werden. Die MugFET-Auswahlvorrichtungsfinne 120 stellt die Möglichkeit bereit, hohe Ströme in einem kleinen Querschnitt zu liefern, was die Arten von programmierbaren resistiven Speicherlementen, welche verwendet werden können, erweitern kann.
  • 2 ist eine Ansicht von oben der Speicherzelle 100 der 1 gemäß einer Beispielausführungsform. Der programmierbare Volumenabschnitt 125 des Speicherelements 110 stößt an den Kontaktbereich an dem Ende der Finne 120. 2 weist ferner eine Anschlussfläche oder einen Kontaktblock 210 auf, welcher mit dem Gate 135 gekoppelt sein kann und als ein Kontakt zu einer Wortleitung dient.
  • 3 ist ein Beisielschaltkreisdiagramm der Speicherzelle der 1. Die MuGFET-Auswahlvorrichtung 115 ist in dieser Ausführungsform in Reihe mit einem resistiven Speicherelement 110 gekoppelt, welches dann mit einer Bitleitung 310 gekoppelt ist. In diesem Beispiel ist der resistive Speicher an dem Drain-Kontakt des MuGFET angeordnet, während der MuGFET-Source-Kontakt mit Masse verbunden ist. Während einem Lese- und einem Schreibvorgang fließt ein Strom von der Bitleitung 310 durch den resistiven Speicher 110 und den MuGFET 115 nach Masse 315.
  • 4 ist eine Ansicht von oben einer alternativen Speicherzelle 400 mit einer Multi-Gate-Feldeffekttransistor-Auswahlvorrichtung mit mehreren Finnen gemäß einer Beispielausführungsform. Gemäß einer Ausführungsform wird ein MuGFET mit einer Doppelfinne 410, 412 als eine Zugriffs- oder Auswahlvorrichtung verwendet. Die Doppelfinnen sind mit einer erweiterten Einzelfinne 420 gekoppelt, welche einen Querschnitt aufweist, welcher einen programmierbaren Volumenabschnitt 423 eines Speicherelements 425 kontaktiert. Die Doppelfinnen 410 und 412 werden von einem gemeinsamen Gate 430 gesteuert, welches mehrere Ebenen der beiden Finnen, wie z. B. beide Seiten und eine obere Fläche der Finnen, überquert. Diese Anordnung erhöht durch die Verwendung von zwei Finnen einen Transistorsteuerstrom und stellt den Strom von beiden einem gewünschten Querschnittsbereichkontakt der einzelnen Finne mit dem programmierbaren Volumenabschnitt 423 des Speicherelements 425 bereit. Die Verwendung mehrerer Finnen ermöglicht eine Veränderung einer Schreibzeit, eines Schreibstroms und eines Rücksetzstroms. Transistorparameter können durch Auswählen von einer, zwei oder mehr Finnen verändert werden, um die gewünschten Ströme für spezielle PC-RAM, CB-RAM, R-RAM, NRAM, OX-RAM Materialien einzuhalten.
  • 5 ist eine Ansicht von oben eines alternativen Kontakts zu einem resistiven Speicherelement gemäß einer Beispielausführungsform. Eine Finne 500 weist eine veränderte Kontaktfläche, welche mitunter als ein Finnenende bezeichnet wird, auf, welche an einen programmierbaren Volumenabschnitt 510 eines Speicherelements 515 stößt. Das Speicherelement 515 wird dann in einer Ausführungsform mit einer Kontaktanschlussfläche 520 gekoppelt, aber es kann, falls gewünscht, auch auf andere Art und Weise mit einem weiteren Schaltkreis elektrisch gekoppelt werden. Der Kontaktbereich an dem Ende der Finne 500 kann unterschiedliche Formen aufweisen, um die elektrischen Merkmale der Speicherzelle, wie z. B. ihre Rücksetz- und Setzzeiten, eine thermische Kopplung usw., zu verändern. Die Finne 500 weist einen dreieckig geformten Bereich benachbart zu dem Kontaktbereich 525 an dem Ende der Finne auf. Diese Längsverjüngung stellt einen verringerten Kontaktbereich bereit, welcher einen Punktkontakt mit dem programmierbaren Volumen ermöglicht. Ein Punktbereich ist ein Kontaktbereich, welcher kleiner als der einer nicht abgeschrägten Finne ist. Gemäß einer Ausführungsform kann sich dies auch auf ein Speicherelement 515 beziehen, welches einen größeren Flächenbereich als den Flächenbereich des Kontaktbereiches der Finne 500 aufweist.
  • 6 ist eine Ansicht von oben eines weiteren alternativen Kontakts mit einem resistiven Speicherelement gemäß einer Beispielausführungsform. Eine Finne 600 weist einen veränderten Kontaktbereich auf, welcher zuweilen als ein Finnenende bezeichnet wird, und stößt an einen programmierbaren Volumenabschnitt 610 eines Speicherlements 615 an. Das Speicherelement 615 ist dann in einer Ausführungsform mit einer Kontaktanschlussfläche 620 gekoppelt, aber es kann, falls gewünscht, auch auf andere Art und Weise mit einem weiteren Schaltkreis elektrisch gekoppelt sein. Der Kontaktbereich kann unterschiedliche Formen aufweisen, um die elektrischen Merkmale der Speicherzelle, wie z. B. Rücksetz- und Setzzeiten, eine thermische Kopplung usw., zu verändern. Die Finne 600 weist einen dreieckig geformten Bereich 625 oder eine Längsabschrägung auf, welche einen verringerten Kontaktbereich an dem distalen Ende der Finne ermöglicht. In dieser Ausführungsform ist jedoch der Kontaktbereich größer als der entsprechende Querschnittsbereich des Körpers des Speicherelements 615.
  • 7 ist eine Perspektivansicht eines alternativen Kontakts mit einem resistiven Speicherelement gemäß einer Beispielausführungsform. Eine Finne 700 weist eine vertikale Abschrägung 710 auf, welche in einem verringerten Kontaktbereich 715 endet. Der verringerte Kontaktbereich kann an einen programmierbaren Volumenabschnitt eines resistiven Speicherelements anstoßen, welcher einen entsprechenden Querschnitt aufweist, welcher größer, kleiner oder von gleicher Größe ist, um gewünschte elektrische Merkmale zu erzielen.
  • 8 ist eine Perspektivansicht eines weiteren alternativen Kontakts mit einem resistiven Speicherelement gemäß einer Beispielausführungsform. Eine Finne 800 weist eine vertikale Abschrägung 810 und eine Längsabschrägung 815 auf, welche in einem verringerten Kontaktbereich 820 enden. Der verringerte Kontaktbereich kann an ein resistives Speicherelement anstoßen, welches einen entsprechenden Querschnitt aufweist, welcher größer, kleiner oder von gleicher Größe wie der Kontaktbereich ist, um gewünschte elektrische Merkmale zu erzielen. Die verschiedenen Modifikationen an der Finne, um unterschiedliche Finnenkontaktbereichquerschnitte zu erzielen, in Kombination mit Veränderungen des Querschnitts und Volumens des programmierbaren Volumenabschnitts des Speicherelements ermöglichen, dass ein Speichervorgang verändert werden kann, um gewünschte Merkmale zu erzielen.
  • Die seitliche und vertikale Form der Finnenkontaktbereiche 510, 610, 715 und 820 kann durch Verändern der Steuerparameter des Atzverfahrens, welches die Lücke zwischen der Finne und dem Kontaktblock 160 ausbildet, erreicht werden.
  • Gemäß einer Ausführungsform können die Finnen siliziert werden, um einen gewünschten verringerten parasitären Widerstand zu erreichen. Die Finnen können ohne Silizieren ausgebildet werden, um einen höheren parasitären Widerstand zu erreichen. Herkömmliche MuGFET CMOS Logikverfahren können silizierte Finnen außerhalb von Finnen Form gebenden Abstandsbereichen auf den Source-/Drain-Kontaktbereichen aufweisen, um parasitäre Widerstände zu minimieren. Eine silizierte Sperrmaske kann verwendet werden, um eine Silizidation an dem Kontaktbereich der Finne zu dem programmierbaren Volumenspeicherelement zu verhindern. Eine silizierte Sperrmaske kann ferner in der Nähe der Kontaktbereiche während eines Epitaxialwachstums, welches ausgeführt werden kann, um das Siliziumvolumen der Transistorbereiche außerhalb der Finnen zu erhöhen, verwendet werden, um einen parasitären Widerstand weiter zu minimieren. Eine derartige Maske kann ferner dazu beitragen, ein Wachstum der Finne in der Nähe der Kontaktbereiche zu verhindern.
  • 9 ist eine Blockdarstellung, welche eine Beispielanordnung von Speicherzellen 900 mit entsprechenden Wortleitungen 910 und Bitleitungen 920 darstellt. Jede Speicherzelle 900 kann eine MuGFET-Auswahlvorrichtung aufweisen, welche eine Finne mit einem Querschnitt aufweist, welche ein resistives Speicherelement kontaktiert. N Wortleitungen sind dargestellt, welche jeweils eine Zeile von Gates von Speicherzellen 900 wie zuvor beschrieben kontaktieren. M Bitleitungen sind dargestellt, welche jeweils eine Spalte von Speicherzellenspeicherelementen 900 kontaktieren. Dies bildet eine N × M Anordnung von Speicherzellen aus, welche unabhängig durch die Verwendung eines nicht gezeigten Auswahlschaltkreises zugreifbar sind.

Claims (24)

  1. Speichervorrichtung, umfassend: einen Multi-Gate-Feldeffekttransistor (115) mit einer Finne (120; 420; 500; 600; 700; 800) mit einem Kontaktbereich (510; 610; 715, 820); und ein programmierbares Speicherelement (110; 425; 515; 615), welches an den Finnenkontaktbereich (510; 610; 715, 820) stößt.
  2. Speichervorrichtung nach Anspruch 1, wobei das programmierbare Speicherelement (110; 425; 515; 615) einen resistiven Speicher umfasst.
  3. Speichervorrichtung nach Anspruch 1 oder 2, welche einen resistiven Phasenwechselspeicher mit wahlfreiem Zugriff (PC-RAM, Phase Change Random Access Memory), einen Brückenleiterspeicher mit wahlfreiem Zugriff (CB-RAM, Conductive Bridge Random Access Memory), einen resistiven Speicher mit wahlfreiem Zugriff (R-RAM, Resisitve Random Access Memory), einen Nanospeicher mit wahlfreiem Zugriff oder einen oxydischen resistiven Speicher (OX-RAM, Oxide Resistive Memory) umfasst.
  4. Speichervorrichtung nach Anspruch 2, wobei der Kontaktbereich (510) kleiner als ein Bereich eines programmierbaren Volumenabschnitts des resistiven Speichers (515) ist, an welchen er stößt.
  5. Speichervorrichtung nach einem der Ansprüche 1–4, wobei die Finne (500; 600; 700; 800) in Richtung des Kontaktbereiches (510; 610; 715; 820) in Längsrichtung abgeschrägt ist.
  6. Speichervorrichtung nach einem der Ansprüche 1–5, wobei die Finne (500; 600; 700; 800) abgeschrägt ist, um ihre Höhe oder Breite in dem Kontaktbereich (510; 610; 715; 820) zu verringern.
  7. Speichervorrichtung, umfassend: einen Multi-Gate-Feldeffekttransistor (115) mit einer ersten Finne (120; 420; 500; 600; 700; 800) mit einem Querschnittskontaktbereich an einem Drain (145) oder einer Source (140) des Multi-Gate-Feldeffekttransistors (115); und ein resistives Speicherelement (110; 425; 515; 615), welches an den Finnenkontaktbereich (510; 610; 715; 820) stößt.
  8. Speichervorrichtung nach Anspruch 7, wobei die Finne (120; 420; 500; 600; 700; 800) und das resistive Speicherelement (110) in einer seitlichen Art und Weise angeordnet sind und von einem Substrat (124) getragen werden.
  9. Speichervorrichtung nach Anspruch 7 oder 8, wobei der Multi-Gate-Feldeffekttransistor (115) von einem Substrat (124) elektrisch isoliert ist.
  10. Speichervorrichtung nach einem der Ansprüche 7–9, wobei der Kontaktbereich (510; 610; 715; 820) der Finne (120; 500; 600; 700; 800) verkleinert ist.
  11. Speichervorrichtung nach einem der Ansprüche 7–10, wobei der Kontaktbereich (510; 610; 715; 820) in einer Form ausgebildet ist, welcher elektrische Merkmale des resistiven Speicherelements (110; 425; 515; 615) verändert.
  12. Speichervorrichtung, umfassend: einen Multi-Gate-Feldeffekttransistor (115) mit einer Finne (120; 420; 500; 600; 700; 800) mit einem Source- (140) und einem Drain-Bereich (145) und mit einem Finnen-Kontaktbereich (510; 610; 715; 820) benachbart zu dem Drain-Bereich (145); einen ersten Kontaktblock (165), welcher benachbart zu dem Source-Bereich (140) der Finne (120; 420; 500; 600; 700; 800) ausgebildet ist; ein programmierbares Speicherelement (110; 425; 515; 615), welches an den Finnenkontaktbereich (510; 610; 715; 820) stößt; und einen zweiten Kontaktblock (160), welcher mit dem programmierbaren Speicherelement (110; 425; 515; 615) gekoppelt ist.
  13. Speichervorrichtung nach Anspruch 12, ferner umfassend ein Gate (135; 430), welches mit der Finne (120; 420; 500; 600; 700; 800) zwischen dem Source- (140) und Drain-Bereich (145) gekoppelt ist und welches ferner mit einer Wortleitung (910) gekoppelt ist.
  14. Speichervorrichtung nach Anspruch 13, wobei der erste Kontaktblock (165) mit Masse gekoppelt ist, und wobei der zweite Kontaktblock (160) mit einer Bitleitung (310; 920) gekoppelt ist.
  15. Speichervorrichtung nach Anspruch 14, ferner umfassend mehrere Speichervorrichtungen (100; 900), welche mit Wort-(910) und Bit-Leitungen (910; 920) gekoppelt sind, um eine adressierbare Anordnung von Speichervorrichtungen (100; 900) auszubilden.
  16. Speichervorrichtung, umfassend: einen Multi-Gate-Feldeffekttransistor (115) mit mehreren ersten Finnen (410, 412), welche von einer Gate-Leitung (430) gesteuert werden, welche mehrere Ebenen der ersten Finnen (410, 412) koppelt; mindestens eine zweite (420) Finne, welche an einem Ende mit den mehreren ersten Finnen (410, 412) gekoppelt ist und welche einen Kontaktbereich benachbart zu dem anderen Ende aufweist; und ein resistives Speicherelement (425), welches an jeden Finnen-Kontaktbereich anstößt.
  17. Speichervorrichtung nach Anspruch 16, wobei zwei erste Finnen (410, 412) vorhanden sind.
  18. Speichervorrichtung nach Anspruch 16 oder 17, wobei der Kontaktbereich kleiner als ein Bereich des resistiven Speichers (425) ist, an welchen er stößt.
  19. Speichervorrichtung nach einem der Ansprüche 16–18, wobei die Finne (420) in Richtung des Kontaktbereichs abgeschrägt ist.
  20. Speichervorrichtung nach einem der Ansprüche 16–19, wobei die Finne (420) abgeschrägt ist, um ihre Breite oder Höhe benachbart zu dem Kontaktbereich zu verringern.
  21. Verfahren eines Interagierens mit einem resistiven Speicher, wobei das Verfahren umfasst: Steuern eines Stroms durch eine Finne (120; 420; 500; 600; 700; 800) oder mehrere verbundene Finnen (410, 412, 420) eines Multi-Gate-Feldeffekttransistors (115); und Interagieren mit einem programmierbaren Volumenabschnitt (423) eines resistiven Speicherelements (110; 425; 515; 615), welches an ein Ende der Finne (120; 420; 500; 600; 700; 800) stößt.
  22. Verfahren nach Anspruch 21, wobei das Interagieren ein Zuführen eines Schreibstroms umfasst.
  23. Verfahren nach Anspruch 21 oder 22, wobei das Interagieren ein Zuführen eines Rücksetzstromes umfasst.
  24. Verfahren nach einem der Ansprüche 21–23, wobei das Interagieren ein Zuführen eines Lesestroms umfasst.
DE102008014295.6A 2007-03-16 2008-03-14 Resistiver Speicher und Verfahren Active DE102008014295B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/687,365 2007-03-16
US11/687,365 US8063448B2 (en) 2007-03-16 2007-03-16 Resistive memory and method

Publications (2)

Publication Number Publication Date
DE102008014295A1 true DE102008014295A1 (de) 2008-09-18
DE102008014295B4 DE102008014295B4 (de) 2017-09-14

Family

ID=39688482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008014295.6A Active DE102008014295B4 (de) 2007-03-16 2008-03-14 Resistiver Speicher und Verfahren

Country Status (3)

Country Link
US (2) US8063448B2 (de)
KR (1) KR100973362B1 (de)
DE (1) DE102008014295B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012108290A1 (de) * 2012-05-03 2013-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur für FinFETs sowie System von SRAM-Zellen und Speicherzelle mit einer solchen Struktur

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043888B2 (en) 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
KR101013791B1 (ko) * 2008-08-19 2011-02-14 한국과학기술원 비휘발성 반도체 메모리 소자 및 그 제조방법
US8076717B2 (en) * 2009-05-20 2011-12-13 Micron Technology, Inc. Vertically-oriented semiconductor selection device for cross-point array memory
US8421164B2 (en) 2010-01-05 2013-04-16 Micron Technology, Inc. Memory cell array with semiconductor selection device for multiple memory cells
US8946829B2 (en) * 2011-10-14 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Selective fin-shaping process using plasma doping and etching for 3-dimensional transistor applications
US8659097B2 (en) 2012-01-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Control fin heights in FinFET structures
US8946063B2 (en) * 2012-11-30 2015-02-03 International Business Machines Corporation Semiconductor device having SSOI substrate with relaxed tensile stress
US9997703B2 (en) 2013-07-25 2018-06-12 Hewlett Packard Enterprise Development Lp Resistive memory device having field enhanced features
TWI538108B (zh) * 2014-05-08 2016-06-11 林崇榮 具電阻性元件之非揮發性記憶體與其製作方法
US20160133635A1 (en) * 2014-11-10 2016-05-12 United Microelectronics Corp. Flash cell and flash cell set
US9934848B2 (en) 2016-06-07 2018-04-03 Nantero, Inc. Methods for determining the resistive states of resistive change elements
WO2017214302A1 (en) * 2016-06-07 2017-12-14 Nantero, Inc. Circuits for determining the resistive states of resistive change elements
US9941001B2 (en) 2016-06-07 2018-04-10 Nantero, Inc. Circuits for determining the resistive states of resistive change elements
US11233091B2 (en) 2019-03-04 2022-01-25 International Business Machines Corporation Resistive memory cell having a single fin
KR102570900B1 (ko) * 2019-06-10 2023-08-25 삼성전자주식회사 본딩 층 상의 활성 패턴들을 갖는 반도체 소자 형성 방법 및 관련된 반도체 소자들

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3812805B2 (ja) 2001-01-16 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
US6504750B1 (en) 2001-08-27 2003-01-07 Micron Technology, Inc. Resistive memory element sensing using averaging
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
KR100578745B1 (ko) 2003-12-26 2006-05-12 한국전자통신연구원 다중 게이트 모스 트랜지스터 및 그 제조 방법
KR100629388B1 (ko) 2004-07-02 2006-09-29 삼성전자주식회사 다중 채널 영역들을 갖는 셀 스위칭 트랜지스터들을채택하는 반도체 기억소자들 및 그 제조방법들
US20050263801A1 (en) 2004-05-27 2005-12-01 Jae-Hyun Park Phase-change memory device having a barrier layer and manufacturing method
US7023008B1 (en) 2004-09-30 2006-04-04 Infineon Technologies Ag Resistive memory element
US7212432B2 (en) * 2004-09-30 2007-05-01 Infineon Technologies Ag Resistive memory cell random access memory device and method of fabrication
KR100640641B1 (ko) 2004-10-26 2006-10-31 삼성전자주식회사 적층된 메모리 셀을 구비하는 반도체 메모리 장치 및적층된 메모리 셀의 형성 방법
KR20060105360A (ko) * 2005-04-04 2006-10-11 삼성전자주식회사 인가 전압에 따라 저항이 변하는 저항체를 메모리 노드사용하는 불휘발성 메모리 소자와 그 제조 및 동작 방법
KR100657964B1 (ko) * 2005-07-22 2006-12-14 삼성전자주식회사 한 쌍의 핀-타입 채널 영역들에 대응하는 단일 게이트전극을 갖는 반도체 소자 및 랜덤 액세스 메모리
US8003972B2 (en) * 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012108290A1 (de) * 2012-05-03 2013-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur für FinFETs sowie System von SRAM-Zellen und Speicherzelle mit einer solchen Struktur
DE102012108290B4 (de) * 2012-05-03 2013-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur für FinFETs sowie System von SRAM-Zellen und Speicherzelle mit einer solchen Struktur
US9041115B2 (en) 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs

Also Published As

Publication number Publication date
US9443583B2 (en) 2016-09-13
DE102008014295B4 (de) 2017-09-14
US8063448B2 (en) 2011-11-22
US20120026781A1 (en) 2012-02-02
US20080224178A1 (en) 2008-09-18
KR20080084710A (ko) 2008-09-19
KR100973362B1 (ko) 2010-07-30

Similar Documents

Publication Publication Date Title
DE102008014295B4 (de) Resistiver Speicher und Verfahren
DE102006049155B3 (de) Transistor und Speicherzellenfeld und Verfahren zu deren Herstellung
DE102010053571B4 (de) SRAM-Struktur mit FinFETs mit mehreren Rippen
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE102004060171B4 (de) Charge-trapping-Speicherzelle und deren Herstellungsverfahren
DE102005029493B4 (de) Integrierte Speicherschaltungsanordnung mit Tunnel-Feldeffekttransistoren und zugehöriges Verfahren
DE102013103057B4 (de) Halbleitervorrichtung mit FinFETs mit zweistufigen Finnen
DE102007014979B4 (de) Integrierter Schaltkreis mit Kohlenstoff-Speicherschicht, Verfahren zur Herstellung, Speichermodul und Computersystem
EP1535334B1 (de) Wort- und bitleitungsanordnung für einen finfet- halbleiterspeicher
DE102007037888A1 (de) Speicherzellen-Array mit Tunnel-FET als Zugriffstransistor
DE102008000319A1 (de) Vorrichtung eines Speicherarrays unter Verwendung von FinFETs
DE102007033454A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102005056427A1 (de) Speicherzellenfeld
DE102010025395A1 (de) Speicherzellenlayout
DE102004017164A1 (de) Verfahren zur Herstellung eines SONOS-Speichers
DE102007002421A1 (de) Integrierter Schaltkreis und Verfahren zum Ausbilden eines integrierten Schaltkreises
DE102006005679A1 (de) Halbleiterbauelement mit einer Transistorstruktur und Verfahren zur Herstellung desselben
DE102013101036B4 (de) Verfahren für die Ausbildung eines Auswahltransistors in einer Speicheranordnung
DE102006028954A1 (de) Speichereinrichtung und Verfahren zur Herstellung einer Speichereinrichtung
DE102008021396A1 (de) Speicherzelle
EP0946985B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
EP1535335B1 (de) Halbleiterspeicher mit vertikalen speichertransistoren in einer zellenfeldanordnung mit 1 - 2f² - zellen
DE102020104126A1 (de) Erzeugung selbstausgerichteter heizelemente für pcram
DE102005046777B4 (de) Halbleiterspeicher-Einrichtung
DE10212932B4 (de) Trenchzelle für ein DRAM-Zellenfeld

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, QIMONDA AG, , DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative