DE102007048982A1 - Halbleiterbauteil und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102007048982A1
DE102007048982A1 DE102007048982A DE102007048982A DE102007048982A1 DE 102007048982 A1 DE102007048982 A1 DE 102007048982A1 DE 102007048982 A DE102007048982 A DE 102007048982A DE 102007048982 A DE102007048982 A DE 102007048982A DE 102007048982 A1 DE102007048982 A1 DE 102007048982A1
Authority
DE
Germany
Prior art keywords
trench
trenches
semiconductor device
substrate
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007048982A
Other languages
English (en)
Inventor
Sung Man Gwangmyeong Pang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102007048982A1 publication Critical patent/DE102007048982A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

In dieser Anmeldung wird ein Halbleiterbauteil ausgebildet. Das Halbleiterbauteil umfasst ein Halbleitersubstrat eines ersten leitfähigen Typs, ein Basisgebiet eines zweiten leitfähigen Typs im Halbleitersubstrat, ein Source-Gebiet eines ersten leitfähigen Typs mit hoher Konzentration im Basisgebiet und erste und zweite Gräben. Das Source-Gebiet wird in einer abgewandten Seite des Substrats ausgebildet, die ersten und zweiten Gräben verlaufen durch das Source-Gebiet und das Basisgebiet und die ersten und zweiten Gräben weisen jeweils unterschiedliche Breiten und Formen auf.

Description

  • Technischer Anwendungsbereich
  • Ausführungsformen beziehen sich auf ein Halbleiterbauteil und ein Verfahren zur Herstellung desselben.
  • Hintergrund
  • Ein Metalloxid-Halbleiter-Feldeffekt-Transistor (MOSFET) besitzt eine hohe Eingangsimpedanz und hat daher eine sehr einfache Gate-Steuerungsschaltung im Vergleich zu einem bipolaren Transistor, und weist den Vorteil auf, dass es keine Zeitverzögerung gibt, die durch eine Ansammlung oder Neukombination von Minoritätsladungsträgern verursacht wird, während das Bauteil ausgeschaltet ist, da der MOSFET ein unipolares Bauteil ist.
  • Der MOSFET wird für ein Schaltnetzteil, ein Lampen-Vorschaltgerät und eine Motorsteuerungsschaltung verwendet. Eine Drain erweiterte MOSFET-Struktur mit einer planaren Diffusionstechnologie wird für die Stromversorgung eines MOSFETs verwendet.
  • Eine MOSFET-Struktur vom Trench Gate-Typ, die durch Ätzen eines Halbleitersubstrats in einer bestimmten Tiefe gebildet wird, um einen Graben zu bilden, und das Füllen des Grabens mit einer leitfähigen Gate-Schicht wird derzeit untersucht.
  • Der MOSFET vom Trench Gate-Typ erhöht die Zellendichte pro Einheitszelle und senkt den Widerstand einer Sperrschicht FET (JFET) zwischen den Bauteilen, wodurch eine hohe Integration und kleine Source-Drain-Durchlasswiderstände Rds(on) verwirklicht werden.
  • Ein Graben, der eine Zelle des MOSFET des Trench Gate-Typs bildet, weist eine Streifenform oder eine Kreuzform auf. In einem Gate mit streifenförmigem Graben werden ein N+-Source-Gebiet (oder P+-Source-Gebiet) und ein Body-Gebiet des P-Typs (oder ein Body-Gebiet des N-Typs) miteinander entlang der Seitenwand des Grabens verbunden.
  • In einer streifenförmigen Grabenstruktur wird eine an das Source-Gebiet und das Body-Gebiet angelegte Spannung einheitlich entlang dem Graben verteilt. Da aber die Dichte der Zelle im Vergleich zu einer Grabenstruktur des Kreuztyps gering ist, kann der Durchlasswiderstand hoch sein.
  • In einer kreuzförmigen Grabenstruktur sind ein N+-Source-Gebiet (oder P+-Source-Gebiet) und ein Body-Gebiet des P-Typs (oder Body-Gebiet des N-Typs) im Graben isoliert, so dass sie elektrisch miteinander nur durch ein Kontaktmaterial zwischen Source und Body verbunden sind. In dem MOSFET mit Graben ist die Dichte einer Zelle wichtig, um ein großes Gebiet zu sichern, in dem ein Drain-Strom pro Einheitsfläche fließt.
  • ÜBERSICHT
  • Ausführungsformen der Anwendung beziehen sich auf ein Halbleiterbauteil und ein Verfahren zur Herstellung desselben.
  • Ausführungsformen stellen auch ein Halbleiterbauteil und ein Verfahren zur Herstellung desselben mit einer Struktur zur Verfügung, die die Dichte einer Zelle in einem MOSFET des Trench Gate-Typs erhöhen kann.
  • Ausführungsformen stellen auch ein Halbleiterbauteil und ein Verfahren zur Herstellung desselben zur Verfügung, wobei ein Source-Gebiet und ein Body-Gebiet miteinander entlang einer Seitenwand eines Grabens in einem MOSFET des Trench Gate-Typs verbunden werden können.
  • In einem Halbleiterbauteil mit einem Epitaxieschicht-Gate in einer Grabenstruktur und Source-Gebieten gemäß einer Ausführungsform enthält die Grabenstruktur eine Vielzahl von Gräben, die abwechselnd angeordnet sind und jeweils unterschiedliche Breiten aufweisen.
  • In einer Ausführungsform umfasst ein Halbleiterbauteil:
    ein Halbleitersubstrat eines ersten leitfähigen Typs; ein Basisgebiet eines zweiten leitfähigen Typs im Halbleitersubstrat;
    ein Source-Gebiet des ersten leitfähigen Typs mit hoher Konzentration im Basisgebiet, wobei das Source-Gebiet sich in einer abgewandten Seite des Substrats befindet; und
    erste und zweite Gräben, die durch das Source-Gebiet und das Basisgebiet verlaufen, wobei die ersten und zweiten Gräben jeweils unterschiedliche Breiten und Formen aufweisen.
  • In einer anderen Ausführungsform, einem Verfahren zur Herstellung eines Halbleiterbauteils, umfasst das Verfahren:
    ausgewähltes Implantieren von Störstellen eines zweiten leitfähigen Typs in ein Halbleitersubstrat eines ersten leitfähigen Typs, um ein Basisgebiet des zweiten leitfähigen Typs mit einer bestimmten Tiefe im Substrat auszubilden;
    Ausbilden eines Source-Gebiets des ersten leitfähigen Typs in hoher Konzentration in einer Oberfläche des Basisgebiets, die zum Substrat abgewandt ist; und
    Ausbilden erster und zweiter Gräben, die durch das Source-Gebiet und das Basisgebiet verlaufen und jeweils unterschiedliche Breiten und Formen aufweisen.
  • Gemäß einer Ausführungsform kann die Dichte einer Zelle erhöht und der Durchlasswiderstand Rds-on in einem MOSFET-Bauteil mit einem Graben Gate verringert werden, so dass die elektrischen Eigenschaften verbessert werden können.
  • Die Einzelheiten einer oder mehrerer Ausführungsformen werden in begleitenden Zeichnungen und der folgenden Beschreibung dargelegt. Andere Merkmale sind aus der Beschreibung, den Zeichnungen und aus den Ansprüchen ersichtlich.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Draufsicht eines Halbleiterbauteils gemäß einer Ausführungsform.
  • 2 ist eine Querschnittansicht entlang der Linie A-A' von 1.
  • 3 und 4 sind Ansichten, die ein Verfahren zum Herstellen eines Halbleiterbauteils gemäß einer Ausführungsform aufzeigen.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird nun detailliert auf die Ausführungsformen der vorliegenden Offenlegung eingegangen, wobei Beispiele davon in den begleitenden Zeichnungen veranschaulicht werden. Ähnliche Referenznummern in den Zeichnungen beziehen sich auf ähnliche Elemente. In Beschreibungen der Ausführungsformen werden Detailbeschreibungen bekannter Funktionen oder Gestaltungen weggelassen, so dass sie den Geist der Ausführungsformen nicht verdunkeln.
  • Auch versteht es sich in den Beschreibungen der Ausführungsformen, dass wenn eine Schicht (oder Film) als "auf/darüber/über/oberhalb" einer anderen Schicht oder einem anderen Substrat befindlich beschrieben wird, diese sich direkt auf der anderen Schicht oder dem anderen Substrat befinden kann oder auch Zwischenschichten vorhanden sein können. Weiterhin versteht es sich, dass wenn eine Schicht als 'unter/darunter/unterhalb/tiefer' einer anderen Schicht befindlich beschrieben wird, diese sich direkt unter der anderen Schicht befinden kann oder auch eine Zwischenschicht oder mehrere Zwischenschichten vorhanden sein können. Daher sollte die Bedeutung dessen gemäß dem Geist der vorliegenden Offenlegung beurteilt werden.
  • 1 ist eine Draufsicht, die ein Halbleiterbauteil gemäß einer Ausführungsform veranschaulicht, und 2 ist eine Querschnittsansicht entlang der Linie A-A' von 1.
  • Mit Bezugnahme auf 1 und 2 wird eine Epitaxieschicht 52 des N-Typs mit niedriger Konzentration auf einem Substrat des ersten leitfähigen Typs mit hoher Konzentration ausgebildet, zum Beispiel ein Substrat 50 des N-Typs. Ein Basisgebiet des zweiten leitfähigen Typs mit geringer Konzentration, zum Beispiel ein Basisgebiet 54 des P-Typs, ist in der Epitaxieschicht 52 ausgebildet. Ein Source-Gebiet 56 des N-Typs mit hoher Konzentration ist in dem Basisgebiet 54 ausgebildet. Ein erster Graben T1 und ein zweiter Graben T2 werden in einer bestimmten Tiefe in einem Teil der Oberfläche der Epitaxieschicht 52 auf einer Seite ausgebildet.
  • Die ersten und zweiten Gräben T1 und T2 sind jeweils mit unterschiedlichen Breiten W und Formen ausgebildet. So kann beispielsweise der erste Graben T1 in einer zylindrischen Form mit einem größeren Durchmesser als der des zweiten Graben T2 ausgebildet sein. Der zweite Graben T2 kann in einer viereckigen Prismenform mit einer kürzeren Länge als der Durchmesser des ersten Grabens T1 ausgebildet sein.
  • Der erste und zweite Graben sind abwechselnd und periodisch angeordnet. In einer Ausführungsform der Anwendung weisen alle erste Gräben T1 dieselbe Breite W1 auf und alle zweiten Gräben T2 weisen dieselbe Breite W2 auf.
  • In einer anderen Ausführungsform sind die ersten und zweiten Gräben T1 und T2 abwechselnd nacheinander angeordnet. Es können jedoch zwei oder mehr erste und zweite Gräben T1 und T2 nacheinander und abwechselnd angeordnet sein.
  • In einer weiteren anderen Ausführung hat der erste Graben T1 die Breite W1, die sich von der Breite W2 des zweiten Grabens T2 unterscheidet. Die ersten und zweiten Gräben T1 und T2 können in unterschiedlichen Formen ausgebildet und abwechselnd angeordnet sein. Der Begriff 'Breite' wird hier zur einfacheren Beschreibung verwendet, wobei auch der Begriff 'Länge' mit derselben Bedeutung verwendet werden kann. Die ersten und zweiten Gräben T1 und T2 sind miteinander verbunden und abwechselnd und fortlaufend angeordnet.
  • Eine Gate-Oxidschicht 58 ist auf den Oberflächen der ersten und zweiten Gräben T1 und T2 ausgebildet. Eine leitfähige Gate-Schicht 60 ist auf der Gate-Oxidschicht 58 ausgebildet, um die ersten und zweiten Gräben T1 und T2 zu füllen.
  • Eine Isolier-Zwischenschicht ist auf der leitfähigen Gate-Schicht 60 ausgebildet. Ein Source-Kontakt und ein Gate-Kontakt werden auf der Isolier-Zwischenschicht ausgebildet. Eine Schicht der Gate-Anschlüsse und eine Schicht der Source-Anschlüsse werden auf der Isolier-Zwischenschicht ausgebildet. Die Schicht der Gate-Anschlüsse ist elektrisch mit der leitfähigen Gate-Schicht über den Gate-Kontakt verbunden, und die Schicht der Source-Anschlüsse ist elektrisch über den Source-Kontakt mit dem Source-Gebiet verbunden.
  • Wie oben beschrieben, gemäß einer Ausführungsform, sind die Gräben des MOSFET in einer unterschiedlichen Breite (oder Länge) und Form ausgebildet, wie in 1 und 2 dargestellt, so dass die Grabenstruktur, in der die Gräben miteinander verbunden sind, ausgebildet wird. Daher fließt ein Drain-Strom in einer vertikalen Richtung relativ zum Bauteil. Wenn ein Strom entlang dem Graben fließt, das heißt, die Oberfläche weist eine zylindrische Form auf, ist die vertikale Querschnittsfläche eines Kanals im Vergleich zu einem streifenförmigen Graben erweitert. Daher kann die Grabenstruktur eine höhere Kanaldichte als die des streifenförmigen Grabens in einem Bauteil der gleichen Größe aufweisen.
  • Ein Verfahren zum Herstellen eines Halbleiterbauteils wird im Folgenden gemäß einer Ausführungsform beschrieben.
  • Mit Bezugnahme auf 3 wird eine Epitaxieschicht 52 des N-Typs mit niedriger Konzentration auf einem Substrat des ersten leitfähigen Typs mit hoher Konzentration ausgebildet, zum Beispiel ein Halbleitersubstrat 50 des N-Typs. Ein Basisgebiet des zweiten leitfähigen Typs wird in der Epitaxieschicht 52 ausgebildet. Zum Beispiel werden Störstellen des P-Typs und Störstellen des ersten leitenden Typs selektiv implantiert und geheilt, um ein Basisgebiet 54 des zweiten leitfähigen Typs in einer bestimmten Tiefe in der Oberfläche der Epitaxieschicht 52 zu bilden, die zum Substrat abgewandt ist. Ein Source-Gebiet 56 des ersten leitfähigen Typs mit hoher Konzentration ist in der Oberfläche des Basisgebiets 54 ausgebildet.
  • Eine Maske (nicht dargestellt), in der ein Grabenstrukturmuster, das heißt, ein ersten Grabenmuster und ein zweites Grabenmuster wie in 1 dargestellt, gebildet wurden, wird auf der resultierenden Struktur ausgebildet, in der das Source-Gebiet 56 ausgebildet wurde. Ein erster Graben T1 und ein zweiter Graben T2, die durch das Source-Gebiet 56 und das Basisgebiet 54 verlaufen, werden durch einen Grabenätzprozess mit Hilfe dieser Maske als Ätzmaske ausgebildet.
  • Nachfolgend wird eine Gate-Oxidschicht 58 auf den Oberflächen des ersten und zweiten Grabens T1 und T2 ausgebildet. Die Gate-Oxidschicht 58 ist eine Gate-Isolierschicht. Ein Opferoxidprozess kann durchgeführt werden, um die Oberflächen der Gräben wiederherzustellen, die durch den Grabenätzprozess nach Ausbilden der Gräben T1 und T2 beschädigt wurden.
  • Als Nächstes wird, unter Bezugnahme auf 4, eine leitfähige Schicht, zum Beispiel eine mit Störstellen dotierte Polysiliziumschicht, auf der resultierenden Struktur ausgebildet, in der die Gate-Oxidschicht 58 ausgebildet wurde, und dann ein Muster gebildet, um eine leitfähige Gate-Schicht 60 zu bilden, die die Gräben T1 und T2 füllt.
  • Als Nächstes wird Isoliermaterial auf der Vorderseite der resultierenden Struktur aufgebracht, in der die leitfähige Gate-Schicht 60 ausgebildet wurde, und dann zu einer Isolier-Zwischenschicht mit einem Source-Kontakt und einem Gate-Kontakt gemustert. Ein leitfähiges Material, zum Beispiel Metall, wird auf der Vorderseite der resultierenden Struktur aufgebracht, auf der die Isolier-Zwischenschicht ausgebildet wurde, und dann ein Muster gebildet, um eine Schicht Gate-Anschlüsse auszubilden, die elektrisch mit der leitfähigen Gate-Schicht 60 über den Gate-Kontakt verbunden ist, und um die Schicht Source-Anschlüsse auszubilden, die elektrisch mit dem Source-Gebiet 56 und dem Basisgebiet 54 über den Source-Kontakt verbunden sind.
  • Gemäß einer Ausführungsform, da die Gräben des MOSFET in jeweils unterschiedlichen Breiten (oder Längen) und Formen ausgebildet sind, um eine Grabenstruktur zu bilden, in der die Gräben miteinander verbunden sind, fließt ein Drain-Strom in einer vertikalen Richtung des Bauteils. Wenn ein Strom entlang der Oberfläche eines zylindrischen Grabens fließt, ist die vertikale Querschnittsfläche des Kanals im Vergleich zu einem streifenförmigen Graben erweitert. Daher kann die Grabenstruktur eine höhere Kanaldichte als die eines streifen förmigen Grabens in einem Bauteil der gleichen Größe aufweisen, und somit verbessern sich die elektrischen Eigenschaften des Bauteils.
  • Jede Bezugnahme in dieser Beschreibung auf „die eine Ausführungsform", „eine Ausführungsform", „eine beispielhafte Ausführungsform" usw. bedeutet, dass ein bestimmtes Merkmal, eine Struktur oder eine Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der Erfindung enthalten ist. Die Vorkommen solcher Ausdrücke an verschiedenen Stellen in der Beschreibung beziehen sich nicht notwendigerweise alle auf dieselbe Ausführungsform. Weiterhin, wenn ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft in Verbindung mit einer beliebigen Ausführungsform beschrieben wird, versteht es sich, dass es im Bereich eines Fachmanns liegt, das Merkmal, die Struktur oder die Eigenschaft in Verbindung mit anderen Ausführungsformen zu verwirklichen.
  • Obwohl die Ausführungsformen mit Bezugnahme auf mehrere veranschaulichende Ausführungsformen davon beschrieben wurden, versteht es sich, dass viele andere Modifikationen und Ausführungsformen von Fachleuten erdacht werden können, die unter den Geist und in den Umfang der Grundsätze dieser Offenlegung fallen. Im Besonderen sind eine Reihe von Variationen und Modifikationen in den Komponententeilen und/oder Anordnungen der Kombination des Gegenstands im Umfang der Offenlegung, der Zeichnungen und der angehängten Ansprüche möglich. Zusätzlich zu den Variationen und Modifikationen in den Komponententeilen und/oder Anordnungen sind für Fachleute auch alternative Verwendungen offensichtlich.

Claims (17)

  1. Ein Halbleiterbauteil, umfassend: ein Halbleitersubstrat eines ersten leitfähigen Typs; ein Basisgebiet eines zweiten leitfähigen Typs im Halbleitersubstrat; ein Source-Gebiet des ersten leitfähigen Typs mit hoher Konzentration im Basisgebiet, wobei das Source-Gebiet sich auf einer abgewandten Seite des Substrats befindet; und erste und zweite Gräben, die durch das Source-Gebiet und das Basisgebiet verlaufen, wobei die ersten und zweiten Gräben jeweils unterschiedliche Breiten und Formen aufweisen.
  2. Das Halbleiterbauteil gemäß Anspruch 1, wobei der erste Graben eine zylindrische Form mit einem Durchmesser größer als der des zweiten Grabens aufweist.
  3. Das Halbleiterbauteil gemäß einem der Ansprüche 1 bis 2, wobei der zweite Graben eine viereckige Prismenform mit einer geringeren Länge als der Durchmesser des ersten Grabens aufweist.
  4. Das Halbleiterbauteil gemäß einem der Ansprüche 1 bis 3, wobei der erste Graben und der zweite Graben abwechselnd angeordnet sind.
  5. Ein Verfahren zum Herstellen eines Halbleiterbauteils, wobei das Verfahren umfasst: ausgewähltes Implantieren von Störstellen des zweiten leitfähigen Typs in ein Halbleitersubstrat des ersten leitfähigen Typs, um ein Basisgebiet des zweiten leitfähigen Typs mit einer bestimmten Tiefe im Substrat auszubilden; Ausbilden eines ersten Source-Gebiets des ersten leitfähigen Typs mit hoher Konzentration in einer Oberfläche des Basisgebiets, die zum Substrat abgewandt ist; und Ausbilden erster und zweiter Gräben, die durch das Source-Gebiet und das Basisgebiet verlaufen und jeweils unterschiedliche Breiten und Formen aufweisen.
  6. Das Verfahren gemäß Anspruch 5, wobei der erste Graben eine zylindrische Form mit einem Durchmesser größer als der des zweiten Grabens aufweist.
  7. Das Verfahren gemäß einem der Ansprüche 5 bis 6, wobei der zweite Graben eine viereckige Prismenform mit einer geringeren Länge als der Durchmesser des ersten Grabens aufweist.
  8. Das Verfahren gemäß einem der Ansprüche 5 bis 7, wobei der erste Graben und der zweite Graben abwechselnd angeordnet sind.
  9. Ein Halbleiterbauteil mit einem Substrat, einer Epitaxieschicht, einem Gate in Form einer Grabenstruktur und einem Source-Gebiet, wobei das Halbleiterbauteil umfasst: die Grabenstruktur, eine Vielzahl an Gräben umfassend, die jeweils abwechselnd angeordnet sind und unterschiedliche Breiten aufweisen.
  10. Das Halbleiterbauteil gemäß Anspruch 9, wobei die Gräben jeweils unterschiedliche Formen aufweisen.
  11. Das Halbleiterbauteil gemäß einem der Ansprüche 9 bis 10, wobei die Gräben zumindest einen in einer zylindrischen Form und einen in viereckiger Form aufweisen.
  12. Das Halbleiterbauteil gemäß einem der Ansprüche 9 bis 11, wobei die Gräben zumindest einen zylindrischen ersten Graben und einen rechteckigen zweiten Graben aufweisen und eine Breite des ersten Grabens höher ist als eine Breite des zweiten Grabens.
  13. Das Halbleiterbauteil gemäß einem der Ansprüche 9 bis 12, wobei die Gräben eine Vielzahl von Gräben mit jeweils unterschiedlichen Breiten umfassen und nacheinander angeordnet sind.
  14. Das Halbleiterbauteil gemäß einem der Ansprüche 9 bis 13, wobei die Gräben eine Vielzahl von nebeneinanderliegenden Gräben umfassen.
  15. Das Halbleiterbauteil gemäß Anspruch 9, wobei die Gräben zwei Gräben mit jeweils unterschiedlichen Breiten umfassen und abwechselnd nacheinander angeordnet sind.
  16. Das Halbleiterbauteil gemäß einem der Ansprüche 9 bis 15, wobei die Gräben eine Vielzahl von Gräben mit jeweils unterschiedlichen Breiten umfassen, bezüglich einer horizontalen und einer vertikalen Richtung, wenn das Substrat von einer Ebene aus betrachtet wird.
  17. Das Halbleiterbauteil gemäß einem der Ansprüche 9 bis 16, wobei die Vielzahl von Gräben mit jeweils unterschiedlichen Breiten miteinander verbunden sind.
DE102007048982A 2006-12-27 2007-10-12 Halbleiterbauteil und Verfahren zur Herstellung desselben Withdrawn DE102007048982A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060134452A KR100832718B1 (ko) 2006-12-27 2006-12-27 트랜치 게이트 모스 소자 및 그 제조 방법
KR10-2006-0134452 2006-12-27

Publications (1)

Publication Number Publication Date
DE102007048982A1 true DE102007048982A1 (de) 2008-07-03

Family

ID=39465902

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007048982A Withdrawn DE102007048982A1 (de) 2006-12-27 2007-10-12 Halbleiterbauteil und Verfahren zur Herstellung desselben

Country Status (5)

Country Link
US (1) US7683425B2 (de)
JP (1) JP5091614B2 (de)
KR (1) KR100832718B1 (de)
CN (1) CN101211918B (de)
DE (1) DE102007048982A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022205957A1 (de) 2022-06-13 2023-12-14 Robert Bosch Gesellschaft mit beschränkter Haftung Power-FinFET mit variabler Grabenbreite

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US7948094B2 (en) 2007-10-22 2011-05-24 Rohm Co., Ltd. Semiconductor device
US20100090270A1 (en) * 2008-10-10 2010-04-15 Force Mos Technology Co. Ltd. Trench mosfet with short channel formed by pn double epitaxial layers
US10192958B2 (en) 2014-06-24 2019-01-29 General Electric Company Cellular layout for semiconductor devices
US10199465B2 (en) 2014-06-24 2019-02-05 General Electric Company Cellular layout for semiconductor devices
CN117650181A (zh) * 2024-01-30 2024-03-05 深圳市冠禹半导体有限公司 一种提高沟槽mosfet元胞密度的工艺及沟槽mosfet

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260650A (ja) * 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
KR100331844B1 (ko) * 1998-02-12 2002-05-10 박종섭 씨모스소자
JP2001024193A (ja) 1999-07-13 2001-01-26 Hitachi Ltd トレンチゲート型半導体装置およびその製造方法
JP2001284584A (ja) 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
US6376315B1 (en) * 2000-03-31 2002-04-23 General Semiconductor, Inc. Method of forming a trench DMOS having reduced threshold voltage
WO2001088997A2 (en) * 2000-05-13 2001-11-22 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of making the same
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP3935042B2 (ja) * 2002-04-26 2007-06-20 株式会社東芝 絶縁ゲート型半導体装置
JP4398185B2 (ja) * 2003-06-24 2010-01-13 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
JP4449428B2 (ja) 2003-11-17 2010-04-14 富士電機システムズ株式会社 半導体装置の製造方法および半導体装置の試験方法
DE102005041108B3 (de) * 2005-08-30 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022205957A1 (de) 2022-06-13 2023-12-14 Robert Bosch Gesellschaft mit beschränkter Haftung Power-FinFET mit variabler Grabenbreite

Also Published As

Publication number Publication date
CN101211918B (zh) 2010-06-09
US7683425B2 (en) 2010-03-23
JP5091614B2 (ja) 2012-12-05
JP2008166708A (ja) 2008-07-17
CN101211918A (zh) 2008-07-02
KR100832718B1 (ko) 2008-05-28
US20080157192A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
DE102008023349B4 (de) Halbleitervorrichtung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE60127696T2 (de) Graben-dmos-transistor mit schwach-dotierter source-struktur
DE19620021A1 (de) Halbleitervorrichtung des Grabentyps
DE102007060837A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102008063128A1 (de) SiC-Halbleitervorrichtung mit einer Bodenschicht und Verfahren zu ihrer Herstellung
DE102007048982A1 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102008055819A1 (de) Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung
DE102019005973A1 (de) Graben- mosfet-kontakte
DE112018008178T5 (de) Halbleitereinheit
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE19733974A1 (de) MOSFET-Einrichtung
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE10260185B4 (de) Halbleiterspeicher mit vertikalen Charge-trapping-Speicherzellen und Verfahren zu seiner Herstellung
WO2021037637A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102019129109A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130501