CN117650181A - 一种提高沟槽mosfet元胞密度的工艺及沟槽mosfet - Google Patents
一种提高沟槽mosfet元胞密度的工艺及沟槽mosfet Download PDFInfo
- Publication number
- CN117650181A CN117650181A CN202410121792.1A CN202410121792A CN117650181A CN 117650181 A CN117650181 A CN 117650181A CN 202410121792 A CN202410121792 A CN 202410121792A CN 117650181 A CN117650181 A CN 117650181A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- trench mosfet
- trench
- protrusions
- depressions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910052749 magnesium Inorganic materials 0.000 claims description 6
- 239000011777 magnesium Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 101100008044 Caenorhabditis elegans cut-1 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种提高沟槽MOSFET元胞密度的工艺及沟槽MOSFET，属于半导体技术领域。该沟槽MOSFET包括横向两侧中至少一侧具有凸起和/或凹陷的填充导电层。本发明的沟槽MOSFET，具有凸起和/或凹陷的填充导电层，并通过先形成填充导电层沟槽再形成的填充导电层工艺，减少了导电层与沟槽之间的缝隙，提高沟槽了MOSFET元胞密度。
Description
技术领域
本发明属于半导体技术领域，特别是涉及一种提高沟槽MOSFET元胞密度的工艺及沟槽MOSFET。
背景技术
沟槽MOSFET是垂直结构的MOSFET器件，将沟槽深入硅体内，与传统平面MOSFET相比，在设计上可以并联更多的元胞，降低导通电阻。
现有的提高沟槽MOSFET元胞密度的方法是减少填充导电层的沟槽宽度。再通过减少填充导电层的沟槽宽度来提高沟槽MOSFET元胞密度时，减少填充导电层的沟槽宽度后，在先形成沟槽再填充规则的导电层时，导电层与沟槽之间接触不好，有空间缝隙。
发明内容
为了解决上述问题，本发明提出了一种具有凸起和/或凹陷的填充导电层，并通过先形成填充导电层沟槽再形成的填充导电层工艺，减少导电层与沟槽之间的缝隙，进而来提高沟槽MOSFET元胞密度。
本发明的第一方面在于公开一种沟槽MOSFET，包括横向两侧中至少一侧具有凸起和/或凹陷的填充导电层。
在本发明的一些实施方式中，所述凸起或凹陷的形状为长方体、立方体、部分球体和部分椭球体中的一种或多种。
在本发明的一些实施方式中，所述凸起或凹陷的长方体和立方体的沿凸起或凹陷方向的边长、所述凸起或凹陷的半球体和半椭球体的沿凸起或凹陷方向的半径的长度，为所述填充导电层没有凸起或凹陷的部分的宽的1/（5-20）。
在本发明的一些实施方式中，所述凸起或凹陷为水平分布和/或垂直分布。
在本发明的一些实施方式中，所述凸起和凹陷为凸起和凹陷间隔均匀分布的阵列。
在本发明的一些实施方式中，还包括基极、P型基板、N+掺杂区、氧化层、多晶硅层和场氧化层。
本发明的第二方面在于公开第一方面所述的沟槽MOSFET提高沟槽MOSFET元胞密度的工艺，包括以下步骤：
S01，先形成填充导电层沟槽；
S02，再在所述沟槽中形成所述填充导电层。
在本发明的一些实施方式中，S01中，通过溅射法或沉积法执行形成具有凸起和/或凹陷的填充导电层；
或者，先形成规则的填充导电层基础，再通过蚀刻法来形成凸起或凹陷。
在本发明的一些实施方式中，S01中，所述填充导电层含有以下重量百分比的各原料：
1-2%的镍、4-6%的镁、0.5-1%的锡、0.5-1%的硅，余量为铜。
在本发明的一些实施方式中，S01中，所述填充导电层含有以下重量百分比的各原料：
1.5%的镍、5%的镁、0.8%的锡、0.6%的硅，余量为铜。
本发明的沟槽MOSFET，具有凸起和/或凹陷的填充导电层，并通过先形成填充导电层沟槽再形成的填充导电层工艺，减少了导电层与沟槽之间的缝隙，提高沟槽了MOSFET元胞密度。
附图说明
图1为现有技术的沟槽MOSFET的结构示意图（导电层未填充）；
图2为本发明一种实施方式的沟槽MOSFET的填充导电层的俯视图；其中虚线部分是，现有的导电层的边缘，与虚线形成封闭的实线部分是导电层边缘的凹陷和突出。
图3为从现有技术的得到图2的填充导电层的变化示意图；
图4为本发明一种实施方式的沟槽MOSFET的部分半球体凸起的剖视图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图2、图3所示，本发明的一种沟槽MOSFET，与图1现有的沟槽MOSFET相比，包括横向两侧中至少一侧具有凸起和/或凹陷的填充导电层。所述凸起或凹陷可以水平分布或垂直分布；优选地，为图2中两侧都具有凸起和间隔的凹陷；优选地，为横向和纵向凸起和凹陷间隔均匀分布的阵列。
所述凸起或凹陷的形状为长方体、立方体、部分球体和部分椭球体中的一种或多种。优选地，形状为部分球体和部分椭球体，进一步优选为沿凸起或凹陷方向截去1/4-1/5的半球体。比如，图4所示，所述凸起为沿凸起截去一部分的半球体，其中，A长度为正球体半径（A+B）的1/4。
所述凸起或凹陷的长方体和立方体的沿凸起或凹陷方向的边长、所述凸起或凹陷的半球体和半椭球体的沿凸起或凹陷方向的半径的长度，为所述填充导电层没有凸起或凹陷的部分的宽的1/（5-20），优选为1/（6-10）。比如图4中的B的长度为所述填充导电层没有凸起和凹陷的部分的宽的1/（6-10）。
还包括基极、P型基板、N+掺杂区、氧化层、多晶硅层和场氧化层。
一种沟槽MOSFET提高沟槽MOSFET元胞密度的工艺，在制备所述沟槽MOSFET中，可以保持或减少导电层沟槽的1/4-1/5的宽度。制备中，先形成填充导电层沟槽，再在所述沟槽中形成所述填充导电层。
在优选实施例中，减少导电层沟槽的1/4的宽度，采用溅射法形成如图4中的截去1/4球体半径的部分半球体的形态，如的图4中的B的长度为所述填充导电层没有凸起和凹陷的部分的宽的1/6，在两侧面均形成2×2的阵列，填充导电层的材质为（重量百分比）：1.5%的镍、5%的镁、0.8%的锡、0.6%的硅，余量为铜。需要先在沟槽形成中预设与导电层凸起和凹陷相应的凸起和凹陷。任取至少四个分散的点来测量缝隙，空间缝隙为均值。结果表明，该填充导电层与沟槽的空间缝隙与现有的填充导电层与沟槽的空间缝隙相比，增大的比例≤3%。而区别在于采用3%的镍、2%的镁、0.5%的锡、1%的硅，余量为铜的填充导电层材质对比例中，空间缝隙的增大约为6%。另一个区别在于采用正半球体形状的对比例中，空间缝隙的增大约为8%。另一个区别在于采用正方体形状的，边长为填充导电层没有凸起和凹陷的部分的宽的1/10的对比例中，空间缝隙的增大约为10%。另一个区别在于没有任何凸起和凹陷的对比例中，减少导电层沟槽的1/4的宽度后，空间缝隙的增大约为15%以上。
以上对本发明优选的具体实施方式和实施例作了详细说明，但是本发明并不限于上述实施方式和实施例，在本领域技术人员所具备的知识范围内，还可以在不脱离本发明构思的前提下作出各种变化。
Claims (10)
1.一种沟槽MOSFET，其特征在于，包括横向两侧中至少一侧具有凸起和/或凹陷的填充导电层。
2.根据权利要求1所述的沟槽MOSFET，其特征在于，所述凸起或凹陷的形状为长方体、立方体、部分球体和部分椭球体中的一种或多种。
3.根据权利要求1或2所述的沟槽MOSFET，其特征在于，所述凸起或凹陷的长方体和立方体的沿凸起或凹陷方向的边长、所述凸起或凹陷的半球体和半椭球体的沿凸起或凹陷方向的半径的长度，为所述填充导电层没有凸起或凹陷的部分的宽的1/（5-20）。
4.根据权利要求1或2所述的沟槽MOSFET，其特征在于，所述凸起或凹陷为水平分布和/或垂直分布。
5.根据权利要求1或2所述的沟槽MOSFET，其特征在于，所述凸起和凹陷为凸起和凹陷间隔均匀分布的阵列。
6.根据权利要求1或2所述的沟槽MOSFET，其特征在于，还包括基极、P型基板、N+掺杂区、氧化层、多晶硅层和场氧化层。
7.一种制备权利要求1-6任一所述的沟槽MOSFET提高沟槽MOSFET元胞密度的工艺，其特征在于，包括以下步骤：
S01，先形成填充导电层沟槽；
S02，再在所述沟槽中形成所述填充导电层。
8.根据权利要求7所述的提高沟槽MOSFET元胞密度的工艺，其特征在于，S01中，通过溅射法或沉积法执行形成具有凸起和/或凹陷的填充导电层；
或者，先形成规则的填充导电层基础，再通过蚀刻法来形成凸起或凹陷。
9.根据权利要求7或8所述的提高沟槽MOSFET元胞密度的工艺，其特征在于，S01中，所述填充导电层含有以下重量百分比的各原料：
1-2%的镍、4-6%的镁、0.5-1%的锡、0.5-1%的硅，余量为铜。
10.根据权利要求9所述的提高沟槽MOSFET元胞密度的工艺，其特征在于，S01中，所述填充导电层含有以下重量百分比的各原料：
1.5%的镍、5%的镁、0.8%的锡、0.6%的硅，余量为铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410121792.1A CN117650181A (zh) | 2024-01-30 | 2024-01-30 | 一种提高沟槽mosfet元胞密度的工艺及沟槽mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410121792.1A CN117650181A (zh) | 2024-01-30 | 2024-01-30 | 一种提高沟槽mosfet元胞密度的工艺及沟槽mosfet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117650181A true CN117650181A (zh) | 2024-03-05 |
Family
ID=90043727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410121792.1A Pending CN117650181A (zh) | 2024-01-30 | 2024-01-30 | 一种提高沟槽mosfet元胞密度的工艺及沟槽mosfet |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117650181A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211918A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| CN101740622A (zh) * | 2008-11-14 | 2010-06-16 | 半导体元件工业有限责任公司 | 用于半导体器件的屏蔽电极结构和方法 |
| US20160300849A1 (en) * | 2015-04-08 | 2016-10-13 | Macronix International Co., Ltd. | Semiconductor device and method of fabricating the same |
| WO2020135378A1 (zh) * | 2018-12-25 | 2020-07-02 | 无锡华润上华科技有限公司 | 一种沟槽型vdmos的元胞版图结构 |
| KR20210023482A (ko) * | 2019-08-23 | 2021-03-04 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
| CN115295538A (zh) * | 2022-08-09 | 2022-11-04 | 中国科学院微电子研究所 | 一种mim电容及其制备方法 |
| CN116133398A (zh) * | 2021-09-17 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
-
2024
- 2024-01-30 CN CN202410121792.1A patent/CN117650181A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211918A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| CN101740622A (zh) * | 2008-11-14 | 2010-06-16 | 半导体元件工业有限责任公司 | 用于半导体器件的屏蔽电极结构和方法 |
| US20160300849A1 (en) * | 2015-04-08 | 2016-10-13 | Macronix International Co., Ltd. | Semiconductor device and method of fabricating the same |
| WO2020135378A1 (zh) * | 2018-12-25 | 2020-07-02 | 无锡华润上华科技有限公司 | 一种沟槽型vdmos的元胞版图结构 |
| CN111370462A (zh) * | 2018-12-25 | 2020-07-03 | 无锡华润上华科技有限公司 | 一种沟槽型vdmos的元胞版图结构 |
| KR20210023482A (ko) * | 2019-08-23 | 2021-03-04 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
| CN116133398A (zh) * | 2021-09-17 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| CN115295538A (zh) * | 2022-08-09 | 2022-11-04 | 中国科学院微电子研究所 | 一种mim电容及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4951175A (en) | Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof | |
| US7081377B2 (en) | Three-dimensional memory | |
| US7994568B2 (en) | Vertical transistor of semiconductor device and method for forming the same | |
| EP3621116B1 (en) | Semiconductor device and manufacturing method thereof | |
| WO2006028775A2 (en) | Dram transistor with a gate buried in the substrate and method of forming thereof | |
| CN103681863A (zh) | 半导体器件及其制造方法 | |
| CN115881534A (zh) | 半导体器件 | |
| CN117650181A (zh) | 一种提高沟槽mosfet元胞密度的工艺及沟槽mosfet | |
| CN212991098U (zh) | 存储器 | |
| US4903112A (en) | Semiconductor component with contact hole | |
| US20220045071A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| US7495277B2 (en) | Memory circuitry | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN214542244U (zh) | 一种提高耐压的igbt版图结构 | |
| CA1115426A (en) | U-groove mos device | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN113517350A (zh) | 一种低压屏蔽栅mosfet器件及其制作方法 | |
| CN213366597U (zh) | 有源区结构 | |
| CN220065707U (zh) | 一种曲翘改善型igbt | |
| CN219626666U (zh) | 一种沟槽式mosfet器件 | |
| CN217507333U (zh) | 半导体器件 | |
| US20230061462A1 (en) | Semiconductor device and a method making the same | |
| CN217062105U (zh) | 一种绝缘栅双极晶体管及元胞结构 | |
| KR100480602B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| CN213878087U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |