CN217062105U - 一种绝缘栅双极晶体管及元胞结构 - Google Patents

一种绝缘栅双极晶体管及元胞结构 Download PDF

Info

Publication number
CN217062105U
CN217062105U CN202220021764.9U CN202220021764U CN217062105U CN 217062105 U CN217062105 U CN 217062105U CN 202220021764 U CN202220021764 U CN 202220021764U CN 217062105 U CN217062105 U CN 217062105U
Authority
CN
China
Prior art keywords
trench
emitter
gate
insulated gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220021764.9U
Other languages
English (en)
Inventor
王良元
汤艺
永福
徐泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiaxing Starpower Microelectronics Co ltd
Original Assignee
Jiaxing Starpower Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiaxing Starpower Microelectronics Co ltd filed Critical Jiaxing Starpower Microelectronics Co ltd
Priority to CN202220021764.9U priority Critical patent/CN217062105U/zh
Application granted granted Critical
Publication of CN217062105U publication Critical patent/CN217062105U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本实用新型涉及电子元件技术领域,具体涉及一种绝缘栅双极晶体管及元胞结构,包括:衬底;集电极层,形成于衬底的下方,并于集电极层上形成一掺杂区;电荷贮存层,电荷贮存层形成于衬底的上方;沟道区,形成于电荷贮存层的上方;至少两个发射极沟槽,发射极沟槽形成于沟道区内,发射极沟槽的底部延伸至衬底;沟道区在发射极沟槽之间的区域,于俯视方向上形成一连接结构,连接结构的两端连接至发射极沟槽。本实用新型的有益效果在于:通过在器件中设置连接沟槽和元胞结构,有效地优化了器件的结构,增加了器件整体的强度,避免了现有技术中因器件尺寸减小导致器件容易因为内应力破裂,或器件翘曲的问题,有效提高了器件生产过程中的整体良率。

Description

一种绝缘栅双极晶体管及元胞结构
技术领域
本实用新型涉及电子元件技术领域,具体涉及一种绝缘栅双极晶体管及元胞结构。
背景技术
绝缘栅双极晶体管(IGBT),是由BJT(双极结型晶体三极管)和MOS(绝缘栅型场效应管)组成的复合全控型-电压驱动式-功率半导体器件,其具有自关断的特征。IGBT融合了BJT和MOSFET的两种器件的优点,如驱动功率小和饱和压降低等。绝缘栅双极晶体管(IGBT)作为新型功率半导体器件的主流器件,已广泛应用于工业、4C(通信、计算机、消费电子、汽车电子)、航空航天、国防军工等传统产业领域,以及轨道交通、新能源、智能电网、新能源汽车等战略性新兴产业领域。
绝缘栅双极晶体管分为平面栅和沟槽栅两种。相比平面栅IGBT,沟槽栅IGBT的性能更优越,为近年来主流的新型IGBT方案。但是沟槽型IGBT需要挖深且窄的沟槽形成栅极,在制作过程中容易产生更多的应力。
现有技术中,随着器件沟槽尺寸和沟槽间平台尺寸逐步缩小;器件厚度逐渐变薄;以及为了改善性能增加的虚栅、发射极沟槽结构,都进一步加大了应力,引起圆片和器件平面内翘曲;碎片率增大;并造成器件结构变形/参数恶化/均一性变差等一系列问题,限制了沟槽型IGBT的进一步优化和制造。
实用新型内容
针对现有技术中存在的上述问题,现提供一种绝缘栅双极晶体管及元胞结构。
具体技术方案如下:
一种绝缘栅双极晶体管,包括:
衬底,所述衬底掺杂有N型离子;
集电极层,形成于所述衬底的下方,并于所述集电极层上形成一掺杂区,于所述掺杂区内掺杂有P型离子;
电荷贮存层,所述电荷贮存层形成于所述衬底的上方,且所述电荷贮存层掺杂有N型离子;
沟道区,所述沟道区形成于所述电荷贮存层的上方,所述沟道区内掺杂有P型离子;
至少两个发射极沟槽,所述发射极沟槽形成于所述沟道区内,所述发射极沟槽的底部延伸至所述衬底;
所述沟道区在所述发射极沟槽之间的区域,于俯视方向上形成一连接结构,所述连接结构的两端连接至所述发射极沟槽。
优选地,所述绝缘栅双极晶体管还包括:
第一栅极沟槽,所述第一栅极沟槽形成于所述沟道区内,所述第一栅极沟槽的底部延伸至所述衬底;
第二栅极沟槽,所述第二栅极沟槽形成于所述沟道区内,所述第二栅极沟槽的底部延伸至所述衬底;
所述发射极沟槽、所述第一栅极沟槽和所述第二栅极沟槽在正视方向上沿所述绝缘栅双极性晶体管的中部向边缘方向依次排列。
优选地,所述沟道区在所述第一栅极沟槽和所述第二栅极沟槽之间的部分设置有一源区;
所述源区内掺杂有N型离子;
所述第二栅极沟槽通过一接触孔连接至一栅极金属层,所述栅极金属层位于所述绝缘栅晶体管外部,所述栅极金属层环绕所述绝缘栅晶体管。
优选地,所述第一栅极沟槽、所述第二栅极沟槽和所述发射极沟槽内填充有多晶硅;
所述多晶硅包裹在一氧化层中;
所述发射极沟槽内的多晶硅连接至一发射极金属层,所述发射极金属层位于所述绝缘栅晶体管的上方。
优选地,所述连接结构在俯视方向上设置有至少一个第一连接结构,所述第一连接结构的两端连接相邻的两个所述发射极沟槽;
优选地,所述第一连接结构之间设置有第二连接结构,所述第二连接结构的两端连接相邻的两个所述第一连接结构。
优选地,所述发射极沟槽、所述第一连接结构与所述第二连接结构的深度相等;
所述发射极沟槽、所述第一连接结构与所述第二连接结构中填充有多晶硅。
优选地,所述发射极沟槽、所述第一栅极沟槽和所述第二栅极沟槽的深度相同;
所述发射极沟槽、所述第一栅极沟槽和所述第二栅极沟槽的宽度相同。
一种元胞结构,其特征在于,用于制造上述的绝缘栅双极晶体管,包括:
第一晶体管,所述第一晶体管的栅极沟槽连接至一栅极金属层;
第二晶体管,所述第二晶体管的栅极沟槽连接至所述栅极金属层;
所述栅极金属层在俯视方向上呈环状,围绕在所述第一晶体管或所述第二晶体管外;
所述第一晶体管的栅极沟槽和所述第二晶体管的栅极沟槽在俯视方向上相互垂直。
上述技术方案具有如下优点或有益效果:通过在器件中设置连接沟槽和元胞结构,有效地优化了器件的结构,增加了器件整体的强度,避免了现有技术中因器件尺寸减小导致器件容易因为内应力破裂,或器件翘曲的问题,有效提高了器件生产过程中的整体良率。
附图说明
参考所附附图,以更加充分的描述本实用新型的实施例。然而,所附附图仅用于说明和阐述,并不构成对本实用新型范围的限制。
图1为本实用新型实施例的整体示意图;
图2为本实用新型实施例中一种连接结构的示意图;
图3为本实用新型实施例中的排布方式示意图;
图4为本实用新型实施例中另一种连接结构的示意图;
图5为本实用新型中另一实施例的正视图;
图6为本实用新型实施例中另一种连接结构的示意图;
图7为本实用新型实施例中另一种连接结构的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明的是,在不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本实用新型作进一步说明,但不作为本实用新型的限定。
现有技术中,随着沟槽型绝缘栅双极晶体管(IGBT)器件的尺寸缩小、厚度减薄,导致了器件内的应力逐渐增加。器件的内应力往往会导致器件在平面内发生翘曲现象,容易碎裂,进而产生器件变形、参数恶化、均一性变差等一系列问题。针对上述问题,本实用新型提供一种新的绝缘栅双极晶体管,通过对器件结构的改进,在维持器件原有特性的基础上降低了晶圆和器件的内应力,从而提高了器件的性能一致性和良品率。
本实用新型包括:
一种绝缘栅双极晶体管,如图1所示,包括:
衬底3,衬底3掺杂有N型离子;
集电极层1,形成于衬底的下方,并于集电极层1上形成一掺杂区2,于掺杂区2内掺杂有P型离子;
电荷贮存层4,电荷贮存层4形成于衬底3的上方,且电荷贮存层4掺杂有N型离子;
沟道区5,沟道区5形成于电荷贮存层4的上方,沟道区5内掺杂有P型离子;
至少两个发射极沟槽6,发射极沟槽6形成于沟道区5内,发射极沟槽6的底部延伸至衬底3;
沟道区5在发射极沟槽6之间的区域,于俯视方向上形成一连接结构,连接结构的两端连接至发射极沟槽6。
具体地,本实用新型所公开的绝缘栅双极晶体管,其包含有发射极沟槽6,用于实现较好的导电性能。其中,两个发射极沟槽6之间的无效有源区中设置有如图2所示的连接结构,用于消除现有技术中沟槽型绝缘栅双极晶体管沟槽方向一致导致的应力集中问题,使得器件的结构得以补强并分散了器件的内应力,进而使得器件整体相较于现有技术具有更高的良率,可以进一步缩小器件尺寸和厚度以获得更好的性能。
在一种较优的实施例中,绝缘栅双极晶体管还包括:
第一栅极沟槽7,第一栅极沟槽7形成于沟道区5内,第一栅极沟槽7的底部延伸至衬底3;
第二栅极沟槽8,第二栅极沟槽8形成于沟道区5内,第二栅极沟槽8的底部延伸至衬底3;
发射极沟槽6、第一栅极沟槽7和第二栅极沟槽8在正视方向上沿绝缘栅双极性晶体管的中部向边缘方向依次排列。
具体地,如图1所示,沿器件的正视方向,第一栅极沟槽7和第二栅极沟槽8相对于发射极沟槽6更为接近器件的边缘。在实施过程中,第一栅极沟槽7可以是虚栅,第二栅极沟槽8可以是真栅,第二栅极沟槽8相对于第一栅极沟槽7更接近器件的边缘,用以在第一栅极沟槽7和第二栅极沟槽8之间形成一有源区。
在一种较优的实施例中,沟道区5在第一栅极沟槽7和第二栅极沟槽8之间的部分设置有一源区9;
源区9内的掺杂类型为N型;
第二栅极沟槽8通过一接触孔10连接至一栅极金属层11,栅极金属层11位于绝缘栅晶体管外部,栅极金属层11环绕绝缘栅晶体管。
具体地,如图3所示,栅极沟槽8或源区9通过接触孔10与栅极金属层连接,栅极金属层11围绕在器件整体的周围形成栅极金属环,而发射极金属层11则设置在器件上方与发射极沟槽内的多晶硅相连。
在一种较优的实施例中,第一栅极沟槽7、第二栅极沟槽8和发射极沟槽6内填充有多晶硅;
多晶硅包裹在一氧化层中;
发射极沟槽6内的多晶硅连接至一发射极金属层12,发射极金属层12位于绝缘栅晶体管的上方。
具体地,当在沟道区5中形成第一栅极沟槽7、第二栅极沟槽8和发射极沟槽6后,对第一栅极沟槽7、第二栅极沟槽8和发射极沟槽6的内壁进行氧化形成氧化层,随后向第一栅极沟槽7、第二栅极沟槽8和发射极沟槽6中填充多晶硅以完成沟槽,并将多晶硅与金属层相连形成电极。
具体地,如图3所示,在实际生产过程中,多个绝缘栅双极晶体管形成于同一晶圆上。为避免现有技术中,多个IGBT器件的沟槽方向一致导致晶圆沿特定方向具有较大的、较为集中的应力进而导致晶圆翘曲、破裂的问题,本实用新型所公开的绝缘栅双极晶体管在制造过程中,相邻的两个绝缘栅双极晶体管的沟道方向相互垂直。
在一种较优的实施例中,如图2所示,连接结构在俯视方向上设置有至少一个第一连接结构13,第一连接结构13的两端连接相邻的两个发射极沟槽6;
在一种较优的实施例中,如图4所示,第一连接结构13之间设置有第二连接结构14,第二连接结构14的两端连接相邻的两个第一连接结构13。
在一种较优的实施例中,发射极沟槽6、第一连接结构13与第二连接结构14的深度相等;
发射极沟槽6、第一连接结构13与第二连接结构14中填充有多晶硅。
在一种较优的实施例中,发射极沟槽6、第一栅极沟槽7和第二栅极沟槽8的深度相同;
发射极沟槽6、第一栅极沟槽7和第二栅极沟槽8的宽度相同。
在具体实施过程中,上述绝缘栅双极晶体管的制造过程如下:
步骤S1:在衬底3上选定一有源区,对有源区进行掺杂形成电荷贮存区4;
衬底包括:N型外延硅衬底或者区熔片衬底;
步骤S2:通过光刻和/或干法刻蚀形成发射极沟槽6、第一栅极沟槽7、第二栅极沟槽8和连接结构;
步骤S3:在发射极沟槽6、第一栅极沟槽7、第二栅极沟槽8和连接结构的侧面形成氧化层,随后在沟槽和连接结构内沉积原位掺杂的多晶硅填充物;
步骤S4:采用化学机械抛光法去除多余的多晶硅;
步骤S5:对电荷贮存区4上方的有源区机械掺杂形成沟道区5;
步骤S6:在第二栅极沟槽8的侧面光刻形成源区9的窗口并掺杂;
步骤S7:在器件上方沉积绝缘介质层并对绝缘介质层退火处理;
绝缘介质层包括:沉积氧化硅或氮化硅或硼硅玻璃;
步骤S8:通过光刻形成接触孔10,并形成发射极;
步骤S9:自背面将衬底3的厚度减薄至特定厚度,并形成集电区2;
步骤S10:通过过溅射或者蒸发的方法淀积背面金属形成集电极层1。
下面结合实施例对本实用新型作进一步说明:
实施例一:
在本实施例中,如图1所示,器件的正视结构包括:
集电极层1,集电极层1位于绝缘栅双极晶体管最下方;
具有第一掺杂类型的掺杂区2,掺杂区2位于集电极层1的上方;
具有第二掺杂类型的衬底3,衬底3位于集电极层1的上方;
具有第二掺杂类型的电荷贮存层4,电荷贮存层4位于衬底3的上方;
具有第一掺杂类型的沟道区5,沟道区5位于电荷贮存层4的上方;
两个发射极沟槽6,发射极沟槽6形成于沟道区5内,发射极沟槽6的底部延伸至衬底3;
两个第一栅极沟槽7,第一栅极沟槽7形成于沟道区5内,第一栅极沟槽7的底部延伸至衬底3;
两个第二栅极沟槽8,第二栅极沟槽8形成于沟道区5内,第二栅极沟槽8的底部延伸至衬底3;
其中,发射极沟槽6、第一栅极沟槽7和第二栅极沟槽8在正视方向上沿绝缘栅双极性晶体管的中部向边缘方向依次排列,以绝缘栅双极晶体管的中心线为分界,中心线两侧各具有一组发射极沟槽6、第一栅极沟槽7和第二栅极沟槽8。
该实施例中的器件的俯视结构如图2所示,在发射极沟槽6之间仅设置有多个第一连接结构13,第一连接结构13的联通两端的发射极沟槽6并在第一连接结构13中填充多晶硅,通过设置第一连接结构13实现了器件在俯视方向上存在有横纵两个方向的交错沟道,进而有助于分散器件的应力。同时,由于发射极沟槽6、第一连接结构13中的多晶硅填充物不会影响器件的门极电容,因此对器件的特性不会产生负面影响。
实施例二:
本实施例的器件正视结构与实施例一相同,均具有集电极层1、掺杂区2、衬底3、电荷贮存层4、沟道区5、两个发射极沟槽6、两个第一栅极沟槽7、和两个第二栅极沟槽8。
本实施例与实施例一的区别在于,本实施例中的连接结构如图4所示,在器件中央位置设置有一组第二连接结构14,每个第二连接结构14的两端均联通相邻的一组第一连接结构13。
通过在本实施例中设置联通发射极沟槽6的第一连接结构,以及联通第一连接结构13的第二连接结构,实现了器件在俯视方向上存在有横纵两个方向的交错沟道,进而有助于分散器件的应力。同时,由于发射极沟槽6、第一连接结构13和第二连接结构14中的多晶硅填充物不会影响器件的门极电容,因此对器件的特性不会产生负面影响。
实施例三:
在本实施例中,如图5所示,器件的正视结构包括:
集电极层1,集电极层1位于绝缘栅双极晶体管最下方;
具有第一掺杂类型的掺杂区2,掺杂区2位于集电极层1的上方;
具有第二掺杂类型的衬底3,衬底3位于集电极层1的上方;
具有第二掺杂类型的电荷贮存层4,电荷贮存层4位于衬底3的上方;
具有第一掺杂类型的沟道区5,沟道区5位于电荷贮存层4的上方;
三个发射极沟槽6,发射极沟槽6形成于沟道区5内,发射极沟槽6的底部延伸至衬底3;
两个第一栅极沟槽7,第一栅极沟槽7形成于沟道区5内,第一栅极沟槽7的底部延伸至衬底3;
两个第二栅极沟槽8,第二栅极沟槽8形成于沟道区5内,第二栅极沟槽8的底部延伸至衬底3;
其中,发射极沟槽6、第一栅极沟槽7和第二栅极沟槽8在正视方向上沿绝缘栅双极性晶体管的中部向边缘方向依次排列,以绝缘栅双极晶体管的中心线为分界,中心线两侧各具有一组发射极沟槽6、第一栅极沟槽7和第二栅极沟槽8。
该实施例中的器件的俯视结构如图6所示,在发射极沟槽6之间仅设置有多个第一连接结构13,第一连接结构13的联通两端的发射极沟槽6并在第一连接结构13中填充多晶硅,通过设置第一连接结构13实现了器件在俯视方向上存在有横纵两个方向的交错沟道,进而有助于分散器件的应力。同时,由于发射极沟槽6、第一连接结构13中的多晶硅填充物不会影响器件的门极电容,因此对器件的特性不会产生负面影响。
实施例四:
本实施例的器件正视结构与实施例三相同,均具有集电极层1、掺杂区2、衬底3、电荷贮存层4、沟道区5、三个发射极沟槽6、两个第一栅极沟槽7、和两个第二栅极沟槽8。
本实施例与实施例一的区别在于,本实施例中的连接结构如图7所示,其揭示了另一种第一连接结构13的排布方法。在本实施例中,由于存在中央发射极沟道,因此第一连接结构13沿器件中心线方向分别联通两组发射极沟道6,通过将相邻的第一连接结构13的连接点错开,可以避免在连接点处器件强度降低,或产生应力集中现象,有效提高了器件强度。
通过设置第一连接结构13实现了器件在俯视方向上存在有横纵两个方向的交错沟道,进而有助于分散器件的应力。同时,由于发射极沟槽6、第一连接结构13中的多晶硅填充物不会影响器件的门极电容,因此对器件的特性不会产生负面影响。
本实用新型的有益效果在于:通过在器件中设置连接沟槽和元胞结构,有效地优化了器件的结构,增加了器件整体的强度,避免了现有技术中因器件尺寸减小导致器件容易因为内应力破裂,或器件翘曲的问题,有效提高了器件生产过程中的整体良率。
以上仅为本实用新型较佳的实施例,并非因此限制本实用新型的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本实用新型说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本实用新型的保护范围内。

Claims (9)

1.一种绝缘栅双极晶体管,其特征在于,包括:
衬底,所述衬底掺杂有N型离子;
集电极层,形成于所述衬底的下方,并于所述集电极层上形成一掺杂区,于所述掺杂区内掺杂有P型离子;
电荷贮存层,所述电荷贮存层形成于所述衬底的上方,且所述电荷贮存层掺杂有N型离子;
沟道区,所述沟道区形成于所述电荷贮存层的上方,所述沟道区内掺杂有P型离子;
至少两个发射极沟槽,所述发射极沟槽形成于所述沟道区内,所述发射极沟槽的底部延伸至所述衬底;
所述沟道区在所述发射极沟槽之间的区域,于俯视方向上形成一连接结构,所述连接结构的两端连接至所述发射极沟槽。
2.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述绝缘栅双极晶体管还包括:
第一栅极沟槽,所述第一栅极沟槽形成于所述沟道区内,所述第一栅极沟槽的底部延伸至所述衬底;
第二栅极沟槽,所述第二栅极沟槽形成于所述沟道区内,所述第二栅极沟槽的底部延伸至所述衬底;
所述发射极沟槽、所述第一栅极沟槽和所述第二栅极沟槽在正视方向上沿所述绝缘栅双极性晶体管的中部向边缘方向依次排列。
3.根据权利要求2所述的绝缘栅双极晶体管,其特征在于,所述沟道区在所述第一栅极沟槽和所述第二栅极沟槽之间的部分设置有一源区;
所述源区内掺杂有N型离子;
所述第二栅极沟槽通过一接触孔连接至一栅极金属层,所述栅极金属层位于所述绝缘栅晶体管外部,所述栅极金属层环绕所述绝缘栅晶体管。
4.根据权利要求2所述的绝缘栅双极晶体管,其特征在于,所述第一栅极沟槽、所述第二栅极沟槽和所述发射极沟槽内填充有多晶硅;
所述多晶硅包裹在一氧化层中;
所述发射极沟槽内的多晶硅连接至一发射极金属层,所述发射极金属层位于所述绝缘栅晶体管的上方。
5.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述连接结构在俯视方向上设置有至少一个第一连接结构,所述第一连接结构的两端连接相邻的两个所述发射极沟槽。
6.根据权利要求5所述的绝缘栅双极晶体管,其特征在于,所述第一连接结构之间设置有第二连接结构,所述第二连接结构的两端连接相邻的两个所述第一连接结构。
7.根据权利要求6所述的绝缘栅双极晶体管,其特征在于,所述发射极沟槽、所述第一连接结构与所述第二连接结构的深度相等;
所述发射极沟槽、所述第一连接结构与所述第二连接结构中填充有多晶硅。
8.根据权利要求2所述的绝缘栅双极晶体管,其特征在于,所述发射极沟槽、所述第一栅极沟槽和所述第二栅极沟槽的深度相同;
所述发射极沟槽、所述第一栅极沟槽和所述第二栅极沟槽的宽度相同。
9.一种元胞结构,其特征在于,用于制造如权利要求1-8任意一项所述的绝缘栅双极晶体管,包括:
第一晶体管,所述第一晶体管的栅极沟槽连接至一栅极金属层;
第二晶体管,所述第二晶体管的栅极沟槽连接至所述栅极金属层;
所述栅极金属层在俯视方向上呈环状,围绕在所述第一晶体管或所述第二晶体管外;
所述第一晶体管的栅极沟槽和所述第二晶体管的栅极沟槽在俯视方向上相互垂直。
CN202220021764.9U 2022-01-05 2022-01-05 一种绝缘栅双极晶体管及元胞结构 Active CN217062105U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220021764.9U CN217062105U (zh) 2022-01-05 2022-01-05 一种绝缘栅双极晶体管及元胞结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220021764.9U CN217062105U (zh) 2022-01-05 2022-01-05 一种绝缘栅双极晶体管及元胞结构

Publications (1)

Publication Number Publication Date
CN217062105U true CN217062105U (zh) 2022-07-26

Family

ID=82481901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220021764.9U Active CN217062105U (zh) 2022-01-05 2022-01-05 一种绝缘栅双极晶体管及元胞结构

Country Status (1)

Country Link
CN (1) CN217062105U (zh)

Similar Documents

Publication Publication Date Title
US20210126117A1 (en) Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
JP6021908B2 (ja) 絶縁ゲート型バイポーラトランジスタ
CN107068759B (zh) 半导体器件及其制造方法
US20190280119A1 (en) Super junction power transistor and preparation method thereof
CN205159322U (zh) 一种mosfet器件
US20080290366A1 (en) Soi Vertical Bipolar Power Component
CN111211169A (zh) 屏蔽型igbt结构及其制造方法
CN110429134B (zh) 一种具有非对称原胞的igbt器件及制备方法
CN112216743A (zh) 沟槽功率半导体器件及制造方法
CN217062105U (zh) 一种绝缘栅双极晶体管及元胞结构
JP2019129300A (ja) 半導体装置とその製造方法
CN111725306B (zh) 一种沟槽型功率半导体器件及其制造方法
CN114975621A (zh) 能提升短路能力的igbt器件及制备方法
CN112635331B (zh) 一种超级结功率器件的制备方法
CN213905364U (zh) 沟槽功率半导体器件
CN111508956B (zh) 一种低应力的半导体芯片
CN115692472A (zh) Igbt器件结构及其制造方法
CN211265485U (zh) 屏蔽型igbt结构
CN110061047B (zh) 一种igbt结构及其制作方法
CN112420845A (zh) 沟槽功率半导体器件及制造方法
CN213150783U (zh) 沟槽功率半导体器件
WO2022205556A1 (zh) 绝缘栅双极型晶体管装置及其制备方法
CN212113722U (zh) 具有肖特基二极管的半导体器件
CN113066861B (zh) 沟槽栅功率半导体器件及其制作方法
CN113192842B (zh) 一种CoolMOS器件制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant