DE102007032387B4 - Leistungshalbleiterbauelement und DMOS - Leistungshalbleiterbauelement - Google Patents

Leistungshalbleiterbauelement und DMOS - Leistungshalbleiterbauelement Download PDF

Info

Publication number
DE102007032387B4
DE102007032387B4 DE102007032387.7A DE102007032387A DE102007032387B4 DE 102007032387 B4 DE102007032387 B4 DE 102007032387B4 DE 102007032387 A DE102007032387 A DE 102007032387A DE 102007032387 B4 DE102007032387 B4 DE 102007032387B4
Authority
DE
Germany
Prior art keywords
layer
power semiconductor
sion
insulating
transistor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007032387.7A
Other languages
English (en)
Other versions
DE102007032387A1 (de
Inventor
Dr. Detzel Thomas
Hubert Maier
Dr. Schreiber Kai-Alexander
Stefan Wöhlert
Uwe Höckele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007032387.7A priority Critical patent/DE102007032387B4/de
Publication of DE102007032387A1 publication Critical patent/DE102007032387A1/de
Application granted granted Critical
Publication of DE102007032387B4 publication Critical patent/DE102007032387B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Leistungshalbleiterbauelement mit einem Logiktransistorbereich (I) und einem Leistungstransistorbereich (II), die in einem gemeinsamen Halbleitersubstrat (1) ausgebildet sind, wobei zumindest teilweise an der Oberfläche des Halbleitersubstrats (1) eine isolierende Trägerschicht (4) ausgebildet ist, auf der eine erste Leitbahnschicht (5) ausgebildet ist, die zumindest im Logiktransistorbereich (I) Aussparungen (L) aufweist; eine isolierende Füllschicht (6) auf der ersten Leitbahnschicht (5) und auf der isolierenden Trägerschicht (4) ausgebildet ist, die die Aussparungen (L) auffüllt; eine SiON-Schicht (7) auf der isolierenden Füllschicht (6) ausgebildet ist; und eine zweite Leitbahnschicht (9) über der SiON-Schicht (7) ausgebildet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Leistungshalbleiterbauelement sowie ein DMOS-Leistungshalbleiterbauelement und insbesondere auf ein DMOS-Leistungshalbleiterbauelement mit speziellem Zwischendielektrikum.
  • Insbesondere auf dem Gebiet der Leistungshalbleitertechnik stellt die Integration einer ionen- und feuchtedichten dielektrischen Schicht bzw. eines ionen- und feuchtedichten Zwischendielektrikums im oberen Bereich der Metallisierung eines Halbleiterbausteins eine wesentliche Anforderung dar.
  • Bisher wurden derartige Anforderungen dadurch gelöst, dass eine relativ dicke Passivierungsschicht bestehend aus beispielsweise Siliziumnitrid oder eine Schichtfolge von Siliziumoxid und Siliziumnitrid oberhalb der obersten Metallisierungslage, das heißt über der Power-Metallisierung für eine jeweilige Stromversorgung abgeschieden und strukturiert wurde. Nachteilig ist hierbei die Ausbildung von Passivierungsrissen bei thermischer Zykelbelastung, wie sie insbesondere bei Leistungshalbleiterbauelementen regelmäßig vorkommen. Die Pressmasse bzw. Vergussmasse übt hierbei während eines Temperaturzyklus große mechanische Spannungen auf den Halbleiterbaustein bzw. Chip aus. Diese Kräfte greifen an der Passivierung an, wobei die darunter liegende Metallisierungsschicht (beispielsweise für eine Stromversorgung) auf Grund ihrer vergleichsweise geringen Festigkeit plastisch verformt wird.
  • Dadurch können insbesondere an den Kanten der Metallisierungsschicht in der darüber liegenden spröden Passivierungsschicht bzw. Silizium-Nitrid-Passivierung derart große mechanische Spannungen erzeugt werden, dass diese Passivierungsschicht bricht. Dadurch entstehen zahlreiche Risse, durch welche mobile Ionen, wie beispielsweise Natrium, und Feuchte eindringen können. Die Folgen sind Veränderungen der Geräteeigenschaften, wie beispielsweise Einsatzspannungsverschiebungen, und Korrosion der Metallisierungsschichten. Ferner benötigt diese herkömmliche Lösung eine zusätzliche Photoebene für die Strukturierung der Passivierungsschicht, was sich wiederum in erhöhten Kosten widerspiegelt.
  • Als alternative Lösung wurde bei herkömmlichen Halbleiteranordnungen eine Siliziumnitridschicht zwischen ein Intermetalloxid und die Power-Metallisierungsschicht integriert. Bei dieser herkömmlichen Realisierung ist die Passivierung Bestandteil des Zwischendielektrikums (Intermetalldielektrikum, IMD), wodurch eine Photoebene eingespart werden kann.
  • Ferner ist die Wahrscheinlichkeit einer Rissbildung deutlich reduziert, da das Zwischendielektrikum üblicherweise über sehr dünnen Metallschichten (≤ 1 μm) liegt im Gegensatz zu den obersten Power-Metallisierungsschichtdicken von größer gleich 2,5 μm. Je dünner diese Schichten sind, desto geringer ist deren plastische Verformbarkeit, weshalb eine Rissbildung gehemmt ist. Nachteilig ist hierbei jedoch, dass eine derartige Integration von Siliziumnitrid in das Zwischendielektrikum zu nicht tolerierbaren Gate-Oxid-Schädigungen insbesondere bei DMOS-Leistungshalbleiterbauelementen (Diffused Metal Oxide Semiconductor) in den Gräben sowie zu Bauteildriften führt. Als Ursache wird hierbei der in der Silizium-Nitrid-Schicht eingebaute Wasserstoff vermutet, der zu massiven Schädigungen der jeweiligen Halbleiterbauelemente führen kann.
  • Aus der Druckschrift US 2006/0091451 A1 ist eine Halbleiteranordnung sowie ein zugehöriges Herstellungsverfahren bekannt, wobei eine erste Leitbahnschicht auf einem Trägersubstrat ausgebildet ist und zumindest eine Aussparung aufweist. Eine isolierende Füllschicht ist auf der ersten Leitbahnschicht und dem Trägersubstrat ausgebildet und füllt die zumindest eine Aussparung auf. Ferner ist eine SiON-Schicht auf der Füllschicht und darüber eine zweite Leitbahnschicht ausgebildet.
  • Aus der weiteren Druckschrift US 6 307 213 B1 ist ein Verfahren zur Herstellung einer Schmelzvorrichtung bekannt, wobei insbesondere die Verwendung einer SiON-Schicht mit einer Schichtdicke von ca. 800 bis 1500 nm vorgeschlagen wird.
  • Ferner ist aus der Druckschrift DE 11 2005 003 327 T5 eine Festkörper-Bildaufnahmevorrichtung sowie ein zugehöriges Herstellungsverfahren bekannt, wobei die dabei verwendeten Mikrolinsen mit einer SiON-Schicht mit möglichst hohem Brechungsindex zur Verbesserung eines optischen Lichtfokussierens beschichtet sind.
  • Die weiterhin genannte Druckschrift DE 11 2004 003 004 T5 offenbart ein Halbleiterbauelement sowie ein zugehöriges Herstellungsverfahren, wobei ein Zwischenschicht-Isolationsfilm auch einen HDP-Oxid-Film (High Density Plasma) aufweisen kann.
  • Aus der Druckschrift DE 10 2004 047 522 B3 sind ein Halbleiterchip mit Metallbeschichtungsstruktur sowie ein zugehöriges Herstellungsverfahren bekannt, wobei für die Metalllagen Kupfer, Nickel, Palladium und/oder Nickelphosphid aufweisende Schichten verwendet werden.
  • Weiterhin ist aus der Druckschrift DE 103 60 513 A1 ein DMOS-Leistungshalbleiterbauelement mit einem Leistungstransistor- und einem Logiktransistorbereich bekannt, die in einem gemeinsamen Halbleitersubstrat ausgebildet sind.
  • Aus der Druckschrift US 6 423 654 B1 ist ein Halbeiterbauelement und ein zugehöriges Herstellungsverfahren bekannt, wobei als Passivierungsschicht eine Siliziumoxinitrid-Schicht verwendet wird, welche eine geringe dielektrische Konstante und eine hohe Feuchtigkeitswiderstandsfähigkeit aufweist.
  • Die Druckschrift US 4 907 064 A offenbart ein Halbleiterbauelement mit einer Siliziumoxinitrid-Schicht, welche zur Verbesserung der Feuchtigkeitswiderstandsfähigkeit als oberste Passivierungsschicht aufgebracht wird.
  • Ferner ist aus der Druckschrift US 2006/0263727 A1 ein Halbleiterbaustein mit integrierter Induktivität bekannt. Die Induktivität ist hierbei als Metall-Spule oberhalb einer SiON aufweisenden Passivierungsschicht des Halbleiterbausteins ausgebildet.
  • Die Druckschrift US 6 028 013 A offenbart ein Verfahren zur Herstellung eines Zwischendielektrikums, welches zwischen Metallschichten ausgebildet sein kann. Hierbei kann zusätzlich zu einer fluorinierten Silika-Glas-Oxidschicht eine SiON-Schicht als Feuchtigkeits-Barrierenschicht verwendet werden.
  • Aus der Druckschrift US 2006/0014371 A1 ist ferner ein herkömmliches Leistungshalbleiterbauelement mit einem Logiktransistorbereich und einem Leistungstransistorbereich bekannt, die in einem gemeinsamen Halbleitersubstrat ausgebildet sind, wobei schützende Materialschichten auf einer ersten Metallisierungsschicht ausgebildet sind.
  • Schließlich ist aus der Literaturstelle „J. Frühauf, Werkstoffe der Mikrotechnik, Fachbuchverlag Leibzig, Seiten 88–89, 2005” bekannt, dass der typische Brechungsindex von SiON-Passivierungsschichten im Bereich von 1,6 bis 1,9 liegt.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Leistungshalbleiterbauelement und ein DMOS-Leistungshalbleiterbauelement zu schaffen, wobei mit geringen Kosten eine verbesserte Ionen- und Feuchtedichtheit realisiert werden kann.
  • Erfindungsgemäß wird diese Aufgabe hinsichtlich des Leistungshalbleiterbauelements durch die Merkmale des Patentanspruchs 1 und hinsichtlich des DMOS-Leistungshalbleiterbauelements durch die Merkmale des Patentanspruchs 7 gelöst.
  • Vorzugsweise kann die Schichtdicke der SiON-Schicht zwischen 0,2 μm bis 1 μm liegen und einen optischen Brechungsindex von etwa 1,7 aufweisen. Eine derartige Schicht zeigt besonders gute Eigenschaften hinsichtlich ihrer Ionen- und Feuchtedichtheit.
  • Die isolierende Füllschicht kann beispielsweise eine HDP-Oxidschicht mit einer Schichtdicke von 0,8 μm bis 1,5 μm darstellen. Auf diese Weise erhält man eine ausreichende Abflachung der Topographie in der ersten Leitbahnschicht, wodurch insbesondere die darüber liegende SiON-Schicht eine ausreichende Kantenabdeckung realisieren kann und hinsichtlich seiner Beanspruchung insbesondere bei einer thermischen Zykelbelastung gepuffert wird.
  • Ferner kann beispielsweise eine Abdeckschicht zwischen der SiON-Schicht und der zweiten Leitbahnschicht ausgebildet sein, die eine Schichtdicke von ca. 600 nm aufweist und insbesondere SiO oder SiC aufweist. Eine derartige Abdeckschicht dient als Verstärkungsschicht der SiON-Schicht und erhöht die mechanische Stabilität der als Ionen- und Feuchtedichtesperre dienenden SiON-Schicht. Ein Aufreißen der SiON-Schicht kann dadurch zuverlässig verhindert werden.
  • Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen:
  • 1 eine vereinfachte Schnittansicht einer nicht beanspruchten Halbleiteranordnung gemäß einem Beispiel der vorliegenden Erfindung; und
  • 2 eine vereinfachte Schnittansicht eines DMOS-Halbleiterbauelements gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 1 zeigt eine vereinfachte Schnittansicht zur Veranschaulichung einer nicht beanspruchten Halbleiteranordnung und insbesondere eines Zwischendielektrikums zwischen zwei Leitbahnschichten wie beispielsweise einer obersten Metallisierungsschicht für eine Stromversorgung und einer darunter liegenden Verdrahtungsschicht.
  • Gemäß 1 ist auf einem Trägersubstrat S eine erste Leitbahnschicht 5 ausgebildet, die zumindest eine Aussparung L bis zum Trägersubstrat S aufweist. Derartige Aussparungen L werden beispielsweise bei einer Strukturierung der ersten Leitbahnschicht 5 erzeugt, um zum Beispiel voneinander getrennte Leitbahnen zu erzeugen. Grundsätzlich kann eine derartige Aussparung L auch eine nicht dargestellte Vertiefung in der Leitbahnschicht 5 darstellen.
  • Beispielsweise kann die erste Leitbahnschicht 5 eine Metallisierungsschicht zur Realisierung einer Verdrahtung für einen (nicht dargestellten) Halbleiterbaustein darstellen. Die erste Leitbahnschicht 5 ist üblicherweise eine dünne Metallschicht mit Schichtdicken kleiner gleich 1 μm, wobei als Material Al, Cu, Ni und/oder W oder Legierungen mit entsprechenden Materialbestandteilen verwendet werden können.
  • Auf der ersten Leitbahnschicht 5 bzw. dem Trägersubstrat S ist im Bereich der Aussparungen bzw. Lücken L ferner eine isolierende Füllschicht 6 ausgebildet, die zumindest die Aussparung L auffüllt. Beispielsweise kann ein Spin-on-Glas, ein so genanntes Flow-Fill®-Material oder ein Photoimid aufgeschleudert werden. Hierbei sollen insbesondere die Aussparungen L aufgefüllt und die steilen Kanten an der ersten Leitbahnschicht 5 abgeflacht bzw. abgeschrägt werden.
  • Vorzugsweise wird jedoch als derartige isolierende Füllschicht 6 eine so genannte HDP-Oxidschicht (High Density Plasma Oxide) mittels eines HDP-CVD-Verfahrens (High Density Plasma Chemical Vapor Deposition) ganzflächig abgeschieden.
  • Diese HDP-Abscheidung bewirkt, dass die Aussparungen bzw. Lücken L zwischen den Teilbereichen der ersten Leitbahnschicht 5 lunkerfrei, d. h. frei von Hohlräumen, mit Oxid gefüllt und steile Kanten abgeschrägt werden. Die von der ersten Leitbahnschicht 5 mit ihrer durch die Aussparungen L herrührenden nachteiligen Topographie wird dadurch entschärft bzw. abgeschwächt.
  • Die Füllschicht 6 besitzt hierbei eine Schichtdicke von 0,5 μm bis 5 μm und insbesondere eine Schichtdicke von 0,8 μm bis 1,5 μm. Da sie die Aussparungen L der ersten Leitbahnschicht 5 vorzugsweise vollständig auffüllen soll, besitzt die Füllschicht 6 eine Schichtdicke, die in etwa der Schichtdicke der ersten Leitbahnschicht 5 entspricht.
  • An der Oberfläche dieser isolierenden Füllschicht 6 wird anschließend eine SiON-Schicht 7 ganzflächig ausgebildet. Diese Siliziumoxinitrid-Schicht 7 dient als eigentliche Ionen- und Feuchtesperre, wobei auf Grund der gegenüber einem herkömmlichen Siliziumnitrid-Prozess veränderten Abscheideparameter und Precursor-Gasen den daraus veränderten Schichteigenschaften diese Schicht und ihr Material sich nicht schädigend auf eventuell im Trägersubstrat S befindliche Halbleiterbauelemente auswirken. So konnte beispielsweise nachgewiesen werden, dass sich keine Gateoxidschädigungen bzw. Bauelementdriften ergeben.
  • Auf Grund der Kanten brechenden Füllschicht 6 kann die SiON-Schicht 7 sehr konform, d. h. mit gleich bleibender Dicke, ausgebildet werden. Beispielsweise wird diese SiON-Schicht 7 in einer Plasmareaktorkammer unter Verwendung der folgenden Precursor-Gase SiH4, NH3, N2O, N2 abgeschieden.
  • Eine Schichtdicke der SiON-Schicht 7 beträgt hierbei 0,2 μm bis 1 μm. Die stöchiometrischen Eigenschaften der SiON-Schicht 7 werden beispielsweise durch den optischen Brechungsindex dieser Schicht bestimmt, der beispielsweise bei ca. 1,7 liegt.
  • Abschließend kann an der Oberfläche der SiON-Schicht 7 eine zweite Leitbahnschicht 9 ausgebildet werden, die beispielsweise eine oberste Metallisierungsschicht für eine Stromversorgung darstellt. Eine derartige Power-Metallisierung weist beispielsweise Schichtdicken von 2,0 bis 15 μm auf und kann die insbesondere in Leistungshalbleiterbauelementen erforderlichen hohen Stromdichten führen.
  • Im Gegensatz zu herkömmlich verwendeten Passivierungsprozessen werden erfindungsgemäß eine Photoebene und somit wesentliche Kosten eingespart. Eine Rissbildung in der üblicherweise oberhalb der obersten Metallisierungsschicht bzw. des Power-Metalls liegenden Passivierung wird somit zuverlässig vermieden.
  • Ferner konnte zuverlässig nachgewiesen werden, dass die als Zwischendielektrikum (IMD, Intermetalldielektrikum) verwendete Schichtfolge mit integrierter SiON-Schicht 7 einen effektiven Schutz gegen mobile Ionen und Feuchte darstellt. So konnte beispielsweise mittels eines speziell entwickelten Natrium-Tests die Dichtheit gegenüber mobilen Ionen nachgewiesen werden. Auch bei sehr starken thermischen oder chemischen Belastungen tritt keine Rissbildung auf, weshalb keine Kontaminationen in kritische Bauteilbereiche des Trägersubstrats S gelangen.
  • Ferner zeigt die SiON-Schicht 7 keine negativen Beeinflussungen der üblicherweise im Trägersubstrat S realisierten Halbleiterbauelemente oder Schaltungen.
  • Gemäß einem nicht dargestellten weiteren Ausführungsbeispiel kann zwischen der SiON-Schicht 7 und der zweiten Leitbahnschicht 9 ferner eine isolierende Abdeckschicht 8 ausgebildet sein. Beispielsweise wird als Abdeckschicht 8 eine TEOS-(Tetraethylorthosilikat) oder SiH4-basierte Oxidschicht abgeschieden. Diese Abdeckschicht 8 kann beispielsweise eine Schichtdicke von 300 nm bis 800 nm und insbesondere eine Schichtdicke von 600 nm aufweisen.
  • Als Abdeckschicht 8 wird beispielsweise SiwOxNyHz oder SiwOxCyHz hergestellt, wobei x, y, z und w die Stöchiometrie in Atomprozent der Verbindung wiedergeben. Insbesondere kann die Abdeckschicht 8 aus SiO oder SiC bestehen. Diese isolierende Abdeckschicht 8 dient hierbei insbesondere einer Verbesserung der mechanischen Stabilität des Zwischendielektrikums und insbesondere der SiON-Schicht 7. Eine Strukturierung dieser Abdeckschicht 8 und der darunter liegenden Schichten kann hierbei über eine isotrope gefolgt von einer anisotropen Plasmaätzung erfolgen. Grundsätzlich kann die Ätzung auch rein anisotrop durchgeführt werden.
  • Die abschließend ausgebildete oberste Metallisierungsschicht bzw. zweite Leitbahnschicht 9 besteht wiederum beispielsweise aus Aluminium. Grundsätzlich können hierfür jedoch ähnlich wie in der ersten Leitbahnschicht 5 Cu, Ni, NiPd und/oder NiP als Materialien verwendet werden. Eine derart um die Abdeckschicht 8 erweiterte Halbleiteranordnung bzw. erweitertes Zwischendielektrikum weist insbesondere eine verbesserte mechanische Stabilität sowie thermische Stabilität auf, wie sie insbesondere bei thermischen Zykelbelastungen und Leistungshalbleiterbauelementen auftreten können.
  • 2 zeigt eine vereinfachte Schnittansicht eines DMOS-Leistungshalbleiterbauelements, wobei das in 1 dargestellte Zwischendielektrikum zum Einsatz kommt.
  • Gemäß 2 ist ein typischer Aufbau eines DMOS-Leistungshalbleiterbauelements dargestellt, wobei in einem DMOS-Leistungstransistorbereich II so genannte DMOS-Leistungstransistoren und in einem Logiktransistorbereich I eine Schutz- bzw. Logikschaltung in einem Halbleitersubstrat 1 integriert sind. Zur Vereinfachung sind hierbei jeweilige Dotiergebiete innerhalb des Halbleitersubstrats 1 nicht dargestellt.
  • Im DMOS-Leistungstransistorbereich II können beispielsweise Gräben 10 zur Realisierung von vertikalen Feldeffekttransistorstrukturen ausgebildet sein, wobei innerhalb der Gräben 10 eine elektrisch leitende Schicht als Gate auf einem nicht dargestellten Gatedielektrikum ausgebildet sein kann.
  • In Teilbereichen des Logiktransistorbereichs I können beispielsweise Feldisolierschichten 2 wie zum Beispiel LOCOS-Bereiche (LOCal Oxidation Of Silicon) ausgebildet sein. An ihren Oberflächen können ferner polykristalline Halbleiterschichten 3 ausgebildet sein. Ferner kann an einer Schnittstelle vom Logiktransistorbereich I zum DMOS-Leistungstransistorbereich II auch eine so genannte Feldplatte 11 unmittelbar an der Oberfläche des Halbleitersubstrats 1 ausgebildet sein, wodurch erhöhte Feldstärken in diesem Bereich zuverlässig verhindert werden können.
  • Beispielsweise wird als Halbleitermaterial für das einkristalline Substrat 1 und die polykristalline Schicht 3 Silizium verwendet, wobei jedoch auch beliebige andere Halbleitermaterialien verwendet werden können.
  • An der Oberfläche des Halbleitersubstrats 1, der Feldisolierschichten 2 und der polykristallinen Halbleiterschichten 3 ist ferner eine Träger-Isolierschicht 4 ausgebildet, die beispielsweise BPSG (Bor Phosphor Silikat Glas) aufweist. An vorbestimmten Stellen kann diese Träger-Isolierschicht 4 zur Realisierung von Substrat-Kontakten auch geöffnet sein.
  • Das Halbleitersubstrat 1 mit den darüber liegenden Schichten 2, 3 und 4 wird nachfolgend auch als Trägersubstrat S bezeichnet, wie es in ähnlicher Form auch beim nicht beanspruchten Beispiel gemäß 1 vorliegen kann.
  • Anschließend kann auf der strukturierten Träger-Isolierschicht 4 bzw. dem Trägersubstrat S eine erste Leitbahnschicht 5 ausgebildet werden. Wiederum können hierbei Al, Cu, Ni und/oder W oder Legierungen mit entsprechenden Materialbestandteilen als Metallisierungsschicht ganzflächig abgeschieden werden. Anschließend wird eine Strukturierung dieser Metallisierungsebene durchgeführt, wodurch man die erste Leitbahnschicht 5 mit ihren Aussparungen bzw. Lücken L insbesondere im Logiktransistorbereich I erhält. Die erste Leitbahnschicht 5 weist hierbei typischer Weise eine Topographie von 1 bis 2 μm auf.
  • Anschließend werden die anhand von 1 beschriebenen Verfahrensschritte zum Ausbilden der jeweiligen Schichten durchgeführt, weshalb zur Vermeidung von Wiederholungen auf die Beschreibung von 1 verwiesen wird.
  • Demzufolge wird zum Auffüllen der engen Lücken L zwischen den Leitbahnen der ersten Leitbahnschicht 5 sowie oberhalb von Kontakten K zunächst eine Füllschicht 6 ausgebildet und insbesondere ein so genanntes HDP-Oxid (High Density Plasma Oxide) abgeschieden. Ein derartiges HDP-CVD-Verfahren (High Density Plasma Chemical Vapor Deposition) hat die vorteilhaften Eigenschaften auch kleinste Lücken L zu schließen und die scharfen Kanten, welche bei der Ätzung der ersten Leitbahnschicht 5 entstanden sind, abzuflachen bzw. zu entschärfen.
  • Beispielsweise wird das HDP-Oxid bei einer Leistung von 7400 W und einem Durchfluss von 126 sccm (Standardkubikzentimeter pro Minute) für Ar, von 140 sccm (Standardkubikzentimeter pro Minute) für O2 und von 79,5 sccm für SiH4 hergestellt.
  • Grundsätzlich kann wiederum auch ein anderes Lücken füllendes Dielektrikum verwendet werden wie zum Beispiel die zur 1 genannten Spin-on-Gläser, Flow-Fill®-Materialien oder Photoimid. Ferner können auch optionale Planarisierungsschritte zusätzlich angewendet werden. Das so genannte Flow-Fill®-Verfahren stellt hierbei eine Abscheidung aus H2O2 und Silan bei 10°C Wafertemperatur dar. Die dabei entstehende Schicht wird nach der Abscheidung in einem Ofen getempert.
  • Die Schichtdicke der Füllschicht 6 wird üblicherweise entsprechend der Topographiehöhe der darunter liegenden Leitbahnschicht 5 gewählt. Bei einer Schichtdicke von 1 μm für die erste Leitbahnschicht 5 wird demzufolge ca. 0,8 bis 1,5 μm der HDP-Oxidschicht 6 abgeschieden. Sofern bei den Kontakten K auch größere Topographien auftreten, können demzufolge auch höhere Schichtdicken verwendet werden.
  • Im nächsten Schritt wird die eigentliche SiON-Ionensperrschicht 7 abgeschieden. Die Schichtdicke beträgt beispielsweise 400 nm, da signifikant dünnere Schichten nicht ionendicht sind und signifikant dickere Schichten zur Rissbildung neigen können. Die stöchiometrischen Eigenschaften der SiON-Schicht 7 werden durch den optischen Brechungsindex bestimmt, wobei dieser bei etwa 1,7 liegen sollte.
  • Zur Abscheidung der SiON-Schicht 7 kann ein gleicher Plasmareaktor verwendet werden wie für das Abscheiden der HDP-Oxidschicht 6, wodurch sich das Verfahren vereinfacht und die Kosten reduziert werden können. Wiederum können als Precursor-Gase SiH4, NH3, N2O und N2 verwendet werden. Beispielsweise wird hierbei eine Temperatur von etwa 400°C, ein Druck von etwa 400 Pascal (= 3,0 Torr), eine Leistung von etwa 160 Watt und eine Durchflussrate von 40 sccm (Standardkubikzentimeter pro Minute) für SiH4, von 50 sccm für NH3, von 3000 sccm für N2 und von 90 sccm für N2O verwendet.
  • Zur Verbesserung der mechanischen Stabilität der gesamten Schichtfolge kann wiederum eine weitere isolierende Abdeckschicht 8 verwendet werden, die an der Oberfläche der SiON-Schicht 7 ganzflächig ausgebildet ist. Beispielsweise können hierfür TEOS- oder SiH4-basierte Oxide verwendet werden.
  • Bei der Herstellung eines TEOS-basierten Oxids wird beispielsweise die Temperatur auf 430°C, der Druck auf etwa 1133 Pa (= 8,5 Torr) und die Leistung auf etwa 700 W bei Durchflussraten von 1000 sccm (Standardkubikzentimeterpro Minute) für O2 und von 2800 sccm für HeCar eingestellt. Die Abscheidezeit beträgt z. B. ca. 210 s.
  • Die Strukturierung erfolgt wiederum wie in 1 über eine isotrope gefolgt von einer anisotropen Plasmaätzung, wobei auch eine rein anisotrope Ätzung durchgeführt werden kann.
  • Abschließend wird wiederum als Power-Metallisierungsschicht die zweite Leitbahnschicht 9 mit einer wesentlich höheren Schichtdicke von beispielsweise 2 bis 15 μm ausgebildet, wobei wiederum die gleichen oder ähnliche Materialien wie für die erste Leitbahnschicht 5 verwendet werden können, d. h. Cu, Ni, NiPd und/oder NiP.
  • Selbstverständlich kann auch bei dem in 2 dargestellten DMOS-Leistungshalbleiterbauelement die optionale isolierende Abdeckschicht 8 zwischen der SiON-Schicht 7 und der zweiten Leitbahnschicht 9 auch entfallen, wobei jedoch eine geringere mechanische Festigkeit zu erwarten ist.
  • Die Erfindung wurde vorstehend beispielhaft anhand eines DMOS-Leistungshalbleiterbauelements mit Graben-Transistoren beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise auch alternative Leistungshalbleiterbauelemente.
  • Ferner wurde die Erfindung beispielhaft anhand von Materialien beschrieben, die für die Silizium-Halbleitertechnik verwendet werden. Selbstverständlich können auch alternative Halbleitermaterialien und zugehörigen Isoliermaterialien verwendet werden.

Claims (12)

  1. Leistungshalbleiterbauelement mit einem Logiktransistorbereich (I) und einem Leistungstransistorbereich (II), die in einem gemeinsamen Halbleitersubstrat (1) ausgebildet sind, wobei zumindest teilweise an der Oberfläche des Halbleitersubstrats (1) eine isolierende Trägerschicht (4) ausgebildet ist, auf der eine erste Leitbahnschicht (5) ausgebildet ist, die zumindest im Logiktransistorbereich (I) Aussparungen (L) aufweist; eine isolierende Füllschicht (6) auf der ersten Leitbahnschicht (5) und auf der isolierenden Trägerschicht (4) ausgebildet ist, die die Aussparungen (L) auffüllt; eine SiON-Schicht (7) auf der isolierenden Füllschicht (6) ausgebildet ist; und eine zweite Leitbahnschicht (9) über der SiON-Schicht (7) ausgebildet ist.
  2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die SiON-Schicht (7) eine Schichtdicke von 0,2 μm bis 1 μm aufweist.
  3. Leistungshalbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die SiON-Schicht (7) einen optischen Brechungsindex von etwa 1,7 aufweist.
  4. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die isolierende Füllschicht (6) eine HDP-Oxidschicht darstellt.
  5. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ferner eine isolierende Abdeckschicht (8) zwischen der SiON-Schicht (7) und der zweiten Leitbahnschicht (9) ausgebildet ist.
  6. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Leistungstransistorbereich (II) vom Logiktransistorbereich (I) an der Oberfläche des Halbleitersubstrats (1) durch eine Feldplatte (11) getrennt ist.
  7. DMOS-Leistungshalbleiterbauelement mit einem Logiktransistorbereich (I) und einem DMOS-Leistungstransistorbereich (II), der eine Vielzahl von Gräben (10) aufweist, die mit einem Gatedielektrikum und einer darauf ausgebildeten Gateschicht aufgefüllt sind, wobei die Bereiche (I, II) in einem gemeinsamen Halbleitersubstrat (1) ausgebildet sind, zumindest teilweise an der Oberfläche des Halbleitersubstrats (1) eine isolierende Trägerschicht (4) ausgebildet ist, auf der eine erste Leitbahnschicht (5) ausgebildet ist, die zumindest im Logiktransistorbereich (I) Aussparungen (L) aufweist, eine isolierende Füllschicht (6) auf der ersten Leitbahnschicht (5) und auf der isolierenden Trägerschicht (4) ausgebildet ist, die die Aussparungen (L) auffüllt, eine SiON-Schicht (7) auf der isolierenden Füllschicht (6) ausgebildet ist, eine isolierende Abdeckschicht (8) auf der SiON-Schicht (7) ausgebildet ist, und eine zweite Leitbahnschicht (9) auf der Abdeckschicht (8) ausgebildet ist.
  8. DMOS-Leistungshalbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die SiON-Schicht (7) eine Schichtdicke von 0,2 μm bis 1 μm aufweist.
  9. DMOS-Leistungshalbleiterbauelement nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die SiON-Schicht (7) einen optischen Brechungsindex von etwa 1,7 aufweist.
  10. DMOS-Leistungshalbleiterbauelement nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die isolierende Füllschicht (6) eine HDP-Oxidschicht darstellt.
  11. DMOS-Leistungshalbleiterbauelement nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die isolierende Abdeckschicht (8) eine TEOS- oder SiH4-basierte Oxidschicht mit einer Schichtdicke von 300 nm bis 800 nm, insbesondere 600 nm, darstellt.
  12. DMOS-Leistungshalbleiterbauelement nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass die erste und/oder zweite Leitbahnschicht (5, 9) Al aufweist.
DE102007032387.7A 2007-01-31 2007-07-11 Leistungshalbleiterbauelement und DMOS - Leistungshalbleiterbauelement Expired - Fee Related DE102007032387B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007032387.7A DE102007032387B4 (de) 2007-01-31 2007-07-11 Leistungshalbleiterbauelement und DMOS - Leistungshalbleiterbauelement

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE202007001431.7 2007-01-31
DE202007001431U DE202007001431U1 (de) 2007-01-31 2007-01-31 Halbleiteranordnung und Leistungshalbleiterbauelement
DE102007032387.7A DE102007032387B4 (de) 2007-01-31 2007-07-11 Leistungshalbleiterbauelement und DMOS - Leistungshalbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102007032387A1 DE102007032387A1 (de) 2008-08-07
DE102007032387B4 true DE102007032387B4 (de) 2017-02-02

Family

ID=38089916

Family Applications (2)

Application Number Title Priority Date Filing Date
DE202007001431U Expired - Lifetime DE202007001431U1 (de) 2007-01-31 2007-01-31 Halbleiteranordnung und Leistungshalbleiterbauelement
DE102007032387.7A Expired - Fee Related DE102007032387B4 (de) 2007-01-31 2007-07-11 Leistungshalbleiterbauelement und DMOS - Leistungshalbleiterbauelement

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE202007001431U Expired - Lifetime DE202007001431U1 (de) 2007-01-31 2007-01-31 Halbleiteranordnung und Leistungshalbleiterbauelement

Country Status (2)

Country Link
US (1) US7834427B2 (de)
DE (2) DE202007001431U1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532366B1 (ko) 2009-02-25 2015-07-01 삼성전자주식회사 반도체 기억 소자

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907064A (en) * 1986-09-08 1990-03-06 Nec Corporation Semiconductor device having silicon oxynitride film with improved moisture resistance
US6028013A (en) * 1999-05-06 2000-02-22 Vlsi Technology, Inc. Moisture repellant integrated circuit dielectric material combination
US6307213B1 (en) * 1998-02-17 2001-10-23 Taiwan Semiconductor Manufacturing Company Method for making a fuse structure for improved repaired yields on semiconductor memory devices
US6423654B1 (en) * 1999-02-08 2002-07-23 Samsung Electronics, Co., Ltd. Method of manufacturing a semiconductor device having silicon oxynitride passavation layer
DE10360513A1 (de) * 2003-12-22 2005-07-28 Infineon Technologies Ag Integrierter Halbleiterschaltungschip mit verbesserter Hochstrom- und Wärmeleitungsfähigkeit
US20060014371A1 (en) * 2004-05-28 2006-01-19 Johann Rieger Method for forming an integrated semiconductor circuit arrangement
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
US20060091451A1 (en) * 2004-10-28 2006-05-04 Renesas Technology Corp. Semiconductor device
US20060263727A1 (en) * 2005-05-18 2006-11-23 Megica Corporation Semiconductor chip with coil element over passivation layer
DE112004003004T5 (de) * 2004-10-25 2007-10-25 Spansion Llc, Sunnyvale Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112005003327T5 (de) * 2005-01-04 2007-11-29 I Square Reserch Co., Ltd., Mukoh Festkörper-Bildaufnahmevorrichtung und Verfahren zum Herstellen derselben

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543271A (en) * 1984-07-02 1985-09-24 Hughes Aircraft Company Silicon oxynitride material and photochemical process for forming same
US6437424B1 (en) * 1999-03-09 2002-08-20 Sanyo Electric Co., Ltd. Non-volatile semiconductor memory device with barrier and insulating films
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
US6509282B1 (en) * 2001-11-26 2003-01-21 Advanced Micro Devices, Inc. Silicon-starved PECVD method for metal gate electrode dielectric spacer
JP2006127609A (ja) * 2004-10-27 2006-05-18 Hitachi Global Storage Technologies Netherlands Bv 磁気スライダ及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907064A (en) * 1986-09-08 1990-03-06 Nec Corporation Semiconductor device having silicon oxynitride film with improved moisture resistance
US6307213B1 (en) * 1998-02-17 2001-10-23 Taiwan Semiconductor Manufacturing Company Method for making a fuse structure for improved repaired yields on semiconductor memory devices
US6423654B1 (en) * 1999-02-08 2002-07-23 Samsung Electronics, Co., Ltd. Method of manufacturing a semiconductor device having silicon oxynitride passavation layer
US6028013A (en) * 1999-05-06 2000-02-22 Vlsi Technology, Inc. Moisture repellant integrated circuit dielectric material combination
DE10360513A1 (de) * 2003-12-22 2005-07-28 Infineon Technologies Ag Integrierter Halbleiterschaltungschip mit verbesserter Hochstrom- und Wärmeleitungsfähigkeit
US20060014371A1 (en) * 2004-05-28 2006-01-19 Johann Rieger Method for forming an integrated semiconductor circuit arrangement
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE112004003004T5 (de) * 2004-10-25 2007-10-25 Spansion Llc, Sunnyvale Halbleiterbauelement und Verfahren zu dessen Herstellung
US20060091451A1 (en) * 2004-10-28 2006-05-04 Renesas Technology Corp. Semiconductor device
DE112005003327T5 (de) * 2005-01-04 2007-11-29 I Square Reserch Co., Ltd., Mukoh Festkörper-Bildaufnahmevorrichtung und Verfahren zum Herstellen derselben
US20060263727A1 (en) * 2005-05-18 2006-11-23 Megica Corporation Semiconductor chip with coil element over passivation layer

Also Published As

Publication number Publication date
US7834427B2 (en) 2010-11-16
US20080179669A1 (en) 2008-07-31
DE102007032387A1 (de) 2008-08-07
DE202007001431U1 (de) 2007-05-16

Similar Documents

Publication Publication Date Title
DE102004050391B4 (de) Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
DE112007003795B4 (de) Poröses Silizium-Dielektrikum und Herstellungsverfahren
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE10036725C2 (de) Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE112017003172T5 (de) Bildung eines Luftspalt-Abstandhalters für nanoskalige Halbleiterbauelemente
DE19700650B4 (de) Metallleitungsstruktur und Verfahren zu deren Herstellung
DE102015107271A1 (de) Ätzstoppschicht in integrierten Schaltungen
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE102013104112A1 (de) Verbindungsstruktur und -verfahren
WO2005071739A2 (de) Plasmaangeregtes chemisches gasphasenabscheide-verfahren, silizium-sauerstoff-stickstoff-haltiges material und schicht-anordnung
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
WO2003019649A2 (de) Leiterbahnanordnung und verfahren zum herstellen einer leiterbahnanordnung
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102018126993B4 (de) Oberflächenänderungsschicht zum bilden eines leitenden merkmals
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT
DE102019103725A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements mit reduzierter Durchbiegung und besserer Grabenfüllleistung
DE102004021261B4 (de) Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse
DE102007032387B4 (de) Leistungshalbleiterbauelement und DMOS - Leistungshalbleiterbauelement
DE102012109338B4 (de) Verbindungsstruktur und Verfahren zur Ausbildung derselben
EP1042793A1 (de) Barriereschicht für kupfermetallisierung
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102013106840A1 (de) Zwischenverbindungsstruktur, die Schäden an der Isolierschicht vermeidet, und Verfahren für ihre Herstellung
EP1732123A2 (de) Verfahren zum Herstellen eines Metall-Halbleiter-Kontakts bei Halbleiterbauelementen
DE10146146B4 (de) Verfahren zur elektrischen Isolation nebeneinander liegender metallischer Leiterbahnen und Halbleiterbauelement mit voneinander isolierten metallischen Leiterbahnen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee