DE102006058007A1 - Vertikales-Farbfilter-Detektor-Gruppe und Verfahren zu ihrer Herstellung - Google Patents

Vertikales-Farbfilter-Detektor-Gruppe und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102006058007A1
DE102006058007A1 DE102006058007A DE102006058007A DE102006058007A1 DE 102006058007 A1 DE102006058007 A1 DE 102006058007A1 DE 102006058007 A DE102006058007 A DE 102006058007A DE 102006058007 A DE102006058007 A DE 102006058007A DE 102006058007 A1 DE102006058007 A1 DE 102006058007A1
Authority
DE
Germany
Prior art keywords
conductivity type
silicon layer
trench
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006058007A
Other languages
English (en)
Inventor
Jong Min Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of DE102006058007A1 publication Critical patent/DE102006058007A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

Es wird eine Vertikales-Farbfilter-Detektor-Gruppe und ein Verfahren zu deren Herstellung offenbart, welche dazu geeignet sind, einen Herstellungs-Prozess mittels Reduzierens der Anzahl verwendeter Ionen-Implantationen und Masken zum Ausbilden eines Pfades zum Verbinden einer Grün-sensitiven Schicht und einer Rot-sensitiven Schicht mit einer auf/an einer (Ober)fläche eines Silizium-Substrats ausgebildeten Aktives-Pixel-Sensor-Schaltung zu vereinfachen. Die Vertikales-Farbfilter-Detektor-Gruppe beinhaltet einen Halbleiter, welcher ein Substrat vom ersten Leitfähigkeits-Typ beinhaltet, auf welchem eine Silizium-Schicht vom ersten Leitfähigkeits-Typ und eine Silizium-Schicht vom zweiten Leitfähigkeits-Typ übereinandergelegt sind, und welches zumindest aufweist: zwei Silizium-Schichten vom zweiten Leitfähigkeits-Typ, welche von einer (Ober)fläche des Halbleiters aus in verschiedenen Tiefen angeordnet sind, einen Graben, welcher einen Boden aufweist, welcher niedriger als eine erste Silizium-Schicht der Silizium-Schicht vom zweiten Leitfähigkeits-Typ ausgebildet ist, welcher am weitesten entfernt von der (Ober)fläche des Halbleiters angeordnet ist, um einen Umfangs-Rand-Bereich einer Detektor-Gruppe, welche als ein Einheits-Pixel dient, zu setzen, eine Isolations-Schicht, welche in dem Graben ausgebildet ist, während sie eine Grenzfläche zwischen dem Halbleiter und dem Graben kontaktiert, einen Kanal-Bereich, welcher in einem aktiven Bereich zwischen der ersten ...

Description

  • Diese Anmeldung nimmt die Priorität der am 9. Dezember 2005 eingereichten Koreanischen Anmeldung Nr. 10-2005-0120643 in Anspruch, welche hierin vollständig als Referenz aufgenommen ist.
  • HINTERGRUND DER ERFINDUNG
  • 1. Bereich der Erfindung
  • Die vorliegende Erfindung betrifft einen Bildsensor. Spezieller betrifft die vorliegende Erfindung eine Vertikales-Farbfilter-Detektor-Gruppe und ein Verfahren zu ihrer Herstellung, welche(s) dazu geeignet ist, eine Struktur und einen Herstellungs-Prozess der vertikalen Farbfilter-Detektor-Gruppe zu vereinfachen.
  • 2. Beschreibung der fachverwandten Technik
  • Im Allgemeinen beinhaltet eine Vertikales-Farbfilter-Detektor-Gruppe sechs oder mehr auf einem Halbleiter-Substrat ausgebildete N-Typ-Schichten und P-Typ-Schichten.
  • Mittels der N-Typ-Schichten und der P-Typ-Schichten ausgebildete PN-Übergänge weisen in Abhängigkeit von der Tiefe der Übergänge verschiedene Absorptions-Raten für Wellenlängen von Licht auf.
  • Da die Absorptions-Raten für Wellenlängen von Licht in Abhängigkeit von der Position des PN-Übergangs bezüglich der Silizium-(Ober)fläche variieren, ist es dementsprechend möglich, Farben in einer Vertikal-Richtung zu filtern.
  • 1 ist ein Graph, welcher Licht-Absorptions-Koeffizienten und Licht-Transmissions-Tiefen in Abhängigkeit von Wellenlängen von Licht in Silizium zeigt.
  • In einem herkömmlichen CMOS-Bildsensor, in welchem alle P-N-Übergänge, welche separaten Farben entsprechen, in einer Tiefe ausgebildet sind, kann rotes und grünes Licht jeweils bis zu einer Tiefe von 10μm oder mehr und 1.0μm unter der Silizium-(Ober)fläche absorbiert werden, allerdings wird blaues Licht nur bis zu einer Tiefe von ungefähr 0.3μm (das heißt, 3000Å unter der Silizium-(Ober)fläche absorbiert, so dass Farb-Wiedergabe von blauem Licht reduziert ist.
  • Die Farb-Wiedergabe eines Produkts wird tatsächlich basierend auf einem B/G-Verhältnis abgeschätzt, und der Standard-Bereich des B/G-Verhältnisses ist 0.6 bis 1.0.
  • Hierbei ist der obere Grenzwert von 1.0 ein Ideal-Wert, aber der untere Grenzwert von 0.6 ist in der Praxis erreichbar. Um die Degradation der Sensitivität eines solchen Blau-Signals zu verhindern, muss vor einem Grün-Filter-Prozess ein Blau-Filter-Prozess ausgeführt werden.
  • Im Allgemeinen ist die N-Typ-Schicht ein Platz, an welchem aufgrund von Licht-Einfall auf den PN-Übergang erzeugte Elektronen detektiert werden. Die P-Typ-Schicht ist geerdet, um aufgrund des Licht-Einfalls erzeugte Löcher aufzunehmen.
  • Ferner beinhaltet jede Vertikales-Farbfilter-Detektor-Gruppe eine Blau-sensitive Schicht, eine Grün-sensitive Schicht und eine Rot-sensitive Schicht.
  • Zuerst ist die Blau-sensitive Schicht eine zur Silizium-(Ober)fläche nahe benachbarte N-Typ-Schicht, die Rot-sensitive Schicht ist eine N-Typ-Schicht, welche die größte Tiefe bezüglich der Silizium-(Ober)fläche aufweist, und die Grün-sensitive Schicht ist eine N-Typ-Schicht, welche zwischen der Blau-sensitiven Schicht und der Rot-sensitiven Schicht ausgebildet ist.
  • Drei aktive Pixel-Sensor-Schaltungen werden für die drei bei der gleichen Position an verschiedenen Tiefen fluchtenden Vertikales-Farbfilter-Detektions-Einheiten bereitgestellt.
  • Darüber hinaus muss ein Kontakt-Stopfen von der Grün- sensitiven Schicht, der Rot-sensitiven Schicht und der Blau-sensitiven Schicht zu dem auf der Silizium-(Ober)fläche ausgebildeten Schaltungs-Kontakt ausgebildet werden.
  • Herkömmliche Technologien bezüglich (einer) Vertikales-Farbfilter-Detektor-Gruppe sind in US-Pat. Nr. 6,930,336 B1 mit dem Titel "Vertical-Color-Filter Detector Group with trench isolation ("Vertikales-Farbfilter-Detektor-Gruppe mit Graben-Isolierung"), US-Pat. Nr. 2002/0058353 A1 mit dem Titel Titel "Vertical-Color-Filter Detector Group and Array ("Vertikales-Farb-Filter-Detektor-Gruppe und Anordnung"), und US-Pat. Nr. 6,632,702 B2 mit dem Titel "Vertical-Color-Filter Detector Group and Array ("Vertikales-Farb-Filter-Detektor-Gruppe und Anordnung")" offenbart.
  • Um von der Rot-sensitiven Schicht, der Grün-sensitiven Schicht und der Blau-sensitiven Schicht detektierte Elektronen-Ladungen abzuprüfen, sind gemäß der herkömmlichen Technologien drei Sensor-Schaltungen für jedes Pixel notwendig, wie in 2 gezeigt.
  • 2 ist ein Schaltbild, welches einen Drei-Transistoren-APS-Modus (3Tr APS-Modus) zum Lesen des Rot-, Grün-, und Blau-Signals zeigt.
  • Wenn der Drei-Transistoren-APS Modus für eine Aktives-Pixel-Sensor-Schaltung verwendet wird, werden neun Transistoren benötigt, um RGB-Signale für ein Pixel abzuprüfen, und wenn ein Vier-Transistoren-APS-Modus für die Aktives-Pixel-Sensor-Schaltung verwendet wird, werden 12 Transistoren benötigt, um RGB-Signale für ein Pixel abzuprüfen.
  • Allerdings verursachen diese das Ausdehnen eines Transistor-Bereiches in jedem Pixel-Bereich, wodurch ein Licht-Detektions-Bereich in dem gesamten Pixel-Bereich reduziert wird.
  • 3 ist eine Schnittansicht, welche eine Struktur einer herkömmlichen Vertikales-Farbfilter-Detektor-Gruppe zeigt, welche mittels eines herkömmlichen Ionen-Implantations-Prozesses isoliert ist.
  • Gemäß der herkömmlichen Technologien ist, wie in 3 gezeigt, zum Verbinden der Rot-sensitiven Schicht und der Grün-sensitive Schicht mit auf der Silizium-(Ober)fläche ausgebildeten zugehörigen Sensor-Schaltungen jeweils Ionen-Implantation und eine Maske zum Isolieren und Verbinden (Kontakt-Stopfen) bezüglich jeder Schicht notwendig, welche ausgebildet wird, nachdem die Rot-sensitive Schicht und die Grün-sensitive Schicht ausgebildet worden sind. Allerdings macht dies einen Herstellungs-Prozess komplex, wodurch sich Herstellungskosten erhöhen.
  • Der detaillierte Prozess ist in US-Pat. Nr. 6,632,702 B2 mit dem Titel "Vertical-Color-Filter-Detector-Group and Array", ("Vertikales-Farbfilter-Detektor-Gruppe und Anordnung") beschrieben.
  • 4 ist eine Schnittansicht, welche die Struktur einer herkömmlichen Graben-isolierten Vertikales-Farbfilter-Detektor-Gruppe zeigt.
  • Wie in 4 gezeigt, wird beim Ausbilden von Graben zum Verbinden (Kontakt-Stopfen) mit der Rot-sensitiven Schicht und der Grün-sensitiviten Schicht allerdings nicht nur eine neue Maske, sondern werden auch zusätzliche Beschichtungs- und Ätz-Prozesse für Photolack benötigt, um die Graben zu bilden.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde ausgeführt, um das im Stand der Technik auftretende, oben angegebene, Problem zu lösen, und daher ist es ein Ziel der vorliegenden Erfindung, eine Vertikales-Farbfilter-Detektor-Gruppe und ein Verfahren zu ihrer Herstellung bereitzustellen, welche dazu geeignet sind, Ladungen abzuprüfen, welche von jeder Schicht unter Verwendung einer Abprüf-Schaltung in einer Struktur detektiert werden, in welcher Blau-sensitive, Grün-sensitive, und Rot-sensitive Schichten vom ersten Leitfähigkeits-Typ in einer vertikalen Richtung bezüglich der (Ober)fläche eines Silizium-Substrats mittels Schichten vom zweiten Leitfähigkeits-Typ derart separat voneinander ausgerichtet sind, dass blaue, grüne und rote Farben am gleichen Ort detektiert werden können.
  • Es ist ein anderes Ziel der vorliegenden Erfindung, eine Vertikales-Farbfilter-Detektor-Gruppe und ein Verfahren zu deren Herstellung bereitzustellen, welche(s) mittels Reduzierens der Anzahl der Aktives-Pixel-Sensor-Schaltungen von drei auf eins und Erhöhen eines Apertur-Verhältnisses (der Effizienz eines Detektions-Bereiches) mittels Reduzierens eines Bereiches eines Einheits-Pixels für eine Aktives-Pixel-Sensor-Schaltung zum Vereinfachen einer Aktives-Pixel-Sensor-Schaltung, welche Signal-Ladungen von RGB-Schichten abprüft, geeignet ist.
  • Darüber hinaus ist es noch ein weiteres Ziel der vorliegenden Erfindung, eine Vertikales-Farbfilter-Detektor-Gruppe und ein Verfahren zu deren Herstellung bereitzustellen, welche(s) dazu geeignet sind, einen Herstellungs-Prozess mittels Reduzierens der Anzahl von Ionen-Implantationen und Masken zu vereinfachen, welche dazu verwendet werden, einen Pfad zum Verbinden einer Grün-sensitiven Schicht und einer Rot-sensitiven Schicht mit einer Aktives-Pixel-Sensor-Schaltung zu bilden, welche auf einer (Ober)fläche eines Silizium-Substrats ausgebildet ist.
  • Gemäß eines Aspekts der vorliegenden Erfindung wird eine Vertikales-Farbfilter-Detektor-Gruppe bereitgestellt, welche umfasst: einen Halbleiter, welcher ein Substrat vom ersten Leitfähigkeits-Typ enthält, auf welchem eine Silizium-Schicht vom ersten Leitfähigkeits-Typ und eine Silizium-Schicht vom zweiten Leitfähigkeits-Typ übereinandergelegt sind, und welcher zumindest zwei Silizium-Schichten vom zweiten Leitfähigkeits-Typ aufweist, welche bei verschiedenen Tiefen bezüglich einer (Ober)fläche des Halbleiters angeordnet sind, einen Graben, welcher einen Boden aufweist, welcher niedriger als eine erste Silizium-Schicht der Silizium-Schichten vom zweiten Leitfähigkeits-Typ ausgebildet ist, welche am weitesten von der (Ober)fläche des Halbleiters entfernt angeordnet ist, um einen Umfangs-Rand-Bereich einer Detektor-Gruppe zu setzen, welche als ein Einheits-Pixel dient; eine in dem Graben ausgebildete, und eine Grenzfläche zwischen dem Halbleiter und dem Graben kontaktierende Isolations-Schicht, einen in einem aktiven Bereich zwischen der ersten Silizium-Schicht und der anderen Silizium-Schicht der Silizium-Schichten vom zweiten Leitfähigkeits-Typ ausgebildeten, und die Grenzfläche zwischen dem Halbleiter und dem Graben nicht kontaktierenden Kanal-Bereich; und ein in der Isolations-Schicht ausgebildetes Transfer-Gate.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe bereitgestellt, welches Verfahren die folgenden Schritte umfasst: Bereitstellen eines Substrats vom ersten Leitfähigkeits-Typ, Ausbilden einer ersten epitaktischen Schicht, welche einen ersten Leitfähigkeits-Typ aufweist, auf dem Substrat vom ersten Leitfähigkeits-Typ, Ausbilden einer ersten Silizium-Schicht, welche einen zweiten Leitfähigkeits-Typ aufweist, auf einer (Ober)fläche der ersten epitaktischen Schicht, Ausbilden einer zweiten epitaktischen Schicht, welche den ersten Leitfähigkeits-Typ aufweist, auf der ersten Silizium-Schicht, Ausbilden einer zweiten Silizium-Schicht, welche den ersten Leitfähigkeits-Typ aufweist, und einer dritten Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, welche in einer longitudinalen Richtung voneinander getrennt sind, mittels Implantierens von Dotierungen vom zweiten Leitfähigkeits-Typ auf einer (Ober)fläche der zweiten epitaktischen Schicht, derartiges Ausbilden eines Grabens, welcher eine vorbestimmte Tiefe aufweist, in dem Substrat vom ersten Leitfähigkeits-Typ, dass vorbestimmte Bereiche der ersten und der dritten Silizium-Schicht von anderen aktiven Bereichen getrennt sind, derartiges Implantieren von Dotierungen vom ersten Leitfähigkeits-Typ auf einer Seitenwand des Grabens, dass die zweite Silizium-Schicht mit dem Substrat vom ersten Leitfähigkeits-Typ in einer Weise gemäß des ersten Leitfähigkeitstyps verbunden ist, niedrigeres Einfüllen isolierender Materialien in den Graben als bis zu einer oberen (Ober)fläche der ersten Silizium-Schicht, Ausbilden einer Gate-Isolations-Schicht auf der Seitenwand des Grabens, und Ausbilden eines Transfer-Gates, welches niedriger ist als die dritte Silizium-Schicht in dem Graben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Graph, welcher Licht-Absorptions-Koeffizienten und Licht-Transmissions-Tiefen in Abhängigkeit von Licht-Wellenlängen in Silizium zeigt;
  • 2 ist ein Schaltbild, welches einen Drei-Transistor-APS-Modus zum Einlesen von Rot-, Grün-, und Blau-Signalen zeigt;
  • 3 ist eine Schnittansicht, welche eine Struktur einer herkömmlichen Vertikales-Farbfilter-Detektor-Gruppe zeigt, welche mittels eines herkömmlichen Ionen-Implantations-Prozesses isoliert ist;
  • 4 ist eine Schnittansicht, welche die Struktur einer herkömmlichen Graben-isolierten Vertikales-Farbfilter-Detektor-Gruppe zeigt;
  • 5 ist eine Schnittansicht, welche die Struktur einer Vertikaler-Farb-Detektor-Gruppe zeigt, welche ein Ladungs-Transfer-Gate vom Graben-Typ gemäß der vorliegenden Erfindung aufweist;
  • 6A bis 6J sind Schnittansichten, welche ein Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe gemäß der vorliegenden Erfindung zeigen;
  • 7 und 8 sind schematische Ansichten, welche eine Isolations-Schicht, einen Aktives-Pixel-Bereich, und einen Transistor-Bereich zeigen, welche von einer Oberseite eines Halbleiter-Substrats aus gezeigt sind;
  • 9A ist ein Schaltbild, welches einen Drei-Transistoren-APS-Modus zum Einlesen von Rot-, Grün- und Blau-Signalen zeigt;
  • 9B ist ein Schaltbild, welches einen Vier-Transistoren-APS-Modus zum Einlesen von Rot-, Grün-, und Blau-Signalen zeigt;
  • 10A ist ein Zeitgebungs-Diagramm, welches den Betrieb von in 9A gezeigten Aktives-Pixel-Sensor-Schaltungen zeigt;
  • 10B ist ein Zeitgebungs-Diagramm, welches den Betrieb von in 9B gezeigten Aktives-Pixel-Sensor-Schaltungen zeigt;
  • 11A ist eine Draufsicht, welche eine Vertikales-Farbfilter-Detektor-Gruppe gemäß der vorliegenden Erfindung zeigt;
  • 11B ist eine Schnittansicht, welche eine Vertikales-Farbfilter-Detektor-Gruppe zeigt, welche entlang einer in 11A gezeigten gestrichelte Linie aufgenommen ist;
  • 12A bis 12F sind Schnittansichten, welche ein Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe gemäß der vorliegenden Erfindung zeigen; und
  • 13A und 13B sind Schnittansichten, welche ein Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe unter Verwendung zweier Masken-Schichten zeigen.
    •
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Im Folgenden wird eine Vertikales-Farbfilter-Detektor-Gruppe und ein Verfahren zu deren Herstellung gemäß der vorliegenden Erfindung unter Bezug auf die begleitenden Zeichnungen beschrieben werden.
  • 5 ist eine Schnittansicht, welche die Struktur einer vertikalen Farb-Detektor-Gruppe zeigt, welche ein Ladungs-Transfer-Gate vom Graben-Typ gemäß der vorliegenden Erfindung aufweist.
  • Wie in 5 gezeigt, beinhaltet eine Vertikales- Farbfilter-Detektor-Gruppe zum Detektieren von Ladungen mittels eines Transistors, welcher ein Gate vom Graben-Typ aufweist, eine Blau-sensitive Schicht 107a vom zweiten Leitfähigkeits-Typ, welche auf der (Ober)fläche eines Halbleiter-Substrats 101 vom ersten Leitfähigkeits-Typ (P-Typ) ausgebildet wird/ist, welcher einen Einkristall beinhaltet, eine Grün-sensitive Schicht 105a vom zweiten Leitfähigkeits-Typ, welche im unteren Teil der Blau-sensitiven Schicht 107a vom zweiten Leitfähigkeits-Typ ausgebildet wird/ist, und eine Rot-sensitive Schicht 103a vom zweiten Leitfähigkeits-Typ, welche im unteren Teil der Grün-sensitiven Schicht 105a vom zweiten Leitfähigkeits-Typ ausgebildet ist.
  • Darüber hinaus sind eine erste epitaktische Silizium-Schicht 102a, ein zweite epitaktische Silizium-Schicht 104a und eine dritte epitaktische Silizium-Schicht 106a, welche einen ersten Leitfähigkeits-Typ aufweisen, unter("among") der Blau-sensitiven Schicht 107a vom zweiten Leitfähigkeits-Typ ausgebildet, (und) die zweite Grün-sensitive Schicht 105a und die Rot-sensitive Schicht 103 sind mit einem Halbleiter-Substrat 101a verbunden.
  • Darüber hinaus beinhaltet eine Zelle von jedem Pixel ein erstes Ladungs-Transfer-Gate 205 vom Graben-Typ und ein zweites Ladungs-Transfer-Gate 208 vom Graben-Typ, und das erste und das zweite Transfer-Gate 205 und 208 sind voneinander mittels Isolations-Schichten isoliert, welche eine Schmaler-Graben-Isolation(STI)-Struktur aufweisen, welche eine erste, eine zweite und eine dritte Isolations-Schicht 203, 206, und 209 beinhaltet. In anderen Worten existieren zwei Ladungs-Transfer-Gates vom Graben-Typ in einem Isolations-Bereich.
  • Jedes Ladungs-Transfer-Gate vom Graben-Typ ist in Form einer Schicht im gesamten Zellen-Bereich ausgebildet.
  • Ferner erstreckt sich das erste Ladungs-Transfer-Gate 205 vom Graben-Typ vom oberen Teil der Rot-sensitiven Schicht 103a aus zum unteren Teil der Grün-sensitiven Schicht 105a in einer vertikalen Richtung.
  • In anderen Worten, ein erster Transistor vom Graben-Typ weist die Rot-sensitive Schicht 103a als ein Source, die Grün-sensitive Schicht 105a als ein Drain, und das erste Ladungs-Transfer-Gate 205 vom Graben-Typ als ein Gate auf.
  • Darüber hinaus beinhaltet das zweite Ladungs-Transfer-Gate 208 vom Graben-Typ den oberen Teil der Grün-sensitiven Schicht 105a und den unteren Teil der Blau-sensitiven Schicht 107a in einer vertikalen Richtung.
  • In anderen Worten: ein zweiter Transistor vom Graben-Typ weist die Grün-sensitive Schicht 105a als ein Source, die Blau-sensitive Schicht 107a als ein Drain und das zweite Ladungs-Transfer-Gate 208 vom Graben-Typ als ein Gate auf.
  • Darüber hinaus ist die Blau-sensitive Schicht 107a elektrisch mit einer Aktives-Pixel-Sensor-Schaltung verbunden. Hierbei kann die Aktives-Pixel-Sensor-Schaltung in einem P-Senke-Bereich 305 bezüglich("with") der Blau-sensitiven Schicht 107a isoliert ausgebildet sein, auch wenn dies in 5 nicht gezeigt ist.
  • Darüber hinaus wird eine Verunreinigungs-Schicht 304 vom ersten Leitfähigkeitstyp auf der (Ober)fläche der Blau-sensitiven Schicht 107a ausgebildet, um aus der Blau-sensitiven Schicht 107a eine Pin-Diode ("pinned diode") werden zu lassen. Die Verunreinigungs-Schicht 304 vom ersten Leitfähigkeitstyp kann nach Ausbilden einer Mehrzahl von Transistor-Gates und Abstandhaltern davon, welche die Aktives-Pixel-Sensor-Schaltung bilden, ausgebildet sein/werden.
  • Darüber hinaus kann die Aktives-Pixel-Sensor-Schaltung einen N-Kanal-Source-Folger-Transistor M2 umfassen, welcher aus einem mit der Blau-sensitiven Schicht 107a mittels eines in dem P Senke-Bereich 305 ausgebildeten N+ Diffusions-Bereichs 302 verbundenen Gates, einem mit einer Spannung-applizierenden Leitung vcc verbundenen Drain, und einem mit einem Spalten-Ausgang verbundenes Source) besteht. Darüber hinaus kann der N-Kanal-Source-Folger-Transistor M2 auf der dritten epitaktischen Silizium-Schicht 106a ausgebildet sein.
  • Darüber hinaus kann die Aktives-Pixel-Sensor-Schaltung einen Rücksetz-Transistor M1, welcher zwischen der Blau-sensitiven Schicht 107a und der Referenz-Spannung angeschlossen ist, und ein Ausgangs-Freigabe-Transistor M3 enthalten, von welchem ein Gate mit einer Zeilen-Auswahl-Leitung verbunden ist, und welcher zwischen einem Source des Source-Folger-Transistors M2 und einem Spalten-Ausgang angeschlossen ist.
  • Darüber hinaus kann die Aktives-Pixel-Sensor-Schaltung ferner einen Ladungs-Transfer-Transistor enthalten, von welchem ein Source mit der Blau-sensitiven Schicht 107a verbunden ist, ein Gate mit einer Ladungs-Transfer-Leitung verbunden ist, und ein schwebendes Drain 303 mit dem Gate des Source-Folger-Transistors M2 verbunden ist.
  • Darüber hinaus kann der Source-Folger-Transistor vom N-Kanal-Typ in der dritten epitaktischen Silizium-Schicht 106a ausgebildet sein, von welcher ein Gate mit einem schwebenden Drain-Kontakt des Ladungs-Transfer-Transistors verbunden ist, und ein Drain und Source mit einer Spannungs-Zufuhr-Leitung verbunden sind.
  • Darüber hinaus kann die Vertikales-Farbfilter-Detektor-Gruppe enthalten: einen zwischen einer Referenz-Spannung und dem schwebenden Drain-Kontakt des Ladungs-Transfer-Transistors angeschlossenen Rücksetz-Transistor, und einen Ausgabe-Freigabe-Transistor, von welchem ein Gate mit der niedrigen Auswahl-Leitung verbunden ist, und welcher zwischen dem Source des N-Kanal-Source-Folger-Transistors und der Spalten-Ausgangs-Leitung angeschlossen ist.
  • 6A bis 6J sind Schnittansichten, welche ein Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe gemäß der vorliegenden Erfindung zeigen.
  • Wie in 6A gezeigt, wird eine epitaktische Schicht 102a vom ersten Leitfähigkeits-Typ (P–) auf dem Halbleiter-Substrat 101a vom ersten Leitfähigkeits-Typ (P+) ausgebildet.
  • Anschließend werden die Rot-sensitive Schicht 103a vom zweiten Leitfähigkeits-Typ, die Verunreinigungs-Schicht 104a vom ersten Leitfähigkeits-Typ, die Grün-sensitive Schicht 105a vom zweiten Leitfähigkeits-Typ, die Verunreinigungs-Schicht 106a vom ersten Leitfähigkeits-Typ und die Blau-sensitive Schicht 107a vom zweiten Leitfähigkeits-Typ nacheinander auf der (Ober)fläche des Halbleiter-Substrats 101a ausgebildet.
  • Hierbei entspricht die Dicke der epitaktischen Schicht der Gesamt-Dicke der Rot-sensitiven Schicht 103a vom zweiten Leitfähigkeits-Typ und der Blau-sensitiven Schicht 107a vom zweiten Leitfähigkeits-Typ.
  • Ferner wird unten ein Verfahren zum Ausbilden der Schichten gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • Zuerst werden die Dotierungen vom zweiten Leitfähigkeits-Typ (N-Typ) und die Dotierungen vom ersten Leitfähigkeits-Typ (P-Typ) auf die gesamte (Ober)fläche des Halbleiter-Substrats 101a ohne eine zusätzliche Maske mit verschiedenen Ionen-Implantations-Energien implantiert, wobei die Rot-sensitive Schicht 103a vom zweiten Leitfähigkeits-Typ, die epitaktische Silizium-Schicht 104a vom ersten Leitfähigkeits-Typ, die Grün-sensitive Schicht 105a vom zweiten Leitfähigkeits-Typ, die epitaktische Silizium-Schicht 106a vom ersten Leitfähigkeits-Typ und die Blau-sensitive Schicht 107a vom zweiten Leitfähigkeits-Typ nacheinander auf der (Ober)fläche des Halbleiter-Substrats 101a ausgebildet werden.
  • Als zweites wird die epitaktische Silizium-Schicht 102a vom ersten Leitfähigkeits-Typ (P–) auf dem Halbleiter-Substrat 101a vom ersten Leitfähigkeits-Typ (P+) ausgebildet.
  • Dann werden die Ionen vom zweiten Leitfähigkeits-Typ (N-Typ) auf der epitaktischen Silizium-Schicht 102a vom ersten Leitfähigkeits-Typ ohne eine zusätzliche Maske implantiert, wobei die Rot-sensitive Schicht 103a ausgebildet wird, und die epitaktische Silizium-Schicht 104a vom ersten Leitfähigkeitstyp wird auf der Rot-sensitiven Schicht 103a ausgebildet. Anschließend werden die Ionen vom zweiten Leitfähigkeits-Typ auf der gesamten (Ober)fläche der resultierenden Struktur ohne eine Maske implantiert, wodurch die Grün-sensitive Schicht 105a ausgebildet wird.
  • Dann wird die epitaktische Silizium-Schicht 106a vom ersten Leitfähigkeits-Typ auf der Grün-sensitiven Schicht 105a ausgebildet. Anschließend werden die Ionen vom zweiten Leitfähigkeits-Typ auf der gesamten (Ober)fläche der resultierenden (Ober)fläche ohne eine Maske implantiert, wobei die Blau-sensitive Schicht 107a gebildet wird.
  • Drittens wird die epitaktische Silizium-Schicht 102a vom ersten Leitfähigkeits-Typ auf dem Halbleiter-Substrat 101a vom ersten Leitfähigkeits-Typ (P+) ausgebildet, und die epitaktische Silizium-Schicht 104a vom zweiten Leitfähigkeitstyp wird auf der epitaktischen Silizium-Schicht 102a vom ersten Leitfähigkeitstyp ausgebildet, wodurch die Rot-sensitive Schicht 103a ausgebildet wird.
  • Anschließend wird die epitaktische Silizium-Schicht 104a vom ersten Leitfähigkeits-Typ auf der Rot-sensitiven Schicht 103a ausgebildet, und die epitaktische Silizium-Schicht vom zweiten Leitfähigkeits-Typ wird auf der epitaktischen Silizium-Schicht 104a vom ersten Leitfähigkeits-Typ ausgebildet, wodurch die Grün-sensitive Schicht 105a gebildet wird.
  • Dann wird die epitaktische Silizium-Schicht 106a vom ersten Leitfähigkeits-Typ auf der Grün-sensitiven Schicht 105a ausgebildet, und die epitaktische Silizium-Schicht vom zweiten Leitfähigkeits-Typ wird auf der epitaktischen Silizium-Schicht 106a vom ersten Leitfähigkeits-Typ ausgebildet, wodurch die Blau-sensitive Schicht 107a gebildet wird.
  • Als nächstes werden eine Puffer-Oxid-Schicht 108a und eine Nitrid-Schicht 109a nacheinander auf der gesamten (Ober)fläche des mit der Blau-, Grün-, und Rot-sensitiven Schicht 107a, 105a, und/beziehungsweise 103a versehenen Halbleiter-Substrats 101a ausgebildet.
  • Ferner kann, wie oben beschrieben ist, jede Schicht in dem Aktives-Pixel-Bereich mittels verschiedener Schemata ausgebildet werden.
  • Hierbei wird die erste epitaktische Silizium-Schicht 102a in einer Tiefe (oder Distanz) von ungefähr 6μm von einer (Ober)fläche eines Silizium-Substrats ausgebildet, wird die Rot-sensitive Schicht 103a in einer Tiefe von ungefähr 4,0μm ausgebildet, wird die zweite epitaktische Silizium-Schicht 104a in einer Tiefe von ungefähr 2.5μm ausgebildet, wird die Grün-Silizium-Schicht 105a in einer Tiefe von ungefähr 1,7μm ausgebildet, wird die dritte epitaktische Silizium-Schicht 106a in einer Tiefe von ungefähr 0,9μm ausgebildet, und wird die Blau-sensitive Schicht 107a in einer Tiefe von 0,35μm ausgebildet.
  • Wie in 6B gezeigt, werden die Nitrid-Schicht 109a und die Puffer-Oxid-Schicht 108a mittels eines Photolithographie-Prozesses selektiv entfernt, wodurch ein Isolations-Bereich definiert wird.
  • Wie in 6C gezeigt, wird die resultierende Struktur zu einer vorbestimmten Tiefe der ersten epitaktischen Silizium-Schicht 102a unter Verwendung der Nitrid-Schicht 109a und der Puffer-Oxid-Schicht 108a als einer Maske selektiv entfernt, wodurch ein Graben 201 gebildet wird.
  • Wie in 6D gezeigt, werden Ionen vom ersten Leitfähigkeits-Typ (P-Typ) unter einem vorbestimmten Winkel schräg auf Seitenwände des Grabens 201 implantiert, um die zweite epitaktische Silizium-Schicht 104a und die dritte epitaktische Silizium-Schicht 106a, welche den ersten Leitfähigkeits-Typ aufweist/aufweisen, unter Verwendung der Nitrid-Schicht 109a und der Puffer-Oxid-Schicht 108a als einer Maske mit dem Halbleiter-Substrat 101a zu verbinden, wodurch eine erste leitfähige Verunreinigungs-Schicht 202 ausgebildet wird.
  • Hierbei liegt der Neigungs-Winkel im Bereich von 5° bis 15°. Wenn eine Rotation in zwei Schritten zwischen Winkeln von 0° und 180° und Winkeln von 90° und 270° ausgeführt wird, wird die Verunreinigungs-Schicht 202 vom ersten Leitfähigkeits-Typ auf Seitenwänden von nur zwei einander gegenüberliegenden seitlichen Seiten von vier seitlichen Seiten des Aktives-Pixel-Bereichs ausgebildet, wodurch das Halbleiter-Substrat 101a mit der zweiten und der dritten epitaktischen Silizium-Schicht 104a und 106a verbunden wird, welche den ersten Leitfähigkeits-Typ aufweist/aufweisen. Wenn ferner die Rotation in vier Schritten mit Winkeln von 0° und 360° ausgeführt wird, wird die Verunreinigungs-Schicht 202 vom ersten Leitfähigkeitstyp auf Seitenwänden von vier seitlichen Seiten des Aktives-Pixel-Bereichs ausgebildet, wodurch das Halbleiter-Substrat 101a mit der zweiten und der dritten epitaktischen Silizium-Schicht 104 und 106a verbunden wird, welche den ersten Leitfähigkeits-Typ aufweist/aufweisen.
  • Obwohl die Verunreinigungs-Schicht 202 vom ersten Leitfähigkeits-Typ mittels schräger Ionen-Implantation ausgebildet wird, kann die Verunreinigungs-Schicht 202 vom ersten Leitfähigkeits-Typ darüber hinaus auf der Seitenwand des Grabens 201 mittels Ausführens eines thermischen Prozesses in einer Dotier-Gas-Atmosphäre ausgebildet werden.
  • Wie in 6E gezeigt, wird nach Ausbilden einer ersten Isolations-Schicht 203 auf der gesamten (Ober)fläche des Halbleiter-Substrats 101a, welches den Graben 201 beinhaltet, die erste Isolations-Schicht 203 derart geätzt, dass die Isolations-Schicht 203 niedriger bleibt als die Rot-sensitive Schicht 103a.
  • Wie in 6F gezeigt, wird eine erste Gate-Isolations-Schicht 204 auf der (Ober)fläche des Grabens 201 ausgebildet. Hierbei kann die erste Gate-Isolations-Schicht 204 mittels Aufbringens einer Dünnschicht oder mittels Ausführens des Oxidatations-Prozesses ausgebildet werden.
  • Dann wird Polysilizium auf ("with respect to") der gesamten (Ober)fläche des Halbleiter-Substrats 101a inklusive der ersten Gate-Isolations-Schicht 204 aufgebracht und selektiv so geätzt, dass das Polysilizium in dem Graben 201 verbleibt, wodurch ein erstes Transfer-Gate 205 ausgebildet wird.
  • Wie in 6G gezeigt, wird nach Ausbilden einer zweiten Isolations-Schicht 206 auf der gesamten (Ober)fläche des Halbleiter-Substrats 101a inklusive des ersten Transfer-Gates 205 die zweite Isolations-Schicht 206 selektiv geätzt, wodurch eine zweite Isolations-Schicht im Graben 201 gebildet wird.
  • Hierbei wird die zweite Isolations-Schicht niedriger ausgebildet als die Grün-sensitive Schicht 105a.
  • Wie in 6H gezeigt, wird eine zweite Gate-Isolations-Schicht 207 auf dem Halbleiter-Substrat 101a ausgebildet, und Polysilizium wird auf der zweiten Gate-Isolations-Schicht 207 aufgebracht, und dann selektiv geätzt, wodurch ein zweites Transfer-Gate 208 im Graben 201 gebildet wird.
  • Wie in 6I gezeigt, wird nach Ausbilden einer dritten Isolations-Schicht 209 auf der gesamten (Ober)fläche des Halbleiter-Substrats 101a ein Chemisch-Mechanisches-Polieren-Prozess bezüglich("with respect to") der gesamten (Ober)fläche des Halbleiter-Substrats 101a ausgeführt, indem eine Mitte der pad-Oxid-Schicht 109a als ein Endpunkt gesetzt wird, um die dritte Isolations-Schicht 209 und die Nitrid-Schicht 109a selektiv zu entfernen, wodurch eine dritte Isolations-Schicht im Graben 201 gebildet wird.
  • Wie in 6J gezeigt, kann ein typischer CMOS-Prozess ausgeführt werden, um eine Mehrzahl von Transistoren zu bilden, welche die Aktives-Pixel-Sensor-Schaltung bilden, um Signale vom ersten und zweiten Transfer-Gate 205 und 208, und der Rot-, Grün-, und Blau-sensitiven Schicht(en) 103a, 105a, und 107a abzufühlen. Spezieller wird eine P Senke 305 mittels eines selektiven Ionen-Implantations-Prozesses ausgebildet. Nach selektivem Ätzen der Oxid-Schicht 108a wird eine Gate-Oxid-Schicht ausgebildet. Anschließend wird mittels Aufbringens und Strukturierens einer Polysilizium-Schicht für Transistor-Gates eine Mehrzahl von Gate-Strukturen ausgebildet. Hierbei kann eine Leicht-Dotiertes-Drain(LDD)-Struktur mittels einer Implantation von N-Typ-Verunreinigung ausgebildet werden, und ferner können Seitenwände für Abstandhalter an Seiten der Gate-Strukturen ausgebildet werden. Anschließend wird ein P+ Diffusions-Bereich(e) 304 selektiv in einem oberen Teil der Blau-sensitiven Schicht 107a ausgebildet. Darüber hinaus wird ein N+ Diffusions-Bereich 302 mittels einer Implantation von N-Typ-Verunreinigung in den P Senke-Bereich 305 ausgebildet.
  • 7 und 8 sind schematische Ansichten, welche die Isolations-Schicht, den Aktives-Pixel-Bereich und den Transistor-Bereich von einer Oberseite des Halbleiter-Substrats zeigen.
  • Wie in 7 und 8 gezeigt, kann der Transistor-Bereich 305 mittels der im Graben ausgebildeten dritten Isolations-Schicht 209 oder mittels eines Senke-Ionen-Implantations-Prozesses unterteilt werden.
  • Um allerdings die Blau-sensitive Schicht 107a zu einer Pin-Diode ("pinned Diode") werden zu lassen, werden Ionen vom ersten Leitfähigkeits-Typ mit hoher Dichte implantiert, wodurch die Verunreinigungs-Schicht 304 vom ersten Leitfähigkeitstyp auf der (Ober)fläche der Blau-sensitiven Schicht 107a gebildet wird.
  • Nur eine Aktives-Pixel-Sensor-Schaltung ist mit der Blau-sensitiven Schicht 107a in einer Pixel-Zelle verbunden. Allerdings ist die Aktives-Pixel-Sensor-Schaltung nicht mit der Rot-sensitiven Schicht 103a und der Grün-sensitiven Schicht 105a verbunden.
  • 9A ist ein Schaltbild, welches eine Drei-Transistoren-APS-Modus-Schaltung zum Einlesen von Rot-, Grün-, und Blau-Signalen zeigt, und 9B ist ein Schaltbild, welches eine Vier-Transistoren-APS-Modus-Schaltung zum Einlesen von Rot-, Grün-, und Blau-Signalen zeigt.
  • Im Folgenden wird die Differenz zwischen einer Schaltung zum Abfühlen von Ladungen von RGB-Signalen gemäß der vorliegenden Erfindung und eine herkömmliche Schaltung beschrieben.
  • Typische Aktives-Pixel-Sensor-Schaltungen im Drei-Transistoren-APS-Modus oder Vier-Transistoren-APS-Modus weisen die gleiche Struktur wie die herkömmlichen Aktives-Pixel-Sensor-Schaltungen auf.
  • Allerdings sind Aktives-Pixel-Sensor-Schaltungen nicht mit den Rot-, Grün- beziehungsweise Blau-sensitiven Schichten verbunden, aber eine Aktives-Pixel-Sensor-Schaltung ist ausschließlich mit der Blau-sensitiven Schicht 107a verbunden.
  • Um mittels der Aktives-Pixel-Sensor-Schaltung Signal-Ladungen von der Grün- und der Rot-sensitiven Schicht einzulesen, sind daher das erste und das zweite Transfer-Gate T1 und T2 vom Graben-Typ zwischen den Rot-, Grün-, und Blau-sensitiven Schichten zwischengeschaltet.
  • In diesem Fall überträgt das erste Transfer-Gate T1 vom Graben-Typ Signal-Ladungen von der Rot-sensitiven Schicht zur Grün-sensitiven Schicht, und das zweite Transfer-Gate T2 vom Graben-Typ überträgt Signal-Ladungen von der Grün-sensitiven Schicht zur Blau-sensitiven Schicht, so dass Signal-Ladungen von einer Aktives-Pixel-Sensor-Schaltung eingelesen werden können.
  • 10A ist ein Zeitgebungs-Diagramm, welches den Betrieb der in 9A gezeigten Aktives-Pixel-Sensor-Schaltung zeigt, und 10B ist ein Zeitgebungs-Diagramm, welches den Betrieb der in 9B gezeigten Aktives-Pixel-Sensor-Schaltung zeigt.
  • Die in 10A und 10B gezeigten Zeitgebungs-Diagrammme weichen von denjenigen gemäß der herkömmlichen Technologie ab.
  • Im Folgenden wird die Reihenfolge des/eines Einlesens von RGB-Signal-Ladungen beschrieben werden.
  • Die Abfolge zum Einlesen der RGB-Signal-Ladungen in der Aktives-Pixel-Sensor-Schaltung des Drei-Transistoren-APS-Modus ist ähnlich zu derjenigen in der Aktives-Pixel-Sensor-Schaltung im Vier-Transistoren-APS-Modus.
  • Im Folgenden wird die Beschreibung unter Bezug auf den Vier- Transistoren-APS-Modus ausgeführt.
  • Ein erster Schritt ist ein Rücksetz-Schritt, in welchem die Transfer-Gates T1 und T2 vom Graben-Typ, ein Transfer-Transistor Tx und ein Rücksetz-Transistor (Rücksetz Tr) eingeschaltet sind, wodurch alle Rot-, Grün- und Blau-sensitiven Schichten zurückgesetzt werden.
  • In einem zweiten Schritt werden der Rücksetz-Transistor (Rücksetz-Tr), die Gates T1 und T2, und der Transfer-Transistor Tx ausgeschaltet, wodurch Aufladung mit elektrischen Ladungen erfolgt. In diesem Fall werden die Rot-, Grün-, und Blau-sensitiven Schichten mittels Öffnens einer Linse mit elektrischen Ladungen aufgeladen.
  • In einem dritten Schritt werden Ladungen von der Blau-sensitiven Schicht mittels der Aktives-Pixel-Sensor-Schaltung abgeprüft. Dieser Schritt wird im Wesentlichen mittels des gleichen Treibe-Schemas wie desjenigen der typischen Aktives-Pixel-Sensor-Schaltung im Vier-Transistoren-APS-Modus ausgeführt.
  • Der Rücksetz-Transistor (Rücksetz-Tr) M1 wird an/aus geschaltet, so dass ein Schwebendes-Drain-Knoten des Transfer-Transistors (Tx Tr) zurückgesetzt wird, und dann wird ein Rücksetz-Niveau abgeprüft. Anschließend wird der Transfer-Transistor (Tr Tx) an/aus geschaltet, so dass elektrische Ladungen von der Blau-sensitiven Schicht auf den Schwebendes-Drain-Knoten übertragen werden, und dann ein Signal-Niveau vom Schwebendes-Drain-Knoten abgeprüft wird. Dementsprechend erhält man das Rücksetz-Niveau und das Signal-Niveau.
  • Herkömmlicher Weise werden im dritten Schritt alle Zeilen-Leitungen nacheinander so angetrieben, dass RGB-Signale bezüglich("with respect to") Spalten-Leitungen eingelesen werden. Im Gegensatz dazu werden gemäß der vorliegenden Erfindung im dritten Schritt alle Zeilen-Leitungen nacheinander so angetrieben, dass nur Signale der Blau-sensitiven Schicht eingelesen werden.
  • Der vierte Schritt besteht darin, Signale der Grün-sensitiven Schicht einzulesen. Das zweite Transfer-Gate T2 vom Graben-Typ wird an/aus geschaltet, um Ladungen von der Grün-sensitiven Schicht auf die Blau-sensitive Schicht zu übertragen. Ladungen werden in allen Pixeln von der Grün-sensitiven Schicht zur Blau-sensitiven Schicht mittels eines Transistor-Treibe-Prozesses übertragen. Um anschließend in allen Pixeln Ladungen von der Rot-sensitiven Schicht zur Grün-sensitive-Schicht zu übertragen, wird das erste Transfer-Gate T1 an/aus geschaltet. Auf die Blau-sensitive (Schicht) übertragene Grün-Ladungs-Signale werden mittels der gleichen Prozedur wie derjenigen des dritten Schritts gelesen.
  • In einem fünften Schritt werden Signale. der Rot-sensitiven Schicht gelesen. Das zweite Transfer-Gate T2 (wird) an/aus geschaltet, um Ladungen von Rot-Signalen, welche auf die Grün-sensitive Schicht übertragen worden sind, zur Blau-sensitiven Schicht zu übertragen. Die folgende Prozedur ist zu derjenigen des dritten Schritts identisch. In anderen Worten: Blau, Grün, und Rot-Signale werden nacheinander gelesen.
  • 11A ist eine Draufsicht, welche eine Kontakt-Struktur in einer Vertikales-Farbfilter-Detektor-Gruppe gemäß der vorliegenden Erfindung zeigt, und 11B ist eine Schnittansicht, welche die Vertikales-Farbfilter-Detektor-Gruppe zeigt, welche entlang einer in 11A gezeigten gestrichelten Line aufgenommen ist.
  • Im Grunde genommen können Gate-Kontakte vom Graben-Typ an äußeren Rand-Bereichen des gesamten Pixel-Bereichs ausgebildet werden. Darüber hinaus können die Gate-Kontakte vom Graben-Typ alle Pixel-Bereiche an den äußeren Rand-Bereichen umgeben, oder nur in einem vorbestimmten Bereich existieren.
  • 11A zeigt einen Zellen-Bereich, einen ersten Gate-Kontakt-Bereich vom Graben-Typ, einen zweiten Gate-Kontakt-Bereich vom Graben-Typ und einen Graben-Bereich zur Isolation, welche von einer Ecke des äußeren Rand-Bereichs gebildet werden.
  • Der zweite Gate-Kontakt-Bereich vom Graben-Typ ist zwischen den Zellen-Bereich und dem ersten Gate-Kontakt-Bereich vom Graben-Typ zwischengelegt. Darüber hinaus existieren Dummy-Zellen-Bereiche zwischen dem zweiten Gate-Kontakt-Bereich vom Graben-Typ und dem ersten Gate-Kontakt-Bereich vom Graben-Typ, um die Kontakt-Bereiche voneinander zu isolieren.
  • 11B ist eine entlang der in 11A gezeigten gestrichelten Linie aufgenommene Schnittansicht.
  • Das/ein erste(s) Transfer-Gate 205, ein zweite(s) Transfer-Gate 208, und die Kontakt-Stopfen und Kontakt-Bereiche 205b und 208b des ersten und des zweiten Transfer-Gates 205 und 208 sind im Graben zu sehen.
  • Ferner kann die Herstell-Prozedur der oben genannten Elemente basierend auf dem oben genannten Verfahren ausgeführt werden, wie in 6A bis 6J gezeigt ist.
  • Die vorliegende Erfindung stellt Schemata zur Verwendung dreier Masken und zweier Masken bereit, um ein Gate vom Graben-Typ zu bilden.
  • Im Folgenden wird ein Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe mittels Einsetzen dreier Masken gemäß der vorliegenden Erfindung beschrieben werden.
  • 12A bis 12F sind Schnittansichten, welche ein Verfahren zum Herstellen der Vertikales-Farbfilter-Detektor-Gruppe gemäß der vorliegenden Erfindung zeigen.
  • Wie in 12A gezeigt, werden die erste epitaktische Silizium-Schicht 102a, welche den ersten Leitfähigkeits-Typ (P Typ) aufweist, die erste Silizium-Schicht 103a, welche den zweiten Leitfähigkeits-Typ (N Typ) aufweist, die zweite epitaktische Silizium-Schicht 104a, welche den ersten Leitfähigkeits-Typ aufweist, die zweite Silizium-Schicht 105a, welche den zweiten Leitfähigkeits-Typ aufweist, die dritte epitaktische Silizium-Schicht 106a, welche den ersten Leitfähigkeits-Typ aufweist, die dritte Silizium-Schicht 107a, welche den zweiten Leitfähigkeits-Typ aufweist, nacheinander auf dem Halbleiter-Substrat 101a vom ersten Leitfähigkeits-Typ (P Typ) übereinandergelegt.
  • Anschließend werden die Puffer-Oxid-Schicht 108a und die Nitrid-Schicht 109a nacheinander auf der gesamten (Ober)fläche des Halbleiter-Substrats 101a, inklusive der sich ergebenden Struktur ausgebildet, und die Nitrid-Schicht 109a und die Puffer-Oxid-Schicht 108a werden mittels eines Photolithographie-Prozesses selektiv entfernt werden, wodurch ein Graben-Bereich definiert wird.
  • Dann wird ein Teil der oberen (Ober)fläche der epitaktischen Silizium-Schicht 102a unter Verwendung der Nitrid-Schicht 109a und der Puffer-Oxid-Schicht 108a, welche selektiv entfernt worden sind, als einer Maske, selektiv entfernt werden, wodurch ein Graben gebildet wird, welcher eine vorbestimmte Tiefe aufweist.
  • Dann wird die erste Isolations-Schicht 203 auf der gesamten (Ober)fläche des Halbleiter-Substrats 101a, inklusive des Grabens, ausgebildet.
  • Wie in 12B gezeigt, wird die erste Isolations-Schicht 203 derart selektiv entfernt werden, dass die erste Isolations-Schicht 203 nur im unteren Teil des Grabens mit einer vorbestimmten Dicke verbleibt, und ein Oxidations- oder Deponier-Prozess wird bezüglich("with respect to") des Halbleiter-Substrats 101a ausgeführt, wodurch die erste Gate-Isolations-Schicht 204 an Seitenwänden des Grabens (siehe 6F) gebildet wird.
  • Dann werden die Dotierungen vom zweiten Leitfähigkeits-Typ in die gesamte (Ober)fläche des Halbleiter-Substrats 101a dotiert, wodurch die erste Polysilizium-Schicht 205a gebildet wird.
  • Wie in 12C gezeigt, wird die erste Masken-Schicht Maske 1, in welcher ein Gate-Bereich und ein Kontakt-Stopfen-Bereich definiert sind, auf dem oberen Teil des Halbleiter-Substrats 101a ausgerichtet, welches mit der ersten Poly-Silizium-Schicht 205a versehen ist, und die erste Polysilizium- Schicht 205a wird unter Verwendung der ersten Masken-Schicht Maske 1 als einer Maske selektiv geätzt, wodurch das erste Transfer-Gate 205 und ein Kontakt-Stopfen (siehe 6F) gebildet wird.
  • Wenn unter Verwendung der ersten Masken-Schicht der Ätz-Prozess ausgeführt wird/ist, können der Kontakt-Stopfen des ersten Transfer-Gates 205 und die Polysilizium-Schicht 205a, welche im Kontakt-Bereich des Kontakt-Stopfens ausgebildet sind, nicht entfernt werden, sondern verbleiben.
  • Dann wird die zweite Isolations-Schicht 206 bezüglich("with respect to") der gesamten (Ober)fläche des Halbleiter-Substrats 101a, inklusive des ersten Transfer-Gates 205, ausgebildet.
  • Wie in 12D gezeigt, ist eine zweite Masken-Schicht Maske 2 auf dem oberen Teil des Halbleiter-Substrats 101a ausgebildet, welches mit der zweiten Isolations-Schicht 206 versehen ist, und die zweite Isolations-Schicht 206 wird unter Verwendung der zweiten Masken-Schicht als einer Maske selektiv geätzt.
  • Wenn die zweite Isolations-Schicht 206 geätzt wird/ist, verbleibt die zweite Isolations-Schicht 206 an einer Boden-(Ober)fläche oder einer seitlichen (Ober)fläche des Grabens mit einer vorbestimmten Dicke, so dass der Kontakt-Stopfen des ersten Transfer-Gates 205 und ein Kontakt-Stopfen des zweiten Transfer-Gates, welche mittels des anschließenden Prozesses auszubilden sind, voneinander isoliert sind.
  • Dann wird die zweite Polysilizium-Schicht 208a, welche mit den Dotierungen vom N-Typ dotiert ist, auf der gesamten (Ober)fläche des Halbleiter-Substrats 101a, inklusive der zweiten Isolations-Schicht 206, welche selektiv entfernt worden ist, aufgebracht.
  • In diesem Fall kann vor Aufbringen der zweiten Polysilizium-Schicht 208a mittels eines Oxidations-Prozesses oder eines Deponier-Prozesses eine Gate-Isolations-Schicht auf der gesamten (Ober)fläche des Halbleiter-Substrats 101a ausgebildet werden.
  • Wie in 12E gezeigt, ist eine dritte Masken-Schicht Maske 3 auf dem oberen Teil des mit der zweiten Polysilizium-Schicht 208a versehenen Halbleiter-Substrats 101a angeordnet, und die zweite Polysilizium-Schicht 208a wird unter Verwendung der dritten Maske Maske 3 als einer Maske selektiv geätzt, wodurch das zweite Transfer-Gate 208 gebildet wird.
  • In diesem Fall werden das zweite Transfer-Gate 208, der Kontakt-Stopfen und die zweite Polysilizium-Schicht 208a, welche im Kontakt-Bereich ausgebildet sind, nicht entfernt, sondern verbleiben.
  • Dann wird die dritte Isolations-Schicht 209 auf der gesamten (Ober)fläche des Halbleiter-Substrats 101a, welche das zweite Transfer-Gate 208 beinhaltet, ausgebildet.
  • Wie in 12F gezeigt, wird die resultierende Struktur mittels eines CMP-Prozesses derart selektiv poliert und entfernt werden, dass die obere (Ober)fläche der Nitrid-Schicht 109a freigelegt wird.
  • Ferner zeigen 12a bis 12f ein Verfahren zum Herstellen (einer) Vertikales-Farbfilter-Detektor-Gruppe unter Verwendung dreier Masken-Schichten.
  • 13A bis 13B sind Schnittansichten, welche ein Verfahren zum Herstellen der Vertikales-Farbfilter-Detektor-Gruppe unter Verwendung zweier Masken-Schichten zeigen.
  • Ferner beinhaltet das Verfahren Prozesse, welche zu den in 12A bis 12D gezeigten Prozessen identisch sind.
  • Wie in 13A gezeigt, wird ein Ätz-Prozess bezüglich("with respect to") der gesamten (Ober)fläche der Polysilizium-Schicht 208a ohne eine zusätzliche Maske ausgeführt, wodurch das zweite Transfer-Gate 208 gebildet wird.
  • Obwohl die zweite Polysilizium-Schicht 208a ohne eine Maske geätzt wird, bleiben in diesem Fall Seitenwände der zweiten Polysilizium-Schicht 208a höher als die (Ober)fläche des Halbleiter-Substrats 101a, so dass ein Kontakt-Stopfen und ein Kontakt-Bereich ausgebildet werden. Dies tritt deshalb auf, weil durch den in 12E gezeigten Masken-Prozess eine sowohl vom ersten Transfer-Gate 205 als auch von der zweiten Isolations-Schicht 206 abhängige Schritt-Differenz zwischen der Außenseite und der Innenseite des Kontakt-Bereichs des zweiten Transfer-Gates auftritt.
  • Wie in 13B gezeigt, wird eine dritte Isolations-Schicht 209 bezüglich("with respect to") der gesamten (Ober)fläche des Halbleiter-Substrats 101a, inklusive des zweiten Transfer-Gates 208, ausgebildet.
  • Obwohl die Erfindung unter Bezug auf bestimmte bevorzugte Ausführungsformen von ihr gezeigt und beschrieben worden ist, versteht es sich für Fachleute, dass verschiedene Veränderungen in Form und Details daran ausgeführt werden können, ohne vom Geist und Umfang der Erfindung, wie sie durch die beigefügten Ansprüche definiert sind, abzuweichen.
  • Wie oben beschrieben, hat gemäß der vorliegenden Erfindung eine Vertikales-Farbfilter-Detektor-Gruppe und ein Verfahren zu deren Herstellung die folgenden Vorteile.
  • Erstens sind RGB-Schichten in einer vertikalen Richtung übereinandergelegt, und Prozesse mit fünf bis sechs Masken zum Herstellen einer Verbindung mit einer auf einer (Ober)fläche eines Substrats ausgebildeten Aktives-Pixel-Sensor-Schaltung werden auf Prozesse mit zwei oder drei Masken reduziert, wodurch ein Herstellungs-Prozess einer Vertikales-Farbfilter-Detektor-Gruppe vereinfacht wird.
  • Zweitens werden die zum Auslesen von RGB-Signalen in einer herkömmlichen Technologie benötigten drei Aktives-Pixel-Sensor-Schaltungen auf eine Aktives-Pixel-Sensor-Schaltung reduziert, wodurch eine Abprüf-Schaltung vereinfacht wird, und ein Bereich reduziert wird, welcher von einer Aktives-Pixel-Sensor-Schaltung für ein Einheits-Pixel eingenommen wird. Dementsprechend ist es möglich, ein Öffnungs-Verhältnis (die Effizienz eines Detektions-Bereiches) zu verbessern.
  • Während sich das Öffnungsverhältnis eines CMOS-Bildsensors erhöht, kann drittens die Größe eines Pixels im Verhältnis so reduziert werden, dass es möglich ist, einen hoch-integrierten CMOS-Bildsensor herzustellen.
  • Viertens wird nur eine Aktives-Pixel-Schaltung pro Einheits-Pixel verwendet, wodurch sich die Anzahl metallischer Verbindungen in einem Zellen-Bereich reduziert.

Claims (50)

  1. Vertikales-Farbfilter-Detektor-Gruppe, welche umfasst: einen Halbleiter, welcher ein Substrat vom ersten Leitfähigkeits-Typ enthält, auf welchem eine Silizium-Schicht vom ersten Leitfähigkeits-Typ und eine Silizium-Schicht vom zweiten Leitfähigkeits-Typ übereinandergelegt sind, und welcher zumindest zwei Silizium-Schichten vom zweiten Leitfähigkeits-Typ aufweist, welche bei verschiedenen Tiefen bezüglich einer (Ober)fläche des Halbleiters angeordnet sind; einen Graben, welcher einen Boden aufweist, welcher niedriger als eine erste Silizium-Schicht der Silizium-Schichten vom zweiten Leitfähigkeits-Typ ausgebildet ist, welche am weitesten von der (Ober)fläche des Halbleiters entfernt angeordnet ist, um einen Umfangs-Rand-Bereich einer Detektor-Gruppe zu setzen, welche als ein Einheits-Pixel dient; eine in dem Graben ausgebildete, und eine Grenzfläche zwischen dem Halbleiter und dem Graben kontaktierende Isolations-Schicht; einen in einem aktiven Bereich zwischen der ersten Silizium-Schicht und der anderen Silizium-Schicht der Silizium-Schichten vom zweiten Leitfähigkeits-Typ ausgebildeten, und die Grenzfläche zwischen dem Halbleiter und dem Graben nicht kontaktierenden Kanal-Bereich; und ein in der Isolations-Schicht ausgebildetes Transfer-Gate.
  2. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 1, wobei das Transfer-Gate dotiertes Polysilizium vom zweiten Leitfähigkeits-Typ oder dotiertes Polysilizium vom ersten Leitfähigkeits-Typ beinhaltet.
  3. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 1, wobei eine Seitenwand des Grabens mit Dotierungen vom ersten Leitfähigkeits-Typ dotiert ist.
  4. Vertikales-Farbfilter-Detektor-Gruppe, umfassend: einen Halbleiter, welcher ein Substrat vom ersten Leitfähigkeits-Typ beinhaltet, auf welchem eine Silizium-Schicht vom ersten Leitfähigkeits-Typ und eine Silizium-Schicht vom zweiten Leitfähigkeits-Typ übereinandergelegt sind, und welcher zumindest zwei Silizium-Schichten vom zweiten Leitfähigkeits-Typ aufweist, welche bei verschiedenen Tiefen bezüglich einer (Ober)fläche des Halbleiters angeordnet sind; einen Graben, von welchem ein Boden niedriger als eine erste Silizium-Schicht der Silizium-Schichten vom zweiten Leitfähigkeits-Typ ausgebildet ist, welche am weitesten entfernt von der (Ober)fläche des Halbleiters angeordnet ist, um einen Umfangs-Rand-Bereich einer Detektor-Gruppe festzulegen, welcher als ein Einheits-Pixel dient; eine beim Kontaktieren mit einer Grenzfläche zwischen dem Halbleiter und dem Graben in dem Graben ausgebildete Isolations-Schicht; einen in einem aktiven Bereich zwischen der ersten Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, und einer zweiten Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, ausgebildeten ersten Kanal-Bereich, welcher höher als die erste Silizium-Schicht angeordnet ist, ohne die Grenzfläche zwischen dem Halbleiter und dem Graben zu kontaktieren; ein in der Isolations-Schicht ausgebildetes erstes Transfer-Gate; einen in einem aktiven Bereich zwischen der zweiten Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, und einer dritten Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, ausgebildeten zweiten Kanal-Bereich, welcher höher als die zweite Silizium-Schicht angeordnet ist, ohne die Grenzfläche zwischen dem Halbleiter und dem Graben zu kontaktieren; und ein vom ersten Transfer-Gate isoliertes, und über dem ersten Transfer-Gate in der Isolations-Schicht ausgebildetes zweites Transfer-Gate.
  5. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 4, wobei das erste Transfer-Gate und das zweite Transfer-Gate dotiertes Polysilizium vom ersten Leitfähigkeits-Typ oder dotiertes Polysilizium vom zweiten Leitfähigkeits-Typ beinhaltet.
  6. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 4, wobei eine Seitenwand des Grabens mit Dotierungen vom ersten Leitfähigkeits-Typ dotiert ist.
  7. Vertikales-Farbfilter-Detektor-Gruppe, welche umfasst: ein Substrat vom ersten Leitfähigkeits-Typ; einen Halbleiter, welcher beinhaltet: eine erste Silizium-Schicht vom ersten Leitfähigkeits-Typ, eine zweite Silizium-Schicht vom zweiten Leitfähigkeits-Typ, eine dritte Silizium-Schicht vom ersten Leitfähigkeits-Typ, eine vierte Silizium-Schicht vom zweiten Leitfähigkeits-Typ, eine fünfte Silizium-Schicht vom ersten Leitfähigkeits-Typ und einen in der fünften Silizium-Schicht ausgebildeten dotierten Bereich vom zweiten Leitfähigkeits-Typ, welche in Reihe auf dem Substrat vom ersten Leitfähigkeits-Typ ausgebildet werden/sind, wobei die zweite Silizium-Schicht in einer vorbestimmten Position bezüglich einer oberen Grenzfläche des Halbleiters angeordnet ist, in welcher rotfarbiges Licht absorbiert wird, wobei die vierte Silizium-Schicht in einer vorbestimmten Position bezüglich der oberen Grenzfläche des Halbleiters angeordnet ist, in welcher grünfarbiges Licht absorbiert wird, und der dotierte Bereich in einer vorbestimmten Position bezüglich der oberen Grenzfläche des Halbleiters angeordnet ist, in welcher blaufarbiges Licht absorbiert wird; ein Graben, welcher einen Boden aufweist, welcher niedriger ausgebildet ist als eine Sperrschicht-Grenze("junction boundary"), welche von einer oberen (Ober)fläche des Halbleiters aus gesehen unterhalb der zweiten Silizium-Schicht angeordnet ist, um einen Grenz-Bereich um ein Pixel zu definieren; ein vom Halbleiter isoliertes und in dem Graben ausgebildetes erstes Transfer-Gate; einen an Seitenwänden des Grabens zwischen der zweiten Silizium-Schicht und der vierten Silizium-Schicht im Halbleiter ausgebildeten ersten Kanal-Bereich; ein vom Halbleiter und dem ersten Transfer-Gate derart isoliertes zweites Transfer-Gate, dass das zweite Transfer-Gate über dem ersten Transfer-Gate in dem Graben ausgebildet ist; einen an Seitenwänden des Grabens zwischen der vierten Silizium-Schicht und dem dotierten Bereich im Halbleiter ausgebildeten zweiten Kanal-Bereich; und einen Kontakt-Bereich vom zweiten Leitfähigkeits-Typ, welcher sich von der (Ober)fläche des Halbleiters aus zum dotierten Bereich erstreckt, um blaue Farbe zu detektieren.
  8. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 7, wobei das erste Transfer-Gate und das zweite Transfer-Gate dotiertes Polysilizium vom zweiten Leitfähigkeits-Typ oder dotiertes Polysilizium vom ersten Leitfähigkeits-Typ beinhalten.
  9. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 7, wobei die Seitenwand des Grabens mit Dotierungen vom ersten Leitfähigkeits-Typ dotiert ist.
  10. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 9, wobei die Seitenwand des Grabens mit Dotierungen vom P Typ dotiert ist.
  11. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 7, wobei der dotierte Bereich im fünften Silizium-Bereich mittels Implantatierens ausgebildet ist.
  12. Vertikales-Farbfilter-Detektor-Gruppe, welche umfasst: ein Substrat vom ersten Leitfähigkeits-Typ; einen Halbleiter, welcher beinhaltet: eine erste Silizium-Schicht vom ersten Leitfähigkeits-Typ, eine zweite Silizium-Schicht vom zweiten Leitfähigkeits-Typ, eine dritte Silizium-Schicht vom ersten Leitfähigkeits-Typ, eine vierte Silizium-Schicht vom zweiten Leitfähigkeits-Typ, eine fünfte Silizium-Schicht vom ersten Leitfähigkeits-Typ, und einen in der fünften Silizium-Schicht ausgebildeten dotierten Bereich vom zweiten Leitfähigkeits-Typ, welche nacheinander auf dem Substrat vom ersten Leitfähigkeits-Typ ausgebildet sind/werden, wobei die zweite Silizium-Schicht bezüglich einer oberen Grenzfläche des Halbleiters in einer vorbestimmten Position angeordnet ist, in welcher rotfarbiges Licht absorbiert wird, wobei die vierte Silizium-Schicht in einer vorbestimmten Position bezüglich einer oberen Grenzfläche des Halbleiters angeordnet ist, in welcher grünfarbiges Licht absorbiert wird, und der dotierte Bereich in einer vorbestimmten Position bezüglich einer oberen Grenzfläche des Halbleiters angeordnet ist, in welcher blaufarbiges Licht absorbiert wird; einen Graben, welcher einen Boden aufweist, welcher niedriger ausgebildet ist als eine von einer oberen (Ober)fläche des Halbleiters aus gesehen unter der zweiten Silizium-Schicht angeordnete Sperrschicht-Grenze("junction boundary"), um einen Grenzbereich um ein Pixel zu definieren; ein vom Halbleiter derart isoliertes erstes Transfer-Gate, dass das erste Transfer-Gate in dem Graben ausgebildet ist; einen an Seitenwänden des Grabens zwischen der zweiten Silizium-Schicht und der vierten Silizium-Schicht in dem Halbleiter ausgebildeten ersten Kanal-Bereich; ein vom Halbleiter und dem ersten Transfer-Gate derart isoliertes zweites Transfer-Gate, dass das zweite Transfer-Gate über dem ersten Transfer-Gate in dem Graben ausgebildet ist; einen an Seitenwänden des Grabens zwischen der vierten Silizium-Schicht und dem dotierten Bereich im Halbleiter ausgebildeten zweiten Kanal-Bereich; einen Kontakt-Bereich vom zweiten Leitfähigkeits-Typ, welcher sich von der (Ober)fläche des Halbleiters aus zum dotierten Bereich erstreckt, um blaue Farbe zu detektieren; und einen Source-Folger-Transistor vom zweiten Leitfähigkeits-Typ, welcher in der fünften Silizium-Schicht ausgebildet ist, und dessen Gate mit einem Kontakt-Bereich vom zweiten Leitfähigkeits-Typ verbunden ist, und (von welchem) ein Drain und ein Source mit einer Spannungs-Versorgungs-Leitung verbunden sind.
  13. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 12, wobei der dotierte Bereich in der fünften Silizium-Schicht mittels Implantatierens ausgebildet ist/wird.
  14. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 12, ferner umfassend: einen zwischen dem Kontakt-Bereich vom zweiten Leitfähigkeits-Typ und einer Referenz-Spannung angeschlossenen Rücksetz-Transistor; und einen Ausgabe-Freigabe-Transistor, von welchem ein Gate mit einer Zeilen-Auswahl-Leitung verbunden ist und welcher/welches zwischen einem Source und einer Spalten-Ausgangs-Leitung des Source-Folger-Transistors angeschlossen ist.
  15. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 14, wobei das erste Transfer-Gate und das zweite Transfer-Gate dotiertes Polysilizium vom ersten Leitfähigkeits-Typ und dotiertes Polysilizium vom zweiten Leitfähigkeits-Typ beinhalten.
  16. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 14, wobei die Seitenwand des Grabens mit Dotierungen vom ersten Leitfähigkeits-Typ dotiert ist.
  17. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 16, wobei die Seitenwand des Grabens mit Dotierungen vom P Typ dotiert ist.
  18. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 14, wobei der dotierte Bereich in der fünften Silizium-Schicht mittels Implantatierens ausgebildet ist.
  19. Vertikales-Farbfilter-Detektor-Gruppe, welche umfasst: ein Substrat vom P+ Typ; einen Halbleiter, welcher beinhaltet: eine erste Silizium-Schicht vom P Typ, eine erste Silizium-Schicht vom N Typ, eine zweite Silizium-Schicht vom P Typ, eine zweite Silizium-Schicht vom N Typ, eine dritte Silizium-Schicht vom P Typ, und einen dotierten Bereich vom N Typ, welcher in der dritten Silizium-Schicht vom P Typ angeordnet ist, welche nacheinander auf dem Substrat ausgebildet werden, wobei die erste Silizium-Schicht vom N Typ in einer vorbestimmten Position bezüglich einer oberen Grenzfläche des Halbleiters angeordnet ist, in welcher rotfarbiges Licht absorbiert wird, wobei die zweite Silizium-Schicht vom N Typ in einer vorbestimmten Position bezüglich einer oberen Grenzfläche des Halbleiters angeordnet ist, in welcher grünfarbiges Licht absorbiert wird, und wobei der dotierte Bereich vom N Typ in einer vorbestimmten Position bezüglich einer oberen Grenzfläche des Halbleiters angeordnet ist, in welcher blaufarbiges Licht absorbiert wird; einen Graben, welcher einen Boden aufweist, welcher von einer oberen (Ober)fläche des Halbleiters aus gesehen niedriger als eine unter der ersten Silizium-Schicht vom N Typ angeordnete Sperrschicht-Grenze("junction boundary") ausgebildet ist, um einen Grenz-Bereich um ein Pixel zu definieren; ein von dem Halbleiter isoliertes und in dem Graben ausgebildetes erstes Transfer-Gate; einen an Seitenwänden des Grabens zwischen der ersten Silizium-Schicht vom N Typ und der zweiten Silizium-Schicht vom N Typ in dem Halbleiter ausgebildeten ersten Kanal-Bereich; ein von dem Halbleiter und dem ersten Transfer-Gate derart isoliertes zweites Transfer-Gate, dass das zweite Transfer-Gate über dem ersten Transfer-Gate in dem Graben ausgebildet ist; einen an Seitenwänden des Grabens zwischen der zweiten Silizium-Schicht vom N Typ und dem dotierten Bereich vom N Typ im Halbleiter ausgebildeten zweiten Kanal-Bereich; und einen Kontakt-Bereich vom zweiten Leitfähigkeits-Typ, welcher sich von der (Ober)fläche des Halbleiters aus zum dotierten Bereich vom N Typ erstreckt, um blaue Farbe zu detektieren.
  20. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 19, wobei das erste Transfer-Gate und das zweite Transfer-Gate N+ dotiertes Polysilizium oder P+ dotiertes Polysilizium enthalten.
  21. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 19, wobei die Seitenwand des Grabens mit Dotierungen vom P Typ dotiert ist.
  22. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 21, wobei die Dotierungen vom P Typ in die Seitenwand des Grabens implantiert sind.
  23. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 21, wobei die Dotierungen vom P Typ mittels eines thermischen Prozesses auf die Seitenwand des Grabens dotiert sind.
  24. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 19, wobei der dotierte Bereich vom N Typ in der dritten Silizium-Schicht vom P Typ mittels Implantatierens ausgebildet ist.
  25. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 19, ferner umfassend: einen Source-Folger-Transistor vom N Kanal Typ, welcher in der dritten Silizium-Schicht vom P Typ ausgebildet ist, und von welchem ein Gate mit dem Kontakt-Bereich vom N Typ verbunden ist, und ein Drain und ein Source mit einer Spannungs-Zufuhr-Leitung verbunden sind.
  26. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 25, ferner umfassend: einen zwischen dem Kontakt-Bereich vom N Typ und einer Referenz-Spannung angeschlossenen Rücksetz-Transistor; und einen Ausgangs-Freigabe-Transistor, von welchem ein Gate mit einer Zeilen-Auswahl-Leitung verbunden ist, und zwischen einem Source und einer Spalten-Ausgangs-Leitung des Source-Folger-Transistors angeschlossenen ist.
  27. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 19, ferner umfassend: einen Ladungs-Transfer-Transistor, von welchem ein Source mit dem Kontakt-Bereich vom N Typ verbunden ist, ein Gate mit einer Ladungs-Transfer-Leitung verbunden ist, und ein schwebendes Drain mit einem Gate eines Source-Folger-Transistor verbunden ist.
  28. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 27, ferner umfassend: einen Source-Folger-Transistor vom N Kanal-Typ, welcher in der dritten Silizium-Schicht vom P Typ ausgebildet ist, und von welchem ein Gate mit dem schwebenden Drain-Kontakt des Ladungs-Transfer-Transistoren verbunden ist, und ein Drain und ein Source mit einer Spannungs-Zufuhr-Leitung verbunden sind.
  29. Vertikales-Farbfilter-Detektor-Gruppe gemäß Anspruch 25, ferner umfassend: einen zwischen dem schwebenden Drain-Kontakt des Ladungs-Transfer-Transistors und einer Referenz-Spannung angeschlossenen Rücksetz-Transistor; und einen Ausgabe-Freigabe-Transistor, von welchem ein Gate mit einer Zeilen-Auswahl-Leitung verbunden ist, und (welcher) zwischen einem Source und einer Spalten-Ausgangs-Leitung des Source-Folger-Transistors vom N Kanal Typ angeschlossen ist.
  30. Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe, welches Verfahren die folgenden Schritte umfasst: Bereitstellen eines Substrats vom ersten Leitfähigkeits-Typ; Ausbilden einer ersten epitaktischen Schicht, welche einen ersten Leitfähigkeits-Typ aufweist, auf dem Substrat vom ersten Leitfähigkeits-Typ; Ausbilden einer ersten Silizium-Schicht, welche einen zweiten Leitfähigkeits-Typ aufweist, auf einer (Ober)fläche der ersten epitaktischen Schicht; Ausbilden einer zweiten epitaktischen Schicht, welche den ersten Leitfähigkeits-Typ aufweist, auf der ersten Silizium-Schicht; Ausbilden einer zweiten Silizium-Schicht, welche den ersten Leitfähigkeits-Typ aufweist, und einer dritten Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, welche in einer longitudinalen Richtung voneinander getrennt sind, mittels Implantieren von Dotierungen vom zweiten Leitfähigkeits-Typ auf einer (Ober)fläche der zweiten epitaktischen Schicht; derartiges Ausbilden eines Grabens, welcher eine vorbestimmte Tiefe aufweist, in dem Substrat vom ersten Leitfähigkeits-Typ, dass vorbestimmte Bereiche der ersten und der dritten Silizium-Schicht von anderen aktiven Bereichen getrennt sind; derartiges Implantieren von Dotierungen vom ersten Leitfähigkeits-Typ auf einer Seitenwand des Grabens, dass die zweite Silizium-Schicht mit dem Substrat vom ersten Leitfähigkeits-Typ in einer Weise gemäß des ersten Leitfähigkeitstyps verbunden ist; niedrigeres Einfüllen isolierender Materialien in den Graben als bis zu einer oberen (Ober)fläche der ersten Silizium-Schicht; Ausbilden einer Gate-Isolations-Schicht auf der Seitenwand des Grabens; und Ausbilden eines Transfer-Gates, welches niedriger ist als die dritte Silizium-Schicht in dem Graben.
  31. Verfahren gemäß Anspruch 30, wobei das Transfer-Gate in dem Graben unter Verwendung einer mit Dotierungen vom ersten Leitfähigkeitstyp oder Dotierungen vom zweiten Leitfähigkeitstyp dotierten Polysilizium-Schicht ausgebildet ist.
  32. Verfahren gemäß Anspruch 30, wobei bei Dotieren der Seitenwand des Grabens mit den Dotierungen vom ersten Leitfähigkeits-Typ nur ein vorbestimmter Teil der Seitenwand des Grabens mittels schräger Ionen-Implantation und Rotation dotiert wird.
  33. Verfahren gemäß Anspruch 30, wobei die Seitenwand des Grabens mittels eines thermischen Prozesses unter einer Dotier-Gas-Atmosphäre mit den Dotierungen vom ersten Leitfähigkeits-Typ dotiert wird.
  34. Verfahren gemäß Anspruch 30, wobei die Gate-Isolations-Schicht mittels Aufbringens einer Dünnschicht oder Ausführens eines Oxidations-Prozesses ausgebildet wird.
  35. Verfahren gemäß Anspruch 30, wobei die erste Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, mittels Implantierens von Dotierungen vom zweiten Leitfähigkeits-Typ oder mittels Ausführens eines thermischen Prozesses unter einer Dotier-Gas-Atmosphäre ausgebildet wird.
  36. Verfahren gemäß Anspruch 30, wobei die dritte Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, mittels Implantierens von Dotierungen vom zweiten Leitfähigkeits-Typ oder mittels Ausführens eines thermischen Prozesses unter einer Dotier-Gas-Atmosphäre ausgebildet wird.
  37. Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines Substrats vom ersten Leitfähigkeits-Typ; Ausbilden einer ersten Silizium-Schicht, welche einen zweiten Leitfähigkeits-Typ aufweist, auf dem Substrat vom ersten Leitfähigkeits-Typ; Ausbilden einer ersten epitaktischen Silizium-Schicht, welche einen ersten Leitfähigkeits-Typ aufweist, auf dem mit der ersten Silizium-Schicht versehenen Substrat vom ersten Leitfähigkeits-Typ; Ausbilden einer zweiten Silizium-Schicht, welche den ersten Leitfähigkeits-Typ aufweist, und mit einem oberen Teil der ersten Silizium-Schicht in Kontakt steht, und einer dritten Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, und mit einem oberen Teil der zweiten Silizium-Schicht in der ersten epitaktischen Silizium-Schicht in Kontakt steht; Ausbilden einer zweiten epitaktischen Silizium-Schicht, welche den ersten Leitfähigkeits-Typ aufweist, auf der ersten epitaktischen Silizium-Schicht; derartiges Ausbilden eines Grabens, welcher eine vorbestimmte Tiefe aufweist, in dem Substrat vom ersten Leitfähigkeits-Typ, dass vorbestimmte Teile der ersten und der dritten Silizium-Schicht von anderen aktiven Bereichen getrennt sind; derartiges Implantieren von Dotierungen vom ersten Leitfähigkeits-Typ auf eine Seitenwand des Grabens, dass die zweite Silizium-Schicht mit dem Substrat vom ersten Leitfähigkeits-Typ mittels Dotierungen vom ersten Leitfähigkeits-Typ verbunden ist; Ausbilden einer ersten Isolations-Schicht mittels niedrigeren Einfüllens isolierender Materialien in den Graben als bis zu einer oberen (Ober)fläche der ersten Silizium-Schicht; Ausbilden einer Gate-Isolations-Schicht auf der Seitenwand des Grabens; derartiges Ausbilden eines ersten Transfer-Gates im Graben, dass das erste Transfer-Gate niedriger ist als eine obere (Ober)fläche der dritten Silizium-Schicht; Ausbilden einer zweiten Isolations-Schicht mittels niedrigeren Einfüllens von Isolations-Schichten in den Graben als bis zu einer oberen (Ober)fläche der dritten Silizium-Schicht; Ausbilden einer zweiten Gate-Isolations-Schicht auf der Seitenwand des Grabens; Ausbilden eines zweiten Transfer-Gates in dem mit der zweiten Gate-Isolations-Schicht versehenen Graben; und Ausbilden eines dotierten Bereiches vom zweiten Leitfähigkeits-Typ in der zweiten epitaktischen Silizium-Schicht.
  38. Verfahren gemäß Anspruch 37, wobei das erste und das zweite Transfer-Gate, welche in dem Graben ausgebildet sind, mit Dotierungen vom ersten und zweiten Leitfähigkeits-Typ dotiertes Polysilizium enthalten.
  39. Verfahren gemäß Anspruch 37, wobei bei Dotieren der Seitenwand des Grabens mit den Dotierungen vom ersten Leitfähigkeits-Typ mittels schräger Ionen-Implantation und Rotation nur ein vorbestimmter Teil der Seitenwand des Grabens dotiert wird.
  40. Verfahren gemäß Anspruch 37, wobei die Seitenwand des Grabens mit den Dotierungen vom ersten Leitfähigkeits-Typ mittels eines thermischen Prozess unter einer Dotier-Gas-Atmosphäre dotiert wird.
  41. Verfahren gemäß Anspruch 37, wobei die erste und die zweite Gate-Isolations-Schicht mittels Aufbringens einer Dünnschicht oder eines Oxidations-Prozesses ausgebildet werden.
  42. Verfahren gemäß Anspruch 37, wobei die erste Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, mittels Implantierens von Dotierungen oder mittels Ausführens eines thermischen Prozesses unter einer Dotier-Gas-Atmosphäre ausgebildet wird.
  43. Verfahren gemäß Anspruch 37, wobei die dritte Silizium-Schicht, welche den zweiten Leitfähigkeits-Typ aufweist, mittels Implantierens von Dotierungen oder mittels Ausführens eines thermischen Prozesses unter einer Dotier-Gas-Atmosphäre ausgebildet wird.
  44. Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines Substrats vom ersten Leitfähigkeits-Typ; Ausbilden einer ersten epitaktischen Silizium-Schicht, welche einen zweiten Leitfähigkeits-Typ aufweist, auf dem Substrat vom ersten Leitfähigkeits-Typ; Ausbilden einer zweiten epitaktischen Silizium-Schicht, welche einen ersten Leitfähigkeits-Typ aufweist, auf der ersten epitaktischen Silizium-Schicht; Ausbilden einer dritten epitaktischen Silizium-Schicht, welche einen zweiten Leitfähigkeits-Typ aufweist, auf der zweiten epitaktischen Silizium-Schicht; Ausbilden einer vierten epitaktischen Silizium-Schicht, welche einen ersten Leitfähigkeits-Typ aufweist, auf der dritten epitaktischen Silizium-Schicht; Ausbilden einer fünften epitaktischen Silizium-Schicht, welche einen zweiten Leitfähigkeits-Typ aufweist, auf der vierten epitaktischen Silizium-Schicht; derartiges Ausbilden eines Grabens, welcher eine vorbestimmte Tiefe bezüglich einer (Ober)fläche der auf dem Substrat vom ersten Leitfähigkeits-Typ ausgebildeten ersten epitaktischen Silizium-Schicht aufweist, dass der Graben andere aktive Bereiche abtrennt; derartiges Implantieren von Dotierungen vom ersten Leitfähigkeits-Typ auf die Seitenwand des Grabens, dass die zweite epitaktische Silizium-Schicht, die vierte epitaktische Silizium-Schicht und das Substrat mittels der Dotierungen vom ersten Leitfähigkeits-Typ miteinander verbunden werden; Ausbilden einer ersten Isolations-Schicht zwischen der ersten epitaktischen Silizium-Schicht und der zweiten epitaktischen Silizium-Schicht im Graben; Ausbilden einer ersten Gate-Isolations-Schicht auf der Seitenwand des Grabens; Ausbilden eines ersten Transfer-Gates zwischen einer zweiten epitaktischen Silizium-Schicht und einer dritten epitaktischen Silizium-Schicht im Graben; Ausbilden einer zweiten Isolations-Schicht zwischen der dritten epitaktischen Silizium-Schicht und der vierten epitaktischen Silizium-Schicht im Graben; Ausbilden einer zweiten Gate-Isolations-Schicht an der Seitenwand des Grabens; und Ausbilden eines zweiten Transfer-Gates zwischen einer vierten epitaktischen Silizium-Schicht und einer fünften epitaktischen Silizium-Schicht im Graben.
  45. Verfahren gemäß Anspruch 44, wobei das erste und das zweite Transfer-Gate dotiertes Polysilizium vom ersten und vom zweiten Leitfähigkeits-Typ enthalten.
  46. Verfahren gemäß Anspruch 44, wobei bei Dotieren der Seitenwand des Grabens mit den Dotierungen vom ersten Leitfähigkeits-Typ mittels schräger Ionen-Implantation und Rotation nur ein vorbestimmter Teil der Seitenwand des Grabens dotiert wird.
  47. Verfahren gemäß Anspruch 44, wobei die Seitenwand des Grabens mit den Dotierungen vom ersten Leitfähigkeits-Typ mittels Ionen-Implantation oder mittels eines thermischen Prozesses unter einer Dotier-Gas-Atmosphäre dotiert wird.
  48. Verfahren gemäß Anspruch 44, wobei die Seitenwand des Grabens mit den Dotierungen vom ersten Leitfähigkeits-Typ mittels eines thermischen Prozesses unter einer Dotier-Gas-Atmosphäre dotiert wird.
  49. Verfahren gemäß Anspruch 44, wobei die erste und die zweite Gate-Isolations-Schicht mittels Aufbringens einer Dünnschicht oder Ausführens eines Oxidations-Prozesses ausgebildet werden.
  50. Verfahren zum Herstellen einer Vertikales-Farbfilter-Detektor-Gruppe, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden eines ersten Grabens, welcher eine vorbestimmte Tiefe aufweist, auf einem Substrat; Ausbilden einer ersten Isolations-Schicht im ersten Graben; Ausbilden einer ersten Gate-Isolations-Schicht auf einer Seitenwand des ersten Grabens; Einfüllen von mit Dotierungen vom ersten N Typ dotiertem Polysilizium in den ersten Graben; Ausbilden eines ersten Transfer-Gates und eines Kontakt-Stopfens, welches/welcher einen zweiten Graben aufweist, mittels selektiven Entfernens des ersten Polysiliziums; Ausbilden einer zweiten Isolations-Schicht im zweiten Graben; Ausbilden einer zweiten Gate-Isolations-Schicht auf einer Seitenwand des zweiten Grabens; Einfüllen von mit Dotierungen vom zweiten N Typ dotiertem Polysilizium in den zweiten Graben; und Ausbilden eines zweiten Transfer-Gates mittels selektiven Entfernens des zweiten Polysiliziums.
DE102006058007A 2005-12-09 2006-12-08 Vertikales-Farbfilter-Detektor-Gruppe und Verfahren zu ihrer Herstellung Ceased DE102006058007A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0120643 2005-12-09
KR1020050120643A KR100720483B1 (ko) 2005-12-09 2005-12-09 수직 칼라 필터 검출기단 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE102006058007A1 true DE102006058007A1 (de) 2007-07-05

Family

ID=38130973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006058007A Ceased DE102006058007A1 (de) 2005-12-09 2006-12-08 Vertikales-Farbfilter-Detektor-Gruppe und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US20070131987A1 (de)
JP (1) JP2007165886A (de)
KR (1) KR100720483B1 (de)
CN (1) CN1979885A (de)
DE (1) DE102006058007A1 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790296B1 (ko) * 2006-12-04 2008-01-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
US20090160981A1 (en) * 2007-12-20 2009-06-25 Micron Technology, Inc. Apparatus including green and magenta pixels and method thereof
JP5326507B2 (ja) * 2008-11-06 2013-10-30 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
JP5365144B2 (ja) * 2008-11-06 2013-12-11 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
EP2133918B1 (de) 2008-06-09 2015-01-28 Sony Corporation Festkörperabbildungsvorrichtung, entsprechendes Steuerungsverfahren und elektronische Vorrichtung
JP5277880B2 (ja) * 2008-11-07 2013-08-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP4905468B2 (ja) * 2009-01-09 2012-03-28 ソニー株式会社 固体撮像素子
JP4900404B2 (ja) 2009-02-23 2012-03-21 ソニー株式会社 固体撮像素子及びその駆動方法
JP2010287743A (ja) * 2009-06-11 2010-12-24 Sony Corp 半導体装置及びその製造方法、固体撮像素子
JP5493669B2 (ja) * 2009-10-07 2014-05-14 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置の製造方法
JP2011119951A (ja) * 2009-12-02 2011-06-16 Panasonic Corp 固体撮像素子
US8129778B2 (en) * 2009-12-02 2012-03-06 Fairchild Semiconductor Corporation Semiconductor devices and methods for making the same
US8048711B2 (en) * 2009-12-30 2011-11-01 Omnivision Technologies, Inc. Method for forming deep isolation in imagers
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
US20110317048A1 (en) 2010-06-29 2011-12-29 Aptina Imaging Corporation Image sensor with dual layer photodiode structure
US8975715B2 (en) 2011-09-14 2015-03-10 Infineon Technologies Ag Photodetector and method for manufacturing the same
US8916873B2 (en) 2011-09-14 2014-12-23 Infineon Technologies Ag Photodetector with controllable spectral response
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
US20130341692A1 (en) * 2012-06-22 2013-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Novel [N] Profile in Si-Ox Interface for CMOS Image Sensor Performance Improvement
US9202829B2 (en) * 2013-01-31 2015-12-01 Donghyuk Ju Light sensors with infrared photocurrent suppression
JP2015053411A (ja) 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5604703B1 (ja) * 2013-09-10 2014-10-15 弘一 関根 固体撮像装置
JP2015146364A (ja) 2014-02-03 2015-08-13 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、固体撮像素子の製造方法および電子機器
KR102456530B1 (ko) * 2015-09-09 2022-10-20 삼성전자주식회사 이미지 센서
KR102545170B1 (ko) 2015-12-09 2023-06-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20170070693A (ko) 2015-12-14 2017-06-22 삼성전자주식회사 이미지 센서
US10403673B2 (en) 2016-12-29 2019-09-03 Samsung Electronics Co., Ltd. Image sensors
US10163963B2 (en) * 2017-04-05 2018-12-25 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
US10903258B2 (en) * 2017-10-11 2021-01-26 Kla Corporation Image sensors with grounded or otherwise biased channel-stop contacts
KR102427639B1 (ko) * 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자
US11393867B2 (en) * 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US10734438B2 (en) 2018-03-15 2020-08-04 Kla Corporation Spread-spectrum clock-signal adjustment for image sensors
FR3098988B1 (fr) 2019-07-19 2022-08-26 St Microelectronics Crolles 2 Sas Capteur d'image
CN111129152B (zh) * 2019-12-17 2023-09-26 杭州芯迈半导体技术有限公司 沟槽mosfet结构及其制造方法
FR3105577B1 (fr) * 2019-12-18 2021-12-31 St Microelectronics Crolles 2 Sas Capteur d’image destiné à recevoir un éclairement par une face arrière, et procédé d’acquisition d’un flux lumineux correspondant
CN111584532B (zh) * 2020-06-29 2023-06-30 上海华力微电子有限公司 转移管的垂直栅及cmos传感器的形成方法
KR102468363B1 (ko) * 2021-03-30 2022-11-17 한국전자기술연구원 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186184B1 (ko) * 1995-12-11 1999-03-20 문정환 고체촬상소자의 구조 및 제조방법
KR970063767A (ko) * 1996-02-29 1997-09-12 문정환 고체 촬상 소자의 구조 및 제조 방법
KR19990020655A (ko) * 1997-08-30 1999-03-25 정몽규 차량의 도어보강구조
JPH11307553A (ja) * 1998-04-21 1999-11-05 Shinkawa Ltd 半導体ペレットの位置決め方法及びその装置
US6727521B2 (en) * 2000-09-25 2004-04-27 Foveon, Inc. Vertical color filter detector group and array
US6930336B1 (en) * 2001-06-18 2005-08-16 Foveon, Inc. Vertical-color-filter detector group with trench isolation
US7067895B1 (en) * 2003-01-10 2006-06-27 Eastman Kodak Company Color imager cell with transistors formed under the photodiodes
US6894265B2 (en) * 2003-01-31 2005-05-17 Foveon, Inc. Vertical color filter sensor group and semiconductor integrated circuit fabrication method for fabricating same
US7541627B2 (en) * 2004-03-08 2009-06-02 Foveon, Inc. Method and apparatus for improving sensitivity in vertical color CMOS image sensors
US7652313B2 (en) * 2005-11-10 2010-01-26 International Business Machines Corporation Deep trench contact and isolation of buried photodetectors

Also Published As

Publication number Publication date
US20070131987A1 (en) 2007-06-14
JP2007165886A (ja) 2007-06-28
KR100720483B1 (ko) 2007-05-22
CN1979885A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
DE102006058007A1 (de) Vertikales-Farbfilter-Detektor-Gruppe und Verfahren zu ihrer Herstellung
DE60034389T2 (de) Festkörperbildaufnahmevorrichtung und Verfahren zu ihrer Herstellung
DE102008046101B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102006060253B4 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
KR100494030B1 (ko) 이미지센서 및 그 제조 방법
DE102005062952B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE102005026629B4 (de) Bildsensor und zugehöriges Herstellungsverfahren
DE102008046030A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102006048610A1 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
US20150279883A1 (en) Vertical gate transistor and pixel structure comprising such a transistor
DE102020100097B4 (de) Bildsensor mit einer überlappung einer rückseitigen grabenisolationsstruktur mit einem vertikalen transfergate
DE102008046034B4 (de) Bildsensor und Verfahren zu seiner Herstellung
DE10256201A1 (de) Halbleiterbaugruppe, die einen Festkörper-Bildsensor mit unterdrückter Änderung der Störstellenkonzentrationsverteilung in einem Halbleitersubstrat hat, und Verfahren zu dessen Herstellung
DE102008046033A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102007062127A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE19945136A1 (de) Vertikale Pixelzellen
DE102004062970A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102008051449A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008046037A1 (de) Bildsensor und Verfahren zur Herstellung eines Bildsensors
DE102008062489A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102009043255A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102006024653B4 (de) Verfahren zur Herstellung eines Bildsensors

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
8131 Rejection
R003 Refusal decision now final

Effective date: 20110303