KR0186184B1 - 고체촬상소자의 구조 및 제조방법 - Google Patents
고체촬상소자의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR0186184B1 KR0186184B1 KR1019950048239A KR19950048239A KR0186184B1 KR 0186184 B1 KR0186184 B1 KR 0186184B1 KR 1019950048239 A KR1019950048239 A KR 1019950048239A KR 19950048239 A KR19950048239 A KR 19950048239A KR 0186184 B1 KR0186184 B1 KR 0186184B1
- Authority
- KR
- South Korea
- Prior art keywords
- poly
- region
- layer
- photoelectric conversion
- forming
- Prior art date
Links
- 239000007787 solid Substances 0.000 title claims abstract description 17
- 238000003384 imaging method Methods 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 230000006641 stabilisation Effects 0.000 claims abstract description 5
- 238000011105 stabilization Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 5
- 238000004091 panning Methods 0.000 claims 1
- 238000012805 post-processing Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 235000009754 Vitis X bourquina Nutrition 0.000 description 1
- 235000012333 Vitis X labruscana Nutrition 0.000 description 1
- 240000006365 Vitis vinifera Species 0.000 description 1
- 235000014787 Vitis vinifera Nutrition 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 고체촬상소자에 관한 것으로, 제1도 전형 반도체 기판과, 상기 제1도 전형 반도체 기판에 형성된 제2도 전형 웰과, 상기 제2도 전형 웰영역에 복수개 배열되는 광전변환 영역과, 상기 광전변환영역 사이에 일방향으로 복수개 배열되는 전하전송 영역과, 상기 광전변환 영역을 제외한 전하전송 영역의 상측에 서로 절연되고 일부분이 겹쳐서 전하전송 영역과 동일 방향으로 배열되는 복수개의 제1,2폴리 게이트와, 상기 제1,2폴리 게이트 상측에 서로 절연되어 서로 다른 클럭신호를 각각의 제1,2폴리 게이트에 반복적으로 인가하는 복수의 폴리 클럭킹 라인과, 상기 광전변환 영역을 제외한 전하전송영역 상측에 제1,2폴리 게이트와 폴리 클럭킹 라인을 감싸고 형성되는 금속 차광층과,상기 금속 차광층이 형성된 반도체 기판의 전면에 형성되는 표면 안정화를 위한 나이트 라이드층과, 상기 나이트 라이드층상에 형성되는 제1평탄층, 상기 제1평탄층상에 각각의 광전변환 영역에 대응하여 형성되어 특정 파장의 빛만을 선택적으로 투과시키는 칼라필터층과, 상기 칼라 필터층상에 형성되는 제2평탄층, 상기 제2평탄층상에 각각의 광전변환 영역에 대응하여 형성되어 빛을 집속하는 마이크로 렌즈로 이루어져, 소자의 특성을 향상시키고 금속 차광층 이후의 후공정을 보다 용이하게 실시할 수 있다.
Description
제1도(a),제1도(b)는 종래의 고체촬상소자의 레이아웃도.
제2도(a)는 제1도(b)의 A-A'선에 따른 구조단면도.
제2도(b)는 제1도(b)의 B-B'선에 따른 구조단면도.
제3도는 본 발명의 고체촬상소자의 레이아웃도.
제4도(a)는 제3도의 C-C'선에 따른 구조단면도.
제4도(b)는 제3도의 D-D'선에 따른 구조단면도.
* 도면의 주요부분에 대한 부호의 설명
40 : N형 반도체 기판 41 : P형 웰
42 :VCCD 43 : 포토 다이오드
44 : 제2 폴리 게이트 45 : CST
46 : 폴리 클럭킹 라인 47 : 금속 차광층
48 : 나이트 라이드 49 : 제1평탄층
50 : 칼라 필터층 51 :제2평탄층
52 : 마이크로 렌즈
본 발명은 고체촬상소자에 관한 것으로, 특히 클럭킹 라인을 VCCD 영역상에 형성하여 소자의 특성을 향상심키고, 후공정을 보다 용이하게 수행하는데 적당하도록 한 고체촬상소자의 구조 및 제조방법에 관한 것이다.
이하, 첨부된도면을 참고하여 종래의 고체촬상소자에 대하여 설명하면 다음과 같다.
제1도(a),제1도(b)는 종래의 고체촬상소자의 레이아웃도이고, 제2도(a),제2도(b)는 제1도(b)의 A-A'선 및 B-B'선에 따른 구조단면도이다(제1도(b)는 제1도(a)의 Q부분을 확대한 것이다).
종래 기술의 고체촬상소자는 N형 반도체 기판(EPI)(1)에 P형 불순물 이온 주입 공정을 실시하여 P형 웰(2)을 형성하고, 상기 P형 웰(2) 영역에 화소(Pixel)와 화소를 격리하기 위한 채널 스톱층(4)을 형성한다.
그리고, 베리드(Buried) 이온주입으로 신호전하의 전송을 위하 BCCD 영역을 형성한다(제2도(b)에서는 VCCD(13)).
이어, 전면에 게이트 절연을 위한 게이트 절연막을 형성한 후, 게이트 절연막상에 폴리 실리콘을 증착하고 패터닝하여 VCCD(13) 상측에 제1폴리 게이트(5)를 형성한다.
그리고, 게이트간의 절연을 위한 충간 절연막을 형성하고, 상기 충간 절연 막상에 폴리 실리콘을 증착하고 패터닝하여 제2폴리 게이트(6)를 형성한다.
이어, 상기 제1,2폴리 케이트(5)(6)를 마스크로 하여 화소영역에 포토 다이오드이온주입을 실시하고 그 위에 PDP 영역을 형성하기 위한 이온 주입을 실시하여 포토다이오드(PD)(3)를 형성한다.
그리고, 전면에 산화막을 형성하고, 금속(Metal)을 증착하고 포토 다이오드(PD)(3) 영역만 제거되도록 패터닝하여 수광영역 이외의 부분으로 빛이 스며드는 것을 막기 위한 금속 차광층(7)을 형성한다.
이어, 전면에 패시베이션(Passivation)용 나이트 라이드(8)층을 형성한다.
이어, 전면에 후공정에서의 단차를 줄이기 위한 제1평탄층(9)을 형성한 후, 상기 제1평탄층(9)상에 각각의 포토 다이오드(3) 영역에 특정 파장의 빛만을 통과시키는 칼라 필터층(10)을 형성한다.
그리고, 상기 칼라 필터층(10)상에 제2평탄층(11)을 형성하고, 상기 제2평탄층(11)상에 수광영역으로 빛을 집속하기 위한 마이크로 렌즈(12)를 형성한다.
상기과 같은 종래의 고체촬상소자의 동작은 다음과 같다.
카메라 렌즈를 통해 들어온 빛은 마이크로 렌즈(12)에 의해 집속되어 칼라 필터층(10)을 통과한다.
상기 칼라 필터층(10)을 통해 선택 투과된 빛은 포토 다이오드(3)에 조사되어 광전변환에 의해 전하로 변환된다.
변환된 전하들은 VCCD(13)의 상측에 구성되어진 제1,2폴리 게이트(5)(6)에 인가되는 클럭신호에 의해 수평 전송되어 소자끝단의 플로우팅 디퓨젼(Floating Diffusion) 영역(도면에 도시되지 않음)에서 전압으로 센싱되고, 센싱 AMP에 의해 증폭되어 주변회로에 전송된다.
그러나, 상기와 같은 종래의 고체촬상소자에 있어서는 다음과 같은 문제점이 있었다.
포토 다이오드와 포도 다이오드 사이 부분(VCCD에 수직한 부분)에 제1,2폴리 게이트의 클럭킹 라인(Clocking Line)이 연결되어 있고, 그 위에 차광용 금속이 형성되므로 금속 차광층에 의해 포토 다이오드(PD)의 개구면적이 작게 되어 감도가 떨어지고, 후공정에서의 포토(Photo) 작업시에 금속 차광층에 의해 빛이 난반사되어, 칼라 필터층 및 마이크로 렌즈의 패터닝시에 정확한 디파인(Define)이 어려운 문제점이 있었다.
본 발명은 상기와 같은 종래의 고체촬상소자의 문제점을 해결하기 위하여 안출한 것으로, 클럭킹 라인을 VCCD 영역상에 형성하는 소자의 특성을 향상시키고, 후공정을 보다 용이하게 수행하는데 적당하도록 한 고체촬상소자의 구조 및 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 고체촬상소자의 구조는 제1도전형 반도체 기판과, 상기 제1도전형 반도체 기판에 형성된 제2도전형 웰과, 상기 제2도전형 웰 영역에 복수개 배열되는 광전변환 영역과, 상기 광전변환영역 사이에 일방향으로 복수개 배열되는 전하전송 영역과, 상기 광전변환 영역을 제외한 전하전송 영역의 상측에 서로 절연되고 일부분이 겹쳐서 전하전송 영역과 동일 방향으로 배열되는 복수개의 제1,2폴리 게이트와, 상기 제1,2폴리 게이트 상측에 서로 절연되어 서로 다른 클럭신호를 각각의 제1,2폴리 게이트에 반복적으로 인가하는 복수의 폴리 클럭킹 라인과, 상기 광전변환 영역을 제외한 전하전송영역 상측에 제1,2폴리 게이트와 폴리 클럭킹 라인을 감싸고 형성되는 금속 차광층과, 상기 금속 차광층이 형성된 반도체 기판의 전면에 형성되는 표면 안정화를 위한 나이트 라이드층과, 상기 나이트 라이드층상에 형성되는 제1평탄층, 상기 제1평탄층상에 각각의 광전변환 영역에 대응하여 형성되어 특정 파장의 빛만을 선택적으로 투과시키는 칼라필터층과, 상기 칼라 필터층상에 형성되는 제2평탄층, 상기 제2평탄층상에 각각의 광전변환 영역에 대응하여 형성되어 빛을 집속하는 마이크로 렌즈를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 고체촬상소자에 대하여 상세히 설명하면 다음과 같다.
제3도는 본 발명의 고체촬상소자의 레이아웃도이고, 제4도(a)는 제3도의 C-C'선에 따른 구조단면도이고, 제4도(b)는 제3도의 D-D'선에 따른 구조단면도이다.
본 발명의 고체촬상소자는 소자의 개구면적을 넓히기 위해, 각각의 제1,2폴리게이트에 클럭신호를 인가하는 폴리 클럭킹 라인을 전하전송영역(VCCD)상에 형성한 것으로 다음과 같은구조를 갖는다.
먼저, N형 반도체 기판(40)에 형성된 P형 웰(41)과, 상기 P형 웰(41) 영역에 복수개 배열되어 빛에 의한 영상을 전기적인 신호로 변환하는 포토 다이오드(PD)(43) 영역과, 상기 포토 다이오드(PD)(43) 영역 사이에 일방향으로 복수개 배열되어 상기 포토 다이오드(PD)(43)에서 생성된 신호전하를 일방향으로 이동시키는 VCCD(42)와, 상기 포토 다이오드(43) 영역을 제외한 VCCD(42) 영역의 상측에 서로 절연되고 일부분이 겹쳐서 VCCD(42) 영역과 동일 방향으로 배열되어 인가되는 클럭신호에 의해 VCCD(42) 영역의 포텐셜을 변화시키는 제1폴리 게이트(도면에 부호 표시하지 않음), 제2폴리 게이트(44)와 상기 제1,2폴리 게이트(44)상에 서로 절연되며 상기 두쌍의 제1,2폴리 게이트(44) 즉, 4개의 폴리 게이트를 하나의 단위로 하여 서로 다른 클럭신호를 각각의 제1,2폴리 게이트(44)에 반복적으로 인가하는 복수의 폴리 클럭킹 라인(Poly Clocking Line)(46)과, 상기 포토 다이오드(43) 영역을 제외한 VCCD(42) 상측에 제1,2폴리 게이트(44)와 폴리 클럭킹 라인(46)을 감싸고 형성되어 수광영역 이외의 부분으로 빛이 스며드는 것을 방지하는 금속 차광층(47)과, 상기 금속 차광층(47)이 형성된 상측전면에 형성되는 나이트 라이드(Nitride)(48)층과, 상기 나이트 라이드(48)층상에 형성되는 제1평탄층(49)과, 상기 제1평탄층(49)상에 각각의 광전변환 영역에 대응하여 형성되어 특정 파장의 빛만을 선택적으로 투과시키는 칼라 필터층(50)과, 상기 칼라 필터층(50)상에 형성되는 제2평탄층(51)과, 상기 제2평탄층(51)상에 각각의 포토 다이오드(43) 영역에 대응되게 형성되어 빛을 집속하는 마이크로 렌즈(52)를 포함하여 구성된다.
그리고, 상기 각 포토 다이오드(43) 영역을 구분하기 위하여 사이 영역에 CST(45)이 형성된다.
그리고, 제1폴리 게이트 하측과, 상기 제1폴리 게이트와 제2폴리 게이트(44)사이, 그리고 제2폴리 게이트(44)와 폴리 클럭킹 라인(46)의 사이, 폴리 클럭킹 라인(46)과 금속 차광층(47) 사이에는 각각의 층간 절연을 위해 절연막이 형성된다.
상기와 같이 구성된 본 발명의 고체촬상소자의 제조방법은 다음과 같다.
먼저, N형 반도체 기판(40)에 P형 웰(41)을 형성하고, 상기 P형 웰(41) 영역에 화소와 화소영역을 구분하기 위한 CST(채널스톱층)(45)을 형성한다.
이어, 상기 CST(45)에 수직한 일방향으로 베리드(Buried) 이온주입 공정을 실시하여 VCCD(42)를 형성한다.
그리고, 전면에 게이트 절연을 위한 게이트 절연막을 형성하고, 상기 게이트 절연막상에 폴리 실리콘을 증착하고 VCCD(42) 영역의 특정 영역상에만 남도록 패터닝하여 제1폴리 게이트를 형성한다.
이어, 게이트간의 절연을 위한 층간 산화를 실시하고, 폴리 실리콘을 증착하고 제1폴리 게이트가 형성되지 않은 VCCD(42) 영역상에만 남도록 패터닝하여 제2폴리 게이트(44)를 형성한다.
그리고, 제1,2폴리 게이트(44)상에 층간 산화층을 형성하고, 제1,2폴리 게이트(44)에 대응하여 콘택홀을 형성한다.
이어, 상기 콘택홀이 형성된 층간 산화층상에 폴리 실리콘을 증착하고 패터닝하여 서로 격리되는 복수개의 폴리 클럭킹 라인(46)을 형성한다.
이때, 제4도(a)는 제3도의 C-C'선에 다른 구조단면도이기 때문에 상기 제2폴리 게이트(44)와 상기 V3클럭킹 라인(46)이 상기 콘택홀을 통하여 연결되지만 제3도에서와 같이, 상기 두쌍의 제1,2폴리 게이트(44) 즉 4개의 폴리 게이트를 하나의 단위로 하여 상기 V1클럭킹 라인(46)은 첫번째 제2폴리 게이트(44)와 연결되고 상기 V2클럭킹 라인(46)은 첫번째 제1폴리 게이트와 연결되며 또한 상기 V3클럭킹 라인(46)은 제4도(a)와 같이, 두번째 제2폴리 게이트(44)와 연결되고 상기 V4클럭킹 라인(46)은 두번째 제1폴리 게이트와 연결된다.
그리고 이온 주입 공정을 실시하여 VCCD(42) 영역 사이에 CST(45)에 의해 서로 격리되는 포토 다이오드(43) 영역을 형성한다.
이어, 전면에 산화막을 증착한 후에 VCCD(42) 영역상에만 금속 차광층(47)을 형성한다.
그리고 전면에 표면 안정화를 위한 나이트 라이드(Nitride)(48)층을 증착하고, 상기 나이트 라이드(48)층상에 후공정에서의 단차를 줄이기 위한 제1평탄층(49)을 형성한다.
이어, 상기 제1평탄층(49)상에 상기 각각의 포토 다이오드(43) 영역에 대응하여 특정 파장의 빛만을 투과시키는 칼라 필터층(50)을 형성한다.
그리고, 상기 칼라 필터층(50)상에 제2평탄층(51)을 형성하고, 상측에 마이크로 렌즈(52)를 형성한다.
상기와 같은 본 발명의 고체촬상소자는VCCD상의 게이트에 클럭신호를 인가하는 폴리 클럭킹 라인을 VCCD상에 형성하므로 수광영역의 면적을 크게 하여 소자의 감도(Sensitivity)를 향상시킨다.
또한, 마이크로 렌즈 및 칼라 필터층 형성시에 금속 차광층에서의 난반사로 인한 공정의 어려움을 해결하여 공정을 단순화 하고, 소자의 특성을 향상시키는 효과가 있다.
Claims (6)
- 제1도전형 반도체 기판과. 상기 제1도전형 반도체 기판에 형성된 제2도전형 웰과, 상기 제2도전형 웰 영역에 복수개 배열되는 광전변환 영역과, 상기 광전변환영역 사이에 일방향으로 복수개 배열되는 전하전송 영역과, 상기 광전변환 영역을 제외한 전하전송 영역의 상측에 서로 절연되고 일부분이 겹쳐서 전하전송 영역과 동일 방향으로 뱅열되는 복수개의 제1, 2폴리 게이트와, 상기 제1, 2폴리 게이트 상측에 서로 절연되어 서로 다른 클럭신호를 각각의 제1, 2폴리 게이트에 반복적으로 인가한 복수의 폴리 클럭킹 라인과, 상기 광전변환 영역을 제외한 전하전송영역 상측에 제1, 2폴리 게이트와 폴리 클럭킹 라인을 감싸고 형성되는 금속 차광층과, 상기 금속 차광층이 형성된 반도체 기판의 전면에 형성되는 표면 안정화를 위한 나이트 라이드층과, 상기 나이트 라이드층상에 형성되는 제1평탄층, 상기 제1평탄층상에 각각의 광전변환 영역에 대응하여 형성되어 특정 파장의 빛만을 선택적으로 투과시키는 칼라필터층과, 상기 칼라 필터층상에 형성되는 제2평탄층, 상기 제2평탄층상에 각각의 광전변환 영역에 대응하여 형성되어 빛을 집속하는 마이크로 렌즈를 포함하여 구성됨을 특징으로 하는 고체촬상소자의 구조.
- 제1항에 있어서, 각각의 광전변환 영역을 서로 격리시키기 위한 스톱층이 구성되는 것을 특징으로 하는 고체촬상소자의 구조.
- 제1항에 있어서, 제1, 2폴리 케이트 상측에는 폴리 클럭킹 라인과의 절연을 위한 절연막이 구성됨을 특징으로 하는 고체 촬상소자의 구조.
- 제1항 또는 제3항에 있어서, 폴리 클럭킹 라인은 하측의 절연막에 제1, 2폴리 게이트에 대응되어 형성되어진 콘택홀을 통하여 각각의 제1, 2폴리 게이트에 반복적으로 접속되는 것을 특징으로 하는 고체촬상소자의 구조.
- 제1항에 있어서, 폴리 클럭킹 라인은 분리 구성되는 4개의 라인에 각각 V01, V02, V03, V04의 클럭신호가 인가되는 것을 특징으로 하는 고체촬상소자의 구조.
- 제1도전형의 반도체 기판에 제2도전형 웰을 형성하는 공정과, 상기 제2도전형 웰 영역에 화소와 화소영역을 구분하기 위한 채널 스톱층을 형성하는 공정과, 상기 채널 스톱층에 수직한 일방향으로 베리드 이온주입으로 전하전송영역을 형성하는 공정과, 전면에 게이트 절연막을 형성하고,게이트 절연막상에 폴리 실리콘을 증착하고,전하 전송 영역의 특정 영역상에만 남도록 패터닝하여 제1폴리 게이트를 형성하는 공정과, 상기 제1폴리 게이트 상측에 층간 산화층을 형성하고, 폴리 실리콘을 증착하여 전하전송 영역의 제1폴리 게이트가 형성되지 않은 영역상에만 남도록 패터닝하여 제2폴리 게이트를 형성하는 공정과, 상기 제1, 2폴리 게이트상에 층간 산화층을 형성하고 제1, 2폴리 게이트에 대응하여 콘택홀을 형성한 후 폴리 실리콘을 증착하고 패너팅히여 서로 격리되는 복수개의 폴리 클럭킹 라인을 형성하는 공정과,이온주입 공정으로 전하전송 영역의 사이에 복수개의 광전변환 영역을 형성하고, 전면에 산화막을 증착한 후에 전하전송 영역상에만 금속 차광층을 형성하는 공정과, 전면에 표면 안정화를 위한 나이트 라이드를 증착하고 제1평탄층을 형성하는 공정과, 상기 제1평탄층상에 칼라 필터층, 제2평탄층, 마이크로 렌즈를 차례대로 형성하는 공정을 포함하여 구성됨을 특징으로 하는 고체 촬상소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048239A KR0186184B1 (ko) | 1995-12-11 | 1995-12-11 | 고체촬상소자의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048239A KR0186184B1 (ko) | 1995-12-11 | 1995-12-11 | 고체촬상소자의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054282A KR970054282A (ko) | 1997-07-31 |
| KR0186184B1 true KR0186184B1 (ko) | 1999-03-20 |
Family
ID=19438960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048239A KR0186184B1 (ko) | 1995-12-11 | 1995-12-11 | 고체촬상소자의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0186184B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720483B1 (ko) * | 2005-12-09 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 수직 칼라 필터 검출기단 및 그 제조방법 |
-
1995
- 1995-12-11 KR KR1019950048239A patent/KR0186184B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054282A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11843015B2 (en) | Image sensors | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100699863B1 (ko) | 크로스토크를 방지할 수 있는 ｃｍｏｓ 이미지 센서 및 그제조방법 | |
| CN100530671C (zh) | Cmos图像传感器及其制造方法 | |
| US9111829B2 (en) | Color-optimized image sensor | |
| US20090101949A1 (en) | Image sensor and method for manufacturing the same | |
| US20180190708A1 (en) | Image sensors | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| CN1992315B (zh) | Cmos图像传感器及其制造方法 | |
| KR100239412B1 (ko) | 고체 촬상 소자 및 그의 제조 방법 | |
| KR0186184B1 (ko) | 고체촬상소자의 구조 및 제조방법 | |
| US6236074B1 (en) | Solid state image sensor device and method of fabricating the same | |
| CN114156300A (zh) | 背照式图像传感器及其形成方法 | |
| KR0172849B1 (ko) | 고체촬상소자 및 그의 제조방법 | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| KR102642229B1 (ko) | 이미지 센서 | |
| KR100671140B1 (ko) | 고체 촬상 소자의 제조방법 | |
| US6383834B1 (en) | Charge coupled device | |
| KR100209757B1 (ko) | 고체촬상소자 제조방법 | |
| KR100262034B1 (ko) | 고체촬상소자의 제조방법 | |
| KR100327430B1 (ko) | 고체 촬상 소자의 제조방법 | |
| KR0172833B1 (ko) | 고체촬상소자 | |
| KR100192366B1 (ko) | 고체 촬상소자 | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 | |
| KR19990080799A (ko) | 고체촬상소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |