DE102005059786A1

DE102005059786A1 - Flüssigkristallanzeigevorrichtung

Info

Publication number: DE102005059786A1
Application number: DE102005059786A
Authority: DE
Inventors: Hun Jeoung; Young Hak Gumi Lee
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2005-06-03
Filing date: 2005-12-14
Publication date: 2006-12-07
Anticipated expiration: 2025-12-15
Also published as: KR101192769B1; DE102005059786B4; US20060274570A1; US8031155B2; KR20060126054A

Abstract

Es ist eine Flüssigkristallanzeigevorrichtung offenbart mit einer Anzeigeeinheit mit Matrix-Typ-Pixeln, die durch Gate- und Datenleitungen definiert sind, die einander kreuzen, einem Datentreiber zum Anlegen einer über Ausgabeleitungen an die Datenleitungen anzulegenden Datenspannung, wobei die Ausgabeleitungen weniger zahlreich sind als die Datenleitungen, einer Mehrzahl von Demultiplexern, wobei jeder eine Mehrzahl von Schaltvorrichtungen mit einem Gateanschluss, einem Sourceanschluss und einem Drainanschluss aufweist, wobei die Gateanschlüsse mit einer Mehrzahl von Steuersignalen versorgt werden, die Sourceanschlüsse gemeinsam mit der entsprechenden Ausgabeleitung gekoppelt sind, und die Drainanschlüsse jeweils einzeln an eine Seite der Datenleitungen gekoppelt sind, einer Datenleitungs-Prüfeinheit, die zum Anlegen einer Test-Datenspannung an die andere Seite der Datenleitungen aktiviert ist, wenn der Datentreiber inaktiv ist, einer Mehrzahl von Signal-Eingabeleitungen, die jeweils einzeln mit den Gateanschlüssen gekoppelt sind, einem Eingabeanschluss, der mit einem Abschaltsignal versorgt wird, das in die Signal-Eingabeleitungen einzugeben ist, zum Abschalten der Schaltvorrichtung und einer Schalteinheit, die den Eingabeanschluss gemäß einem externen Steuersignal elektrisch mit/von den Signal-Eingabeleitungen koppelt/entkoppelt.

Description

Die Anmeldung beansprucht den Vorteil der Koreanischen Patentanmeldung Nr. P2005-0047650, eingereicht am 3. Juni 2005, die hiermit durch Bezugnahme aufgenommen ist.
Die Erfindung betrifft eine Flüssigkristallanzeige und ein Ansteuerungsverfahren davon.

Im Allgemeinen zeigt eine Flüssigkristallanzeige (LCD)-Vorrichtung ein Bild entsprechend einem Videosignal (d.h. „Datenspannung") unter Verwendung einer Anzeigeeinheit mit einer Mehrzahl von Pixeln, die durch einander kreuzende Gate- und Datenleitungen definiert sind, an. Jedes Pixel der Anzeigeeinheit weist eine Flüssigkristallzelle auf, die die Lichtdurchlässigkeit gemäß einer entsprechenden Datenspannung einstellt. Ein Dünnschichttransistor (TFT) dient als Schaltvorrichtung zum Anlegen einer Datenspannung von einer Datenleitung an die Flüssigkristallzelle. Die LCD-Vorrichtung weist auch einen Gatetreiber zum Ansteuern der Gateleitungen und einen Datentreiber zum Ansteuern der Datenleitungen auf. In einem Flüssigkristallpaneel, wo der TFT aus Polysilizium mit einer hohen Mobilität elektrischer Ladungsträger gebildet ist, sind die Gate- und Datentreiber in dem Flüssigkristallpaneel aufgebaut. In solch einem Fall ist eine Demultiplexereinheit zwischen der Datentreibereinheit und der Anzeigeeinheit vorgesehen. Die Demultiplexereinheit koppelt eine Mehrzahl von Datenleitungen mit einer Ausgabeleitung des Datentreibers, wodurch eine benötigte Anzahl von Treiber-ICs (integrierten Schaltkreisen), die zum Konfigurieren des Datentreibers benötigt sind, reduziert ist.

Eine LCD-Vorrichtung, die mit einer Demultiplexereinheit gemäß einem Stand der Technik vorgesehen ist, ist mit Bezugnahme auf die angefügte Zeichnung wie folgt erklärt. 1 zeigt ein Blockdiagramm einer LCD-Vorrichtung gemäß einem Stand der Technik.

Wie in 1 gezeigt, weist eine herkömmliche LCD-Vorrichtung eine Anzeigeeinheit 111 auf, in der sich m Gateleitungen GL1 bis GLm und n Datenleitungen DL1 bis DLn senkrecht kreuzen, um (m × n) Pixel zu bilden, die matrixförmig angeordnet sind. Ein TFT ist an jeder Kreuzung der Gate- und Datenleitungen vorgesehen. Ein Gatetreiber 101 stellt eine Abtast-Pulsspannung SP an die Gateleitungen GL1 bis GLm bereit, und ein Datentreiber 102 stellt Datenspannungen VD1 bis VDk an die Datenleitungen DL1 bis DLn der Anzeigeeinheit 111 bereit. Eine Demultiplexereinheit 105 ist zwischen die Anzeigeeinheit 111 und den Datentreiber 102 gekoppelt, und ein Taktsteuergerät 106 steuert den Gatetreiber 101, den Datentreiber 102 und die Demultiplexereinheit 105.

Das Taktsteuergerät 106 erzeugt eine Mehrzahl von Steuersignalen zum Steuern der Ansteuerungstaktung der Gate- und Datentreiber 101 und 102 und richtet Pixeldaten, die an den Datentreiber 102 anzulegen sind, aus. Ferner erzeugt das Taktsteuergerät 106 eine Mehrzahl von Steuersignalen zum Steuern der Demultiplexereinheit 105.

Der Datentreiber 102 weist eine Anzahl von Ausgabeleitungen OL1 bis OLk auf, die an die Ausgabepins (nicht gezeigt) des Datentreibers 102 gekoppelt sind. Die Anzahl der Ausgabepins (k) ist gleich der Anzahl der Ausgabeleitungen OL1 bis OLk. Jedoch ist die Anzahl der Ausgabeleitungen OL1 bis OLk, die zwischen den Datentreiber 102 und die Demultiplexereinheit 105 gekoppelt sind, kleiner als eine Anzahl von Datenleitungen DL1 bis DLn. Die Demultiplexereinheit 105 ist wie folgt im Detail erklärt.

2 zeigt ein detailliertes schematisches Diagramm der Demultiplexereinheit 105 gezeigten 1. 3 zeigt ein Diagramm von Ansteuerungs-Wellenformen eines ersten Demultiplexers DEMUX1, der in 2 gezeigt ist, während einer zufälligen Horizontal-Synchronisationsintervalls.

Wie in 2 gezeigt, weist die Demultiplexereinheit 105 k Demultiplexer DEMUX1 bis DEMUX k auf, die zwischen die Datentreibereinheit 102 und n Datenleitungen DL1 bis DLn der Anzeigeeinheit 111 gekoppelt sind. Jeder der Demultiplexer DEMUX1 bis DEMUXk weist erste bis dritte Schaltvorrichtungen SW1 bis SW3 auf, die parallel zu einer Ausgabeleitung OLk und zu jeweils drei der Datenleitungen DL1 bis DLn gekoppelt sind. Die ersten bis dritten Schaltvorrichtungen SW1 bis SW3 werden zu unterschiedlichen Zeitpunkten in einer Horizontalperiode durch erste bis dritte Steuersignale C1 bis C3 eingeschaltet, die jeweils von dem Taktsteuergerät 106 angelegt werden. Der Gatetreiber 101 legt während eines Frames nacheinander eine Abtastpulsspannung SP an m Gateleitungen GL1 bis GLm an. Wie in 3 gezeigt, wird eine Gate-Hoch-Spannung VGH, die eine Logik-Hoch-Spannung der Abtastpulsspannung SP ist, zum Ansteuern einer entsprechenden Gateleitung während einer Horizontal-Synchronisationsperiode aufrechterhalten. In diesem Fall ist die Gate-Hoch-Spannung VGH auf einen Spannungspegel eingestellt, der größer ist als eine Schwellenspannung des TFT. Im Gegensatz dazu ist eine Gate-Niedrig-Spannung VGL eine Logik-Niedrig-Spannung der Abtastpulsspannung SP, die als Aus-Spannung des TFT eingestellt ist.

Während einer Horizontal-Synchronisationsperiode Hi zum Ansteuern einer ausgewählten Gateleitung legt der Datentreiber 102 nacheinander k Datenspannungen VD1 bis VDk an k Ausgabeleitungen OL1 bis OLk an, die jeweils mit den k Demultiplexern DEMUX1 bis DEMUXk gekoppelt sind. Die k Datenspannungen VD1 bis VDk, die an die k Demultiplexer DEMUX1 bis DEMUXk angelegt sind, werden mit den ersten bis dritten Steuersignalen C1 bis C3 des Taktsteuergeräts 106 synchronisiert, um drei Datenspannungen von jeder der k Datenspannungen VD1 bis VDk an die jeweils drei Datenleitungen anzulegen, die mit jedem der Demultiplexer DEMUX1 bis DEMUXk gekoppelt sind, so dass Datensignale an die n Datenleitungen DL1 bis DLn angelegt sind.

Insbesondere ist in jedem der k Demultiplexer DEMUX1 bis DEMUXk eine Gateelektrode der ersten Schaltvorrichtung SW1 mit einer Signal-Eingabeleitung IL des ersten Steuersignals C1 gekoppelt. Ähnlich ist eine Gateelektrode der zweiten Schaltvorrichtung SW2 mit einer Signal-Eingabeleitung IL des zweiten Steuersignals C2 gekoppelt und eine Gateelektrode der dritten Schaltvorrichtung SW3 ist mit einer Signal-Eingabeleitung IL des dritten Steuersignals C3 gekoppelt. Folglich werden die ersten bis dritten Schaltvorrichtungen SW1 bis SW3 von jedem der Demultiplexer DEMUX1 bis DEMUXk nacheinander von der ersten Schaltvorrichtung SW1, der zweiten Schaltvorrichtung SW2 und der dritten Schaltvorrichtung SW3 angesteuert, wenn die ersten bis dritten Steuersignale C1 bis C3, wie in 3 gezeigt, nacheinander in einer Horizontal-Synchronisationsperiode Hi in einen Hoch-Zustand verschoben werden. Der Datentreiber 102 gibt die entsprechenden Datenspannungen VD1 bis VDk nacheinander aus, um der Ansteuerungssequenz der ersten bis dritten Schaltvorrichtungen SW1 bis SW3 zu entsprechen. Als ein Ergebnis legt der erste Demultiplexer DEMLTX1, wie in 3 gezeigt, nacheinander die Datenspannung für R (rot) über die erste Schaltvorrichtung SW1 an die erste Datenleitung DL1 an, die Datenspannung für G (grün) über die zweite Schaltvorrichtung SW2 an die zweite Datenleitung DL2 an, und die Datenspannung für B (blau) über die dritte Schaltvorrichtung SW3 an die dritte Datenleitung DL3 an.

In der herkömmlichen LCD-Vorrichtung sind die Anzeigeeinheit 111, der Gatetreiber 101, der Datentreiber 102 und jeder Demultiplexer DEMUX1 bis DEMUXk zum Ansteuern der Anzeigeeinheit 111 in ein LCD-Paneel 100 eingebaut. Insbesondere ist der Datentreiber 102 eines Chip-Typs auf das LCD-Paneel 100 (z.B. Chip-auf-Glas (COG, chip on glass) montiert. Das Taktsteuergerät 106 ist extern von dem LCD-Paneel 100 vorgesehen.

Zum Prüfen, ob das Bild gemäß der Datenspannungen VD1 bis VDk korrekt auf jedem der Pixel angezeigt wird, weist die herkömmliche Flüssigkristallanzeigevorrichtung ferner eine Gateleitungs-Prüfeinheit zum Prüfen eines Vorhandenseins oder einer Abwesenheit von Fehlern auf den Gateleitungen GL1 bis GLm und eine Datenleitungs-Prüfeinheit zum Prüfen eines Vorhandenseins oder einer Abwesenheit von Fehler auf den Datenleitungen DL1 bis DLn auf. Eine Flüssigkristallanzeigevorrichtung mit einer Gateleitungs-Prüfeinheit und eine Datenleitungs-Prüfeinheit gemäß dem Stand der Technik sind im folgenden im Detail erklärt.

4 zeigt ein Blockdiagramm einer LCD-Vorrichtung mit einer Gateleitungs-Prüfeinheit und einer Datenleitungs-Prüfeinheit gemäß dem Stand der Technik. Wie in 4 gezeigt, weist eine LCD-Vorrichtung gemäß dem Stand der Technik eine Anzeigeeinheit 111 auf, auf der sich m Gateleitungen GL1 bis glm und n Datenleitungen dl1 bis dln senkrecht kreuzen, um (m × n) Pixel zu bilden, die matrixförmig angeordnet sind. Ein TFT ist an jeder Kreuzung der Gate- und Datenleitungen vorgesehen. Ein Gatetreiber 101 stellt eine Abtastpulsspannung SP an die Gateleitungen gl1 bis glm bereit, und ein Datentreiber (nicht gezeigt) stellt Datenspannungen VD1 bis VDk an die Datenleitungen DL1 bis DLn der Anzeigeeinheit 111 bereit. Eine Mehrzahl von Demultiplexern DEMUX1 bis DEMUXk ist zwischen die Anzeigeeinheit 111 und die Datentreiber (nicht gezeigt) gekoppelt. Ein Taktsteuergerät (nicht gezeigt) steuert den Gatetreiber 101, den Datentreiber (nicht gezeigt) und die Demultiplexer DEMUX1 bis DEMUXk. Eine Gateleitungs-Prüfeinheit 403 prüft die Gateleitungen gl1 bis glm auf Gegenwart oder Abwesenheit von Fehler, indem eine Test-Abtastpulsspannung VT an die Gateleitungen Gl1 bis glm der Anzeigeeinheit 111 angelegt wird. Eine Datenleitungs-Prüfeinheit 404 prüft die Datenleitungen DL1 bis DLn auf Gegenwart oder Abwesenheit von Fehlern, indem Test-Datenspannungen VTR (rot), VTG (Grün) und VTB (Blau) an die Datenleitungen DL1 bis DLn der Anzeigeeinheit 111 angelegt werden. Insbesondere weist jeder der Demultiplexer DEMUX1 bis DEMUXk die gleiche Konfiguration auf, wie der in 2 gezeigte Demultiplexer.

Die Gateleitungs-Prüfeinheit 403 ist an ein Ende von jeder der Gateleitungen GL1 bis glm gekoppelt, und der Gatetreiber 101 ist an das andere Ende von jeder der Gateleitungen GL1 bis GLm gekoppelt. In ähnlicher Weise ist die Datenleitungs-Prüfeinheit 404 an ein Ende von jeder der Datenleitungen DL1 bis DLn gekoppelt, und der Datentreiber 102 ist DLn über die Demultiplexer DEMUX1 bis DEMUXk jeweils an das andere Ende von jeder der Datenleitungen DL1 bis DLn gekoppelt.

Die Gateleitungs-Prüfeinheit 403 weist m vierte Schaltvorrichtungen SW4 auf, die in Antwort auf ein viertes Steuersignal C4 die Test-Abtastpulsspannung VT an die m Gateleitungen Gl1 bis GLm anlegen. Eine der vierten Schaltvorrichtungen SW4 ist nämlich an eine Gateleitung gekoppelt. Insbesondere sind Gateanschlüsse der vierten Schaltvorrichtungen SW4 parallel gekoppelt, um gemeinsam mit dem vierten Steuersignal C4 versorgt zu werden. Drainanschlüsse sind jeweils einzeln mit den Gateleitungen GL1 bis GLm gekoppelt und Sourceanschlüsse sind parallel gekoppelt, um gemeinsam mit der Test-Abtastpulsspannung VT versorgt zu werden.

Die Datenleitungs-Prüfeinheit 404 weist n fünfte Schaltvorrichtungen SW5 auf, die die Test-Datenspannungen VTR, VTG und VTB an die Datenleitungen DL1 bis DLn in Antwort auf ein fünftes Steuersignal C5 anlegen. Insbesondere sind Gateanschlüsse der fünften Schaltvorrichtungen SW5 parallel zueinander gekoppelt, um gemeinsam mit der fünften Steuersignal C5 versorgt zu werden. Drainanschlüsse sind jeweils an die Datenleitungen DL1 bis DLn gekoppelt und Sourceanschlüsse sind mit einer der Test-Datenspannungen VTR, VTG und VTB versorgt.

Wie vorher beschrieben, sind die Gate- und Datenleitungs-Prüfeinheiten 403 bzw. 404 zum Prüfen vorgesehen, ob die Gate- und Datenleitungen GL1 bis GLm bzw. DL1 bis DLn im richtigen Betriebszustand sind. Wenn die Gate- und Datenleitungs-Prüfeinheiten 403 bzw. 404 aktiviert sind, sind die Gate- und Datentreiber 101 bzw. 102 deaktiviert. Insbesondere sind die Gate- und Datenleitungs-Prüfeinheiten 403 bzw. 404 zum zeitweisen Betrieb der Gate- und Datenleitungen GL1 bis GLm bzw. DL1 bis DLn eingerichtet, bevor die LCD-Vorrichtung von den Gate- und Datentreibern 101 bzw. 102 für den Normalbetrieb aktiviert wird. Folglich sind die Gate- und Datentreiber 101 bzw. 102 außer Betrieb, während die Gate- und Datenleitungs-Prüfeinheiten 403 bzw. 404 in Betrieb sind. Im Gegensatz dazu sind während des normalen Betriebs die Gate- und Datenleitungs-Prüfeinheiten 403 bzw. 404 außer Betrieb, während die Gate- und Datentreiber 101 bzw. 102 und das Taktsteuergerät (nicht gezeigt) aktiviert sind.

Die Anzeigeeinheit 111, der Gatetreiber 101, der Datentreiber (nicht gezeigt), die Gateleitungs-Prüfeinheit 403, die Datenleitungs-Prüfeinheit 404 und die Demultiplexer DEMUX1 bis DEMUXk sind in das LCD-Paneel (nicht gezeigt) eingebaut. Ähnlich der obigen Beschreibung mit Bezug zu FIGs. 1 und 3, ist der Datentreiber auf das LCD-Paneel in der Form eines Chips montiert. Das Taktsteuergerät ist extern zu dem LCD-Paneel vorgesehen.

Im Stand der Technik wird der Prüfprozess der Gate- und Datenleitungen GL1 bis GLm bzw. DL1 bis DLn vor dem Laden des Datentreiber 102 und des Taktsteuergeräts 102 ausgeführt. Folglich sind die Gate- und Datentreiber 101 bzw. 102 im Prüfprozess außer Betrieb. Zuerst werden die vierten Schaltvorrichtungen SW4 der Gateleitungs-Prüfeinheit 403 eingeschaltet, indem das vierte Steuersignal C4 an die Gateleitungs-Prüfeinheit 403 angelegt wird. Wenn die vierten Schaltvorrichtungen SW4 eingeschaltet sind, gibt jede der vierten Schaltvorrichtungen SW4 die Test-Abtastpulsspannungen VT an die jeweiligen Gateleitungen GL1 bis GLm aus. Folglich werden alle TFTs, die mit den Gateleitungen GL1 bis GLm gekoppelt sind, aktiviert.

Nachfolgend werden die fünften Schaltvorrichtungen SW5 der Datenleitungs-Prüfeinheit 404 eingeschaltet, indem das fünfte Steuersignal C5 an die Datenleitungs-Prüfeinheit 404 angelegt wird. Wenn die fünften Schaltvorrichtungen SW5 eingeschaltet sind, gibt jeder der fünften Schaltvorrichtungen SW5 eine der Test-Datenspannungen VTR, VTG und VTB an die Datenleitungen DL1 bis DLn aus. Insbesondere werden R-Test-Datenspannungen VTR an jede dritte Datenleitung angelegt, beginnend mit der ersten Datenleitung DL1, d.h. der ersten Datenleitung DL1, der vierten Datenleitung DL4 bis zur (n-2)ten Datenleitung DLn-2. In ähnlicher Weist werden die G-Test-Datenspannungen VTG an jede dritte Datenleitung angelegt, beginnend mit der zweiten Datenleitung DL2, d.h. der zweiten Datenleitung DL2, der fünften Datenleitung DL5 bis zur (n-1)ten Datenleitung DLn-1. In ähnlicher Weise werden die B-Test-Datenspannungen VTB an jede dritte Datenleitung angelegt, beginnend mit der dritten Datenleitung DL3, d.h. der dritten Datenleitung DL3, der sechsten Datenleitung DL6 bis zur n-ten Datenleitung DLn. Die Test-Datenspannungen VTR, VTG und VTB, die an die Datenleitungen DL1 bis DLn angelegt werden, werden über die TFTs, die von der Gateleitungs-Prüfeinheit 403 eingeschaltet werden, an die Flüssigkristallzellen der Pixel angelegt.

Auf diese Weise können alle Pixel zum Anzeigen verschiedener Bilder gemäß der Test-Datenspannungen VTR, VTG und VTB getestet werden. Indem das so gemacht wird, kann der Erfolg/Misserfolg der Gate- und Datenleitungen GL1 bis GLm bzw. DL1 bis DLn, d.h. die richtige Kopplung/Trennung bestätigt werden, indem die Abnormität des auf der Anzeigeeinheit 111 angezeigten Bilds geprüft wird. Zum Beispiel zeigt die Abwesenheit von Bildern horizontal entlang einer bestimmten Gateleitung an, dass die Pixel, die an diese Gateleitung gekoppelt sind, nicht arbeiten. In ähnlicher Weise zeigt die Abwesenheit von Bildern vertikal entlang einer bestimmten Datenleitung an, dass die Pixel, die mit dieser Datenleitung gekoppelt sind, nicht arbeiten. Ferner zeigt ein Zustand, dass ein bestimmtes Pixel ein Bild nicht anzeigt, an, dass der TFT, der mit diesem bestimmten Pixel gekoppelt ist, fehlerhaft funktioniert.

Beim Durchführen des oben erklärten Testprozesses muss verhindert werden, dass die ersten bis dritten Schaltvorrichtungen SW1 bis SW3, die mit jedem der Demultiplexer DEMUX1 bis DEMUXk gekoppelt sind, aktiv werden. Falls die ersten bis dritten Schaltvorrichtungen SW1 bis SW3 eingeschaltet sind, erzeugen die aktiven Schalter SW1 bis SW3 einen Strompfad zwischen den Datenleitungen, die damit gekoppelt sind, wodurch die Datenleitungen DL1 bis DLn kurzgeschlossen werden. In solch einem Fall werden die R-, G- und B-Test-Datenspannungen VTR, VTG bzw. VTB, die über die Datenleitungs-Prüfeinheit 404 an die Datenleitungen DL1 bis DLn angelegt werden, vermischt, wodurch ein richtiges Testen der Pixel verhindert wird.

Zum Verhindern, das die ersten bis dritten Schaltvorrichtungen SW1 bis SW3 während des Testprozesses in einem der Demultiplexer DEMUX1 bis DEMUXk aktiv werden, wird ein Abschaltsignal (cutoff signal) VOFF an jede der Signal-Eingabeleitungen IL angelegt, die mit den Gateanschlüssen der ersten bis dritten Schaltvorrichtungen SW1 bis SW3 gekoppelt sind, um ihren Aus-Zustand aufrechtzuerhalten. Das Abschaltsignal wird von einem Bediener von einer externen Quelle über Eingabeanschlüsse 411 angelegt. Der Eingabeanschluss 411 ist mit einem Ende jeder Signal-Eingabeleitung IL gekoppelt. Da ein Eingabeanschluss mit einer Eingabeleitung IL gekoppelt ist, werden viele Eingabeanschlüsse 411 zum Erfüllen einer großen Anzeigevorrichtung mit höherer Auflösung benötigt.

Wenn die Anzeigeeinheit größer wird, um eine höhere Auflösung zu erreichen, steigt die Anzahl der Datenleitungen DL1 bis DLn entsprechend an. In anderen Worten, wenn die Anzahl der Datenleitungen DL1 bis DLn ansteigt, steigt die Anzahl der Schaltvorrichtungen in den Demultiplexern DEMUX1 bis DEMUXk an. Wenn die Anzahl der Schaltvorrichtungen ansteigt, steigt die entsprechende Anzahl der Eingabeanschlüsse 411 genauso an. Da die Eingabeanschlüsse 411 auf dem LCD-Paneel 100 gebildet sind, steigt ein Bereich zum Aufnehmen der Eingabeanschlüsse 411 in der Größe zum Aufnehmen der angestiegenen Anzahl von Eingabeanschlüssen 411 an. Folglich widerspricht die ansteigende Anzahl der Eingabeanschlüsse 411 dem Bemühen zum Reduzieren der Größe des LCD-Paneels. Ferner tragen zusätzliche Eingabeanschlüsse (nicht gezeigt in der Zeichnung), die zum Eingeben dieser Signale und Spannungen benötigt sind, zu dem Größenreduktionsproblem bei, da das vierte Steuersignal C4, die Test-Abtastpulsspannung VT, das fünfte Steuersignal C5 und die Test-Datenspannungen VTR, VTG und VTB alle von einer externen Quelle angelegt werden.

Folglich ist die Erfindung auf eine Flüssigkristallanzeigevorrichtung und ein Ansteuerungsverfahren davon gerichtet, die eine oder mehrere Probleme aufgrund von Beschränkungen und Nachteilen des Standes der Technik im Wesentlichen überkommen.

Ein Ziel der Erfindung ist es, eine LCD-Vorrichtung mit einer reduzierten Anzahl von Eingabeanschlüssen bereitzustellen.

Ein weiteres Ziel der Erfindung ist es, eine LCD-Vorrichtung mit einer reduzierten Paneelgröße bereitzustellen.

Zum Erreichen dieser und anderer Vorteile und in Übereinstimmung mit dem Zweck der Erfindung, wie ausgeführt und breit beschrieben, weist eine Flüssigkristallanzeigevorrichtung eine Anzeigeeinheit mit Matrix-Typ-Pixeln, die durch Gate- und Datenleitungen definiert sind, die einander kreuzen, einen Datentreiber zum Anlegen einer über Ausgabeleitungen an die Datenleitungen anzulegenden Datenspannung, wobei die Ausgabeleitungen weniger sind als die Datenleitungen, eine Mehrzahl von Demultiplexern, wobei jeder eine Mehrzahl von Schaltvorrichtungen mit einem Gateanschluss, einem Sourceanschluss und einem Drainanschluss aufweist, wobei die Gateanschlüsse mit einer Mehrzahl von Steuersignalen versorgt werden, die Sourceanschlüsse gemeinsam mit der entsprechenden Ausgabeleitung gekoppelt sind, und die Drainanschlüsse jeweils einzeln an eine Seite der Datenleitungen gekoppelt sind, eine Datenleitungs-Prüfeinheit, die zum Anlegen einer Test-Datenspannung an die andere Seite der Datenleitungen aktiviert ist, wenn der Datentreiber inaktiv ist, eine Mehrzahl von Signal-Eingabeleitungen, die jeweils einzeln mit den Gateanschlüssen gekoppelt sind, einen Eingabeanschluss, der mit einem Abschaltsignal versorgt wird, das in die Signal-Eingabeleitungen einzugeben ist, zum Abschalten der Schaltvorrichtung, und eine Schalteinheit, die den Eingabeanschluss gemäß einem externen Steuersignal elektrisch mit/von den Signal-Eingabeleitungen koppelt/entkoppelt, auf.

Gemäß einem anderen Aspekt weist eine Flüssigkristallanzeigevorrichtung eine Anzeigeeinheit mit Matrix-Typ-Pixeln, die durch Gate- und Datenleitungen definiert sind, die einander kreuzen, einen Datentreiber zum Anlegen von Datenspannung an Ausgabeleitungen während eines Normalbetriebs, eine Mehrzahl von Demultiplexern zum Empfangen der Datenspannungen von dem Datentreiber über die Ausgabeleitungen und zum Anlegen der Datenspannungen an die Datenleitungen, wobei jeder der Demultiplexer eine Mehrzahl von Schaltvorrichtungen mit einem Gateanschluss, einem Sourceanschluss und einem Drainanschluss aufweist, wobei die Sourceanschlüsse von jedem Demultiplexer gemeinsam mit der Ausgabeleitung gekoppelt sind, die dem Demultiplexer entsprechen und die Drainanschlüsse einzeln mit entsprechenden der Datenleitungen gekoppelt sind, eine Mehrzahl von Signal-Eingabeleitungen, die einzeln mit den Gateanschlüssen der Schaltvorrichtungen gekoppelt sind, einen Eingabeanschluss, der mit einem Abschaltsignal versorgt ist, zum Abschalten der Schaltvorrichtungen, und einer Schalteinheit zum elektrischen Koppeln des Eingabeanschlusses an die Signal-Eingabeleitungen während eines Testbetriebs und zum elektrischen Entkoppeln des Eingabeanschlusses von den Signal-Eingabeleitungen während des Normalbetriebs.

Es ist zu verstehen, dass sowohl die vorangegangene allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erklärend sind, und beabsichtigen, eine weitere Erklärung der Erfindung wie beansprucht bereitzustellen.

Die begleitende Zeichnung, die eingeschlossen ist, um ein weiteres Verständnis der Erfindung zu schaffen und in dieser Beschreibung enthalten ist und einen Teil davon bildet, stellt Ausführungsbeispiele der Erfindung dar und dient zusammen mit der Beschreibung zum Erklären der Prinzipien der Erfindung. In der Zeichnung ist
1 ein Blockdiagramm einer Flüssigkristallanzeige (LCD)-Vorrichtung gemäß dem Stand der Technik;
2 ein detailliertes Schaltdiagramm einer Demultiplexereinheit, die in 1 gezeigt ist;
3 ein Diagramm von Ansteuerungs-Wellenformen eines ersten Demultiplexers, der in 2 gezeigt ist, während eines zufälligen Horizontal-Synchronisationsintervalls;
4 ein Blockdiagramm einer LCD-Vorrichtung mit einer Gateleitungs-Prüfeinheit und einer Datenleitungs-Prüfeinheit gemäß dem Stand der Technik;
5 ein Diagramm einer LCD-Vorrichtung gemäß einer beispielhaften Ausführungsform der Erfindung; und
6 ein detailliertes Schaltdiagramm einer beispielhaften Schalteinheit aus 5.
Bezug wird jetzt auf bevorzugte Ausführungsbeispiele der Erfindung im Detail genommen, wovon Beispiele in der begleitenden Zeichnung dargestellt sind. Wo immer möglich, wird die gleiche Bezugszahl in allen Figuren verwendet, um die gleichen oder ähnliche Teile zu bezeichnen.
5 zeigt ein Diagramm einer LCD-Vorrichtung gemäß einer beispielhaften Ausführungsform der Erfindung. 6 zeigt ein detailliertes Schaltdiagramm einer beispielhaften Schalteinheit aus 5. Wie in 5 gezeigt, weist eine LCD-Vorrichtung gemäß einer beispielhaften Ausführungsform der Erfindung eine Anzeigeeinheit 555 auf, auf der (m × n) Pixel durch m Gateleitungen GL1 bis GLm und n Datenleitungen DL1 bis DLn, die sich senkrecht kreuzen, matrixförmig angeordnet sind, und einen TFT, der an jeder Kreuzung der Gate- und Datenleitungen vorgesehen ist. Ein Gatetreiber 501 legt eine Abtastpulsspannung SP an die Gateleitungen GL1 bis GLm an und ein Datentreiber (nicht gezeigt) legt Datenspannungen VD1 bis VDk über Ausgabeleitungen OL1 bis OLk an eine Mehrzahl von Demultiplexern DEMUX1 bis DEMUXk an. Jeder der Mehrzahl von Demultiplexern DEMUX1 bis DEMUXk weist erste bis dritte Schaltvorrichtung SW1 bis SW3 auf, um sequenziell die empfangenen Datenspannungen VD1 bis VDk von den Ausgabeleitungen OL1 bis OLk jeweils an die Datenleitungen DL1 bis DLn anzulegen, wo die Anzahl der Ausgabeleitungen OL1 bis OLk kleiner ist als die Anzahl der Datenleitungen DL1 bis DLn. Ein Taktsteuergerät (nicht gezeigt) steuert den Gatetreiber 501, den Datentreiber (nicht gezeigt) und die Demultiplexer DEMUX1 bis DEMUXk.
Die LCD-Vorrichtung gemäß einer beispielhaften Ausführungsform der Erfindung weist auch eine Gateleitungs-Prüfeinheit 503 zum Anlegen einer Test-Abtastpulsspannung VT an die Gateleitungen GL1 bis GLm auf, und eine Datenleitungs-Prüfeinheit 504 zum Anlegen von Test-Datenspannungen VTR, VTG und VTB an die Datenleitungen DL1 bis DLn. Eine Mehrzahl von Signal-Eingabeleitungen IL, die ein Abschaltsignal (cutoff signal) VOFF anlegen zum Abschalten der ersten bis dritten Schaltvorrichtungen SW1 bis SW3 in jedem der Demultiplexer DEMUX1 bis DEMUXk, ist an einen Eingabeanschluss 511 gekoppelt, der das Abschaltsignal VOFF, das an die Signal-Eingabeleitungen IL über eine Schalteinheit 570 anzulegen ist, empfängt. Die Schalteinheit 570 koppelt/entkoppelt den Eingabeanschluss 511 an/von den Signal-Eingabeleitungen IL gemäß einem externen sechsten Steuersignal C6.
Die Gateleitungs-Prüfeinheit 503 ist an ein Ende der Gateleitungen Gl1 bis GLm gekoppelt, und der Gatetreiber 501 ist an das andere Ende der Gateleitungen GL1 bis GLm gekoppelt. Während eines Testprozesses, legt die Gateleitungs-Prüfeinheit 503 eine Test-Abtastpulsspannung VT an die Gateleitungen GL1 bis GLm an zum Ansteuern der Gateleitungen GL1 bis GLm. Während eines Normalbetriebs legt der Gatetreiber 501 sequenziell die Test-Pulsspannung SP an die Gateleitungen GL1 bis GLm an zum sequenziellen Ansteuern der Gateleitungen GL1 bis GLm.
Die Datenleitungs-Prüfeinheit 504 ist an ein Ende der Datenleitungen DL1 bis DLn gekoppelt, und der Datentreiber (nicht gezeigt) ist über die jeweiligen Demultiplexer DEMUX1 bis DEMUXk an das andere Ende der Datenleitungen DL1 bis DLn gekoppelt. Wahrend eines Testprozesses legt die Datenleitungs-Prüfeinheit 504 eine der ausgewählten Test-Datenspannungen VTR, VTG bzw. VTB an die entsprechenden Datenleitungen DL1 bis DLn an zum Ansteuern der jeweiligen Datenleitungen DL1 bis DLn. Während des Normalbetriebs, legt der Datentreiber (nicht gezeigt) die Datenspannungen VD1 bis VDk an die Datenleitungen DL1 bis DLn an, zum Ansteuern der jeweiligen Datenleitungen DL1 bis DLn.
Wie oben erklärt, ist die Anzahl der Ausgabeleitungen OL1 bis OLk, die jeweils die Datentreiber (nicht gezeigt) an die Demultiplexer DEMUX1 bis DEMUXk koppeln, kleiner als die der Datenleitungen DL1 bis DLn. Die Ausgabeleitungen OL1 bis OLk sind mit Ausgabepins (nicht gezeigt) des Datentreibers (nicht gezeigt) gekoppelt. Die Anzahl (k) der Ausgabepins ist gleich der (k) der Ausgabeleitungen OL1 bis OLk.
Jeder der Demultiplexer DEMUX1 bis DEMUXk weist erste bis dritte Schaltvorrichtungen SW1 bis SW3 auf, die parallel mit einer Ausgabeleitung OLk und jeweils drei der Datenleitungen DL1 bis DLn gekoppelt sind. Die ersten bis dritten Schaltvorrichtungen SW1 bis SW3 werden von ersten bis dritten Steuersignalen C1 bis C3, die jeweils von dem Taktsteuergerät (nicht gezeigt) angelegt werden, zu verschiedenen Zeitpunkten in einer Horizontalperiode eingeschaltet. Der Gatetreiber 501 legt sequenziell eine Abtastpulsspannung SP an m Gateleitungen GL1 bis GLm für einen Frame an. Wie in 3 gezeigt, wird eine Gate-Hoch-Spannung VGH, die eine Logik-Hoch-Spannung der Abtastpulsspannung ist, zum Ansteuern einer entsprechenden Gateleitung während einer Horizontal-Synchronisationsperiode aufrechterhalten. In diesem Fall ist die Gate-Hoch-Spannung VGH auf einen Spannungspegel eingestellt, der größer ist als eine Schwellenspannung des TFT. Im Gegensatz dazu ist eine Gate-Niedrig-Spannung VGL eine Logik-Niedrig-Spannung der Abtastpulsspannung SP, die als eine Aus-Spannung des TFT eingestellt ist.
Während einer Horizontal-Synchronisationsperiode Hi zum Ansteuern einer ausgewählten Gateleitung, legt der Datentreiber (nicht gezeigt) sequenziell k Datenspannungen VD1 bis VDk an k Ausgabeleitungen OL1 bis OLk an, die jeweils mit den k Demultiplexern DEMUX1 bis DEMUXk gekoppelt sind. Die k Datenspannungen VD1 bis VDk, die an die k Demultiplexer DEMUX1 bis DEMUXk angelegt sind, sind mit den ersten bis dritten Steuersignalen C1 bis C3 des Taktsteuergeräts 106 synchronisiert zum Anlegen von drei Datenspannungen von jeder der k Datenspannungen VD1 bis VDk an die drei Datenleitungen, die mit jedem der Demultiplexer DEMUX1 bis DEMUXk gekoppelt sind, zum Anlegen von Datensignalen an die n Datenleitungen DL1 bis DLn.
Insbesondere ist in jeder der k Demultiplexer DEMUX1 bis DEMUXk eine Gateelektrode der ersten Schaltvorrichtung SW1 mit einer Signal-Eingabeleitung IL des ersten Steuersignals C1 gekoppelt. In ähnlicher Weise ist eine Gateelektrode der zweiten Schaltvorrichtung SW2 mit einer Signal-Eingabeleitung IL des zweiten Steuersignals C2 gekoppelt, und eine Gateelektrode der dritten Schaltvorrichtung SW3 ist mit einer Signal-Eingabeleitung IL des dritten Steuersignals C3 gekoppelt. Folglich werden die ersten bis dritten Schaltvorrichtungen SW1 bis SW3 von jedem der Demultiplexer DEMUX1 bis DEMUXk nacheinander von der ersten Schaltvorrichtung SW1 bis zur dritten Schaltvorrichtung SW3 angesteuert, wenn die ersten bis dritten Steuersignale C1 bis C3, wie in 3 gezeigt, sequenziell in einer Horizontal-Synchronisationsperiode Hi in einen Hoch-Zustand verschoben werden. Der Datentreiber (nicht gezeigt) gibt sequenziell die entsprechenden Datenspannungen VD1 bis VDk aus, um der Ansteuerungssequenz der ersten bis dritten Schaltvorrichtungen SW1 bis SW3 zu entsprechen. Im Ergebnis legt der erste Demultiplexer DEMUX1, wie in 3 gezeigt, sequenziell die Datenspannungen für R (rot) über die erste Schaltvorrichtung SW1 an die erste Datenleitung DL1 an, die Datenspannung für G (grün) über die zweite Schaltvorrichtung SW2 an die zweite Datenleitung DL2 an, und die Datenspannung für B (blau) über die dritte Schaltvorrichtung SW3 an die dritte Datenleitung DL3 an.
Die Gateleitungs-Prüfeinheit 503 weist m vierte Schaltvorrichtungen SW3 auf, die in Antwort auf ein viertes Steuersignal C4 die Test-Abtastpulsspannung VT an die m Gateleitungen GL1 bis GLm anlegen. Eine der vierten Schaltvorrichtungen SW4 ist nämlich an eine Gateleitung gekoppelt. Insbesondere sind Gateanschlüsse der vierten Schaltvorrichtungen SW4 parallel gekoppelt, um gemeinsam mit dem vierten Steuersignal C4 versorgt zu werden. Drainanschlüsse sind einzeln jeweils mit den Gateleitungen GL1 bis GLm gekoppelt und Sourceanschlüsse sind parallel gekoppelt, um gemeinsam mit der Test-Abtastpulsspannung VT versorgt zu werden.
Die Datenleitungs-Prüfeinheit 504 weist n fünfte Schaltvorrichtungen SW5 auf, die in Antwort auf ein fünftes Steuersignal C5 die Test-Datenspannungen VTR, VTG und VTB an die Datenleitungen DL1 bis DLn anlegen. Insbesondere sind Gateanschlüsse der fünften Schaltvorrichtungen SW5 parallel gekoppelt, um gemeinsam mit dem fünften Steuersignal C5 versorgt zu werden. Drainanschlüsse sind einzeln mit den jeweiligen Datenleitungen DL1 bis DLn gekoppelt, und Sourceanschlüsse sind mit einer der Test-Datenspannungen VTR, VTG und VTB versorgt.
Die Schalteinheit 570, wie im Detail in 6 gezeigt, weist eine Mehrzahl von sechsten Schaltvorrichtungen SW6 auf. Die Anzahl der sechsten Schaltvorrichtungen SW6 ist gleich der der Signal-Eingabeleitungen IL. Jede Gateelektrode der sechsten Schaltvorrichtungen SW6 ist gemeinsam mit einem sechsten Steuersignal C6 versorgt. Jeder Drainanschluss ist einzeln mit der entsprechenden Signal-Eingabeleitung IL gekoppelt, und jeder Sourceanschluss ist gemeinsam mit dem Eingabeanschluss 511 gekoppelt. Folglich ist ein Abschalt (cutoff)-Signal VOFF an die drei Signal-Eingabeleitungen IL angelegt, wobei nur ein Eingabeanschluss 511 verwendet wird. Da das vierte Steuersignal C4, die Test-Abtastpulsspannung VT, das fünfte Steuersignal C5, die Test-Datenspannungen VTR, VTG und VTB, und das sechste Steuersignal C6 von einer externen Quelle angelegt sind, sind zusätzliche Eingabeanschlüsse (nicht gezeigt) zum Eingeben dieser Signale und Spannungen auf dem LCD-Paneel (nicht gezeigt) vorgesehen.
Die Gate- und Datenleitungs-Prüfeinheiten 503 bzw. 504 sind zum Prüfen vorgesehen, ob die Gate- und Datenleitungen GL1 bis GLm bzw. DL1 bis DLn in einem richtigen Betriebszustand sind. Die Schalteinheit 570 ist zum Standhalten des ausgeschalteten Zustand der ersten bis dritten Schaltvorrichtungen SW1 bis SW3 der Demultiplexer DEMUX1 bis DEMUXk während eines Testens vorgesehen, um einer Interferenz zwischen den Test-Datenspannungen VTR, VTG und VTB, die an die Datenleitungen DL1 bis DLn angelegt sind, zu vermeiden. Wenn die Gate- und Datenleitungs-Prüfeinheiten 503 bzw. 504 und die Schalteinheit 570 aktiviert sind, sind die Gatetreiber 501 und der Datentreiber (nicht gezeigt) deaktiviert. Ferner sind die ersten bis dritten Steuersignale C1 bis C3 nicht an Signal-Eingabeleitungen IL angelegt, da ein Taktsteuergerät (nicht gezeigt) während des Prüfprozesses nicht benötigt ist.
Insbesondere bedienen die Gate- und Datenleitungs-Prüfeinheiten 503 bzw. 504 und die Schalteinheit 570 zeitweise die Gate- und Datenleitungen GL1 bis GLm bzw. DL1 bis DLn während des Testprozesses. Folglich sind der Gatetreiber 501 und der Datentreiber (nicht gezeigt) nicht deaktiviert, während die Gate- und Datenleitungs-Prüfeinheiten 503 bzw. 504 und die Schalteinheit 570 aktiv sind. Im Gegensatz dazu sind die Gate- und Datenleitungs-Prüfeinheiten 503 bzw. 504 und die Schalteinheit 570 deaktiviert während eines Normalbetriebs, während der Gatetreiber 501, der Datentreiber (nicht gezeigt) und das Taktsteuergerät (nicht gezeigt) aktiv sind.
Die Anzeigeeinheit 555, der Gatetreiber 501, der Datentreiber (nicht gezeigt), die Gateleitungs-Prüfeinheit 503, die Datenleitungs-Prüfeinheit 504 und jeder der Demultiplexer DEMUX1 bis DEMUXk sind in das LCD-Paneel eingebaut. Insbesondere ist der Datentreiber (nicht gezeigt) in einer Chipform (d.h. Chip auf Glas, chip on glass „COG") auf das LCD-Paneel montiert. Das Taktsteuergerät (nicht gezeigt) ist extern zu dem LCD-Paneel vorgesehen.
Zum Prüfen der oben konfigurierten Gate- und Datenleitungen GL1 bis GLm bzw. DL1 bis DLn und von Pixeln der Flüssigkristallanzeigevorrichtung gemäß der beispielhaften Ausführungsform der Erfindung, ist das sechste Steuersignal C6 an die Gateanschlüsse der sechsten Schaltvorrichtungen SW6 in der Schalteinheit 570 angelegt. Im Gegenzug sind alle sechsten Schaltvorrichtungen SW6 eingeschaltet, wodurch das Abschaltsignal VOFF, das an dem Eingabeanschluss 511 vorgesehen ist, von einer externen Quelle an die Signal-Eingabeleitungen IL angelegt ist. Da die Gateanschlüsse der ersten bis dritten Schaltvorrichtungen SW1 bis SW3 mit den Signal-Eingabeleitungen IL gekoppelt sind, bleibt das Abschaltsignal VOFF, das an die Signal-Eingabeleitungen IL von der Schalteinheit 570 angelegt ist, in dem Aus-Zustand der ersten bis dritten Schaltvorrichtungen SW1 bis SW3.
Während die ersten bis dritten Schaltvorrichtungen SW1 bis SW3 ausgeschaltet sind, wird das vierte Steuersignal C4 an die Gateleitungs-Prüfeinheit 503 angelegt. Folglich werden die vierten Schaltvorrichtungen SW4 der Gateleitungs-Prüfeinheit 503 eingeschaltet, wodurch die Test-Abtastpulsspannung VT an die Gateleitungen GL1 bis GLm angelegt wird. Folglich sind alle TFTs, die an die Gateleitungen GL1 bis GLm gekoppelt sind, aktiviert.
Währenddessen legen die fünften Schaltvorrichtungen SW5 der Datenleitungs-Prüfeinheit 504 in Antwort auf das fünfte Steuersignal C5 die Test-Datenspannungen VTR (R-Test-Datenspannung), VTG (G-Test-Datenspannung) und VTB (B-Test-Datenspannung) an die entsprechenden Datenleitungen DL1 bis DLn an. Insbesondere wird die R-Test-Datenspannung an jede dritte Datenleitung angelegt, beginnend mit der ersten Datenleitung DL1, d.h. die erste Datenleitung DL1, die vierte Datenleitung DL4, bis zur (n-2)ten Datenleitung DLn-2. In ähnlicher Weise wird die G-Test-Datenspannung VTG an jede dritte Datenleitung angelegt, beginnend mit der zweiten Datenleitung DL2, d.h. die zweite Datenleitung DL2, die fünfte Datenleitung DL5, bis zur (n-1)ten Datenleitung DLn-1. In ähnlicher Weise wird die B-Test-Datenspannung VTB an jede dritte Datenleitung angelegt, beginnend mit der dritten Datenleitung DL3, d.h. die dritte Datenleitung DL3, die sechste Datenleitung D6, bis zur n-ten Datenleitung DLn. Folglich werden die Test-Datenspannungen VTR, VTG und VTB an die Datenleitungen DL1 bis DLn angelegt, wenn die TFT von der Test-Abtastpulsspannung VT eingeschaltet werden.
Indem das Testbild auf der Anzeigeeinheit 555 angezeigt wird und indem die Abnormität des auf der Anzeigeeinheit 555 angezeigten Bilds geprüft wird, kann der Erfolg/Misserfolg der Gate- und Datenleitungen GL1 bis GLm bzw. DL1 bis DLn bestätigt werden, d.h. ob die Gate- und Datenleitungen GL1 bis GLm bzw. DL1 bis DLn gekoppelt oder entkoppelt sind. Zum Beispiel zeigt die Abwesenheit von Bildern horizontal entlang einer bestimmten Gateleitung an, dass die Pixel, die mit dieser Gateleitungen gekoppelt sind, nicht betrieben werden. In ähnlicher Weise zeigt die Abwesenheit von Bildern vertikal entlang einer bestimmten Datenleitung an, dass die Pixel, die mit dieser Datenleitung gekoppelt sind, nicht betrieben werden. Ferner zeigt so ein Zustand an, dass der TFT, der mit diesem bestimmten Pixel gekoppelt ist, fehlerhaft funktioniert, falls das Anzeigen eines Bildes mit einem bestimmten Pixel das Anzeigen eines Bildes fehlschlägt,.
Folglich legt die beispielhafte Ausführungsform der Erfindung, wie oben beschrieben, ohne Rücksicht auf die ansteigende Anzahl der Signal-Eingabeleitungen das Abschaltsignal unter Verwendung nur eines Eingabeanschlusses an alle Signal-Eingabeleitungen an, während immer noch ein effektiver Weg zum Prüfen auf richteigen Betrieb der Pixel bereitgestellt ist. Ferner kann das LCD-Paneel gemäß der Erfindung zu jeder Zeit auf richtigen Betrieb geprüft werden, indem die Gate- und Datentreiber deaktiviert werden, und die Testeinheiten wie oben beschrieben aktiviert werden, während die oben beschriebenen Beispiele den Prüfprozess beschreiben, bevor die Gate- und Datentreiber geladen sind.

Claims

Flüssigkristallanzeigevorrichtung mit einer Anzeigeeinheit mit Matrix-Typ-Pixeln, die durch Gate- und Datenleitungen definiert sind, die einander kreuzen; einen Datentreiber zum Anlegen einer über Ausgabeleitungen an die Datenleitungen anzulegenden Datenspannung, wobei die Ausgabeleitungen weniger zahlreich sind als die Datenleitungen; eine Mehrzahl von Demultiplexern, wobei jeder eine Mehrzahl von Schaltvorrichtungen mit einem Gateanschluss, einem Sourceanschluss und einem Drainanschluss aufweist, wobei die Gateanschlüsse mit einer Mehrzahl von Steuersignalen versorgt werden, die Sourceanschlüsse gemeinsam mit der entsprechenden Ausgabeleitung gekoppelt sind, und die Drainanschlüsse jeweils einzeln an eine Seite der Datenleitungen gekoppelt sind; eine Datenleitungs-Prüfeinheit, die zum Anlegen einer Test-Datenspannung an die andere Seite der Datenleitungen aktiviert ist, wenn der Datentreiber inaktiv ist; eine Mehrzahl von Signal-Eingabeleitungen, die jeweils einzeln mit den Gateanschlüssen gekoppelt sind; einen Eingabeanschluss, der mit einem Abschaltsignal versorgt wird, das in die Signal-Eingabeleitungen einzugeben ist zum Abschalten der Schaltvorrichtung; und eine Schalteinheit, die den Eingabeanschluss gemäß einem externen Steuersignal elektrisch mit/von den Signal-Eingabeleitungen koppelt/entkoppelt.
Flüssigkristallanzeigevorrichtung gemäß Anspruch 1, wobei die Schalteinheit eine Mehrzahl von Schaltvorrichtungen aufweist, wobei die Gateanschlüsse der Schaltvorrichtungen gemeinsam mit dem externen Steuersignal versorgt werden, Sourceanschlüsse der Schaltvorrichtungen gemeinsam mit dem Eingabeanschluss gekoppelt sind, und Drainelektroden der Schaltvorrichtungen einzeln mit den jeweiligen Signal-Eingabeleitungen gekoppelt sind.
Flüssigkristallanzeigevorrichtung gemäß Anspruch 1, die ferner eine Gateleitungs-Prüfeinheit aufweist, die mit einer Seite der Gateleitungen gekoppelt ist, zum Anlegen einer Test-Abtastpulsspannung zum temporären Ansteuern der Gateleitungen.
Flüssigkristallanzeigevorrichtung gemäß Anspruch 3, ferner aufweisend einen Gatetreiber, der mit der anderen Seite der Gateleitungen gekoppelt ist, zum sequenziellen Anlegen einer Abtastpulsspannung zum Ansteuern der Gateleitungen.
Flüssigkristallanzeigevorrichtung mit einer Anzeigeeinheit mit Matrix-Typ-Pixeln, die durch Gate- und Datenleitungen definiert sind, die einander kreuzen; einem Datentreiber zum Anlegen von Datenspannungen an Ausgabeleitungen während eines Normalbetriebs, eine Mehrzahl von Demultiplexern zum Empfangen der Datenspannungen von dem Datentreiber über die Ausgabeleitungen und zum Anlegen der Datenspannungen an die Datenleitungen, wobei jeder der Demultiplexer eine Mehrzahl von Schaltvorrichtungen mit einem Gateanschluss, einem Sourceanschluss und einem Drainanschluss aufweist, wobei die Sourceanschlüsse von jedem Demultiplexer gemeinsam mit der Ausgabeleitung gekoppelt sind, die dem Demultiplexer entspricht und die Drainanschlüsse einzeln mit entsprechenden Datenleitungen gekoppelt sind; einer Mehrzahl von Signal-Eingabeleitungen, die einzeln mit den Gateanschlüssen der Schaltvorrichtungen gekoppelt sind, einen Eingabeanschluss, der mit einem Abschaltsignal versorgt ist, zum Abschalten der Schaltvorrichtungen; und einer Schalteinheit zum elektrischen Koppeln des Eingabeanschlusses an die Signal-Eingabeleitungen während eines Testbetriebs und zum elektrischen Entkoppeln des Eingabeanschlusses von den Signal-Eingabeleitungen während des Normalbetriebs.
Flüssigkristallanzeigevorrichtung gemäß Anspruch 1, wobei die Schalteinheit eine Mehrzahl von Schaltvorrichtungen aufweist, wobei jede der Schaltvorrichtungen einen Gateanschluss, einen Sourceanschluss und einen Drainanschluss aufweist, wobei die Gateanschlüsse gemeinsam mit einem Test-Steuersignal versorgt sind, die Sourceanschlüsse der Schaltvorrichtungen gemeinsam mit dem Eingabeanschluss gekoppelt sind, und die Drainelektroden einzeln mit den jeweiligen Signal-Eingabeleitungen gekoppelt sind.
Flüssigkristallanzeigevorrichtung gemäß Anspruch 1, mit einer Datenleitungs-Prüfeinheit zum Bereitstelen von Test-Datenspannungen werden des Testbetriebs; und einer Gateleitungs-Prüfeinheit zum Bereitstellen einer Test-Abtastpulsspannung während des Testbetriebs.
Flüssigkristallanzeigevorrichtung gemäß Anspruch 1, ferner aufweisend einen Gatetreiber zum sequenziellen Anlegen einer Abtastpulsspannung zum Ansteuern der Gateleitungen während des Normalbetriebs.