DE102005005938A1 - Resistives Speicherelement mit verkürzter Löschzeit - Google Patents

Resistives Speicherelement mit verkürzter Löschzeit Download PDF

Info

Publication number
DE102005005938A1
DE102005005938A1 DE102005005938A DE102005005938A DE102005005938A1 DE 102005005938 A1 DE102005005938 A1 DE 102005005938A1 DE 102005005938 A DE102005005938 A DE 102005005938A DE 102005005938 A DE102005005938 A DE 102005005938A DE 102005005938 A1 DE102005005938 A1 DE 102005005938A1
Authority
DE
Germany
Prior art keywords
memory element
element according
electrode
inert electrode
solid electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005005938A
Other languages
English (en)
Other versions
DE102005005938B4 (de
Inventor
Klaus Dr. Ufert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adesto Technologies Corp
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005005938A priority Critical patent/DE102005005938B4/de
Priority to US11/346,571 priority patent/US7511294B2/en
Publication of DE102005005938A1 publication Critical patent/DE102005005938A1/de
Application granted granted Critical
Publication of DE102005005938B4 publication Critical patent/DE102005005938B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Erfindung betrifft ein resistives Speicherelement zum reversiblen Schalten zwischen einem hochohmigen AUS-Zustand und einem niedrigohmigen EIN-Zustand, welches eine reaktive Elektrode, eine inerte Elektrode und einen zwischen den beiden Elektroden angeordneten Festkörperelektrolyten umfasst, und sich dadurch auszeichnet, dass eine im Festkörperelektrolyten, insbesondere an der inerten Elektrode angeordnete Nanomaskenstruktur aufweist, welche mit Öffnungen versehen ist, durch welche der Festkörperelektrolyt die inerte Elektrode kontaktiert.

Description

  • Die vorliegende Erfindung betrifft nach ihrer Gattung ein resistives Speicherelement, insbesondere ein Festkörperelektrolytspeicherelement, welches zwischen einem hochohmigen AUS-Zustand und einem niedrigohmigen EIN-Zustand geschaltet werden kann.
  • In modernen elektronischen Systemen werden als nichtflüchtige Speicher häufig DRAM-Speicher oder Flash-Speicher eingesetzt. Obgleich insbesondere die Flash-Speichertechnologie in den letzten Jahren eine Skalierung in den Bereich unterhalb von 100 nm erfahren hat, konnten die Nachteile dieser Speichertechnologien, wie lange Schreib-/Löschzeiten, die typischerweise im Bereich von Millisekunden liegen, hohe Schreibspannungen, die typischerweise im Bereich von 10 bis 13 V liegen und demzufolge hohe Programmierungsenergien erfordern, sowie die begrenzte Anzahl der Lese- und Schreibzyklen, bislang nicht in befriedigender Weise gelöst werden. Ferner ist anzunehmen, dass aufgrund ihres auf der Speicherung von Ladung basierenden Speichermechanismus auch diese Speichertechnologien in absehbarer Zeit an ihre Skalierungsgrenzen stoßen werden. Weiterhin ist das Herstellungsverfahren insbesondere der Flash-Speicherzellen aufwändig und vergleichsweise komplex.
  • Demgegenüber stellen Speicherbausteine auf der Basis von resistiven Speicherzellen, insbesondere sog. CBRAM (Conductive Bridging RAM)-Speicherzellen bzw. Festkörperelektrolytspeicherzellen eine neue und Erfolg versprechende Technologie für halbleiterbasierte Speicherbausteine dar. Bei dieser Art von Speicherbausteinen kann eine resistive Speicherzelle mittels elektrischer Pulse zwischen einem hochohmigen Zustand ("AUS"-Zustand) und einem niedrigohmigen Zustand ("EIN"-Zustand) geschaltet werden, wodurch 1 Informationseinheit (Bit) gespeichert werden kann.
  • Konkret ist das Speicherelement einer resistiven CBRAM-Speicherzelle typischer Weise aus einer inerten Elektrode, einer reaktiven Elektrode, sowie einem hoch resistiven, jedoch für Ionen leitfähigen Trägermaterial (Festkörperelektrolyt), der zwischen diesen beiden Elektroden angeordnet ist, aufgebaut. Die beiden Elektroden bilden gemeinsam mit dem Festkörperelektrolyten ein Redoxsystem, in welchem oberhalb einer definierten Schwellspannung eine Redoxreaktion abläuft. Die Redoxreaktion kann, je nach Polung einer an die beiden Elektroden angelegten Spannung, die jedoch größer als die Schwellspannung sein muss, in der einen oder der anderen Reaktionsrichtung ablaufen, wobei Metallionen erzeugt oder entladen werden. An der reaktiven Elektrode erzeugte Metallionen werden im Festkörperelektrolyten reduziert und bilden metallische Ausscheidungen, die in ihrer Zahl und Größe zunehmen, bis sich schließlich ein die beiden Elektroden überbrückender niedrigohmiger metallischer Strompfad ausbildet. In diesem Zustand ist der elektrische Widerstand des Festkörperelektrolyten gegenüber dem hochohmigen AUS-Zustand ohne einen solchen niedrigohmigen Strompfad wesentlich, etwa um mehrere Größenordnungen verringert, wodurch der EIN-Zustand der CBRAM-Speicherzelle definiert ist.
  • Hierbei sind insbesondere Chalcogenide, d. h. Legierungen, welche Chalcogene (Elemente der VI. Hauptgruppe des Periodensystems der Elemente) enthalten, bezüglich ihrer Tauglichkeit als Trägermaterial untersucht worden, wobei sich gezeigt hat, dass diese Legierungen besonderes gute Schalteigenschaften aufweisen.
  • Genauere Untersuchungen des die beiden Elektroden überbrückenden, metallischen Strompfads haben gezeigt, dass gewöhnlich mehrere eigenständige metallische Brücken zwischen den beiden Elektroden ausgebildet ausgebildet werden. Dies führt jedoch dazu, dass diese Brücken beim Löschvorgang (durch Anlegen einer Spannung umgekehrter Polarität wie beim Schreiben oder Programmieren der Speicherzelle) jeweils wieder aufgelöst werden müssen, d. h. die metallischen Ausscheidungen der metallischen Brücken zu Metallionen und Elektronen oxidiert werden müssen. Aus diesem Grund ist in nachteiliger Weise eine vergleichsweise hohe Zeitspanne erforderlich, bis das resistive Speicherelement der Speicherzelle wieder seinen hochohmigen (AUS-)Zustand ohne metallische Brücken zwischen den Elektroden einnehmen kann, d. h. die resistive Speicherzelle gelöscht werden kann. Während der Programmiervorgang im Bereich von Nanosekunden erfolgen, sind für den Löschprozess aus diesem Grund wesentlich längere Zeiträume notwendig. Bislang sind noch keine Vorkehrungen oder Verfahren bekannt, durch welche eine Lösung dieses Problems herbei geführt werden kann.
    •
  • Demnach besteht die Aufgabe der vorliegenden Erfindung darin, ein resistives Speicherelement einer resistiven Speicherzelle zum reversiblen Schalten zwischen einem hochohmigen AUS-Zustand und einem niedrigohmigen EIN-Zustand zur Verfügung zu stellen, mit welchem der Nachteil vergleichsweise langer Löschzeiten vermieden werden kann.
  • Diese und weitere Aufgaben werden durch ein resistives Speicherelement mit den Merkmalen des unabhängigen Anspruchs 1 gelöst. Vorteilhafte Ausführungsformen der Erfindung sind durch die Merkmale der Unteransprüche angegeben.
  • Gemäß dem Vorschlag der Erfindung umfasst ein resistives Speicherelement (bzw. Schaltelement) zum reversiblen Schalten zwischen einem hochohmigen AUS-Zustand und einem niedrigohmigen EIN-Zustand eine reaktive Elektrode (i.A. eine metallische Elektrode bzw. Metallelektrode), eine inerte Elektrode und einen zwischen den beiden Elektroden angeordneten Fest körperelektrolyten. Der Festkörperelektrolyt soll dabei in der Lage sein, die beiden Elektroden voneinander elektrisch zu isolieren, wenn kein metallischer Strompfad zwischen den beiden Elektroden ausgebildet ist, wodurch der hochohmige AUS-Zustand definiert ist. Andererseits soll die reaktive Elektrode, welche gemeinsam mit dem Festkörperelektrolyten ein Redoxsystem bildet, geeignet sein, bei Anlegen eines positiven Potenzials Metallionen in den Festkörperelektrolyten abzugeben, welche im Festkörperelektrolyten reduziert werden und ausfallen ("Elektrodeposition" bzw. "Elektroabscheidung"). Hierdurch kann ein die beiden Elektroden überbrückender metallischer Strompfad entstehen, nämlich dann, wenn eine Grenzkonzentration der metallischen Ausscheidungen im Festkörperelektrolyten erreicht bzw. überschritten wird, wodurch der niedrigohmige EIN-Zustand der Speicherzelle definiert ist. Der Festkörperelektrolyt kann dabei mit einem Metall dotiert sein, wozu vorzugsweise das Metall der reaktiven Elektrode verwendet wird, wobei gewährleistet sein muss, dass der Festkörperelektrolyt einen ausreichend hochohmigen elektrischen Widerstand zwischen den beiden Elektroden im AUS-Zustand der Speicherzelle ermöglicht.
  • Das erfindungsgemäße Speicherelement zeichnet sich nun in wesentlicher Weise dadurch aus, dass im Festkörperelektrolyten eine Nanomaskenstruktur angeordnet ist, welche mit Öffnungen versehen ist, durch welche hindurch der Festkörperelektrolyt die inerte Elektrode kontaktiert. In einer stark bevorzugten Ausgestaltung der Nanomaskenstruktur ist diese als eine im Wesentlichen flächige Nanopartikelstruktur auf der inerten Elektrode abgeschieden, wobei die Nanopartikel mit einem definierten Abstand voneinander angeordnet sind, wodurch in der Nanomaskenstruktur (Durchgangs-)Öffnungen bzw. Lücken einer definierten mittleren Größe ausgebildet sind. Durch die Öffnungen der Nanopartikelstruktur gelangt der Festkörperelektrolyt in direkten (elektrischen) Kontakt mit der inerten Elektrode. Derartige Nanopartikelstrukturen sind beispielsweise in R.T. Clay, R.E. Cohen; Supramol. Scienc. Vol 5 (1998) Seite 41 und R.F. Mulligan, A. Iliadis, P. Kofinas; Journal Appl. Polymer Science, Vol. 89 (2003), Seite 1058 beschrieben, worauf hier in vollem Umfang Bezug genommen wird.
  • Demnach besteht eine solche Nanopartikelstruktur im Allgemeinen aus Nanopartikeln, die miteinander in (Coulomb-) Wechselwirkung stehen und einen definierten Abstand voneinander einnehmen und auf diese Weise die Öffnungen der Nanopartikelstruktur formen. Werden geeignete Ausgangsmoleküle bzw. Elemente, wie Diblock-Copolymere, gewählt, formt sich eine Nanopartikelstruktur dabei in einer selbst-organisierten Weise nach Aufbringen einer diese enthaltenden Lösung auf ein Substrat wie die inerte Elektrode bei einem anschließenden Trocknungsvorgang. Erfindungsgemäß ist eine solche, in selbst-organisierter Form gebildete Nanomasken(partikel-)struktur bevorzugt auf der inerten Elektrode angeordnet.
  • Durch das erfindungsgemäße Speicherelement mit Nanomasken struktur kann in vorteilhafter Weise die Ausbildung von vergleichsweise großen metallischen Brückenclustern des die beiden Elektroden überbrückenden metallischen Strompfads insbesondere in der Nähe bzw. an der inerten Elektrode unterbunden werden. Insbesondere kann dadurch die Anzahl der gebildeten metallisch leitenden Brücken zwischen den beiden Elektroden als auch deren Abmessung (bzw. laterale Ausdehnung) in einer Richtung senkrecht zur feldinduzierten Driftrichtung der Metallionen zwischen den Elektroden beim Programmieren der Speicherzelle vermindert werden. Wenn die Nanomaskenstruktur auf der inerten Elektrode aufgebracht ist, was erfindungsgemäß stark bevorzugt ist, wird die Anzahl der möglichen metallischen Brücken zwischen den Elektroden durch die Verminderung der effektiven Kontaktfläche zwischen dem Festkörperelektrolyten und der inerten Elektrode durch die Nanomaskenstruktur begrenzt.
  • Die mittlere Größe der Öffnungen der Nanomaskenstruktur kann dabei in vorteilhafter Weise so eingestellt werden, dass die Bildung von größeren Metallbrücken-Clustern sowie die Anzahl der metallischen Brücken zwischen den Elektroden in gewünschter Weise gehemmt werden kann, da die Metallionen zur Ausbildung der Metallcluster zur Ausbildung der metallischen Brücken zwischen den Elektroden durch die Öffnungen der Nanomaskenstruktur driften müssen. Es werden also nur solche Metall-Konglomeratdimensionen vor und auf der inerten Elektrode ermöglicht, die sich in den geringen Dimensionen der Öffnungen der Nanomaskenstruktur ausbilden können. Die Metallionen können nur durch die feldinduzierte Drift durch die Nanomaskenstruktur die inerte Elektrode erreichen und durch Reduktion mittels Elektronen eine durchgängige metallische Brücke errichten. Als Folge hiervon ist zum Löschen der Speicherzelle weniger Zeit erforderlich als wie im herkömmlichen Fall ohne eine erfindungsgemäße Nanomaskenstruktur.
  • Eine bevorzugte mittlere Größe der Öffnungen in der Nanopartikelstruktur liegt dabei im Bereich von ca. 3 nm bis ca. 15 nm, wobei gleichermaßen bevorzugt, die mittlere Größe der Nanopartikel im Wesentlichen der mittleren Größe der Öffnungen in der Nanomaskenstruktur entsprechen kann.
  • Weiterhin ist es erfindungsgemäß bevorzugt, wenn die Nanomaskenstruktur aus einem elektrisch isolierenden Material, z. B. ein Oxid, besteht. Für eine hinreichende Isolationswirkung der Nanomaskenstruktur ist es vorteilhaft, wenn die Schichtdicke der im Wesentlichen flächigen Nanomaskenstruktur im Bereich von ca. 2,5 nm bis ca. 5 nm liegt.
  • Wie weiter oben bereits ausgeführt wurde, bilden die Elektroden und der Festkörperelektrolyt gemeinsam ein Redox-System, in welchem oberhalb einer definierten Schwellspannung (Vth) eine Redoxreaktion abläuft, die zur Ausbildung eines die beiden Elektroden elektrisch verbindenden, niederohmigen metallischen Strompfads führt. Der Festkörperelektrolyt ist dabei für die Metallionen der reaktiven Elektrode leitfähig, jedoch sollte klar sein, dass erfindungsgemäß und in Übereinstimmung mit dem allgemeinen Verständnis auf dem technischen Gebiet ein "elektrisch leitender Zustand" einen Elektronenstrom ermöglicht, welcher als verschieden von dem "ionenleitenden Zustand" des Festkörperelektrolyten ohne niederohmigen Strompfad angesehen werden muss. Aus diesem Grund kann der Festkörperelektrolyt, obgleich er ionenleitend ist, die beiden Elektroden voneinander elektrisch isolieren, d. h. einen hinreichend hochohmigen Widerstand zwischen den beiden Elektroden darstellen, um den AUS-Zustand des Schaltelements zu definieren.
  • Wird ein anodisches Potenzial (positiver Pol einer elektrischen Spannung), welches höher ist als das Redoxpotenzial des Redoxsystems reaktive Elektrode/Festkörperelektrolyt, an die reaktive Elektrode angelegt, so wird die reaktive Elektrode oxidiert und Metallionen erzeugt, die in den Festkörperelektrolyten abgegeben werden. Das Redoxpotenzial definiert die Schwellspannung zum Starten der Redoxreaktion. Eine "reaktive Elektrode" im Sinne der Erfindung ist somit in der Lage, Metallionen zu erzeugen (bzw. zu vernichten), wenn eine geeignet gepolte Spannung an die beiden Elektroden angelegt wird, die höher ist als die Schwellspannung. Im Unterschied hierzu ist eine "inerte Elektrode" im Sinne der Erfindung als Elektrode definiert, die nicht in der Lage ist, Metallionen zu erzeugen, wenn die oben bezeichnete Schwellspannung an die beiden Elektroden angelegt wird, d. h. das Material der inerten Elektrode ist so gewählt, dass dessen Redoxpotenzial in Verbindung mit dem Festkörperelektrolyten jedenfalls höher ist als jenes des Materials der reaktiven Elektrode. Das Material der inerten Elektrode ist ferner so gewählt, dass es mit dem Festkörperelektrolyten chemisch nicht reagiert.
  • Bei dem Festkörperelektrolyten des erfindungsgemäßen Speicherelements handelt es sich um ein ionenleitfähiges Material, welches eine gute Ionenleitfähigkeit für die Metallionen der reaktiven Elektrode aufweist bzw. durch Erwärmen in einen solchen Zustand gebracht werden kann. Ein solcher Festkörperelektrolyt ist vorteilhaft in einem bestimmten Temperaturintervall ein halbleitendes Material. Besonders bevorzugt umfasst der Festkörperelektrolyt eine Legierung, die wenigstens ein Chalcogen, d. h. ein Element der VI. Hauptgruppe des Periodensystems der Elemente, wie O, S, Se, Te, enthält. Bei einer Chalcogenid-Legierung kann es sich beispielsweise um Ag-S, Ag-Se, Ni-S, Cr-S, Co-S, Ge-S, GeSe, Cu-S oder Cu-Se handeln. Erfindungsgemäß kann es sich bei dem Festkörperelektrolyten des Schaltelements auch um ein poröses Metalloxid, wie AlOx, WOx, Al2O3, oder TiOx handeln.
  • Die obigen Aufzählungen für den Festkörperelektrolyten sollen die Erfindung hierauf nicht einschränken. Vielmehr kann im Allgemeinen jeder Festkörperelektrolyt eingesetzt werden, solange er das gewünschte elektrische Verhalten zeigt, so wie es weiter oben im Einzelnen dargestellt ist.
  • Bei dem Material der reaktiven Elektrode kann es sich um ein Metall handeln, welches beispielsweise aus Cu, Ag, Al, Au, Ni, Cr, V, Ti oder Zn gewählt ist. Die inerte Elektrode kann aus einem Material bestehen, welches beispielsweise aus W, Mo, Ti, Ta, TiN, dotiertes Si und Pt gewählt ist.
  • Der Festkörperelektrolyt kann insbesondere mit einem Metall dotiert sein, welches vorzugsweise das gleiche Metall ist, wie jenes der reaktiven Elektrode. Er kann jedoch auch mit anderen metallischen Elementen dotiert sein, um die elektrischen Eigenschaften zu optimieren. Bei Vorliegen einer sol chen Dotierung kann in vorteilhafter Weise die Zeitspanne zum Erstellen eines niederohmigen Strompfads zur Überbrückung beider Elektroden verringert werden, da anschaulich gesprochen lediglich die verbleibenden "Lücken" zwischen angrenzenden Metallpräzipitaten mit Metall von der reaktiven Elektrode aufgefüllt werden müssen. Auf diese Weise kann die Antwortzeit des Schaltelements verringert werden. Gleichwohl muss jedoch dafür Sorge getragen sein, dass die Isolationseigenschaft des Festkörperelektrolyten durch die Dotierung nicht beeinträchtigt wird.
  • Ein Verfahren zur Herstellung eines erfindungsgemäßen Speicherelements wird vorzugsweise so durchgefürt, dass zunächst ein erstes elektrisch leitfähiges Elektrodenmaterial auf ein Substrat aufgebracht und zur Ausbildung der inerten Elektrode strukturiert wird. Das Substrat ist mit wengistens einer aktiven Struktur (Transistor) versehen, die in elektrisch leitender Verbindung mit der inerten Elektrode ist. Anschließend wird eine Nanomaskenstruktur auf der inerten Elektrode ausgebildet, was vorzugszweise in der Weise erfolgt, dass eine Nanopartikel (vorzugsweise Diblock-Copolymere) enthaltende Lösung auf die inerte Elektrode aufgebracht wird, wobei sich bei einem anschließenden Trocknungsvorgang die Nanomaskenstruktur in einer selbst-organisierten Form ausbildet. Anschließend wird der Festköperelektrolyt auf der Nanopartikelstruktur abgeschieden, gefolgt von der Abscheidung eines zweiten elektrisch leitenden Elektrodenmaterials, welches zur Ausbildung einer reaktiven Elektrode strukturiert wird. Das Material des Festkörperelektrolyten und der inerten sowie reaktiven Elektroden ist dabei so gewählt, dass den weiter oben dargelegten Anforderungen zur Ausbildung eines geeigneten Redox-Systems genüge getan ist.
  • Das erfindungsgemäße Speicherelement kann in einer Speicherzellen-Anordnung zur Herstellung eines CBRAM-Speichers angeordnet sein.
    •
  • Die Erfindung wird nun näher erläutert, wobei Bezug auf die beigefügten Zeichnungen genommen wird. Gleiche bzw. gleich- wirkende Elemente tragen die gleichen Bezugszeichen.
  • 1 zeigt eine schematische Perspektivansicht einer CBRAM-Speicherzelle mit einer "active in via"-Struktur;
  • 2A–2C zeigen jeweils schematische Perspektivansichten eines CBRAM-Speicherelements bei der Bildung bzw. Auflösung des metallischen Strompfads;
  • 3 zeigt einen schematischen Querschnitt eines erfindungsgemäßen CBRAM-Speicherelements;
  • 4 zeigt einen schematischen Querschnitt des erfindungsgemäßen CBRAM-Speicherelements von 3, wobei Nanomaskenstruktur hervorgehoben ist;
  • 5A–5B zeigen elektronenmikroskopische Aufnahmen von Nanopartikelstrukturen.
  • In 1 ist eine schematische Perspektivansicht einer CBRAM-Speicherzelle mit einer "active in via"-Struktur dargestellt, wodurch ein beispielhafter Aufbau der Speicherzelle erkennbar ist. Demnach ist auf einem Substrat 1 aus beispielsweise Silizium eine Isolationsschicht 2 abgeschieden, auf welcher eine Metallisierung 3 (Level n) ausgebildet ist. Die Metallisierung 3 ist dabei in einem elektrisch leitenden Kontakt mit einer aktiven Struktur (Transistor) in dem Substrat 1, was in 1 nicht näher dargestellt ist. Auf der Metallisierung 3 ist eine weitere Isolationsschicht 4 abgeschieden, in der ein Loch (Via) 8 herausgeätzt ist. In das Loch 8 wurde zunächst ein Festköperelektrolyt 7 abgeschieden und anschließend rückgeätzt, und anschließend ein Silber (Ag)-reiches Material 6 abgeschieden und planarisiert. An stelle von Silber kann jedes andere geeignete Metall zur Ausbildung einer reaktiven Elektrode verwendet werden. Anschließend wurde auf der Isolationsschicht 4 oberhalb des verfüllten Lochs 8 eine weitere Metallisierung 5 (Level n + 1) abgeschieden, welche in elektrisch leitendem Kontakt mit dem Ag-reichen Material 6 ist. Eine inerte Elektrode der CBRAM-Speicherzelle wird demnach durch die Metallisierung 3 (Level n) geformt, während eine reaktive Elektrode der CBRAM-Speicherzelle die darüber liegende Metallisierung 5 (Level n + 1) in Verbindung mit dem im Via 8 befindlichen Ag-reichen Material 6 geformt wird.
  • Die 2A bis 2C zeigen jeweils schematische Perspektivansichten eines CBRAM-Speicherelements, wodurch die Bildung bzw. Auflösung des metallischen Strompfads zwischen der inerten Elektrode und der reaktiven Elektrode veranschaulicht wird. Das Speicherelement besteht dabei aus einer bodenseitigen inerten Elektrode 9, einer deckseitigen reaktiven Elektrode 10 und dazwischen befindlichen Festkörperelektrolyten 7. In 2A ist eine Situation dargestellt, in der im Festkörperelektrolyten 7 keine metallische Brücke (Strompfad) zwischen den beiden Elektroden ausgebildet ist. Demnach befindet sich das Speicherelement (bzw. die Speicherzelle) in ihrem hochohmigen (AUS-)Zustand. Wird nun der positive Pol (+) einer Spannungsquelle an die reaktive Elektrode 10 angelegt, so werden Metallionen an der reaktiven Elektrode 10 oxidiert und in den Festkörperelektrolyten 7 abgegeben, wo sie reduziert werden und unter Bildung von Metallclustern in der Driftrichtung der Metallionen, welche durch das angelegte Feld zwischen den beiden Elektroden vorgegeben ist, ausfallen (2B). In dem gezeigten Beispiel sind als Metallionen Ag+-Ionen gewählt, was jedoch nicht einschränkend aufzufassen ist. In diesem Fall ist metallisches Ag zumindest anteilig in der reaktiven Elektrode 10 vorhanden, bzw. die reaktive Elektrode 10 ist gänzlich eine Ag-Elektrode.
  • In 2C ist eine Situation gezeigt, in der die metallischen Ag-Ausscheidungen so an Zahl und Größe zugenommen haben, dass sich eine metallische Ag-Brücke 11 zwischen der inerten Elektrode 9 und der reaktiven Elektrode 10 ausbildet. In diesem Fall befindet sich das Speicherelement in seinem niedrigohmigen (EIN-)Zustand.
  • In den 2A bis 2C ist die Abfolge, durch welche das Speicherelement von dem hochohmigen Zustand in den niedrigohmigen Zustand überführt wird, durch den über den Figuren dargestellten Pfeil symbolisiert. Der unter den Figuren dargestellte Pfeil symbolisiert die Abfolge, durch welche das Speicherelement von dem niedrigohmigen Zustand in den hochohmigen Zustand überführt wird, indem die metallische Brücke 11 durch Oxidation der metallischen Ag-Ausscheidungen wieder aufgelöst wird. Dies wird erreicht, indem die reaktive Elektrode 10 mit dem negativen Pol (–) einer Spannungsquelle verbunden wird. Um das Speicherelement zwischen den EIN- und AUS-Zuständen zu schalten, ist erforderlich, dass das an der reaktiven Elektrode 10 anliegende Potenzial einen bestimmten Schwellwert, der sich aus dem Redoxpotenzial des Redoxsystems reaktive Elektrode/Festkörperelektrolyt ergibt, übersteigt.
  • 3 zeigt einen schematischen Querschnitt eines erfindungsgemäßen CBRAM-Speicherelements. Demnach ist auf einer inerten Elektrode 9 eine Nanomaskenstruktur 13 abgeschieden, auf welcher sich der Festkörperelektrolyt 7 befindet, auf dem wiederum die reaktive Elektrode 10 abgeschieden ist. Die Nanomaskenstruktur ist mit Öffnungen 14 versehen, durch welche der Festkörperelektrolyt 7 in Form von "Stegen" 12 Kontakt mit der inerten Elektrode 9 hat. Die Stapelstruktur aus inerterter Elektrode 9, Nanomaskenstruktur 13, Festkörperelektrolyt 7 und reaktiver Elektrode 10 ist dabei in einem Isolator 11 eingebettet.
  • 4 zeigt einen schematischen Querschnitt des erfindungsgemäßen CBRAM-Speicherelements von 3, wobei die Nanomaskenstruktur hervorgehoben ist. Dabei ist in Draufsicht links von der gestrichelten senkrechten Linie ein programmierter Zustand des Speicherelements dargestellt, in welcher eine metallische Brücke 11 zwischen der inerten Elektrode 9 und der reaktiven Elektrode 10 ausgebildet ist. Die laterale Abmessung der metallischen Brücke 11 in einer zur Driftrichtung, welche durch das elektrische Feld zwischen inerter und reaktiver Elektrode vorgegebenen ist, der Metallionen senkrechten Richtung ist dabei durch die in der gleichen Richtung bestimmte Breite der Öffnung 14 der Nanomaskenstruktur 13 eingeschränkt bzw, vorgegeben. In Draufsicht rechts von der gestrichelten senkrechten Linie ist eine Situation dargestellt, in der durch Verbinden der reaktiven Elektrode 10 mit dem negativen (–) Pol einer Spannungsquelle die metallische Brücke 11 durch Reoxidation der metallischen Ausscheidungen zu Metallionen (Ag+) und Elektronen (e–) aufgelöst wird. Wie bereits erwähnt, ist die Verwendung von Silber als Metall für die reaktive Elektrode lediglich beispielhaft aufzufassen.
  • Der Aufbau der erfindungsgemäßen Speicherzelle bzw. Speicherelement kann in vertikaler oder horizontaler Ausführung auf dem (Halbleiter-)substrat realisiert sein, und zwar unabhängig von den gewählten Elekrodenmaterialien und der Diffusionsmatrix (Festkörperelektrolyt), sowie der Nanomaskenstruk- tur. In eine bevorzugten Ausführungsform ist die inerte Elektrode aus einem hochschmelzenden Material wie z. B. W, Mo, Ti zu wählen, das einen ohm'schem Kontakt mit einer z. B. Agdotierten Chalcogenidlegierung bildet. Vorteilhaft wird als Material für die reaktive Elektrode Ag oder Cu verwendet.
  • Die Herstellung der sandwichartige Struktur des Speicherelements kann erfolgen durch Abscheiden einer ersten Schicht aus elektrisch leitendem Material, beispielsweise Mo oder W, mittels einem herkömmlichen Sputterverfahren oder einem ande ren beliebigen Abscheideverfahren (wie Aufdampfen, CVD-Verfahren, PLD usw.). Das Material kann beispielsweise in ein vorher geätztes Loch abgeschieden werden und dann mittels chemisch-mechanischem Polieren (CMP) planarisiert werden. Jedoch sind auch alternative Strukturierungsverfahren, wie Abscheiden und anschließendes Ätzen des Elektrodenmaterials, möglich. Im Weiteren kann die so gefertigte bodenseitige inerte Elektrode mit einem Dielektrikum beschichtet werden, durch welches anschließend ein Loch geätzt wird, so dass das daraufhin abgeschiedene Festkörperelektrolytmaterial eine direkten (elektrischen) Kontakt zur inerten Elektrode aufweist. Neben der Via-Struktur ist es ebenso möglich, die inerte Elektrode in einer so genannten Stecker-(Plug-)Form auszubilden, indem mittels lithographischer Methoden eine steckerförmige bodenseitige inerte Elektrode erzeugt wird, über die nachfolgend eine Isolierschicht (z. B. SiO2 oder SiN) abgeschieden wird. Diese Isolierschicht wird über der bodenseitigen inerten Elektrode mittels z. B. CMP entfernt, so dass die inerte Elektrode eingebettet in der Isolierschicht nach oben offen mit der Nanomaskenstruktur belegt werden kann.
  • Die Herstellung einer oxidischen Nanomaskenstruktur, wie sie auch in dem erfindungsgemäßen Speicherelement einsetzbar ist, ist in den eingangs genannten Druckschriften am Beispiel von ZnO ausführlich beschrieben. Ausgangssubstanzen für die Synthese sind Diblock-Copolymere, bestehend aus Polynorboren und Poly-norboren-dicarboxylsäure. Diese Copolymere bilden die Vorlage für die Nanopartikelstruktur (Nanomaskenstruktur). Nach der Synthese des Copolymers wird dieses nach dem Trocknen wieder in Lösung gebracht, in welche dann eine dementsprechende stöchiometrische Menge ZnCl2, die ebenfalls in Lösung in Tetrahydrofuran (THF) befindlich ist, eingebracht wird. Die Zn2+-Ionen verbinden sich in der Lösung mit den Carboxylgruppen des zweiten Copolymers im Block.
  • Wird diese Lösung auf ein Substrat aufgebracht, wie beispielsweise eine inerte Elektrodenschicht aus W, wächst die Schicht in einem selbst-organisierten Prozess in hexagonal geordneter Weise. Dabei kann die Lösung mittels Schleudern aufgebracht werden, oder das Substrat (Wafer) kann in die Lösung getaucht werden. Das Metallsalz kann mittel NH4OH-Lauge in ein Metalloxid umgewandelt werden und das Copolymer kann mittels Plasma-Ashing entfernt werden. Nach dieser Prozedur verbleibt auf dem Substrat (Wafer) eine Nanomaskenstruktur, die aus Nanopartikeln gebildet ist. Die Partikelgröße und die Nanomaskenöffnungen lassen sich typisch in Dimensionen zwischen 3 nm und 15 nm variieren (siehe K. Landfenster, SFB 569 (TP G2), Uni Ulm, 2004). Die weitere Abscheidung des Festkörperelektrolyten, beispielsweise ein Chalcogenidmaterial, kann mittels eines Sputterverfahrens oder mittels eines CVD- oder ALD-Verfahrens erfolgen. Nach dem Aufbringen einer beispielsweise Ag-Dotierschicht mittels Sputtern in einer Ar-Atmosphäre erfolgt eine Photodiffusion der Ag-Dotierschicht in die Festkörperelektrolytschicht hinein. Die so hergestellte Schichtenfolge wird dann mittels Abscheiden in einem Sputterprozess eines zweiten Elektrodenmaterials für die reaktive Elektrode zum Speicherelement vervollständigt.
  • In den 5A und 5B sind jeweils elektronenmikroskopische Aufnahmen von Nanopartikelstrukturen gezeigt, welche in der oben beschriebenen Weise hergestellt wurden. Hierbei zeigt die 5A eine Nanopartikelstruktur, bei welcher die Nanopartikel (helle Stellen) einen mittleren Abstand von 2,9 nm einnehmen, so dass die Nanomaskenstruktur eine mittlere Größe der Öffnungen von 2,9 nm aufweist. In 5B ist in entsprechender Weise eine Nanomaskenstruktur mit einer mittleren Größe der Öffnungen von 7,9 nm gezeigt.
  • Das erfindungsgemäße Speicherelement und dessen Herstellungsverfahren ist nicht auf die gezeigten Ausführungsbeispiele eingeschränkt. Vielmehr können Änderungen und Modifikationen vorgenommen werden, ohne aus dem Schutzumfang der beigefügten Ansprüche zu gelangen.
    • 1
    Substrat
    2
    Dielektrikum
    3
    Metallisierung
    4
    Dielektrikum
    5
    Metallisierung
    6
    Ag-reiche Schicht
    7
    Festkörperelektrolyt
    8
    Via
    9
    inerte Elektrode
    10
    reaktive Elektrode
    11
    Ag-Brücke
    12
    Festkörperelektrolytstege
    13
    Nanomaskenstruktur
    14
    Öffnungen in Nanomaskenstruktur

Claims (15)

  1. Resistives Speicherelement zum reversiblen Schalten zwischen einem hochohmigen AUS-Zustand und einem niedrigohmigen EIN-Zustand, welches eine reaktive Elektrode (10), eine inerte Elektrode und (9) einen zwischen den beiden Elektroden angeordneten Festkörperelektrolyten (7) umfasst, gekennzeichnet durch eine im Festkörperelektrolyten angeordnete Nanomaskenstruktur (13), welche mit Öffnungen (14) versehen ist, durch welche der Festkörperelektrolyt die inerte Elektrode kontaktiert.
  2. Speicherelement nach Anspruch 1, gekennzeichnet durch eine auf der inerten Elektrode (9) aufgebrachte, im Wesentlichen flächige Nanomaskenstruktur (13) aus Nanopartikel, welche mit einem Abstand voneinander angeordnet sind, derart dass Öffnungen (14) mit einer definierten mittleren Größe in der Nanomaskenstruktur (13) ausgebildet sind.
  3. Speicherelement nach Anspruch 2, dadurch gekennzeichnet, dass die mittlere Größe der Öffnungen in der Nanomaskenstruktur im Bereich von ca. 3 nm bis ca. 15 nm liegt.
  4. Speicherelement nach einem der vorhergehenden Ansprüche 2 oder 3, dadurch gekennzeichnet, dass eine mittlere Größe der Nanopartikel im Wesentlichen der mittleren Größe der Öffnungen in der Nanomaskenstruktur entspricht.
  5. Speicherelement nach einem der vorhergehenden Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Nanomaskenstruktur aus einem elektrisch isolierenden Material besteht.
  6. Speicherelement nach Anspruch 5, dadurch gekennzeichnet, dass die Nanopartikel ein Oxid sind.
  7. Speicherelement nach einem der vorhergehenden Ansprüche 2 bis 6, dadurch gekennzeichnet, dass eine Schichtdicke der Nanomaskenstruktur im Bereich von ca. 2,5 nm bis ca. 5 nm liegt.
  8. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Festkörperelektrolyt wenigstens eine, wenigstens ein Chalcogen enthaltende Legierung, wie Ag-S, Ag-Se, Ni-S, Cr-S, Co-S, Te-S, Te-Se, Ge-S, GeSe, Cu-S oder Cu-Se, umfasst.
  9. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Festkörperelektrolyt wenigstens ein poröses Metalloxid, wie Al-Ox, WOx, oder TiOx, umfasst.
  10. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die reaktive Elektrode wenigstens ein Metall aus der Gruppe, bestehend aus Cu, Ag, Al, Au, Ni, Cr, V, Ti und Zn, enthält.
  11. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die inerte Elektrode wenigstens ein Material aus der Gruppe, bestehend aus W, Mo, Ti, Ta, TiN, dotiertes Si und Pt, enthält.
  12. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Festkörperelektrolyt mit wenigstens einem Metall dotiert ist.
  13. Speicherelement nach Anspruch 12, dadurch gekennzeichnet, dass das zum Dotieren des Festkörperelektrolyten verwendete Metall zum Metall der reaktiven Elektrode gleich ist.
  14. Verfahren zur Herstellung eines Speicherelements nach einem der vorhergehenden Ansprüche 2 bis 13, welches die folgenden Schritte umfasst: – Aufbringen eines ersten inerten Elektrodenmaterials auf ein Substrat und Strukturierung des inerten Elektrodenmaterial zur Herstellung einer inerten Elektrode; – Aufbringen einer Nanopartikel enthaltenden Lösung auf die inerte Elektrode und Trocknen der Lösung zur Herstellung einer selbst-organisierten Nanopartikelstruktur auf der inerten Elektrode; – Abscheidung eines Festköperelektrolyten auf der Nanopartikelstruktur; und – Abscheiden eines reaktiven Elektrodenmaterials auf dem Festkörperelektrolyten und Strukturierung des inerten Elektrodenmaterials zur Herstellung der reaktiven Elektrode.
  15. Speicherzellen-Anordnung mit wenigstens einer ein Speicherelement nach einem der vorhergehenden Ansprüche 1 bis 13 umfassenden Speicherzelle.
DE102005005938A 2005-02-09 2005-02-09 Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung Expired - Fee Related DE102005005938B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005005938A DE102005005938B4 (de) 2005-02-09 2005-02-09 Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
US11/346,571 US7511294B2 (en) 2005-02-09 2006-02-03 Resistive memory element with shortened erase time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005005938A DE102005005938B4 (de) 2005-02-09 2005-02-09 Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung

Publications (2)

Publication Number Publication Date
DE102005005938A1 true DE102005005938A1 (de) 2006-08-17
DE102005005938B4 DE102005005938B4 (de) 2009-04-30

Family

ID=36745985

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005005938A Expired - Fee Related DE102005005938B4 (de) 2005-02-09 2005-02-09 Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung

Country Status (2)

Country Link
US (1) US7511294B2 (de)
DE (1) DE102005005938B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007021761A1 (de) * 2007-05-09 2008-11-13 Qimonda Ag Widerstandsschaltelement
CN103765583A (zh) * 2011-08-11 2014-04-30 美光科技公司 存储器单元

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
KR100833903B1 (ko) * 2006-06-13 2008-06-03 광주과학기술원 비휘발성 기억소자, 그 제조방법 및 그 제조장치
KR100855855B1 (ko) 2006-10-04 2008-09-01 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR100790894B1 (ko) 2006-11-15 2008-01-03 삼성전자주식회사 저항성 메모리 소자
US20080278988A1 (en) * 2007-05-09 2008-11-13 Klaus Ufert Resistive switching element
FI122011B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US20090001338A1 (en) * 2007-06-29 2009-01-01 Nathan Franklin Seek-and-scan probe memory devices with nanostructures for improved bit size and resistance contrast when reading and writing to phase-change media
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US20090104756A1 (en) * 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
JP5088036B2 (ja) * 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US7842938B2 (en) * 2008-11-12 2010-11-30 Seagate Technology Llc Programmable metallization cells and methods of forming the same
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
TWI431762B (zh) * 2010-09-16 2014-03-21 Univ Nat Sun Yat Sen 電阻式記憶體元件及其製作方法
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) * 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP5724651B2 (ja) 2011-06-10 2015-05-27 ソニー株式会社 記憶素子および記憶装置
KR101541056B1 (ko) * 2011-09-13 2015-07-31 아데스토 테크놀러지스 코포레이션 합금 전극을 갖는 저항 스위칭 디바이스 및 그 형성 방법
US9112145B1 (en) * 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9711719B2 (en) * 2013-03-15 2017-07-18 Adesto Technologies Corporation Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
US20180294409A1 (en) * 2015-10-07 2018-10-11 William Marsh Rice University Direct formation porous materials for electronic devices
WO2017171821A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Programmable metallization cell with alloy layer
WO2017171823A1 (en) 2016-03-31 2017-10-05 Intel Corporation Multilayer selector device with low holding voltage
WO2019161815A1 (en) * 2018-02-21 2019-08-29 Univerzita Pardubice A method of forming a metallic conductive filament and a random access memory device for carrying out the method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020123227A1 (en) * 2000-12-28 2002-09-05 Winningham Thomas Andrew Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
WO2003003292A1 (fr) * 2001-06-27 2003-01-09 Sony Corporation Dispositif et procede pour l'identification de mot de passe
US6579463B1 (en) * 2000-08-18 2003-06-17 The Regents Of The University Of Colorado Tunable nanomasks for pattern transfer and nanocluster array formation
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6656568B1 (en) * 1999-05-28 2003-12-02 The Regents Of The University Of Colorado Ordered arrays of nanoclusters

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985378B2 (en) 1998-12-04 2006-01-10 Axon Technologies Corporation Programmable microelectronic device, structure, and system and method of forming the same
JP4151884B2 (ja) * 2001-08-08 2008-09-17 独立行政法人理化学研究所 固体表面に複合金属酸化物のナノ材料が形成された材料の製造方法
CN1311553C (zh) * 2001-12-12 2007-04-18 松下电器产业株式会社 非易失性存储器及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656568B1 (en) * 1999-05-28 2003-12-02 The Regents Of The University Of Colorado Ordered arrays of nanoclusters
US6579463B1 (en) * 2000-08-18 2003-06-17 The Regents Of The University Of Colorado Tunable nanomasks for pattern transfer and nanocluster array formation
US20020123227A1 (en) * 2000-12-28 2002-09-05 Winningham Thomas Andrew Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
WO2003003292A1 (fr) * 2001-06-27 2003-01-09 Sony Corporation Dispositif et procede pour l'identification de mot de passe
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mulligan R.F., Iliadis A.A., Konfinas P., "Synthesis and Characterization of ZnO Nanostructures Templated Using Diblock Copolymers", In: Journal of Applied Polymer Science, 2003, Vol. 89, S. 1058-1061 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007021761A1 (de) * 2007-05-09 2008-11-13 Qimonda Ag Widerstandsschaltelement
DE102007021761B4 (de) * 2007-05-09 2015-07-16 Adesto Technology Corp., Inc. Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements
CN103765583A (zh) * 2011-08-11 2014-04-30 美光科技公司 存储器单元

Also Published As

Publication number Publication date
DE102005005938B4 (de) 2009-04-30
US7511294B2 (en) 2009-03-31
US20060181920A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE102005005325B4 (de) Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
DE102004052647B4 (de) Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
DE102004040751B4 (de) Resistiv schaltende nicht-flüchtige Speicherzelle auf der Basis von Alkali-Ionendrift, Verfahren zur Herstellung und Verwendung einer Verbindung zur Herstellung
DE102005018344B4 (de) Herstellungsverfahren für rekonfigurierbare Verbindung
DE102004007633A1 (de) Speicherbauelement-Elektrode mit Oberflächen-Struktur
EP1687855B1 (de) Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers
EP1630880A2 (de) Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
DE102004024610B3 (de) Festkörperelektrolytschaltelement
EP1794821A1 (de) Resistiv schaltender halbleiterspeicher
DE112018003217B4 (de) Memristives Bauelement auf Grundlage eines reversiblen Transfers interkalierter Ionen zwischen zwei metastabilen Phasen und Verfahren zum Betreiben desselben
DE102004041905A1 (de) Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
DE102004011431B4 (de) Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102005016244A1 (de) Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE102006023608B4 (de) Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht und Verfahren zur Herstellung
DE102004047630A1 (de) Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
DE102004052645A1 (de) Speicherzelle und Verfahren zu deren Herstellung
DE102004026002B4 (de) Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren
DE602005005676T2 (de) Mikroelektronische Vorrichtung mit Speicherelementen und Verfahren zu ihrer Herstellung
DE102005001460B4 (de) Speichervorrichtung und Herstellungsverfahren
DE102007050604A1 (de) Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110516

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140902