DE102005001667A1 - Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung - Google Patents
Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung Download PDFInfo
- Publication number
- DE102005001667A1 DE102005001667A1 DE102005001667A DE102005001667A DE102005001667A1 DE 102005001667 A1 DE102005001667 A1 DE 102005001667A1 DE 102005001667 A DE102005001667 A DE 102005001667A DE 102005001667 A DE102005001667 A DE 102005001667A DE 102005001667 A1 DE102005001667 A1 DE 102005001667A1
- Authority
- DE
- Germany
- Prior art keywords
- unit
- memory
- date
- stored
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Die vorliegende Erfindung betrifft eine nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung, umfassend ein resistives Speicherelement (4, 5), das abhängig von dem gespeicherten Datum verschiedene Leitfähigkeitszustände aufweisen kann, eine Speichereinheit (1) zum Bereitstellen des gespeicherten Datums an einen integrierten Schaltkreis, eine Ausleseeinheit (6), die aktivierbar ist, um ein Datum abhängig von dem Leitfähigkeitszustand des Speicherelements (4, 5) zum Speichern in der Speichereinheit (1) bereitzustellen, eine Steuereinheit (9), um die Ausleseeinheit (6) zu aktivieren, so dass das bereitzustellende Datum in der Speichereinheit gespeichert wird, und um nach dem Speichern des Datums in der Speichereinheit (1) die Ausleseeinheit (6) zu deaktivieren, so dass das Speicherelement (4, 5) von der Speichereinheit (1) getrennt wird.
Description
- Die Erfindung betrifft eine nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung, insbesondere zum nichtflüchtigen Speichern von Reparaturinformation, Kalibrierinformation und dergleichen in einer integrierten Schaltung.
- In integrierten Halbleiterbauelementen wird oftmals eine kleine Anzahl nichtflüchtiger Speicherzellen benötigt, um beispielsweise Reparaturdaten, Kalibrierdaten, Konfigurationsdaten und ähnliches dauerhaft zu speichern. Des weiteren kann es auch notwendig sein, sich veränderte Größen zwischenzuspeichern, so dass diese auch nach einem Ausschalten und einem erneuten Wiedereinschalten des Halbleiterbauelements zur Verfügung stehen.
- Bei Halbleiterspeichern werden üblicherweise Adressinformationen zur Reparatur defekter Speicherzellen in sogenannten Fuse-Elementen abgespeichert. Solche Fuse-Elemente sind typischerweise als sogenannte Laser-Fuse ausgebildet, die leitende Verbindungen darstellen, die mit einem Laserstrahl irreversibel aufgetrennt werden können. Weitere Anwendungen sind z. B. das Festlegen bestimmter dauerhafter Betriebsmodi oder das Zuweisen einer Identifikationsnummer für eine integrierte Schaltung. Weiterhin kann es auch nötig sein, den Inhalt der Speicherzellen im Betrieb des Bausteins noch zu verändern, was bei Verwendung von Laser-Fuse nicht möglich ist.
- Zum Abspeichern unveränderlicher Daten werden derzeit meist Laser-Fuse verwendet, die mithilfe eines fokussierten Laserstrahls aufgetrennt werden können. Weiterhin sind auch elektrisch programmierbare Fuses bekannt, bei denen eine Leiterbahn durch einen hohen Stromfluss zerstört wird, oder Anti- Fuses, bei denen eine isolierende Oxidschicht durch Anlegen einer Programmierspannung zerstört wird und damit leitfähig gemacht wird. Das Auftrennen der Laser-Fuse kann nur im unzersägten Zustand der integrierten Bausteine vor dem Einbau in ein Gehäuse angewendet werden, während die elektrischen Fuse auch dann programmiert werden können, wenn das Bauelement bereits in das Gehäuse eingebaut ist. In beiden Fällen wird allerdings die Information irreversibel geschrieben.
- Weiterhin sind sogenannte Flash-Zellen bekannt, mit denen veränderliche Daten so gespeichert werden können, dass sie auch nach einem Abschalten und erneutem Einschalten der integrierten Schaltung zur Verfügung stehen. Dabei wird die Information in Form von Ladungsträgern auf einer isolierten Elektrode gespeichert. Die Ladungsträger können zerstörungsfrei durch ein dielektrisches Material zu der Elektrode hin bzw. von der Elektrode weg tunneln, so dass die Flash-Speicherzelle zwischen zwei Zuständen geschaltet werden kann. Für den Programmiervorgang der Flash-Zelle sind jedoch relativ hohe Programmierspannungen erforderlich, die in der Regel mithilfe von Ladungspumpen in der integrierten Schaltung erzeugt werden müssen. Die Ladungspumpen benötigen eine große Fläche der integrierten Schaltung, was insbesondere bei einer kleinen Anzahl benötigter nichtflüchtiger Speicherzellen einen erheblichen zusätzlichen Flächenbedarf darstellt.
- Es ist Aufgabe der vorliegenden Erfindung eine nichtflüchtige Speicherzelle für eine integrierte Schaltung zur Verfügung zu stellen, die mit einem geringen Aufwand programmiert werden kann und die bei Bedarf erneut beschrieben werden kann. Weiterhin ist es Aufgabe der vorliegenden Erfindung eine nichtflüchtige Speicherzelle zur Verfügung zu stellen, die eine geringe Stromaufnahme aufweist.
- Diese Aufgabe wird durch die nichtflüchtige Speicherzelle nach Anspruch 1 gelöst.
- Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
- Erfindungsgemäß ist eine nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung vorgesehen. Die nichtflüchtige Speicherzelle umfasst ein resistives Speicherelement, das abhängig von dem gespeicherten Datum verschiedene Leitfähigkeitszustände aufweisen kann. Weiterhin ist eine Speichereinheit vorgesehen, um das gespeicherte Datum an einen integrierten Schaltkreis bereitzustellen. Die nichtflüchtige Speicherzelle umfasst weiterhin eine Ausleseinheit, die aktivierbar ist, um ein Datum abhängig von dem Leitfähigkeitszustand des Speicherelements zum Speichern in der Speichereinheit bereitzustellen. Mithilfe einer Steuereinheit wird die Ausleseinheit aktiviert, so dass das bereitzustellende Datum in der Speichereinheit gespeichert wird und um nach dem Speichern des Datum in der Speichereinheit die Ausleseeinheit zu deaktivieren, so dass das Speicherelement von der Speichereinheit getrennt wird.
- Die nichtflüchtige Speicherzelle gemäß der Erfindung hat den Vorteil, dass sie durch die Verwendung eines resistiven Speicherelementes dauerhaft Daten unabhängig von dem Anliegen einer Spannungsversorgung speichern kann, wobei das Datum durch verschiedene Leitfähigkeitszustände des resistiven Speicherelementes repräsentiert wird. Da ein in der Speicherzelle gespeichertes Datum in der Regel während der gesamten Betriebszeit der integrierten Schaltung bereitgestellt werden muss, ist eine Speichereinheit vorgesehen, in die das dem Zustand des resistiven Speicherelement entsprechende Datum gespeichert werden kann. Dies erfolgt mithilfe einer durch eine Steuereinheit gesteuerten Ausleseeinheit, die, z. B. zu Beginn des Betriebs der integrierten Schaltung, das Datum aus dem resistiven Speicherelement ausliest und in der Speichereinheit speichert und anschließend das resistive Speicherelement von der Speichereinheit trennt. Auf diese Weise kann vermieden werden, ständig einen Betriebsstrom durch das resistive Speicherelement fließen zu lassen, um deren Leitfähigkeitszustand, d.h. das darin gespeicherte Datum, zu detektieren. Ein solcher Betriebsstrom hätte eine erhöhte Leistungsaufnahme der gesamten integrierten Schaltung zur Folge, die bei der Erfindung vermieden wird.
- Vorzugsweise wird nach dem Deaktivieren der Ausleseeinheit das Speicherelement stromlos geschaltet. Auf diese Weise kann die Stromaufnahme der integrierten Schaltung reduziert werden, da kein Auslesestrom durch das resistive Speicherelement fließt, wenn die Ausleseeinheit deaktiviert ist.
- Das resistive Speicherelement kann vorzugsweise ein PMC-Bauelement (auch CB-RAM-Bauelement genannt) und/oder ein Phasenwechselbauelement aufweisen.
- Vorzugsweise weist die Ausleseeinheit einen Auswahltransistor auf, der in Reihe mit dem resistiven Speicherelement gespeichert ist. Dies stellt eine besonders einfach Weise dar, die Ausleseeinheit zu realisieren.
- Vorzugsweise ist die Speichereinheit mit zwei Invertern gebildet, deren jeweiliger Eingang mit dem Ausgang des jeweils anderen Inverter verbunden ist. Ein erster der Inverter gibt an seinem Ausgang das gespeicherte Datum und ein zweiter der Inverter gibt an seinem Ausgang ein zu dem gespeicherten Datum invertiertes Datum aus, wobei die Speichereinheit beschrieben wird, in dem an den Ausgang des ersten Inverters das zu speichernde Datum angelegt wird, so dass die Speichereinheit das angelegte Datum speichert.
- Die Ausleseeinheit kann so gestaltet sein, dass an den Ausgang des ersten Inverters bei aktivierter Ausleseeinheit ein durch den Leitfähigkeitszustand des Speicherelementes bestimmter logischer Pegel angelegt wird, um die Speichereinheit zu beschreiben. Die Ausleseeinheit kann weiterhin so gestaltet sein, dass die Speichereinheit beschrieben wird, indem an den Ausgang des zweiten Inverters ein zu dem zu speichernden Datum invertiertes Datum angelegt wird.
- Gemäß einer bevorzugten Ausführungsform der Erfindung kann das Speicherelement mit einer Programmiereinheit verbunden sein, um einen gewünschten Leitfähigkeitszustand einzustellen, so dass ein gewünschtes Datum gespeichert wird.
- Weiterhin kann eine Schreibeinheit vorgesehen sein, um bei deaktivierter Ausleseeinheit ein Datum in die Speichereinheit zu schreiben.
- Insbesondere kann die Programmiereinheit so gestaltet sein, um abhängig von einem Steuersignal einen dem in der Speichereinheit gespeicherten Datum entsprechende Leitfähigkeitszustand in dem Speicherelement einzustellen.
- Bevorzugte Ausführungsformen der Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert, in denen:
-
1 ein Schaltbild einer nichtflüchtigen Speicherzelle gemäß einer ersten Ausführungsform der Erfindung darstellt; -
2A bis2D Signalzeitdiagramme darstellen, die die Funktion der Ausleseeinheit veranschaulichen; -
3A und3B Blockschaltbilder von weiteren Ausführungsbeispielen für nichtflüchtige Speicherzellen; -
4 eine nichtflüchtige Speicherzelle gemäß einer weiteren Ausführungsform der Erfindung mit einer Programmiereinheit zum Beschreiben des resistiven Speicherelements darstellt; und -
5 eine nichtflüchtige Speicherzelle gemäß einer weiteren Ausführungsform der Erfindung mit einer Programmiereinheit und mit einer Schreibeinheit zeigt. - In
1 ist ein Schaltbild einer nichtflüchtigen Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung gemäß einer ersten Ausführungsform gezeigt. Die nicht flüchtige Speicherzelle weist ein Speicherelement1 auf, das mit einem ersten Inverter2 und einem zweiten Inverter3 aufgebaut ist. Der erste Inverter2 und der zweite Inverter3 sind gegengekoppelt, d. h. ein Eingang eines der Inverter ist jeweils mit einem Ausgang des jeweils anderen Inverters verbunden. Die Ausgänge der beiden Inverter2 ,3 stellen die Datenausgänge DATA, /DATA der Speichereinheit1 dar. Die gegengekoppelten Inverter2 ,3 bilden ein Latch, das einem (nicht gezeigten) Schaltkreis der integrierten Schaltung ein gespeichertes Datum zur Verfügung stellt. - Zum nichtflüchtigen Speichern eines Datums sind in diesem Ausführungsbeispiel zwei resistive Speicherelemente vorgesehen, wobei ein erstes resistives Speicherelement
4 über eine Ausleseeinheit6 mit dem Eingang des ersten Inverters2 und ein zweites resistives Speicherelement5 über die Ausleseinheit6 mit dem Eingang des zweiten Inverters3 gekoppelt ist. Die Ausleseeinheit6 weist einen ersten Schalttransistor7 auf, um das erste Speicherelement4 mit dem Eingang des ersten Inverters2 zu koppeln, und einen zweiten Schalttransistor8 um das zweite Speicherelement5 mit dem Eingang des zweiten Inverters3 zu koppeln. Die beiden Schalttransistoren7 ,8 werden über ein Steuersignal SET aktiviert bzw. deaktiviert, welches durch eine Steuereinheit9 bereitgestellt wird. Die Steuereinheit dient dazu, der integrierten Schaltung das gespeicherte Datum bereitzustellen, indem der Inhalt des in den Speicherelementen als Leitfähigkeitszustand gespeicherten Datum in die Speichereinheit1 geschrieben wird. - Die resistiven Speicherelemente
4 ,5 sind vorzugsweise als PMC-Bauelemente (auch CB-RAM-Bauelemente genannt) und/oder als Phasenwechsel-Bauelemente vorgesehen. Kennzeichen der resistiven Speicherelemente4 ,5 ist, dass ihr Leitfähigkeitszustand veränderlich ist, und dass dieser durch Anlegen einer elektrischen Größe zum Programmieren eingestellt werden kann. - Die resistiven Speicherelemente
4 ,5 werden beim Speichern eines Datums vorzugsweise mit zueinander komplementären Leitfähigkeitszuständen versehen, d. h. der Leitfähigkeitszustand des ersten Speicherelements4 wird hoch und der Leitfähigkeitszustand des zweiten Speicherelements niedrig eingestellt, um z.B. eine logische „0" zu speichern, und entsprechend umgekehrt, um eine logische „1" zu speichern. - Die Speichereinheit
1 wird beschrieben, indem die Schalttransistoren7 ,8 aktiviert (geschlossen) werden, so das der Ausgang des ersten Inverters2 über den durchgeschalteten zweiten Schalttransistor8 und über das zweite Speicherelement5 mit einem Massepotential bzw. einem Potential, dass einer „logischen 0" entspricht, verbunden wird. Der Ausgang des zweiten Inverters3 ist dann über den ersten Schalttransistor7 und über das erste Speicherelement 4ebenfalls mit dem Massepotential GND verbunden. - Nach dem Einschalten der Versorgungsspannung an der integrierten Schaltung, die die nichtflüchtige Speicherzelle gemäß
1 aufweist, befindet sich die Speichereinheit in einen unbestimmten Zustand, d.h. entweder ist eine logische „0" oder eine logische „1" gespeichert. Die Steuereinheit9 aktiviert nun die Ausleseeinheit6 , so dass die Schalttransistoren7 ,8 durchgeschaltet werden und die Ausgänge der Inverter über das jeweilige Speicherelement4 ,5 mit dem Massepotential verbunden wird. Das Speicherelement4 ,5 mit dem niedrigeren Widerstandswert zieht nun den entsprechenden Ausgang der Speichereinheit stärker in Richtung des Massepotentials GND als das Speicherelement4 ,5 mit dem höheren Widerstandswert. Es ergibt sich ein Schaltverhalten, das in den Signalzeitdiagrammen der2 dargestellt ist. Dabei zeigt2A den Stromverlauf des Versorgungsstroms für die nichtflüchtige Speicherzelle, die2B die Signalverläufe an den Ausgängen der Speichereinheit; die2C den Signalverlauf des Steuersignals SET und2D den Spannungsverlauf beim Einschalten der integrierten Schaltung. - Die gezeigten Signalverläufe beschreiben einen Fall, bei dem die Speichereinheit
1 unmittelbar mit dem Einschalten der integrierten Schaltung, d. h. bei Anlegen der Versorgungsspannung entsprechend der Leitfähigkeitszustände der Speicherelemente4 ,5 programmiert werden. Die Versorgungsspannung Vint wird während der Einschaltphase von 0 Volt auf den Endwert (hier 1,8 Volt) hochgefahren. Im gezeigten Beispiel weist das erste resistive Speicherelement4 einen kleinen Widerstandswert Rcell0 (z. B. 10 kΩ) und das zweite Speicherelement5 den großen Widerstandswert Rcell1 (z. B. 1 MΩ) auf. Beim Erreichen eines bestimmten Spannungswertes der Versorgungsspannung Vint kippt das Latch in den vorgegebenen Zustand hier DATA=1 und /DATA=0. Der Versorgungsstrom steigt mit der Versorgungsspannung an. Der Strom ergibt sich aus dem Widerstandswert des zweiten Speicherelementes und der Spannung am Ausgang des ersten Inverters2 . Der Versorgungsstrom wird durch das Deaktivieren der Ausleseeinheit6 durch die Steuereinheit9 im Wesentlichen auf 0 reduziert, da die Speichereinheit1 zum Speichern des Datum im Wesentlichen keinen Strom benötigt. - In
3A und3B sind weitere Ausführungsbeispiele für eine nichtflüchtige Speicherzelle gemäß der Erfindung dargestellt. Die beiden dargestellten Ausführungsbeispiele unterscheiden sich von der Ausführungsform der1 dadurch, dass nur ein resistives Speicherelement zum Speichern des Datums notwendig ist. Die Ausführungsform der3A unterscheidet sich von der Ausführungsform der1 dadurch, dass anstelle des ersten resistiven Speicherelementes4 ein Referenzwiderstandselement10 vorgesehen ist, dass einen festgelegten Widerstandswert Rref aufweist. Der festgelegte Widerstandswert Rref entspricht im Wesentlichen einem Widerstandswert, der zwischen den Widerstandswert der Leitfähigkeitszustände des zweiten resistiven Speicherelements liegt. Je nach dem, ob der Widerstandswert Rcell1 des Zustandes des zweiten resistiven Speicherelementes5 größer oder kleiner ist, als der Widerstandswert Rref des Referenzwiderstandselementes10 wird, die Speichereinheit1 entsprechend mit einer logischen "0" oder einer logischen „1" beschrieben, wenn die Ausleseeinheit6 aktiviert ist. - Die Ausführungsform der
3B vereinfacht die Ausführungsform der3A dadurch, dass das Referenzwiderstandselement10 in dem Kanalwiderstand des ersten Schalttransistors6 integriert wird. D.h. der erste Schalttransistor6 ist so dimensioniert, dass im aktivierten Zustand der Durchlasswiderstandswert dem Widerstandswert des Referenzwiderstandbauelementes10 der3A entspricht. - Eine weitere Ausführungsform der Erfindung ist in
4 dargestellt. Die4 stellt eine Weiterbildung der Ausführungsform der1 dar. Zusätzlich zu den Elementen der Ausführungsform der1 ist eine Programmiereinheit11 vorgesehen, die einen ersten Programmiertransistor12 und einen zweiten Programmiertransistor13 aufweist. Die Programmiereinheit11 ist vorgesehen, um die resistiven Speicherelemente4 ,5 in geeigneter Weise zu programmieren, was üblicherweise durch Anlegen einer geeigneten Programmierspannung VPROG erfolgt. Das Programmieren der Speicherelemente4 ,5 erfolgt gemäß Programmiersteuersignalen PROG0, PROG1, die von der Steuereinheit9 bereitgestellt werden können. In einer weiteren Ausführungsform kann die Funktion der Programmiertransistoren12 ,13 auch durch die Schalttransistoren7 ,8 übernommen werden, wobei dazu an den Ausgängen der Speichereinheit1 die entsprechende Programmierspannung angelegt werden muss. - Beim Abspeichern veränderlicher Größen (z. B. ein Zählerstand) kann sich der Zustand der Speichereinheit, d. h. das gespeicherte Datum, während des Betriebs der integrierten Schaltung ändern, indem es durch den Schaltkreis in der integrierten Schaltung mit einem anderen Datum beschrieben wird. In
5 ist eine Ausführungsform gezeigt, die es ermöglicht, einen geänderten Zustand der Speichereinheit1 per manent zu speichern, so dass dieser nach einem Abschalten der Versorgungsspannung und einem erneuten Einschalten weiterhin zur Verfügung steht. Dazu ist eine Schreibeinheit14 vorgesehen, die gesteuert durch die Steuereinheit9 kurz vor dem Ausschalten der Betriebsspannung das Datum aus der Speichereinheit1 ausliest und vorzugsweise bei deaktivierter Ausleseeinheit6 die Programmiersteuerbefehle Prog1, Prog2 für die Programmiereinheit11 so generiert, dass die Leitfähigkeitszustände der resistiven Speicherelemente4 ,5 so eingestellt werden, dass diese bei einem Auslesen über die Ausleseeinheit6 in der Speichereinheit1 zum Speichern des zuvor ausgelesenen Datum führen. Da die Leitfähigkeitszustände ohne Anliegen der Betriebsspannung in den resistiven Speicherelementen4 ,5 gespeichert werden, kann somit eine nichtflüchtige Speicherzelle bereitgestellt werden, die zum einen in Form eines herkömmlichen Registerspeichers in der integrierten Schaltung betrieben werden kann und zum anderen den gespeicherten Zustand permanent speichert, da dieser z. B. kurz vor dem Ausschalten der Betriebsspannung in die resistiven Speicherelemente gespeichert wird. Die Programmiereinheit11 , die Schreibeinheit14 , sowie die Ausleseeinheit6 werden durch die Steuereinheit9 gesteuert. Die Steuereinheit9 kann nach dem Einschalten der Betriebsspannung der integrierten Schaltung unmittelbar das oder die resistiven Speicherelemente4 ,5 wie oben in Verbindung mit2 beschrieben wurde, auslesen und den entsprechenden Zustand in der Speichereinheit1 speichern. Im Falle der Ausführungsform der5 kann der aktuell in der Speichereinheit1 gespeicherte Zustand in regelmäßigen Zeitabständen oder zu festgelegten Zeitpunkten in das resistive Speicherelement5 speichern, um das in der Speichereinheit1 gespeicherte Datum sicher zu speichern. -
- 1
- Speichereinheit
- 2
- Erster Inverter
- 3
- Zweiter Inverter
- 4
- Erstes Speicherelement
- 5
- Zweites Speicherelement
- 6
- Ausleseeinheit
- 7
- Erster Schalttransistor
- 8
- Zweiter Schalttransistor
- 9
- Steuereinheit
- 11
- Programmiereinheit
- 12
- Erster Programmiertransistor
- 13
- Zweiter Programmiertransistor
- 14
- Schreibeinheit
Claims (10)
- Nichtflüchtige Speicherzelle zum Speichern eines Datum in einer integrierten Schaltung umfassend: ein resistives Speicherelement (
4 ,5 ), das abhängig von dem gespeicherten Datum verschiedene Leitfähigkeitszustände aufweisen kann; eine Speichereinheit (1 ) zum Bereitstellen des gespeicherten Datum an einen integrierten Schaltkreis; eine Ausleseeinheit (6 ), die aktivierbar ist, um ein Datum abhängig von dem Leitfähigkeitszustand des Speicherelements (4 ,5 ) zum Speichern in der Speichereinheit (1 ) bereitzustellen, eine Steuereinheit (9 ), um die Ausleseeinheit (6 ) zu aktivieren, so dass das bereitzustellende Datum in der Speichereinheit gespeichert wird, und um nach dem Speichern des Datum in der Speichereinheit (1 ) die Ausleseeinheit (6 ) zu deaktivieren, so dass das Speicherelement (4 ,5 ) von der Speichereinheit (1 ) getrennt wird. - Speicherzelle nach Anspruch 1, wobei die Steuereinheit (
9 ) so gestaltet ist, um bei Deaktivieren der Ausleseeinheit (6 ) das Speicherelement (4 ,5 ) stromlos zu schalten. - Speicherzelle nach Anspruch 1 oder 2, wobei das Speicherelement (
4 ,5 ) ein PMC-Bauelement und/oder ein Phasenwechsel-Bauelement aufweist. - Speicherzelle nach einem der Ansprüche 1 bis 3, wobei die Ausleseeinheit (
6 ) einen Auswahltransistor (7 ,8 ) aufweist, der in Reihe mit dem resistiven Speicherelement (4 ,5 ) geschaltet ist. - Speicherzelle nach einem der Ansprüche 1 bis 4, wobei die Speichereinheit zwei Inverter (
2 ,3 ) aufweist, deren jeweiliger Eingang mit dem Ausgang des jeweils anderen Inverter (2 ,3 ) verbunden ist, wobei ein erster der Inverter (2 ) an seinem Ausgang das gespeicherte Datum und ein zweiter der Inverter (3 ) an seinem Ausgang ein zu dem gespeicherten Datum invertiertes Datum ausgeben, wobei die Speichereinheit (1 ) beschrieben wird, indem an den Ausgang des ersten Inverters das zu speichernde Datum angelegt wird, so dass die Speichereinheit (1 ) das angelegte Datum speichert. - Speicherzelle nach Anspruch 5, wobei die Ausleseeinheit an den Ausgang des ersten Inverters bei aktivierter Ausleseeinheit ein durch den Leitfähigkeitszustand des Speicherelementes (
4 ,5 ) bestimmter logischer Pegel anlegt, um die Speichereinheit zu beschreiben. - Speicherzelle nach einem der Ansprüche 5 und 6, wobei die Ausleseeinheit so gestaltet ist, dass die Speichereinheit (
1 ) beschrieben wird, indem an den Ausgang des zweiten Inverters (3 ) ein zu dem zu speichernden Datum invertiertes Datum angelegt wird. - Speicherzelle nach einem der Ansprüche 1 bis 7, wobei das Speicherelement mit einer Programmiereinheit (
11 ) verbunden ist, um einen gewünschten Leitfähigkeitszustand entsprechend einem gewünschten Datum einzustellen. - Speicherzelle nach Anspruch 8, wobei eine Schreibeinheit (
14 ) vorgesehen ist, um bei deaktivierter Ausleseeinheit (6 ) ein Datum in die Speichereinheit (1 ) zu schreiben. - Speicherzelle nach Anspruch 9, wobei die Programmiereinheit (
11 ) so gestaltet ist, um abhängig von einem Steuersignal einen dem in der Speichereinheit (1 ) gespeicherten Datum entsprechenden Leitfähigkeitszustand in dem Speicherelement (4 ,5 ) einzustellen.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005001667A DE102005001667B4 (de) | 2005-01-13 | 2005-01-13 | Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung |
US11/332,768 US7495945B2 (en) | 2005-01-13 | 2006-01-13 | Non-volatile memory cell for storage of a data item in an integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005001667A DE102005001667B4 (de) | 2005-01-13 | 2005-01-13 | Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005001667A1 true DE102005001667A1 (de) | 2006-07-27 |
DE102005001667B4 DE102005001667B4 (de) | 2011-04-21 |
Family
ID=36650288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005001667A Expired - Fee Related DE102005001667B4 (de) | 2005-01-13 | 2005-01-13 | Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung |
Country Status (2)
Country | Link |
---|---|
US (1) | US7495945B2 (de) |
DE (1) | DE102005001667B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015104297A1 (fr) * | 2014-01-10 | 2015-07-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Memoire munie de cellules de memoire volatile et non volatile associees |
WO2015104299A1 (fr) * | 2014-01-10 | 2015-07-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede et circuit pour programmer des cellules de memoire non volatile d'une matrice memoire volatile/non volatile |
CN109766644A (zh) * | 2019-01-16 | 2019-05-17 | 杭州电子科技大学 | 三值忆感器的电路模型 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7760538B1 (en) * | 2008-03-04 | 2010-07-20 | Xilinx, Inc. | Non-volatile SRAM cell |
US7796417B1 (en) * | 2008-04-14 | 2010-09-14 | Altera Corporation | Memory circuits having programmable non-volatile resistors |
US8947913B1 (en) | 2010-05-24 | 2015-02-03 | Adesto Technologies Corporation | Circuits and methods having programmable impedance elements |
FR2970592B1 (fr) * | 2011-01-19 | 2013-02-15 | Centre Nat Rech Scient | Cellule mémoire volatile/non volatile programmable |
FR2970593B1 (fr) | 2011-01-19 | 2013-08-02 | Centre Nat Rech Scient | Cellule mémoire volatile/non volatile compacte |
FR2970589B1 (fr) | 2011-01-19 | 2013-02-15 | Centre Nat Rech Scient | Cellule mémoire volatile/non volatile |
FR2976711B1 (fr) | 2011-06-15 | 2014-01-31 | Centre Nat Rech Scient | Cellule memoire avec memorisation volatile et non volatile |
FR2976712B1 (fr) | 2011-06-15 | 2014-01-31 | Centre Nat Rech Scient | Element de memoire non-volatile |
JP5597169B2 (ja) * | 2011-07-28 | 2014-10-01 | 株式会社東芝 | 半導体集積回路、プロセッサ |
TW201320079A (zh) * | 2011-11-08 | 2013-05-16 | Ind Tech Res Inst | 非揮發性隨機存取記憶體及其操作方法 |
FR2990089B1 (fr) * | 2012-04-27 | 2014-04-11 | Commissariat Energie Atomique | Dispositif logique reprogrammable resistant aux rayonnements. |
CN105190761A (zh) | 2013-03-27 | 2015-12-23 | 惠普发展公司,有限责任合伙企业 | 基于非易失性存储器的同步逻辑 |
FR3004576B1 (fr) | 2013-04-15 | 2019-11-29 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Cellule memoire avec memorisation de donnees non volatile |
FR3004577A1 (de) | 2013-04-15 | 2014-10-17 | Commissariat Energie Atomique | |
FR3008219B1 (fr) | 2013-07-05 | 2016-12-09 | Commissariat Energie Atomique | Dispositif a memoire non volatile |
JP6306466B2 (ja) * | 2014-07-31 | 2018-04-04 | 株式会社フローディア | 不揮発性sramメモリセル、および不揮発性半導体記憶装置 |
US9851738B2 (en) * | 2015-08-13 | 2017-12-26 | Arm Ltd. | Programmable voltage reference |
US9786370B2 (en) * | 2016-02-23 | 2017-10-10 | Arm Ltd. | CES-based latching circuits |
WO2017196369A1 (en) | 2016-05-13 | 2017-11-16 | Adesto Technologies Corporation | Static random access memories with programmable impedance elements and methods and devices including the same |
JP6753138B2 (ja) * | 2016-05-16 | 2020-09-09 | ソニー株式会社 | 半導体回路、駆動方法、および電子機器 |
JP2024020689A (ja) * | 2022-08-02 | 2024-02-15 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置 |
WO2024038676A1 (ja) * | 2022-08-17 | 2024-02-22 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6728148B2 (en) * | 2001-08-29 | 2004-04-27 | Matsushita Electric Industrial Co., Ltd. | Programmed value determining circuit, semiconductor integrated circuit device including the same, and method for determining programmed value |
US20040257113A1 (en) * | 2002-11-01 | 2004-12-23 | Matsushita Electric Industrial Co., Ltd. | Method of driving a non-volatile flip-flop circuit using variable resistor elements |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6711052B2 (en) * | 2002-06-28 | 2004-03-23 | Motorola, Inc. | Memory having a precharge circuit and method therefor |
US6721220B2 (en) * | 2002-07-05 | 2004-04-13 | T-Ram, Inc. | Bit line control and sense amplification for TCCT-based memory cells |
US6674679B1 (en) * | 2002-10-01 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having equi-potential isolation |
US6735113B2 (en) * | 2002-10-15 | 2004-05-11 | T-Ram, Inc. | Circuit and method for implementing a write operation with TCCT-based memory cells |
US6937509B2 (en) * | 2003-09-08 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Data storage device and method of forming the same |
US6999366B2 (en) * | 2003-12-03 | 2006-02-14 | Hewlett-Packard Development Company, Lp. | Magnetic memory including a sense result category between logic states |
US7130235B2 (en) * | 2004-09-03 | 2006-10-31 | Hewlett-Packard Development Company, L.P. | Method and apparatus for a sense amplifier |
-
2005
- 2005-01-13 DE DE102005001667A patent/DE102005001667B4/de not_active Expired - Fee Related
-
2006
- 2006-01-13 US US11/332,768 patent/US7495945B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6728148B2 (en) * | 2001-08-29 | 2004-04-27 | Matsushita Electric Industrial Co., Ltd. | Programmed value determining circuit, semiconductor integrated circuit device including the same, and method for determining programmed value |
US20040257113A1 (en) * | 2002-11-01 | 2004-12-23 | Matsushita Electric Industrial Co., Ltd. | Method of driving a non-volatile flip-flop circuit using variable resistor elements |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015104297A1 (fr) * | 2014-01-10 | 2015-07-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Memoire munie de cellules de memoire volatile et non volatile associees |
WO2015104299A1 (fr) * | 2014-01-10 | 2015-07-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede et circuit pour programmer des cellules de memoire non volatile d'une matrice memoire volatile/non volatile |
FR3016465A1 (de) * | 2014-01-10 | 2015-07-17 | Commissariat Energie Atomique | |
FR3016466A1 (de) * | 2014-01-10 | 2015-07-17 | Commissariat Energie Atomique | |
EP3092647B1 (de) * | 2014-01-10 | 2019-04-10 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Speicher mit zugehörigen flüchtigen und nichtflüchtigen speicherzellen |
CN109766644A (zh) * | 2019-01-16 | 2019-05-17 | 杭州电子科技大学 | 三值忆感器的电路模型 |
CN109766644B (zh) * | 2019-01-16 | 2022-12-09 | 杭州电子科技大学 | 三值忆感器的电路模型 |
Also Published As
Publication number | Publication date |
---|---|
DE102005001667B4 (de) | 2011-04-21 |
US7495945B2 (en) | 2009-02-24 |
US20060181916A1 (en) | 2006-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005001667B4 (de) | Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung | |
DE69500010T2 (de) | Source programmierter nichtflüchtiger Flip-Flop für Speicherredundanzschaltung | |
DE19983565B4 (de) | Interner Auffrisch-Modus für eine Flash-Speicherzellenmatrix | |
DE102006000618A1 (de) | Speichervorrichtung | |
DE69200318T2 (de) | Leseschaltkreis für redundante Schmelzsicherung für integrierten Speicher. | |
DE102006017480B4 (de) | Schaltungsanordnung mit einer nicht-flüchtigen Speicherzelle und Verfahren | |
DE3203825A1 (de) | Signalverarbeitungsschaltung | |
DE10238782A1 (de) | Dünnfilm-Magnetspeichervorrichtung mit Redundanzreparaturfunktion | |
DE10200671A1 (de) | Halbleitereinrichtung mit elektrischem Schmelzverbindungselement | |
DE69028169T2 (de) | Null-Ruheleistung aufweisende, strahlungsfeste Speicherredundanzschaltung | |
EP1794758B1 (de) | Nicht-flüchtiges speicherelement | |
DE102021110976A1 (de) | Nichtflüchtige speicherschaltung und verfahren | |
DE102005019587A1 (de) | Fuse-Speicherzelle mit verbessertem Schutz gegen unberechtigten Zugriff | |
DE10032274A1 (de) | Integrierte Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt | |
DE112007002700B4 (de) | Schaltungsanordnung, umfassend ein Speicherzellenfeld, und Verfahren zu deren Betrieb | |
DE102006046089B3 (de) | Speicherelement und Verfahren zum Betreiben eines Speicherelementes | |
DE102005009050B4 (de) | Differentielle Ausleseschaltung für Fuse-Speicherzellen | |
DE2609714A1 (de) | Speicherzellenanordnung | |
DE102004010838B4 (de) | Verfahren zum Bereitstellen von Adressinformation über ausgefallene Feldelemente und das Verfahren verwendende Schaltung | |
DE102007006340A1 (de) | Elektrische Sicherungsschaltung | |
EP0965995A2 (de) | Schaltungsanordnung und Verfahren zur automatischen Erkennung und Beseitigung von Wortleitungs-Bitleitungs-Kurzschlüssen | |
DE102004055466B4 (de) | Einrichtung und Verfahren zum Messen von Speicherzell-Strömen | |
DE10211932B4 (de) | Schaltungsanordnung zum Auslesen, Bewerten und Wiedereinlesen eines Ladungszustandes in eine Speicherzelle | |
EP0945872B1 (de) | Verfahren zur Programmierung einer Festwert-Speicherzellenanordnung | |
EP0404995B1 (de) | Integrierte Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20110722 |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |