DE102004022618A1 - Verfahren zur Herstellung einer Speicherzelle auf einem Substrat sowie eine Speicherzelle - Google Patents

Verfahren zur Herstellung einer Speicherzelle auf einem Substrat sowie eine Speicherzelle Download PDF

Info

Publication number
DE102004022618A1
DE102004022618A1 DE102004022618A DE102004022618A DE102004022618A1 DE 102004022618 A1 DE102004022618 A1 DE 102004022618A1 DE 102004022618 A DE102004022618 A DE 102004022618A DE 102004022618 A DE102004022618 A DE 102004022618A DE 102004022618 A1 DE102004022618 A1 DE 102004022618A1
Authority
DE
Germany
Prior art keywords
layer
memory
insulating layer
masking
storage areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004022618A
Other languages
English (en)
Other versions
DE102004022618B4 (de
Inventor
Ralf Dr. Symanczyk
Thomas Dr. Happ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004022618A priority Critical patent/DE102004022618B4/de
Publication of DE102004022618A1 publication Critical patent/DE102004022618A1/de
Application granted granted Critical
Publication of DE102004022618B4 publication Critical patent/DE102004022618B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Speicherzelle (1) in einem Substrat (10) mit folgenden Schritten: DOLLAR A a) Anordnen eines Kanalbereichs (3), in dem ein Ladungsträgerkanal ausbildbar ist, in dem Substrat (10); DOLLAR A b) Anordnen einer ersten Isolationsschicht (11) an dem Kanalbereich (3) des Substrats (10); DOLLAR A c) Aufbringen einer nanoporösen Maskierungsschicht (12), die Porenöffnungen (13) aufweist; DOLLAR A d) Einbringen eines Speichermaterials (14) in die Porenöffnungen (13); DOLLAR A e) selektives Entfernen der Maskierungsschicht (12), so dass das eingebrachte Speichermaterial als nanopunktförmige Speicherbereiche auf der ersten Isolationsschicht (11) verbleibt; DOLLAR A f) Aufbringen einer zweiten Isolationsschicht (15) auf die erste Isolationsschicht (11) und zwischen die Speicherbereiche, so dass die Speicherbereiche im Wesentlichen vollständig voneinander isoliert sind.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer nicht-flüchtigen Speicherzelle in einem Substrat.
  • Nicht-flüchtige Speicher werden heutzutage häufig mit sogenannten Flash-Speicherzellen aufgebaut, die eine Speicherschicht aufweisen, in die Ladung eingebracht oder entfernt werden kann. Die Speicherschicht ist üblicherweise durch eine Isolierschicht von einem Kanalbereich getrennt, aus dem Ladungsträger durch die Isolierschicht durch Tunneleffekte in die Speicherschicht gebracht werden können oder aus der Speicherschicht durch die Isolierschicht z.B. aufgrund des Fowler-Nordheim-Tunneleffektes entfernt werden können. Bei solchen Speicherzellen können im Laufe der Zeit Degradationseffekte in der Isolierschicht auftreten, durch die Leckströme zwischen Speicherschicht und Kanalbereich entstehen können. Dadurch wird die Zeitdauer, während der die Zelle die Information hält, begrenzt.
  • Eine Möglichkeit, Fehler aufgrund solcher Degradationseffekte zu vermeiden, besteht darin, die Speicherschicht in Form von Nanokristallen auszubilden, die voneinander isoliert ausgebildet sind. Dies ist beispielsweise aus den Druckschriften S. Tiwari et al., „A silicon nanocrystal based memory", Appl. Phys. Lett. 68, Seite 1377–1379, 1996, David Lammers, EE Times, March 31, 2003 „Moto lab builds 4-Mbit ,nanocrystal' memory" und R. Ohba et al., „Non-volatile Si Quantum Memory with Self-Aligned Doubly-Stacked Dots", IEEE Trans. El. Dev. 49, Seite 1392–1398, 2002 bekannt.
  • Eine entscheidende Schwierigkeit hierbei ist allerdings die Herstellung von dielektrischen Schichten mit eingebetteten Nanokristallen, die eine hinreichend hohe Dichte und eine möglichst homogene Größenverteilung aufweisen und wobei die Nanokristalle ausreichend voneinander elektrisch isoliert sind. Diese Eigenschaften sind erforderlich, um Speicherzellen zu erhalten, die möglichst zuverlässig skalierbar sind und eine hohe Datenhaltezeit und homogene Speicherzelleneigenschaften auch in größeren Speicherfeldern gewährleisten.
  • Aus der Druckschrift M. Ostraat et al., „Synthesis and characterization of aerosol silicon nanocrystal non-volatile floating gate memory devices", Appl. Phys. Lett. 68, Seite 433–435, 2001 ist ein Herstellungsverfahren für eine nichtflüchtige Speicherzelle mit Nanokristallstrukturen bekannt, bei der die Nanokristalle aus einem Aerosol abgeschieden werden, um Nanokristalle mit einer homogenen Verteilung möglichst gleicher Größe zu schaffen.
  • Aus J. von Borany et al., „Memory properties of Si implanted gate oxides: from MOS capacitors to nvSRAM", Solid-State Electronics 46, Seite 1729–1737, 2002 ist bekannt, die Isolierschicht aus Siliziumdioxid auszubilden und Silizium durch ein geeignetes Verfahren, z.B. Implantation, in das Siliziumdioxid einzubringen, um ein siliziumreiches Oxid (SRO) zu schaffen.
  • Aus den Druckschriften M. Rosmeulen et al., „Electrical characterization of Silicon-Rich Oxide Based Memory Cells Using Pulsed Current-Voltage Techniques", ESSDERC 2002, Seite 471–474, und M. Saitoh et al., „"Large Memory Window and long charge retention time in ultranarrow-channel silicon float-ing-dot memory", Appl. Phys. Lett. 82, Seite 1787–1789, 2003 sind die Herstellung solcher Speicherzellen mit verschiedenen CVD-Abscheidungen bekannt.
  • Die Druckschriften J. Heitmann et al, „Site controlled nc-Si synthesis by SiO/SiO2 superlattices", J. Noncryst. Solids 299–302, Seite 1075–1078, 2002 und M. Zacharias et al., „Site controlled highly luminescent silicon nanocrystals: A SiO/SiO2 superlattice approach", Appl. Phys. Lett 80, Seite 661–663, 2002 betreffen die Disproportionierung von SiO-Schichten in einem SiO/SiO2-Übergitter.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer nicht flüchtigen Speicherzelle zur Verfügung zu stellen, mit der auf einfache Weise eine Speicherzelle mit guter Skalierbarkeit, sehr langer Datenhaltezeit und homogenen Zelleigenschaften in größeren Speicherfeldern erreicht werden kann.
  • Diese Aufgabe wird durch das Verfahren zur Herstellung einer Speicherzelle gemäß Anspruch 1 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Erfindungsgemäß ist ein Verfahren zur Herstellung einer Speicherzelle in einem Substrat vorgesehen. Dazu wird ein Kanalbereich in dem Substrat angeordnet, in dem ein Ladungsträgerkanal ausbildbar ist. Eine erste Isolationsschicht wird an dem Kanalbereich des Substrats angeordnet und eine nanoporöse Maskierungsschicht, die Porenöffnungen aufweist, aufgebracht. In die Porenöffnungen wird anschließend ein speicherfähiges Material eingebracht. Die Maskierungsschicht wird selektiv entfernt, so dass das eingebrachte speicherfähige Material als nanopunktförmige Speicherbereiche auf der ersten Isolationsschicht verbleibt. Eine zweite Isolationsschicht wird auf die erste Isolationsschicht und zwischen die Speicherbereiche aufgebracht, so dass die Speicherbereiche im Wesentlichen voneinander elektrisch isoliert sind.
  • Das erfindungsgemäße Verfahren betrifft ein Ausbilden von nanokristallinen Speicherbereichen mithilfe eines Herstellungsverfahrens für Nanodots. Zur Herstellung der nanopunktförmigen Schicht wird eine nanoporöse Maskierungsschicht als Maske für die folgende Abscheidung des ladungsträgerspeichernden Materials abgeschieden. Der Vorteil dieses Herstellungsverfahrens besteht darin, dass für diese Technik nur CMOS-kompatible Materialien und Prozesse verwendet werden müssen. Das Material für die Nanopunkte kann nahezu beliebig gewählt sein und jedes flächig abscheidbare Material umfassen. Somit sind vielfältige Materialkombinationen von Isolationsschicht und Nanopunkte realisierbar. Insbesondere sind auch als Speichermaterialien metallische Materialien verwendbar. Somit ergibt sich die Möglichkeit, durch Auswählen von geeigneten Materialien die elektrischen Eigenschaften einer so gebildeten Speicherzelle zu optimieren.
  • Ein weiterer Vorteil besteht darin, dass im Gegensatz zum Implantationsverfahren eine exakte Einstellung des Abstandes der Nanopunkte von dem Kanalbereich möglich ist. Diese Einstellung erfolgt über die Dicke der ersten Isolationsschicht. Zudem wird eine enge Verteilung des Abstands der einzelnen Nanopunkte untereinander durch die Selbstorganisation der Porenöffnungen in der nanoporösen Maskierungsschicht in einem relativ ungestörten Gitter erzielt. Dies wiederum ermöglicht es, die Kopplung der Nanopunkte untereinander einzustellen und z.B. unerwünschte Effekte, wie laterale Wechselwirkungen der gespeicherten Ladungsträger zu kontrollieren.
  • Gemäß einer bevorzugten Ausführungsform kann vorgesehen sein, dass die nanoporöse Maskierungsschicht aufgebracht wird, indem zunächst ein Maskierungsmaterial aufgebracht wird und anschließend das Maskierungsmaterial elektrochemisch geätzt wird, um Porenöffnungen zu bilden, die das Maskierungsmaterial durchdringen. Dem Verfahren liegt der Effekt zugrunde, dass durch anodische Oxidation des Maskierungsmaterials selbststrukturierte Porenöffnungen in dem Maskierungsmaterial erzeugt werden und somit das Maskierungsmaterial eine Maske für eine nachfolgende Abscheidung des Speichermaterials in die Porenöffnungen dienen kann. Insbesondere wird beim elektrochemischen Ätzen das Maskierungsmaterial mithilfe eines Ätzmittels unter Anlegen einer elektrischen Spannung oxidiert.
  • Das Ätzen kann mit Hilfe der Ätzmittel Oxalsäure und/oder Schwefelsäure durchgeführt werden. Die Maskierungsschicht enthält vorzugsweise Aluminium. Dies hat den Vorteil, dass Materialien und Prozesse verwendet werden können, die mit der CMOS-Technologie kompatibel sind und somit eine gemeinsame Integration von mit dem Verfahren hergestellten Speicherzellen und CMOS-Logikschaltungen möglich ist.
  • Mindestens einer der Parameter, nämlich Dicke der Maskierungsschicht, Ätzzeit, chemische Konzentration des Ätzmittels und angelegte Spannung sind so gewählt, dass lateral voneinander getrennte Porenöffnungen mit den gewünschten Porendurchmessern im Bereich weniger Nanometer entstehen.
  • Vorzugsweise wird der Schritt des Aufbringens der zweiten Isolationsschicht auf die erste Isolationsschicht mit den Speicherbereichen so durchgeführt, dass die Speicherbereiche vollständig von der zweiten Isolationsschicht bedeckt sind.
  • Gemäß einer weiteren Ausführungsform können mehrere Lagen der nanopunktförmigen Speicherbereiche hergestellt werden, indem die Schritte des Anordnens der ersten Isolationsschicht, des Aufbringens der nanoporösen Maskierungsschicht, des Einbringens des Speichermaterials, des selektiven Entfernens der Maskierungsschicht und des Aufbringens der zweiten Isolationsschicht mehrfach durchgeführt werden. Auf diese Weise können mehrlagige nanopunktförmige Schichten hergestellt werden, wodurch die effektive Dichte der Nanopunkte erhöht wird und zusätzliche Coulomb-Blockadeeffekte zur Verbesserung der Datenhaltezeit genutzt werden können. Zudem können in den einzelnen Schichten unterschiedliche Materialkombinationen verwendet werden, um die elektrischen Eigenschaften der Speicherzelle einzustellen.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Speicherzelle vorgesehen, die nach dem oben beschriebenen Verfahren herstellbar ist.
    •
  • Bevorzugte Ausführungsformen der Erfindung werden nachfolgend mit Bezug auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 einen Querschnitt durch eine Speicherzelle mit nanokristallinen Speicherbereichen;
  • 2a bis 2h die Verfahrensstände eines Herstellungsverfahrens für eine Speicherzelle gemäß einer bevorzugten Ausführungsform der Erfindung, und
  • 3a bis 3c einzelne Verfahrensstände gemäß dem Herstellungsverfahren weiterer Ausführungsformen.
  • In 1 ist eine nicht-flüchtige Speicherzelle 1 dargestellt, die in/auf einem Substrat 2 angeordnet ist und die einen Kanalbereich 3 aufweist, der sich zwischen einem Source-Bereich 4 und einem Drain-Bereich 5 befindet. Über dem Kanalbereich 3 ist ein Tunneldielektrikum 6 in Form einer ersten Isolationsschicht aufgebracht. Auf dem Tunneldielektrikum 6 befinden sich Nanopunkte aus dem Speichermaterial zwischen denen und auf denen ein zweiter Isolationsbereich 8 als Steuerdielektrikum aufgebracht ist. Auf dem Steuerdielektrikum befindet sich eine Gate-Elektrode 9, die zum Programmieren der so aufgebauten nicht-flüchtigen Speicherzelle 1 dient.
  • Die Nanopunkte stellen die Speicherbereiche innerhalb eines durch die erste Isolationsschicht 6 und die zweite Isolationsschicht 8 gebildeten Isolationsbereichs dar und können aus leitfähigen, halbleitenden oder auch isolierendem Material mit Trappingeigenschaften bestehen. Die Nanopunkte können aus metallischem Material oder einem Halbleitermaterial gebildet sein. Sie können auch als amorphe Nanopunkte aus Isolatormaterial mit einer hinreichend hohen Anzahl von Trappingzentren (SiN, Al2O3) gebildet werden. Die Nanopunkte 7 sind im Wesentlichen in einer zum Kanalbereich 3 parallel verlaufenden Ebene angeordnet und sollen eine hinreichend hohe Dichte mit möglichst homogener Größenverteilung, ausreichender elektrischer Isolation zwischen den Nanopunkte und gleichmäßiger Verteilung in der Ebene aufweisen, um eine Speicherzelle mit möglichst geeigneten elektrischen Eigenschaften zu schaffen.
  • In den 2a bis 2h wird ein Herstellungsverfahren für eine solche Speicherzelle vorgeschlagen, mit denen sich Nanokristalle möglichst gleicher Größe und in einer gleichmäßigen Verteilung des Speicherbereichs über einem Kanalbereich einer nicht-flüchtigen Speicherzelle anordnen lassen. Bei dem Verfahrensstand, der in 2a dargestellt ist, ist ein Substrat 10 zur Verfügung gestellt, das in geeigneter Weise vorprozessiert ist, d.h. in das die entsprechenden Source- und Drain-Bereiche, sowie der Kanalbereich, durch geeignete Dotierung bzw. Ätzungen eingebracht sind. Zur Einfachheit der Darstellungen sind diese Bereiche nicht weiter dargestellt.
  • Auf der Substratoberfläche wird anschließend gemäß 2b eine erste Isolationsschicht 11 über dem Kanalbereich aufgebracht, wobei die erste Isolationsschicht 11 als Tunneldielektrikum dient. Geeignete Materialien zur Ausbildung einer ersten Isolationsschicht sind beispielsweise SiO2, sogenannte high-K-Materialien, Si3N4 und dgl. Das Aufbringen der ersten Isolationsschicht 11 kann durch Abscheidung, epitaktisches Aufwachsen, Aufdampfen oder ähnliche Abscheidungsverfahren vorgenommen werden.
  • Auf die erste Isolationsschicht 11 wird eine Aluminiumschicht 12 gemäß 2c aufgebracht. Wie in 2d dargestellt ist, wird die Aluminiumschicht 12 nachfolgend anodisch oxi diert. Dies wird vorzugsweise durch ein Ätzen der Aluminiumschicht 12 in einem elektrischen Feld vorgenommen. Mögliche Ätzmittel für das Ätzen der Aluminiumschicht 12 sind beispielsweise Oxalsäure und Schwefelsäure. Auch andere Ätzmittel können verwendet werden, mit denen sich der gewünschte Effekt erzielen lässt.
  • Durch die anodische Oxidation der Aluminiumschicht 12 entstehen Porenöffnungen 13 in der Aluminiumschicht 12, die durch einen Selbstorganisationsprozess im Wesentlichen gleich verteilt sind und im Wesentlichen gleiche Porengröße aufweisen. Die für die Anwendung gewünschten Porendurchmesser und Porendichten werden erreicht, indem geeignete Parameter für die anodische Oxidation gewählt werden. Diese sind beispielsweise die chemische Oxidation des Ätzmittels, die Ätzzeit, die Dicke der Aluminiumschicht 12, die angelegte elektrische Spannung.
  • Wie in Schritt 2e dargestellt ist, wird nun ein ladungsträgerspeicherndes Material flächig auf die Oberfläche der porösen Maskierungsschicht abgeschieden, so dass sich das ladungsträgerspeichernde Material in die Porenöffnungen 13 absetzt. Das ladungsträgerspeichernde Material kann beispielsweise Silizium, Germanium, ein Metall oder ein Isolatormaterial mit hoher Anzahl von Trappingzentren sein.
  • Wie in 2f dargestellt, wird anschließend die poröse Maskierungsschicht 12 durch selektives Ätzen so entfernt, dass die Speicherbereiche 14 auf der Oberfläche der ersten Isolationsschicht 11 verbleiben. Das Ätzen kann beispielsweise mithilfe von NaOH oder vergleichbaren Ätzmitteln, die möglichst das eingebrachte ladungsträgerspeichernde Material 14 der Speicherbereiche nicht angreifen, durchgeführt werden. Dadurch, dass sich bei der anodischen Oxidation die Porenöffnungen 13 möglichst gleichmäßig in der Aluminiumschicht 12 ausbilden, entstehen nun Speicherbereiche 14 aus dem ladungsträgerspeichernden Material, die im Wesentlichen die gleiche Größe aufweisen, voneinander separiert sind und gleichmäßig über der Fläche angeordnet sind.
  • Wie in 2g dargestellt ist, wird anschließend eine zweite Isolationsschicht 15 aufgebracht, um die Speicherbereiche vollständig in einen durch die erste Isolationsschicht 11 und die zweite Isolationsschicht 15 gebildeten Isolationsbereich einzubetten. Die zweite Isolationsschicht 15 kann aus dem gleichen Material wie die erste Isolationsschicht 11, oder aus einem davon verschiedenen Material ausgebildet sein. Wie in 2h dargestellt, wird als Gate-Elektrode ein leitfähiges Material 16 auf dem Isolationsbereich abgeschieden, z.B. Polysilizium. Auch andere leitfähige Materialien können verwendet werden.
  • Nachfolgend können weitere Prozessschritte folgen, die beispielsweise zum Ausbilden von Schaltkreisstrukturen auf dem Substrat notwendig sind.
  • Weiterhin ist es möglich, wie in 3a gezeigt ist, innerhalb der Porenöffnungen mehrere voneinander isolierte Lagen von ladungsträgerspeicherndem Material einzubringen. Dazu werden die Porenöffnungen in einem Abscheidungsprozess nicht vollständig mit dem ladungsträgerspeichernden Material gefüllt. Das ladungsträgerspeichernde Material wird nur teilweise in die Porenöffnung eingebracht und anschließend ein Isolationsmaterial abgeschieden, auf das nachfolgend wieder eine zweite Lage ladungsträgerspeicherndes Material aufgebracht werden kann. Somit kann innerhalb jeder der Porenöffnungen ein Stapel aus mehreren voneinander isolierten Speicherbereichen gebildet werden.
  • In 3b ist dargestellt, dass es auch möglich ist, mehrlagige nanokristalline Speicherbereiche mit isolierenden Zwischenschichten herzustellen, indem die Schritte gemäß den 2c und 2g mehrfach nacheinander ausgeführt werden. Die zweite Isolationsschicht 15 dient dann jeweils als Trennisolation zwischen den Lagen der Speicherbereiche.
    • 1
    Speicherzelle
    2
    Substrat
    3
    Kanalbereich
    4
    Source-Bereich
    5
    Drain-Bereich
    6
    erste Isolationsschicht
    7
    nanokristalline Speicherbereiche
    8
    zweite Isolationsschicht
    9
    Gate-Elektrode
    10
    Substrat
    11
    erste Isolationsschicht
    12
    Aluminiumschicht
    13
    Porenöffnungen
    14
    ladungsträgerspeicherndes Material
    15
    zweite Isolationsschicht
    16
    leitfähiges Material

Claims (11)

  1. Verfahren zur Herstellung einer Speicherzelle (1) in einem Substrat (10) mit folgenden Schritten: a) Anordnen eines Kanalbereichs (3), in dem ein Ladungsträgerkanal ausbildbar ist, in dem Substrat (10); b) Anordnen einer ersten Isolationsschicht (11) an dem Kanalbereich (3) des Substrats (10); c) Aufbringen einer nanoporösen Maskierungsschicht (12), die Porenöffnungen (13) aufweist; d) Einbringen eines Speichermaterials (14) in die Porenöffnungen (13); e) Selektives Entfernen der Maskierungsschicht (12), so dass das eingebrachte Speichermaterial als nanopunktförmige Speicherbereiche auf der ersten Isolationsschicht (11) verbleibt; f) Aufbringen einer zweiten Isolationsschicht (15) auf die erste Isolationsschicht (11) und zwischen die Speicherbereiche, so dass die Speicherbereiche im Wesentlichen vollständig voneinander isoliert sind.
  2. Verfahren nach Anspruch 1, wobei das Aufbringen der nanoporösen Maskierungsschicht (12) folgende Schritte umfasst: c1) Aufbringen eines Maskierungsmaterials; c2) elektrochemisches Ätzen des Maskierungsmaterials, um Porenöffnungen zu bilden, die das Maskierungsmaterial durchdringen.
  3. Verfahren nach Anspruch 2, wobei beim elektrochemischen Ätzen das Maskierungsmaterial mit Hilfe eines Ätzmittels unter Anlegen einer elektrischen Spannung oxidiert wird.
  4. Verfahren nach Anspruch 3, wobei das Ätzen mit Hilfe der Ätzmittel Oxalsäure und/oder Schwefelsäure durchgeführt wird.
  5. Verfahren nach einem der Ansprüche 2 bis 4, wobei die Maskierungsschicht (12) Aluminium enthält.
  6. Verfahren nach einem der Ansprüche 2 bis 5, wobei mindestens eines der Parameter Dicke der Maskierungsschicht, Ätzzeit, chemische Konzentration des Ätzmittels und angelegte elektrische Spannung so gewählt wird, dass voneinander getrennte Porenöffnungen im Bereich zwischen 1 nm bis 30 nm entstehen.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Schritt des Aufbringens der zweiten Isolationsschicht (15) auf die erste Isolationsschicht (11) mit den Speicherbereichen so durchgeführt wird, dass die Speicherbereiche vollständig von der zweiten Isolationsschicht (15) bedeckt sind.
  8. Verfahren nach Anspruch 7, wobei auf die zweite Isolationsschicht (15) ein Steuerbereich (9) aufgebracht wird, der so angeordnet ist, um Ladungsträger in den Speicherbereichen zu sammeln oder Ladungsträger aus den Speicherbereichen zu entfernen.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei die Schritte c) bis f) mehrfach durchgeführt werden, um mehrere voneinander isolierte Ebenen von Speicherbereichen herzustellen.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei der Schritt d) das mehrfache Abscheiden von Schichten des Speichermaterials (14) in die Porenöffnungen umfasst, wobei zwischen jeweils zwei Schichten von Speichermaterial eine Isolationsschicht angeordnet wird.
  11. Speicherzelle, die nach einem Verfahren nach einem der Ansprüche 1 bis 10 herstellbar ist.
DE102004022618A 2004-05-07 2004-05-07 Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat Expired - Fee Related DE102004022618B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004022618A DE102004022618B4 (de) 2004-05-07 2004-05-07 Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004022618A DE102004022618B4 (de) 2004-05-07 2004-05-07 Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat

Publications (2)

Publication Number Publication Date
DE102004022618A1 true DE102004022618A1 (de) 2005-12-15
DE102004022618B4 DE102004022618B4 (de) 2011-04-14

Family

ID=35404161

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004022618A Expired - Fee Related DE102004022618B4 (de) 2004-05-07 2004-05-07 Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat

Country Status (1)

Country Link
DE (1) DE102004022618B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256986A2 (de) * 2001-05-10 2002-11-13 Samsung Electronics Co., Ltd. Einzelelektron-Speicheranordnung und Verfahren zur Herstellung
WO2004025715A1 (en) * 2002-08-13 2004-03-25 Aarhus Universitet Method for production of a layered structure with nanocrystals in a dielectric layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256986A2 (de) * 2001-05-10 2002-11-13 Samsung Electronics Co., Ltd. Einzelelektron-Speicheranordnung und Verfahren zur Herstellung
WO2004025715A1 (en) * 2002-08-13 2004-03-25 Aarhus Universitet Method for production of a layered structure with nanocrystals in a dielectric layer

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CHEN, Z., et al.: Synthesis of germanium nanodots on silicon using an anodic alumina membrane mask. In: Journal of Crystal Growth, Vol. 268, No. 3-4, August 2004, S.560-563 *
LIANG,J., CHIK,H., XU,J.: Nonlithographic Fabrica- tion of Lateral Superlattices for Nanometric Electromagnetic-Optic Applications. In: IEEE Journal of Selected Topics in Quantum Electronics, Vol.8, No.5, October 2002, S. 998-1008
LIANG,J., CHIK,H., XU,J.: Nonlithographic Fabrica-tion of Lateral Superlattices for Nanometric Electromagnetic-Optic Applications. In: IEEE Journal of Selected Topics in Quantum Electronics,Vol.8, No.5, October 2002, S. 998-1008 *
RABIN, O., et al.: Formation of Thick Porous Ano- dic Alumina Films and Nanowire Arrays on Silicon Wafers and Glass. In: Adv.Funct. Mater., Vol. 13, No. 8, August 2003, S. 631-638 *

Also Published As

Publication number Publication date
DE102004022618B4 (de) 2011-04-14

Similar Documents

Publication Publication Date Title
DE10250829B4 (de) Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE112004000248T5 (de) UV-Abblockschicht zum Reduzieren der UV-Induzierten Aufladung von SONOS-Doppelbit-Flash-Speicher-Einrichtungen in der Beol-Bearbeitung
DE10146013A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010002455B4 (de) Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung
EP0005165A1 (de) Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen
DE112013005987B4 (de) Halbleitervorrichtung mit nichtflüchtiger Speicherzelle und Verfahren zur Herstellung
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE102005008321B4 (de) Mittels Feldeffekt steuerbares Halbleiterspeicherelement mit verbessertem Einfangdielektrikum
WO2001006570A1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zur herstellung derselben
DE102008001263B4 (de) Integriertes Schaltungsbauelement sowie zugehöriges Herstellungsverfahren mit diskreten Haftstellen
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE19924571C2 (de) Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors
WO2003026014A1 (de) Halbleiterspeicherelement, verfahren zur herstellung und verfahren zum betrieb
EP3791408B1 (de) Verfahren zum herstellen einer atomfalle sowie atomfalle
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE10200678A1 (de) Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
DE102004022618B4 (de) Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat
DE4316855C1 (de) Mikroelektronische Schaltungsstruktur und Verfahren zu deren Herstellung
EP0812018A1 (de) CMOS-Halbleiterstruktur mit Feldplatten und selbstjustiertem Kontakt sowie deren Herstellungsverfahren
DE102006030015B4 (de) Verfahren zur Herstellung von Speicherbauelementen
EP1495492B1 (de) Substrat und verfahren zum herstellen eines substrats

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20110830

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee