DE10149725B4 - Anisotroper Herstellungsprozess von Oxidschichten in einem Substratgraben - Google Patents

Anisotroper Herstellungsprozess von Oxidschichten in einem Substratgraben Download PDF

Info

Publication number
DE10149725B4
DE10149725B4 DE10149725A DE10149725A DE10149725B4 DE 10149725 B4 DE10149725 B4 DE 10149725B4 DE 10149725 A DE10149725 A DE 10149725A DE 10149725 A DE10149725 A DE 10149725A DE 10149725 B4 DE10149725 B4 DE 10149725B4
Authority
DE
Germany
Prior art keywords
oxide layer
peripheral wall
trench
layer
underside surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10149725A
Other languages
English (en)
Other versions
DE10149725A1 (de
Inventor
Yu-Ping Chu
Yu-Wen Chu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to US09/971,735 priority Critical patent/US6429148B1/en
Priority to DE10149725A priority patent/DE10149725B4/de
Publication of DE10149725A1 publication Critical patent/DE10149725A1/de
Application granted granted Critical
Publication of DE10149725B4 publication Critical patent/DE10149725B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Bildung einer dicken Oxidschicht (211) auf einer Unterseitenfläche (209) einer Vertiefung (208) und einer dünnen Oxidschicht (212) auf einer Umfangswand (210) der Vertiefung (208), wobei die Vertiefung (208) ein Teil eines in einem Substrat (201) gebildeten Grabens (204) ist, und wobei die Umfangswand (210) senkrecht zu der Unterseitenfläche (209) angeordnet ist, mit den Schritten: Implantieren von Inertgas-Ionen in die Unterseitenfläche (209) in einer Richtung, die im Wesentlichen parallel zu der Umfangswand (210) ist; und thermisches Prozessieren des Substrats (201) durch einen thermischen Oxidationsprozess, um die dicke Oxidschicht (211) auf der Unterseitenfläche (209) und die dünne Oxidschicht (212) an der Umfangswand (210) zu bilden.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft einen Herstellungsprozess für eine Oxidschicht und betrifft insbesondere einen anisotropen Herstellungsprozess einer Oxidschicht in einem Substrat-Graben.
  • Hintergrund der Erfindung
  • Ein Halbleiterspeicher, etwa ein dynamischer Direktzugriffsspeicher (DRAM), ist für gewöhnlich aus mehreren Speichereinheiten mit Speicherknotenpunkten aufgebaut. Im DRAM wird heutzutage im Allgemeinen ein Grabenaufbau verwendet, um die Kapazität in geschrumpften Speichereinheiten zu erhöhen. Auf den Speicherknotenpunkt wird über einen Zugriffstransistor, z.B. einen vertikalen Transistor, zugegriffen, um zu ermöglichen, dass die Ladung im Speicherknotenpunkt gespeichert oder von diesem entfernt wird. Der Speicherknotenpunkt des Speichers muss elektrisch von der leitenden Gateschicht isoliert sein.
  • Ein herkömmliches Verfahren zum Sicherstellen der elektrischen Isolierung des Speicherknotenpunkts besteht darin, eine Grabenoberseiteinsolationsschicht über dem Speicherknotenpunkt zu bilden. Der Speicherknotenpunkt umfasst üblicherweise einen Graben, der teilweise mit Polysilizium gefüllt ist. Es wird eine Oxidschicht, für gewöhnlich Siliziumdioxid, auf der Oberfläche des Halbleiterelements und auch an dem zuvor erwähnten Polysiliziummaterial abgeschieden. Die Oxidschicht auf der Halbleiteroberfläche, ausgenommen die Oxidschicht in dem Graben, wird durch Planarisieren bzw. Einebnen der Oberfläche entfernt. Anschließend wird die Oxidschicht geätzt und es bleibt eine vorbestimmte Oxiddicke zurück. Die Oxidschicht alleine vermag jedoch keine ausreichende und zuverlässige elektrische Isolierung bereitzustellen. Des Weiteren kann die Ätzung der Oxidschicht nicht in einfacher Weise gesteuert werden und die Dicke der restlichen Oxidschicht schwankt beträchtlich. Es muss jedoch betont werden, dass eine deutliche Dickenschwankung der zurückgebliebenen Oxidschicht in DRAM Herstellungsprozessen nichtzulässig ist.
  • Wenn ein vertikaler Transistor in einem Speicherelement hergestellt wird, muss ein vergrabener Streifen- bzw. Brückenbereich des Speicherknotenpunkts, der unter dem Grabenoberseitenoxid liegt, ausdiffundieren und eine elektrische Verbindung zu dem vertikalen Transistorkanal herstellen. Wenn daher der Transistor "EIN" ist, ist eine Bitleitung elektrisch mit dem Speicherknoten verbunden. Der Kanal muss von der leitenden Gateschicht durch eine Isolierschicht elektrisch isoliert bzw. getrennt sein. Die Isolierschicht wird für gewöhnlich gebildet, indem das Polysilizium der Gateoxidschicht in dem Graben teilweise oxidiert wird.
  • Auf diesem Gebiete wurden im Stand der Technik viele Arbeiten veröffentlicht, etwa US-Patent 6,184,091 mit dem Titel "Bildung von gesteuerten Grabenoberseitenisolationsschichten für vertikale Transistoren". Gemäß 1a besitzt ein Halbleiterelement 100 ein Substrat 101, eine Anschlussflächenoxidschicht 102 und darauf eine Anschlussflächennitridschicht 103. Ein Graben 104 ist tief in das Substrat 101, die Anschlussflächenoxidschicht 102 und die Anschlussflächennitridschicht 103 hinein ausgebildet. Es ist ein Rand 105 in dem Graben 104 zur elektrischen Isolierung bzw. Trennung eines Bereichs des Grabens 104 von dem Substrat 101 gebildet. Der Graben 104 ist teilweise mit einem leitenden Füllmaterial 106 gefüllt. Das Füllmaterial 106 erstreckt sich über den oberen Bereich des Randes 105 und ist mit dem Substrat 101 in Kontakt. Dadurch ist ein vergrabener Streifen 108 in dem Graben gebildet. Es verbleibt eine Vertiefung 107 an der Oberseite des Grabens 104. Bezüglich der Vertiefung 107 gilt, dass diese eine Unterseitenfläche 109 und eine Umfangswand 110 aufweist. Die Unterseitenfläche 109 ist die Oberseitenfläche des vergrabenen Streifens 108.
  • Gemäß 1b beginnt die Bildung des Grabenoberseitenoxids mit einer Nitridzwischenschicht bzw. Deckschicht 111, die auf der Umfangswand 110 gebildet ist. Bei der Bildung der Nitriddeckschicht 111 wird zunächst eine Nitriddeckschicht 111 auf der Anschlussflächennitridschicht 103, der Unterseitenfläche 109 und der Umfangswand 110 abgeschieden. Die Nitriddeckschicht 111 ist vorzugsweise ein Siliziumnitrid. Anschließend wird die Nitriddeckschicht 111 von allen Oberflächen mit Ausnahmen von der Umfangswand 110 entfernt. Anschließend wird eine sub-atmosphärische chemische Dampfabscheidungs- (SACVD) Schicht 112 abgeschieden. Die SACVD-Schicht ist für gewöhnlich eine oxid- oder eine ozonangereicherte TEOS (Tetraethoxysilan) Schicht. Die SACVD-Schicht 112 wächst mit einer Geschwindigkeit, die auf Silizium etwa 5-mal größer ist als auf Nitrid. Daher ist die Dicke der SACVD-Schicht 112 an der Unterseitenfläche 109 ungefähr 5-mal dicker als auf der Anschlussflächennitridschicht 103 und der Umfangswand 110. Daher ist es einfach, die SACVD-Schicht 112 auf der Anschlussflächennitridschicht 103 und der Umfangswand 110 zu entfernen, und auf der Unterseitenfläche 109 bleibt die SACVD-Schicht 112 mit reduzierter Dicke zurück, wie dies in 1c gezeigt ist. In den folgenden Prozessen wird die Nitriddeckschicht 111 entfernt und es wird eine Oxidschicht 113 gebildet, die als ein Gateoxid auf der Umfangswand 110 dient, wie dies in Fig. 1d gezeigt ist.
  • Wie zuvor erläutert wurde, ist der Herstellungsprozess für ein Grabenoberseitenoxid kompliziert. Die Schritte des zunächst Abscheidens der SACVD-Schicht 112 und dem anschließenden Ätzen weisen viele, während des Ätzens zu kontrollierende Variablen auf, so dass die Stabilität des Vorganges relativ gering ist. Vor der Bildung des Gateoxids 113 muss die Nitriddeckschicht 111 entfernt werden. Um die Ausbeute zu vergrößern und um die Anzahl der Schritte zu reduzieren, gibt es einen Bedarf für ein neues Verfahren zur Bildung eines Grabenoberseitenoxids und eines Gateoxids mit wenigen Schritten und höherer Ausbeute.
  • Die DE 195 01 549 A1 beschreibt ein Verfahren zur Implantation von Verunreinigungsionen zur gleichzeitigen Ausbildung eines dicken Feldoxidfilms und eines dünnen Gateoxidfilms bei der Herstellung von Feldeffekttransistoren. Die Bildung einer dicken Oxidschicht auf einer Unterseitenfläche einer Vertiefung und einer dünnen Oxidschicht auf einer Umfangswand derselben Vertiefung ist mit diesem Verfahren jedoch nicht ohne weiteres möglich.
  • Überblick über die Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Bildung eines Grabenoberseitenoxids und eines Gateoxids mit weniger Schritten bereitzustellen, wobei das Grabenoxid und das Gateoxid gleichzeitig gebildet werden. Das erfindungsgemäße Verfahren besteht darin, eine dicke Oxidschicht auf einer Unterseitenfläche einer Vertiefung und eine dünne Oxidschicht auf einer Umfangswand der Vertiefung zu bilden. Die Vertiefung ist ein Teil eines in einem Substrat gebildeten Grabens und die Umfangswand ist senkrecht zur Unterseitenfläche. Das Verfahren umfasst die folgenden Schritte. Inertgas-Ionen werden in die Unterseitenfläche der Vertiefung mit einer Richtung parallel zu der Umfangswand implantiert. Anschließend wird das Substrat thermisch behandelt, indem ein thermischer Oxidationsprozess angewendet wird, um eine dicke Oxidschicht auf der Unterseitenfläche und eine dünne Oxidschicht auf der Umfangswand zu bilden.
  • Kurze Beschreibung der Zeichnungen
  • 1a bis 1d zeigen detaillierte Schritte gemäß dem Stand der Technik.
  • 2a bis 2b zeigen detaillierte Schritte gemäß der vorliegenden Erfindung.
  • 3 ist ein Graph zur Demonstrierung der Dosis von Ar-Ionen gegenüber der Dicke der Oxidschicht gemäß dem thermischen Oxidationsprozess.
  • 4 ist ein Flussdiagramm der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Gemäß 2a umfasst ein Teil eines Halbleiterelements 200 ein Substrat 201. Auf dem Substrat 201 ist eine Oxidschutzschicht 202 gebildet, und auf der Oxidschutzschicht 202 ist eine Nitridschutzschicht 203 gebildet. In dem Substrat 201 ist ein Graben 204 gebildet und besitzt darin einen Rand 205. Der Rand 205 kann durch unterschiedliche Verfahren mit diversen Materialien gebildet sein, die dem Fachmann bekannt sind. Der Rand 205 ist teilweise mit einem leitenden Material 206 gefüllt. Das leitende Material 206 ist für gewöhnlich Polysilizium. Das leitende Material 206 erstreckt sich aus dem Rand 205 heraus und kontaktiert das Substrat 201, um somit einen vergrabenen Streifen bzw. Brücke 207 zu bilden. In diesem Stadium ist der untere Bereich des Grabens 204 mit dem leitenden Material 206 gefüllt, während eine Vertiefung 208 an dem oberen Bereich des Grabens 204 zurückbleibt. Die Vertiefung 208 umfasst eine Unterseitenfläche 209 und eine Umfangswand 210. Die Unterseitenfläche 209 ist die Oberseitenfläche des vergrabenen Streifens 207. Wenn das Halbleiterelement 200 ein DRAM ist, ist die Vertiefung 208 über einem Grabenkondensator angeordnet, der sich aus dem Graben 204 und der leitenden Schicht 206 zusammensetzt, wobei die Unterseitenfläche 209 der Vertiefung 208 auf der Oberseitenfläche des vergrabenen Streifens 207 angeordnet ist.
  • Der erste erfindungsgemäße Schritt besteht darin, Inertgas-Ionen in die Unterseitenfläche 209 und die Nitridschutzschicht 203 mit einer Richtung parallel zu der Umfangswand 210 zu implantieren. Die Richtung ist in 2a durch die Pfeile gekennzeichnet. Der Energiepegel der Inertionen-Implantation reicht von ungefähr 5 bis 100 keV und liegt vorzugsweise im Bereich von ungefähr 15 bis 40 keV. Da die Ionen-Implantation in dieser einen Richtung erfolgt, wird die Umfangswand 210 nicht wesentlich von den Inertgas-Ionen beeinflusst. Entsprechend den gewünschten Kosten und dem Ergebnis umfasst das inerte Gas in der vorliegenden Erfindung Neon (Ne), Argon (Ar) und Krypton (Kr), wobei für gewöhnlich Ar verwendet wird.
  • Als nächstes wird die Unterseitenfläche 209 und die Umfangswand 210 mittels eines thermischen Oxidationsprozesses thermisch bearbeitet, wie in 2b gezeigt ist. Nach experimenteller Erkenntnis ist die Formierungsrate des Siliziumoxids in Polysilizium und in Substraten mit Ionenimplantation während des thermischen Oxidationsprozesses ungefähr 2- bis 3-mal schneller als ohne Ionenimplantation.
  • Wenn gemäß 3 die Ar+-Dosis größer als 1,6 × 1014 pro cm2 ist, steigt die Dicke der Oxidschicht plötzlich an. Da die Unterseitenfläche 209 mit Inertgas-Ionen implantiert ist, während die Umfangswand 210 nicht implantiert ist, wird durch den thermischen Oxidationsprozess eine dicke Oxidschicht 211 an der Unterseitenfläche 209 gebildet, die als ein Grabenoberseitenoxid dient, und gleichzeitig wird eine dünne Oxidschicht 212 an der Umfangswand 210 gebildet, das als ein Gateoxid dient.
  • 4 ist ein Flussdiagramm der vorliegenden Erfindung zur Herstellung eines Halbleiterelements 200, wie dies in 2b dargestellt ist. Im Schritt 401 wird die Unterseitenfläche 209 durch Inertgas-Ionen mit einer Richtung im Wesentlichen parallel zu der Umfangswand 210 implantiert, wie dies in 2a gezeigt ist. Anschließend wird im Schritt 402 das Substrat 201 mittels einer thermischen Oxidation thermisch behandelt. Es bildet sich eine dicke Oxidschicht 211 auf der Unterseitenfläche 209 und eine dünne Oxidschicht 212 an der Umfangswand 210, wie dies in 2b gezeigt ist.
  • Der Fachmann erkennt, dass die vorliegende Erfindung auf andere spezielle Arten ausgeführt werden kann, ohne vom Grundgedanken und dem Schutzbereich abzuweichen, und daher sind die hierin beschriebenen Ausführungsformen lediglich illustrativ und nicht einschränkend. Der Schutzbereich der Erfindung ist somit nicht durch Bezugnahme zu der obigen Beschreibung festzulegen, sondern mit Bezug zu den angefügten Patentansprüchen und deren Äquivalenten.
    •

Claims (6)

  1. Verfahren zur Bildung einer dicken Oxidschicht (211) auf einer Unterseitenfläche (209) einer Vertiefung (208) und einer dünnen Oxidschicht (212) auf einer Umfangswand (210) der Vertiefung (208), wobei die Vertiefung (208) ein Teil eines in einem Substrat (201) gebildeten Grabens (204) ist, und wobei die Umfangswand (210) senkrecht zu der Unterseitenfläche (209) angeordnet ist, mit den Schritten: Implantieren von Inertgas-Ionen in die Unterseitenfläche (209) in einer Richtung, die im Wesentlichen parallel zu der Umfangswand (210) ist; und thermisches Prozessieren des Substrats (201) durch einen thermischen Oxidationsprozess, um die dicke Oxidschicht (211) auf der Unterseitenfläche (209) und die dünne Oxidschicht (212) an der Umfangswand (210) zu bilden.
  2. Verfahren nach Anspruch 1, wobei das Inertgas aus der Gruppe Neon (Ne), Argon (Ar) und Krypton (Kr) gewählt wird.
  3. Verfahren nach Anspruch 1, wobei die Vertiefung (208) über einen Grabenkondensator angeordnet ist, und wobei die Unterseitenfläche (209) des Grabens (204) eine Oberseitenfläche eines vergrabenen Streifens (207) ist.
  4. Verfahren nach Anspruch 1, wobei die dicke Oxidschicht (211) ein Grabenoberseitenoxid eines Grabenkondensators ist.
  5. Verfahren nach Anspruch 1, wobei die dünne Oxidschicht (212) ein Gateoxid eines vertikalen Transistors ist.
  6. Verfahren nach Anspruch 1, wobei die Inertgas-Ionen mit einer Energie im Bereich von ungefähr 5 bis 100 keV implantiert werden.
DE10149725A 2001-10-09 2001-10-09 Anisotroper Herstellungsprozess von Oxidschichten in einem Substratgraben Expired - Fee Related DE10149725B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/971,735 US6429148B1 (en) 2001-10-09 2001-10-09 Anisotropic formation process of oxide layers for vertical transistors
DE10149725A DE10149725B4 (de) 2001-10-09 2001-10-09 Anisotroper Herstellungsprozess von Oxidschichten in einem Substratgraben

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/971,735 US6429148B1 (en) 2001-10-09 2001-10-09 Anisotropic formation process of oxide layers for vertical transistors
DE10149725A DE10149725B4 (de) 2001-10-09 2001-10-09 Anisotroper Herstellungsprozess von Oxidschichten in einem Substratgraben

Publications (2)

Publication Number Publication Date
DE10149725A1 DE10149725A1 (de) 2003-04-24
DE10149725B4 true DE10149725B4 (de) 2004-04-15

Family

ID=27614238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10149725A Expired - Fee Related DE10149725B4 (de) 2001-10-09 2001-10-09 Anisotroper Herstellungsprozess von Oxidschichten in einem Substratgraben

Country Status (2)

Country Link
US (1) US6429148B1 (de)
DE (1) DE10149725B4 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828615B2 (en) 2001-08-30 2004-12-07 Promos Technologies, Inc. Vertical internally-connected trench cell (V-ICTC) and formation method for semiconductor memory devices
US6566190B2 (en) * 2001-08-30 2003-05-20 Promos Technologies, Inc. Vertical internally-connected trench cell (V-ICTC) and formation method for semiconductor memory devices
US6936512B2 (en) * 2002-09-27 2005-08-30 International Business Machines Corporation Semiconductor method and structure for simultaneously forming a trench capacitor dielectric and trench sidewall device dielectric
US20060078893A1 (en) 2004-10-12 2006-04-13 Medical Research Council Compartmentalised combinatorial chemistry by microfluidic control
GB0307403D0 (en) 2003-03-31 2003-05-07 Medical Res Council Selection by compartmentalised screening
GB0307428D0 (en) 2003-03-31 2003-05-07 Medical Res Council Compartmentalised combinatorial chemistry
US20050221339A1 (en) 2004-03-31 2005-10-06 Medical Research Council Harvard University Compartmentalised screening by microfluidic control
US7968287B2 (en) 2004-10-08 2011-06-28 Medical Research Council Harvard University In vitro evolution in microfluidic systems
EP3913375A1 (de) 2006-01-11 2021-11-24 Bio-Rad Laboratories, Inc. Mikrofluidische vorrichtungen und verfahren zur verwendung bei der bildung und steuerung von nanoreaktoren
US9562837B2 (en) 2006-05-11 2017-02-07 Raindance Technologies, Inc. Systems for handling microfludic droplets
WO2007133710A2 (en) 2006-05-11 2007-11-22 Raindance Technologies, Inc. Microfluidic devices and methods of use thereof
EP3536396B1 (de) 2006-08-07 2022-03-30 The President and Fellows of Harvard College Fluorkohlenstoffemulsionsstabilisierende tenside
WO2008097559A2 (en) 2007-02-06 2008-08-14 Brandeis University Manipulation of fluids and reactions in microfluidic systems
US8592221B2 (en) 2007-04-19 2013-11-26 Brandeis University Manipulation of fluids, fluid components and reactions in microfluidic systems
WO2010009365A1 (en) 2008-07-18 2010-01-21 Raindance Technologies, Inc. Droplet libraries
US12038438B2 (en) 2008-07-18 2024-07-16 Bio-Rad Laboratories, Inc. Enzyme quantification
EP2411148B1 (de) 2009-03-23 2018-02-21 Raindance Technologies, Inc. Manipulation von mikrofluidiktröpfchen
WO2011042564A1 (en) 2009-10-09 2011-04-14 Universite De Strasbourg Labelled silica-based nanomaterial with enhanced properties and uses thereof
US10837883B2 (en) 2009-12-23 2020-11-17 Bio-Rad Laboratories, Inc. Microfluidic systems and methods for reducing the exchange of molecules between droplets
US9399797B2 (en) 2010-02-12 2016-07-26 Raindance Technologies, Inc. Digital analyte analysis
US10351905B2 (en) 2010-02-12 2019-07-16 Bio-Rad Laboratories, Inc. Digital analyte analysis
US9366632B2 (en) 2010-02-12 2016-06-14 Raindance Technologies, Inc. Digital analyte analysis
WO2011100604A2 (en) 2010-02-12 2011-08-18 Raindance Technologies, Inc. Digital analyte analysis
EP2622103B2 (de) 2010-09-30 2022-11-16 Bio-Rad Laboratories, Inc. Sandwichassays in tröpfchen
EP3859011A1 (de) 2011-02-11 2021-08-04 Bio-Rad Laboratories, Inc. Verfahren zur bildung gemischter tröpfchen
WO2012112804A1 (en) 2011-02-18 2012-08-23 Raindance Technoligies, Inc. Compositions and methods for molecular labeling
DE202012013668U1 (de) 2011-06-02 2019-04-18 Raindance Technologies, Inc. Enzymquantifizierung
MY162310A (en) 2011-06-02 2017-05-31 Silterra Malaysia Sdn Bhd Method for fabricating a bottom oxide layer in a trench
US8841071B2 (en) 2011-06-02 2014-09-23 Raindance Technologies, Inc. Sample multiplexing
US8658430B2 (en) 2011-07-20 2014-02-25 Raindance Technologies, Inc. Manipulating droplet size
US11901041B2 (en) 2013-10-04 2024-02-13 Bio-Rad Laboratories, Inc. Digital analysis of nucleic acid modification
US9944977B2 (en) 2013-12-12 2018-04-17 Raindance Technologies, Inc. Distinguishing rare variations in a nucleic acid sequence from a sample
US11193176B2 (en) 2013-12-31 2021-12-07 Bio-Rad Laboratories, Inc. Method for detecting and quantifying latent retroviral RNA species
US10647981B1 (en) 2015-09-08 2020-05-12 Bio-Rad Laboratories, Inc. Nucleic acid library generation methods and compositions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19501549A1 (de) * 1994-01-19 1995-07-20 Hyundai Electronics Ind Mit einem Grabenelementisolierfilm versehene Halbleitervorrichtung und Verfahren zur Herstellung derselben

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184091B1 (en) 1999-02-01 2001-02-06 Infineon Technologies North America Corp. Formation of controlled trench top isolation layers for vertical transistors
US6204109B1 (en) * 1999-05-11 2001-03-20 United Microelectronics Corp. Method for forming a cylindrical capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19501549A1 (de) * 1994-01-19 1995-07-20 Hyundai Electronics Ind Mit einem Grabenelementisolierfilm versehene Halbleitervorrichtung und Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
DE10149725A1 (de) 2003-04-24
US6429148B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
DE10149725B4 (de) Anisotroper Herstellungsprozess von Oxidschichten in einem Substratgraben
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE10028424C2 (de) Herstellungsverfahren für DRAM-Speicherzellen
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE69617849T2 (de) Halbleiter-Kondensator und Verfahren zu seiner Herstellung
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE10153765A1 (de) Verfahren zur Herstellung einer Dram-Zelle mit einem tiefen Graben
DE102007018760A1 (de) Verfahren zur Herstellung einer MOS-Transistorvorrichtung mit vertieftem Gate
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE10360537A1 (de) Tiefe Isolationsgräben
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE69133395T2 (de) Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE3927176C2 (de)
DE10224160A1 (de) Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE60032051T2 (de) Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur
DE102007021977B4 (de) Verfahren zur Herstellung einer Transistorvorrichtung mit vertieftem Gate

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120501