DE10148120A1 - Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben - Google Patents

Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben

Info

Publication number
DE10148120A1
DE10148120A1 DE10148120A DE10148120A DE10148120A1 DE 10148120 A1 DE10148120 A1 DE 10148120A1 DE 10148120 A DE10148120 A DE 10148120A DE 10148120 A DE10148120 A DE 10148120A DE 10148120 A1 DE10148120 A1 DE 10148120A1
Authority
DE
Germany
Prior art keywords
adhesive layer
system carrier
areas
contact
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10148120A
Other languages
English (en)
Other versions
DE10148120B4 (de
Inventor
Christian Ruhland
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10148120A priority Critical patent/DE10148120B4/de
Priority to US10/260,902 priority patent/US6831372B2/en
Publication of DE10148120A1 publication Critical patent/DE10148120A1/de
Application granted granted Critical
Publication of DE10148120B4 publication Critical patent/DE10148120B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft elektronische Bauteile (1) mit Halbleiterchip (2) und einen Systemträger (14) mit Bauteilpositionen (15) sowie ein Verfahren zur Herstellung derselben. Bei dem erfindungsgemäßen Bauteil (1) ist der Halbleiterchip (2) mit seiner Rückseite (3) auf einer Chipinsel (4) angeordnet, wobei die Chipinsel (4) ein koplanares Muster (10) elektrisch leitender Kontaktschichtbereiche (11) im Wechsel mit isolierenden Haftschichtbereichen (12) aufweist, das von dem Halbleiterchip (2) bedeckt ist.

Description

  • Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben.
  • Die Erfindung betrifft elektronische Bauteile mit Halbleiterchips und einen Systemträger mit Bauteilpositionen sowie ein Verfahren zur Herstellung derselben entsprechend der Gattung der unabhängigen Ansprüche.
  • Halbleiterchips mit Kontaktflächen auf ihren aktiven Oberseiten, die integrierte Schaltungen aufweisen, werden auf Chipinseln von Systemträgern angeordnet und ihre Kontaktflächen werden mit Kontaktanschlussflächen oder Bondfingern auf entsprechenden inneren Flachleiterabschnitten des Systemträgers über Verbindungsleitungen verbunden. Die inneren Flachleiterabschnitte mit ihren Kontaktanschlussflächen dienen dazu, einen Übergang von den mikroskopisch kleinen Kontaktflächen eines Halbleiterchips auf makroskopische Ausgangsanschlüsse des elektronischen Bauteils zu schaffen. In diesem Zusammenhang sind unter "mikroskopisch klein" Abmessungen im Mikrometerbereich, die unter Zuhilfenahme eines Lichtmikroskops meßbar sind, zu verstehen. Demgegenüber sind "makroskopische Strukturen" bereits mit dem bloßen Auge zu erkennen und zu messen.
  • Die Chipinsel dient dazu, einen Halbleiterchip von vorbestimmter Größe aufzunehmen und über eine elektrisch leitende Klebstoffschicht die Rückseite des Halbleiterchips mit dem Potential der Chipinsel zu verbinden. Jedoch kommt es in der Fertigung nach einer Funktionsprüfung zu Ausfällen, bei denen das Potential der Chipinsel nicht an der Rückseite des Halbleiterchips anliegt.
  • Aufgabe der vorliegenden Erfindung ist es deshalb, ein elektronisches Bauteil und einen Systemträger anzugeben, mit denen die Ausfälle vermindert und eine zuverlässige elektrische Verbindung für die Rückseite des Halbleiterchips geschaffen wird, und zu ermöglichen, dass Halbleiterchips unterschiedlicher Größe auf einer Chipinsel unveränderter Größe montierbar und zuverlässig kontaktierbar sind.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den unabhängigen Ansprüchen.
  • Erfindungsgemäß wird ein elektronisches Bauteil und ein Systemträger angegeben mit einem Halbleiterchip, der mit seiner Rückseite auf einer Chipinsel angeordnet ist. Auf seiner Oberseite weist der Halbleiterchip Kontaktflächen auf, die mit Kontaktanschlussflächen der Chipinsel oder mit Kontaktanschlussflächen von inneren Flachleiterabschnitten elektrisch verbunden sind. Die Chipinsel weist ein koplanares Muster elektrisch leitender Kontaktschichtbereiche im Wechsel mit isolierenden Haftschichtbereichen mindestens in dem Bereich der Chipinsel auf, der von dem Halbleiterchip bedeckt ist.
  • Mit einer derartigen Beschichtung unterhalb der Klebeschicht des Halbleiterchips und unmittelbar auf der metallischen Oberfläche der Chipinsel konnten die Ausfälle beim Prüfen der fertigen elektronischen Bauteile vermindert werden. Diese neuartige Zwischenschicht aus einem koplanaren Muster aus elektrisch leitenden Kontaktschichtbereichen und isolierenden Haftschichtbereichen unter der Klebstoffschicht, mit welcher der Halbleiterchip auf der metallischen Oberfläche der Chipinsel befestigt wird, konnte die Migration von Füllmaterial der leitenden Klebstoffschicht in die Kupferoberfläche des Systemträgers erfolgreich vermindert werden und gleichzeitig die Haftung der Klebstoffschicht durch die isolierenden Haftschichtbereiche verbessert werden.
  • Somit konnte die nach intensiven Untersuchungen ermittelte Ursache der Migration eines leitenden Füllmaterials zur Kupferoberfläche und eine damit verbundenen Verarmung an Füllmaterial in dem leitenden Klebstoff beseitigt werden. Obgleich die isolierenden Haftschichtbereiche auf der Chipinsel die Kontaktfläche des leitenden Klebstoffs vermindern, konnte die Zunahme des Kontaktwiderstandes in diesen Haftschichtbereichen durch den verbesserten Kontakt des leitenden Klebstoffs in den Kontaktschichtbereichen kompensiert werden.
  • Sowohl die Kontaktschichtbereiche als auch die Haftschichtbereiche des koplanaren Musters auf der Chipinsel verhindern erfolgreich die Migration des elektrisch leitenden Füllmaterials des leitenden Klebstoffs in Richtung auf die Metalloberfläche der Chipinsel. Darüber hinaus sorgen die Haftschichtbereiche auf der Chipinsel für eine intensive Verankerung des leitenden Klebstoffs und damit für eine intensive Verankerung des Halbleiterchips auf der Chipinsel. Durch die kombinierte Anwendung von Kontaktschichtbereichen und Haftschichtbereichen als koplanares Muster auf der Chipinsel wird damit sichergestellt, dass die Rückseite des Halbleiterchips zuverlässig mit dem elektrischen Potential der Chipinsel verbunden ist.
  • Das Muster weist in einer Ausführungsform der Erfindung ein Schachbrettmuster auf. Ein derartiges Schachbrettmuster hat den Vorteil, dass der Halbleiterchip auf der Chipinsel beliebig verkleinert werden kann und in seiner Größe schrumpfen kann, ohne dass gleich ein neues Gehäuse und ein neuer Substratträger mit einer angepaßten Chipinsel entworfen werden muß, da durch die schachbrettartigen Haftschichtbereiche eine oberflächengrößenunabhängige Verankerung des elektrisch leitenden Klebstoffs sichergestellt wird und andererseits durch die schachbrettartigen Kontaktschichtbereiche ebenfalls eine ausreichende größenunabhängige Kontaktgabe und Verbindung zwischen Rückseite des Halbleiterchips und Chipinsel gewährleistet wird.
  • Anstelle des Schachbrettmusters kann das koplanare Muster auf der Chipinsel auch ein Streifenmuster aufweisen. Auch mit einem Streifenmuster ist der Vorteil verbunden, dass die Größe des Chips beliebig verkleinert werden kann, ohne die Chipinselgröße zu vermindern.
  • Anstelle des Streifenmusters oder des Schachbrettmusters sind für weitere Ausführungsformen der Erfindung Rautenmuster oder Ringmuster vorgesehen, die einen ähnlichen Vorteil wie Schachbrettmuster und Streifenmuster aufweisen.
  • Bei einer weiteren Ausführungsform der Erfindung weisen die Kontaktschichtbereiche eine galvanisch abgeschiedene Metalllegierungsplattierung auf. Diese galvanisch abgeschiedene Metalllegierungsplattierung ist an den Kontaktschichtbereichen nicht von der isolierenden Haftschicht bedeckt, so daß die Kontaktschichtbereiche des koplanaren Musters mit dem leitenden Klebstoff für den Halbleiterchip auf der Chipinsel elektrisch verbunden sind. Eine derartige galvanisch abgeschiedene Plattierung hat den Vorteil, daß sie großflächig sowohl auf der Chipinsel als auch auf inneren Flachleiterabschnitten aufgebracht werden kann und anschließend durch eine selektive Abdeckung in den Haftschichtbereichen zu dem erfindungsgemäßen Muster strukturiert werden kann.
  • Die Metalllegierungsplattierung weist bei einer weiteren Ausführungsform der Erfindung Aluminium, Silber, Gold oder Legierungen derselben auf. Diese Metalle werden durch die Kontaktschichtbereiche derart konzentriert auf der metallischen Oberseite der Chipinsel angehäuft, daß ein Verarmen an leitendem Feststoffmaterial aus Metallpartikeln in dem Klebstoff nicht erfolgen kann. Zusätzlich kann das metallische Füllmaterial für den leitenden Klebstoff auf das Kontaktschichtmaterial abgestimmt sein. So ist es von Vorteil, bei einer Silberpartikelfüllung des Klebstoffs die Kontaktschichtbereiche ebenfalls aus einer galvanisch abgeschiedenen Silberschicht herzustellen, um damit die Migration von Silber zur metallischen Oberfläche der Chipinsel, die aus Kupfer oder Kupferlegierung bestehen kann, zu unterbinden.
  • Die Oberfläche der galvanisch abgeschiedenen Metalllegierungsplattierung bleibt aufgrund der selektiv vorgesehenen Haftschicht für ein Verbinden mit Verbindungsleitungen frei zugänglich, d. h. diese Metalllegierungsplattierung wird von der Haftschicht sowohl unter dem Halbleiterchip als auch auf inneren Flachleiterabschnitten freigehalten, um sowohl ein Verbinden der Kontaktschichtbereiche mit Bonddrahtleitungan, als auch ein Verbinden der Rückseite des Halbleiterchips mit dem Potential der Chipinsel zu gewährleisten. Die Haftschicht besteht zwar aus Materialien, die eine elektrische Verbindung behindern, jedoch sind auf den inneren Flachleitern und auf der Chipinsel Kontaktschichtbereiche auch unterhalb des Halbleiterchips vorgesehen, die mit einer verbindbaren Beschichtung veredelt sind und eine elektrische Kontaktierung gewährleisten.
  • In einer weiteren Ausführungsform der Erfindung weist die Haftschicht eine Metalloxidschicht auf. Derartige Metalloxidschichten sind elektrisch nicht leitend und würden somit auf den Kontaktschichtbereichen der Chipinsel eine isolierende Unterbrechung bilden, wenn sie nicht selektiv, sondern auf der gesamten Fläche des Systemträgers positioniert werden. Deshalb wird in der weiteren Beschreibung auch auf die Möglichkeiten eingegangen, wie eine derartige Metalloxidschicht selektiv kostengünstig aufgebracht werden kann.
  • Eine weitere Ausführungsform der Erfindung sieht vor, daß die Haftschicht ein Zink-Chrom-Mischoxid mit 50-90 mol% Zink und 10-50 mol% Chrom aufweist. Durch ein derartiges Zink- Chrom-Mischoxid wird eine Verankerung der inneren Flachleiterabschnitte, die einen Haftschichtbereich aufweisen in einem Kunststoffgehäuse und eine Verankerung des Halbleiterchips mit seinem leitfähigen Klebstoff auf der Chipinsel gewährleistet.
  • Diese Haftschicht wird in einer weiteren Ausführungsform der Erfindung galvanisch auf den inneren Flachleiterabschnitten und auf selektiv festgelegten Bereichen der Chipinsel abgeschieden. Dabei wachsen von der Oberfläche eines Metalles aus Metalloxiddendriten und bilden eine rauhe Oberfläche als Haftschichtbereich aus, so daß die Klebstoffschicht auf der Rückseite des Halbleiterchips formschlüssig mit der Oberseite der Chipinsel in den selektiv bestimmten Bereichen des koplanaren Musters verankert ist. Somit ist die Gefahr eines Lockerns, eines Wackelns oder eines Verschiebens des Halbleiterchips, insbesondere beim Verpackungsvorgang in ein Kunststoffgehäuse, der eine hohe Belastung für die leitende Klebstoffschicht darstellt, aufgrund der intensiven formschlüssigen Verankerung auf der Chipinsel vermindert.
  • Das Material der Haftschicht ist in vorteilhafter Weise alkaliresistent aber säurelöslich, während das Material des Systemträgers sowie das Material der Metalllegierungsplattierung der Kontaktschichtbereiche säureresistent ist. Durch diese Abstimmung der Materialeigenschaften von Haftschichtbereichen und Systemträger bzw. Kontaktschichtbereichen wird es möglich, auf relativ einfache Weise die Phasengrenze zwischen Haftschicht und Kontaktschichtbereichen für die Freilegung der Kontaktanschlussflächen beim Strukturieren einer geschlossen aufgebrachten Haftschicht einzuhalten und nicht zu überschreiten.
  • Der Systemträger weist ein reines Kupfer, eine Kupferlegierung oder ein kupferkaschiertes Kunststoffband in einer weiteren Ausführungsform der Erfindung auf. Dieses Kupfermaterial ist gegenüber Säuren resistent. Weiterhin können die Kontaktschichtbereiche eine Silberlegierung oder eine Silberlotlegierung aufweisen. Durch dieses Material wird ein elektrisches Verbinden der Kontaktschichtbereiche auf der Chipinsel mit dem leitenden Klebstoff auf der Rückseite des Halbleiterchips verbessert.
  • Zur Herstellung derartiger elektronischer Bauteile werden Systemträger mit Bauteilpositionen eingesetzt, die aneinandergereiht ein Systemträgerband oder in Matrix angeordnet eine Systemträgerplatte bilden. Derartige Systemträgerbänder bzw. Systemträgerplatten sind in einer Ausführungsform der Erfindung ein Vorprodukt für die Herstellung von elektronischen Bauteilen und können als Vorprodukt von spezialisierten Herstellern kostengünstig gefertigt und vertrieben werden.
  • Ein derartiges Vorprodukt weist in einer weiteren Ausführungsform der Erfindung einen Rahmen für jede Bauteilposition auf. An jedem Rahmen sind Haltestege angebracht, die sich einerseits von dem Rahmen aus in Richtung auf eine den Halbleiterchip aufnehmende Chipinsel erstrecken und andererseits von dem Systemträgerrahmen unmittelbar zu inneren Flachleiterabschnitten erstrecken. Die inneren Flachleiterabschnitte sind die Abschnitte, die zum Halbleiterchip hin angeordnet sind und später von Kunststoffgehäusemasse umhüllt werden.
  • Die inneren Flachleiterabschnitte bilden freitragende Enden aus, auf denen unmittelbar benachbart zum zentralen Bereich für den Halbleiterchip Kontaktschichtbereiche angeordnet sind. Die inneren Flachleiterabschnitte weisen zur Verankerung mit dem Kunststoffgehäuse zusätzlich zu den Kontaktschichtbereichen Haftschichtbereiche auf, wobei die auf den freitragenden Enden der inneren Flachleiterabschnitte angeordneten Kontaktschichtbereiche von den Haftschichtbereichen umgeben sind und die Oberflächen der Kontaktschichtbereiche frei von einer derartigen Haftschicht bleiben.
  • Die Chipinsel in jeder Bauteilposition des Systemträgers weist ein koplanares Muster aus sich abwechselnden Bereichen auf. Diese sich abwechselnden Bereiche sind einerseits Haftschichtbereiche und andererseits Kontaktschichtbereiche. Die Kontaktschichtbereiche sind frei von jeder Haftschicht und weisen eine Edelmetallplattierung aus Aluminium, Silber, Gold oder Legierungen derselben auf. Die Haftschichtbereiche sorgen dabei für eine zuverlässige Verankerung des leitenden Klebstoffs und behindernden die Migration des leitenden Füllstoffs des Klebstoffs in Richtung auf die Oberfläche der Chipinsel. Gleichzeitig sorgen die Kontaktschichtbereiche dafür, daß eine zuverlässige elektrische Kontaktierung durch die Edelmetallplattierung auf dem Kupfer der Chipinsel gewährleistet wird. Ein bevorzugtes koplanares Muster aus Haftschichtbereichen und Kontaktschichtbereichen auf der Chipinsel ist ein Schachbrettmuster. Diese Ausführungsform der Erfindung hat den Vorteil, daß Halbleiterchips unterschiedlicher Größe auf unverändert strukturierten Chipinseln angeordnet werden können. Dabei bleiben im vom Halbleiterchip nicht bedeckten Randbereich der Chipinsel Kontaktschichtbereiche frei, die über Bonddrahtverbindungen das Chippotential an Kontaktflächen auf der Oberseite des Halbleiterchips zur Verfügung stellen können.
  • Neben dem Schachbrettmuster können in weiteren Ausführungsformen der Erfindung auch Rautenmuster, Ringmuster und Streifenmuster angewandt werden, die ähnliche Vorteile wie ein Schachbrettmuster aufweisen.
  • Derartig strukturierte und konstruierte Systemträger mit entsprechenden Bauteilpositionen können als Vorprodukt für die Herstellung von elektronischen Bauteilen bereits mit selektiv angeordneten Haftschichtbereichen und Kontaktschichtbereichen bei Zulieferern ausgestattet werden. Zur Positionierung eines derart vorbereiteten Systemträgers in einer Bestückungsmaschine weisen die Systemträger eine Perforation entlang ihrer Randbereiche auf. Mit dieser Perforation können sie schrittweise oder kontinuierlich durch den Bestückungsautomaten geführt werden, wobei der Bestückungsautomat zur schrittweisen Herstellung elektronischer Bauteile mehrere Fertigungspositionen aufweist.
  • Durch die Ausstattung des Systemträgers mit einer bereits selektiv angeordneten Haftschicht sowohl auf der Chipinsel als auch auf den inneren Flachleitern kann der Systemträger sämtliche Schritte, einschließlich der Verkapselung in einem Kunststoffgehäuse zu einem elektronischen Bauteil in dem Bestückungsautomaten durchlaufen. Es muß somit kein Galvanisierungsschritt zur Bildung einer Haftverbesserungsschicht nach vollständigem Bestücken des Systemträgers zwischen Bestückungsposition und Gehäusekapselungsposition vorgesehen werden. Dieses ergibt eine zusätzliche Zeitersparnis bei der Fertigstellung von elektronischen Bauteilen, da auf einen galvanischen Haftverbesserungszwischenschritt vor der Kapselung bei Einsatz des erfindungsgemäßen Systemträgers verzichtet werden kann. Damit ist auch gleichzeitig die Gefahr der Beschädigung von Halbleiterchips und Bonddrähten durch einen galvanischen Abscheidungsprozess eines haftverbessernden Mittels mit dem erfindungsgemäßen Systemträger beseitigt.
  • Bei einem Beschichten eines Halbleiterchips mit einem galvanisch abgeschiedenen Material besteht nämlich die Gefahr, daß die auf dem Halbleiterchip befindliche Passivierungsschicht Ionen aus dem galvanischen Bad aufnimmt und somit die Eigenschaften der integrierten Schaltung beeinträchtigt. Diese Beeinträchtigung kann bis zum völligen Ausfall des elektronischen Bauteils führen. Außerdem können in dem galvanischen Bad durch Abscheiden von Metalloxyden auf den metallischen Verbindungsleitungen zwischen Kontaktflächen des Halbleiterchips und Kontaktschichtbereichen des Systemträgers diese Verbindungsleitungen verspröden und beim nachfolgenden Verpacken in einer Kunststoffmasse brechen, so daß die Gefahr eines hohen Ausschusses besteht. Bei der Herstellung von elektronischen Bauteilen unter Einsatz des erfindungsgemäßen Systemträgers mit selektiv in einem koplanaren Muster angeordneten Haftschichtbereichen und Kontaktschichtbereichen mindestens auf der Chipinsel kann deshalb mit weniger Ausschuß gerechnet werden und somit die Produktivität gesteigert werden.
  • Ein Verfahren zur Herstellung eines Systemträgers für elektronische Bauteile weist folgende Verfahrensschritte auf:
    • - Strukturieren eines Rohbandes oder einer Rohplatte, welche mindestens eine Metalloberfläche aufweisen, zu einem Systemträger mit einer Perforation und in Matrix oder aufeinanderfolgend angeordneten Strukturen für jede Bauteilposition mit einer Chipinsel und äußeren und inneren Flachleiterabschnitten,
    • - Beschichten der Chipinsel und der inneren Flachleiterabschnitte mit Material für Kontaktschichtbereiche,
    • - selektives Aufbringen einer Haftschicht in Haftschichtbereichen der Chipinsel und der inneren Flachleiterabschnitte der Systemträgerstruktur in den Bauteilpositionen unter Freilassung der Kontaktschichtbereiche in Form eines koplanaren Musters.
  • Bei diesem Verfahren kann die gesamte Oberfläche der Chipinsel mit einer geschlossenen Kontaktschicht und die gesamte Oberfläche der inneren Flachleiterabschnitte mit dieser Kontaktschicht versehen werden. Danach kann auf diese Kontaktschicht aus einem Material wie Aluminium, Silber, Gold oder Legierungen derselben entweder eine geschlossene Haftschicht abgeschieden werden und diese geschlossene Haftschicht anschließend derart selektiv entfernt werden, daß Kontaktschichtbereiche auf der Chipinsel und auf den inneren Flachleiterabschnitten freigelegt werden, oder es werden die Haftschichtbereiche mit einem selektiven Verfahren selektiv aufgebracht, bei dem nur die Bereiche mit einer Haftschicht beschichtet werden, die als Haftschichtbereiche vorgesehen sind.
  • Andererseits ist es auch möglich, bereits die Kontaktschichtbereiche selektiv durch eine Maske oder eine Schablone aufzubringen und bei geeigneter Strukturierung mit der gleichen Maske und Schablone lediglich durch Versetzen der Schablone selektiv die Haftschichtbereiche zu erzeugen. Dazu ist ein koplanares Muster, das ein Schachbrettmuster, ein Rautenmuster oder ein Streifenmuster aufweist, vorteilhaft einsetzbar. Bei einem Ringmuster hingegen, besteht diese Möglichkeit der einfachen Verschiebung der Maske oder Schablone nicht. Im Falle eines Ringmusters ist es erforderlich, zwei unterschiedliche Schablonen für das Erstellen von Kontaktschichtbereichen und Haftschichtbereichen auf einer Chipinsel zur Verfügung zu stellen.
  • Für ein selektives Beschichten der Chipinsel und der inneren Flachleiterabschnitte mit Material für die Kontaktschichtbereiche und/oder die Haftschichtbereiche kann in einem weiteren Durchführungsbeispiel der Erfindung ein Siebdruckverfahren oder einen Schablonendruckverfahren vorgesehen werden. Diese Verfahren haben den Vorteil, daß sie fertigungstechnisch einen geringen Aufwand erfordern und folglich kostengünstig durchführbar sind.
  • Als Verfahren, das eine großflächige geschlossene Beschichtung in den Bauteilpositionen eines Systemträgers zuläßt, gehört die Aufdampftechnik. Somit werden bei einem weiteren Durchführungsbeispiel des Verfahrens zunächst die Chipinsel und die inneren Flachleiterabschnitte mit Material für Kontaktschichtbereiche mittels Aufdampftechnik beschichtet und nur die Haftschichtbereiche werden auf das Kontaktschichtmaterial selektiv aufgebracht. Das selektive Aufbringen des Haftschichtbereiches kann wiederum durch Siebdruckverfahren oder Schablonendruckverfahren ausgeführt werden. Anstelle der Aufdampftechnik kann auch eine Sintertechnik eingesetzt werden, bei der eine Paste aus Metallpartikeln und Bindepartikeln in den Bauteilpositionen des Systemträgers aufgebracht wird und anschließend in einem Tempervorgang das Metallpulver zu einer Beschichtung zusammengesintert und das Bindemittel verdampft wird.
  • Bei einem weiteren Durchführungsbeispiel ist es vorgesehen, die Chipinsel und die inneren Flachleiterabschnitte nacheinander erst mit Material für die Kontaktschichtbereiche in Form einer durchgängigen Beschichtung galvanisch mittels Elektroplattieren aufzubringen und anschließend darauf eine geschlossene Schicht für das Material der Haftschichtbereiche auf die Systemträgerstrukturen mittels galvanischer Abscheidung aufzubringen. Anschließend wird dann lediglich die Haftschicht zu dem vorgesehenen Muster strukturiert.
  • Bei diesem Durchführungsbeispiel des Verfahrens sind nach dem Aufbringen der Haftschicht zur Strukturierung oder zum selektiven Aufbringen noch weitere Verfahrensschritte erforderlich. Zunächst wird die geschlossene nicht strukturierte Haftschicht mit einer geschlossenen Photolithographieschicht abgedeckt. Danach wird die Photolithographieschicht zum Vernetzen des Photolacks getempert. Danach wird die Photolithographieschicht und die Haftschicht in dem vorgesehenen Muster auf der Chipinsel und auf den inneren Flachleiterabschnitten zum Freilegen der darunter angeordneten Kontaktschichtbereiche selektiv abgetragen.
  • Diese Verfahrensvariante hat den Vorteil, daß die Photolithographieschicht und die darunter liegende Haftschicht, die beide die gesamten inneren Flachleiterabschnitte und die Chipinsel bedecken, selektiv im Bereich der Kontaktschichtbereiche abgetragen werden können und somit die Kontaktschichtbereiche mit ihrer Metalllegierungsplattierung freilegen können. Danach können Verbindungsleitungen problemlos auf den Kontaktschichtbereichen angebracht werden und im Bereich der Chipinsel kann eine zuverlässige Kontaktierung mit dem leitfähigen Klebstoff gewährleistet werden. Die vernetzte Photolackschicht dient dabei lediglich dem Schutz der nicht abzutragenden Haftschichtbereiche auf der Chipinsel und auf den inneren Flachleiterabschnitten in der Umgebung der Kontaktschichtbereiche. Ferner bildet die Photolithographieschicht ein organisches Medium, das einerseits kostengünstig geschlossen auftragbar ist und andererseits selektiv an den entsprechenden Stellen abgetragen werden kann, so daß mindestens die Haftschicht auf den freizulegenden Kontaktschichtbereichen von Photolack befreit wird. Die geschlossene Haftschicht auf den freizulegenden Kontaktschichtbereichen kann entweder gleichzeitig beim selektiven Abtrag der Photolithographieschicht oder anschließend mit einem zusätzlichen Schritt entfernt werden, um die Oberfläche der Metalllegierungsplattierung der Kontaktschichtbereiche freizulegen.
  • Bei einer Elektroplattierung der Kontaktschichtbereiche und/oder der Haftschichtbereiche können in Vorbereitung einer derartigen Elektroplattierung die nicht zu beschichtenden Bereiche vorher abgedeckt werden, was ebenfalls mittels einer photolithographischen Schicht oder einer Schicht, die durch Siebdruck aufgebracht wurde, durchgeführt werden kann. Durch diese Abdeckungen vor dem Galvanisieren kann Material eingespart werden.
  • Während der galvanischen Abscheidung wird der Systemträger durch ein Elektrolythbad gezogen, das im wesentlichen Natronlauge, Zinkoxid oder Natriumdichromat enthält, aus denen Chrom-, Zink- und Sauerstoffionen auf dem an das Kathodenpotential angeschlossenen Systemträger dendritisch abgeschieden werden. Durch die dendritische Abscheidung der Haftschicht bzw. der Haftschichtbereiche wird eine formschlüssige Verankerung des leitenden Klebstoffs für den Halbleiterchip auf der Chipinsel sowie eine formschlüssige Verankerung der Kunststoffmasse des Gehäuses mit den inneren Flachleitern erreicht und somit eine mechanisch sehr stabile Verbindung zwischen dem Klebstoff und der Chipinsel bzw. der Kunststoffgehäusemasse und den inneren Flachleiterabschnitten geschaffen.
  • Aufgrund des dendritischen Wachstums während der galvanischen Abscheidung der Haftschicht ergibt sich eine rauhe Oberfläche für die Haftschicht, was die Verankerung verbessert. Ein weiterer Vorteil des Verfahrens liegt darin, daß ein Abdecken der Haftschicht mit einer geschlossenen Photolithographieschicht vorgesehen ist, ohne diese durch Belichtungs- oder Entwicklungsschritte zu strukturieren, sondern vielmehr durch einen Temperschritt geeignet zu vernetzen und anschließend durch Laserablation bzw. Laserabtreg zu strukturieren. Mit Hilfe der Laserablation können die teuren Verfahren zur Strukturierung von Photolithographieschichten mit Hilfe von Belichtungs- und Entwicklungsverfahren und entsprechend kostenintensiven Anlagen vermieden werden. Bei dem selektiven Abtrag der Haftschicht bzw. auch der Photolithographieschicht mit Hilfe der Laserablation werden folgende Verfahrensschritte durchgeführt:
    • - Verdampfen der Photolithographieschicht mittels eines gescannten Laserstrahls im Bereich der freizulegenden Kontaktschichtbereiche,
    • - Einschmelzen der Haftschicht im Bereich der freizulegenden Kontaktschichtbereiche mittels des gescannten Laserstrahls,
    • - Abätzen der verbliebenen eingeschmolzenen Haftschicht.
  • Dieses Verfahren hat den Vorteil, daß es einen scharf begrenzten Laserstrahl einsetzt und durch Scannen dieses Laserstrahls über den Kontaktanschlussflächen den vernetzten Photolack selektiv verdampft und aufgrund der punktuellen Energie des Strahls die Dendritenstruktur der Haftschicht zumindest in einem oberflächennahen Bereich der Haftschicht egalisiert und einschmilzt.
  • Ein derartiger Laserstrahl hat die Eigenschaft, aus einem Material wie einer Photolithographieschicht einen Krater zu verdampfen, so daß auf dem Kratergrund eine Kraterlandschaft entsteht. Jedoch durch das Anschmelzen der dendritischen Haftschicht wird diese Landschaft egalisiert und eine relativ gleichbleibende Haftschichtdicke auf dem Grund der Photolithographieschicht im lasergescannten Bereich erreicht. Die verbliebene angeschmolzene dünne Haftschicht kann dann mit einem Ätzschritt entfernt werden, wobei die intakte Photolithographieschicht den übrigen Bereich der Oberfläche des Chips und der inneren Flachleiter schützt.
  • Bei einem derartigen Ätzschritt kommt die besondere Materialkombination zwischen dem Material der Metalllegierungsplattierung und dem Material der Haftschicht zur Geltung. Während das Haftschichtmaterial der Erfindung aus Metalloxiden säurelöslich ist, sind sowohl die Photolithographieschicht aus einem Photolack als auch die unter der Haftschicht befindliche Metalllegierungsplattierung erfindungsgemäß relativ säurefest gewählt. Somit kann bei einer nasschemischen Ätzung der verbliebene angeschmolzene Haftschichtrest mit einer Säure bis zu einer Grenzschicht zu der Metalllegierungsplattierung der Kontaktschichtbereiche abgeätzt werden.
  • Bei einem weiteren Durchführungsbeispiel des Verfahrens zur Herstellung eines Systemträgers kann das Abätzen der verbliebenen angeschmolzenen Haftschicht mittels eines Plasmaätzverfahrens erfolgen. Bei diesem Trockenätzverfahren werden unter einer Potentialdifferenz reaktive Ionen unter Beschleunigung auf die Haftschicht gerichtet, wobei das Material der Haftschicht im wesentlichen zerstäubt wird. Das trockenchemische Verfahren ist vom Anlagenkonzept wesentlich aufwendiger als ein nasschemisches Verfahren, hat jedoch den Vorteil, daß es umweltverträglicher und präziser durchgeführt werden kann.
  • Um die verbliebene Photolithographieschicht nach dem selektiven Ätzen der Haftschicht von der verbliebenen Haftschicht zu entfernen, kann der Systemträger in eine alkalische Lösung getaucht werden. Da der Photolack gegen alkalische Lösung nicht resistent ist, wird er in einer derartigen Lösung aufgelöst. Als Ergebnis dieses Verfahrensschrittes entsteht ein Systemträger mit inneren Flachleiterabschnitten und einer Chipinsel, die ein koplanares Muster aus Kontaktschichtbereichen im Wechsel mit Haftschichtbereichen aufweist.
  • Anstelle eines alkalischen Ablösens der Photolithographieschicht kann auch eine Veraschung der verbliebenen Photolithographieschicht durch Plasmaverdampfen erfolgen. Nach einer Veraschung ist jedoch noch ein Spülschritt erforderlich, der bei der Veraschung entstandene feste Kontaminationen von der Oberfläche des Systemträgers bzw. der Oberfläche der Haftschichtbereiche und der Kontaktschichtbereiche entfernt.
  • Prinzipiell kann die Photolithographieschicht selektiv durch Belichten, Fixieren und Nasschemischen Entwickeln entfernt werden. Für ein derartiges Verfahren sind jedoch Masken, Belichtungsanlagen und der Einsatz von Lösungsmitteln unter explosionsgeschützten Anlagen notwendig, wobei vielfache Gefahrstoffvorschriften einzuhalten sind. Dabei muß insbesondere beim Entwickeln und Abziehen des Photolackes an den selektiv belichteten Stellen auf Chemikalien zurückgegriffen werden, die auf den verwendeten Photolack und den eigentlichen Beschichtungsprozess, nämlich das Haftschichtmaterial abgestimmt sind. Demgegenüber hat das erfindungsgemäße Verfahren mit einer Laserablation des Photolackes den Vorteil, daß der Photolack mit dem Laser partiell und selektiv ohne jede nasschemische Anlage und ohne Vorsichtsmaßnahmen entfernt werden kann. Somit ersetzt das Laserverdampfen sowohl das Belichten als auch das Entwickeln und das selektive Abziehen des Photolackes. Die einzige Bedingung, die der vernetzte Photolack erfüllen muß, ist, daß er vom Laser verdampft bzw. weggebrannt werden kann.
  • Zur Herstellung eines elektronischen Bauteils sind neben der Präparation eines Systemträgers in Form einer Systemträgerplatte oder eines Systemträgerbandes weitere Verfahrensschritte erforderlich. So wird ein Halbleiterchip auf der Chipinsel des Systemträgers aufgebracht, nachdem die Schritte zur Erzeugung eines koplanaren Musters aus Haftschichtbereichen und Kontaktschichtbereichen auf der Chipinsel beendet ist. Dieses Aufbringen des Halbleiterchips kann mittels Klebetechnik erfolgen, indem ein geeigneter Kleber, wie ein Leitkleber, auf dem Mittenbereich der Chipinsel aufgebracht wird und anschließend der Halbleiterchip auf die Klebeschicht gepresst wird. Dabei werden die Höhenunterschiede zwischen den tieferliegenden Kontaktschichtbereichen und den höherliegenden Haftschichtbereichen überwunden, so daß sowohl eine gute mechanische Verankerung durch das Andrücken des Klebers entsteht, als auch eine intensive elektrische Kontaktierung auf den Kontaktschichtbereichen der Chipinsel.
  • Für ein Verbinden der Kontaktflächen des Halbleiterchips mit den Kontaktschichtbereichen sowohl des Randbereichs der Chipinsel als auch den Kontaktschichtbereichen auf den inneren Flachleiterabschnitten kann die Bondtechnik unter Verwendung von Bonddrähten eingesetzt werden. Dabei kann ein Bonddraht aus Aluminium sowohl auf der mit einer Metalllegierungsplattierung veredelten Fläche der Chipinsel als auch auf den entsprechenden Flächen der inneren Flachleiter gebondet werden.
  • In unterschiedlichen weiteren Durchführungsbeispielen des erfindungsgemäßen Verfahrens kann ein Thermokompressionsbonden angewandt werden, das den Vorteil hat, daß zunächst eine Schmelzperle des Bonddrahtes ohne Berührung der Kontaktflächen des Halbleiterchips oder der Kontaktschichtbereiche auf dem Randbereich der Chipinsel bzw. den Kontaktschichtbereichen der inneren Flachleiter an einem Ende des Bonddrahtes gebildet wird und anschließend die geschmolzene Perle auf die Kontaktfläche oder auf die Kontaktschichtbereiche gepresst wird. Eine weitere Alternative für das Thermokompressionsbonden bildet das Ultraschallbonden, bei dem mit Ultraschallenergie eine Reibverschweißung auf den Kontaktschichtbereichen bzw. auf den Kontaktflächen erreicht wird.
  • Als weitere Alternative zum Verbinden der Kontaktflächen des Halbleiterchips mit Kontaktschichtbereichen des Systemträgers und der Chipinsel kann ein Thermoschallbonden eingesetzt werden, das eine Kombination des Ultraschallbondens und des Thermokompressionsbondens darstellt. Schließlich erscheint es ebenfalls möglich, das Verbinden der Kontaktflächen mit den Kontaktschichtbereichen durch Löttechnik zu erreichen. In diesem Fall werden entsprechende Lotreservoirs auf den Kontaktschichtbereichen der inneren Flachleiterabschnitte und/oder auf den Kontaktflächenbereichen der Chipinsel abgeschieden. Das Verlöten kann dann mittels relativ niedriger Lotschmelztemperatur beispielsweise durch Anwenden der Flip- Chip-Technologie verwirklicht werden.
  • Zusammenfassend ist festzustellen, daß die Erfindung den Vorteil hat, daß eine von der Halbleiterchipgröße unabhängige Haftschichtstruktur in Form eines koplanaren Musters aus Kontaktschichtbereichen und Haftschichtbereichen zumindest auf der Chipinsel unter dem Halbleiterchip vorgesehen ist. Die Haftungseigenschaften der Haftschichtbereiche liefern ausgezeichnete Ergebnisse in der Verbesserung der Grenzschicht zwischen dem Systemträger und der Klebstoffschicht für den aufgebrachten Halbleiterchip. Der Nachteil, daß die die Haftung verbessernde Haftschicht keine elektrisch leitende Verbindung ermöglicht, wird durch das erfindungsgemäße Muster aus Haftschichtbereichen und Kontaktschichtbereichen auf der Chipinsel überwunden. Außerdem ergeben diese unterschiedlich beschichteten Bereiche eine Chipinsel, die Halbleiterchips größenunabhängig aufnehmen kann, solange der Halbleiterchip die Chipinselgröße nicht überragt.
  • Der sonst erforderliche Aufwand, eine Haftschicht nach dem Bonden und nach dem Befestigen des Halbleiterchips auf der Chipinsel auf der gesamten Systemträgerbaugruppe in den einzelnen Bauteilpositionen einzubringen, um die Haftung der Kunststoffgehäusemasse auf den Einzelkomponenten des elektronischen Bauteils zu verbessern, kann mit dem strukturierten koplanaren Muster aus Kontaktschichtbereichen und Haftschichtbereichen sowohl auf der Chipinsel als auch auf den Oberflächen der inneren Flachleiter überwunden werden. Zusammenfassend ergeben sich die Vorteile
    • - eines Musters aus Kontaktschichtbereichen und Haftschichtbereichen für unterschiedliche Größen von Halbleiterchips unter gleichzeitiger Möglichkeit, Bonddrähte im Randbereich der Chipinsel zur Masseverbindung unterzubringen,
    • - eine Bondbarkeit der Kontaktschichtbereiche beispielsweise aus Silber oder einer Silberlegierung ist durch die im Muster festgelegten und selektiv begrenzten Haftschichtbereiche sichergestellt,
    • - eine Migration des Füllmetalls im Leitkleber wie Silber zu der Metalloberfläche des Systemträgers insbesondere der Chipinsel ist durch das geschlossene Muster aus Kontaktschichtbereichen und Haftschichtbereichen vollständig unterbunden.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Zeichnungen näher erläutert.
  • Fig. 1 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung,
  • Fig. 2 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung,
  • Fig. 3 zeigt eine schematische Draufsicht auf einen Systemträger mit Bauteilpositionen in Matrixanordnung,
  • Fig. 4 zeigt eine schematische Draufsicht auf eine unbeschichtete Bauteilposition eines Systemträgers,
  • Fig. 5 zeigt eine schamtische Draufsicht auf eine beschichtete Bauteilposition eines Systemträgers einer dritten Ausführungsform der Erfindung,
  • Fig. 6 zeigt eine schematische Draufsicht auf eine beschichtete Bauteilposition eines Systemträgers einer vierten Ausführungsform der Erfindung,
  • Fig. 7 zeigt eine schematische Draufsicht auf eine beschichtete Bauteilposition eines Systemträgers einer fünften Ausführungsform der Erfindung,
  • Fig. 8 zeigt eine schematische Draufsicht auf eine beschichtete Bauteilposition eines Systemträgers einer sechsten Ausführungsform der Erfindung,
  • Fig. 9 zeigt eine schematische Draufsicht auf eine Bauteilposition eines Systemträgers einer siebten Ausführungsform der Erfindung.
  • Fig. 1 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 einer ersten Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet einen Halbleiterchip, der eine Rückseite 3 aufweist und mit der Rückseite 3 auf einer Chipinsel 4 angeordnet ist. Das Bezugszeichen 5 kennzeichnet die Oberseite des Halbleiterchips 2, auf der eine integrierte Schaltung angeordnet ist und die Kontaktflächen 6 aufweist. Neben der Chipinsel 4 sind in den Randbereichen des elektronischen Bauteils 1 Flachleiter 22 in eine Kunststoffpreßmasse 24 teilweise eingebettet. Das Bezugszeichen 10 kennzeichnet ein koplanares Muster aus Kontaktschichtbereichen 11 und Haftschichtbereichen 12 auf der Oberseite der Chipinsel 4 und auf der Oberseite der inneren Flachleiterabschnitte. Der Halbleiterchip 2 ist auf dieses Muster mit einer leitenden Klebstoffschicht 7 aufgebracht. Dabei verankert sich die Klebstoffschicht 7 mechanisch in der dendritisch gewachsenen Haftschicht aus einem Zink-Chrom- Mischoxid, das 50-90 mol% Zink und 10-50 mol% Chrom aufweist und gleichzeitig das Füllmetall des Klebstoffs daran hindert, zur metallischen Oberseite der Chipinsel 4 zu migrieren. Die Kontaktgabe zum Potential der Chipinsel 4 wird durch die Kontaktschichtbereiche 11 des koplanaren Musters 10 sichergestellt. Das Bezugszeichen 9 kennzeichnet innere Flachleiterabschnitte der Flachleiter 22, die ebenfalls von einem Muster aus Kontaktschichtbereichen und Haftschichtbereichen bedeckt sind. Gegenüber den inneren Flachleiterabschnitten liegen nach außen die äußeren Flachleiterabschnitte 21. Die äußeren Flachleiterabschnitte 21 und die Unterseite der Chipinsel 4 bilden Außenkontakte 27 auf der Unterseite 26 des elektronischen Bauteils 1.
  • Ein derartiges elektronisches Bauteil ist auch als Bauteil mit SONLP-Gehäuse (Small-outline-non-leaded-package) bekannt. Bei dieser Gehäuseart bilden die äußeren Flachleiterabschnitte 21 die Außenkontakte 27, auf die von der Unterseite des Gehäuses und von den Randseiten des Gehäuses aus zugegriffen werden kann. Das besondere an diesem Gehäuse ist, daß die Kupferoberfläche der Chipinsel nicht mit der leitenden Klebstoffschicht 7 und ihrem Füllmaterial aus Metallpulver in Berührung kommt, so daß eine Migration der Metallpartikel in dem leitenden Klebstoff unterbunden ist. Des weiteren kann bei diesem Bauteil die Größe des Halbleiterchips 2 verkleinert werden, ohne daß die Größe der Chipinsel 4 und damit die Struktur des Systemträgers verändert werden muß. Schließlich wird bei diesem Bauteil der ersten Ausführungsform der Erfindung erreicht, daß die Klebstoffschicht 7 formschlüssig mit den Haftschichtbereichen 12 verankert ist.
  • Fig. 2 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Fig. 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der Unterschied der zweiten Ausführungsform nach Fig. 2 unterscheidet sich von der ersten Ausführungsform nach Fig. 1 dadurch, daß auf der gesamten Chipinsel eine geschlossene Metallschicht 8 aus einem Edelmetall aufgebracht ist und auf dieser Metallschicht 8 selektiv Haftschichtbereiche 12 angeordnet sind, so daß sich Kontaktschichtbereiche 11 und Haftschichtbereiche 12 auf der Oberseite der Chipinsel 4 abwechseln. Jedoch weisen beide eine Höhendifferenz auf, da die Kontaktschichtbereiche 11 gegenüber den Haftschichtbereichen 12 tiefer liegen. Dieser Höhenunterschied wird durch die elektrisch leitende Klebstoffschicht 7 ausgeglichen, die den Halbleiterchip 2 auf der Chipinsel 4 verankert und mit der Chipinsel 4 elektrisch verbindet.
  • Fig. 3 zeigt eine schematische Draufsicht auf einen Systemträger 14 mit Bauteilpositionen 15 in Matrixanordnung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der Systemträger 14 ist hier als Systemträgerband ausgebildet mit Perforationen 18 im Randbereich des Systemträgers 14. Ferner weist der Systemträgers 14 in Längsrichtung fünf Spalten auf und quer dazu beliebig viele Zeilen. Über die Langlöcher 30 in dem Systemträger 14 kann die Kunststoffpreßmasse 24 auf die Angußtrichter 32 jeder einzelnen Bauteilposition 15 verteilt werden. Der Systemträger 14 weist in diesem Ausführungsbeispiel Kupfer oder eine Kupferlegierung auf, welche als Rohplatte 20 oder Rohband 19 angeliefert werden.
  • Der in Fig. 3 gezeigte Systemträger 14 wird aus einem Rohband 19 hergestellt. Dieses Rohband 19 weist Reinstkupfer oder eine Kupferlegierung auf und wird zunächst durch Stanzen von aufeinanderfolgenden Bauteilpositionen 15 strukturiert. Gleichzeitig wird dabei eine Perforation 18 an den Rändern des Systemträgers 14 eingebracht. Diese Perforation 18 dient dem Transport des Systemträgerbandes durch einen Bestückungs- und Bondautomaten.
  • Fig. 4 zeigt eine schematische Draufsicht auf eine unbeschichtete Bauteilposition 15 eines Systemträgers 14. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Eine derartige Bauteilposition 15 ist zwischen den Langlöchern 30 der Fig. 3 angeordnet und weist eine Struktur auf, die einen Halbleiterchip 2 auf einer Chipinsel 4 aufnehmen kann. Die Chipinsel 4 wird über Haltestege 17 durch einen Systemträgerrahmen 16 in Position gehalten. Die Chipinsel 4 ist in einem Abstand von inneren Flachleiterabschnitten 9 umgeben, wobei die inneren Flachleiterabschnitte 9 zum Systemträgerrahmen 16 hin in Stege 17 übergehen, die den Systemträgerrahmen 16 mit den inneren Flachleiterabschnitten 9 verbinden. Die strichpunktierte Linie kennzeichnet die Grenze des Kunststoffgehäuses 25, das durch Vergießen der Komponenten mit einer Kunststoffmasse 24 beim Verpacken gebildet wird. Die Kunststoffmasse 24 wird über die Langlöcher 30, die in Fig. 3 zu sehen sind, und die Angußtrichter 32 in jeder Bauteilposition 15 mit Kunststoffpressmasse 24 versorgt.
  • Fig. 5 zeigt eine schematische Draufsicht auf eine beschichtete Bauteilposition 15 eines Systemträgers 14 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Auf der Chipinsel 4 der dritten Ausführungsform der Erfindung sind die Kontaktschichtbereiche 11 schraffiert markiert und die Haftschichtbereiche 12 sind kreuzschraffiert. Auf der Chipinsel 4 sind die Kontaktschichtbereiche 11 und die Haftschichtbereiche 12 als Ringe ausgebildet, wobei der äußerste Ring auf der Chipinsel 4 einen Kontaktschichtbereich 11 aufweist und die weiteren Ringe abwechselnd Haftschichtbereiche 12 und Kontaktschichtbereiche 11 bilden. Die Oberseiten der inneren Flachleiterabschnitte 9 weisen zur Chipinsel 4 hin ebenfalls Kontaktschichtbereiche 11 auf, die mit Bonddrähten 28 verbunden werden können. Ebenso kann vom Rand der Chipinsel 4 aus über den ringförmigen Kontaktschichtbereich 11 im Randbereich der Chipinsel 4 das Potential der Chipinsel 4 über Bonddrähte zu Kontaktflächen auf dem Halbleiterchip verbunden werden. Durch die vollständige Beschichtung der Chipinsel 4 mit sich abwechselnden Kontaktschichtbereichen 11 und Haftschichtbereichen 12 wird ein direkter Kontakt zwischen einem leitfähigen Klebstoff und dem Metall der Chipinsel 4 unterbunden, so daß keine Migration von metallischem leitenden Füllmaterial des Klebstoffs in Richtung auf die Chipinsel 4 auftreten kann und somit auch keine Verarmung des Klebstoffs an leitfähigem Material auftritt. Ferner wird durch die ringförmigen Haftschichtbereiche 12 der Klebstoff zuverlässig mit der Chipinsel 4 verankert.
  • Nach dem Strukturieren eines Systemträgers 14 werden zunächst die Kontaktschichtbereiche 11 der Chipinsel 4 und der inneren Flachleiterabschnitte 9 mit einer Metalllegierungsbeschichtung 33 versehen, die in diesem Ausführungsbeispiel Silber oder eine Legierung von Silber aufweist. Anschließend wird der Systemträger 14 für ein Aufbringen der Haftschichtbereiche 12 auf den inneren Flachleiterabschnitten 9 und der Chipinsel 4 vorbereitet. Dazu werden mindestens die äußeren Flachleiterabschnitte des Systemträgers 14 auf der nicht gezeigten Unterseite des Systemträgers 14 abgedeckt, so daß nur die Oberflächen der inneren Flachleiterabschnitte 9 und der Chipinsel 4 mit einer Haftschicht beschichtet werden können.
  • Zum Beschichten mit einer Haftschicht aus Metalloxiden wird der Systemträger 14 in ein Galvanikbad getaucht. Das Galvanikbad weist in einer Ausführungsform der Erfindung Natronlauge, Natriumdichromat und Zinkoxid auf, die im Wasser dissoziiert sind. Bei der galvanischen Abscheidung von Chromoxid und Zinkoxid für die Haftschichtbereiche 12 entstehen dendritische Strukturen auf den Oberflächen der inneren Flachleiterabschnitte 9 und der Chipinsel 4 bzw. bei einer vorher geschlossen abgeschiedenen Metallplattierungsschicht entstehen diese Dendriten auf der Metallplattierungsschicht. Somit werden die Kontaktschichtbereiche 11 in dem Galvanikbad ebenfalls mit einer Haftschicht bedeckt.
  • Die galvanisch abgeschiedene Haftschicht aus Metalloxiden verbessert die Verankerung der Chipinsel 4 in dem leitenden Klebstoff zur Befestigung eines Halbleiterchips auf der Chipinsel 4 und sie verbessert auf den inneren Flachleiterabschnitten 9 die Verankerung dieser Flachleiterabschnitte 9 in der Kunststoffpreßmasse 24 des Kunststoffgehäuses 25. Bei geschlossener Abscheidung der Haftschicht aus Metalloxiden in den Bauteilpositionen 15 eines Systemträgers 14 werden zunächst auch die Kontaktschichtbereiche 11 von der Haftschicht abgedeckt. Deshalb wird anschließend der Systemträger 14 mindestens innerhalb der Bauteilpositionen 15 mit einer geschlossenen Photolithographieschicht überzogen. Danach wird die Haftschicht selektiv in den Kontaktschichtbereichen 11 in zwei Schritten freigelegt.
  • Zunächst wird mit einem gescannten Laserstrahl die Photolithographieschicht über den Kontaktschichtbereichen 11 freigelegt. Dabei werden gleichzeitig die Dendriten der Haftschicht angeschmolzen, so daß die Haftschicht über den Kontaktschichtbereichen 11 eingeebnet ist. Anschließend werden die Kontaktschichtbereiche 11 vollständig freigelegt, indem die verbliebene Haftschicht in einer verdünnten Säure gelöst wird. Dieser Lösungsvorgang der eingeebneten Haftschichtbereiche 12 kommt zum Stehen oder wird stark verlangsamt, sobald die metallische Oberfläche der Kontaktschichtbereiche 12 erreicht ist, da Edelmetalle wie Silber oder Gold oder deren Legierungen relativ säureresistent sind. Für das vollständige Entfernen der Photolithographieschicht zur Freilegung der Haftschichtbereiche 12 wird schließlich ein alkalisches Lösungsmittel für die verbliebene Photolithographieschicht eingesetzt, welches die Haftschichtbereiche 12 nicht angreift, zumal diese aus Metalloxiden bestehen, und relativ alkaliresistent sind.
  • Ein derart präparierter und beschichteter Systemträger 14, wie ihn die folgenden Fig. 5 bis 9 zeigen, kann als Vorprodukt für die Herstellung elektronischer Bauteile kommerziell verwertet werden. Eine Beschichtung sämtlicher Komponenten vor dem Aufbringen einer Kunststoffpreßmasse 24 des Kunststoffgehäuses 25 kann unter Einsatz eines erfindungsgemäß präparierten Systemträgers 14 entfallen. Somit ist die Gefahr des Versprödens der elektrischen Verbindungsleitungen aufgrund von Reaktionen mit einem Haftschichtmaterial und die Gefahr der Verschlechterung der Passivierung durch Abscheiden eines Haftschichtmaterials auf einem Halbleiterchip unter Einsatz des erfindungsgemäßen Systemträgers 14 für die Herstellung von elektronischen Bauteilen 1 vollständig beseitigt und gleichzeitig die Migration von metallischen Füllmaterialien aus einem Klebstoff unter einem Halbleiterchip vollständig unterbunden.
  • Fig. 6 zeigt eine schematische Draufsicht auf eine beschichtete Bauteilposition 15 eines Systemträgers 14 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die vierte Ausführungsform der Fig. 6 unterscheidet sich von der dritten Ausführungsform der Fig. 5 dadurch, daß die Kontaktschichtbereiche 11 und die Haftschichtbereiche 12 in Streifen auf der Chipinsel 4 angeordnet sind. Auch diese Struktur aus Kontaktschichtbereichen 11 und Haftschichtbereichen 12 hat den Vorteil, daß die gesamte Chipinsel mit einer Schicht bedeckt ist, so daß eine Migration des metallischen Füllers von dem leitenden Klebstoff in Richtung auf die Oberfläche der Chipinsel 4 verhindert wird und daß unterschiedliche Größen eines Halbleiterchips 2 auf der Chipinsel 4 angeordnet werden können.
  • Fig. 7 zeigt eine schematische Draufsicht auf eine beschichtete Bauteilposition 15 eines Systemträgers 14 einer fünften Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die fünfte Ausführungsform der Erfindung nach Fig. 7 unterscheidet sich von der vierten Ausführungsform der Erfindung nach Fig. 6 dadurch, daß die Streifen aus Kontaktschichtbereichen 11 und Haftschichtbereichen 12 in einem Winkel zu den Seitenkanten auf der Chipinsel 4 angeordnet sind. Auch dieses Muster 10 aus schrägen Streifen hat den Vorteil, daß einerseits die Chipinsel 4 voll mit einer Beschichtung bedeckt ist und daß andererseits unterschiedliche Chipgrößen auf der Chipinsel 4 angeordnet werde können. Dabei weisen die Kontaktschichtbereiche 11 eine Elektrometallplattierung aus Aluminium, Silber, Gold oder Legierungen derselben auf und die Haftschichtbereiche 12 weisen eine Schicht aus Metalloxiden 13 auf. Der Winkel zwischen der Seitenkante und der Schräglage der Streifen aus Kontaktschichtbereichen 11 und Haftschichtbereichen 12 kann beliebig gewählt werden und ist in dieser Ausführungsform der Fig. 7 45°.
  • Fig. 8 zeigt eine schematische Draufsicht auf eine beschichtete Bauteilposition 15 eines Systemträgers 14 einer sechsten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die sechste Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen dadurch, daß die Chipinsel 4 mit einem Rautenmuster 10 aus Kontaktschichtbereichen 11 und Haftschichtbereichen 12 bedeckt ist. Die Wirkung dieses Rautenmusters 10 hat die gleichen Vorteile wie in der Ausführungsformen, die in Fig. 5 bis Fig. 7 gezeigt werden.
  • Fig. 9 zeigt eine schematische Draufsicht auf eine Bauteilposition 15 eines Systemträgers 14 einer siebten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die siebte Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen der Erfindung, die in den Fig. 5 bis 8 gezeigt werden, dadurch, daß das Muster 10 aus Kontaktschichtbereichen 11 und Haftschichtbereichen 12 schachbrettartig ist. Wie in den vorhergehenden Ausführungsformen bedeckt es die gesamte Fläche der Chipinsel 4 und sorgt dafür, daß keine Migration des Metallfüllers des Klebstoffs zur Oberfläche der Chipinsel 4 stattfindet. Darüber hinaus bietet diese Ausführungsform der Erfindung eine Anzahl von Bondmöglichkeiten mit den Kontaktanschlussflächen auf der Chipinsel 4 an, wodurch das Potential der Chipinsel 4 auf die Oberseite des Halbleiterchips 2 übertragen werden kann. Bezugszeichenliste 1 elektronisches Bauteil
    2 Halbleiterchip
    3 Rückseite des Halbleiterchips
    4 Chipinsel
    5 Oberseite des Halbleiterchips
    6 Kontaktflächen
    7 Klebstoffschicht
    8 geschlossene Metallschicht
    9 innere Flachleiterabschnitte
    10 koplanares Muster
    11 Kontaktschichtbereiche
    12 Haftschichtbereiche
    13 Metalloxydschicht
    14 Systemträger
    15 Bauteilpositionen
    16 Systemträgerrahmen
    17 Haltestege
    18 Perforationen
    19 Rohband
    20 Rohplatte
    21 äußere Flachleiterabschnitte
    22 Flachleiter
    23 Verbindungsleitung
    24 Kunststoffpreßmasse
    25 Kunststoffgehäuse
    26 Gehäuseunterseite
    27 Außenkontakte
    28 Bonddrähte
    30 Langlöcher
    31 strichpunktierte Linie
    32 Angußtrichter
    33 Metalllegierungsbeschichtung

Claims (47)

1. Elektronisches Bauteil mit einem Halbleiterchip (2), der mit seiner Rückseite (3) auf einer Chipinsel (4) angeordnet ist und auf seiner Oberseite (5) Kontaktflächen (6) aufweist, die mit Kontaktanschlussflächen (7) der Chipinsel (4) oder mit Kontaktanschlussflächen (8) von inneren Flachleiterabschnitten (9) elektrisch verbunden sind, und wobei die Chipinsel (4) ein koplanares Muster (10) elektrisch leitender Kontaktanschlußbereiche (11) im Wechsel mit isolierenden Haftschichtbereichen (12) mindestens in dem Bereich der Chipinsel (4), der von dem Halbleiterchip (2) bedeckt ist, aufweist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Muster (10) ein Schachbrettmuster aufweist.
3. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Muster (10) ein Streifenmuster aufweist.
4. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Muster (10) ein Rautenmuster aufweist.
5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktschichtbereiche (11) eine galvanisch abgeschiedene Metalllegierungsplattierung aufweisen, wobei die Kontaktschichtbereiche (11) nicht von der isolierenden Haftschicht bedeckt sind.
6. Elektronisches Bauteil nach Anspruch 5, dadurch gekennzeichnet, dass die Metalllegierungsplattierung Aluminium, Silber, Gold oder Legierungen derselben aufweist.
7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Haftschichtbereiche (12) eine galvanisch abgeschiedene Metalloxidschicht (13) aufweisen.
8. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Haftschichtbereiche (12) 50-90 mol% Zink und 10-50 mol & Chrom aufweisen.
9. Systemträger mit mehreren in Matrixform oder nacheinander angeordneten Bauteilpositionen (15) für elektronische Bauteile (1), wobei jede Bauteilposition (15) einen Systemträgerrahmen (16) aufweist, und wobei sich Haltestege (17) von dem Systemträgerrahmen (16) aus in Richtung auf eine Chipinsel (4) für einen Halbleiterchip (2) erstrecken, und wobei sich Haltestege (17) von dem Systemträgerrahmen (16) zu inneren Flachleiterabschnitten (9) erstrecken und wobei die Chipinsel (4) ein koplanares Muster (10) aus Haftschichtbereichen (12) abwechselnd mit Kontaktschichtbereichen (11) aufweist.
10. Systemträger nach Anspruch 9, dadurch gekennzeichnet, dass der Systemträger (14) ein Vorprodukt für die Herstellung von elektronischen Bauteilen (1) ist.
11. Systemträger nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass das Muster (10) schachbrettartig für jede Bauteilposition (15) auf dem Systemträger (14) strukturiert ist.
12. Systemträger nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass das Muster (10) ein Streifenmuster für jede Bauteilposition (15) auf dem Systemträger (14) aufweist.
13. Systemträger nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass das Muster (10) ein Rautenmuster für jede Bauteilposition (15) auf dem Systemträger (14) aufweist.
14. Systemträger nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass die Kontaktschichtbereiche (11) eine galvanisch abgeschiedene Metalllegierungsplattierung aufweisen, die nicht von der isolierenden Haftschicht bedeckt ist.
15. Systemträger nach Anspruch 14, dadurch gekennzeichnet, dass die Metalllegierungsplattierung Aluminium, Silber, Gold oder Legierungen derselben aufweist.
16. Systemträger nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, dass die Haftschichtbereiche (12) eine galvanisch abgeschiedene Metalloxidschicht (13) aufweisen.
17. Systemträger nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, dass der Systemträger (14) mit dem Muster (10) aus Haftschichtbereichen (12) und Kontaktanschlussbereichen (11) zu seiner Positionierung in einer Bestückungsmaschine eine Perforation (18) entlang des Systemträgerrahmens (16) aufweist.
18. Systemträger nach einem der Ansprüche 9 bis 17, dadurch gekennzeichnet, dass die Kontaktschichtbereiche (11) eine galvanisch abgeschiedene Metalllegierungsplattierung aufweisen, die ihrerseits vorzugsweise Aluminium, Silber, Gold oder Legierungen derselben aufweist.
19. Systemträger nach einem der Ansprüche 9 bis 18, dadurch gekennzeichnet, dass die Haftschichtbereiche (12) Metalloxide aufweisen.
20. Systemträger nach einem der Ansprüche 9 bis 19, dadurch gekennzeichnet, dass die Haftschichtbereiche (12) 50-90 mol% Zink und 10-50 mol% Chrom aufweist.
21. Systemträger nach einem der Ansprüche 9 bis 20, dadurch gekennzeichnet, dass die Haftschichtbereiche (12) eine rauhe Oberfläche aufweisen.
22. Systemträger nach einem der Ansprüche 9 bis 21, dadurch gekennzeichnet, dass die Haftschichtbereiche (12) Dendriten aufweisen.
23. Systemträger nach einem der Ansprüche 9 bis 22, dadurch gekennzeichnet, dass die Haftschichtbereiche (12) alkaliresistent sind.
24. Systemträger nach einem der Ansprüche 9 bis 23, dadurch gekennzeichnet, dass die Haftschichtbereiche (12) säurelöslich sind.
25. Systemträger nach einem der Ansprüche 9 bis 24, dadurch gekennzeichnet, dass der Systemträger (14) Reinstkupfer oder eine Kupferlegierung aufweist.
26. Systemträger nach einem der Ansprüche 9 bis 25, dadurch gekennzeichnet, dass der Systemträger (14) ein kupferkaschiertes Kunststoffband aufweist.
27. Verfahren zur Herstellung eines Systemträgers (14) für elektronische Bauteile (1), das folgende Verfahrensschritte aufweist:
- Strukturieren eines Rohbandes (19) oder einer Rohplatte (20), welche mindestens eine Metalloberfläche aufweisen, zu einem Systemträger (14) mit einer Perforation (18) und in Matrix oder aufeinanderfolgend angeordneten Strukturen für jede Bauteilposition (15) mit einer Chipinsel (4) und äußeren und inneren Flachleiterabschnitten (9, 21),
- Beschichten der Chipinsel (4) und der inneren Flachleiterabschnitte (9) mit Material für Kontaktschichtbereiche (11),
- selektives Aufbringen einer Haftschicht auf Haftschichtbereiche (12) der Chipinsel (4) und der inneren Flachleiterabschnitte (5) der Systemträgerstrukturen in den Bauteilpositionen (15) unter Freilassen der Kontaktschichtbereiche (11) in einem koplanaren Muster (10).
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass ein selektives Beschichten der Chipinsel (4) und der inneren Flachleiterabschnitte (9) für die Kontaktschichtbereiche (11) und/oder die Haftschichtbereiche (12) mittels Siebdruckverfahrens oder Schablonendruckverfahrens erfolgt.
29. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass zunächst die Chipinsel (4) und die inneren Flachleiterabschnitte (9) mit Material für Kontaktschichtbereiche (11) mittels Aufdampftechnik geschlossen beschichtet werden und nur die Haftschichtbereiche (12) anschließend selektiv auf der geschlossenen Fläche aus Kontaktanschlussflächenmaterial selektiv aufgebracht werden.
30. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass das Beschichten der Chipinsel (4) und der inneren Flachleiterabschnitte (9) mit Material für Kontaktschichtbereiche (11) galvanisch mittels Elektroplattierung erfolgt.
31. Verfahren nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, dass das Aufbringen der Haftschichtbereiche (12) auf die Systemträgerstruktur mittels galvanischer Abscheidung einer geschlossenen Beschichtung erfolgt, die anschließend zu dem Muster (10) strukturiert wird.
32. Verfahren nach einem der Ansprüche 27 bis 31, dadurch gekennzeichnet, dass zum selektiven Aufbringen einer Haftschicht folgende weitere Verfahrensschritte durchgeführt werden:
- Abdecken einer geschlossenen nicht strukturierten Haftschicht mit einer geschlossenen Photolithographieschicht,
- Tempern der Photolithographieschicht zum Vernetzen des Photolacks,
- selektives Abtragen der Photolithographieschicht und der Haftschicht in dem vorgesehenen koplanaren Muster (10) auf der Chipinsel (4) und auf den inneren Flachleiterabschnitten (9) zum Freilegen der darunter angeordneten Kontaktschichtbereiche (11).
33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass das Abdecken der Haftschicht mit einer geschlossenen Photolithographieschicht mittels Sprühtechnik erfolgt.
34. Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass das Abdecken der Haftschicht mit einer geschlossenen Photolithographieschicht mittels Tauchtechnik erfolgt.
35. Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass zum Tempern der Photolithographieschicht der Systemträger (14) mit aufgebrachter Photolithographieschicht auf eine Vernetzungstemperatur des Photolacks erwärmt wird.
36. Verfahren nach einem der Ansprüche 32 bis 35, dadurch gekennzeichnet, dass zum selektiven Abtragen der Photolithographieschicht und der Haftschicht folgende Verfahrensschritte durchgeführt werden:
- Verdampfen der Photolithographieschicht mittels eines gescannten Laserstrahls im Bereich der freizulegenden Kontaktschichtbereiche (11),
- Abätzen der verbliebenen angeschmolzenen Haftschicht.
37. Verfahren nach Anspruch 36, dadurch gekennzeichnet, dass das Abätzen der verbliebenen angeschmolzenen Haftschicht mittels einer Säurelösung erfolgt.
38. Verfahren nach Anspruch 36, dadurch gekennzeichnet, dass das Abätzen der verbliebenen angeschmolzenen Haftschicht mittels eines Plasmaätzverfahrens erfolgt.
39. Verfahren nach einem der Ansprüche 32 bis 35, dadurch gekennzeichnet, dass die nicht selektiv entfernte Photolithographieschicht nach dem Freilegen der Kontaktschichtbereiche (11) mittels einer alkalischen Lösung entfernt wird.
40. Verfahren nach einem der Ansprüche 32 bis 39, dadurch gekennzeichnet, dass die nicht selektiv entfernte Photolithographieschicht nach dem Freilegen der Kontaktschichtbereiche (11) mittels Veraschung entfernt wird.
41. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit einem koplanaren Muster (10) aus elektrisch leitenden Kontaktflächenbereichen (11) im Wechsel mit isolierenden Haftschichtbereichen (12) auf einer Chipinsel (4), das folgende Verfahrensschritte aufweist:
- Bereitstellen eines Systemträgers (14) mit mehreren Bauteilpositionen (15) mit einem koplanaren Muster (10) aus Haftschichtbereichen (12) auf der Chipinsel (4) und auf inneren Flachleiterabschnitten (9) und aus Kontaktschichtbereichen (11),
- Aufbringen von Halbleiterchips (2) auf die Chipinseln (4) mit Haftschichtbereichen (12) und Kontaktschichtbereichen (11) des Systemträgers (14),
- Verbinden von Kontaktflächen (6) der Halbleiterchips (2) mit Kontaktschichtbereichen (11) über eine Verbindungsleitung (23), soweit die Kontaktschichtbereiche (11) nicht von dem Halbleiterchip (2) bedeckt werden,
- Vergießen der Chipinsel, der inneren Flachleiterabschnitte (9), der Verbindungsleitungen (23) und des Halbleiterchips (2) einseitig mit einer Kunststoffpreßmasse (24) zu einem Kunststoffgehäuse (25), das auf der Gehäuseunterseite (26) äußere Flachleiterabschnitte (21) und eine Unterseite der Chipinsel (4) als Außenkontakte (27) aufweist.
42. Verfahren nach Anspruch 41, dadurch gekennzeichnet, dass das Aufbringen eines Halbleiterchips (2) auf der Chipinsel (4) in einer Bauteilposition (15) mittels Klebetechnik erfolgt.
43. Verfahren nach Anspruch 41 oder Anspruch 42, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (6) des Halbleiterchips (2) mit den Kontaktschichtbereichen (11) mittels Bondtechnik unter Verwendung von Bonddrähten (28) erfolgt.
44. Verfahren nach einem der Ansprüche 41 bis 43, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (6) des Halbleiterchips (2) mit Kontaktschichtbereichen (11) mittels Thermokompressionsbonden erfolgt.
45. Verfahren nach einem der Ansprüche 41 bis 43, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (6) des Halbleiterchips (2) mit Kontaktschichtbereichen (11) mittels Ultraschallbonden erfolgt.
46. Verfahren nach einem der Ansprüche 41 bis 43, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (6) des Halbleiterchips (2) mit Kontaktschichtbereichen (11) mittels Thermoschallbonden erfolgt.
47. Verfahren nach einem der Ansprüche 41 bis 43, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (6) oder der Rückseite (3) des Halbleiterchips (2) mit Kontaktschichtbereichen (11) mittels Löttechnik erfolgt.
DE10148120A 2001-09-28 2001-09-28 Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers Expired - Fee Related DE10148120B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10148120A DE10148120B4 (de) 2001-09-28 2001-09-28 Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
US10/260,902 US6831372B2 (en) 2001-09-28 2002-09-30 Electronic devices with semiconductor chips and a leadframe with device positions and methods for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10148120A DE10148120B4 (de) 2001-09-28 2001-09-28 Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers

Publications (2)

Publication Number Publication Date
DE10148120A1 true DE10148120A1 (de) 2003-04-17
DE10148120B4 DE10148120B4 (de) 2007-02-01

Family

ID=7700784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10148120A Expired - Fee Related DE10148120B4 (de) 2001-09-28 2001-09-28 Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers

Country Status (2)

Country Link
US (1) US6831372B2 (de)
DE (1) DE10148120B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
WO2007129132A1 (en) * 2006-05-10 2007-11-15 Infineon Technologies Ag Semiconductor package and method of assembling a semiconductor package
DE102007016126A1 (de) 2007-03-29 2008-10-02 Robert Bosch Gmbh Anordnung mit mindestens einem in Berührungskontakt mit mindestens einem Kunststoffbauelement stehenden Metallteil
DE202012100694U1 (de) 2012-02-29 2012-03-30 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrößerter Chipinsel
DE102012103583A1 (de) 2012-02-29 2013-08-29 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrößerter Chipinsel

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2854495B1 (fr) * 2003-04-29 2005-12-02 St Microelectronics Sa Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a grille.
US7037805B2 (en) * 2003-05-07 2006-05-02 Honeywell International Inc. Methods and apparatus for attaching a die to a substrate
TWI237534B (en) * 2004-05-07 2005-08-01 Advanced Semiconductor Eng Fabrication method of a printed circuit board
JP2006049691A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体パッケージ，その製造方法及び半導体デバイス
DE102004048608A1 (de) * 2004-10-06 2006-04-13 Robert Bosch Gmbh Erhöhung der Haftkraft einer Klebeverbindung in Gehäusen
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
WO2006134635A1 (ja) * 2005-06-14 2006-12-21 Rohm Co., Ltd. 発光装置
EP1909687A1 (de) 2005-07-13 2008-04-16 Boston Scientific Scimed, Inc. Einrast-schlingenankersysteme und relevante verfahren
US7491636B2 (en) * 2005-07-19 2009-02-17 Micron Technology, Inc. Methods for forming flexible column die interconnects and resulting structures
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
MY150130A (en) * 2005-11-28 2013-11-29 Dainippon Printing Co Ltd Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
JP4963989B2 (ja) * 2007-03-08 2012-06-27 パナソニック株式会社 半導体素子搭載用基板およびその製造方法
WO2008122959A2 (en) * 2007-04-10 2008-10-16 Nxp B.V. Package, method of manufacturing a package and frame
EP2140489A1 (de) * 2007-04-17 2010-01-06 Nxp B.V. Verfahren zur herstellung eines elements mit elektrisch leitfähigen teilen zur anwendung für ein mikroelektronisches gehäuse
US20080290481A1 (en) * 2007-05-25 2008-11-27 Takahiko Kudoh Semiconductor Device Package Leadframe
US9636201B2 (en) 2011-05-12 2017-05-02 Boston Scientific Scimed, Inc. Delivery members for delivering an implant into a body of a patient
US8987064B2 (en) * 2013-01-11 2015-03-24 Stats Chippac Ltd. Integrated circuit packaging system with molded grid-array mechanism and method of manufacture thereof
DE102013204883A1 (de) * 2013-03-20 2014-09-25 Robert Bosch Gmbh Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
JP6507874B2 (ja) * 2015-06-17 2019-05-08 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6485397B2 (ja) * 2016-04-04 2019-03-20 株式会社デンソー 電子装置及びその製造方法
US9865527B1 (en) * 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
JP6269887B2 (ja) * 2017-06-29 2018-01-31 大日本印刷株式会社 半導体装置の製造方法、およびリードフレームの製造方法
JP2019083295A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
DE102018130936B4 (de) * 2018-12-05 2022-08-11 Infineon Technologies Ag Halbleitergehäuse, Metallblech zur Anwendung in einem Halbleitergehäuse und Verfahren zum Herstellen eines Halbleitergehäuses
US11515240B2 (en) * 2019-08-01 2022-11-29 Stmicroelectronics S.R.L. Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262674A (en) * 1991-02-04 1993-11-16 Motorola, Inc. Chip carrier for an integrated circuit assembly
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
US6034422A (en) * 1995-09-29 2000-03-07 Dai Nippon Printing Co., Ltd. Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106455A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH01297828A (ja) * 1988-05-25 1989-11-30 Matsushita Electron Corp 半導体装置
JP2602076B2 (ja) * 1988-09-08 1997-04-23 三菱電機株式会社 半導体装置用リードフレーム
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
JPH08316364A (ja) * 1995-05-16 1996-11-29 Toshiba Corp 半導体装置
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3554212B2 (ja) * 1998-12-21 2004-08-18 沖電気工業株式会社 半導体装置
JP3784976B2 (ja) * 1998-12-22 2006-06-14 ローム株式会社 半導体装置
US6593643B1 (en) * 1999-04-08 2003-07-15 Shinko Electric Industries Co., Ltd. Semiconductor device lead frame
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
US6396135B1 (en) * 2000-12-21 2002-05-28 National Semiconductor Corporation Substrate for use in semiconductor packaging
US6538313B1 (en) * 2001-11-13 2003-03-25 National Semiconductor Corporation IC package with integral substrate capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262674A (en) * 1991-02-04 1993-11-16 Motorola, Inc. Chip carrier for an integrated circuit assembly
US6034422A (en) * 1995-09-29 2000-03-07 Dai Nippon Printing Co., Ltd. Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
US7880300B2 (en) 2004-09-28 2011-02-01 Infineon Technologies Ag Semiconductor chip comprising a metal coating structure and associated production method
WO2007129132A1 (en) * 2006-05-10 2007-11-15 Infineon Technologies Ag Semiconductor package and method of assembling a semiconductor package
US8410586B2 (en) 2006-05-10 2013-04-02 Infineon Technologies, Ag Semiconductor package and method of assembling a semiconductor package
DE112006003861B4 (de) * 2006-05-10 2015-09-17 Infineon Technologies Ag Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102007016126A1 (de) 2007-03-29 2008-10-02 Robert Bosch Gmbh Anordnung mit mindestens einem in Berührungskontakt mit mindestens einem Kunststoffbauelement stehenden Metallteil
DE202012100694U1 (de) 2012-02-29 2012-03-30 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrößerter Chipinsel
DE102012103583A1 (de) 2012-02-29 2013-08-29 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrößerter Chipinsel
WO2013127420A1 (de) 2012-02-29 2013-09-06 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrösserter chipinsel
DE102012103583B4 (de) * 2012-02-29 2017-06-22 Heraeus Deutschland GmbH & Co. KG Substrat mit vergrößerter Chipinsel und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20030075792A1 (en) 2003-04-24
DE10148120B4 (de) 2007-02-01
US6831372B2 (en) 2004-12-14

Similar Documents

Publication Publication Date Title
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE60033901T2 (de) Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren
DE102008025451B4 (de) Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE4113954A1 (de) Matrix-verbindungsglied
DE102006012322A1 (de) Substrat für eine elektronische Einheit und Verfahren zu deren Herstellung, elektronische Einheit und Verfahren zu deren Herstellung
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE10148042A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE19507547C2 (de) Verfahren zur Montage von Chips
DE10124047B4 (de) Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger
EP1301942A1 (de) Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung
DE4415375A1 (de) Filmträger und Verfahren zu dessen Herstellung
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
DE1564066A1 (de) Verfahren zum Herstellen elektrischer Kontakte auf der Oberflaeche elektronischer Bauelemente
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
WO2006000291A1 (de) Verfahren zur herstellung einer keramischen leiterplatte
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen
DE10064691A1 (de) Elektronisches Bauteil mit einem Halbleiter-Chip und Kupferleiterbahnen auf dem Chip sowie ein Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee