DE10138077A1 - Halbleiter-Herstellungs- und Inspektionssystem und Halbleitervorrichtung - Google Patents
Halbleiter-Herstellungs- und Inspektionssystem und HalbleitervorrichtungInfo
- Publication number
- DE10138077A1 DE10138077A1 DE10138077A DE10138077A DE10138077A1 DE 10138077 A1 DE10138077 A1 DE 10138077A1 DE 10138077 A DE10138077 A DE 10138077A DE 10138077 A DE10138077 A DE 10138077A DE 10138077 A1 DE10138077 A1 DE 10138077A1
- Authority
- DE
- Germany
- Prior art keywords
- burn
- control signal
- semiconductor devices
- inspection system
- semiconductor manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318577—AC testing, e.g. current testing, burn-in
- G01R31/31858—Delay testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Das Maximum des von Halbleitervorrichtungen verbrauchten Stroms wird aufgespalten und auf ein Niveau unterhalb der Stromlieferfähigkeit einer Burn-In-Vorrichtung herabgedrückt. Daraus resultierend wird eine Halbleiter-Herstellungs- und Inspektions-Vorrichtung erhalten, die die einfache Durchführung eines Burn-In-Tests ohne Auftreten von Unregelmäßigkeiten in der Burn-In-Vorrichtung oder Begrenzungen der Anzahl der auf der Burn-In-Platine befestigten Halbleitervorrichtungen ermöglicht. Ein Halbleiter-Herstellungs- und Inspektionssystem, das in einer Mehrzahl von Bereichen auf einer Burn-In-Platine vorgesehene Halbleitervorrichtungen unter Verwendung einer Burn-In-Vorrichtung testet, enthält einen Treiber zum Liefern eines Steuersignals an die in der Mehrzahl von Bereichen vorgesehenen Halbleitervorrichtungen, eine Verzögerungsschaltung, die für eines von einer Mehrzahl von Steuersignalen, die von der Signalerzeugungsvorrichtung ausgegeben werden, vorgesehen ist und das Steuersignal relativ zu dem anderen Steuersignal verzögert; und einen Treiber zum Steuern des Verzögerungsvorgangs der Verzögerungsvorrichtung.
Description
Die vorliegende Erfindung bezieht sich auf ein Halbleiter-
Herstellungs- und Inspektionssystem und spezieller auf ein
Halbleiter-Herstellungs- und Inspektionssystem, das ver
wendet werden kann, wenn auf einer Burn-In-Platine
(Burn-In gleich Voraltern) befestigte Halbleitervorrichtungen
einem Burn-In-Test unterzogen werden und sie bezieht sich
ebenfalls auf eine Halbleitervorrichtung, die unter Ver
wendung des Halbleiter-Herstellungs- und Inspektionssy
stems gefertigt wurde.
Allgemein verwendet ein Halbleiter-Herstellungs- und In
spektionssystem manchmal während eines Verfahrens zum Te
sten von Halbleitervorrichtungen oder während eines in ei
nem Zuverlässigkeitstest auszuführenden beschleunigten
Tests (d. h. eines Burn-In-Tests) einen Testmodus, um eine
Burn-In-Zeit zu verkürzen. Obwohl beispielsweise während
eines Tests gewöhnlich nur eine Schaltung aktiviert ist,
sind durch die Verwendung eines Testmodus eine Mehrzahl
von Schaltungen gleichzeitig aktiviert. Folglich ist die
Anzahl der pro Zeiteinheit zu aktivierenden Schaltungen
erhöht, wodurch eine Burn-In-Zeitdauer verkürzt wird.
In diesem Fall sind alle auf einer Burn-In-Platine befe
stigten Halbleitervorrichtungen gleichzeitig aktiviert.
Wie durch die in Fig. 6 gezeigte durchgezogene Linie "a"
angedeutet, wird deshalb der durch eine Halbleitervorrich
tung verbrauchte Strombetrag groß und übersteigt die
Stromlieferfähigkeit einer Burn-In-Vorrichtung. Daraus re
sultierend treten Unregelmäßigkeiten in der Burn-In-Vor
richtung auf oder es entsteht eine Begrenzung für die An
zahl an Halbleitervorrichtungen, die auf der Burn-In
platte befestigt werden.
Als eine Gegenmaßnahme gegen derartige Probleme beschreibt
die Japanische Offenlegungsschrift JP-145213/1999 die Ver
wendung einer in einer Halbleitervorrichtung vorgesehenen
Burn-In-Zeitgeberschaltung, um den Strom zu verringern,
der schlagartig fließt, wenn eine Mehrzahl von Chips wäh
rend der Gesamtwafer-Messungs- und Inspektionsvorgänge zum
selben Zeitpunkt betrieben wird. Ein Burn-In-Betriebszy
klus wird durch die Vorrichtung aus einem Taktzyklus der
Burn-In-Zeitgeberschaltung bestimmt. Da Variationen der
Herstellungsprozeßparameter in Variationen des Taktzyklus
an unterschiedlichen Orten auf einem Wafer resultieren,
unterscheidet sich ein Taktzyklus von einem Halbleiter-
Chip zum anderen. Daher kann ein während eines Burn-In-
Tests schlagartig fließender elektrischer Strom verringert
werden.
Eine Vorrichtung, die ein derartiges bekanntes Verfahren
verwendet, hat jedoch die Einfügung einer Burn-In-Zeitge
berschaltung in eine Halbleitervorrichtung zur Folge. Die
von Halbleiter-Chips eingenommene Fläche wird daher größer
und die Anzahl an Halbleiter-Chips, die aus einem einzigen
Wafer hergestellt werden können, ist reduziert.
Aufgabe der vorliegenden Erfindung ist die Überwindung des
Nachteils des bekannten Verfahrens und die Bereitstellung
eines Halbleiter-Herstellungs- und Inspektionssystems,
welches auf einfache Weise die Durchführung eines Burn-In-
Tests ermöglicht, ohne die Anzahl der auf einer Burn-In-
Platine zu befestigenden Halbleitervorrichtungen zu be
grenzen, sowie einer Halbleitervorrichtung, die unter Ver
wendung der Vorrichtung hergestellt wurde.
Die Aufgabe wird gelöst durch ein Halbleiter-Herstellungs-
und Inspektionssystem gemäß Anspruch 1 und eine Halblei
tervorrichtung gemäß Anspruch 9.
Entsprechend eines Aspekts der vorliegenden Erfindung
weist ein Halbleiter-Herstellungs- und Inspektionssystem,
das in einer Mehrzahl von Bereichen auf einer Burn-In-Pla
tine vorgesehene Halbleitervorrichtungen mittels einer
Burn-In-Vorrichtung testet,
eine Signalerzeugungsvorrichtung zum Liefern eines Steuer signals an die in der Mehrzahl von Bereichen vorgesehenen Halbleitervorrichtungen,
eine Verzögerungsvorrichtung, die für einen Teil einer Mehrzahl von Steuersignalen, die von der Signalerzeugungs vorrichtung ausgegeben werden, vorgesehen ist und den Teil der Steuersignale relativ zum anderen Teil der Steuersig nale verzögert, und
eine Steuervorrichtung zum Steuern des Verzögerungsvor gangs der Verzögerungsvorrichtung auf.
eine Signalerzeugungsvorrichtung zum Liefern eines Steuer signals an die in der Mehrzahl von Bereichen vorgesehenen Halbleitervorrichtungen,
eine Verzögerungsvorrichtung, die für einen Teil einer Mehrzahl von Steuersignalen, die von der Signalerzeugungs vorrichtung ausgegeben werden, vorgesehen ist und den Teil der Steuersignale relativ zum anderen Teil der Steuersig nale verzögert, und
eine Steuervorrichtung zum Steuern des Verzögerungsvor gangs der Verzögerungsvorrichtung auf.
Entsprechend der vorliegenden Erfindung wird das Maximum
des durch die Halbleitervorrichtungen verbrauchten Stroms
aufgespalten und kann auf ein Niveau unterhalb der Strom
lieferfähigkeit der Burn-In-Vorrichtung gedrückt werden.
Daher wird eine Notwendigkeit zum Abändern einer in einem
Bestimmungssystem der Burn-In-Vorrichtung vorgesehenen
Verzögerung beseitigt. Ein Burn-In-Test kann auf einfache
Weise ohne in der Burn-In-Vorrichtung auftretende Unregel
mäßigkeiten oder Begrenzungen der Anzahl an Halbleitervor
richtungen, die auf der Burn-In-Platine befestigt sind,
durchgeführt werden.
Entsprechend eines anderen Aspekts der vorliegenden Erfin
dung wird eine Halbleitervorrichtung unter Verwendung des
oben beschriebenen Halbleiterherstellungs- und Inspekti
onssystems hergestellt.
Die vorliegende Erfindung schafft einen Vorteil, indem ei
ne hochzuverlässige Halbleitervorrichtung von hoher Qua
lität bereitgestellt wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung erge
ben sich aus der Beschreibung von Ausführungsbeispielen
anhand der Figuren. Von den Figuren zeigen:
Fig. 1 die Konfiguration eines Halbleiter-Her
stellungs- und Inspektionssystems ent
sprechend einer ersten Ausführungsform
der vorliegenden Erfindung.
Fig. 2 ein Zeitablaufdiagramm, das den Betrieb
des Halbleiter-Herstellungs- und Inspek
tionssystems gemäß der vorliegenden Er
findung zeigt.
Fig. 3 ein Zeitablaufdiagramm, das den Betrieb
des Halbleiter-Herstellungs- und Inspek
tionssystems gemäß der vorliegenden Er
findung zeigt.
Fig. 4 die Beziehung zwischen der Stromliefer
fähigkeit der Burn-In-Vorrichtung und
dem von den Halbleitervorrichtungen ver
brauchten Strom entsprechend der vorlie
genden Erfindung.
Fig. 5 die Konfiguration eines Halbleiter-Her
stellungs- und Inspektionssystems gemäß
einer zweiten Ausführungsform der vor
liegenden Erfindung.
Fig. 6 die Beziehung zwischen der Stromliefer
fähigkeit der Burn-In-Vorrichtung und
dem von den Halbleitervorrichtungen ver
brauchten Strom entsprechend des Standes
der Technik.
Ausführungsformen der vorliegenden Erfindung werden unter
Bezugnahme auf die zugehörigen Zeichnungen beschrieben.
Fig. 1 ist ein schematisches Diagramm, das die Konfigura
tion eines Halbleiter-Herstellungs- und Inspektionssystems
entsprechend einer ersten Ausführungsform der vorliegenden
Erfindung zeigt.
In der Zeichnung bezeichnet Bezugszeichen 1 eine Burn-In-
Platine; 2 bezeichnet eine Burn-In-Vorrichtung; 3 bezeich
net auf der Burn-In-Platine 1 zu befestigende Halbleiter
vorrichtungen; 4 und 5 bezeichnen Bereiche, in denen die
Halbleitervorrichtungen 3 befestigt sind; 6 bezeichnet ei
ne Verzögerungsschaltung, welche auf der Burn-In-Platine 1
befestigt ist und zum Beispiel mit den im Bereich 4 be
festigten Halbleitervorrichtungen 3 elektrisch verbunden
ist; und 7 bezeichnet einen Treiber, der in der Burn-In-
Vorrichtung 2 vorgesehen ist und an die im Bereich 5 auf
der Burn-In-Platine 1 befestigten Halbleitervorrichtungen
3 ein Steuersignal liefert.
Das Bezugszeichen 8 bezeichnet einen Treiber, der in der
Burn-In-Vorrichtung 2 vorgesehen ist und mittels der Ver
zögerungsschaltung 6 ein Steuersignal an die in dem Be
reich 4 auf der Burn-In-Platine 1 befestigten Halbleiter-
Vorrichtungen 3 liefert, und 9 bezeichnet einen Treiber,
der in der Burn-In-Vorrichtung 2 vorgesehen ist und als
Steuervorrichtung zum Liefern eines Verzögerungs-Steuer
signals an die auf der Burn-In-Platine 1 befestigte Verzö
gerungsschaltung 6 arbeitet. Die Treiber 7 und 8 bilden
eine Signalerzeugungsvorrichtung zum Liefern von Steuer
signalen an die Halbleitervorrichtungen 3.
Der Betrieb des Halbleiter-Herstellungs- und Inspektions
systems gemäß der vorliegenden Erfindung wird jetzt unter
Bezugnahme auf die Fig. 2 bis 4 beschrieben.
Zur Zeit eines Burn-In-Tests gibt der Treiber 7 der Burn-
In-Vorrichtung 2 ein Steuersignal 2b, wie das in Fig. 2
gezeigte, aus. Das auf diese Weise ausgegebene Steuersi
gnal wird direkt an die im Bereich 5 auf der Burn-In-
Platine 1 befestigten Halbleiter-Vorrichtungen 3 gelie
fert. Im Gegensatz dazu liefert der Treiber 8 der Burn-In-
Vorrichtung 2 ein analoges Steuersignal an die in dem Be
reich 4 auf der Burn-In-Platine 1 befestigten Halbleiter-
Vorrichtungen 3. Wie in Fig. 2 gezeigt, gibt der Treiber 9
zum Verzögern eines von dem Treiber 8 den in dem Bereich 4
befestigten Halbleitervorrichtungen 3 einzugebenden Steu
ersignales ein Hochpegel-Verzögerungssteuersignal 2a (d. h.
ein Freigabesignal) an die Verzögerungsschaltung 6 aus.
Wie in Fig. 2 gezeigt, wird das Steuersignal 2c, das le
diglich für eine vorbestimmte Zeitperiode T verzögert wur
de, vom Treiber 7 an die in dem Bereich 4 auf der Burn-In-
Platine 1 befestigten Halbleiter-Vorrichtungen 3 gelie
fert.
Folglich arbeiten die in dem Bereich 4 auf der Burn-In-
Platine 1 befestigten Halbleiter-Vorrichtungen 3 zu einem
Zeitpunkt, der sich von jenem unterscheidet, zu dem die in
dem Bereich 5 auf der Burn-In-Platine 1 befestigten Halb
leiter-Vorrichtungen 3 arbeiten. Wie in Fig. 2 gezeigt,
kann das Maximum des von den Halbleiter-Vorrichtungen 3
verbrauchten Stroms 2d aufgespalten werden.
Fig. 4 zeigt die Beziehung zwischen der Stromlieferfähig
keit der Burn-In-Vorrichtung 2 und dem von den Halbleiter-
Vorrichtungen 3 verbrauchten Strom. Der Strom, der von den
Halbleiter-Vorrichtungen 3 verbraucht werden soll und
durch eine durchgezogene Linie "a" bezeichnet ist, ist
niedriger als die Stromlieferfähigkeit der Burn-In-Vor
richtung 2, die durch die unterbrochene Linie "b" bezeich
net ist, wie in Fig. 4 gezeigt. Es ist vorgesehen, daß der
von den Halbleiter-Vorrichtungen 3 verbrauchte Strom her
abgedrückt wird, um niedriger als die Stromlieferfähigkeit
der Burn-In-Vorrichtung 2 zu sein.
In einem Fall, in dem der Stromverbrauch in einer anderen
Situation als einem Burn-In-Test, nicht ein Problem dar
stellt, beispielsweise wenn ein Funktionstest durchgeführt
wird, der mittels der Burn-In-Vorrichtung 2 durchgeführt
wird, welche eine Testfunktion aufweist, wird der Funkti
onstest durch die Vorrichtung des Treibers 9 durchgeführt.
Diese gibt zum Verhindern einer Verzögerung in einem vom
Treiber 8 den in dem Bereich 4 befestigten Halbleiter-Vor
richtungen 3 einzugebenden Steuersignal an die Verzöge
rungsschaltung 6 ein Niedrigpegel-Verzögerungssteuer-
Signal (d. h. ein Abschaltsignal) aus. In diesem Fall geben
die Treiber 7 und 8 Gleichtakt-Steuersignale 3b, 3c, wie
die in Fig. 3 gezeigten, aus. Zu diesem Zeitpunkt nimmt
der von den auf der Burn-In-Platine 1 befestigten Halblei
ter-Vorrichtungen 3 verbrauchte Strom 3d eine Kurvenform,
wie jene die in Fig. 3 gezeigt ist, an.
In der vorliegenden Ausführungsform ist auf der Burn-In-
Platine eine Verzögerungsschaltung vorgesehen, wodurch in
einer Mehrzahl von Bereichen auf einer Burn-In-Platine
vorgesehene Halbleiter-Vorrichtungen zu verschiedenen
Zeitpunkten aktiviert werden. Folglich wird das Maximum
des von den Halbleitervorrichtungen verbrauchten Stroms
aufgespalten und kann auf ein Niveau unterhalb der Strom
lieferfähigkeit der Burn-In-Vorrichtung gedrückt werden.
Daher wird eine Notwendigkeit zum Abändern einer in einem
Bestimmungssystem der Burn-In-Vorrichtung vorgesehenen
Verzögerung beseitigt. Ein Burn-In-Test kann auf einfache
Weise ohne Auftreten von Unregelmäßigkeiten in der Burn-
In-Vorrichtung und ohne Begrenzung der Anzahl der auf der
Burn-In-Platine befestigten Halbleiter-Vorrichtungen
durchgeführt werden.
Fig. 5 ist ein Blockdiagramm, das die Konfiguration eines
Halbleiter-Herstellungs- und Inspektionssystems gemäß ei
ner zweiten Ausführungsform der vorliegenden Erfindung
zeigt. In Fig. 5 sind jene Elemente, die mit den in Fig. 1
gezeigten identisch sind, mit den gleichen Bezugszeichen
versehen und eine Wiederholung ihrer ausführlichen Erläu
terungen wird unterlassen.
In der Zeichnung bezeichnet Bezugszeichen 2A eine Burn-In-
Platinen-Vorrichtung; 10 bezeichnet eine Verzögerungs
schaltung, die in der Burn-In-Platinen-Vorrichtung 2A vor
gesehen ist und mit einem Eingangskontakt des Treibers 8
verbunden ist, welcher ein Steuersignal an die beispiels
weise in dem Bereich 4 befestigten Halbleitervorrichtungen
3 ausgibt; 11 bezeichnet einen Formatierer, der mit der
Verzögerungsschaltung 10 und dem Eingangskontakt des Trei
bers 7 verbunden ist; 12 bezeichnet einen Zeitsignal-Er
zeuger zum Ausgeben eines Zeitsignals an den Formatierer
11; und 13 bezeichnet einen Mustergenerator zum Erzeugen
eines an den Formatierer 11 auszugebenden Testmustersi
gnals.
Bezugszeichen 14 bezeichnet einen Verzögerungs-
Steuersignal-Erzeugungsabschnitt, der als Steuervorrich
tung zum Erzeugen eines Verzögerungs-Steuersignals wirkt
und durch die Einrichtung eines Mittels, das in der Lage
ist, auf einfache und beliebige Weise eingestellt zu wer
den, beispielsweise ein Programm, gesteuert werden kann.
Das Mittel des Verzögerungs-Steuersignal-
Erzeugungsabschnitts 14 kann als Software oder Hardware
dergestalt verwirklicht sein, daß es beispielsweise ein
Testprogramm beinhaltet. Aus diesem Grunde ist in der er
sten Ausführungsform die Verzögerungsschaltung zum Verzö
gern des Steuersignals, das von dem Treiber 8 ausgegeben
wird, auf der Burn-In-Platine 1 vorgesehen. Im Gegensatz
dazu ist in der zweiten Ausführungsform die Verzögerungs
schaltung in der Burn-In-Vorrichtung 2A vorgesehen. Die
Verzögerungsschaltung 10 wird durch das Verzögerungs-
Steuersignal, das in der Burn-In-Vorrichtung 2A erzeugt
wurde, gesteuert und mittels des Verzögerungs-
Steuersignal-Erzeugungsabschnitts 14 ausgegeben. In ande
rer Hinsicht ist das Halbleiter-Herstellungs- und Inspek
tionssystem identisch im Aufbau mit dem in Fig. 1 gezeig
ten Halbleiter-Herstellungs- und Inspektionssystem.
Der Betrieb des Halbleiter-Herstellungs- und Inspektions
systems gemäß der zweiten Ausführungsform wird nun unter
Bezugnahme auf die Fig. 2 bis 4 beschrieben.
Zur Zeit eines Burn-In-Tests gibt der Treiber 7 der Burn-
In-Vorrichtung 2A ein Steuersignal 2a gleich jenem, das in
Fig. 2 gezeigt ist, aus. Das auf diese Weise ausgegebene
Steuersignal wird den in dem Bereich 5 auf der Burn-In-
Platine 1 vorgesehenen Halbleiter-Vorrichtungen 3 direkt
übermittelt. Ein analoges Steuersignal wird den in dem Be
reich 4 auf der Burn-In-Platine 1 vorgesehenen Halbleiter-
Vorrichtungen 3 von dem Treiber 8 der Burn-In-Vorrichtung 2A
übermittelt. Wie in Fig. 2 gezeigt, gibt der Verzöge
rungs-Steuersignal-Erzeugungsabschnitt 14 zum Verzögern
des Steuersignals, das vom Treiber 8 den in dem Bereich 4
vorgesehenen Halbleiter-Vorrichtungen 3 zugeführt wird,
ein Hochpegel-Verzögerungs-Steuersignal 2a (d. h. ein Frei
gabesignal) an die Verzögerungsschaltung 10 aus. Wie in
Fig. 2 gezeigt, wird folglich das Steuersignal 2c, das le
diglich für eine gegebene Zeitperiode T relativ zu dem
Steuersignal, das von dem Treiber 7 ausgegeben wird, ver
zögert wurde, an die in dem Bereich 4 auf der Burn-In-
Platine 1 vorgesehenen Halbleiter-Vorrichtungen 3 gelie
fert.
Folglich arbeiten die in dem Bereich 4 auf der Burn-In-
Platine 1 vorgesehenen Halbleiter-Vorrichtungen 3 zu Zeit
punkten, die sich von jenen unterscheiden, zu denen die in
dem Bereich 5 auf der Burn-In-Platine 1 vorgesehenen Halb
leiter-Vorrichtungen 3 arbeiten. Wie in Fig. 2 gezeigt,
kann das Maximum des Stroms 2d, der von den Halbleitervor
richtungen verbraucht wird, aufgespalten werden.
Die Beziehung zwischen der Stromlieferfähigkeit der Burn-
In-Vorrichtung 2A und dem Strombetrag, der durch die Halb
leitervorrichtungen 3 verbraucht wird, kann in Fig. 4 ver
anschaulicht werden. Der durch eine durchgezogene Linie
"a" bezeichnete, durch die Halbleiter-Vorrichtungen 3 ver
brauchte Strombetrag wird kleiner als die durch eine un
terbrochene Linie "b" bezeichnete Stromlieferfähigkeit der
Burn-In-Vorrichtung 2A, wie in Fig. 4 gezeigt. Der in den
Halbleiter-Vorrichtungen 3 verbrauchte Strombetrag wird
auf ein Niveau herabgedrückt, das niedriger ist als die
Stromlieferfähigkeit der Burn-In-Vorrichtung 2A.
In einem Fall, in dem der Stromverbrauch in einer anderen
Situation als einem Burn-In-Test, nicht ein Problem dar
stellt, beispielsweise wenn ein Funktionstest mittels der
Burn-In-Vorrichtung 2A, die eine Testfunktion aufweist,
durchzuführen ist, wird sogar in der zweiten Ausführungs
form der Funktionstest durch die Vorrichtung des Verzöge
rungs-Steuersignalerzeugungsabschnitts 14 durchgeführt,
die zum Verhindern einer Verzögerung in einem Steuersi
gnal, das von dem Treiber 8 den in dem Bereich 4 befestig
ten Halbleiter-Vorrichtungen 3 zugeführt wird, ein Nied
rigpegel-Verzögerungs-Steuersignal (d. h. ein Sperrsignal)
an die Verzögerungsschaltung 10 ausgibt. In diesem Fall
geben die Treiber 7 und 8 Gleichtakt-Steuersignale 3b, 3c,
wie jene, die in Fig. 3 gezeigt sind, aus. Zu dieser Zeit
nimmt der von den auf der Burn-In-Platine 1 befestigten
Halbleiter-Vorrichtungen 3 verbrauchte Strom 3d eine Kur
venform, gleich jener, die in Fig. 3 gezeigt ist, an.
In der vorliegenden Ausführungsform ist in der Burn-In-
Vorrichtung eine Verzögerungsschaltung vorgesehen, wodurch
in einer Mehrzahl von Bereichen auf einer Burn-In-Platine
vorgesehene Halbleiter-Vorrichtungen zu unterschiedlichen
Zeitpunkten aktiviert werden. Folglich ist das Maximum des
von den Halbleiter-Vorrichtungen verbrauchten Stroms auf
gespalten und kann auf ein Niveau unterhalb der Stromlie
ferfähigkeit der Burn-In-Vorrichtung herabgedrückt werden.
Daher wird eine Notwendigkeit zum Abändern beseitigt einer
in einem Bestimmungssystem der Burn-In-Vorrichtung vorge
sehenen Verzögerung beseitigt. Ein Burn-In-Test kann auf
einfache Weise ohne Auftreten von Unregelmäßigkeiten in
der Burn-In-Vorrichtung oder Begrenzungen der Anzahl der
auf der Burn-In-Platine befestigten Halbleiter-
Vorrichtungen durchgeführt werden.
Wie oben erwähnt, schafft die vorliegende Erfindung ein
Halbleiter-Herstellungs- und Inspektionssystem, das mit
tels der Verwendung einer Burn-In-Vorrichtung in einer
Mehrzahl von Bereichen auf einer Burn-In-Platine vorgese
hene Halbleiter-Vorrichtungen testet. Dabei weist das Sy
stem:
eine Signalerzeugungs-Vorrichtung zum Liefern eines Steu ersignals an die in der Mehrzahl von Bereichen vorgesehe nen Halbleiter-Vorrichtungen;
eine Verzögerungs-Vorrichtung, die für eines der von der Signalerzeugungs-Vorrichtung ausgegebenen Mehrzahl von Steuersignalen vorgesehen ist und das Steuersignal relativ zu dem anderen Steuersignal verzögert; und
eine Steuervorrichtung zum Steuern des Verzögerungsbe triebs der Verzögerungs-Vorrichtung.
eine Signalerzeugungs-Vorrichtung zum Liefern eines Steu ersignals an die in der Mehrzahl von Bereichen vorgesehe nen Halbleiter-Vorrichtungen;
eine Verzögerungs-Vorrichtung, die für eines der von der Signalerzeugungs-Vorrichtung ausgegebenen Mehrzahl von Steuersignalen vorgesehen ist und das Steuersignal relativ zu dem anderen Steuersignal verzögert; und
eine Steuervorrichtung zum Steuern des Verzögerungsbe triebs der Verzögerungs-Vorrichtung.
Folglich wird das Maximum des von den Halbleiter-
Vorrichtungen verbrauchten Stroms aufgespalten und kann
auf ein Niveau unterhalb der Stromlieferfähigkeit der
Burn-In-Vorrichtung herabgedrückt werden. Daher wird eine
Notwendigkeit zum Abändern einer in einem Bestimmungssy
stem der Burn-In-Vorrichtung vorgesehenen Verzögerung be
seitigt. Ein Burn-In-Test kann auf einfache Weise ohne
Auftreten von Unregelmäßigkeiten in der Burn-In-
Vorrichtung und ohne Begrenzungen der Anzahl von auf der
Burn-In-Platine befestigten Halbleiter-Vorrichtungen
durchgeführt werden.
Entsprechend der vorliegenden Erfindung ist die Verzöge
rungs-Vorrichtung auf der Burn-In-Platine vorgesehen, wo
durch eine Notwendigkeit zum Einfügen einer Burn-In-
Zeitgeberschaltung in eine Halbleiter-Vorrichtung besei
tigt wird, die ansonsten in dem Fall der bekannten Technik
erforderlich wäre. Daher liefert die vorliegende Erfindung
einen Vorteil, indem ein Abfall in der Anzahl von Halblei
ter-Chips, die auf einem einzigen Wafer hergestellt werden
können, verhindert wird.
Da die Verzögerungs-Vorrichtung in der Burn-In-Vorrichtung
vorgesehen ist, gibt es keine Notwendigkeit zum Einfügen
einer Burn-In-Zeitgeberschaltung in eine Halbleiter-
Vorrichtung, die ansonsten in dem Fall der bekannten Tech
nik erforderlich wäre. Daher liefert die vorliegende Er
findung einen Vorteil, indem sie zu einem Anstieg in der
Anzahl von Chips, die auf einem einzigen Wafer produziert
werden können, beiträgt.
Die Signalerzeugungs-Vorrichtung und die Steuervorrichtung
sind in der Burn-In-Vorrichtung vorhanden. Daher liefert
die vorliegende Erfindung einen Vorteil, indem sie zu ei
nem Anstieg in der Anzahl von Chips, die aus einem einzi
gen Wafer hergestellt werden können, beiträgt.
Die Signalerzeugungs-Vorrichtung besteht aus einer Mehr
zahl von Treibern und ein in einer Burn-In-Vorrichtung
vorgesehener anderer Treiber, der anders als die Mehrzahl
von Treibern ist, wird als Steuer-Vorrichtung verwendet.
Daher liefert die vorliegende Erfindung einen Vorteil, in
dem sie zu einem Anstieg in der Anzahl von Chips, die auf
einem einzigen Wafer produziert werden können, beiträgt.
Ein Verzögerungs-Steuersignal-Erzeugungsabschnitt, der ein
Verzögerungs-Steuersignal erzeugt, das durch die Einrich
tung eines Mittels gesteuert werden kann, das auf einfache
und beliebige Weise eingestellt werden kann, wird als
Steuer-Vorrichtung verwendet. Daher liefert die vorliegen
de Erfindung einen Vorteil, indem sie zu einem Anstieg in
der Anzahl von Chips, die auf einem einzigen Wafer produ
ziert werden können, beiträgt.
Die Steuervorrichtung steuert die Verzögerungs-Vorrichtung
dergestalt, daß zu der Zeit der Durchführung eines Burn-
In-Tests ein Steuersignal für eine gegebene Zeitperiode
relativ zu einem anderen Steuersignal verzögert wird. Da
her schafft die vorliegende Erfindung einen Vorteil, indem
das Maximum des von den Halbleiter-Vorrichtungen ver
brauchten Stroms aufgespalten und auf ein Niveau unterhalb
der Stromlieferfähigkeit einer Burn-In-Vorrichtung herab
gedrückt wird.
Die Steuervorrichtung steuert die Verzögerungsvorrichtung
dergestalt, daß zu der Zeit der Durchführung eines Funkti
onstests ein Steuersignal in Phase zu einem anderen Steu
ersignal gelangt. Die vorliegende Erfindung schafft einen
Vorteil, indem eine einzige Testvorrichtung zur Durchfüh
rung sowohl eines Funktionstests als auch eines Burn-In-
Tests mittels eines fehlerfreien Prozesses verwendet wird.
Eine Halbleitervorrichtung kann unter Verwendung des dar
gelegten Halbleiter-Herstellungs- und Inspektionssystems
hergestellt werden. Daher liefert die vorliegende Erfin
dung einen Vorteil, indem eine hochzuverlässige Halblei
tervorrichtung hoher Qualität geschaffen wird.
Hierin ist unter Bezugnahme auf ihre Gesamtheit die gesam
te Offenbarung einer Japanischen Patentanmeldung Nr. 2000-366944,
die am 1. Dezember 2000 angemeldet wurde, ein
schließlich der Beschreibung, der Ansprüche, der Zeichnun
gen und der Zusammenfassung, auf die sich die Priorität
der vorliegenden Anmeldung gründet, enthalten.
Claims (9)
1. Halbleiter-Herstellungs- und Inspektionssystem, das
in einer Mehrzahl von Bereichen auf einer Burn-In-Platine
(1) vorgesehene Halbleiter-Vorrichtungen (3) unter Verwen
dung einer Burn-In-Vorrichtung (2) testet mit:
einer Signalerzeugungs-Vorrichtung (7, 8) zum Liefern ei nes Steuersignals an die in der Mehrzahl von Bereichen vorgesehenen Halbleiter-Vorrichtungen (3);
einer Verzögerungs-Vorrichtung (6), die für einen Teil ei ner Mehrzahl von Steuersignalen, die von der Signalerzeu gungsvorrichtung (7, 8) ausgegeben werden, vorgesehen ist und den Teil der Steuersignale relativ zu dem anderen Teil der Steuersignale verzögert; und
einer Steuervorrichtung (9) zum Steuern des Verzögerungs betriebs der Verzögerungs-Vorrichtung (6).
einer Signalerzeugungs-Vorrichtung (7, 8) zum Liefern ei nes Steuersignals an die in der Mehrzahl von Bereichen vorgesehenen Halbleiter-Vorrichtungen (3);
einer Verzögerungs-Vorrichtung (6), die für einen Teil ei ner Mehrzahl von Steuersignalen, die von der Signalerzeu gungsvorrichtung (7, 8) ausgegeben werden, vorgesehen ist und den Teil der Steuersignale relativ zu dem anderen Teil der Steuersignale verzögert; und
einer Steuervorrichtung (9) zum Steuern des Verzögerungs betriebs der Verzögerungs-Vorrichtung (6).
2. Halbleiter-Herstellungs- und Inspektionssystem gemäß
Anspruch 1 oder 2, worin die Verzögerungs-Vorrichtung (6)
auf der Burn-In-Platine (1) vorgesehen ist.
3. Halbleiter-Herstellungs- und Inspektionssystem gemäß
Anspruch 1, worin die Verzögerungs-Vorrichtung (6) in der
Burn-In-Vorrichtung (2) vorgesehen ist.
4. Halbleiter-Herstellungs- und Inspektionssystem gemäß
einem der Ansprüche 1 bis 3, worin die Signalerzeugungs-
Vorrichtung (7, 8) und die Steuervorrichtung (9) in der
Burn-In-Vorrichtung (2) vorgesehen sind.
5. Halbleiter-Herstellungs- und Inspektionssystem gemäß
einem der Ansprüche 1 bis 4, worin die Signalerzeugungs
vorrichtung (7, 8) durch eine Mehrzahl von Treibern gebil
det wird und ein in der Burn-In-Vorrichtung (2) angeordne
ter anderer Treiber, der anders ist als die Mehrzahl von
Treibern, als Steuervorrichtung (9) verwendet wird.
6. Halbleiter-Herstellungs- und Inspektionssystem gemäß
einem der Ansprüche 1 bis 4, worin ein Verzögerungs-
Steuersignal-Erzeugungsabschnitt (14), der ein Verzöge
rungs-Steuersignal erzeugt, das durch die Einrichtung ei
nes Mittels, das auf einfache und beliebige Weise einge
stellt werden kann, gesteuert werden kann, als Steuervor
richtung (9) verwendet wird.
7. Halbleiter-Herstellungs- und Inspektionssystem gemäß
einem der Ansprüche 1 bis 6, worin die Steuervorrichtung
(9) die Verzögerungsvorrichtung (6) dergestalt steuert,
daß zu der Zeit der Durchführung eines Burn-In-Tests ein
Steuersignal für eine gegebene Zeitdauer relativ zu einem
anderen Steuersignal verzögert wird.
8. Halbleiter-Herstellungs- und Inspektionssystem gemäß
einem der Ansprüche 1 bis 6, worin die Steuervorrichtung
(9) die Verzögerungsvorrichtung (6) dergestalt steuert,
daß zu der Zeit der Durchführung eines Funktionstests ein
Steuersignal in Phase zu einem anderen Steuersignal ge
langt.
9. Halbleiter-Vorrichtung, die unter Verwendung eines
Halbleiter-Herstellungs- und Inspektionssystems gemäß ei
nem der Ansprüche 1 bis 8 hergestellt wurde.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000366944A JP2002168903A (ja) | 2000-12-01 | 2000-12-01 | 半導体製造検査装置および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10138077A1 true DE10138077A1 (de) | 2002-08-01 |
DE10138077B4 DE10138077B4 (de) | 2007-05-16 |
Family
ID=18837477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10138077A Expired - Fee Related DE10138077B4 (de) | 2000-12-01 | 2001-08-03 | Halbleiter-Herstellungs- und Inspektionssystem und seine Verwendung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6545499B2 (de) |
JP (1) | JP2002168903A (de) |
KR (1) | KR100641859B1 (de) |
DE (1) | DE10138077B4 (de) |
TW (1) | TW521362B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7961201B1 (en) * | 2000-12-21 | 2011-06-14 | Cognex Corporation | Method and apparatus for producing graphical machine vision content for distribution via a network |
JP5320310B2 (ja) * | 2010-01-15 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体製造検査装置と半導体装置 |
KR20120121225A (ko) | 2011-04-26 | 2012-11-05 | 에스케이하이닉스 주식회사 | 반도체 칩을 멀티테스트하기 위한 장치 및 방법 |
JP2020106388A (ja) * | 2018-12-27 | 2020-07-09 | 東京エレクトロン株式会社 | 検査装置および検査方法 |
CN115047307B (zh) * | 2022-08-17 | 2022-11-25 | 浙江杭可仪器有限公司 | 一种半导体器件老化测试箱 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5390129A (en) * | 1992-07-06 | 1995-02-14 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
US5327076A (en) * | 1992-09-17 | 1994-07-05 | Micro Control Company | Glitchless test signal generator |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
JP3792026B2 (ja) | 1997-11-07 | 2006-06-28 | 松下電器産業株式会社 | 半導体装置およびその検査方法 |
JP2000131392A (ja) * | 1998-10-21 | 2000-05-12 | Ando Electric Co Ltd | バーンイン試験システムにおける試験ボード用回路 |
-
2000
- 2000-12-01 JP JP2000366944A patent/JP2002168903A/ja not_active Withdrawn
-
2001
- 2001-06-05 US US09/873,395 patent/US6545499B2/en not_active Expired - Fee Related
- 2001-06-27 KR KR1020010036867A patent/KR100641859B1/ko not_active IP Right Cessation
- 2001-07-24 TW TW090118021A patent/TW521362B/zh not_active IP Right Cessation
- 2001-08-03 DE DE10138077A patent/DE10138077B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020067182A1 (en) | 2002-06-06 |
DE10138077B4 (de) | 2007-05-16 |
JP2002168903A (ja) | 2002-06-14 |
TW521362B (en) | 2003-02-21 |
US6545499B2 (en) | 2003-04-08 |
KR100641859B1 (ko) | 2006-11-03 |
KR20020043149A (ko) | 2002-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19915398B4 (de) | Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät | |
DE3709032C2 (de) | ||
DE2319011C2 (de) | Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens | |
DE4436494C2 (de) | Prüfgerät für Halbleiter-ICs | |
EP0144078A2 (de) | Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik | |
DE10055456A1 (de) | Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen | |
DE19654135A1 (de) | LED-Druckkopf und zur Verwendung damit dienender Treiberschaltkreis, mit einem Aufbau zur Durchführung von "Boundary Scan Test" | |
DE3702408C2 (de) | ||
DE4423186A1 (de) | Verfahren und Einrichtung zum Testen von integrierten Schaltungen | |
DE10339940A1 (de) | System und Verfahren zum heterogenen Mehrstellentesten | |
DE19536226A1 (de) | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken | |
DE10042383A1 (de) | Halbleiteranordnung mit optimiertem Refreshzyklus | |
DE19534735C2 (de) | Taktflankenformungsschaltung und -verfahren für IC-Prüfsystem | |
DE19903606B4 (de) | Halbleiteranordnung | |
DE10138077A1 (de) | Halbleiter-Herstellungs- und Inspektionssystem und Halbleitervorrichtung | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE102006011706B4 (de) | Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren | |
DE102006002889A1 (de) | Erzeugen einer internen Referenzspannung zum Testen von integrierten Schaltkreisen | |
DE3817143C2 (de) | ||
DE102005057448A1 (de) | Vorrichtung und Verfahren zum Erzeugen eines Hochfrequenzsignals | |
DE19908882B4 (de) | Vergleicherschaltung für ein Halbleiter-Prüfsystem | |
DE19831563C2 (de) | Anordnungen zum Testen von Chips | |
DE10146177C2 (de) | Wafer mit zusätzlichen Schaltungsteilen im Kerfbereich zum Testen von integrierten Schaltungen auf dem Wafer | |
DE10341836B4 (de) | Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen | |
DE19917586A1 (de) | Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |