JP2002168903A - 半導体製造検査装置および半導体装置 - Google Patents
半導体製造検査装置および半導体装置Info
- Publication number
- JP2002168903A JP2002168903A JP2000366944A JP2000366944A JP2002168903A JP 2002168903 A JP2002168903 A JP 2002168903A JP 2000366944 A JP2000366944 A JP 2000366944A JP 2000366944 A JP2000366944 A JP 2000366944A JP 2002168903 A JP2002168903 A JP 2002168903A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- delay
- semiconductor
- drive signal
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318577—AC testing, e.g. current testing, burn-in
- G01R31/31858—Delay testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の消費電流のピークを分散させて
バーンイン装置の電流供給能力以下に抑えることで、バ
ーンイン装置の判定系のディレイ等の改造を必要とせ
ず、また、バーンイン装置に異常を発生したり、バーン
インボードに搭載する半導体装置の数を制限することな
くバーンイン試験の実施を容易に行うことができる半導
体製造検査装置を得る。 【解決手段】 バーンインボード１上に搭載された複数
の領域４，５の半導体装置３を、バーンイン装置２を用
いて試験を行う半導体製造検査装置において、複数の領
域４，５の半導体装置３にそれぞれ駆動信号を供給する
ドライバ８，７と、これらのドライバ８，７からの複数
の駆動信号の一方に対応して設けられ、この一方の駆動
信号を他方の駆動信号に対して遅延させる遅延回路６
と、この遅延回路６の遅延動作を制御するドライバ９と
を備える。
バーンイン装置の電流供給能力以下に抑えることで、バ
ーンイン装置の判定系のディレイ等の改造を必要とせ
ず、また、バーンイン装置に異常を発生したり、バーン
インボードに搭載する半導体装置の数を制限することな
くバーンイン試験の実施を容易に行うことができる半導
体製造検査装置を得る。 【解決手段】 バーンインボード１上に搭載された複数
の領域４，５の半導体装置３を、バーンイン装置２を用
いて試験を行う半導体製造検査装置において、複数の領
域４，５の半導体装置３にそれぞれ駆動信号を供給する
ドライバ８，７と、これらのドライバ８，７からの複数
の駆動信号の一方に対応して設けられ、この一方の駆動
信号を他方の駆動信号に対して遅延させる遅延回路６
と、この遅延回路６の遅延動作を制御するドライバ９と
を備える。
Description
【０００１】
【発明が属する技術分野】この発明は、半導体製造検査
装置に関し、特に、バーンインボード上に搭載される半
導体装置のバーンイン試験を行う際に用いて好適な半導
体製造検査装置およびこの半導体製造検査装置を用いて
製造される半導体装置に関する。
装置に関し、特に、バーンインボード上に搭載される半
導体装置のバーンイン試験を行う際に用いて好適な半導
体製造検査装置およびこの半導体製造検査装置を用いて
製造される半導体装置に関する。
【０００２】
【従来の技術】一般に、半導体製造検査装置において
は、半導体装置のテスト工程、信頼性試験における加速
試験（バーンイン）において、バーンイン時間を短縮す
るため、テストモードを使用する場合がある。例えば、
通常では１回路しか動作しないところを、テストモード
を用いて、複数の回路を同時に駆動させる等の場合であ
る。これにより、単位時間当たりに動作する回路数が増
えることで、バーンイン時間の短縮を図るものである。
は、半導体装置のテスト工程、信頼性試験における加速
試験（バーンイン）において、バーンイン時間を短縮す
るため、テストモードを使用する場合がある。例えば、
通常では１回路しか動作しないところを、テストモード
を用いて、複数の回路を同時に駆動させる等の場合であ
る。これにより、単位時間当たりに動作する回路数が増
えることで、バーンイン時間の短縮を図るものである。
【０００３】この場合、バーンインボード上の全ての半
導体装置は同時に動作するので、図６に実線ａで示すよ
うに半導体装置の消費電流が大きくなり、破線ｂで示す
バーンイン装置の電流供給能力を超え、バーンイン装置
に異常が発生したり、バーンインボードに搭載する半導
体装置の数が制限されたりする。
導体装置は同時に動作するので、図６に実線ａで示すよ
うに半導体装置の消費電流が大きくなり、破線ｂで示す
バーンイン装置の電流供給能力を超え、バーンイン装置
に異常が発生したり、バーンインボードに搭載する半導
体装置の数が制限されたりする。
【０００４】この対策として、例えば特開平１１−１４
５２１３号公報では、ウエハ一括型測定検査において多
数のチップが同じタイミングで動作する場合に瞬時に流
れる電流を低減させるため、半導体装置内部にバーンイ
ン用タイマー回路を搭載させ、この回路の持つクロック
周期によってバーンイン動作周期を決めている。このク
ロック周期は、製造プロセスパラメータのばらつきに起
因してウエハ内でばらつくため、クロック周期もチップ
間で異なり、バーンイン時に瞬時に流れる電流を低減す
ることができるものである。
５２１３号公報では、ウエハ一括型測定検査において多
数のチップが同じタイミングで動作する場合に瞬時に流
れる電流を低減させるため、半導体装置内部にバーンイ
ン用タイマー回路を搭載させ、この回路の持つクロック
周期によってバーンイン動作周期を決めている。このク
ロック周期は、製造プロセスパラメータのばらつきに起
因してウエハ内でばらつくため、クロック周期もチップ
間で異なり、バーンイン時に瞬時に流れる電流を低減す
ることができるものである。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来装置では、半導体装置にバーンイン用タイマー回路等
を組み込む必要があり、チップ面積が大きくなってしま
い、このため、１ウエハから採ることができるチップ数
を減少させるという問題点があった。
来装置では、半導体装置にバーンイン用タイマー回路等
を組み込む必要があり、チップ面積が大きくなってしま
い、このため、１ウエハから採ることができるチップ数
を減少させるという問題点があった。
【０００６】この発明は、これらの従来の問題点を解決
するためになされたもので、バーンイン装置に異常を発
生したり、バーンインボードに搭載する半導体装置の数
を制限することなくバーンイン試験の実施を容易に行う
ことができる半導体製造検査装置および半導体装置を提
供することを目的とする。
するためになされたもので、バーンイン装置に異常を発
生したり、バーンインボードに搭載する半導体装置の数
を制限することなくバーンイン試験の実施を容易に行う
ことができる半導体製造検査装置および半導体装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明に係る半
導体製造検査装置は、バーンインボード上に搭載された
複数の領域の半導体装置を、バーンイン装置を用いて試
験を行う半導体製造検査装置において、上記複数の領域
の半導体装置にそれぞれ駆動信号を供給する信号発生手
段と、該信号発生手段からの複数の駆動信号の一方に対
応して設けられ、該一方の駆動信号を他方の駆動信号に
対して遅延させる遅延手段と、該遅延手段の遅延動作を
制御する制御手段とを備えたものである。
導体製造検査装置は、バーンインボード上に搭載された
複数の領域の半導体装置を、バーンイン装置を用いて試
験を行う半導体製造検査装置において、上記複数の領域
の半導体装置にそれぞれ駆動信号を供給する信号発生手
段と、該信号発生手段からの複数の駆動信号の一方に対
応して設けられ、該一方の駆動信号を他方の駆動信号に
対して遅延させる遅延手段と、該遅延手段の遅延動作を
制御する制御手段とを備えたものである。
【０００８】請求項２の発明に係る半導体製造検査装置
は、請求項１の発明において、上記遅延手段は、上記バ
ーンインボード上に設けられたものである。
は、請求項１の発明において、上記遅延手段は、上記バ
ーンインボード上に設けられたものである。
【０００９】請求項３の発明に係る半導体製造検査装置
は、請求項１の発明において、上記遅延手段は、上記バ
ーンイン装置内に設けられたものである。
は、請求項１の発明において、上記遅延手段は、上記バ
ーンイン装置内に設けられたものである。
【００１０】請求項４の発明に係る半導体製造検査装置
は、請求項３の発明において、上記信号発生手段および
上記制御手段は、上記バーンイン装置内に設けられてい
るものである。
は、請求項３の発明において、上記信号発生手段および
上記制御手段は、上記バーンイン装置内に設けられてい
るものである。
【００１１】請求項５の発明に係る半導体製造検査装置
は、請求項４の発明において、上記信号発生手段は複数
のドライバからなり、上記制御手段として、該ドライバ
以外の上記バーンイン装置内に設けられた他のドライバ
を用いたものである。
は、請求項４の発明において、上記信号発生手段は複数
のドライバからなり、上記制御手段として、該ドライバ
以外の上記バーンイン装置内に設けられた他のドライバ
を用いたものである。
【００１２】請求項６の発明に係る半導体製造検査装置
は、請求項４の発明において、上記制御手段として容易
に且つ任意に設定できる媒体によって制御可能な遅延制
御信号を発生する遅延制御信号発生部を用いたものであ
る。
は、請求項４の発明において、上記制御手段として容易
に且つ任意に設定できる媒体によって制御可能な遅延制
御信号を発生する遅延制御信号発生部を用いたものであ
る。
【００１３】請求項７の発明に係る半導体製造検査装置
は、請求項１〜６のいずれかの発明において、上記制御
手段は、バーンイン試験の実施時一方の駆動信号が他方
の駆動信号に対して所定時間だけ遅延するように上記遅
延手段を制御するものである。
は、請求項１〜６のいずれかの発明において、上記制御
手段は、バーンイン試験の実施時一方の駆動信号が他方
の駆動信号に対して所定時間だけ遅延するように上記遅
延手段を制御するものである。
【００１４】請求項８の発明に係る半導体製造検査装置
は、請求項１〜６のいずれかの発明において、上記制御
手段は、ファンクションテストの実施時一方の駆動信号
が他方の駆動信号に対して同相となるように上記遅延手
段を制御するものである。
は、請求項１〜６のいずれかの発明において、上記制御
手段は、ファンクションテストの実施時一方の駆動信号
が他方の駆動信号に対して同相となるように上記遅延手
段を制御するものである。
【００１５】請求項９の発明に係る半導体装置は、請求
項１〜８のいずれかに記載の半導体製造検査装置を用い
て製造されたものである。
項１〜８のいずれかに記載の半導体製造検査装置を用い
て製造されたものである。
【００１６】
【発明の実施の形態】以下、この発明の一実施の形態を
図に基づいて説明する。 実施の形態１．図１は、この発明の実施の形態１を示す
構成図である。図において、１はバーンインボード、２
はバーンイン装置、３はバーンインボード１上に搭載さ
れた半導体装置、４および５は半導体装置３がそれぞれ
配置された領域、６はバーンインボード１上に設けら
れ、例えば領域４側の半導体装置３に電気的に接続され
た遅延手段としての遅延回路、７はバーンイン装置２内
に設けられ、バーンインボード１上の領域５側の半導体
装置３に駆動信号を供給するドライバである。
図に基づいて説明する。 実施の形態１．図１は、この発明の実施の形態１を示す
構成図である。図において、１はバーンインボード、２
はバーンイン装置、３はバーンインボード１上に搭載さ
れた半導体装置、４および５は半導体装置３がそれぞれ
配置された領域、６はバーンインボード１上に設けら
れ、例えば領域４側の半導体装置３に電気的に接続され
た遅延手段としての遅延回路、７はバーンイン装置２内
に設けられ、バーンインボード１上の領域５側の半導体
装置３に駆動信号を供給するドライバである。
【００１７】また、８は同じくバーンイン装置２内に設
けられ、バーンインボード１上の領域４側の半導体装置
３に遅延回路６を介して駆動信号を供給するドライバ、
９はバーンイン装置２内に設けられ、バーンインボード
１上の遅延回路６に遅延制御信号を供給する制御手段と
してのドライバである。なお、ドライバ７、８は半導体
装置３にそれぞれ駆動信号を供給する信号発生手段を構
成する。
けられ、バーンインボード１上の領域４側の半導体装置
３に遅延回路６を介して駆動信号を供給するドライバ、
９はバーンイン装置２内に設けられ、バーンインボード
１上の遅延回路６に遅延制御信号を供給する制御手段と
してのドライバである。なお、ドライバ７、８は半導体
装置３にそれぞれ駆動信号を供給する信号発生手段を構
成する。
【００１８】次に、動作について、図２〜図４を参照し
て説明する。先ず、バーンイン試験の時には、バーンイ
ン装置２のドライバ７から図２（ｂ）に示すような駆動
信号が発生され、バーンインボード１上の領域５側の半
導体装置３に直接供給される。一方、バーンインボード
１上の領域４側の半導体装置３にはバーンイン装置２の
ドライバ８より同様の駆動信号が供給されるが、この場
合には、図２（ａ）に示すように、ドライバ９より遅延
回路６に対してドライバ８から領域４側の半導体装置３
に入力される駆動信号を遅延させるための例えばハイレ
ベル（enable）の遅延制御信号が発生されるので、バー
ンインボード１上の領域４側の半導体装置３には、図２
（ｃ）に示すように、ドライバ７からの駆動信号に対し
て所定時間Ｔだけ遅延された駆動信号が供給される。
て説明する。先ず、バーンイン試験の時には、バーンイ
ン装置２のドライバ７から図２（ｂ）に示すような駆動
信号が発生され、バーンインボード１上の領域５側の半
導体装置３に直接供給される。一方、バーンインボード
１上の領域４側の半導体装置３にはバーンイン装置２の
ドライバ８より同様の駆動信号が供給されるが、この場
合には、図２（ａ）に示すように、ドライバ９より遅延
回路６に対してドライバ８から領域４側の半導体装置３
に入力される駆動信号を遅延させるための例えばハイレ
ベル（enable）の遅延制御信号が発生されるので、バー
ンインボード１上の領域４側の半導体装置３には、図２
（ｃ）に示すように、ドライバ７からの駆動信号に対し
て所定時間Ｔだけ遅延された駆動信号が供給される。
【００１９】この結果、バーンインボード１上の領域４
と領域５におけるそれぞれの半導体装置３の動作タイミ
ングがずれ、図２（ｄ）に示すように、半導体装置３の
消費電流のピークを分散させることができる。
と領域５におけるそれぞれの半導体装置３の動作タイミ
ングがずれ、図２（ｄ）に示すように、半導体装置３の
消費電流のピークを分散させることができる。
【００２０】図４は、このときのバーンイン装置２の電
流供給能力に対する半導体装置３の消費電流の関係を示
したもので、同図に破線ｂで示すバーンイン装置２の電
流供給能力に対して、実線ａで示す半導体装置３の消費
電流が小さくなり、半導体装置３の消費電流がバーンイ
ン装置２の電流供給能力以下に抑えられていることが分
かる。
流供給能力に対する半導体装置３の消費電流の関係を示
したもので、同図に破線ｂで示すバーンイン装置２の電
流供給能力に対して、実線ａで示す半導体装置３の消費
電流が小さくなり、半導体装置３の消費電流がバーンイ
ン装置２の電流供給能力以下に抑えられていることが分
かる。
【００２１】また、バーンイン以外で消費電流が問題と
ならない場合、例えばテスト機能の有するバーンイン装
置２において実施されるファンクションテストを行う場
合は、図３（ａ）に示すように、ドライバ９より遅延回
路６に対してドライバ８から領域４側の半導体装置３に
入力される駆動信号を遅延させないための例えばローレ
ベル（disable）の遅延制御信号を発生させてテストを
行う。従って、この場合には、ドライバ７および８から
はそれぞれ図３（ｂ）および（ｃ）に示すような同相の
駆動信号が発生され、このときのバーンインボード１上
の半導体装置３の消費電流は図３（ｄ）のようになる。
ならない場合、例えばテスト機能の有するバーンイン装
置２において実施されるファンクションテストを行う場
合は、図３（ａ）に示すように、ドライバ９より遅延回
路６に対してドライバ８から領域４側の半導体装置３に
入力される駆動信号を遅延させないための例えばローレ
ベル（disable）の遅延制御信号を発生させてテストを
行う。従って、この場合には、ドライバ７および８から
はそれぞれ図３（ｂ）および（ｃ）に示すような同相の
駆動信号が発生され、このときのバーンインボード１上
の半導体装置３の消費電流は図３（ｄ）のようになる。
【００２２】このように、本実施の形態では、バーンイ
ンボード上に遅延回路を設け、バーンインボード上の複
数の領域における半導体装置の動作タイミングをずらす
ことで、半導体装置の消費電流のピークを分散させ、バ
ーンイン装置の電流供給能力以下に抑えることができ
る。従って、バーンイン装置の判定系のディレイ等の改
造を必要とせず、また、バーンイン装置に異常を発生し
たり、バーンインボードに搭載する半導体装置の数を制
限することなくバーンイン試験の実施を容易に行うこと
ができる。
ンボード上に遅延回路を設け、バーンインボード上の複
数の領域における半導体装置の動作タイミングをずらす
ことで、半導体装置の消費電流のピークを分散させ、バ
ーンイン装置の電流供給能力以下に抑えることができ
る。従って、バーンイン装置の判定系のディレイ等の改
造を必要とせず、また、バーンイン装置に異常を発生し
たり、バーンインボードに搭載する半導体装置の数を制
限することなくバーンイン試験の実施を容易に行うこと
ができる。
【００２３】実施の形態２．図５は、この発明の実施の
形態２を示す構成図である。図５において、図１と対応
する部分には同一符号を付し、その詳細説明を省略す
る。図において、２Ａはバーンインボード装置、１０は
バーンインボード装置２Ａ内に設けられ、例えば領域４
側の半導体装置３に駆動信号を発生するドライバ８の入
力側に接続された遅延手段としての遅延回路、１１は遅
延回路１０とドライバ７の入力側に接続されたフォーマ
ッタ、１２はフォーマッタ１１に対してタイミング信号
を発生するタイミング発生器、１３はフォーマッタ１１
に対してテストパターン信号を発生するパターン発生器
である。
形態２を示す構成図である。図５において、図１と対応
する部分には同一符号を付し、その詳細説明を省略す
る。図において、２Ａはバーンインボード装置、１０は
バーンインボード装置２Ａ内に設けられ、例えば領域４
側の半導体装置３に駆動信号を発生するドライバ８の入
力側に接続された遅延手段としての遅延回路、１１は遅
延回路１０とドライバ７の入力側に接続されたフォーマ
ッタ、１２はフォーマッタ１１に対してタイミング信号
を発生するタイミング発生器、１３はフォーマッタ１１
に対してテストパターン信号を発生するパターン発生器
である。
【００２４】また、１４はプログラム等容易に且つ任意
に設定できる媒体によって制御可能な遅延制御信号を発
生する制御手段としての遅延制御信号発生部である。こ
の遅延制御信号発生部１４の媒体は例えばテストプログ
ラムに含むようにソフト的に構成してもよいし、あるい
はハード的に構成してもよい。従って、上記実施の形態
１では、ドライバ８からの駆動信号を遅延するための遅
延回路はバーンインボード１上に設けられていたが、本
実施の形態では、バーンイン装置２Ａ内に設けられてい
る。また、遅延回路１０の制御は、バーンイン装置２Ａ
内部で発生された、遅延制御信号発生部１４からの遅延
制御信号によって制御される。その他の構成は、図１と
同様である。
に設定できる媒体によって制御可能な遅延制御信号を発
生する制御手段としての遅延制御信号発生部である。こ
の遅延制御信号発生部１４の媒体は例えばテストプログ
ラムに含むようにソフト的に構成してもよいし、あるい
はハード的に構成してもよい。従って、上記実施の形態
１では、ドライバ８からの駆動信号を遅延するための遅
延回路はバーンインボード１上に設けられていたが、本
実施の形態では、バーンイン装置２Ａ内に設けられてい
る。また、遅延回路１０の制御は、バーンイン装置２Ａ
内部で発生された、遅延制御信号発生部１４からの遅延
制御信号によって制御される。その他の構成は、図１と
同様である。
【００２５】次に、動作について、本実施の形態でも、
図２〜図４を参照して説明する。先ず、バーンイン試験
の時には、バーンイン装置２Ａのドライバ７から図２
（ｂ）に示すような駆動信号が発生され、バーンインボ
ード１上の領域５側の半導体装置３に直接供給される。
一方、バーンインボード１上の領域４側の半導体装置３
にはバーンイン装置２Ａのドライバ８より同様の駆動信
号が供給されるが、この場合には、図２（ａ）に示すよ
うに、遅延制御信号発生部１４から遅延回路１０に対し
て、ドライバ８から領域４側の半導体装置３に入力され
る駆動信号を遅延させるための例えばハイレベル（enab
le）の遅延制御信号が発生されるので、バーンインボー
ド１上の領域４側の半導体装置３には、図２（ｃ）に示
すように、ドライバ７からの駆動信号に対して所定時間
Ｔだけ遅延された駆動信号が供給される。
図２〜図４を参照して説明する。先ず、バーンイン試験
の時には、バーンイン装置２Ａのドライバ７から図２
（ｂ）に示すような駆動信号が発生され、バーンインボ
ード１上の領域５側の半導体装置３に直接供給される。
一方、バーンインボード１上の領域４側の半導体装置３
にはバーンイン装置２Ａのドライバ８より同様の駆動信
号が供給されるが、この場合には、図２（ａ）に示すよ
うに、遅延制御信号発生部１４から遅延回路１０に対し
て、ドライバ８から領域４側の半導体装置３に入力され
る駆動信号を遅延させるための例えばハイレベル（enab
le）の遅延制御信号が発生されるので、バーンインボー
ド１上の領域４側の半導体装置３には、図２（ｃ）に示
すように、ドライバ７からの駆動信号に対して所定時間
Ｔだけ遅延された駆動信号が供給される。
【００２６】この結果、バーンインボード１上の領域４
と領域５におけるそれぞれの半導体装置３の動作タイミ
ングがずれ、図２（ｄ）に示すように、半導体装置の消
費電流のピークを分散させることができる。このときの
バーンイン装置２Ａの電流供給能力に対する半導体装置
３の消費電流の関係も図４で示すことができ、同図に破
線ｂで示すバーンイン装置２Ａの電流供給能力に対し
て、実線ａで示す半導体装置３の消費電流が小さくな
り、半導体装置３の消費電流がバーンイン装置２Ａの電
流供給能力以下に抑えられていることが分かる。
と領域５におけるそれぞれの半導体装置３の動作タイミ
ングがずれ、図２（ｄ）に示すように、半導体装置の消
費電流のピークを分散させることができる。このときの
バーンイン装置２Ａの電流供給能力に対する半導体装置
３の消費電流の関係も図４で示すことができ、同図に破
線ｂで示すバーンイン装置２Ａの電流供給能力に対し
て、実線ａで示す半導体装置３の消費電流が小さくな
り、半導体装置３の消費電流がバーンイン装置２Ａの電
流供給能力以下に抑えられていることが分かる。
【００２７】また、本実施の形態でも、バーンイン以外
で消費電流が問題とならない場合、例えばテスト機能の
有するバーンイン装置２Ａにおいて実施されるファンク
ションテストを行う場合は、図３（ａ）に示すように、
遅延制御信号発生部１４から遅延回路１０に対して、ド
ライバ８から領域４側の半導体装置３に入力される駆動
信号を遅延させないための例えばローレベル（disabl
e）の遅延制御信号を発生させてテストを行う。従っ
て、この場合には、ドライバ７および８からはそれぞれ
図３（ｂ）および（ｃ）に示すような同相の駆動信号が
発生され、このときのバーンインボード１上の半導体装
置３の消費電流は図３（ｄ）のようになる。
で消費電流が問題とならない場合、例えばテスト機能の
有するバーンイン装置２Ａにおいて実施されるファンク
ションテストを行う場合は、図３（ａ）に示すように、
遅延制御信号発生部１４から遅延回路１０に対して、ド
ライバ８から領域４側の半導体装置３に入力される駆動
信号を遅延させないための例えばローレベル（disabl
e）の遅延制御信号を発生させてテストを行う。従っ
て、この場合には、ドライバ７および８からはそれぞれ
図３（ｂ）および（ｃ）に示すような同相の駆動信号が
発生され、このときのバーンインボード１上の半導体装
置３の消費電流は図３（ｄ）のようになる。
【００２８】このように、本実施の形態では、バーンイ
ン装置内に遅延回路を設け、バーンインボード上の複数
の領域における半導体装置の動作タイミングをずらすこ
とで、半導体装置の消費電流のピークを分散させ、バー
ンイン装置の電流供給能力以下に抑えることができる。
従って、バーンイン装置の判定系のディレイ等の改造を
必要とせず、また、バーンイン装置に異常を発生した
り、バーンインボードに搭載する半導体装置の数を制限
することなくバーンイン試験の実施を容易に行うことが
できる。
ン装置内に遅延回路を設け、バーンインボード上の複数
の領域における半導体装置の動作タイミングをずらすこ
とで、半導体装置の消費電流のピークを分散させ、バー
ンイン装置の電流供給能力以下に抑えることができる。
従って、バーンイン装置の判定系のディレイ等の改造を
必要とせず、また、バーンイン装置に異常を発生した
り、バーンインボードに搭載する半導体装置の数を制限
することなくバーンイン試験の実施を容易に行うことが
できる。
【００２９】
【発明の効果】以上のように、請求項１の発明によれ
ば、バーンインボード上に搭載された複数の領域の半導
体装置を、バーンイン装置を用いて試験を行う半導体製
造検査装置において、上記複数の領域の半導体装置にそ
れぞれ駆動信号を供給する信号発生手段と、該信号発生
手段からの複数の駆動信号の一方に対応して設けられ、
該一方の駆動信号を他方の駆動信号に対して遅延させる
遅延手段と、該遅延手段の遅延動作を制御する制御手段
とを備えたので、半導体装置の消費電流のピークを分散
させて、バーンイン装置の電流供給能力以下に抑えるこ
とができ、以て、バーンイン装置の判定系のディレイ等
の改造を必要とせず、また、バーンイン装置に異常を発
生したり、バーンインボードに搭載する半導体装置の数
を制限することなくバーンイン試験の実施を容易に行う
ことができるという効果がある。
ば、バーンインボード上に搭載された複数の領域の半導
体装置を、バーンイン装置を用いて試験を行う半導体製
造検査装置において、上記複数の領域の半導体装置にそ
れぞれ駆動信号を供給する信号発生手段と、該信号発生
手段からの複数の駆動信号の一方に対応して設けられ、
該一方の駆動信号を他方の駆動信号に対して遅延させる
遅延手段と、該遅延手段の遅延動作を制御する制御手段
とを備えたので、半導体装置の消費電流のピークを分散
させて、バーンイン装置の電流供給能力以下に抑えるこ
とができ、以て、バーンイン装置の判定系のディレイ等
の改造を必要とせず、また、バーンイン装置に異常を発
生したり、バーンインボードに搭載する半導体装置の数
を制限することなくバーンイン試験の実施を容易に行う
ことができるという効果がある。
【００３０】また、請求項２の発明によれば、上記遅延
手段は、上記バーンインボード上に設けられたので、従
来の如く半導体装置にバーンイン用タイマー回路等を組
み込む必要がなくなり、１ウエハから採ることができる
チップ数を減少させることがなくなるという効果があ
る。
手段は、上記バーンインボード上に設けられたので、従
来の如く半導体装置にバーンイン用タイマー回路等を組
み込む必要がなくなり、１ウエハから採ることができる
チップ数を減少させることがなくなるという効果があ
る。
【００３１】また、請求項３の発明によれば、上記遅延
手段は、バーンイン装置内に設けられたので、従来の如
く半導体装置にバーンイン用タイマー回路等を組み込む
必要がなくなり、１ウエハから採ることができるチップ
数を減少させることがなくなるという効果がある。
手段は、バーンイン装置内に設けられたので、従来の如
く半導体装置にバーンイン用タイマー回路等を組み込む
必要がなくなり、１ウエハから採ることができるチップ
数を減少させることがなくなるという効果がある。
【００３２】また、請求項４の発明によれば、上記信号
発生手段および上記制御手段は、上記バーンイン装置内
に設けられているので、１ウエハから採ることができる
チップ数の増大に寄与できるという効果がある。
発生手段および上記制御手段は、上記バーンイン装置内
に設けられているので、１ウエハから採ることができる
チップ数の増大に寄与できるという効果がある。
【００３３】また、請求項５の発明によれば、上記信号
発生手段は複数のドライバからなり、上記制御手段とし
て、該ドライバ以外の上記バーンイン装置内に設けられ
た他のドライバを用いたので、１ウエハから採ることが
できるチップ数の増大に寄与できるという効果がある。
発生手段は複数のドライバからなり、上記制御手段とし
て、該ドライバ以外の上記バーンイン装置内に設けられ
た他のドライバを用いたので、１ウエハから採ることが
できるチップ数の増大に寄与できるという効果がある。
【００３４】また、請求項６の発明によれば、上記制御
手段として容易に且つ任意に設定できる媒体によって制
御可能な遅延制御信号を発生する遅延制御信号発生部を
用いたので、１ウエハから採ることができるチップ数の
増大に寄与できるという効果がある。
手段として容易に且つ任意に設定できる媒体によって制
御可能な遅延制御信号を発生する遅延制御信号発生部を
用いたので、１ウエハから採ることができるチップ数の
増大に寄与できるという効果がある。
【００３５】また、請求項７の発明によれば、上記制御
手段は、バーンイン試験の実施時一方の駆動信号が他方
の駆動信号に対して所定時間だけ遅延するように上記遅
延手段を制御するので、半導体装置の消費電流のピーク
を分散させて、バーンイン装置の電流供給能力以下に確
実に抑えることができるという効果がある。
手段は、バーンイン試験の実施時一方の駆動信号が他方
の駆動信号に対して所定時間だけ遅延するように上記遅
延手段を制御するので、半導体装置の消費電流のピーク
を分散させて、バーンイン装置の電流供給能力以下に確
実に抑えることができるという効果がある。
【００３６】また、請求項８の発明によれば、上記制御
手段は、ファンクションテストの実施時一方の駆動信号
が他方の駆動信号に対して同相となるように上記遅延手
段を制御するので、同一の検査装置でバーンイン試験の
他にファンクションテストも支障なく実施できるという
効果がある。
手段は、ファンクションテストの実施時一方の駆動信号
が他方の駆動信号に対して同相となるように上記遅延手
段を制御するので、同一の検査装置でバーンイン試験の
他にファンクションテストも支障なく実施できるという
効果がある。
【００３７】さらに、請求項９の発明によれば、請求項
１〜８のいずれかに記載の半導体製造検査装置を用いて
製造されたので、信頼性の高い品質の優れた半導体装置
が得られるという効果がある。
１〜８のいずれかに記載の半導体製造検査装置を用いて
製造されたので、信頼性の高い品質の優れた半導体装置
が得られるという効果がある。
【図１】 この発明の実施の形態１を示す構成図であ
る。
る。
【図２】 この発明の実施の形態１および２の動作説明
に供するための図である。
に供するための図である。
【図３】 この発明の実施の形態１および２の動作説明
に供するための図である。
に供するための図である。
【図４】 この発明の実施の形態１および２におけるバ
ーンイン装置の電流供給能力に対する半導体装置の消費
電流の関係を示した図である。
ーンイン装置の電流供給能力に対する半導体装置の消費
電流の関係を示した図である。
【図５】 この発明の実施の形態２を示す構成図であ
る。
る。
【図６】 従来装置におけるバーンイン装置の電流供給
能力に対する半導体装置の消費電流の関係を示した図で
ある。
能力に対する半導体装置の消費電流の関係を示した図で
ある。
１ バーンインボード、 ２，２Ａ バーンイン装置、
３ 半導体装置、４，５ 半導体装置の領域、 ６，
１０ 遅延回路、 ７，８，９ ドライバ、１４ 遅延
制御信号発生部。
３ 半導体装置、４，５ 半導体装置の領域、 ６，
１０ 遅延回路、 ７，８，９ ドライバ、１４ 遅延
制御信号発生部。
Claims (9)
- 【請求項１】 バーンインボード上に搭載された複数の
領域の半導体装置を、バーンイン装置を用いて試験を行
う半導体製造検査装置において、 上記複数の領域の半導体装置にそれぞれ駆動信号を供給
する信号発生手段と、 該信号発生手段からの複数の駆動信号の一方に対応して
設けられ、該一方の駆動信号を他方の駆動信号に対して
遅延させる遅延手段と、 該遅延手段の遅延動作を制御する制御手段とを備えたこ
とを特徴とする半導体製造検査装置。 - 【請求項２】 上記遅延手段は、上記バーンインボード
上に設けられたことを特徴とする請求項１記載の半導体
製造検査装置。 - 【請求項３】 上記遅延手段は、上記バーンイン装置内
に設けられたことを特徴とする請求項１記載の半導体製
造検査装置。 - 【請求項４】 上記信号発生手段および上記制御手段
は、上記バーンイン装置内に設けられていることを特徴
とする請求項３に記載の半導体製造検査装置。 - 【請求項５】 上記信号発生手段は複数のドライバから
なり、上記制御手段として、該ドライバ以外の上記バー
ンイン装置内に設けられた他のドライバを用いたことを
特徴とする請求項４記載の半導体製造検査装置。 - 【請求項６】 上記制御手段として容易に且つ任意に設
定できる媒体によって制御可能な遅延制御信号を発生す
る遅延制御信号発生部を用いたことを特徴とする請求項
４記載の半導体製造検査装置。 - 【請求項７】 上記制御手段は、バーンイン試験の実施
時一方の駆動信号が他方の駆動信号に対して所定時間だ
け遅延するように上記遅延手段を制御することを特徴と
する請求項１〜６のいずれかに記載の半導体製造検査装
置。 - 【請求項８】 上記制御手段は、ファンクションテスト
の実施時一方の駆動信号が他方の駆動信号に対して同相
となるように上記遅延手段を制御することを特徴とする
請求項１〜６のいずれかに記載の半導体製造検査装置。 - 【請求項９】 請求項１〜８のいずれかに記載の半導体
製造検査装置を用いて製造されたことを特徴とする半導
体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366944A JP2002168903A (ja) | 2000-12-01 | 2000-12-01 | 半導体製造検査装置および半導体装置 |
| US09/873,395 US6545499B2 (en) | 2000-12-01 | 2001-06-05 | Semiconductor manufacturing-and-inspection system, and semiconductor device |
| KR1020010036867A KR100641859B1 (ko) | 2000-12-01 | 2001-06-27 | 반도체 제조 검사장치 |
| TW090118021A TW521362B (en) | 2000-12-01 | 2001-07-24 | Semiconductor manufacturing-and-inspection system, and semiconductor device |
| DE10138077A DE10138077B4 (de) | 2000-12-01 | 2001-08-03 | Halbleiter-Herstellungs- und Inspektionssystem und seine Verwendung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366944A JP2002168903A (ja) | 2000-12-01 | 2000-12-01 | 半導体製造検査装置および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002168903A true JP2002168903A (ja) | 2002-06-14 |
Family
ID=18837477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000366944A Withdrawn JP2002168903A (ja) | 2000-12-01 | 2000-12-01 | 半導体製造検査装置および半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6545499B2 (ja) |
| JP (1) | JP2002168903A (ja) |
| KR (1) | KR100641859B1 (ja) |
| DE (1) | DE10138077B4 (ja) |
| TW (1) | TW521362B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011145207A (ja) * | 2010-01-15 | 2011-07-28 | Renesas Electronics Corp | 半導体製造検査装置と半導体装置 |
| US8797814B2 (en) | 2011-04-26 | 2014-08-05 | Hynix Semiconductor Inc. | Multi-test apparatus and method for testing a plurailty of semiconductor chips |
| JP2020106388A (ja) * | 2018-12-27 | 2020-07-09 | 東京エレクトロン株式会社 | 検査装置および検査方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7961201B1 (en) * | 2000-12-21 | 2011-06-14 | Cognex Corporation | Method and apparatus for producing graphical machine vision content for distribution via a network |
| CN115047307B (zh) * | 2022-08-17 | 2022-11-25 | 浙江杭可仪器有限公司 | 一种半导体器件老化测试箱 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5390129A (en) * | 1992-07-06 | 1995-02-14 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
| US5327076A (en) * | 1992-09-17 | 1994-07-05 | Micro Control Company | Glitchless test signal generator |
| US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
| JP3792026B2 (ja) | 1997-11-07 | 2006-06-28 | 松下電器産業株式会社 | 半導体装置およびその検査方法 |
| JP2000131392A (ja) * | 1998-10-21 | 2000-05-12 | Ando Electric Co Ltd | バーンイン試験システムにおける試験ボード用回路 |
-
2000
- 2000-12-01 JP JP2000366944A patent/JP2002168903A/ja not_active Withdrawn
-
2001
- 2001-06-05 US US09/873,395 patent/US6545499B2/en not_active Expired - Fee Related
- 2001-06-27 KR KR1020010036867A patent/KR100641859B1/ko not_active IP Right Cessation
- 2001-07-24 TW TW090118021A patent/TW521362B/zh not_active IP Right Cessation
- 2001-08-03 DE DE10138077A patent/DE10138077B4/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011145207A (ja) * | 2010-01-15 | 2011-07-28 | Renesas Electronics Corp | 半導体製造検査装置と半導体装置 |
| US8797814B2 (en) | 2011-04-26 | 2014-08-05 | Hynix Semiconductor Inc. | Multi-test apparatus and method for testing a plurailty of semiconductor chips |
| JP2020106388A (ja) * | 2018-12-27 | 2020-07-09 | 東京エレクトロン株式会社 | 検査装置および検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020043149A (ko) | 2002-06-08 |
| US20020067182A1 (en) | 2002-06-06 |
| DE10138077B4 (de) | 2007-05-16 |
| KR100641859B1 (ko) | 2006-11-03 |
| US6545499B2 (en) | 2003-04-08 |
| DE10138077A1 (de) | 2002-08-01 |
| TW521362B (en) | 2003-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306532B1 (ko) | 클록제어형정보처리장치 | |
| JP5181499B2 (ja) | Ｓｃａｎテスト回路及び半導体集積回路 | |
| JPH08304515A (ja) | パッケージ状態で直流電圧テスト可能な半導体メモリ装置 | |
| JP2002168903A (ja) | 半導体製造検査装置および半導体装置 | |
| US6185708B1 (en) | Maintenance free test system | |
| US20100033204A1 (en) | Semiconductor inspection apparatus and semiconductor integrated circuit | |
| JPH0567659A (ja) | 液晶パネル駆動用半導体装置 | |
| KR20100050938A (ko) | 반도체 장치 | |
| US20090322344A1 (en) | Method and apparatus for testing electronic device | |
| US7028123B2 (en) | Microcomputer, has selection circuit to select either testing-purpose interrupt request signal or interrupt request selection signal based on delayed selection signal, where selected signals are sent to interrupt controller | |
| JP2000022072A (ja) | マルチチップモジュール | |
| CN109765954B (zh) | 控制流入电路模块之电流量的方法及相关的芯片 | |
| JP2010136538A (ja) | 電子機器 | |
| JP2007298378A (ja) | 試験システム、バーンイン試験方法及びプログラム | |
| JP2006091940A (ja) | メモリ制御装置 | |
| JP2007057423A (ja) | 半導体集積回路 | |
| JPH0981250A (ja) | 集積回路試験用電源装置 | |
| JP4842418B2 (ja) | グラフィック加速システム、マザーボードのシステム、およびグラフィック加速システムの制御方法 | |
| KR100557607B1 (ko) | 클럭 발생 장치 | |
| JP2004144717A (ja) | Ｒａｍのテスト回路 | |
| JPS60120269A (ja) | 半導体テスト装置 | |
| JP2008032448A (ja) | 半導体集積回路装置 | |
| JP2000209847A (ja) | 半導体集積回路 | |
| US20060085705A1 (en) | Memory circuit comprising an initialization unit, and method for optimizing data reception parameters in a memory controller | |
| JP3540247B2 (ja) | 半導体装置のテスト回路および同テスト回路を用いたテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080205 |