KR20020043149A - 반도체 제조 검사장치 및 반도체장치 - Google Patents

반도체 제조 검사장치 및 반도체장치 Download PDF

Info

Publication number
KR20020043149A
KR20020043149A KR1020010036867A KR20010036867A KR20020043149A KR 20020043149 A KR20020043149 A KR 20020043149A KR 1020010036867 A KR1020010036867 A KR 1020010036867A KR 20010036867 A KR20010036867 A KR 20010036867A KR 20020043149 A KR20020043149 A KR 20020043149A
Authority
KR
South Korea
Prior art keywords
burn
delay
semiconductor device
board
semiconductor
Prior art date
Application number
KR1020010036867A
Other languages
English (en)
Other versions
KR100641859B1 (ko
Inventor
하시모토오사무
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20020043149A publication Critical patent/KR20020043149A/ko
Application granted granted Critical
Publication of KR100641859B1 publication Critical patent/KR100641859B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318577—AC testing, e.g. current testing, burn-in
    • G01R31/31858—Delay testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체장치의 소비전류의 피크를 분산시켜 번인장치의 전류공급 능력 이하로 억제하는 것으로, 번인장치의 판정계의 딜레이 등의 개선을 필요로 하지 않고, 또한, 번인장치에 이상을 발생하거나, 번인 보드에 탑재되는 반도체장치의 수를 제한하지 않고 번인시험의 실시를 용이하게 행할 수 있는 반도체 제조 검사장치를 얻는 것을 목적으로 한다. 이 장치는, 번인 보드(1) 상에 탑재된 복수의 영역(4, 5)의 반도체장치(3)를, 번인장치(2)를 사용하여 시험을 행하는 반도체 제조 검사장치에 있어서, 복수의 영역(4, 5)의 반도체장치(3)에 각각 구동신호를 공급하는 드라이버 8, 7과, 이들 드라이버 8, 7로부터의 복수의 구동신호의 한쪽에 대응하여 설치되고, 이 한쪽의 구동신호를 다른쪽의 구동신호에 대해 지연시키는 지연회로(6)와, 이 지연회로(6)의 지연동작을 제어하는 드라이버(9)를 구비한다.

Description

반도체 제조 검사장치 및 반도체장치{SEMICONDUCTOR MANUFACTURING-AND-INSPECTION SYSTEM, AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체 제조 검사장치에 관한 것으로, 특히 번인 보드 상에 탑재되는 반도체장치의 번인 시험을 행할 때에 사용하는데 적합한 반도체 제조 검사장치 및 이 반도체 제조 검사장치를 사용하여 제조된 반도체장치에 관한 것이다.
일반적으로, 반도체 제조 검사장치에 있어서는, 반도체장치의 테스트 공정, 신뢰성 시험에 있어서의 가속시험(번인)에 있어서, 번인 시간을 단축하기 위해, 테스트 모드를 사용하는 경우에 있다. 예를 들면, 통상적으로는 1회로밖에 동작하지 않은 경우를, 테스트 모드를 사용하여, 복수의 회로를 동시에 구동시키는 등의 경우이다. 이것에 의해, 단위시간당에 동작하는 회로수가 증가하는 것으로, 번인 시간의 단축을 도모하는 것이다.
이 경우에, 번인 보드 상의 모든 반도체장치는 동시에 동작하기 때문에, 도 6에 실선 a로 나타낸 것과 같이 반도체장치의 소비전력이 커지게 되어, 점선 b로 나타낸 번인장치의 전류공급 능력을 초과하여, 번인장치에 이상이 발생하거나, 번인 보드에 탑재되는 반도체장치의 수가 제한된다.
이의 대책으로서, 예를 들면 일본국 특개평 11-145213호 공보에서는, 웨이퍼 일괄형 측정검사에 있어서 다수의 칩이 동일한 타이밍으로 동작하는 경우에 순간적으로 흘리는 전류를 저감시키기 위해, 반도체장치 내부에 번인용 타이머 회로를 탑재시켜, 이 회로가 갖는 클록 주기에 의해 번인 동작주기를 결정하고 있다. 이 클록 주기는, 제조 프로세스 파라미터의 변동에 기인하여 웨이퍼 내에서 변동을 일으키기 때문에, 클록 주기도 칩 사이에서 달라지게 되어, 번인시에 순간적으로 흘리는 전류를 저감할 수 있는 것이다.
그렇지만, 이 종래장치에서는, 반도체장치에 번인용 타이머회로 등을 설치할 필요가 있고, 칩 면적이 커져버리며, 이 때문에, 1 웨이퍼로부터 얻을 수 있는 칩수를 감소시킨다고 하는 문제점이 있었다.
본 발명은, 이들 종래의 문제점을 해결하기 위해 이루어진 것으로, 번인 장치에 이상을 발생하거나, 번인 보드에 탑재되는 반도체장치의 수를 제한하지 않고 번인시험의 실시를 용이하게 행할 수 있는 반도체 제조 검사장치 및 반도체장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1을 나타낸 구성도이고,
도 2는 본 발명의 실시예 1 및 2의 동작 설명에 제공하기 위한 도면이며,
도 3은 본 발명의 실시예 1 및 2의 동작 설명에 제공하기 위한 도면이고,
도 4는 본 발명의 실시예 1 및 2에 있어서 번인장치의 전류공급 능력에 대한 반도체장치의 소비전류의 관계를 나타낸 도면이며,
도 5는 본 발명의 실시예 2를 나타낸 구성도이고,
도 6은 종래장치에 있어서 번인장치의 전류공급 능력에 대한 반도체장치의 소비전류의 관계를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 번인 보드2, 2A: 번인장치
3: 반도체장치4, 5: 반도체장치의 영역
6, 10: 지연회로7, 8, 9: 드라이버
14: 지연제어신호 발생부
본 발명의 일면에 따른 반도체 제조 검사장치는, 번인 보드 상에 탑재된 복수의 영역의 반도체장치를, 번인장치를 사용하여 시험을 행하는 반도체 제조 검사장치에 있어서, 상기 복수의 영역의 반도체장치에 각각 구동신호를 공급하는 신호발생수단과, 이 신호발생수단으로부터의 복수의 구동신호의 한쪽에 대응하여 설치되고, 이 한쪽의 구동신호를 다른쪽의 구동신호에 대해 지연시키는 지연수단과, 이 지연수단의 지연동작을 제어하는 제어수단을 구비한 것이다.
본 발명의 또 다른 일면에 따른 반도체 제조 검사장치는, 상기한 발명에 있어서, 상기 지연수단은, 상기 번인 보드 상에 설치된 것이다.
본 발명의 또 다른 일면에 따른 반도체 제조 검사장치는, 상기한 발명에 있어서, 상기 지연수단은, 상기 번인장치 내부에 설치된 것이다.
본 발명의 또 다른 일면에 따른 반도체 제조 검사장치는, 상기한 발명에 있어서, 상기 신호발생수단 및 상기 제어수단은, 상기 번인장치 내에 설치되어 있는 것이다.
본 발명의 또 다른 일면에 따른 반도체 제조 검사장치는, 상기한 발명에 있어서, 상기 신호발생수단은 복수의 드라이버로 이루어지고, 상기 제어수단으로서, 이 드라이버 이외의 상기 번인장치 내부에 설치된 드라이버를 사용한 것이다.
본 발명의 또 다른 일면에 따른 반도체 제조 검사장치는, 상기한 발명에 있어서, 상기 제어수단으로서 용이하고도 임의로 설정할 수 있는 매체에 의해 제어가능한 지연제어신호를 발생하는 지연제어신호 발생부를 사용한 것이다.
본 발명의 또 다른 일면에 따른 반도체 제조 검사장치는, 상기한 발명 중에서 어느 하나의 발명에 있어서, 상기 제어수단은, 번인시험의 실시시 한쪽의 구동신호가 다른쪽의 구동신호에 대해 소정시간만큼 지연하도록 상기 지연수단을 제어하는 것이다.
본 발명의 또 다른 일면에 따른 반도체 제조 검사장치는, 상기한 발명 중에서 어느 하나의 발명에 있어서, 상기 제어수단은, 성능 테스트의 실시시 한쪽의 구동신호가 다른쪽의 구동신호에 대해 같은 위상을 이루도록 상기 지연수단을 제어하는 것이다.
본 발명의 일면에 따른 반도체장치는, 상기한 발명 중에서 어느 하나의 발명에 따른 반도체 제조 검사장치를 사용하여 제조된 것이다.
(실시예)
이하, 본 발명의 일 실시예를 도면에 근거하여 설명한다.
실시예 1:
도 1은, 본 발명의 실시예 1을 나타낸 구성도이다.
도면에 있어서, 1은 번인 보드, 2는 번인장치, 3은 번인 보드(1) 상에 탑재된 반도체장치, 4 및 5는 반도체장치(3)가 각각 배치된 영역, 6은 번인 보드(1) 상에 설치되고, 예를 들면 영역 4측의 반도체장치(3)에 전기적으로 접속된 지연수단으로서의 지연회로, 7은 번인장치(7) 내부에 설치되고, 번인 보드(1) 상의 영역(5)측의 반도체장치(3)에 구동신호를 공급하는 드라이버이다.
또한, 8은 동일하게 번인장치(2) 내부에 설치되고, 번인 보드(1) 상의 영역 4 측의 반도체장치(3)에 지연회로(6)를 거쳐 구동신호를 공급하는 드라이버, 9는 번인장치(2) 내부에 설치되어, 번인 보드(1) 상의 지연회로(6)에 지연제어신호를 공급하는 제어수단으로서의 드라이버이다. 이때, 드라이버 7, 8은 반도체장치(3)에 각각 구동신호를 공급하는 신호발생수단을 구성한다.
다음에, 동작에 대해, 도 2 내지 도 4를 참조하여 설명한다.
우선, 번인시험시에는, 번인장치(2)의 드라이버(7)로부터 도 2b에 나타낸 것과 같은 구동신호가 발생되어, 번인 보드(1) 상의 영역 5측의 반도체장치(3)에 직접 공급된다. 한편, 번인 보드(1) 상의 영역 4측의 반도체장치(3)에는 번인장치(2)의 드라이버 8에서 동일한 구동신호가 공급되지만, 이 경우에는, 도 2a에 나타낸 것과 같이, 드라이버 9에서 지연회로(6)에 대해 드라이버 8로부터 영역 4측의 반도체장치(3)에 입력되는 구동신호를 지연시키기 위한 예를 들면 하이 레벨(enable)의 지연제어신호가 발생되기 때문에, 번인 보드(1) 상의 영역 4측의 반도체장치(3)에는, 도 2c에 나타낸 것과 같이, 드라이버 7로부터의 구동신호에 대해 소정시간 T 만큼 지연된 구동신호가 공급된다.
이 결과, 번인 보드(1) 상의 영역 4 및 영역 5에 있어서 각각의 반도체장치(3)의 동작 타이밍이 어긋나, 도 2d에 나타낸 것과 같이, 반도체장치(3)의 소비전력의 피크를 분산시킬 수 있다.
도 4는 이 때의 번인장치(2)의 전류공급 능력에 대한 반도체장치(3)의 소비전력의 관계를 나타낸 것으로, 동일 도면에 점선 b로 나타낸 번인장치(2)의 전류공급 능력에 대해, 실선 a로 나타낸 반도체장치(3)의 소비전력이 작아져, 반도체장치(3)의 소비전력이 번인장치(2)의 전류공급 능력 이하로 억제되고 있는 것을 알 수 있다.
또한, 번인 이외에서 소비전류가 문제가 되지 않는 경우, 예를 들면 테스트 기능을 갖는 번인장치(2)에 있어서, 실시되는 성능 테스트를 행하는 경우에는, 도 3a에 나타낸 것과 같이, 드라이버 9에서 지연회로(6)에 대해 드라이버 8로부터 영역 4측의 반도체장치(3)에 입력되는 구동신호를 지연시키지 않기 위한 예를 들면로우 레벨(disable)의 지연제어신호를 발생시켜 테스트를 행한다. 따라서, 이 경우에는, 드라이버 7 및 8로부터는 각각 도 3b 및 도 3c에 나타낸 것과 같은 동일한 위상의 구동신호가 발생되고, 이때의 번인 보드(1) 상의 반도체장치(3)의 소비전류는 도 3d와 같이 된다.
이와 같이, 본 실시예에서는, 번인 보드 상에 지연회로를 설치하고, 번인 보드 상의 복수의 영역에 있어서 반도체장치의 동작 타이밍을 어긋나게 하는 것으로, 반도체장치의 소비전류의 피크를 분산시켜, 번인장치의 전류공급 능력 이하로 억제할 수 있다. 따라서, 번인장치의 판정계의 딜레이 등의 개조를 필요로 하지 않고, 또한, 번인장치에 이상을 발생시키거나, 번인 보드에 탑재되는 반도체장치의 수를 제한하지 않고 번인 시험의 실시를 용이하게 행할 수 있다.
실시예 2:
도 5는, 본 발명의 실시예 2를 나타낸 구성도이다. 도 5에 있어서, 도 1과 대응하는 부분에는 동일 부호를 붙여, 그것의 상세 설명을 생략한다.
도면에 있어서, 2A는 번인 보드장치, 10은 번인 보드장치(2A) 내부에 설치되고, 예를 들면 영역 4측의 반도체장치(3)에 구동신호를 발생하는 드라이버 8의 입력측에 접속된 지연수단으로서의 지연회로, 11은 지연회로(10)와 드라이버 7의 입력측에 접속된 포맷터, 12는 포맷터(11)에 대해 타이밍 신호를 발생하는 타이밍 발생부, 13은 포맷터(11)에 대해 테스트 패턴 신호를 발생하는 패턴 발생기이다.
또한, 14는 프로그램 등 용이하고도 임의로 설정할 수 있는 매체에 의해 제어가능한 지연제어신호를 발생하는 제어수단으로서의 지연제어신호 발생부이다. 이 지연제어신호 발생부(14)의 매체는 예를 들면 테스트 프로그램에 포함하도록 소프트웨어적으로 구성하여도 좋고, 또는 하드웨어적으로 구성하여도 좋다. 따라서, 상기한 실시예 1에서는, 드라이버(8)로부터의 구동신호를 지연하기 위한 지연회로는 번인 보드(1) 상에 설치되어 있지만. 본 실시예에서는, 번인장치(2A) 내부에 설치되어 있다. 또한, 지연회로(10)의 제어는, 번인장치(2A) 내부에서 발생된, 지연제어신호 발생부(14)로부터의 지연제어신호에 의해 제어된다. 이 이외의 구성은 도 1과 동일하다.
다음에, 동작에 대해, 본 실시예에서도, 도 2∼도 4를 참조하여 설명한다.
우선, 번인 시험시에는, 번인장치(2A)의 드라이버 7로부터 도 2b에 나타낸 것과 같은 구동신호가 발생되어, 번인 보드(1) 상의 영역 5측의 반도체장치(3)에 직접 공급된다. 한편, 번인 보드(1) 상의 영역 4측의 반도체장치(3)에는 번인장치(2A)의 드라이버 8에서 동일한 구동신호가 공급되지만, 이 경우에는, 도 2a에 나타낸 것과 같이, 지연제어신호 발생부(14)로부터 지연회로(10)에 대해, 드라이버 8로부터 영역 4측의 반도체장치(3)에 입력되는 구동신호를 지연시키기 위한 예를 들면 하이 레벨(enable)의 지연제어신호가 발생되기 때문에, 번인 보드(1) 상의 영역 4측의 반도체장치(3)에는, 도 2c에 나타낸 것과 같이, 드라이버(7)로부터의 구동신호에 대해 소정시간 T 만큼 지연된 구동신호가 공급된다.
이 결과, 번인 보드(1) 상의 영역 4와 영역 5에 있어서 각각의 반도체장치(3)의 동작 타이밍이 어긋나, 도 2d에 나타낸 것과 같이, 반도체장치의소비전류의 피크를 분산시킬 수 있다.
이때의 번인장치(2A)의 전류공급 능력에 대한 반도체장치(3)의 소비전류의 관계도 도 4로 나타낼 수 있으며, 동일 도면에 점선 b로 나타낸 번인장치(2A)의 전류공급 능력에 대해, 실선 a로 나타낸 반도체장치(3)의 소비전류가 작아져, 반도체장치(3)의 소비전류가 번인장치(2A)의 전류공급 능력 이하로 억제되고 있는 것을 알 수 있다.
또한, 본 실시예에서도, 번인 이외에서 소비전류가 문제가 되지 않는 경우, 예를 들면 테스트 기능을 갖는 번인장치(2A)에 있어서 실시되는 성능 테스트를 행하는 경우에는, 도 3a에 나타낸 것과 같이, 지연제어신호 발생부(14)로부터 지연회로(10)에 대해, 드라이버 8로부터 영역 4측의 반도체장치(3)에 입력되는 구동신호를 지연시키지 않기 위한 예를 들면 로우 레벨(disable)의 지연제어신호를 발생시켜 테스트를 행한다. 따라서, 이 경우에는, 드라이버 7 및 8에서는 각각 도 3a 및 도 3c에 나타낸 것과 같은 동일한 위상의 구동신호가 발생되고, 이 때의 번인 보드(1) 상의 반도체장치(3)의 소비전류는 도 3d와 같게 된다.
이와 같이, 본 실시예에서는, 번인장치 내부에 지연회로를 설치하고, 번인 보드 상의 복수의 영역에 있어서 반도체장치의 동작 타이밍을 어긋나게 하는 것으로, 반도체장치의 소비전류의 피크를 분산시켜, 번인장치의 전류공급 능력 이하로 억제할 수 있다. 따라서, 번인장치의 판정계의 딜레이 등의 개선을 필요로 하지 않고, 또한, 번인장치에 이상을 발생시키거나, 번인 보드에 탑재되는 반도체장치의 수를 제한하지 않고 번인 시험의 실시를 용이하게 행할 수 있다.
이상과 같이, 본 발명의 일면에 따르면, 번인 보드 상에 탑재된 복수의 영역의 반도체장치를, 번인장치를 사용하여 시험을 행하는 반도체 제조 시험장치에 있어서, 상기 복수의 영역의 반도체장치에 각각 구동신호를 공급하는 신호발생수단과, 이 신호발생수단으로부터의 복수의 구동신호의 한쪽에 대응하여 설치되고, 이 한쪽의 구동신호를 다른쪽의 구동신호에 대해 지연시키는 지연수단과, 이 지연수단의 지연 동작을 제어하는 제어수단을 구비하였기 때문에, 반도체장치의 소비전류의 피크를 분산시켜, 번인장치의 전류공급 능력 이하로 억제할 수 있으며, 따라서, 번인장치의 판정계의 딜레이 등의 개조를 필요로 하지 않으면서, 또한, 번인장치에 이상을 발생하거나, 번인 보드에 탑재되는 반도체장치의 수를 제한시키지 않으면서 번인 시험의 실시를 용이하게 행할 수 있다고 하는 효과가 있다.
또한, 본 발명의 또 다른 일면에 따르면, 상기한 지연수단은, 상기한 번인 보드 상에 설치되었기 때문에, 종래와 같이 반도체장치에 번인용 타이머회로 등을 설치할 필요가 없어지며, 1 웨이퍼로부터 취할 수 있는 칩수를 감소시키는 일이 없어진다고 하는 효과가 있다.
또한, 본 발명의 또 다른 일면에 따르면, 상기한 지연수단은, 번인장치 내부에 설치되었기 때문에, 종래와 같이 반도체장치에 번인용 타이머회로 등을 설치할 필요가 없어지며, 1 웨이퍼로부터 취할 수 있는 칩수를 감소시키는 일이 없어진다고 하는 효과가 있다.
또한, 본 발명의 또 다른 일면에 따르면, 상기한 신호발생수단 및 상기한 제어수단은, 상기한 번인장치 내부에 설치되어 있기 때문에, 1 웨이퍼로부터 취할 수 있는 칩수의 증대에 기여할 수 있다고 하는 효과가 있다.
또한, 본 발명의 또 다른 일면에 따르면, 상기한 신호발생수단은 복수의 드라이버로 이루어지고, 상기한 제어수단으로서, 이 드라이버 이외의 상기한 번인장치 내부에 설치된 다른 드라이버를 사용하였기 때문에, 1 웨이퍼로부터 취할 수 있는 칩수의 증대에 기여할 수 있다고 하는 효과가 있다.
또한, 본 발명의 또 다른 일면에 따르면, 상기한 제어수단으로서 용이하고도 임의로 설정할 수 있는 매체에 의해 제어가능한 지연제어신호를 발생하는 지연제어신호 발생부를 사용하였기 때문에, 1 웨이퍼로부터 취할 수 있는 칩수의 증대에 기여할 수 있다고 하는 효과가 있다.
또한, 본 발명의 또 다른 일면에 따르면, 상기한 제어수단은, 번인시험의 실시시 한쪽의 구동신호가 다른쪽의 구동신호에 대해 소정시간 만큼 지연하도록 상기한 지연수단을 제어하기 때문에, 반도체장치의 소비전류의 피크를 분산시켜, 번인장치의 전류공급 능력 이하로 확실히 억제할 수 있다고 하는 효과가 있다.
또한, 본 발명의 또 다른 일면에 따르면, 상기한 제어수단은, 성능 테스트의 실시시 한쪽의 구동신호가 다른쪽의 구동신호에 대해 동일한 위상이 되도록 상기한 지연수단을 제어하기 때문에, 동일한 검사장치로 번인시험 이외에, 성능 테스트도 지장없이 실시할 수 있다고 하는 효과가 있다.
더구나, 본 발명의 일면에 따르면, 상기한 발명 중에서 어느 하나의 발명에따른 반도체 제조 검사장치를 사용하여 제조되었기 때문에, 신뢰성이 높은 품질이 우수한 반도체장치가 얻어진다고 하는 효과가 있다.

Claims (3)

  1. 번인 보드 상에 탑재된 복수의 영역의 반도체장치를, 번인장치를 사용하여 시험을 행하는 반도체 제조 검사장치에 있어서,
    상기 복수의 영역의 반도체장치에 각각 구동신호를 공급하는 신호발생수단과,
    이 신호발생수단으로부터의 복수의 구동신호의 한쪽에 대응하여 설치되고, 이 한쪽의 구동신호를 다른쪽의 구동신호에 대해 지연시키는 지연수단과,
    이 지연수단의 지연동작을 제어하는 제어수단을 구비한 것을 특징으로 하는 반도체 제조 검사장치.
  2. 제 1항에 있어서,
    상기 지연수단은, 상기 번인장치 내부에 설치된 것을 특징으로 하는 반도체 제조 검사장치.
  3. 청구항 1∼2 중 어느 한 항에 기재된 반도체 제조 검사장치를 사용하여 제조된 것을 특징으로 하는 반도체장치.
KR1020010036867A 2000-12-01 2001-06-27 반도체 제조 검사장치 KR100641859B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000366944A JP2002168903A (ja) 2000-12-01 2000-12-01 半導体製造検査装置および半導体装置
JP2000-366944 2000-12-01

Publications (2)

Publication Number Publication Date
KR20020043149A true KR20020043149A (ko) 2002-06-08
KR100641859B1 KR100641859B1 (ko) 2006-11-03

Family

ID=18837477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036867A KR100641859B1 (ko) 2000-12-01 2001-06-27 반도체 제조 검사장치

Country Status (5)

Country Link
US (1) US6545499B2 (ko)
JP (1) JP2002168903A (ko)
KR (1) KR100641859B1 (ko)
DE (1) DE10138077B4 (ko)
TW (1) TW521362B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961201B1 (en) * 2000-12-21 2011-06-14 Cognex Corporation Method and apparatus for producing graphical machine vision content for distribution via a network
JP5320310B2 (ja) * 2010-01-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体製造検査装置と半導体装置
KR20120121225A (ko) 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 칩을 멀티테스트하기 위한 장치 및 방법
JP2020106388A (ja) * 2018-12-27 2020-07-09 東京エレクトロン株式会社 検査装置および検査方法
CN115047307B (zh) * 2022-08-17 2022-11-25 浙江杭可仪器有限公司 一种半导体器件老化测试箱

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390129A (en) * 1992-07-06 1995-02-14 Motay Electronics, Inc. Universal burn-in driver system and method therefor
US5327076A (en) * 1992-09-17 1994-07-05 Micro Control Company Glitchless test signal generator
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
JP3792026B2 (ja) 1997-11-07 2006-06-28 松下電器産業株式会社 半導体装置およびその検査方法
JP2000131392A (ja) * 1998-10-21 2000-05-12 Ando Electric Co Ltd バーンイン試験システムにおける試験ボード用回路

Also Published As

Publication number Publication date
DE10138077A1 (de) 2002-08-01
TW521362B (en) 2003-02-21
US20020067182A1 (en) 2002-06-06
DE10138077B4 (de) 2007-05-16
JP2002168903A (ja) 2002-06-14
KR100641859B1 (ko) 2006-11-03
US6545499B2 (en) 2003-04-08

Similar Documents

Publication Publication Date Title
CN100541216C (zh) 集成电路测试的预处理集成电路
US7772828B2 (en) Automatic test equipment capable of high speed test
US7836370B2 (en) Scan test circuit, semiconductor integrated circuit and scan enable signal time control circuit
KR100641859B1 (ko) 반도체 제조 검사장치
JP2688548B2 (ja) 液晶パネル駆動用半導体装置
US6185708B1 (en) Maintenance free test system
US20100033204A1 (en) Semiconductor inspection apparatus and semiconductor integrated circuit
US5821529A (en) Measuring board having an optically driven switch and I/O terminal testing system using the same
US6791316B2 (en) High speed semiconductor test system using radially arranged pin cards
US6064242A (en) I/O pin electronics circuit having a pair of drivers
US6507801B1 (en) Semiconductor device testing system
CN112783250B (zh) 控制流入电路模块之电流量的方法及相关的芯片
US6573703B1 (en) Semiconductor device
JP2000022072A (ja) マルチチップモジュール
US6614252B2 (en) Semiconductor test apparatus with reduced power consumption and heat generation
JP3092362B2 (ja) 集積回路の自動試験装置
JPS60120269A (ja) 半導体テスト装置
JPH01183148A (ja) 半導体集積回路
KR20230108814A (ko) 전원 공급 장치를 포함하는 반도체 테스트 장치
JP2005062081A (ja) 半導体回路装置及びそのテスト方法
CN114791552A (zh) Htol测试板及其时钟电路
JPH0981250A (ja) 集積回路試験用電源装置
JPH0483184A (ja) 半導体集積回路
KR20000006766U (ko) 번인 테스트용 절환 스위치를 구비한 내부전압 발생회로
JPH03282381A (ja) 集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040721

Effective date: 20060131

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee