DE10128211C1

DE10128211C1 - Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie Verfahren zu seiner Herstellung

Info

Publication number: DE10128211C1
Application number: DE10128211A
Authority: DE
Inventors: Frank Richter; Dietmar Temmler; Andreas Wich-Glasen
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-06-11
Filing date: 2001-06-11
Publication date: 2002-07-11
Anticipated expiration: 2021-06-12
Also published as: WO2002101824A3; US20040227174A1; US7223651B2; WO2002101824A2

Abstract

Es wird eine Speicherzelle (10) mit einem Auswahltransistor (60) und einem Grabenkondensator (30) gebildet. Der Grabenkondensator (30) ist mit einer leitfähigen Grabenfüllung (35) gefüllt, auf der eine isolierende Deckschicht (40) angeordnet ist. Die isolierende Deckschicht wird seitlich, ausgehend von dem Substrat (15), mit einer selektiv aufgewachsenen Epitaxieschicht (45) überwachsen. In der selektiv aufgewachsenen Epitaxieschicht (45) wird der Auswahltransistor (60) gebildet und umfaßt dabei ein Source-Gebiet (65), das mit dem Grabenkondensator (30) zu verbinden ist, und ein Drain-Gebiet (70), das mit einer Bitleitung zu verbinden ist. Die Junction-Tiefe des Source-Gebiets (65) wird nun so gewählt, daß das Source-Gebiet (65) bis an die isolierende Deckschicht (40) heranreicht. Optional kann dazu die Dicke (50) der Epitaxieschicht (45) mittels einer Oxidation und einer nachfolgenden Ätzung auf eine geeignete Dicke reduziert werden. Nachfolgend wird durch das Source-Gebiet (65) hindurch ein Kontaktgraben (95) bis zu der leitfähigen Grabenfüllung (35) geätzt, der mit einem leitfähigen Kontakt (90) gefüllt wird und die leitfähige Grabenfüllung (35) elektrisch mit dem Source-Gebiet (65) verbindet.

Description

Die vorliegende Anmeldung betrifft einen Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie ein Verfahren zu seiner Herstel lung.

Die vorliegende Erfindung wird mit Bezug auf eine DRAM- Speicherzelle eines Halbleiterspeichers erläutert. Zu Diskus sionszwecken wird die Erfindung hinsichtlich der Bildung ei ner einzelnen Speicherzelle beschrieben.

Integrierte Schaltungen (ICs) oder Chips enthalten Kondensa toren zum Zwecke der Ladungsspeicherung, wie zum Beispiel ein dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff (DRAM: Dynamic Random Access Memory). Der Ladungszustand in dem Kondensator repräsentiert dabei ein Datenbit.

Ein DRAM-Chip enthält eine Matrix von Speicherzellen, welche in Form von Zeilen und Spalten angeordnet sind und von Wort leitungen und Bitleitungen angesteuert werden. Das Auslesen von Daten aus den Speicherzellen oder das Schreiben von Daten in die Speicherzellen wird durch die Aktivierung geeigneter Wortleitungen und Bitleitungen bewerkstelligt.

Eine DRAM-Speicherzelle enthält üblicherweise einen mit einem Kondensator verbundenen Transistor. Der Transistor wird als Auswahltransistor bezeichnet und besteht unter anderem aus zwei Dotierungsgebieten, welche durch einen Kanal voneinander getrennt sind, der von einem Gate gesteuert wird. Abhängig von der Richtung des Stromflusses wird ein Dotiergebiet als Drain-Gebiet und das andere als Source-Gebiet bezeichnet. Das Source-Gebiet ist beispielsweise mit dem Grabenkondensator, das Drain-Gebiet ist mit einer Bitleitung und das Gate ist mit einer Wortleitung verbunden. Durch Anlegen geeigneter Spannungen an das Gate wird der Transistor so gesteuert, daß ein Stromfluß zwischen dem Source-Gebiet und dem Drain-Gebiet durch den Kanal hindurch ein- und ausgeschaltet wird.

Die in dem Kondensator gespeicherte Ladung baut sich mit der Zeit aufgrund von Leckströmen ab. Bevor sich die Ladung auf einen Pegel unterhalb eines Schwellwertes abgebaut hat, muß der Speicherkondensator aufgefrischt werden. Aus diesem Grund werden diese Speicher als dynamisches RAM (DRAM) bezeichnet.

Das zentrale Problem bei den bekannten DRAM-Varianten auf Ba sis eines Grabenkondensators ist die Erzeugung einer ausrei chend großen Kapazität des Grabenkondensators. Diese Proble matik verschärft sich in Zukunft durch die fortschreitende Miniaturisierung von Halbleiterbauelementen. Die Erhöhung der Integrationsdichte bedeutet, daß die pro Speicherzelle zur Verfügung stehende Fläche und damit die Kapazität des Graben kondensators immer weiter abnimmt.

Leseverstärker fordern einen ausreichenden Signalpegel für ein zuverlässiges Auslesen der in der Speicherzelle befindli chen Informationen. Das Verhältnis der Speicherkapazität zu der Bitleitungskapazität ist entscheidend bei der Bestimmung des Signalpegels. Falls die Speicherkapazität zu gering ist, kann dieses Verhältnis zu klein zur Erzeugung eines hinrei chenden Signals sein.

Ebenfalls erfordert eine geringere Speicherkapazität eine hö here Auffrischfrequenz, denn die in dem Grabenkondensator ge speicherte Ladungsmenge ist durch seine Kapazität begrenzt und nimmt zusätzlich durch Leckströme ab. Wird eine Mindest ladungsmenge in dem Speicherkondensator unterschritten, so ist es nicht mehr möglich, die in ihm gespeicherte Informati on mit einem angeschlossenen Leseverstärker auszulesen, die Information geht verloren und es kommt zu Lesefehlern.

Zur Vermeidung von Lesefehlern bietet sich die Reduktion der Leckströme an. Zum einen können Leckströme durch Transisto ren, zum anderen durch Dielektrika, wie zum Beispiel das Kon densatordielektrikum, reduziert werden. Durch diese Maßnahmen kann eine unerwünscht verringerte Haltezeit (retention time) verlängert werden.

Üblicherweise werden in DRAMs Stapelkondensatoren (stacked capacitor) oder Grabenkondensatoren (trench capacitor) ver wendet. Ein Grabenkondensator weist dabei eine dreidimensio nale Struktur auf, die zum Beispiel in einem Siliziumsubstrat ausgebildet ist. Eine Erhöhung der Kondensatorelektrodenflä che und damit der Kapazität des Grabenkondensators kann zum Beispiel durch tieferes Ätzen in das Substrat und damit durch tiefere Gräben erreicht werden. Dabei bewirkt die Steigerung in der Kapazität des Grabenkondensators keine Vergrößerung der von der Speicherzelle beanspruchten Substratoberfläche. Dieses Verfahren ist aber auch beschränkt, da die erzielbare Ätztiefe des Grabenkondensators von dem Grabendurchmesser ab hängt, und bei der Herstellung nur bestimmte, endliche Aspektverhältnisse zwischen Grabentiefe und Grabendurchmesser erzielbar sind.

Bei fortschreitender Erhöhung der Integrationsdichte nimmt die pro Speicherzelle zur Verfügung stehende Substratoberflä che immer weiter ab. Die damit verbundene Reduktion des Gra bendurchmessers führt zu einer Verringerung der Grabenkonden satorkapazität. Ist die Grabenkondensatorkapazität so gering bemessen, daß die speicherbare Ladung nicht zum einwandfreien Auslesen mit den nachgeschalteten Leseverstärkern ausreicht, so hat diese Lesefehler zur Folge.

Dieses Problem wird beispielsweise in der Druckschrift DE 199 41 148 erläutert, wobei der Auswahltransistor, der üblicher weise neben dem Grabenkondensator angeordnet wird, oberhalb des Grabenkondensators angeordnet ist. Dadurch kann der Graben des Grabenkondensators einen Teil der Substratoberfläche einnehmen, die herkömmlicherweise für den Transistor reser viert war. Durch diese Anordnung teilen sich der Grabenkon densator und der Transistor einen Teil der Substratoberflä che. Ermöglicht wird diese Anordnung durch eine Epitaxie schicht, die oberhalb des Grabenkondensators gewachsen wird.

Problematisch ist dabei allerdings der elektrische Anschluß des Grabenkondensators an den Transistor. Rein lithographi sche Verfahren zur Herstellung des elektrischen Anschlusses erfordern für die lithographische Justage der einzelnen li thographischen Ebenen zueinander einen Mindestabstand zwi schen dem Grabenkondensator und dem Transistor. Durch rein lithographische Verfahren benötigen die Speicherzellen in dem Speicherzellenfeld eine relativ große Fläche und ist für die Integration in einem hochintegrierten Zellenfeld ungeeignet.

Nachteilig an den aus dem Stand der Technik bekannten Spei cherzellen ist, daß der Widerstand des elektrischen Anschlus ses zwischen dem Grabenkondensator und dem Source-Gebiet des Transistors einen relativ großen Wert aufweist, der den Zu griff auf die Speicherzelle verlangsamt.

Ein weiterer Nachteil des Standes der Technik besteht darin, daß eine ausreichende Speicherzeit (retention time) nur durch aufwendige Isolationsmaßnahmen erreicht wird, die eine große Anzahl von Prozessierungsschritten benötigen. Dabei wird der elektrische Kontakt aufwendig von dem Substrat isoliert.

Es ist die Aufgabe der vorliegenden Erfindung, einen Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie ein Verfahren zu seiner Herstellung anzugeben, bei der die Speicherzeit (retention time) verbessert ist.

Bezüglich des Speichers wird die Aufgabe gelöst durch einen Speicher mit einer Speicherzelle, umfassend:

- ein Substrat mit einer Substratoberfläche und einem Graben, in dem ein Grabenkondensator angeordnet ist, der mit einer leitfähigen Grabenfüllung gefüllt ist, auf der in dem Gra ben eine isolierende Deckschicht angeordnet ist;
- eine selektiv aufgewachsene Epitaxieschicht, die sich aus gehend von der Substratoberfläche seitlich über die isolie rende Deckschicht erstreckt und auf der Substratoberfläche und der isolierenden Deckschicht angeordnet ist;
- einen Auswahltransistor, der ein Source-Gebiet, ein Drain- Gebiet, ein Gate-Oxid und eine Gate-Elektrode umfaßt, wobei das Source-Gebiet und das Drain-Gebiet in der Epitaxie schicht und das Gate-Oxid auf der Epitaxieschicht angeord net ist und sich das Source-Gebiet von einer dem Substrat abgewandten Oberfläche der Epitaxieschicht bis an die iso lierende Deckschicht heran erstreckt;
- einen leitfähigen Kontakt, der in einem in der Epitaxie schicht und der isolierenden Deckschicht angeordneten Kon taktgraben auf der leitfähigen Grabenfüllung angeordnet ist und das Source-Gebiet mit der leitfähigen Grabenfüllung verbindet.

Das Source-Gebiet erstreckt sich von der Oberfläche der Epi taxieschicht bis zu der isolierenden Deckschicht, so daß hier zwischen der Dotierung des Source-Gebiets einerseits und des Kanalgebiets und des Bulk-Gebiets andrerseits ein pn-Übergang angeordnet ist, der einen unkontrollierten Stromfluß und Leckströme verhindert. Mittels der Gate-Elektrode ist der Stromfluß durch den Kanal steuerbar, so daß der Transistor definiert ein- und ausgeschaltet werden kann. Weiterhin ist vorteilhaft, daß bei dem erfindungsgemäßen Speicher auf eine aufwendige Isolierung des leitfähigen Kontakts verzichtet werden kann, da Leckströme bereits durch die vorteilhafte Ausgestaltung des Source-Gebiets vermieden werden. Somit ist der leitfähige Kontakt zwischen dem Source-Gebiet und der leitfähigen Grabenfüllung mit einer vergrößerten Quer schnittsfläche ausbildbar, die einen niedrigeren Anschlußwiderstand ermöglicht. Somit wird auch die Geschwindigkeit der Speicherzelle und des Speichers verbessert.

Die Dotierung für das Source-Gebiet und die Dotierung für das Drain-Gebiet können in zwei separaten Prozeßschritten in die Epitaxieschicht eingebracht werden, so daß das Source-Gebiet zum Beispiel mit einer wesentlich größeren Junction-Tiefe ausgebildet werden kann als das Drain-Gebiet. Die flache Junction-Tiefe des Source-Gebiets ist vorteilhaft, da sie ei nen Floating-Body-Effekt vermeidet, da das Substrat mit dem Kanal des Transistors mit dem Substrat verbunden ist. Weiter hin wird durch das flach dotierte Drain-Gebiet eine verbes serte Overlay-Toleranz ermöglicht, da der Transistor bei ei nem entsprechend flach ausgebildeten Drain-Gebiet auch ganz oberhalb des Grabenkondensators angeordnet werden kann und dennoch der Floating-Body-Effekt vermieden wird.

Die aus dem Stand der Technik bekannte und dort zwingend er forderliche zusätzliche Collar-Isolation im unteren Bereich des leitfähigen Kontakts kann somit eingespart werden. Dies wird durch die Veränderung des Dotierprofils des Source- Gebiets ermöglicht. So ist beispielsweise die Junction-Tiefe des Source-Gebiets so gewählt, daß sie bis an die isolierende Deckschicht heranreicht. Somit können die aus dem Stand der Technik erforderlichen Prozeßschritte wie das Abscheiden ei nes CVD-Isolationskragens (Chemical Vapour Deposition), das nachfolgende Plasmaätzen zur Strukturierung des Isolations kragens, eine chemische Reinigung, das Abscheiden eines ar sendotierten polykristallinen Siliziums, das Plasmaätzen so wie ein weiteres Naßätzen eingespart werden. Somit ergibt sich auch eine Kostenreduktion für den erfindungsgemäßen Speicher im Vergleich zu aus dem Stand der Technik bekannten Speichern.

Eine Ausgestaltung der Erfindung sieht vor, daß die Gate- Elektrode auf der Epitaxieschicht angeordnet ist und den Gra ben zumindest teilweise überdeckt. Diese Anordnung weist den Vorteil auf, daß der Auswahltransistor platzsparend oberhalb des Grabenkondensators, in der Epitaxieschicht angeordnet werden kann, so daß die einzelnen Speicherzellen mit einem reduzierten Platzbedarf angeordnet sind.

Eine weitere Ausgestaltung der erfindungsgemäßen Speicherzel le sieht vor, daß eine Grabenisolation ausgehend von der dem Substrat abgewandten Oberfläche der Epitaxieschicht - über die Isolationsschicht hinaus - in das Substrat hinein reicht, um benachbarte Speicherzellen voneinander zu isolieren.

Die Grabenisolierung wird üblicherweise als STI (Shallow Trench Isolation) bezeichnet und ist in diesem Fall so ausge bildet, daß sie ausgehend von der dem Substrat abgewandten Oberfläche der Epitaxieschicht durch die Epitaxieschicht hin durch mindestens bis zu der isolierenden Deckschicht reicht. Die Grabenisolation kann dabei durchaus tiefer in das Sub strat eingebracht sein und beispielsweise einen Teil des ur sprünglich von dem Graben des Grabenkondensators beanspruch ten Platz einnehmen. So ersetzt das STI einen Teil des Gra bens und der leitfähigen Grabenfüllung mit einem Isolations material.

Eine weitere Ausgestaltung der erfindungsgemäßen Speicherzel le sieht vor, daß eine zweite Gate-Elektrode als passierende Wortleitung auf der Grabenisolation angeordnet ist und der Kontaktgraben zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode mit dem darin befindlichen leitfähigen Kontakt angeordnet ist. Die Anordnung des Kontaktgrabens zwi schen der ersten Gate-Elektrode und der zweiten Gate- Elektrode ermöglicht, daß der Kontaktgraben selbstjustiert zwischen der ersten Gate-Elektrode und der zweiten Gate- Elektrode gebildet wird.

Eine weitere Ausgestaltung der erfindungsgemäßen Speicherzel le sieht vor, daß die Epitaxieschicht eine Dicke zwischen 25 nm und 100 nm, vorzugsweise zwischen 40 nm und 80 nm, aufweist. Eine Epitaxieschicht mit einer in den angegebenen Be reichen liegenden Schichtdicke weist den Vorteil auf, daß die Junction-Tiefe des Source-Gebiets erfindungsgemäß so ausge bildet werden kann, daß das Source-Gebiet bis an die isolie rende Deckschicht heranreicht. Das Drain-Gebiets wird so flach ausgebildet, daß ein Floating-Body-Effekt vermieden wird. Beispielsweise kann das Drain-Gebiet dazu mit ein Im plantationstiefe ausgebildet werden, die in etwa der halben Dicke der Epitaxieschicht entspricht. Dies ist ebenfalls mög lich, wenn die Kanallänge des Auswahltransistors einen Wert zwischen 20 nm und 300 nm annimmt.

Dabei wird die Epitaxieschicht, in welcher der Auswahltransi stor angeordnet ist, mit einer verbesserten Uniformität aus gebildet.

Eine weitere Ausgestaltung der erfindungsgemäßen Speicherzel le sieht vor, daß auf einer dem Substrat abgewandten Oberflä che der ersten Gate-Elektrode und auf daran angrenzenden Sei tenflächen eine isolierende Hülle angeordnet ist. Die isolie rende Hülle weist den Vorteil auf, daß sie als Ätzmaske für die selbstjustierte Bildung des Kontaktgrabens verwendet wer den kann. Weiterhin ist es möglich, die isolierende Hülle als selbstjustierte Ätzmaske für die Bildung eines Bitleitungs kontakts zu verwenden, der das Drain-Gebiet mit einer Bitlei tung verbindet.

Eine weitere Ausgestaltung der erfindungsgemäßen Speicherzel le sieht vor, daß eine Zwischenschicht in dem Kontaktgraben zwischen der leitfähigen Grabenfüllung und dem leitfähigen Kontakt oder zwischen der leitfähigen Grabenfüllung und dem Source-Gebiet zur Vermeidung von Kristallversetzungen oder zur Kontrolle einer Diffusion angeordnet ist. Die Zwischen schicht kann beispielsweise als leitfähige Schicht ausgestal tet sein. Die Zwischenschicht kann ebenfalls als isolierende Schicht ausgebildet sein, die allerdings mit einer so gerin gen Dicke gebildet ist, daß ein großer Tunnelstrom durch sie hindurchfließen kann. Üblicherweise beträgt die Schichtdicke dann höchstens zwei Nanometer. Die Zwischenschicht weist den Vorteil auf, daß Kristallversetzungen, die eventuell in der leitfähigen Grabenfüllung angeordnet sind, nicht in den Aus wahltransistor fortgepflanzt werden können und somit auch das Source-Gebiet und die pn-Junction zwischen Source-Gebiet und Bulk-Gebiet nicht schädigen können. Weiterhin kann die Diffu sion von Dotierstoff durch die Zwischenschicht verhindert werden, so daß der Kanal nicht mit Dotierstoff zuläuft, der aus dem leitfähigen Kontakt stammt. Somit kann die Zwischen schicht Leckströme vermindern.

Bezüglich des Verfahrens wird die Aufgabe gelöst durch ein Verfahren zur Herstellung eines Speichers mit einer Speicher zelle, die einen Auswahltransistor mit einem Source-Gebiet, einem Drain-Gebiet, einem Gate-Oxid und einer Gate-Elektrode aufweist sowie einen Grabenkondensator mit einer inneren Elektrode, einer äußeren Elektrode und einer dazwischen ange ordneten isolierenden Schicht aufweist, mit den Schritten:

- Bereitstellen eines Substrats mit einem Graben;
- Füllen des Grabens mit einer leitfähigen Grabenfüllung zur Bildung der inneren Elektrode des Grabenkondensators;
- Bilden einer isolierenden Deckschicht auf der leitfähigen Grabenfüllung;
- Aufwachsen einer Epitaxieschicht auf das Substrat, wobei die Epitaxieschicht seitlich ausgehend von dem Substrat über die isolierende Deckschicht wächst, so daß die Epita xieschicht die isolierende Deckschicht zumindest teilweise überdeckt;
- Bilden einer Grabenisolation in der Epitaxieschicht zur Isolation benachbarter Speicherzellen;
- Bilden der ersten Gate-Elektrode auf der Epitaxieschicht und einer zweiten Gate-Elektrode für eine passierende Wort leitung auf der Grabenisolation;
- Einbringen von Dotierstoff zur Bildung des Source-Gebiets und des Drain-Gebiets, wobei die vorbestimmte Dicke der Epitaxieschicht und die Dotierung so gewählt werden, daß das Source-Gebiet von der dem Substrat abgewandten Oberflä che der Epitaxieschicht bis an die Isolationsschicht heran reicht;
- Ätzen eines Kontaktgrabens zwischen der ersten Gate- Elektrode und der zweiten Gate-Elektrode, wobei die Epita xieschicht und die isolierende Deckschicht aus dem Bereich zwischen der ersten Gate-Elektrode und der zweiten Gate- Elektrode entfernt werden und die leitfähige Grabenfüllung freigelegt wird;
- Einbringen eines leitfähigen Kontakts in den Kontaktgraben zur elektrischen Verbindung des Source-Gebiets mit der leitfähigen Grabenfüllung.

In vorteilhafter Weise wird hierbei das Source-Gebiet mit ei ner Junction-Tiefe ausgebildet, die bis an die isolierende Deckschicht heranreicht. Hierdurch ist, wie schon im Zusam menhang mit dem beanspruchten Speicher erläutert, das Spei cherverhalten und die Retention-Time des Speichers verbessert sowie der Widerstand des leitfähigen Kontakts zur elektri schen Verbindung der leitfähigen Grabenfüllung mit dem Sour ce-Gebiet verringert.

Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfah rens sieht vor, daß die Epitaxieschicht auf eine vorbestimmte Dicke gedünnt wird. Dies ist vorteilhaft, da die Epitaxie schicht so auf eine Dicke reduziert werden kann, die kleiner als die verwendete Junction-Tiefe des Source-Gebiets ist, so daß das Source-Gebiet bis an die isolierende Deckschicht her anreicht.

Bei der Bildung der Epitaxieschicht wird die Epitaxieschicht seitlich ausgehend von dem Substrat über die in dem Graben befindliche isolierende Deckschicht gewachsen. Zur vollstän digen Überdeckung der isolierenden Deckschicht wird die se lektive Epitaxieschicht mit einer Dicke gebildet, die größer als der halbe Durchmesser des Grabens ist. Da diese Dicke durchaus größer sein kann, als eine sinnvolle Junction-Tiefe des Source-Gebiets des Auswahltransistors, wird die Epitaxie schicht nachfolgend entsprechend gedünnt.

Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfah rens sieht vor, daß die Epitaxieschicht auf eine Dicke zwi schen 25 nm und 100 nm, vorzugsweise auf eine Dicke zwischen 40 nm und 80 nm, gedünnt wird. Die angegebenen Dicken für die Epitaxieschicht sind in vorteilhafter Weise dazu geeignet, daß die Junction-Tiefe des Source-Gebiets durch die gesamte Epitaxieschicht hindurch gebildet werden kann und bis an die isolierende Deckschicht heranreicht.

Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die Epitaxieschicht zu ihrer Dün nung teilweise zu einer Oxidschicht oxidiert wird und die Oxidschicht selektiv zu dem Rest der Epitaxieschicht entfernt wird.

Eine weitere vorteilhafte Variante des erfindungsgemäßen Ver fahrens sieht vor, daß die Epitaxieschicht mittels chemisch- mechanischem Polieren gedünnt wird. Chemisch-mechanisches Po lieren (CMP) ist ebenfalls zur Dünnung der Epitaxieschicht geeignet. Hierbei ist allerdings zu berücksichtigen, daß zu mindest eine weitere Dünnung mittels einer Oxidation durchge führt werden sollte, da eine mittels CMP polierte Oberfläche stark aufgerauht ist und verbessert werden sollte, wenn ein Kanal eines Transistors in dieser Oberfläche angeordnet wird.

Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die Oxidation der Epitaxieschicht als Feuchtoxidation bei einer Temperatur zwischen 900°C und 1100°C durchgeführt wird. Eine Feuchtoxidation ist bei spielsweise aufgrund der ausreichenden Geschwindigkeit zur Bildung der Oxidschicht geeignet, die Epitaxieschicht zu oxi dieren.

Eine weitere Verfahrensvariante sieht vor, daß die Oxidation in wasserstoffperoxid- und wasserstoffhaltiger Atmosphäre durchgeführt wird. Die genannte Atmosphäre ist beispielsweise für eine Feuchtoxidation geeignet.

Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die Oxidschicht naßchemisch ent fernt wird.

Das erfindungsgemäße Verfahren wird dahingehend weitergebil det, daß die nach dem Ätzen des Kontaktgrabens freigelegte Oberfläche der leitfähigen Grabenfüllung gereinigt wird, wo bei die Oberfläche oxidiert wird und die dabei gebildete Oxidschicht entfernt wird. Die Reinigung der leitfähigen Gra benfüllung weist den Vorteil auf, daß ein elektrischer Kon takt mit einem verringerten Kontaktwiderstand zwischen der leitfähigen Grabenfüllung und dem nachfolgend gebildeten leitfähigen Kontakt gebildet werden kann.

Eine weitere Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß der leitfähige Kontakt mittels einer selekti ven Abscheidung gebildet wird. Eine selektive Abscheidung kann beispielsweise als selektive Siliziumabscheidung durch geführt werden, wobei das aufgewachsene Silizium lediglich auf Silizium, wie beispielsweise einkristallinem Silizium oder polykristallinem Silizium aufwächst. Die Selektivität begründet sich nun darin, daß das aufgewachsene Silizium bei spielsweise nicht auf einer Siliziumoxidschicht, einer Sili ziumnitridschicht oder anderen Materialien aufwächst. Die Se lektivität der Abscheidung kann beispielsweise durch geeigne te Prozeßparameter eingestellt werden.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind Ge genstand der jeweiligen Unteransprüche.

Nachfolgend wird die Erfindung anhand von Ausführungsbeispie len und Figuren näher erläutert.

In den Figuren zeigen:

Fig. 1 ein Schnittbild einer erfindungsgemäßen Speicher zelle;

Fig. 2 die Draufsicht auf ein Speicherzellenfeld des er findungsgemäßen Speichers;

Fig. 3 ein Substrat mit einer selektiv aufgewachsenen Epi taxieschicht;

Fig. 4 das Substrat aus Fig. 3, wobei die selektive Epi taxieschicht zumindest teilweise in eine Oxid schicht umgewandelt wurde;

Fig. 5 das Substrat aus Fig. 4, wobei die Oxidschicht entfernt wurde;

Fig. 6 das Substrat aus Fig. 5, wobei zwei Auswahltransi storen in - beziehungsweise auf - der Epitaxie schicht gebildet wurden;

Fig. 7 das Substrat aus Fig. 6, wobei ein Kontaktgraben gebildet wurde;

Fig. 8 das Substrat aus Fig. 7, wobei in dem Kontaktgra ben ein leitfähiger Kontakt gebildet wurde.

In Fig. 1 ist eine Speicherzelle 10 eines Speichers 5 in ei nem Substrat 15 im Schnittbild dargestellt. In dem Substrat 15, das eine Substratoberfläche 20 aufweist, ist ein Graben 25 angeordnet. In dem Graben 25 ist ein Grabenkondensator 30 als Speicherkondensator gebildet. Der Speicherkondensator um faßt eine innere Elektrode 130, eine äußere Elektrode 135 und eine isolierende Schicht 140, die zwischen der inneren Elek trode 130 und der äußeren Elektrode 135 angeordnet ist. Die innere Kondensatorelektrode 130 wird beispielsweise von der leitfähigen Grabenfüllung 35 gebildet, die in dem Graben 25 angeordnet ist.

Auf der leitfähigen Grabenfüllung 35 ist in dem Graben 25 ei ne isolierende Deckschicht 40 angeordnet. Auf dem Substrat 15 und der isolierenden Deckschicht 40 ist eine selektiv aufge wachsene Epitaxieschicht 45 angeordnet. Die selektiv aufge wachsene Epitaxieschicht 45 weist eine Dicke 50 auf. Die Dic ke 50 entspricht beispielsweise einer vorbestimmten Dicke 55.

In der selektiv aufgewachsenen Epitaxieschicht 45 ist ein Auswahltransistor 60 angeordnet, der ein Source-Gebiet 65, ein Drain-Gebiet 70, ein Gate-Oxid 75 und eine erste Gate- Elektrode 80 umfaßt. Auf der ersten Gate-Elektrode 80 ist ei ne leitfähige Schicht 81 angeordnet, welche dazu geeignet ist, die Anordnung aus Gate-Elektrode 80 und leitfähiger Schicht 81 als niederohmige Wortleitung auszugestalten. Das Gate-Oxid 75 und die erste Gate-Elektrode 80 sind auf der dem Substrat abgewandten Oberfläche 85 der Epitaxieschicht 45 an geordnet.

Neben der Epitaxieschicht 45, in dem Substrat 15, ist eine Grabenisolation 100 angeordnet. Die Grabenisolation 100 er streckt sich von der dem Substrat abgewandten Oberfläche 85 in das Substrat 15 hinein, wobei die Grabenisolation 100 zu mindest einen Teil des ursprünglich vom Graben 25 beanspruch ten Volumens einnimmt. Auf der Grabenisolation 100 ist eine zweite Gate-Elektrode 105 angeordnet. Die zweite Gate- Elektrode 105 ist Bestandteil einer passierenden Wortleitung, die zur Ansteuerung benachbarter Speicherzellen vorgesehen ist.

Auf der dem Substrat abgewandten Oberfläche der ersten Gate- Elektrode 115 und den angrenzenden Seitenflächen 120 ist eine isolierende Hülle 125 angeordnet. Die isolierende Hülle 125 ist beispielsweise für die Bildung eines Kontaktgrabens 95 geeignet, in dem der leitfähige Kontakt 90 angeordnet ist.

Zwischen dem leitfähigen Kontakt 90 und der leitfähigen Gra benfüllung 35 ist optional eine Zwischenschicht 145 angeord net. Die Zwischenschicht 145 kann ebenfalls optional zwischen dem leitfähigen Kontakt 90 und dem Source-Gebiet 65 angeord net werden. Der leitfähige Kontakt 90 dient dabei zur elek trischen Verbindung des Source-Gebiets 65 mit der leitfähigen Grabenfüllung 35. In dem oberen Bereich des Grabens 25 ist ein Isolationskragen 155 angeordnet.

Zur Kontaktierung der äußeren Elektrode 135 des Grabenkonden sators 30 ist eine vergrabene Wanne 160 in das Substrat 15 eingebracht. Der Isolationskragen 155 dient zur Vermeidung von Leckströmen zwischen der äußeren Elektrode 135 durch das Substrat 15 zu dem Source-Gebiet 65 beziehungsweise dem Drain-Gebiet 70. Auf dem Drain-Gebiet 70 ist ein Bitleitungs kontakt 165 auf der dem Substrat abgewandten Oberfläche 85 der Epitaxieschicht 45, neben der ersten Gate-Elektrode 80 angeordnet.

Das Substrat ist beispielsweise aus leicht p-dotiertem Sili zium gebildet und einkristallin ausgestaltet. Die leitfähige Grabenfüllung umfaßt beispielsweise dotiertes, polykristalli nes Silizium. Die isolierende Deckschicht 40 ist beispiels weise aus Siliziumoxid gebildet und könnte ebenfalls Silizi umnitrid umfassen. Die selektiv aufgewachsene Epitaxieschicht wird entsprechend dem Substrat ebenfalls aus Silizium bezie hungsweise leicht p-dotiertem Silizium gebildet. Das Source- Gebiet 65 und das Drain-Gebiet 70 werden mit einer hohen Do tierstoffkonzentration gebildet, wobei die Dotierung des Source-Gebiets 65 und des Drain-Gebiets 70 die entgegenge setzte Polarität zu der Dotierung des Substrats aufweist. Das Gate-Oxid ist beispielsweise aus Siliziumoxid beziehungsweise nitridiertem Siliziumoxid gebildet. Die erste Gate-Elektrode 80 umfaßt beispielsweise dotiertes, polykristallines Silizium, und die leitfähige Schicht 81 enthält beispielsweise ein Metall oder ein Metallsilizid oder ein Metallnitrid wie Wolf ram oder Titansilizid oder Molybdänsilizid oder Wolframsili zid oder Wolframnitrid oder Titannitrid oder Tantalsilizid oder Tantalnitrid.

Der leitfähige Kontakt 90 ist beispielsweise aus hochdotier tem polykristallinen Silizium gebildet. Die Grabenisolation 100 umfaßt beispielsweise dotiertes oder undotiertes Siliziu moxid. Die passierende Wortleitung 110 mit der zweiten Gate- Elektrode 105 ist entsprechend der ersten Gate-Elektrode 80 mit der leitfähigen Schicht 81 gebildet. Die isolierende Hül le 125 umfaßt beispielsweise Siliziumnitrid. Die innere Elek trode 130 des Kondensators 30 entspricht der leitfähigen Gra benfüllung 35, und die äußere Elektrode 135 des Grabenkonden sators 30 ist beispielsweise mittels einer Dotierung in das Substrat 115 um den unteren Bereich des Grabenkondensators 30 gebildet. Die isolierende Schicht 140 des Grabenkondensators 30 umfaßt beispielsweise Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid.

Die Zwischenschicht 145 ist beispielsweise aus einem Metall silizid oder einem Metallnitrid oder Siliziumnitrid gebildet. Als Metallsilizid sind beispielsweise Titansilizid oder Mo lybdänsilizid oder Wolframsilizid oder Tantalsilizid geeig net. Als Metallnitrid ist beispielsweise Titannitrid oder Wolframnitrid oder Tantalnitrid geeignet. Der Isolationskra gen 155 umfaßt beispielsweise Siliziumoxid oder Siliziumni trid. Der Bitleitungskontakt 165 umfaßt beispielsweise ein Metall.

Mit Bezug auf Fig. 2 ist eine Draufsicht auf ein Speicher zellenfeld eines Speichers 5 dargestellt. Die in Fig. 1 dar gestellte Anordnung ist beispielsweise ein Schnittbild ent lang der Schnittlinie A aus Fig. 2. Die Speicherzelle 10 um faßt den Graben 25, den leitfähigen Kontakt 90, den Bitlei tungskontakt 165 sowie die selektiv aufgewachsene Epitaxieschicht 45. Gegen benachbarte Speicherzellen ist die Spei cherzelle 10 mittels der Grabenisolation 100 isoliert. Die erste Gate-Elektrode 80 verläuft dabei über die Epitaxie schicht 45. Die erste Gate-Elektrode 80 ist mit der isolie renden Hülle 125 verkleidet. Benachbart zu der ersten Gate- Elektrode 80 verläuft die passierende Wortleitung 110.

Mit Bezug auf die Fig. 3 bis 8 wird ein Verfahren zur Her stellung der in Fig. 1 dargestellten Speicherzelle 10 be schrieben.

In Fig. 3 ist das Substrat 15 dargestellt, in dem der Graben 25 angeordnet ist. In dem dargestellten oberen Bereich des Grabens 25 ist der Isolationskragen 155 an der Seitenwand des Grabens 25 angeordnet und der Graben 25 ist mit der leitfähi gen Grabenfüllung 35 gefüllt. In dem Graben 25, auf der leit fähigen Grabenfüllung 35, ist die isolierende Deckschicht 40 angeordnet. Nachfolgend wird ausgehend von der Substratober fläche 20 die Epitaxieschicht 45 selektiv aufgewachsen, wobei der Graben 25 und die den Graben abdeckende isolierende Schicht 40 seitlich überwachsen werden. Das seitlich Über wachsen findet beispielsweise von allen Seiten gleichzeitig statt. Die selektive Epitaxieschicht 45 wird dabei beispiels weise mit einer Dicke von ca. 300 nm gebildet.

Nachfolgend wird die gebildete Epitaxieschicht 45 thermisch oxidiert, wobei die Epitaxieschicht 45 zumindest teilweise in eine Oxidschicht 150 umgewandelt wird. Die Oxidation kann beispielsweise als sogenannte Feuchtoxidation durchgeführt werden, wobei eine Feuchtoxidation üblicherweise dadurch cha rakterisiert ist, daß in der das Substrat umgebenden Atmo sphäre während der Oxidation Wasserstoffperoxid und Wasser stoff vorhanden sind. Die Feuchtoxidation kann beispielsweise bei einer Temperatur zwischen 900°C und 1100°C, wie bei spielsweise 1000°C, für eine Zeitdauer von beispielsweise 110 Minuten durchgeführt werden. Hierbei bildet sich typi scherweise eine Oxidschicht von ca. 570 nm Dicke, und die Resthöhe der Epitaxieschicht 45 beträgt bei einer ausgangs 300 nm dicken Epitaxieschicht nun noch etwa 50 nm. Während dieses Prozesses kann das Mischungsverhältnis zwischen Was serstoffperoxid zu Wasserstoff beispielsweise auf 1,67 einge stellt sein.

Mit Bezug auf Fig. 5 wird die Oxidschicht 150 nachfolgend naßchemisch entfernt und optional ein Reinigungsschritt der freigelegten Oberfläche 85 der Epitaxieschicht 45 durchge führt.

Mit Bezug auf Fig. 6 wird nachfolgend die Grabenisolation 100 in die Epitaxieschicht 45, das Substrat 15 und den Gra benkondensator 30 geätzt und mit einem isolierenden Material wie beispielsweise Siliziumoxid gefüllt. Nachfolgend wird die erste Gate-Elektrode 80 und die zweite Gate-Elektrode 105 ge bildet, wobei in diesem Ausführungsbeispiel eine polykristal line Schicht und eine darauf angeordnete leitfähige Schicht abgeschieden und zusammen strukturiert werden, wobei die er ste Gate-Elektrode 80 zusammen mit der leitfähigen Schicht 81 gebildet werden und benachbart dazu die passierende Wortlei tung 110 gebildet wird.

Nachfolgend wird Dotierstoff in die Epitaxieschicht 45 einge bracht, wobei das Source-Gebiet 65 und das Drain-Gebiet 70 gebildet werden. Optional ist die Bildung der isolierenden Hülle 125 vorgesehen, die beispielsweise auch zwischen zwei Dotierschritten zur Bildung des Source-Gebiets 65 und des Drain-Gebiets 70 gebildet werden kann. Das Source-Gebiet 65 wird dabei so tief in die Epitaxieschicht 45 hinein gebildet, daß es bis zu der isolierenden Deckschicht 40 heranreicht.

Nachfolgend wird beispielsweise eine BPSG (Bor-Phosphor- Silikatglas)-Schicht zur Planarisierung und darauf eine pho tosensitive Maske 170 abgeschieden. Die photosensitive Maske wird belichtet und strukturiert, so daß zwischen der ersten Gate-Elektrode 80 und der zweiten Gate-Elektrode 105 der Kontaktgraben 95 gebildet werden kann. Vorteilhaft ist hierbei, daß der Kontaktgraben 95 selektiv zu der isolierenden Hülle 125 gebildet werden kann. Dies hat in vorteilhafter Weise zur Folge, daß die Bildung des Kontaktgrabens 95 selbstjustiert durchgeführt werden kann.

Mit Bezug auf Fig. 7 wird die Epitaxieschicht 45 und die isolierende Deckschicht 40 im Bereich des Kontaktgrabens ent fernt, so daß die leitende Grabenfüllung 35 freigelegt wird.

Mit Bezug auf Fig. 8 wird nachfolgend der leitfähige Kontakt 90 in dem Kontaktgraben 95 gebildet, so daß die leitfähige Grabenfüllung 35 elektrisch mit dem Source-Gebiet 65 verbun den ist.

Die weiteren Verfahrensschritte, die zur Bildung des Bitlei tungskontakts geeignet sind, werden entsprechend der aus dem Stand der Technik bekannten Verfahren durchgeführt.

Nach Aufbringen einer ca. 300 nm dicken selektiven Epitaxie schicht zum Zwecke des Überwachsens des Grabenkondensators wird die Epitaxieschicht im Gegensatz zu aus dem Stand der Technik bekannten Verfahren wieder zu einem Teil mittels Oxi dation und anschließender Ätzung der gebildeten Oxidschicht entfernt. Damit reduziert sich die vertikale Ausdehnung des leitfähigen Kontakts 90 von vormals ca. 300 nm auf nun ca. 50 nm. Nach erfolgter Entfernung der isolierenden Deckschicht 40 und Freilegung der leitfähigen Grabenfüllung 35 und einer op tionalen Reinigung kann nachfolgend der leitfähige Kontakt 90 mittels Abscheidung gebildet werden. Hierdurch ist eine enor me Vereinfachung des Anschlusses des Source-Gebiets 65 an die leitfähige Grabenfüllung 35 ermöglicht.

Bezugszeichenliste

5

Speicher

10

Speicherzelle

15

Substrat

20

Substratoberfläche

25

Graben

30

Grabenkondensator, Speicherkondensator

35

leitfähige Grabenfüllung

40

isolierende Deckschicht

45

selektiv aufgewachsene Epitaxieschicht

50

Dicke der Epitaxieschicht

55

vorbestimmte Dicke

60

Auswahltransistor

65

Source-Gebiet

70

Drain-Gebiet

75

Gate-Oxid

80

erste Gate-Elektrode

81

leitfähige Schicht

85

dem Substrat abgewandte Oberfläche der Epitaxieschicht

90

leitfähiger Kontakt

95

Kontaktgraben

100

Grabenisolation

105

zweite Gate-Elektrode

110

passierende Wortleitung

115

dem Substrat abgewandte Oberfläche der ersten Gate- Elektrode

120

angrenzende Seitenfläche

125

isolierende Hülle

130

innere Elektrode des Grabenkondensators

135

äußere Elektrode des Grabenkondensators

140

isolierende Schicht

145

Zwischenschicht

150

Oxidschicht

155

Isolationskragen

160

vergrabene Wanne

165

Bitleitungskontakt

170

Maske
A Schnittlinie zu

Fig.

1

Claims

1. Speicher (5) mit einer Speicherzelle (10), umfassend:
ein Substrat (15) mit einer Substratoberfläche (20) und ei nem Graben (25), in dem ein Grabenkondensator (30) angeord net ist, der mit einer leitfähigen Grabenfüllung (35) ge füllt ist, auf der in dem Graben (25) eine isolierende Deckschicht (40) angeordnet ist;
eine selektiv aufgewachsene Epitaxieschicht (45), die sich ausgehend von der Substratoberfläche (20) seitlich über die isolierende Deckschicht (40) erstreckt und auf der Substra toberfläche (20) und der isolierenden Deckschicht (40) an geordnet ist;
einen Auswahltransistor (60), der ein Source-Gebiet (65), ein Drain-Gebiet (70), ein Gate-Oxid (75) und eine Gate- Elektrode (80) umfaßt, wobei das Source-Gebiet (65) und das Drain-Gebiet (70) in der Epitaxieschicht (45) und das Gate- Oxid (75) auf der Epitaxieschicht (45) angeordnet ist und sich das Source-Gebiet (65) von einer dem Substrat (15) ab gewandten Oberfläche (85) der Epitaxieschicht (45) bis an die isolierende Deckschicht (40) heran erstreckt;
einen leitfähigen Kontakt (90), der in einem in der Epita xieschicht (45) und der isolierenden Deckschicht (40) ange ordneten Kontaktgraben (95) auf der leitfähigen Grabenfül lung (35) angeordnet ist und das Source-Gebiet (65) mit der leitfähigen Grabenfüllung (35) verbindet.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektrode (80) auf der Epitaxieschicht (45) angeord net ist und den Graben (25) zumindest teilweise überdeckt.

3. Speicherzelle nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß eine Grabenisolation (100) ausgehend von der dem Substrat ab gewandten Oberfläche (85) der Epitaxieschicht (45) - über die isolierende Deckschicht (40) hinaus - in das Substrat (15) hineinreicht, um benachbarte Speicherzellen voneinander zu isolieren.

4. Speicher nach Anspruch 3, dadurch gekennzeichnet, daß eine zweite Gate-Elektrode (105) als passierende Wortleitung (110) auf der Grabenisolation (100) angeordnet ist und der Kontaktgraben (95) zwischen der ersten Gate-Elektrode (80) und der zweiten Gate-Elektrode (105) mit dem darin befindli chen leitfähigen Kontakt (90) angeordnet ist.

5. Speicherzelle nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Epitaxieschicht (45) eine Dicke zwischen 25 nm und 100 nm, vorzugsweise zwischen 40 nm und 80 nm, aufweist.

6. Speicherzelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß auf einer dem Substrat abgewandten Oberfläche (115) der er sten Gate-Elektrode (80) und auf daran angrenzenden Seiten flächen (120) eine isolierende Hülle (125) angeordnet ist.

7. Speicherzelle nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine Zwischenschicht (145) in dem Kontaktgraben (95) zwischen der leitfähigen Grabenfüllung (35) und dem leitfähigen Kon takt (90) oder zwischen der leitfähigen Grabenfüllung (35) und dem Source-Gebiet (65) zur Vermeidung von Kristallverset zungen oder zur Kontrolle einer Diffusion angeordnet ist.

8. Verfahren zur Herstellung eines Speicher (5) mit einer Speicherzelle (10), die einen Auswahltransistor (60) mit ei nem Source-Gebiet (65), einem Drain-Gebiet (70), einem Gate- Oxid (75) und einer Gate-Elektrode (80) aufweist, sowie einen Grabenkondensator (30) mit einer inneren Elektrode (130), ei ner äußeren Elektrode (135) und einer dazwischen angeordneten isolierenden Schicht (140) aufweist, mit den Schritten:

- Bereitstellen eines Substrats (15) mit einem Graben (25);
- Füllen des Grabens (25) mit einer leitfähigen Grabenfüllung (35) zur Bildung der inneren Elektrode (130) des Grabenkon densators (30);
- Bilden einer isolierenden Deckschicht (40) auf der leitfä higen Grabenfüllung (35);
- Aufwachsen einer Epitaxieschicht (45) auf das Substrat (15), wobei die Epitaxieschicht (45) seitlich, ausgehend von dem Substrat (15) über die isolierende Deckschicht (40) wächst, so daß die Epitaxieschicht (45) die isolierende Deckschicht (40) zumindest teilweise überdeckt;
- Bilden einer Grabenisolation (100) in der Epitaxieschicht (45) zur Isolation benachbarter Speicherzellen;
- Bilden der ersten Gate-Elektrode (80) auf der Epitaxie schicht (45) und einer zweiten Gate-Elektrode (105) für ei ne passierende Wortleitung (110) auf der Grabenisolation (100);
- Einbringen von Dotierstoff zur Bildung des Source-Gebiets (65) und des Drain-Gebiets (70), wobei eine vorbestimmte Dicke (55) der Epitaxieschicht (45) und die Dotierung so gewählt werden, daß das Source-Gebiet (65) von der dem Sub strat (15) abgewandten Oberfläche (85) der Epitaxieschicht (45) bis an die Isolationsschicht (40) heranreicht;
- Ätzen eines Kontaktgrabens (95) zwischen der ersten Gate- Elektrode (80) und der zweiten Gate-Elektrode (105), wobei die Epitaxieschicht (45) und die isolierende Deckschicht (40) aus dem Bereich zwischen der ersten Gate-Elektrode (80) und der zweiten Gate-Elektrode (105) entfernt werden und die leitfähige Grabenfüllung (35) freigelegt wird;
- Einbringen eines leitfähigen Kontakts (90) in den Kontakt graben (95) zur elektrischen Verbindung des Source-Gebiets (65) mit der leitfähigen Grabenfüllung (35).

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Epitaxieschicht (45) auf eine vorbestimmte Dicke (55) ge dünnt wird.

10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß die Epitaxieschicht (45) auf eine Dicke zwischen 25 nm und 100 nm, vorzugsweise zwischen 40 nm und 80 nm, gedünnt wird.

11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Epitaxieschicht (45) zu ihrer Dünnung teilweise zu einer Oxidschicht (150) oxidiert wird und die Oxidschicht 150 se lektiv zu dem Rest der Epitaxieschicht (45) entfernt wird.

12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß die Epitaxieschicht (45) mittels chemisch-mechanischem Polie ren gedünnt wird.

13. Verfahren nach einem der Ansprüche 11 oder 12, dadurch gekennzeichnet, daß die Oxidation der Epitaxieschicht (45) als Feuchtoxidation bei einer Temperatur zwischen 900°C und 1100°C durchgeführt wird.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Oxidation in wasserstoffperoxid- und wasserstoffhaltiger Atmosphäre durchgeführt wird.

15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß die Oxidschicht (150) naßchemisch entfernt wird.

16. Verfahren nach einem der Ansprüche 8 bis 15, dadurch gekennzeichnet, daß die nach dem Ätzen des Kontaktgrabens (95) freigelegte Ober fläche der leitfähigen Grabenfüllung (35) gereinigt wird, wobei die Oberfläche oxidiert wird und die dabei gebildete Oxidschicht entfernt wird.

17. Verfahren nach einem der Ansprüche 8 bis 16, dadurch gekennzeichnet, daß der leitfähige Kontakt (90) mittels einer selektiven Abschei dung gebildet wird.