DE10107180A1 - Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer und Betriebsverfahren - Google Patents
Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer und BetriebsverfahrenInfo
- Publication number
- DE10107180A1 DE10107180A1 DE10107180A DE10107180A DE10107180A1 DE 10107180 A1 DE10107180 A1 DE 10107180A1 DE 10107180 A DE10107180 A DE 10107180A DE 10107180 A DE10107180 A DE 10107180A DE 10107180 A1 DE10107180 A1 DE 10107180A1
- Authority
- DE
- Germany
- Prior art keywords
- supply
- needle
- component
- test system
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000011017 operating method Methods 0.000 title 1
- 230000001105 regulatory effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 3
- 239000011111 cardboard Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Ein Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer, mit einer Spannungsquelle (12), die eine Versorgungsspannung des zu testenden Bauelements (40) bereitgestellt, zwei mit der Spannungsquelle verbundenen Versorgungskontaktiernadeln (34, 36) zum Anlegen der Versorgungsspannung an Anschlußflächen (44, 46) des zu testenden Bauelements (40), weist eine Lesekontaktiernadel (38) zum Herstellen einer stromlosen elektrischen Leseverbindung (18, 38) des Testsystems (10) mit einer Anschlußfläche (46) des zu testenden Bauelements (40) und Mittel zum Regeln der von der Spannungsquelle (12) gelieferten Ausgangsspannung auf Grundlage des elektrischen Potentials der Lesekontaktiernadel (38) auf. Dadurch kann die Versorgungsspannung des Halbleiterbauelements beim Funktionstest genauer eingestellt werden.
Description
Die vorliegende Erfindung betrifft ein Testsystem zur Funkti
onsprüfung eines Halbleiterbauelements auf einem Wafer mit
einer Spannungsquelle, die eine Versorgungsspannung des zu
testenden Bauelements bereitstellt und zwei mit der Span
nungsquelle verbundene Versorgungskontaktiernadeln zum Anle
gen der Versorgungsspannung an Anschlußflächen des zu testen
den Bauelements.
Neue Generationen von Halbleiterbauelementen, insbesondere
auch von Halbleiterspeichern, arbeiten bei Taktfrequenzen von
weit über 200 MHz. Die Ausbeute funktionsfähiger Bauelemente
läßt sich erhöhen und die Kosten für die Tests gehäuster Bau
steine lassen sich senken, wenn die erforderlichen Tests auf
Funktionsfähigkeit der Bausteine soweit als möglich bereits
auf Waferebene stattfinden.
Die Verbindung zwischen dem Testsystem und dem Bauelement
wird beim Test auf Waferebene durch eine Nadelkarte herge
stellt. Der Großteil der Kontaktiernadeln dient dabei der
Übertragung der schnellen Testsignale von dem Testsystem an
den zu testenden Baustein. Weitere, mit einer Spannungsquelle
verbundene Kontaktiernadeln führen eine oder mehrere Versor
gungsspannungen, beispielsweise mit einem Pegel von 3,3 V
oder 2,5 V, an entsprechende Anschlußflächen des Halbleiter
bausteins.
Es ist auch bekannt, eine stromfreie Leseleitung (Sense) vor
zusehen, die auf der Nadelkarte mit einer der stromtreibenden
Spannungsversorgungsleitungen (Force) verbunden ist. Durch
Erfassen der Potentialdifferenz zwischen der Spannungsquelle
und dem Meßpunkt (der Verbindungsstelle zwischen Force- und
Senseleitung) können die Spannungsabfälle entlang der Zuleitungen
von der Spannungsquelle über den Lesekopf, verschiede
nen Verbindern, und der Hauptplatine bis hin zur Nadelkarte
kompensiert werden.
Dabei ergibt sich das Problem, daß die Genauigkeit, mit der
die Versorgungsspannung an den Anschlußflächen des Halblei
terbauelements bereitgestellt werden kann, vom Zustand der
Nadelkarte abhängt. Eine Nadelkarte mit frisch gereinigten
Nadeln stellt etwa bei gleicher Ausgangsspannung der Span
nungsquelle auf dem Halbleiterchip eine höhere Spannung be
reit, als eine Nadelkarte, auf deren Nadeln sich durch länge
re Benutzung bereits Aluminium oder andere Verunreinigungen
angesammelt haben.
Da der Pegel der Spannungsversorgung von Halbleiterbauelemen
ten mit zunehmender Verkleinerung ebenfalls niedriger wird,
gewinnen solche Variationen der Versorgungsspannung zunehmend
an Bedeutung.
Hier setzt die Erfindung an. Der Erfindung wie sie in den An
sprüchen gekennzeichnet ist, liegt die Aufgabe zugrunde, ein
gattungsgemäßes Testsystem zur Funktionsprüfung eines Halb
leiterbauelements auf einem Wafer so weiter zu entwickeln,
daß eine Versorgungsspannung mit erhöhter Genauigkeit an ent
sprechende Anschlußflächen des zu testenden Bauelements ange
legt werden kann. Diese Aufgabe wird durch das Testsystem
nach Anspruch 1 und das Verfahren nach Anspruch 6 oder 7 ge
löst. Ausgestaltungen ergeben sich aus den abhängigen Ansprü
chen.
Das erfindungsgemäße Testsystem weist neben den Versorgungs
kontaktiernadeln eine Lesekontaktiernadel zum Herstellen ei
ner stromlosen elektrischen Leseverbindung des Testsystems
mit einer Anschlußfläche des zu testenden Bauelements auf.
Weiter sind Mittel zum Regeln der von der Spannungsquelle ge
lieferten Ausgangsspannung auf Grundlage des elektrischen Po
tentials der Lesekontaktiernadel vorgesehen.
Die Erfindung beruht somit auf dem Gedanken, eine Leseleitung
über eine Lesekontaktiernadel bis auf eine Anschlußfläche des
zu testenden Bausteins zu erstrecken. Durch die Regelung der
von der Spannungsquelle gelieferten Ausgangsspannung auf
Grundlage des elektrischen Potentials der Lesekontaktiernadel
kann die Versorgungsspannung unabhängig von einem Übergangs
widerstand zwischen Versorgungskontaktiernadel und Anschluß
pad auf den gewünschten Zielwert eingestellt werden.
Dies kann dadurch geschehen, daß mit der Lesekontaktiernadel
eine solche Anschlußfläche des Bauelements kontaktiert wird,
die mit der von der potentialführenden Versorgungskontaktier
nadel kontaktierten Anschlußfläche elektrisch verbunden ist.
Unter einer stromlosen Leseverbindung des Testsystems mit ei
ner Anschlußfläche des zu testenden Bauelement ist dabei eine
Verbindung verstanden, bei der zur Potentialbestimmung ein so
kleiner Meßstrom eingeprägt wird, daß Spannungsabfälle ent
lang der Leseleitung auf das Ergebnis keinen nennenswerten
Einfluß haben.
Die Potentialdifferenz zwischen der Lesekontaktiernadel und
der masseführenden Vorsorgungskontaktiernadel gibt somit die
tatsächlich an den entsprechenden Anschlüssen des Baulements
anliegende Versorgungsspannung an, so daß die Ausgangsspan
nung des Spannungsquelle entsprechend der Abweichung zur ge
wünschten Zielversorgungsspannung nachgeregelt werden kann.
Bei der herkömmlichen Vorgehensweise, bei der die Leseleitung
mit einer Versorgungsleitung auf der Nadelkarte verbunden
ist, wird der Spannungsabfall zwischen der Nadelkarte und dem
zu testenden Baustein nicht berücksichtigt wird. Es wurde nun
gefunden, daß dieser Wert in der Praxis beim Testen von Spei
cherbausteinen in der Größenordnung von 50 mV liegt.
Hinzu kommt, daß der Übergangswiderstand zwischen den Versor
gungskontaktiernadeln und den Anschlußpads des Halbleiterbau
elements wesentlich vom Zustand, insbesondere vom Verschmut
zungsgrad der Nadeln und der Zeitdauer seit der letzten Rei
nigung der Nadelkarte bestimmt wird. Durch die erfindungsge
mäß vorgesehene Lesekontaktiernadel entfällt die Abhängigkeit
der angelegten Versorgungsspannung vom Übergangswiderstand
zwischen Versorgungsnadeln und Anschlußpad und damit die Ab
hängigkeit vom Zustand der Nadelkarte.
Die Versorgungsspannung für das Halbleiterbauelement somit
genauer eingestellt werden. Diese zusätzliche Genauigkeit ge
winnt mit der Miniaturisierung der Bauelemente zunehmend an
Bedeutung. Der von den Bausteinen gezogene Strom bleibt näm
lich auch bei abnehmender Versorgungsspannung Vcc in etwa
konstant, so daß der Spannungsabfall aufgrund eines Über
gangswiderstands zwischen Versorgungsnadeln und Anschlußpad
in etwa gleich bleibt. Wegen des sinkenden Absolutwerts der
Versorgungsspannung nimmt jedoch der durch den Spannungsab
fall erzeugte prozentuale Fehler von Typgeneration zu Typge
neration zu.
Ein weiterer Vorteil ergibt sich aus der Beobachtung, daß die
Stromaufnahme eines Chips während des Testbetriebs von der
Arbeitsfrequenz abhängt. Wird beispielsweise beim Test die
Funktion eines Bauelements zunächst bei einer niedrigen Ar
beitsfrequenz und bei erfolgreichem Niederfrequenztest an
schließend bei einer höheren Arbeitsfrequenz getestet, steigt
die Stromaufnahme des Bauelements. Wird die Versorgungsspan
nung in herkömmlicher Weise durch ein bekanntes Testsystem
geliefert, ändert sich mit der Stromaufnahme auch der Span
nungsabfall am Übergangswiderstand, und damit die am Chip an
liegende Versorgungsspannung. Durch die erfindungsgemäße Re
gelung der Ausgangsspannung über die Lesekontaktiernadel entfällt
der Einfluß des Übergangswiderstands, und damit die be
schriebene Abhängigkeit.
In einer bevorzugten Ausführungsform umfaßt das Testsystem
eine zweite Lesekontaktiernadel zur stromlosen elektrischen
Leseverbindung des Testsystems mit einer Anschlußfläche des
zu testenden Bauelements. Die von der Spannungsquelle gelie
ferte Ausgangsspannung wird dann in Abhängigkeit von sowohl
dem Potential ersten Lesekontaktiernadel als auch dem Poten
tial der zweiten Lesekontaktiernadel geregelt. Dies ermög
licht, Übergangswiderstände und damit Spannungsabfälle sowohl
in der potentialführenden als auch der masseführenden Versor
gungsleitung zu kompensieren. Die stromlose Leseverbindung
ermöglicht wiederum eine unverfälschte Bestimmung des Poten
tials.
In einer Ausführungsform sind die Versorgungskontaktiernadeln
und die eine oder die zwei Lesekontaktiernadeln auf einer Na
delkarte angeordnet.
Dabei ist bevorzugt die erste Lesekontaktiernadel auf der Na
delkarte über einen Widerstand mit einer der Versorgungskon
taktiernadeln, zweckmäßig mit der potentialführenden Versor
gungskontaktiernadel verbunden. Dadurch wird im Fall eines
schlechten oder nicht vorhandenen Kontakts der Lesekontak
tiernadel auf dem zu testenden Baustein noch eine Ausregelung
aller zwischen Spannungsquelle und Nadelkarte auftretenden
Spannungsabfälle, wenn auch nicht mehr des Spannungsabfalls
aufgrund des Übergangswiderstands ermöglicht.
Im Fall, daß eine zweite Lesekontaktiernadel vorgesehen ist,
wird diese zweckmäßig auf der Nadelkarte über einen Wider
stand mit der anderen, zweckmäßig der masseführenden Versor
gungskontaktiernadel verbunden.
Weitere vorteilhafte Ausgestaltungen, Merkmale und Details
der Erfindung ergeben sich aus den abhängigen Ansprüchen der
Beschreibung der Ausführungsbeispiele und der Zeichnungen.
Die Erfindung soll nachfolgend anhand von Ausführungsbeispie
len im Zusammenhang mit den Zeichnungen näher erläutert wer
den. Dabei sind jeweils nur die für das Verständnis der Er
findung wesentlichen Elemente dargestellt. Es zeigt
Fig. 1 eine schematische Darstellung einer Ausführungsform
der Erfindung;
Fig. 2 eine schematische Darstellung einer weiteren Aus
führungsform der Erfindung.
Fig. 1 zeigt ein Testsystem 10, das neben nicht dargestell
ten Einrichtungen zur Erzeugung und Abgabe von Testsignalen
eine programmierbare Spannungsversorgung 12 aufweist. Auf ei
nem Wafer 42 befindet sich ein zu testender Speicherbaustein
40, der unter anderem ein Anschlußpad 44 für den Massean
schluß und ein Anschlußpad 46 für die positive Versorgungs
spannung Vcc aufweist. Das Anschlußpad 46 ist dabei groß ge
nug, daß darauf zwei Kontaktiernadeln nebeneinander Platz
finden.
Die Versorgungsspannung wird von der programmierbaren Span
nungsquelle 12 bereit gestellt und über stromtreibende Lei
tungen 14, 16 an die entsprechenden Anschlußpads 44,46 ge
führt. Die Leitungen 14, 16 laufen zu einer Nadelkartenanord
nung 20, welche einen Testkopf 22, ZIF-Verbinder 24, eine
Hauptplatine 26, Pogo-pins 28 und ein Nadelkartenboard 30
aufweist. Die einzelnen Elemente der Nadelkartenanordnung 20
sind in dabei in Fig. 1 lediglich schematisch dargestellt.
Im Testbetrieb wird über Kontaktiernadeln 34, 36 und 38 eine
elektrische Verbindung zwischen der Nadelkartenanordnung 20
und dem zu testenden Baustein 40 hergestellt. Die erste Versorgungskontaktiernadel
34 verbindet den Masseausgang der
Spannungsquelle 12 mit dem Anschlußpad 44, und die zweiter
Versorgungskontaktiernadel 36 verbindet den Pluspol der Ver
sorgungsspannung mit dem entsprechenden Anschlußpad 46.
Weiter ist eine Leseleitung 18 und eine zugehörige Lesekon
taktiernadel 38 vorgesehen, mit der im Testbetrieb ebenfalls
das Anschlußpad 46 kontaktiert wird. Über die Lesekontaktier
nadel 38 und die Leseleitung 18 wird praktisch stromlos das
Potential des Anschlußpads 46 relativ zu Masse ermittelt.
Weicht das gemessene Potential von der angestrebten Versor
gungsspannung, im Ausführungsbeispiel 3,3 V ab, so regelt die
programmierbare Spannungsquelle 12 die Ausgangsspannung ent
sprechend der Abweichung nach. Im eingeregelten Zustand liegt
somit auf dem zu testenden Baustein zwischen den Anschlußpads
44 und 46 gerade die angestrebte Versorgungsspannung an, und
alle Spannungsabfälle die auf den Komponenten der Nadelkar
tenanordnung 22-30 auftreten, sowie ein Übergangswiderstand
zwischen den Versorgungsnadeln 34, 36 und den entsprechenden
Anschlußpads 44, 46 sind kompensiert.
Die Spannungsversorgung für den Chip kann dadurch wesentlich
genauer eingestellt werden. Veränderliche Übergangswiderstän
de, etwa durch einen sich zeitlich verändernden Verschmut
zungsgrad der Kontaktiernadeln sind eliminiert.
Auf dem Nadelkartenboard 30 ist die positive Versorgungsspan
nungsleitung 16 und die Leseleitung 18, bzw. die Versorgungs
kontaktiernadel 36 und die Lesenadel 38 über einen Widerstand
32 miteinander verbunden.
Dadurch ist sichergestellt, daß auch im Fall eines schlechten
oder nicht vorhandenen Kontakts der Lesekontaktiernadel 38
auf dem Chip zumindest die Spannungsabfälle an den Komponen
ten der Nadelkartenanordnung 20 kompensiert werden können. Im
Ausführungsbeispiel hat der Widerstand 32 bei einem Eingangswiderstand
der Spannungsquelle 12 von 10 MOhm einen Wert von
etwa 10 kOhm, was bei erwarteten Übergangswiderständen zwi
schen Kontaktiernadeln und Anschlußpads von etwa 10 Ohm eine
ausreichende Meßgenauigkeit gewährleistet.
In einer zweiten Ausführungsform (Fig. 2) ist auch für die
Masseleitung 14 eine Leseleitung 19 und eine zugehörige zwei
te Lesekontaktiernadel 39 vorgesehen. Mit einer solchen Aus
führungsform lassen sich auch Spannungsabfälle entlang der
Masseleitung kompensieren. Für den Fall fehlenden oder
schlechten Kontakts der Lesekontaktiernadel 39 ist auf dem
Nadelkartenboard ein Widerstand 33 zwischen die negative Ver
sorgungsspannungsleitung 14 und die Leseleitung 19 geschal
tet.
Der auf dem Wafer 62 angeordnete, zu testende Baustein 60
weist in der Darstellung der Fig. 2 ein Anschlußpad 66 für
die positive Versorgungsspannung auf, das groß genug ist, um
nebeneinander zwei Kontaktiernadeln 36, 38 Platz zu bieten.
Bei der negativen Versorgungsspannung (Masse) sind zur Illu
stration zwei getrennte Anschlußpads 64, 69 für die jeweili
gen Kontaktiernadeln 34, 39 auf dem Chip gezeigt, welche
durch eine leitende Verbindung 70 elektrisch miteinander ver
bunden sind.
Auch bei dieser Ausführungsform kann durch die stromlose Be
stimmung der Potentialwerte über die Leseleitungen 18, 19 ei
ne genaue Einstellung der Versorgungsspannung durch entspre
chende Nachregelung der Ausgangsspannung der programmierbaren
Spannungsquelle 52 erfolgen.
Claims (7)
1. Testsystem zur Funktionsprüfung eines Halbleiterbauele
ments auf einem Wafer, mit
einer Spannungsquelle (12; 52), die eine Versorgungsspannung des zu testenden Bauelements (40; 60) bereitstellt;
zwei mit der Spannungsquelle verbundene Versorgungskontak tiernadeln (34, 36) zum Anlegen der Versorgungsspannung an An schlußflächen (44, 46; 64, 66) des zu testenden Bauelements (40; 60);
gekennzeichnet durch
eine Lesekontaktiernadel (38) zum Herstellen einer stromlo sen elektrischen Leseverbindung (18, 38) des Testsystems (10) mit einer Anschlußfläche (46; 66) des zu testenden Bauelements (40; 60); und
Mittel zum Regeln der von der Spannungsquelle (12; 52) ge lieferten Ausgangsspannung auf Grundlage des elektrischen Po tentials der Lesekontaktiernadel (38).
einer Spannungsquelle (12; 52), die eine Versorgungsspannung des zu testenden Bauelements (40; 60) bereitstellt;
zwei mit der Spannungsquelle verbundene Versorgungskontak tiernadeln (34, 36) zum Anlegen der Versorgungsspannung an An schlußflächen (44, 46; 64, 66) des zu testenden Bauelements (40; 60);
gekennzeichnet durch
eine Lesekontaktiernadel (38) zum Herstellen einer stromlo sen elektrischen Leseverbindung (18, 38) des Testsystems (10) mit einer Anschlußfläche (46; 66) des zu testenden Bauelements (40; 60); und
Mittel zum Regeln der von der Spannungsquelle (12; 52) ge lieferten Ausgangsspannung auf Grundlage des elektrischen Po tentials der Lesekontaktiernadel (38).
2. Testsystem nach Anspruch 1, mit einer zweiten Lesekontak
tiernadel (39) zum Herstellen einer stromlosen elektrischen
Leseverbindung (19, 39) des Testsystems (10) mit einer An
schlußfläche (69) des zu testenden Bauelements (40; 60),
und mit Mitteln zum Regeln der von der Spannungsquelle (52)
gelieferten Ausgangsspannung auf Grundlage des Potentials der
Lesekontaktiernadeln (38, 39).
3. Testsystem nach Anspruch 1 oder 2, bei dem die Versor
gungskontaktiernadeln (34, 36) und die Lesekontaktiernadel(n)
(38, 39) auf einer Nadelkarte (20) angeordnet sind.
4. Testsystem nach Anspruch 3, bei dem die erste Lesekontak
tiernadel (38) auf der Nadelkarte (20) über einen Widerstand
(32) mit einer der Versorgungskontaktiernadeln (36), insbe
sondere der potentialführenden Versorgungskontaktiernadel
(36) verbunden ist.
5. Testsystem nach Anspruch 4, bei dem weiter die zweite Le
sekontaktiernadel (39) auf der Nadelkarte (20) über einen Wi
derstand (33) mit der anderen der Versorgungskontaktiernadeln
(34) verbunden ist.
6. Verfahren zur Funktionsprüfung eines Halbleiterbauelements
auf einem Wafer, mit einem Testsystem nach einem der Ansprü
che 1 bis 5, bei dem
eine zu erreichende Zielversorgungsspannung des Halbleiter bausteins festgelegt wird,
über die zwei Versorgungskontaktiernadeln eine Versorgungs spannung an entsprechende Anschlußflächen des zu testenden Bauelement angelegt wird,
über die erste Lesekontaktiernadel eine stromlose elektri sche Leseverbindung mit einer solchen Anschlußfläche des Bau elements hergestellt wird, die mit einer von einer Versor gungskontaktiernadeln kontaktierten Anschlußfläche elektrisch verbunden ist,
das Potential der ersten Lesekontaktiernadel relativ zu ei nem Bezugspotential ermittelt wird, und
die Ausgangsspanung der Spannungsquelle abhängig von dem ermittelten Potential geregelt wird, um eine Annäherung an die Zielversorgungsspannung zu erreichen.
eine zu erreichende Zielversorgungsspannung des Halbleiter bausteins festgelegt wird,
über die zwei Versorgungskontaktiernadeln eine Versorgungs spannung an entsprechende Anschlußflächen des zu testenden Bauelement angelegt wird,
über die erste Lesekontaktiernadel eine stromlose elektri sche Leseverbindung mit einer solchen Anschlußfläche des Bau elements hergestellt wird, die mit einer von einer Versor gungskontaktiernadeln kontaktierten Anschlußfläche elektrisch verbunden ist,
das Potential der ersten Lesekontaktiernadel relativ zu ei nem Bezugspotential ermittelt wird, und
die Ausgangsspanung der Spannungsquelle abhängig von dem ermittelten Potential geregelt wird, um eine Annäherung an die Zielversorgungsspannung zu erreichen.
7. Verfahren zur Funktionsprüfung eines Halbleiterbauelements
auf einem Wafer, mit einem Testsystem nach Anspruch 2 oder
einem auf Anspruch 2 rückbezogenen Anspruch, bei dem
eine zu erreichende Zielversorgungsspannung des Halbleiter bausteins festgelegt wird,
über die zwei Versorgungskontaktiernadeln eine Versorgungs spannung an entsprechende Anschlußflächen des zu testenden Bauelement angelegt wird,
über die erste und zweite Lesekontaktiernadel jeweils eine stromlose elektrische Leseverbindungen mit einer solchen An schlußfläche des Bauelements hergestellt werden, die mit ei ner von einer der Versorgungskontaktiernadeln kontaktierten Anschlußfläche elektrisch verbunden ist,
das Potential der ersten und zweiten Lesekontaktiernadel relativ zu einem Bezugspotential ermittelt wird, und
die Ausgangsspanung der Spannungsquelle abhängig von den ermittelten Potentialen geregelt wird, um eine Annäherung an die Zielversorgungsspannung zu erreichen.
eine zu erreichende Zielversorgungsspannung des Halbleiter bausteins festgelegt wird,
über die zwei Versorgungskontaktiernadeln eine Versorgungs spannung an entsprechende Anschlußflächen des zu testenden Bauelement angelegt wird,
über die erste und zweite Lesekontaktiernadel jeweils eine stromlose elektrische Leseverbindungen mit einer solchen An schlußfläche des Bauelements hergestellt werden, die mit ei ner von einer der Versorgungskontaktiernadeln kontaktierten Anschlußfläche elektrisch verbunden ist,
das Potential der ersten und zweiten Lesekontaktiernadel relativ zu einem Bezugspotential ermittelt wird, und
die Ausgangsspanung der Spannungsquelle abhängig von den ermittelten Potentialen geregelt wird, um eine Annäherung an die Zielversorgungsspannung zu erreichen.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10107180A DE10107180B4 (de) | 2001-02-15 | 2001-02-15 | Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer undVerwendung des Testsystems |
US10/076,977 US6774649B2 (en) | 2001-02-15 | 2002-02-15 | Test system for conducting a function test of a semiconductor element on a wafer, and operating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10107180A DE10107180B4 (de) | 2001-02-15 | 2001-02-15 | Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer undVerwendung des Testsystems |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10107180A1 true DE10107180A1 (de) | 2002-09-26 |
DE10107180B4 DE10107180B4 (de) | 2004-07-22 |
Family
ID=7674224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10107180A Expired - Fee Related DE10107180B4 (de) | 2001-02-15 | 2001-02-15 | Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer undVerwendung des Testsystems |
Country Status (2)
Country | Link |
---|---|
US (1) | US6774649B2 (de) |
DE (1) | DE10107180B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10308333A1 (de) * | 2003-02-26 | 2004-09-16 | Infineon Technologies Ag | Burn-In-System, Kontaktiereinrichtung für Burn-In-System und Verfahren zum Durchführen eines Burn-Ins |
DE10344641A1 (de) * | 2003-09-25 | 2005-05-12 | Infineon Technologies Ag | Signal-Test-Verfahren, insbesondere zur Verwendung beim Test von Halbleiter-Bauelementen, sowie Test-Gerät zum Testen von Halbleiter-Bauelementen |
US6903565B2 (en) | 2002-01-25 | 2005-06-07 | Infineon Technologies Ag | Apparatus and method for the parallel and independent testing of voltage-supplied semiconductor devices |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8164485B2 (en) * | 2006-04-13 | 2012-04-24 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | System and method for aiding pilot preview, rehearsal, review, and real-time visual acquisition of flight mission progress |
KR100843227B1 (ko) * | 2007-01-08 | 2008-07-02 | 삼성전자주식회사 | 프로브를 이용한 반도체 메모리 장치의 테스트 방법 및 그방법을 사용하는 반도체 메모리 장치 |
SG153689A1 (en) * | 2007-12-17 | 2009-07-29 | Test Max Mfg Pte Ltd | Contactor assembly for integrated circuit testing |
US8269516B1 (en) * | 2009-04-03 | 2012-09-18 | Xilinx, Inc. | High-speed contactor interconnect with circuitry |
CN109073689A (zh) * | 2018-07-06 | 2018-12-21 | 深圳市汇顶科技股份有限公司 | 芯片阻抗测试方法及系统 |
CN110187256A (zh) * | 2019-04-26 | 2019-08-30 | 深圳市致宸信息科技有限公司 | 一种芯片测试装置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE8431718U1 (de) * | 1984-10-29 | 1986-02-27 | Siemens AG, 1000 Berlin und 8000 München | Doppelspitzenhalter für elektrische Meßsonde |
US5917331A (en) * | 1995-10-23 | 1999-06-29 | Megatest Corporation | Integrated circuit test method and structure |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4023097A (en) * | 1975-11-21 | 1977-05-10 | Datatron, Inc. | Noise and dielectric absorption compensation circuit |
US5101153A (en) * | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
US5467024A (en) * | 1993-11-01 | 1995-11-14 | Motorola, Inc. | Integrated circuit test with programmable source for both AC and DC modes of operation |
US6275023B1 (en) * | 1999-02-03 | 2001-08-14 | Hitachi Electronics Engineering Co., Ltd. | Semiconductor device tester and method for testing semiconductor device |
-
2001
- 2001-02-15 DE DE10107180A patent/DE10107180B4/de not_active Expired - Fee Related
-
2002
- 2002-02-15 US US10/076,977 patent/US6774649B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE8431718U1 (de) * | 1984-10-29 | 1986-02-27 | Siemens AG, 1000 Berlin und 8000 München | Doppelspitzenhalter für elektrische Meßsonde |
US5917331A (en) * | 1995-10-23 | 1999-06-29 | Megatest Corporation | Integrated circuit test method and structure |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6903565B2 (en) | 2002-01-25 | 2005-06-07 | Infineon Technologies Ag | Apparatus and method for the parallel and independent testing of voltage-supplied semiconductor devices |
DE10308333A1 (de) * | 2003-02-26 | 2004-09-16 | Infineon Technologies Ag | Burn-In-System, Kontaktiereinrichtung für Burn-In-System und Verfahren zum Durchführen eines Burn-Ins |
DE10344641A1 (de) * | 2003-09-25 | 2005-05-12 | Infineon Technologies Ag | Signal-Test-Verfahren, insbesondere zur Verwendung beim Test von Halbleiter-Bauelementen, sowie Test-Gerät zum Testen von Halbleiter-Bauelementen |
DE10344641B4 (de) * | 2003-09-25 | 2007-07-12 | Infineon Technologies Ag | Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät |
US7317323B2 (en) | 2003-09-25 | 2008-01-08 | Infineon Technologies Ag | Signal test procedure for testing semi-conductor components and a test apparatus for testing semi-conductor components |
Also Published As
Publication number | Publication date |
---|---|
US20020109524A1 (en) | 2002-08-15 |
DE10107180B4 (de) | 2004-07-22 |
US6774649B2 (en) | 2004-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3111852C2 (de) | ||
DE19915398B4 (de) | Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät | |
EP0078339B1 (de) | Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf | |
DE3516755C2 (de) | ||
DE60114730T2 (de) | Inspektionsverfahren und -vorrichtung durch Sinterung | |
DE10392309T5 (de) | Eine Anschlusseinheit, eine Platine zum Befestigen eines Prüflings, eine Nadelkarte und eine Bauelemente-Schnittstellenpartie | |
DE19801557B4 (de) | Kontakt-Prüfschaltung in einer Halbleitereinrichtung | |
DE2319011A1 (de) | Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat | |
DE4129925C2 (de) | Bauelement-Testplatte für eine Halbleiter-Bauelement-Testvorrichtung | |
DE10143173A1 (de) | Wafersonde | |
DE102004028185A1 (de) | Prüfkarte | |
DE102010033991A1 (de) | Messspitze mit integriertem Messwandler | |
DE102007012214A1 (de) | Halbleiterbauelement und Verfahren zum Testen eines solchen | |
DE10142293A1 (de) | Systeme und Verfahren zum Ermöglichen einer automatisierten Testausrüstungsfunktionalität innerhalb integrierter Schaltungen | |
DE10107180A1 (de) | Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer und Betriebsverfahren | |
DE2504076A1 (de) | Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen | |
DE112006003065T5 (de) | Prüfvorrichtung, Befestigungsplatte und Stiftelektronikkarte | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE19808664C2 (de) | Integrierte Schaltung und Verfahren zu ihrer Prüfung | |
DE112006001472T5 (de) | Übertragungsleitungs-Treiberschaltung | |
DE10202904B4 (de) | Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen | |
DE102007045756B4 (de) | Elektronische Leiterplatte und Verfahren für das automatische Prüfen | |
DE10219134A1 (de) | Systeme und Verfahren zum Testen von Anschlußflächentreibern von integrierten Schaltungen | |
DE112006003430T5 (de) | Prüfvorrichtung und Stiftelektronikkarte | |
DE10358849B4 (de) | Integrierte Schaltung und Verfahren zum Testen einer integrierten Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |