CN109073689A - 芯片阻抗测试方法及系统 - Google Patents

芯片阻抗测试方法及系统 Download PDF

Info

Publication number
CN109073689A
CN109073689A CN201880000935.6A CN201880000935A CN109073689A CN 109073689 A CN109073689 A CN 109073689A CN 201880000935 A CN201880000935 A CN 201880000935A CN 109073689 A CN109073689 A CN 109073689A
Authority
CN
China
Prior art keywords
test
chip
voltage value
port
test machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880000935.6A
Other languages
English (en)
Inventor
沈丹禹
童天涯
宋海宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Publication of CN109073689A publication Critical patent/CN109073689A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本申请实施例提供一种芯片阻抗测试方法及系统。该芯片阻抗测试系统包括：测试机，测试机包括设备电源，设备电源与待测芯片的接地引脚以及I/O端口连接，测试机通过设备电源调节接地引脚的电压值，使接地引脚的电压值与测试机的接地端的电压值相同；测试机通过设备电源对I/O端口输出测试电流，并测试I/O端口处的电压值，根据I/O端口处的电压值、接地引脚处的电压值和测试电流的电流值确定I/O端口与接地引脚之间的电阻值。该芯片阻抗测试系统能够准确测量芯片内阻。

Description

芯片阻抗测试方法及系统
技术领域
本申请实施例涉及电子设备技术领域，尤其涉及一种芯片阻抗测试方法及系统。
背景技术
在IC芯片(Integrated Circuit集成电路)测试领域中，经常会测试Rdson(在芯片内的mos管导通的时候，与之等效的导通电阻)及其他阻抗。在现有测试过程中，因导线的阻抗、继电器的导通阻抗、针卡的接触阻抗、以及接触和脏污影响的阻抗等因素的影响，导致对IC芯片内阻抗测试的准确性不高。
因此，如何避免环境因素对测试的影响，成为亟待解决的问题。
发明内容
有鉴于此，本申请实施例所解决的技术问题之一在于提供一种芯片阻抗测试方法及系统，用以克服现有技术中芯片内阻抗测试受外部因素影响而准确性不好的问题。
本申请实施例提供一种芯片阻抗测试系统，包括：测试机，测试机包括设备电源，设备电源与待测芯片的接地引脚以及I/O端口连接，测试机通过设备电源调节接地引脚的电压值，使接地引脚的电压值与测试机的接地端的电压值相同；测试机通过设备电源对I/O端口输出测试电流，并测试I/O端口处的电压值，根据I/O端口处的电压值、接地引脚处的电压值和测试电流的电流值确定I/O端口与接地引脚之间的电阻值。
可选地，测试系统还包括测试用LB板，待测芯片的接地引脚通过测试用LB板的第一连接通路与测试机的接地端连接。
可选地，接地引脚和测试机的接地端的电压值为0V。
可选地，设备电源包括第一电源单元，第一电源单元用于与待测芯片的接地引脚连接。
可选地，第一电源单元包括正输出端、负输出端、正测试端和负测试端，正输出端和正测试端均与接地引脚连接，负输出端和负测试端均与测试机的接地端连接。
可选地，设备电源包括第二电源单元，第二电源单元用于与待测芯片的I/O端口连接。
可选地，第二电源单元包括正输出端、负输出端、正测试端和负测试端，正输出端和正测试端均与I/O端口连接，负输出端和负测试端均与测试机的接地端连接。
根据本申请的另一方面，提供一种待测芯片测试方法，测试机通过设备电源调节待测芯片的接地引脚的电压值，使接地引脚的电压值与测试机中的接地端的电压值相等；测试机通过设备电源对待测芯片的I/O端口输出测试电流，并测试I/O端口处的电压值；测试机根据测试电流的电流值、I/O端口处的电压值和待测芯片的接地引脚的电压值，确定待测芯片的I/O端口与接地引脚之间的电阻值。
可选地，测试机包括第一电源单元，测试机通过设备电源调节待测芯片的接地引脚的电压值，使接地引脚的电压值与测试机中的接地端的电压值相等，包括：通过第一电源单元对待测芯片的接地引脚供电，使接地引脚的电压值与测试机中的接地端的电压值相等。
可选地，测试机包括第二电源单元，测试机通过设备电源对待测芯片的I/O端口输出测试电流，并测试I/O端口处的电压值，包括：测试机的第二电源单元通过I/O端口对待测芯片输出测试电流，并测试I/O端口处的电压值。
由以上技术方案可见，本申请实施例芯片阻抗测试系统中，利用测试机中自有的设备电源对待测芯片的接地引脚的电压值进行调节，使其与测试机的接地端之间的电压值一致，从而使得在测试过程中，待测芯片的接地引脚与测试机的接地端之间无压降，从而避免了现有技术中将待测芯片的接地引脚与测试机的接地端连接后，两者之间由于存在环境电阻而导致待测芯片的接地引脚的电压值不为理想值而造成的待测芯片的内阻测试不准的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请的实施例的芯片阻抗测试系统的结构示意图；
图2为本申请的实施例的芯片阻抗测试方法的流程示意图。
附图标记说明：
10、待测芯片；20、测试机；30、测试用LB板。
具体实施方式
为使得本申请实施例的发明目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请实施例一部分实施例，而非全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请实施例保护的范围。
下面结合本申请实施例附图进一步说明本申请实施例具体实现。
如图1所示，根据本申请的实施例，芯片阻抗测试系统包括：测试机20，测试机20包括设备电源，设备电源与待测芯片10的接地引脚(图1中所示的待测芯片10处的GND)以及I/O端口连接，测试机20通过设备电源调节接地引脚GND的电压值，使接地引脚GND的电压值与测试机20的接地端的电压值相同；测试机20通过设备电源对I/O端口输出测试电流，并测试I/O端口处的电压值，根据I/O端口处的电压值、接地引脚GND处的电压值和测试电流的电流值确定I/O端口与接地引脚GND之间的电阻值。
该芯片阻抗测试系统中，利用测试机20的设备电源强制调节待测芯片10的接地引脚GND的电压值，使其电压值与测试机20的接地端的电压值相等，这样保证在对芯片进行测试的过程中，待测芯片10的接地引脚GND与测试机20的接地端之间无压差，从而使待测芯片10的接地引脚GND与接地端之间的环境电阻无效化，进而保证对待测芯片10的内阻测试的准确性。利用设备电源对待测芯片10的I/O端口进行供电，控制通过的电流值为测试电流，确保测试时的电流的准确性，进而保证测试的准确性，避免了环境电阻对测试准确性的影响。
在本实施例中，测试系统还包括测试用LB板30，待测芯片10与测试机20之间通过该测试用LB板30连接，以提升连接的便捷性，进而使测试效率更高。
例如，待测芯片10的接地引脚GND通过测试用LB板30的第一连接通路(即图1中所示的J点到I点形成的通路，其上的环境电阻等效为电阻RG1和电阻RG2)与测试机20的接地端连接。
待测芯片10的接地引脚GND通过测试用LB(Load Board)板30的第二连接通路(即图1中所示的A点到E点、B点到F点的通路形成的通路，A点与E点之间的环境电阻等效为电阻RA1和电阻RA2，B点到F点之间的环境电阻等效为RB1和电阻RB2)与测试机20的设备电源连接。该第二连接通路用于使设备电源能够对待测芯片10的接地引脚GND供电，以调节其电压值。
待测芯片10的I/O端口通过测试用LB板30的第三连接通路(即图1中所示的C点到G点、D点到H点形成的通路，其中，C点到G点的环境电阻等效为电阻RC1和电阻RC2，D点到H点的环境电阻等效为电阻RD1和电阻RD2)与测试机20的设备电源连接。该第三连接通路用于使设备电源对待测芯片10的I/O端口供电，以输出测试电流。
可选地，在本实施例中，设备电源包括第一电源单元(即图1中所示的DPS1)，第一电源单元DPS1用于与待测芯片10的接地引脚GND连接，以调节接地引脚GND的电压值。
具体地，第一电源单元包括正输出端(图1中所示的DPS1的F+端口，即设备电源正向的输出端)、负输出端(图1中所示的DPS1的F-端口，即设备电源负向的输出端)、正测试端(图1中所示的的DPS1的S+端口，即设备电源正向的采样端)和负测试端(图1中所示的DPS1的S-端口，即设备电源负向的采样端)，正输出端F+和正测试端S+均与接地引脚GND连接，负输出端F-和负测试端S-均与测试机20的接地端连接。
由于第一电源单元DSP1的负输出端F-和负测试端S-均与测试机20的接地端连接，因此其电位值与测试机20的接地端的电位值相等。通常情况下，测试机20的接地端的电位值为0V。故而本实施例中，以接地端的电位值为0V进行举例说明，即第一电源单元DPS1调节接地引脚GND的电压值为0V；当然，在其他实施例中，该电位值可以是其他值。
通过第一电源单元DPS1的正输出端F+可以对待测芯片10的接地引脚GND输出，以调节其电压值到0V，从而使接地引脚GND的电压值与接地端的电压值相等，进而保证在测试过程中，这两者之间不存在压降，从而屏蔽接地引脚GND与接地端之间的环境电阻(图1中所示的电阻RG1和RG2)。
第一电源单元DPS1的正测试端S+用于准确测试接地引脚GND的电压值，从而为测试机20提供反馈数据，使其能够通过该反馈数据调节第一电源单元DPS1的正输出端F+的输出。例如，测试机还包括控制单元，控制单元与第一电源单元DPS1连接，根据正测试端S+检测的电压值调节正输出端F+的输出。
在本实施例中，设备电源包括第二电源单元DPS2，第二电源单元DPS2用于与待测芯片10的I/O端口连接，以对I/O端口输出测试电流，并测量I/O端口的电压值。
具体地，第二电源单元DPS2包括正输出端F+、负输出端F-、正测试端S+和负测试端S-，正输出端F+和正测试端S+均与I/O端口连接，负输出端F-和负测试端S-均与测试机20的接地端连接。
与第一电源单元DPS1的负输出端和负测试端类似的，第二电源单元DPS2的负输出端和负测试端也与测试机20的接地端连接。其作用与第一电源单元DPS1的负输出端和负测试端类似，在此不再赘述。
第二电源单元DPS2的正输出端F+用于对I/O端口输出测试电流。第二电源单元DPS2的正测试端S+用于测试I/O端口的电压值，由于该正测试端S+的内阻接近于无限大，进而使得该正测试端S+与I/O端口之间的环境电阻值不会影响对I/O端口的电压值的测试，从而避免了I/O端口侧的环境电阻对测试准确性的影响。
该测试机可以ATE(Automatic Test Equipment，自动化测试设备)测试机。设备电源可以是ATE测试机内部的自备电源(DPS，device power supply)。
该芯片阻抗测试系统利用ATE测试机自身的DPS资源，能够精确测Rdson(内阻)或其他阻抗的方法。和以往的阻抗测试相比，本申请利用测试机自带的DPS与待测芯片10的接地引脚之间形成一组凯尔文四线，代替原本的只有一路(F+，S+)的方案，使在不添加外部资源的情况下，准确测量Rdson等阻抗。
利用设备电源中的两个电源单元的正输出端和正测试端进行测试，解决了现有的电源单元负输出端和负测试端用来与测试机的接地端连接，所以不能抵消掉地端环境阻抗的问题。
利用该系统，即便是低配ATE测试机，也可以利用自身的设备电源精准测量内阻(Rdson)或其他阻抗。解决了现有技术中的随着测试机的配置变高，测试成本也越高，如果单单因为一个导通阻抗测试需求来更换资源丰富的测试机成本会变的很高的问题。
利用测试机自身的DPS单元与待测芯片10的接地引脚GND连接，使其修正待测芯片10的接地引脚GND与测试机的接地端之间的电位差，使其电位差为0，以达到精准测量内阻(Rdson)的目的。
如图2所示，根据本申请的另一方面，提供一种待测芯片测试方法，其包括以下步骤：
步骤S102：测试机20通过设备电源调节待测芯片10的接地引脚GND的电压值，使接地引脚GND的电压值与测试机20中的接地端的电压值相等。
例如，在一种可行方式中，通过将设备电源与待测芯片10的接地引脚GND连接，使设备电源对接地引脚GND输出，以强制调节其电压值与接地端的电压值相等。
可选地，测试机20包括第一电源单元，在步骤102中，使第一电源单元与接地引脚GND连接，并通过第一电源单元对待测芯片10的接地引脚GND供电，使接地引脚GND的电压值与测试机20中的接地端的电压值相等。
步骤S104：测试机20通过设备电源对待测芯片10的I/O端口输出测试电流，并测试I/O端口处的电压值。
例如，在一种可行方式中，通过设备电源对待测芯片10的I/O端口输出10mA的电流。当然，该电流值可以是任意适当的电流值，并不限于例举的10mA。
可选地，测试机20包括第二电源单元，在步骤S104中包括：使第二电源单元与I/O端口连接，第二电源单元通过I/O端口对待测芯片10输出测试电流，并测试I/O端口处的电压值。
步骤S106：根据测试电流的电流值、I/O端口处的电压值和待测芯片10的接地引脚GND的电压值，确定待测芯片10的I/O端口与接地引脚GND之间的电阻值。
待测芯片的I/O端口与接地引脚GND之间的内阻值(记作R)等于I/O端口的电压值减去接地引脚GND的电压值的差值，除以测试电流的电流值。
该方法中，由于通过设备电源强制调节了接地引脚GND的电压值，使接地引脚与接地端之间无压差，从而保证了接地引脚与测试机的接地端之间的环境电阻不会对内阻R的测试产生影响。利用设备电源检测I/O端口处的电压值，根据该电压值计算内阻R，确保I/O端口与测试机之间的环境电阻不会对内阻R的测试产生影响从而保证了内阻测试的准确性。
通过该方法，避免了现有测试过程中存在的环境电阻，例如，测试用LB板30上的电阻、导线阻抗(包括在线上的继电器等导通电阻)、测试探针、探针与芯片的接触阻抗等、以及测试用LB板30与测试机之间的排线或接触阻抗等。通过第二电源单元可以正确得到内阻R两端的电压和通过内阻R的电流，以此可以准确地计算出内阻R的阻抗。
该测试的具体过程为：
如图1所示，将第一电源单元DPS1的电压值强制输出(Force)0V,也就是通过第一电源单元DPS1使得图1中A点电位为0V。由于测试机20的接地端与第一电源单元DPS1的负输出端F-、负测试端S-、第二电源单元的DPS2的负输出端F-和负测试端S-连接。所以，第一电源单元DPS1使A点的电压值为0V时，其正输出端F+会使E电位点低于测试机接地端的电位，使得电流从第一电源单元DPS1的正输出端F+通路回流。此时测试机的接地端、第一电源单元DPS1的负输出端F-、第二电源单元DPS2的负输出端F-和待测芯片10的接地引脚GND在同一电位点上。
将第二电源单元DPS2强制输出(Force)10mA(记作I1)(具体根据实际情况调整)，可通过第二电源单元DPS2测量D点的电压(记作V1)。
内阻R＝V1/I1计算出内阻R的阻值。此种情况是接地引脚GND等于0V的情况。
通过本方法在测试机不具备DPS-使用的情况下，通过DPS+精准调节待测芯片10的接地引脚GND的电位点，使得测量阻抗更精准，不必更换高端测试机，电路实现简单。
下面例举一种现有技术的测量方法，以进行效果对比。
在现有技术中，直接将待测芯片10的接地引脚与测试机的接地端连接，之后对待测芯片的I/O端口输出，并进行内阻测试。在此过程中，默认接地引脚的电压值等于接地端的电压值，即为0V。
这种情况下，在计算阻抗R时为：设备电源DPS强制输出(Force)10mA(记作I2),可测量D点的电位(记作V2),则R值实际上为V2/I2，由于环境电阻的存在计算出的R＝R0(待测芯片的实际内阻)+RG1+RG2。计算结果R与实际内阻R0间存在一定误差。
假设：实际内阻R0＝5，RG＝6，RA＝7，RB＝8，RC＝9，RD＝10，单位(欧姆)。RG为RG1+RG2，RA、RB、RC和RD同理。
现有技术方案中：DPS强制输出(Force)10mA,则测试台的接地端电位点为0V，J点电位为RG*10mA＝60mV，测量D点电压为110mV,计算内阻R为：110mV除以10mA＝11欧姆。
本申请的方案：第一电源单元DPS1强制输出(Force)0V,第二电源单元DPS2强制输出(Force)10mA,则测试机的接地端电位点为0V，待测芯片10的接地引脚GND也为0V，E点电位为-70mV。测量D点电压为50mV，计算内阻R为50mV除以10mA＝5欧姆。由此可见，本申请的方案测量更为准确。
最后应说明的是：以上实施例仅用以说明本申请实施例的技术方案，而非对其限制；尽管参照前述实施例对本申请实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种芯片阻抗测试系统，包括：测试机，所述测试机包括设备电源，所述设备电源与待测芯片的接地引脚以及I/O端口连接，
所述测试机通过所述设备电源调节所述接地引脚的电压值，使所述接地引脚的电压值与所述测试机的接地端的电压值相同；
所述测试机通过所述设备电源对所述I/O端口输出测试电流，并测试所述I/O端口处的电压值，根据所述I/O端口处的电压值、所述接地引脚处的电压值和所述测试电流的电流值确定所述I/O端口与所述接地引脚之间的电阻值。
2.根据权利要求1所述的芯片开短路测试装置，其中，所述测试系统还包括测试用LB板，所述待测芯片的接地引脚通过所述测试用LB板的第一连接通路与所述测试机的接地端连接。
3.根据权利要求1或2所述的芯片阻抗测试系统，其特征在于，所述接地引脚和所述测试机的接地端的电压值为0V。
4.根据权利要求1所述的芯片阻抗测试系统，其特征在于，所述设备电源包括第一电源单元，所述第一电源单元用于与所述待测芯片的接地引脚连接。
5.根据权利要求4所述的芯片阻抗测试系统，其特征在于，所述第一电源单元包括正输出端、负输出端、正测试端和负测试端，所述正输出端和正测试端均与所述接地引脚连接，所述负输出端和负测试端均与所述测试机的接地端连接。
6.根据权利要求1-5中任一项所述的芯片阻抗测试系统，其特征在于，所述设备电源包括第二电源单元，所述第二电源单元用于与所述待测芯片的I/O端口连接。
7.根据权利要求6所述的芯片阻抗测试系统，其特征在于，所述第二电源单元包括正输出端、负输出端、正测试端和负测试端，所述正输出端和正测试端均与所述I/O端口连接，所述负输出端和负测试端均与所述测试机的接地端连接。
8.一种待测芯片测试方法，其特征在于，
测试机通过设备电源调节所述待测芯片的接地引脚的电压值，使所述接地引脚的电压值与所述测试机中的接地端的电压值相等；
测试机通过设备电源对所述待测芯片的I/O端口输出测试电流，并测试所述I/O端口处的电压值；
测试机根据所述测试电流的电流值、所述I/O端口处的电压值和所述待测芯片的接地引脚的电压值，确定所述待测芯片的所述I/O端口与所述接地引脚之间的电阻值。
9.根据权利要求8所述的方法，其特征在于，所述测试机包括第一电源单元，所述测试机通过设备电源调节所述待测芯片的接地引脚的电压值，使所述接地引脚的电压值与所述测试机中的接地端的电压值相等，包括：
通过所述第一电源单元对所述待测芯片的接地引脚供电，使所述接地引脚的电压值与所述测试机中的接地端的电压值相等。
10.根据权利要求8所述的方法，其特征在于，所述测试机包括第二电源单元，所述测试机通过设备电源对所述待测芯片的I/O端口输出测试电流，并测试所述I/O端口处的电压值，包括：
测试机的第二电源单元通过所述I/O端口对所述待测芯片输出测试电流，并测试所述I/O端口处的电压值。
CN201880000935.6A 2018-07-06 2018-07-06 芯片阻抗测试方法及系统 Pending CN109073689A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/094815 WO2020006749A1 (zh) 2018-07-06 2018-07-06 芯片阻抗测试方法及系统

Publications (1)

Publication Number Publication Date
CN109073689A true CN109073689A (zh) 2018-12-21

Family

ID=64789413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880000935.6A Pending CN109073689A (zh) 2018-07-06 2018-07-06 芯片阻抗测试方法及系统

Country Status (2)

Country Link
CN (1) CN109073689A (zh)
WO (1) WO2020006749A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110208680A (zh) * 2019-06-26 2019-09-06 长电科技（滁州）有限公司 一种芯片测试系统及方法
CN113009223A (zh) * 2019-12-18 2021-06-22 致茂电子(苏州)有限公司 阻抗量测方法
CN113064041A (zh) * 2019-12-31 2021-07-02 圣邦微电子（北京）股份有限公司 场效应晶体管的导通电阻测量方法及测量装置
CN113514758A (zh) * 2021-09-15 2021-10-19 绅克半导体科技(苏州)有限公司 芯片测试方法、测试机及存储介质
CN114047385A (zh) * 2022-01-13 2022-02-15 北京智芯微电子科技有限公司 Rfid芯片阻抗及灵敏度的测试方法、装置及电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2363855A (en) * 1999-08-05 2002-01-09 Murata Manufacturing Co Four-terminal impedance measuring device with a contact detection arrangement
US20020109524A1 (en) * 2001-02-15 2002-08-15 Udo Hartmann Test system for conducting a function test of a semiconductor element on a wafer, and operating method
JP2003172763A (ja) * 2001-12-05 2003-06-20 Ricoh Co Ltd 半導体装置の検査装置及び検査方法
JP2006071467A (ja) * 2004-09-02 2006-03-16 Toyota Industries Corp 半導体チップの電気特性測定方法及び装置
US7029932B1 (en) * 2005-02-07 2006-04-18 Texas Instruments Incorporated Circuit and method for measuring contact resistance
JP2007333492A (ja) * 2006-06-14 2007-12-27 Matsushita Electric Ind Co Ltd 電気的接触状態の検査方法および装置
TW200831921A (en) * 2006-12-13 2008-08-01 Advantest Corp Test device, test method and connection section
CN202018494U (zh) * 2011-03-18 2011-10-26 东莞市连威电子有限公司 四线式pcb测试治具
CN102435937A (zh) * 2010-08-30 2012-05-02 马维尔以色列(M.I.S.L.)有限公司 用于测试集成电路的方法和设备
CN203870185U (zh) * 2012-12-01 2014-10-08 安捷伦科技有限公司 连续断开感测引线检测系统
CN204989349U (zh) * 2015-09-21 2016-01-20 合肥联宝信息技术有限公司 一种用于非标准usb2.0的测试辅助装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206571B2 (ja) * 2009-04-22 2013-06-12 富士通セミコンダクター株式会社 グランドオープン検出回路を有する集積回路装置
KR20130093231A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 저항 측정 회로, 저항 측정 방법 그리고 임피던스 조절회로
CN103063925B (zh) * 2012-12-14 2016-10-05 芜湖天元汽车电子有限公司 一种锂电池保护板内阻测量方法及装置
CN203606434U (zh) * 2013-10-17 2014-05-21 西北师范大学 阻抗测量电路
CN206057437U (zh) * 2016-07-15 2017-03-29 深圳市立能威微电子有限公司 电源芯片中mosfet的测试电路
CN108181570B (zh) * 2017-12-20 2020-07-03 上海东软载波微电子有限公司 芯片接地引脚连通性测试方法及装置、可读存储介质

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2363855A (en) * 1999-08-05 2002-01-09 Murata Manufacturing Co Four-terminal impedance measuring device with a contact detection arrangement
US20020109524A1 (en) * 2001-02-15 2002-08-15 Udo Hartmann Test system for conducting a function test of a semiconductor element on a wafer, and operating method
JP2003172763A (ja) * 2001-12-05 2003-06-20 Ricoh Co Ltd 半導体装置の検査装置及び検査方法
JP2006071467A (ja) * 2004-09-02 2006-03-16 Toyota Industries Corp 半導体チップの電気特性測定方法及び装置
US7029932B1 (en) * 2005-02-07 2006-04-18 Texas Instruments Incorporated Circuit and method for measuring contact resistance
JP2007333492A (ja) * 2006-06-14 2007-12-27 Matsushita Electric Ind Co Ltd 電気的接触状態の検査方法および装置
TW200831921A (en) * 2006-12-13 2008-08-01 Advantest Corp Test device, test method and connection section
CN102435937A (zh) * 2010-08-30 2012-05-02 马维尔以色列(M.I.S.L.)有限公司 用于测试集成电路的方法和设备
CN202018494U (zh) * 2011-03-18 2011-10-26 东莞市连威电子有限公司 四线式pcb测试治具
CN203870185U (zh) * 2012-12-01 2014-10-08 安捷伦科技有限公司 连续断开感测引线检测系统
CN204989349U (zh) * 2015-09-21 2016-01-20 合肥联宝信息技术有限公司 一种用于非标准usb2.0的测试辅助装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110208680A (zh) * 2019-06-26 2019-09-06 长电科技（滁州）有限公司 一种芯片测试系统及方法
CN113009223A (zh) * 2019-12-18 2021-06-22 致茂电子(苏州)有限公司 阻抗量测方法
CN113009223B (zh) * 2019-12-18 2023-09-19 致茂电子(苏州)有限公司 阻抗量测方法
CN113064041A (zh) * 2019-12-31 2021-07-02 圣邦微电子（北京）股份有限公司 场效应晶体管的导通电阻测量方法及测量装置
CN113064041B (zh) * 2019-12-31 2023-12-15 圣邦微电子（北京）股份有限公司 场效应晶体管的导通电阻测量方法及测量装置
CN113514758A (zh) * 2021-09-15 2021-10-19 绅克半导体科技(苏州)有限公司 芯片测试方法、测试机及存储介质
CN114047385A (zh) * 2022-01-13 2022-02-15 北京智芯微电子科技有限公司 Rfid芯片阻抗及灵敏度的测试方法、装置及电子设备
CN114047385B (zh) * 2022-01-13 2022-07-08 北京智芯微电子科技有限公司 Rfid芯片阻抗及灵敏度的测试方法、装置及电子设备

Also Published As

Publication number Publication date
WO2020006749A1 (zh) 2020-01-09

Similar Documents

Publication Publication Date Title
CN109073689A (zh) 芯片阻抗测试方法及系统
WO2016179964A1 (zh) 高端电流的检测电路和检测方法
CN104569680A (zh) Dc/dc变换器测试装置和方法
CN105116278B (zh) 一种电能计量表串户查线仪
CN102156273A (zh) 用于误差试验及直流和偶次谐波试验的电能表检定电路
CN205404690U (zh) 一种故障指示器测试装置
CN105223536B (zh) 一种便携式电能表现场校验系统
CN108562860A (zh) 电能表双路辅助电源功耗自动测试系统及测试方法
CN206584033U (zh) 大电流注入测试系统核查装置
CN107765084B (zh) 一种通用电压输入的工频信号频率测量系统
CN106443549B (zh) 一种用于校准电池内阻测试仪的模拟交流电阻装置
CN105044451A (zh) 基于最小二乘法曲线拟合的带电更换电能表电量追补优化方法
CN103743942B (zh) 一种含固体继电器的配电模件的火工品漏电流检测方法
CN208424379U (zh) 电子设备的天线的测试装置
CN201060242Y (zh) 多芯同轴电缆组件通断路检测器
CN204964744U (zh) 一种便携式电能表现场校验系统
CN203799005U (zh) 高压计量箱误差检定系统
CN108152782B (zh) 一种高供高计电能表更正系数的测试方法
CN206362860U (zh) 一种gis或gil设备回路电阻的测试装置
CN104698425A (zh) 一种电能表直流偶次谐波试验的负载自动匹配方法
CN105890808A (zh) 用于主变压器的温度校验仪
TW201930896A (zh) 電感量測裝置與電感量測方法
CN208984739U (zh) 一种基于电容修正原理的电场遥测系统
US9581676B2 (en) Method of calibrating and debugging testing system
CN207148277U (zh) 光耦ctr测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181221

RJ01 Rejection of invention patent application after publication